JP2021097113A - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP2021097113A
JP2021097113A JP2019226762A JP2019226762A JP2021097113A JP 2021097113 A JP2021097113 A JP 2021097113A JP 2019226762 A JP2019226762 A JP 2019226762A JP 2019226762 A JP2019226762 A JP 2019226762A JP 2021097113 A JP2021097113 A JP 2021097113A
Authority
JP
Japan
Prior art keywords
aluminum sheet
bonding layer
semiconductor device
semiconductor element
conductor member
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2019226762A
Other languages
English (en)
Other versions
JP7495225B2 (ja
Inventor
林太郎 淺井
Rintaro Asai
林太郎 淺井
宏文 伊藤
Hirofumi Ito
宏文 伊藤
臼井 正則
Masanori Usui
正則 臼井
佐藤 敏一
Toshiichi Sato
敏一 佐藤
智幸 庄司
Tomoyuki Shoji
智幸 庄司
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Denso Corp
Toyota Central R&D Labs Inc
Original Assignee
Denso Corp
Toyota Central R&D Labs Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Denso Corp, Toyota Central R&D Labs Inc filed Critical Denso Corp
Priority to JP2019226762A priority Critical patent/JP7495225B2/ja
Priority claimed from JP2019226762A external-priority patent/JP7495225B2/ja
Publication of JP2021097113A publication Critical patent/JP2021097113A/ja
Application granted granted Critical
Publication of JP7495225B2 publication Critical patent/JP7495225B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321Disposition
    • H01L2224/32151Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/33Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
    • H01L2224/331Disposition
    • H01L2224/3318Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/33181On opposite sides of the body
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73251Location after the connecting process on different surfaces
    • H01L2224/73265Layer and wire connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181Encapsulation

Landscapes

  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

【課題】半導体装置において、熱応力による半導体素子の損傷を防止する。【解決手段】半導体装置であって、半導体素子と、半導体素子の電極にアルミニウムシートを介して接合された導体部材とを備え、電極とアルミニウムシートとの間、及び、アルミニウムシートと導体部材との間には、液相拡散接合層又は銀粒子焼結接合層による接合層が形成されており、導体部材の接合層に接する面の周縁には、少なくとも部分的に切欠き部が形成されている。【選択図】図1

Description

本明細書が開示する技術は、半導体装置に関する。
特許文献1に、半導体装置が開示されている。この半導体装置は、半導体素子に、接合層を介して接合された基材を備える。接合層は鉛(Pb)を含有しないはんだ(いわゆる鉛フリーはんだ)によって形成される。
特開2015−135956号公報
一般に、半導体装置では、半導体素子や基材といった構成要素の線膨張係数が互いに相違することから、高温環境下において、その線膨張係数の相違に起因する熱応力が発生する。この熱応力は、接合層やその近傍において高まりやすく、そこを起点として発生した亀裂によって、半導体素子が損傷を受けるおそれがある。この点において、接合層が鉛を含有するはんだで形成されていれば、自身の塑性変形によって、接合層は熱応力の緩和に有効に機能する。それに対して、鉛(Pb)を含有しないはんだは、Pbを含有するものと比較して、塑性変形し難いという特徴を有する。従って、上記した半導体装置のように、接合層が鉛を含有しないはんだで形成されていると、接合層における熱応力の緩和効果が低いために、接合層やその近傍で亀裂が発生しやすく、半導体素子が損傷を受けるおそれが高くなる。本明細書では、このような問題を解決又は少なくとも軽減し得る技術を提供する。
本明細書が開示する半導体装置は、半導体素子と、半導体素子の電極に、アルミニウムシートを介して接合された導体部材とを備え、電極とアルミシートとの間、及びアルミニウムシートと導体部材との間には、液相拡散接合層又は銀粒子焼結接合層による接合層が形成されており、導体部材の接合層に接する面の周縁には、少なくとも部分的に切欠き部が形成されている。
アルミニウムシートは延性を有するため、熱応力に対して応力緩和部として作用する。さらには、アルミニウムシートは、液相拡散接合層又は銀粒子焼結接合層といった、当該アルミニウムシートよりも機械的強度が高い接合層を介して、半導体素子の電極や導体部材に接合されている。このような構成によると、半導体装置の内部で過大な熱応力が発生したときに、アルミニウムシートで優先的に亀裂が発生しやすく、半導体素子が損傷を受けることが抑制される。但し、アルミニウムシートの亀裂が、半導体素子側の界面で発生してしまうと、その亀裂が半導体素子にも進展するおそれが生じる。そのことから、アルミニウムシートに対して半導体素子とは反対側に位置する導体部材には、接合層に接する面の周縁に、切欠き部が形成されている。このような構成によると、アルミニウムシートに生じる熱応力を、当該切欠き部の近傍で意図的に集中させることができ、アルミニウムシートの亀裂を、半導体素子とは反対側の界面で発生させることができる。このように、本明細書が開示する半導体装置の構造によると、熱応力による半導体素子の損傷を有意に抑制することができる。
実施例の半導体装置10の内部構造を模式的に示す断面図。 図1中のII部の拡大図。 図2中のIII部の拡大図。 実施例の半導体装置10に発生した亀裂50を模式的に示す断面図。 比較例の半導体装置に発生した亀裂50を模式的に示す断面図。 切欠き部25の寸法を示す図。
図面を参照して、実施例の半導体装置10について説明する。半導体装置10は電力制御装置に採用され、例えばインバータやコンバータといった電力変換回路の一部を構成することができる。ここでいう電力制御装置は、特に限定されないが、例えば電気自動車や、ハイブリッド自動車や、燃料電池車等に搭載され、電源とモータとの間で電力変換を行うものであってよい。
図1に示すように、半導体装置10は、半導体素子20及び封止体12を備える。半導体素子20は、封止体12の内部に封止されている。封止体12は、例えばエポキシ樹脂といった絶縁性を有する材料を用いて構成されている。半導体素子20は、パワー半導体素子であって、一対の主電極20aと20bと、一又は複数の信号パッド20cを有する。一対の主電極20a、20bは、電力回路用の電極であって、第1主電極と第2主電極とを含む。第1主電極20a及び信号パッド20cは、半導体素子20の一方の表面に位置しており、第2主電極20bは、半導体素子20の他方の表面に位置している。
半導体素子20は、例えばMOSFET(Metal-Oxide-Semiconductor Field-Effect Transistor)又は、IGBT(Insulated Gate Bipolar Transistor)といった、一対の主電極20a、20bの間を電気的に導通及び遮断するスイッチング素子である。但し、半導体素子20の数や種類については、特に限定されない。半導体素子20を構成する半導体材料には、例えばケイ素(Si)、炭化ケイ素(SiC)又は窒化ガリウム(GaN)又は他の種類の半導体材料を採用することができる。
一対の主電極20a、20b及び信号パッド20cは、アルミニウム系又は他の金属といった導体材料を用いて構成されている。信号パッド20cは、信号回路用の電極であって、前述したように、第1主電極20aと同じく、半導体素子20の前記一方の表面に位置している。
半導体装置10は、封止体12の内外に亘って延びる信号端子40をさらに備える。信号端子40は、封止体12の内部において、ボンディングワイヤ42を介して信号パッド20cに接続されている。
図1から図2に示すように、半導体装置10は、上側アルミニウムシート26と下側アルミニウムシート28と、導体部材24と、放熱板22、30をさらに備える。上側アルミニウムシート26と下側アルミニウムシート28は、半導体素子20を介して互いに対向している。半導体素子20の第1主電極20aは、上側アルミニウムシート26に対向しており、第2接合層33を介して上側アルミニウムシート26の一方の表面(図中の下面)に接合されている。半導体素子20の第2主電極20bは、下側アルミニウムシート28に対向しており、第3接合層34を介して下側アルミニウムシート28の一方の表面(図中の上面)に接合されている。下側アルミニウムシート28の他方の表面(図中の下面)は、第4接合層35を介して下側放熱板30に接合されている。
導体部材24は、概して板形状あるいはブロック形状の部材であり、上面24aと、上面24aとは反対側に位置する下面24bとを有する。導体部材24は、封止体12内に位置しており、導体部材24の下面24bは、第1接合層32を介して上側アルミニウムシート26の他方の表面(図中の上面)に接合されている。導体部材24は、例えば銅又はその他の金属といった導電性を有する材料を用いて構成されている。即ち、導体部材24は、半導体素子20に電気的に接続されている。下面24bの周縁には、少なくとも部分的に切欠き部25が形成されている。この切欠き部25の作用効果については、後段において詳細に説明する。一方、導体部材24の上面24aは、上側放熱板22に第5接合層36を介して接合されている。
上側放熱板22及び下側放熱板30は、例えば銅、アルミニウム、その他の金属といった熱伝導性に優れた材料で構成されている。放熱板22、30は、概して直方体形状又は板形状の部材であり、上面と上面とは反対側に位置する下面を有する。上側放熱板22の上面は、封止体12の上面において外部に露出されている。また、上側放熱板22の下面は、前述したように第5接合層36を介して導体部材24に接合されている。即ち上側放熱板22は、半導体素子20と電気的及び熱的に接続されている。これにより、上側放熱板22は、半導体素子20の熱を外部に放出する放熱板としても機能する。
下側放熱板30の下面は、封止体12の下面において外部に露出されている。また、下側放熱板30の上面は、前述したように第4接合層35を介して下側アルミニウムシート28に接合されている。即ち、下側放熱板30は、半導体素子20と電気的及び熱的に接続されている。これにより、下側放熱板30も上側放熱板22と同様に、半導体素子20の熱を外部に放出する放熱板として機能する。
図3に示すように、第1接合層32は層構造を有し、第1金属層32aと、中間層32bと、第2金属層32cを含む。第1接合層32では、導体部材24から離れる方向に向かって、第1金属層32a、中間層32b、第2金属層32cが順に並んでいる。第1接合層32は、液相拡散接合法又は銀粒子焼結接合法によって形成されている。これらの接合手法(液相拡散接合法又は銀粒子焼結接合法)に使用される元素は、特に限定されない。例えば、NiとSnを使用し、液相拡散接合層によって接合された場合、第1金属層32aはNi層であり、中間層32bはNi−Sn合金層であり、第2金属層32cはNi層である。
図示省略しているが、本開示の半導体装置10では、上側アルミニウムシート26と第1主電極20aとの間の接合、及び下側アルミニウムシート28と第2主電極20bとの間の接合、及び下側アルミニウムシート28と下側放熱板30との間の接合、及び上側放熱板22と上側アルミニウムシート26との間の接合においても、上述した第1接合層32と同様の層構造とすることができる。即ち、信号端子40を除く半導体装置10の構成要素をそれぞれを接合する接合層32、33、34、35、36は、それぞれ液相拡散接合法又は銀粒子焼結接合法によって形成される層構造を有してよく、使用される元素は用途に応じて適宜採用されてよい。アルミニウムシート26、28は、延性を有する他の材料によって構成されてもよい。
一般に、半導体装置10では、半導体素子20や導体部材24といった構成要素の線膨張係数が互いに相違することから、高温環境下において、その線膨張係数の相違に起因する熱応力が発生する。この熱応力は、一般に、接合層やその近傍において高まりやすく、そこを起点として発生した亀裂によって、半導体素子20が損傷を受けるおそれがある。この点に関して、アルミニウムシート26、28は延性を有するため、熱応力に対して応力緩和部として作用する。さらには、アルミニウムシート26、28は、当該アルミニウムシート26、28よりも機械的強度が高い接合層32、33、34、35、36を介して、半導体装置10の構成要素である主電極20a、20b又は導体部材24に接合されている。このような構成によると、半導体装置10の内部で過大な熱応力が発生したときに、アルミニウムシート26、28で優先的に亀裂(いわゆるクラック)が生じる。
この点に関して実施例では、図4に示すように、上側アルミニウムシート26に対して半導体素子20と反対側に位置する導体部材24には、第1接合層32に接する面の周縁の少なくとも一部に、切欠き部25が形成されている。このような構成によると、上側アルミニウムシート26に生じる熱応力を、当該切欠き部25の近傍に意図的に集中させることができ、上側アルミニウムシート26に発生する亀裂50を、半導体素子20とは反対側の界面、つまり第1接合層32と接する界面で発生させることができる。
例えば、図5に示すように、仮に導体部材24に切欠き部がない構造であると、半導体装置10の内部で過大な熱応力が発生した場合、上側アルミニウムシート26において亀裂50が発生し、亀裂50が半導体素子20と接する界面で発生するおそれがある。そうすると、発生した亀裂50が半導体素子20にも進展し、半導体素子20が損傷を受けるおそれがある。
図6を参照して、導体部材24の寸法に対する切欠き部25の寸法例を示す。導体部材24の長さをLmmとし、高さをTmmとする。切欠き部25の長さaは、0.005mm以上かつLの4分の1以下である。また切欠き部25の高さbは、具体的には0.005mm以上かつTの2分の1以下である。
以上いくつかの具体例を詳細に説明したが、これらは例示に過ぎず、特許請求の範囲を限定するものではない。特許請求の範囲に記載の技術には、以上に例示した具体例を様々に変形、変更したものが含まれる。本明細書又は図面に説明した技術要素は、単独であるいは各種の組合せによって技術的有用性を発揮するものである。
10:半導体装置
12:封止体
20:半導体素子
20a、20b:主電極
20c:信号電極
22、30:放射板
24:構造部材
25:切欠き部
26、28:アルミニウムシート
32、33、34、35、36:接合層
32a、32c:金属層
32b:中間層
40:信号端子
42:ボンディングワイヤ

Claims (1)

  1. 半導体素子と、
    前記半導体素子の電極に、アルミニウムシートを介して接合された導体部材と、
    を備え、
    前記電極と前記アルミニウムシートとの間、及び、前記アルミニウムシートと前記導体部材との間には、液相拡散接合層又は銀粒子焼結接合層による接合層が形成されており、
    前記導体部材の前記接合層に接する面の周縁には、少なくとも部分的に切欠き部が形成されている、
    半導体装置。
JP2019226762A 2019-12-16 半導体装置 Active JP7495225B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2019226762A JP7495225B2 (ja) 2019-12-16 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2019226762A JP7495225B2 (ja) 2019-12-16 半導体装置

Publications (2)

Publication Number Publication Date
JP2021097113A true JP2021097113A (ja) 2021-06-24
JP7495225B2 JP7495225B2 (ja) 2024-06-04

Family

ID=

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2022249805A1 (ja) * 2021-05-27 2022-12-01 株式会社デンソー 半導体装置

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006032888A (ja) * 2004-06-17 2006-02-02 Renesas Technology Corp 半導体装置および半導体装置の製造方法
JPWO2018025571A1 (ja) * 2016-08-05 2019-06-13 三菱電機株式会社 パワー半導体装置

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006032888A (ja) * 2004-06-17 2006-02-02 Renesas Technology Corp 半導体装置および半導体装置の製造方法
JPWO2018025571A1 (ja) * 2016-08-05 2019-06-13 三菱電機株式会社 パワー半導体装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2022249805A1 (ja) * 2021-05-27 2022-12-01 株式会社デンソー 半導体装置

Similar Documents

Publication Publication Date Title
CN109314063B (zh) 电力用半导体装置
US10763346B2 (en) Semiconductor device and power conversion apparatus
JP6897141B2 (ja) 半導体装置とその製造方法
JP2007184525A (ja) 電子機器装置
JP6988345B2 (ja) 半導体装置
US11728237B2 (en) Semiconductor device with a supporting member and bonded metal layers
CN113169144B (zh) 半导体装置
JP2019016738A (ja) 半導体装置
US11862598B2 (en) Semiconductor device
WO2019235146A1 (ja) 半導体モジュール
US11164841B2 (en) Semiconductor device
JP2019134018A (ja) 半導体装置
US10566295B2 (en) Semiconductor device
JP2019067976A (ja) 半導体装置
US10847448B2 (en) Semiconductor device and method of manufacturing the same
JP7495225B2 (ja) 半導体装置
JP2021097113A (ja) 半導体装置
JP7419781B2 (ja) 半導体モジュール
JP2015026667A (ja) 半導体モジュール
JP7172846B2 (ja) 半導体装置
JP7147186B2 (ja) 半導体装置
JP5724415B2 (ja) 半導体モジュール
JP2014041876A (ja) 電力用半導体装置
US20200266130A1 (en) Semiconductor device
JP7095641B2 (ja) 半導体装置

Legal Events

Date Code Title Description
A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20201130

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20220805

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20230630

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20230704

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20231205

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20240124

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20240430

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20240523