JP2013038319A - 炭化珪素半導体装置及びその製造方法 - Google Patents
炭化珪素半導体装置及びその製造方法 Download PDFInfo
- Publication number
- JP2013038319A JP2013038319A JP2011174924A JP2011174924A JP2013038319A JP 2013038319 A JP2013038319 A JP 2013038319A JP 2011174924 A JP2011174924 A JP 2011174924A JP 2011174924 A JP2011174924 A JP 2011174924A JP 2013038319 A JP2013038319 A JP 2013038319A
- Authority
- JP
- Japan
- Prior art keywords
- silicon carbide
- type
- electrode
- bonding wire
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/02—Bonding areas ; Manufacturing methods related thereto
- H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/0212—Auxiliary members for bonding areas, e.g. spacers
- H01L2224/02122—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body
- H01L2224/02163—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body on the bonding area
- H01L2224/02165—Reinforcing structures
- H01L2224/02166—Collar structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/05001—Internal layers
- H01L2224/05099—Material
- H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
- H01L2224/05138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/05155—Nickel [Ni] as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/05599—Material
- H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
- H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/05639—Silver [Ag] as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
- H01L2224/45124—Aluminium (Al) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/484—Connecting portions
- H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
- H01L2224/78—Apparatus for connecting with wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
- H01L2224/78—Apparatus for connecting with wire connectors
- H01L2224/7825—Means for applying energy, e.g. heating means
- H01L2224/783—Means for applying energy, e.g. heating means by means of pressure
- H01L2224/78313—Wedge
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
- H01L2224/852—Applying energy for connecting
- H01L2224/85201—Compression bonding
- H01L2224/85205—Ultrasonic bonding
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
- H01L2224/852—Applying energy for connecting
- H01L2224/85201—Compression bonding
- H01L2224/85205—Ultrasonic bonding
- H01L2224/85206—Direction of oscillation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/102—Material of the semiconductor or solid state bodies
- H01L2924/1025—Semiconducting materials
- H01L2924/1026—Compound semiconductors
- H01L2924/1027—IV
- H01L2924/10272—Silicon Carbide [SiC]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/12—Passive devices, e.g. 2 terminal devices
- H01L2924/1203—Rectifying Diode
- H01L2924/12032—Schottky diode
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Electrodes Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Wire Bonding (AREA)
Abstract
【課題】超音波振動を利用したワイヤーボンディングの際に、p型オーミック電極がp型不純物拡散領域の面上から剥離することを防止する。
【解決手段】パッド電極7にボンディングワイヤー8を接合する際に、ボンディングツール100を用いて、ボンディングワイヤー8をパッド電極7に接触させた状態で、ボンディングワイヤー8に荷重を加えながら、p型オーミック電極5の長手方向に沿って超音波振動を印加する。
【選択図】図2
【解決手段】パッド電極7にボンディングワイヤー8を接合する際に、ボンディングツール100を用いて、ボンディングワイヤー8をパッド電極7に接触させた状態で、ボンディングワイヤー8に荷重を加えながら、p型オーミック電極5の長手方向に沿って超音波振動を印加する。
【選択図】図2
Description
本発明は、炭化珪素半導体装置及びその製造方法に関するものである。
炭化珪素(SiC)は、シリコン(Si)よりも絶縁破壊電圧が大きく、エネルギーバンドギャップが広く、また、熱伝導度が高いなどの優れた特性を有することから、例えば、発光素子、大電力パワーデバイス、耐高温素子、耐放射線素子、高周波素子などへの応用が期待されている。
このようなSiCデバイスの製造には、通常、SiCエピタキシャルウェハが用いられる。このSiCエピタキシャルウェハは、昇華再結晶法等を用いて作製されたSiC単結晶基板(ウェハ)の面上に、SiC半導体デバイスの活性領域となるSiC単結晶薄膜(エピタキシャル層)をエピタキシャル成長させることで作製される。
また、SiCエピタキシャルウェハは、ショットキーバリアダイオードへの応用も期待されている。このショットキーバリアダイオードは、順方向にサージ電流が流れた際に、比較的低いサージ電流でも素子破壊が引き起こされることが知られている。このような課題に対しては、MPS(Merged P-i-N Schottky)と呼ばれる素子構造が提案されている(例えば、非特許文献1を参照)。
MPS構造は、SiC基板の面上にn型SiCエピタキシャル層と、このn型SiCエピタキシャル層の表層にp型不純物を注入することによって、p型不純物拡散領域とを形成することで、n型半導体領域とp型半導体領域とを並列に配置し、大電流が流れたときにp型半導体領域から少数キャリアである正孔の注入が起こるようにしたものである。このようなMPS構造とすることで、上述したサージ耐量を向上させることが可能である。
また、MPS構造では、ショットキーダイオードとpn型ダイオードとが交互に配置されるため、n型SiCエピタキシャル層にショットキー電極を接続し、且つ、p型不純物拡散領域にp型オーミック電極を接続する必要がある。
このようなMPS構造を有するSiC半導体装置では、p型オーミック電極を覆うようにショットキー電極を形成し、その上にパッド電極を形成した後に、このパッド電極に対してワイヤーボンディングを行う。
このワイヤーボンディングでは、超音波振動による摩擦熱を利用した方法が一般に用いられる。具体的に、この超音波振動によるワイヤーボンディングでは、ボンディングツールを用いて、ボンディングワイヤーの一端側に荷重を加えながら、超音波振動を印加する。これにより、ボンディングワイヤーの一端側を溶融してパッド電極に接合することが可能となっている。
IEEE Electron Device Letters Vol.EDL8 No.9 1987,P407〜409
しかしながら、上述したワイヤーボンディングでは、超音波振動を印加した際に、p型オーミック電極がp型不純物拡散領域の面上で擦られて、p型オーミック電極が破壊されるといった問題が生じていた。
このような問題の発生は、以下のように推測される。例えば、p型オーミック電極としてTiAlを用いた場合、このp型オーミック電極の合金化熱処理によって、硬いTiとAlの反応生成物が形成される。また、p型オーミック電極は、線状に細く形成されると共に、p型不純物拡散領域の表面よりも上方に突き出た構造を有している。このため、超音波振動を印加した際にp型オーミック電極の一部がp型不純物拡散領域から剥離し、この剥離した部分がp型不純物拡散領域の面上で擦られて、p型不純物拡散領域の表面を傷付ける。これにより、p型不純物拡散領域の損傷やオーミック電極の破壊が進むものと考えられる。
本発明は、上記事情を鑑みてなされたものであり、超音波振動を利用したワイヤーボンディングの際に、p型オーミック電極がp型不純物拡散領域の面上から剥離することを防止することによって、その接続信頼性の向上が可能な炭化珪素半導体装置及びその製造方法を提供することを目的とする。
本発明は、以下の手段を提供する。
(1) 炭化珪素基板と、
前記炭化珪素基板の面上に形成されたn型炭化珪素エピタキシャル層と、
前記n型炭化珪素エピタキシャル層の表層に形成されたp型不純物拡散領域と、
前記p型不純物拡散領域の面上に形成されたp型オーミック電極と、
前記p型不純物拡散領域及び前記p型オーミック電極を覆うように前記n型炭化珪素エピタキシャル層の面上に形成されたショットキー電極と、
前記ショットキー電極を覆うように形成されたパッド電極と、
前記パッド電極に接合されたボンディングワイヤーとを備え、
前記ボンディングワイヤーが前記p型オーミック電極の長手方向に沿って前記パッド電極に接合されていることを特徴とする炭化珪素半導体装置。
(2) 前記ボンディングワイヤーの延長方向と前記p型オーミック電極の長手方向とが互いに同じ方向となるように、前記ボンディングワイヤーが前記パッド電極に接合されていることを特徴とする前項(1)に記載の炭化珪素半導体装置。
(3) 前記n型炭化珪素エピタキシャル層の表層にストライプ状のp型不純物拡散領域が複数並んで形成されると共に、各p型不純物拡散領域の面上にストライプ状のp型オーミック電極が形成されていることを特徴とする前項(1)又は(2)に記載の炭化珪素半導体装置。
(4) 前記P型オーミック電極は、TiとAlとを混合した膜又はそれらの合金膜からなり、前記ショットキー電極は、Mo膜からなり、前記パッド電極は、Al膜からなり、前記ボンディングワイヤーは、Al線からなることを特徴とする前項(1)〜(3)の何れか一項に記載の炭化珪素半導体装置。
(5) 炭化珪素基板と、
炭化珪素基板の面上に形成されたn型炭化珪素エピタキシャル層と、
前記n型炭化珪素エピタキシャル層の表層に形成されたp型不純物拡散領域と、
前記p型不純物拡散領域の面上に形成されたp型オーミック電極と、
前記p型不純物拡散領域及び前記p型オーミック電極を覆うように前記n型炭化珪素エピタキシャル層の面上に形成されたショットキー電極と、
前記ショットキー電極を覆うように形成されたパッド電極と、
前記パッド電極に接合されたボンディングワイヤーとを備える炭化珪素半導体装置の製造方法であって、
前記パッド電極に前記ボンディングワイヤーを接合する際に、ボンディングツールを用いて、前記ボンディングワイヤーを前記パッド電極に接触させた状態で、前記ボンディングワイヤーに荷重を加えながら、前記p型オーミック電極の長手方向に沿って超音波振動を印加することを特徴とする炭化珪素半導体装置の製造方法。
(6) 前記ボンディングワイヤーの延長方向と前記p型オーミック電極の長手方向とが互いに同じ方向となるように、前記ボンディングワイヤーを前記パッド電極に接触させた状態で、前記ボンディングワイヤーに荷重を加えながら、このボンディングワイヤーの延長方向に沿って超音波振動を印加することを特徴とする前項(5)に記載の炭化珪素半導体装置の製造方法。
(7) 前記n型炭化珪素エピタキシャル層の表層にストライプ状のp型不純物拡散領域を複数並んで形成した後に、各p型不純物拡散領域の面上にストライプのp型オーミック電極を形成することを特徴とする前項(5)又は(6)に記載の炭化珪素半導体装置の製造方法。
(8) 前記p型オーミック電極として、TiとAlとを混合した膜又はそれらの合金膜を用い、前記ショットキー電極として、Mo膜を用い、前記パッド電極として、Al膜を用い、前記ボンディングワイヤーとして、Al線を用いることを特徴とする前項(5)〜(7)の何れか一項に記載の炭化珪素半導体装置の製造方法。
(1) 炭化珪素基板と、
前記炭化珪素基板の面上に形成されたn型炭化珪素エピタキシャル層と、
前記n型炭化珪素エピタキシャル層の表層に形成されたp型不純物拡散領域と、
前記p型不純物拡散領域の面上に形成されたp型オーミック電極と、
前記p型不純物拡散領域及び前記p型オーミック電極を覆うように前記n型炭化珪素エピタキシャル層の面上に形成されたショットキー電極と、
前記ショットキー電極を覆うように形成されたパッド電極と、
前記パッド電極に接合されたボンディングワイヤーとを備え、
前記ボンディングワイヤーが前記p型オーミック電極の長手方向に沿って前記パッド電極に接合されていることを特徴とする炭化珪素半導体装置。
(2) 前記ボンディングワイヤーの延長方向と前記p型オーミック電極の長手方向とが互いに同じ方向となるように、前記ボンディングワイヤーが前記パッド電極に接合されていることを特徴とする前項(1)に記載の炭化珪素半導体装置。
(3) 前記n型炭化珪素エピタキシャル層の表層にストライプ状のp型不純物拡散領域が複数並んで形成されると共に、各p型不純物拡散領域の面上にストライプ状のp型オーミック電極が形成されていることを特徴とする前項(1)又は(2)に記載の炭化珪素半導体装置。
(4) 前記P型オーミック電極は、TiとAlとを混合した膜又はそれらの合金膜からなり、前記ショットキー電極は、Mo膜からなり、前記パッド電極は、Al膜からなり、前記ボンディングワイヤーは、Al線からなることを特徴とする前項(1)〜(3)の何れか一項に記載の炭化珪素半導体装置。
(5) 炭化珪素基板と、
炭化珪素基板の面上に形成されたn型炭化珪素エピタキシャル層と、
前記n型炭化珪素エピタキシャル層の表層に形成されたp型不純物拡散領域と、
前記p型不純物拡散領域の面上に形成されたp型オーミック電極と、
前記p型不純物拡散領域及び前記p型オーミック電極を覆うように前記n型炭化珪素エピタキシャル層の面上に形成されたショットキー電極と、
前記ショットキー電極を覆うように形成されたパッド電極と、
前記パッド電極に接合されたボンディングワイヤーとを備える炭化珪素半導体装置の製造方法であって、
前記パッド電極に前記ボンディングワイヤーを接合する際に、ボンディングツールを用いて、前記ボンディングワイヤーを前記パッド電極に接触させた状態で、前記ボンディングワイヤーに荷重を加えながら、前記p型オーミック電極の長手方向に沿って超音波振動を印加することを特徴とする炭化珪素半導体装置の製造方法。
(6) 前記ボンディングワイヤーの延長方向と前記p型オーミック電極の長手方向とが互いに同じ方向となるように、前記ボンディングワイヤーを前記パッド電極に接触させた状態で、前記ボンディングワイヤーに荷重を加えながら、このボンディングワイヤーの延長方向に沿って超音波振動を印加することを特徴とする前項(5)に記載の炭化珪素半導体装置の製造方法。
(7) 前記n型炭化珪素エピタキシャル層の表層にストライプ状のp型不純物拡散領域を複数並んで形成した後に、各p型不純物拡散領域の面上にストライプのp型オーミック電極を形成することを特徴とする前項(5)又は(6)に記載の炭化珪素半導体装置の製造方法。
(8) 前記p型オーミック電極として、TiとAlとを混合した膜又はそれらの合金膜を用い、前記ショットキー電極として、Mo膜を用い、前記パッド電極として、Al膜を用い、前記ボンディングワイヤーとして、Al線を用いることを特徴とする前項(5)〜(7)の何れか一項に記載の炭化珪素半導体装置の製造方法。
以上のように、本発明に係る炭化珪素半導体装置では、ボンディングワイヤーがp型オーミック電極の長手方向に沿ってパッド電極に接合されることで、超音波振動を利用したワイヤーボンディングに対する耐性を高めることができる。これにより、p型不純物拡散領域の面上からp型オーミック電極が剥離するといったことを防ぎつつ、その接続信頼性の更なる向上を図ることが可能である。
また、本発明に係る炭化珪素半導体装置の製造方法では、パッド電極にボンディングワイヤーを接合する際に、ボンディングツールを用いて、ボンディングワイヤーをパッド電極に接触させた状態で、ボンディングワイヤーに荷重を加えながら、p型オーミック電極の長手方向に沿って超音波振動を印加することで、p型不純物拡散領域の面上からp型オーミック電極が剥離するといったことを防ぐことができる。これにより、p型不純物拡散領域の損傷やオーミック電極の破壊といった問題を招くことなく、ボンディングワイヤーをパッド電極に接合することができるため、その接続信頼性を向上させた炭化珪素半導体装置を製造することが可能である。
以下、本発明を適用した炭化珪素半導体装置及びその製造方法について、図面を参照して詳細に説明する。
なお、以下の説明で用いる図面は、特徴をわかりやすくするために、便宜上特徴となる部分を拡大して示している場合があり、各構成要素の寸法比率などが実際と同じであるとは限らない。また、以下の説明において例示される材料、寸法等は一例であって、本発明はそれらに必ずしも限定されるものではなく、その要旨を変更しない範囲で適宜変更して実施することが可能である。
なお、以下の説明で用いる図面は、特徴をわかりやすくするために、便宜上特徴となる部分を拡大して示している場合があり、各構成要素の寸法比率などが実際と同じであるとは限らない。また、以下の説明において例示される材料、寸法等は一例であって、本発明はそれらに必ずしも限定されるものではなく、その要旨を変更しない範囲で適宜変更して実施することが可能である。
(炭化珪素半導体装置)
先ず、本発明を適用した炭化珪素半導体装置について説明する。
図1は、本発明を適用した炭化珪素半導体装置1の一例を示す断面図である。
本発明を適用した炭化珪素半導体装置1は、MPS構造を有するショットキーバリアダイオードであり、昇華再結晶法等を用いて作製されたSiC単結晶基板(SiC基板)の表面に、気相成長(CVD:Chemical Vapor Deposition)法等を用いてSiC単結晶薄膜(SiCエピタキシャル層)3をエピタキシャル成長させたSiCエピタキシャルウェハを用いて作製されたものである。
先ず、本発明を適用した炭化珪素半導体装置について説明する。
図1は、本発明を適用した炭化珪素半導体装置1の一例を示す断面図である。
本発明を適用した炭化珪素半導体装置1は、MPS構造を有するショットキーバリアダイオードであり、昇華再結晶法等を用いて作製されたSiC単結晶基板(SiC基板)の表面に、気相成長(CVD:Chemical Vapor Deposition)法等を用いてSiC単結晶薄膜(SiCエピタキシャル層)3をエピタキシャル成長させたSiCエピタキシャルウェハを用いて作製されたものである。
具体的に、この炭化珪素半導体装置1は、SiC基板2と、SiC基板2の一面(表面)2aに形成されたn型SiCエピタキシャル層3と、n型Siエピタキシャル層3の表層に形成された複数のp型不純物拡散領域4と、p型不純物拡散領域4の面上に形成された複数のp型オーミック電極5と、複数のp型不純物拡散領域4及びp型オーミック電極5を覆うようにn型SiCエピタキシャル層3の面上に形成されたショットキー電極6と、ショットキー電極6を覆うように形成された表面パッド電極7と、表面パッド電極7に一端側が接合されたボンディングワイヤー8と、表面パッド電極7を露出させた状態でSiC基板2の表面2aを覆うように形成されたパッシベーション膜9と、SiC基板2の他面(裏面)2bに形成されたn型オーミック電極10と、n型オーミック電極10を覆うように形成された裏面パッド電極11とを備えて概略構成されている。
そして、この炭化珪素半導体装置1は、図示を省略するものの、配線基板の面上に実装された際に、ボンディングワイヤー8の他端側と配線基板の一方の接続端子とが接合され、裏面パッド電極11と配線基板の他方の接続端子とがバンプを介して接合される。これにより、ショットキーバリアダイオードの表面パッド電極7と裏面パッド電極11との間で電圧を印加することが可能となっている。
SiC基板2には、例えば4H−SiC基板を用いることができ、その面方位はSi面を用いても、C面を用いてもよく、オフ角が設けられていてもよい。また、SiC基板2は、高濃度にn型不純物がドープされたn型半導体基板とされている。
n型エピタキシャル層3は、n型不純物が高濃度にドープされた領域(n型不純物拡散領域)を形成している。また、n型エピタキシャル層3の表層には、ストライプ状のp型不純物拡散領域4が複数並んで形成されている。これら複数のp型不純物拡散領域4は、p型不純物がドープされた領域である。
また、P型不純物拡散領域4は、p型不純物のドープ量(濃度)の違いによって、高濃度p型不純物拡散領域4aと、この高濃度p型不純物拡散領域4aを囲繞する低濃度p型不純物拡散領域4bとから構成されている。なお、p型不純物拡散領域4は、エピタキシャル成長で形成したものであってもよい。
炭化珪素半導体装置1では、これらn型SiCエピタキシャル層3と複数のp型不純物拡散領域4との界面にpn接合領域が形成されている。これにより、ショットキーバリアダイオードの整流性を向上させることができる。また、このpn接合領域の間隔を狭くすることで、ショットキーバリアダイオードのリーク電流を小さくすることができる。
各p型不純物拡散領域4の面上には、ストライプ状のp型オーミック電極5が形成されている。これにより、p型オーミック電極5は、p型不純物拡散領域4と共に複数並ぶことになる。そして、ショットキー電極6は、これら複数のp型不純物拡散領域4及びp型オーミック電極5を覆った状態で、n型SiCエピタキシャル層3の面上に形成されている。さらに、このショットキー電極6を覆うように表面パッド電極7が形成されている。
炭化珪素半導体装置1では、n型SiCエピタキシャル層3及び複数のp型不純物拡散領域4とショットキー電極6との界面に、金属と半導体との接合によって生じるショットキー障壁が形成されている。これにより、ショットキーバリアダイオードの順方向の電圧降下を低くすると共に、スイッチング速度を速くすることができる。なお、ショットキーバリアダイオードでは、電極全体でショットキー障壁が占める面積の割合を大きくすることにより、順方向に電流を流したときの電圧降下を小さくして、電力損失を小さくすることができる。
ところで、本発明を適用した炭化珪素半導体装置1は、ボンディングワイヤー8がp型オーミック電極5の長手方向に沿って表面パッド電極7に接合(ワイヤーボンディング)された構造を有している。
具体的に、本発明では、表面パッド電極7にボンディングワイヤー8の一端側を接合する際に、図2に示すようなボンディングツール100を用いて、ボンディングワイヤー8の一端側を表面パッド電極7に接触させた状態で、ボンディングワイヤー8の一端側に荷重を加えながら、p型オーミック電極5の長手方向に沿って超音波振動を印加する。
ここで、本例におけるp型オーミック電極5には、TiとAlとを混合した膜又は合金膜が用いられ、ショットキー電極6には、Mo膜が用いられ、表面パッド電極7には、Al膜が用いられ、ボンディングワイヤー8にAl線が用いられている。
なお、本例におけるp型オーミック電極5の幅は5μm、p型オーミック電極5の本数は4〜10本程度、隣接するp型オーミック電極5の間隔は30〜50μm、p型オーミック電極5の長さは、チップの端部までである。また、ボンディングワイヤー8の直径は0.2〜0.5mm程度である。
また、p型オーミック電極5は、p型不純物拡散領域4の面上にストライプ状に形成されると共に、このp型不純物拡散領域4の表面よりも上方に突き出た構造を有している。さらに、p型オーミック電極5には、図3中に模式的に示すように、後述する作製時の合金化熱処理によって、硬いTiとAlの反応生成物(TiAl化合物粒)Sが形成されている。
この場合、ボンディングワイヤー8の直下に位置するp型オーミック電極5には、その長手方向に沿って超音波振動が加わることになるため、ボンディングワイヤー8の延長方向とp型オーミック電極5の長手方向とが互いに同じ方向となるように、ボンディングワイヤー8の一端側が表面パッド電極7に接合された状態となる。
これにより、p型不純物拡散領域4の表面よりも上方に突き出したp型オーミック電極5が、このp型不純物拡散領域4の面上から剥離するといったことを防ぐことが可能である。
したがって、本発明によれば、p型不純物拡散領域4の面上から複数のp型オーミック電極5が剥離するといったことを防ぎつつ、この炭化珪素半導体装置1の接続信頼性の更なる向上を図ることが可能である。
一方、図4及び図5は、上記ボンディングツール100を用いて、表面パッド電極7にボンディングワイヤー8の一端側を接合する際に、ボンディングワイヤー8の延長方向と、p型オーミック電極5の長手方向とを交差(直交)させた場合である。
この場合、ボンディングワイヤー8の直下に位置するp型オーミック電極5には、その長手方向と交差(直交)する方向に超音波振動が加わることになるため、p型不純物拡散領域4の表面よりも上方に突き出したp型オーミック電極5が、このp型不純物拡散領域4の面上から剥離し易くなる。そして、p型オーミック電極5が剥離した場合には、この剥離した部分がp型不純物拡散領域4の面上で擦られて、上記硬い反応生成物Sにより傷付けられたp型不純物拡散領域4が損傷したり、p型オーミック電極5が破壊されたりする。その結果、ショットキーバリアダイオードの特性が劣化することになる。
以上のように、本発明を適用した炭化珪素半導体装置1では、ボンディングワイヤー8がp型オーミック電極5の長手方向に沿って表面パッド電極7に接合されることで、超音波振動を利用したワイヤーボンディングに対する耐性を高めることができる。これにより、p型不純物拡散領域4の面上からp型オーミック電極5が剥離するといったことを防ぎつつ、その接続信頼性の更なる向上を図ることが可能である。
(炭化珪素半導体装置の製造方法)
次に、本発明を適用した炭化珪素半導体装置の製造方法として、上記図1に示す炭化珪素半導体装置1を製造する場合について説明する。
なお、図6〜図14は、上記炭化珪素半導体装置1の製造工程を順に説明するための断面図である。
次に、本発明を適用した炭化珪素半導体装置の製造方法として、上記図1に示す炭化珪素半導体装置1を製造する場合について説明する。
なお、図6〜図14は、上記炭化珪素半導体装置1の製造工程を順に説明するための断面図である。
上記炭化珪素半導体装置1を製造する際は、先ず、図6に示すように、昇華再結晶法等を用いて作製されたSiC基板2の表面2aに、CVD法等を用いてn型SiCエピタキシャル層3をエピタキシャル成長させたSiCエピタキシャルウェハを用意する。
次に、図7に示すように、n型SiCエピタキシャル層3の表層に複数のp型不純物拡散領域4を形成する。
具体的には、先ず、CVD法によりn型SiCエピタキシャル層3の面上に酸化膜(図示せず。)を形成する。
次に、この酸化膜の上にレジストを塗布した後、ステッパーによるレジストパターン(図示せず。)を形成する。ステッパーを用いることにより微細パターンからなるレジストパターンを形成することができる。その後、酸化膜をドライエッチングして、上記高濃度及び低濃度p型不純物拡散領域4a,4bに対応した位置に開口部を形成する。
次に、開口部が形成された酸化膜をマスクとして用いて、p型不純物となるボロン(B)をn型SiCエピタキシャル層3にイオン注入する。
次に、再び酸化膜上にレジストを塗布した後、ステッパーによるレジストパターンを形成する。そして、この酸化膜をドライエッチングして高濃度p型不純物拡散領域4aに対応した位置に開口部を形成する。
次に、開口部が形成された酸化膜をマスクとして用いて、p型不純物となるBをn型SiCエピタキシャル層3にイオン注入する。
次に、酸化膜を除去した後、n型SiCエピタキシャル層3の上に、スパッタ法により炭化膜(例えば、カーボン膜)を形成した後、イオン注入を行ったp型不純物の活性化を行うため、高温の熱処理(例えば、1700℃の熱処理)を不活性ガス雰囲気又は真空雰囲気中で行う。その後、炭化膜を除去する。
これにより、図7に示すように、n型SiCエピタキシャル層3の表層に、複数の高濃度p型不純物拡散領域4aと、この高濃度p型不純物拡散領域4aを囲繞する低濃度p型不純物拡散領域4bとから構成されたp型不純物拡散領域4を形成することができる。なお、上記炭化膜は、スパッタ法の代わりに、有機物を塗布した後、熱処理をして形成してもよい。
次に、図8及び図9に示すように、p型不純物拡散領域4の面上に複数のp型オーミック電極5を並べて形成する。
具体的には、先ず、図8に示すように、前処理として、例えばアンモニア+過酸化水素水、塩酸+過酸化水素水等を用いてSiC基板2をRCA洗浄する。
次に、スパッタ法又は蒸着法を用いて、p型不純物拡散領域4が形成されたn型SiCエピタキシャル層3の面上に、チタン(Ti)層5aを積層する。
次に、スパッタ法又は蒸着法を用いて、チタン層5aの面上にアルミニウム(Al)層5bを形成する。
ここで、Ti層5a及びAl層5bの膜厚は、それぞれ10〜10000Åであることが好ましく、100〜1000Åがより好ましく、500〜1000Åが特に好ましい。Ti層15a及びAl層15bの膜厚が10Å未満であるとオーミック接合に充分なp型オーミック電極5が形成できないために好ましくなく、10000Åを超えると周囲の絶縁膜等に影響が出るおそれがあるために好ましくない。
次に、Ti層5a及びAl層5bを熱処理することによって合金化する。この熱処理には、赤外線ランプ加熱装置(RTA装置)等を用いることができる。加熱装置の真空度は、低い方が好ましく、3×10−4Pa以下とすることがより好ましい。
そして、この加熱装置では、表面の水分を除去した後、膜の密着性を向上させるため、室温から100℃に加熱し、その後、熱処理温度まで昇温する。熱処理温度は、880〜930℃が好ましく、890〜910℃がより好ましい。熱処理温度が880℃未満であると合金化反応が充分に促進しないため好ましくなく、930℃を超えると拡散の制御が困難となって所望の合金組成を得られないために好ましくない。
また、熱処理時間は、1〜5分が好ましく、1〜3分がより好ましい。熱処理時間が1分未満であると合金化反応が充分に促進しないため好ましくなく、5分を超えるとSiC基板2との反応が進行し過ぎてしまい、p型オーミック電極5の表面が荒れてしまうために好ましくない。
なお、熱処理は、不活性ガス雰囲気で行うことが好ましく、アルゴン雰囲気で行うことがより好ましい。このようにして、TiAl合金膜(図示せず。)を形成する。
次に、このTiAl合金膜の上にレジストを塗布した後、ステッパーによるレジストパターン(図示せず。)を形成する。ステッパーを用いることにより微細パターンからなるレジストパターンを形成することができる。その後、このレジストパターンを用いて、TiAl合金膜をドライエッチングする。
これにより、図9に示すように、上記p型オーミック電極5が形成される。このp型オーミック電極5は、高濃度p型不純物拡散領域4aに接続されて、p型オーミックコンタクトを形成する。
その後、p型オーミック電極5が形成されたn型SiCエピタキシャル層3の面上に、例えば、CVD法によりシリコン酸化膜(SiO2)からなる保護膜12を形成する。
次に、図10に示すように、SiC基板2の裏面2bに、例えば、スパッタ法又は蒸着法によりニッケル(Ni)膜(図示せず。)を形成する。その後、熱処理(例えば、950℃の熱処理)を不活性ガス雰囲気又は真空雰囲気中で行うことによって、上記n型オーミック電極10が形成される。このn型オーミック電極10は、SiC基板2の裏面2aと接続されて、n型オーミックコンタクトを形成する。その後、図11に示すように、保護膜12を除去する。
次に、図12に示すように、複数のp型オーミック電極5を覆うようにn型SiCエピタキシャル層3の面上にショットキー電極6を形成する。
具体的には、先ず、p型オーミック電極5が形成されたn型SiCエピタキシャル層3の面上に、レジストを塗布した後、露光・現像を行うことによって、上記ショットキー電極6に対応した位置に開口部を有するフォトレジストパターンを形成する。
次に、このレジストパターンの上に、例えば、スパッタ法又は蒸着法によりモリブデン(Mo)膜を(図示せず。)形成する。
次に、レジストパターンを除去(リフトオフ)することによって、開口部に形成されたMo膜のみを残す。
次に、ショットキー障壁制御のための熱処理(例えば、600℃での熱処理)を不活性ガス雰囲気で行う。これにより、上記ショットキー電極6が形成される。このショットキー電極6は、SiC基板2に接続されて、ショットキーコンタクトを形成する。
次に、図13に示すように、ショットキー電極6を覆うように表面パッド電極7を形成する。
具体的には、先ず、ショットキー電極6が形成されたn型SiCエピタキシャル層3の面上に、レジストを塗布した後、露光・現像を行うことによって、上記表面パッド電極7に対応した位置に開口部を有するレジストパターンを形成する。
次に、レジストパターンの上に、例えば、スパッタ法により、アルミニウム(Al)膜(図示せず。)を形成する。
次に、レジストパターンを除去(リフトオフ)することによって、開口部に形成されたAl膜のみを残す。これにより、上記表面パッド電極7が形成される。
次に、図14に示すように、表面パッド電極9を形成したn型SiCエピタキシャル層3の面上に、例えば、感光性ポリイミド膜を塗布した後、露光・現像を行うことによって、表面パッド電極7を露出させた状態でSiC基板2の表面2aを覆うパッシベーション膜9を形成する。
最後に、n型オーミック電極10の面上に、例えば、スパッタ法により、Ni/Agなどからなる2層の金属膜を成膜することによって、裏面パッド電極11を形成する。これにより、上記図1に示すようなショットキーバリアダイオードが形成される。
そして、このショットキーバリアダイオードを配線基板(図示せず。)の面上に実装する。このとき、裏面パッド電極11と配線基板の他方の接続端子とをバンプを介して接合する。また、超音波振動を利用したワイヤーボンディングによって、表面パッド電極7にボンディングワイヤー8の一端側を接合すると共に、このボンディングワイヤー8の他端側と配線基板の一方の接続端子とを接合する。
以上の工程を経ることによって、上記炭化珪素半導体装置1を作製することができる。
以上の工程を経ることによって、上記炭化珪素半導体装置1を作製することができる。
本発明を適用した炭化珪素半導体装置1の製造方法では、上記図2及び図3に示したように、表面パッド電極7にボンディングワイヤー8を接合する際に、ボンディングツール100を用いて、ボンディングワイヤー8を表面パッド電極7に接触させた状態で、ボンディングワイヤー8に荷重を加えながら、p型オーミック電極5の長手方向に沿って超音波振動を印加する。
具体的に、本発明では、表面パッド電極7にボンディングワイヤー8の一端側を接合する際に、ボンディングワイヤー8の延長方向とp型オーミック電極5の長手方向とが互いに同じ方向となるように、ボンディングワイヤー8の一端側を表面パッド電極7に接触させた状態で、ボンディングワイヤー8の一端側に荷重を加えながら、このボンディングワイヤー8の延長方向に沿って超音波振動を印加する。
この場合、ボンディングワイヤー8の直下に位置するp型オーミック電極5には、その長手方向に沿って超音波振動が加わることになるため、p型不純物拡散領域4の表面よりも上方に突き出したp型オーミック電極5が、このp型不純物拡散領域4の面上から剥離するといったことを防ぐことが可能である。
したがって、本発明によれば、p型不純物拡散領域4の面上から複数のp型オーミック電極5が剥離するといったことを防ぎつつ、その接続信頼性を向上させた炭化珪素半導体装置1を製造することが可能である。
なお、本発明は、上記実施形態のものに必ずしも限定されるものではなく、本発明の趣旨を逸脱しない範囲において種々の変更を加えることが可能である。
例えば、上記実施形態では、表面パッド電極7にボンディングワイヤー8の一端側を接合する際に、ボンディングワイヤー8の延長方向とp型オーミック電極5の長手方向とが互いに同じ方向となるように、ボンディングワイヤー8の一端側を表面パッド電極7に接合しているものの、これらボンディングワイヤー8の延長方向とp型オーミック電極5の長手方向とが必ずしも同じ方向(平行)となる必要はない。
例えば、上記実施形態では、表面パッド電極7にボンディングワイヤー8の一端側を接合する際に、ボンディングワイヤー8の延長方向とp型オーミック電極5の長手方向とが互いに同じ方向となるように、ボンディングワイヤー8の一端側を表面パッド電極7に接合しているものの、これらボンディングワイヤー8の延長方向とp型オーミック電極5の長手方向とが必ずしも同じ方向(平行)となる必要はない。
すなわち、本発明では、ボンディングワイヤー8の延長方向とp型オーミック電極5の長手方向とが、p型オーミック電極5がp型不純物拡散領域4の面上から剥離しない範囲で交差していてもよい。
具体的に、これらボンディングワイヤー8の延長方向とp型オーミック電極5の長手方向との為す角が、−30°〜+30°(0±30°)の角度範囲、更には−45°〜+45°(0±45°)の角度範囲で交差している場合であっても、p型オーミック電極5の長手方向に沿って超音波振動を印加することで、このp型オーミック電極5がp型不純物拡散領域4の面上から剥離しない範囲で、ボンディングワイヤー8を表面パッド電極7に接合することも可能である。
また、上記炭化珪素半導体装置1では、ボンディングワイヤー8の一端側が表面パッド電極7に接合され、ボンディングワイヤー8の他端側が配線基板の接続端子に接合された構造となっているが、このような構造に必ずしも限定されるものではない。例えば、ボンディングワイヤー8は、上記表面パッド電極7に接合された一端側で切断されることなく、別のパッド電極等との間で連続的に接合されるものであってもよい。
また、上記炭化珪素半導体装置1では、ストライプ状のp型オーミック電極5が複数並んで形成された構造となっているが、例えば、これら複数のp型オーミック電極5が、ワイヤーボンディングに影響を与えない離れた位置で互いに接続されることにより、1つのp型オーミック電極5を構成していてもよい。
また、本発明は、上記ショットキーバリアダイオードに適用した場合に限定されるものではなく、例えば構成要素にショットキーバリアを含むFETや集積素子なども同様に適用可能である。
以下、実施例により本発明の効果をより明らかなものとする。なお、本発明は、以下の実施例に限定されるものではなく、その要旨を変更しない範囲で適宜変更して実施することができる。
本実施例では、上記図2及び図3に示す本発明のボンディング方法(実施例)と、上記図4及び図5に示す比較対象となるボンディング方法(比較例)とを用いて、それぞれボンディングワイヤーの一端を表面パッド電極に接合(ワイヤーボンディング)した炭化珪素半導体装置を作製した。
また、これら実施例及び比較例の炭化珪素半導体装置について、接合時のボンディングパワーを1.9〜10.5Wの範囲で変化させたときの炭化珪素半導体装置の特性劣化の発生率(劣化率)を測定した。その測定結果を図15に示す。
図15に示すように、本発明のボンディング方法を用いた場合には、超音波振動を利用したワイヤーボンディングに対する耐性を高めることができる。これにより、p型不純物拡散領域の面上から複数のp型オーミック電極が剥離するといったことを防ぎつつ、その接続信頼性の更なる向上を図ることが可能である。
1…炭化珪素半導体装置 2…炭化珪素(SiC)基板 3…n型炭化珪素(SiC)エピタキシャル層 4…p型不純物拡散領域 5…p型オーミック電極 6…ショットキー電極 7…表面パッド電極 8…ボンディングワイヤー 9…パッシベーション膜 10…裏面オーミック電極 11…裏面パッド電極 12…保護膜 100…ボンディングツール
Claims (8)
- 炭化珪素基板と、
前記炭化珪素基板の面上に形成されたn型炭化珪素エピタキシャル層と、
前記n型炭化珪素エピタキシャル層の表層に形成されたp型不純物拡散領域と、
前記p型不純物拡散領域の面上に形成されたp型オーミック電極と、
前記p型不純物拡散領域及び前記p型オーミック電極を覆うように前記n型炭化珪素エピタキシャル層の面上に形成されたショットキー電極と、
前記ショットキー電極を覆うように形成されたパッド電極と、
前記パッド電極に接合されたボンディングワイヤーとを備え、
前記ボンディングワイヤーが前記p型オーミック電極の長手方向に沿って前記パッド電極に接合されていることを特徴とする炭化珪素半導体装置。 - 前記ボンディングワイヤーの延長方向と前記p型オーミック電極の長手方向とが互いに同じ方向となるように、前記ボンディングワイヤーが前記パッド電極に接合されていることを特徴とする請求項1に記載の炭化珪素半導体装置。
- 前記n型炭化珪素エピタキシャル層の表層にストライプ状のp型不純物拡散領域が複数並んで形成されると共に、各p型不純物拡散領域の面上にストライプ状のp型オーミック電極が形成されていることを特徴とする請求項1又2に記載の炭化珪素半導体装置。
- 前記P型オーミック電極は、TiとAlとを混合した膜又はそれらの合金膜からなり、前記ショットキー電極は、Mo膜からなり、前記パッド電極は、Al膜からなり、前記ボンディングワイヤーは、Al線からなることを特徴とする請求項1〜3の何れか一項に記載の炭化珪素半導体装置。
- 炭化珪素基板と、
炭化珪素基板の面上に形成されたn型炭化珪素エピタキシャル層と、
前記n型炭化珪素エピタキシャル層の表層に形成されたp型不純物拡散領域と、
前記p型不純物拡散領域の面上に形成されたp型オーミック電極と、
前記p型不純物拡散領域及び前記p型オーミック電極を覆うように前記n型炭化珪素エピタキシャル層の面上に形成されたショットキー電極と、
前記ショットキー電極を覆うように形成されたパッド電極と、
前記パッド電極に接合されたボンディングワイヤーとを備える炭化珪素半導体装置の製造方法であって、
前記パッド電極に前記ボンディングワイヤーを接合する際に、ボンディングツールを用いて、前記ボンディングワイヤーを前記パッド電極に接触させた状態で、前記ボンディングワイヤーに荷重を加えながら、前記p型オーミック電極の長手方向に沿って超音波振動を印加することを特徴とする炭化珪素半導体装置の製造方法。 - 前記ボンディングワイヤーの延長方向と前記p型オーミック電極の長手方向とが互いに同じ方向となるように、前記ボンディングワイヤーを前記パッド電極に接触させた状態で、前記ボンディングワイヤーに荷重を加えながら、このボンディングワイヤーの延長方向に沿って超音波振動を印加することを特徴とする請求項5に記載の炭化珪素半導体装置の製造方法。
- 前記n型炭化珪素エピタキシャル層の表層にストライプ状のp型不純物拡散領域を複数並んで形成した後に、各p型不純物拡散領域の面上にストライプのp型オーミック電極を形成することを特徴とする請求項5又は6に記載の炭化珪素半導体装置の製造方法。
- 前記p型オーミック電極として、TiとAlとを混合した膜又はそれらの合金膜を用い、前記ショットキー電極として、Mo膜を用い、前記パッド電極として、Al膜を用い、前記ボンディングワイヤーとして、Al線を用いることを特徴とする請求項5〜7の何れか一項に記載の炭化珪素半導体装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011174924A JP2013038319A (ja) | 2011-08-10 | 2011-08-10 | 炭化珪素半導体装置及びその製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011174924A JP2013038319A (ja) | 2011-08-10 | 2011-08-10 | 炭化珪素半導体装置及びその製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2013038319A true JP2013038319A (ja) | 2013-02-21 |
Family
ID=47887619
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2011174924A Pending JP2013038319A (ja) | 2011-08-10 | 2011-08-10 | 炭化珪素半導体装置及びその製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2013038319A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2018088539A (ja) * | 2015-02-11 | 2018-06-07 | インフィネオン テクノロジーズ オーストリア アクチエンゲゼルシャフト | ショットキー接触部を有する半導体デバイスを製造するための方法 |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2002222826A (ja) * | 2001-01-29 | 2002-08-09 | Fuji Electric Co Ltd | 半導体装置およびその製造方法 |
JP2006237393A (ja) * | 2005-02-25 | 2006-09-07 | Rohm Co Ltd | 半導体装置およびその製造方法 |
JP2010165838A (ja) * | 2009-01-15 | 2010-07-29 | Showa Denko Kk | 炭化珪素半導体装置及び炭化珪素半導体装置の製造方法 |
JP2011151136A (ja) * | 2010-01-20 | 2011-08-04 | Kansai Electric Power Co Inc:The | バイポーラ半導体装置 |
-
2011
- 2011-08-10 JP JP2011174924A patent/JP2013038319A/ja active Pending
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2002222826A (ja) * | 2001-01-29 | 2002-08-09 | Fuji Electric Co Ltd | 半導体装置およびその製造方法 |
JP2006237393A (ja) * | 2005-02-25 | 2006-09-07 | Rohm Co Ltd | 半導体装置およびその製造方法 |
JP2010165838A (ja) * | 2009-01-15 | 2010-07-29 | Showa Denko Kk | 炭化珪素半導体装置及び炭化珪素半導体装置の製造方法 |
JP2011151136A (ja) * | 2010-01-20 | 2011-08-04 | Kansai Electric Power Co Inc:The | バイポーラ半導体装置 |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2018088539A (ja) * | 2015-02-11 | 2018-06-07 | インフィネオン テクノロジーズ オーストリア アクチエンゲゼルシャフト | ショットキー接触部を有する半導体デバイスを製造するための方法 |
US10763339B2 (en) | 2015-02-11 | 2020-09-01 | Infineon Technologies Austria Ag | Method for manufacturing a semiconductor device having a Schottky contact |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TWI514592B (zh) | 用於氮化鎵肖特基二極體之端接結構 | |
CN101569014B (zh) | 肖特基势垒二极管 | |
JP5140347B2 (ja) | バイポーラトランジスタ及びその製造方法 | |
JP6477106B2 (ja) | 半導体装置 | |
WO2013146326A1 (ja) | 炭化珪素半導体デバイス | |
JP4994261B2 (ja) | 低減されたオン抵抗を有するダイオード、および関連する製造方法 | |
JP2009158519A (ja) | 半導体装置及びその製造方法 | |
WO2007060970A1 (ja) | ショットキーバリアダイオードおよびその使用方法 | |
TW201230149A (en) | Semiconductor device and its fabricating method | |
JP2010050267A (ja) | 半導体装置および半導体装置の製造方法 | |
JP4126359B2 (ja) | 炭化けい素ショットキーダイオードおよびその製造方法 | |
JP6014322B2 (ja) | 炭化珪素半導体装置の製造方法 | |
JP4327114B2 (ja) | 窒化物半導体装置 | |
JP2013084844A (ja) | 炭化珪素半導体装置及びその製造方法 | |
JP6348451B2 (ja) | ヘテロ接合バイポーラトランジスタ | |
JP4091931B2 (ja) | SiC半導体装置およびSiC半導体装置の製造方法 | |
JP5469068B2 (ja) | バイポーラ型炭化珪素半導体装置およびその製造方法 | |
JP7029778B2 (ja) | 半導体素子及びその製造方法 | |
JP2013038319A (ja) | 炭化珪素半導体装置及びその製造方法 | |
JP7478604B2 (ja) | 半導体装置およびその製造方法 | |
JP5113375B2 (ja) | 窒化物半導体装置 | |
JP4087368B2 (ja) | SiC半導体装置の製造方法 | |
JP6757728B2 (ja) | ワイドバンドギャップジャンクションバリアショットキーダイオードの製造方法。 | |
JP4925596B2 (ja) | 窒化物半導体装置 | |
JP2004022796A (ja) | 炭化珪素半導体素子およびその形成方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20140516 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20150210 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20150212 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20150616 |