JP4231580B2 - 半導体装置 - Google Patents
半導体装置 Download PDFInfo
- Publication number
- JP4231580B2 JP4231580B2 JP02811399A JP2811399A JP4231580B2 JP 4231580 B2 JP4231580 B2 JP 4231580B2 JP 02811399 A JP02811399 A JP 02811399A JP 2811399 A JP2811399 A JP 2811399A JP 4231580 B2 JP4231580 B2 JP 4231580B2
- Authority
- JP
- Japan
- Prior art keywords
- film
- aluminum
- electrode
- silicon
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/02—Bonding areas ; Manufacturing methods related thereto
- H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/02—Bonding areas ; Manufacturing methods related thereto
- H01L24/03—Manufacturing methods
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/05001—Internal layers
- H01L2224/05099—Material
- H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
- H01L2224/05117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
- H01L2224/05124—Aluminium [Al] as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/05001—Internal layers
- H01L2224/05099—Material
- H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
- H01L2224/05163—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
- H01L2224/0518—Molybdenum [Mo] as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/0555—Shape
- H01L2224/05556—Shape in side view
- H01L2224/05558—Shape in side view conformal layer on a patterned surface
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/05599—Material
- H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
- H01L2224/05617—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
- H01L2224/05624—Aluminium [Al] as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/4501—Shape
- H01L2224/45012—Cross-sectional shape
- H01L2224/45015—Cross-sectional shape being circular
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
- H01L2224/45124—Aluminium (Al) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/484—Connecting portions
- H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/485—Material
- H01L2224/48505—Material at the bonding interface
- H01L2224/48699—Principal constituent of the connecting portion of the wire connector being Aluminium (Al)
- H01L2224/487—Principal constituent of the connecting portion of the wire connector being Aluminium (Al) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/48717—Principal constituent of the connecting portion of the wire connector being Aluminium (Al) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950 °C
- H01L2224/48724—Aluminium (Al) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01004—Beryllium [Be]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01006—Carbon [C]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01013—Aluminum [Al]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01014—Silicon [Si]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01015—Phosphorus [P]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01022—Titanium [Ti]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01028—Nickel [Ni]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01033—Arsenic [As]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01042—Molybdenum [Mo]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01079—Gold [Au]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/013—Alloys
- H01L2924/014—Solder alloys
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/102—Material of the semiconductor or solid state bodies
- H01L2924/1025—Semiconducting materials
- H01L2924/10251—Elemental semiconductors, i.e. Group IV
- H01L2924/10253—Silicon [Si]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1305—Bipolar Junction Transistor [BJT]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1305—Bipolar Junction Transistor [BJT]
- H01L2924/13055—Insulated gate bipolar transistor [IGBT]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/20—Parameters
- H01L2924/207—Diameter ranges
- H01L2924/2076—Diameter ranges equal to or larger than 100 microns
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Electrodes Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Wire Bonding (AREA)
Description
【発明の属する技術分野】
本発明は、半導体装置の電極膜に関する。
【0002】
【従来の技術】
大電流を制御する半導体装置、たとえば絶縁ゲート型バイポーラトランジスタ(以後IGBTと称する)およびダイオードなどは、シリコン基板の一方の表面に電子回路が形成され、この表面電極膜上にアルミワイヤ電極を直接ワイヤボンディングする構造となっている。IGBTの大電流化にともない、ワイヤボンディング領域の箇所を増加し、かつアルミワイヤ径も500μm程度と大きくすることが必要となってきている。
【0003】
従来、IGBTの表面電極膜にはシリコン含有量が1〜2%のアルミニウム膜(以後アルミ・シリコン膜と称する)のみの単層膜が使用されていたが、アルミ・シリコン膜が高温で熱処理されるとシリコンの再結晶により固相成長したシリコン析出粒が形成される。この状態で超音波ワイヤボンディング装置を使用して表面電極膜上にワイヤ電極を固着すると、シリコン析出粒を起点として酸化膜にクラックが発生し、ゲート・エミッタ間の耐圧劣化を招く。そのためにワイヤ電極を表面電極膜上に固着する強度を抑える必要が有り、ワイヤ電極の接着性の信頼性に問題があった。
【0004】
その対策として、従来は、例えば特開平10−12571 号に記載のようにシリコン基板上の表面電極膜としてモリブデンシリサイド膜とシリコン含有量が0.1%以下のアルミニウム膜(以後アルミニウム膜と称する)の2層構造とすることによりシリコン基板とモリブデンシリサイド膜との界面、および、モリブデンシリサイド膜とアルミニウム膜との界面にシリコン析出粒が形成されない構造として超音波ワイヤボンディング強度を向上させていた。
【0005】
【発明が解決しようとする課題】
上記従来技術でのモリブデンシリサイド膜とアルミニウム膜の電極構造では、モリブデンとアルミニウムとの相互拡散層が深く形成されるため、この拡散層をエッチングするには、メタルドライエッチング装置にてCl系のガスで加工する必要があり加工性が著しく低下する問題があった。
【0006】
本発明の目的は、電極膜形成後のホトエッチング加工性が良好な表面電極を持った半導体装置を提供することにある。
【0007】
【課題を解決するための手段】
上記の目的を達成するために、本発明による半導体装置においては、シリコン基板の表面電極膜がモリブデンシリサイド膜,アルミ・シリコン膜,アルミニウム膜の3層からなる金属膜が形成され、かつ、アルミ・シリコン膜の厚さが0.05〜2.0μmであることを特徴とする。
【0008】
さらに、前記構造において、モリブデンシリサイド膜,アルミ・シリコン膜,アルミニウム膜の3層からなる金属膜を一貫してスパッタリング装置により形成することを特徴とする。
【0009】
【発明の実施の形態】
本発明者は、大電流半導体装置である縦形IGBTにおいて、従来、表面電極として使用され問題となっていた▲1▼アルミ・シリコン膜単層膜でのシリコン析出粒を起点とするワイヤボンディング時のゲート酸化膜破壊による耐圧劣化および前記を防止するためにのワイヤ接着性の低下、▲2▼モリブデンシリサイド膜とアルミニウム膜の2層構造での相互拡散層の形成による金属膜加工性の低下の2点を解決するために縦形IGBTを用いて、表面電極膜構造に関しての実験を重ねた結果、以下のような知見が得られた。
【0010】
表面電極膜を、1層目のモリブデンシリサイド膜を0.1μm として、2層目となるアルミ・シリコン膜の厚さを0.01μmから0.5μmまで増加させ、3層目のアルミニウム膜を6.0μm 形成した時の1層目と2層目に形成される相互拡散層の深さを図5に示す。熱処理は、450℃とした時の実験結果であり、アルミ・シリコン厚さが0.05μm 以上であれば相互拡散層の深さを10nm以下にすることが可能となり、相互拡散層とモリブデンシリサイド膜のエッチングがCF4+O2 ガスにより除去可能である。
【0011】
さらに、1層目のモリブデンシリサイド膜と2層目のアルミ・シリコン膜との界面に発生するシリコン析出粒の大きさについて実験した結果を図6,図7に示す。図6に示すように、界面に析出するシリコン析出粒径が大きくなると、ワイヤボンディング後の不良率は増加していく。なお、ワイヤボンディング強度は、モリブデンシリサイド膜とアルミニウム膜の2層構造での条件としている。
【0012】
つぎに図7に示すように、アルミ・シリコン膜が厚くなるとシリコン析出粒径も大きくなる。すなわち、ワイヤボンディング後の耐圧不良を防ぐためには、シリコン析出粒径を1.0μm 以下にする必要があり、さらに、このシリコン析出粒径を1.0μm以下とするためには、アルミ・シリコン膜厚を2.0μm以下にすればよいといえる。
【0013】
なお、3層目のアルミニウム膜厚については、ビッカース硬度が15.6 でありアルミ・シリコン膜の31.4 に比べて非常に軟らかいため、このアルミニウム膜を厚くするほどアルミワイヤ電極を表面電極上にボンディングする時の衝撃を吸収する効果が大きくなる。
【0014】
さらに、前記構造での表面電極とアルミワイヤ電極との接着性の信頼性について図8に示す。パワーサイクル耐量は、アルミ・シリコン膜の単層膜に比べ約2倍パワーサイクル耐量を向上させることが可能となり、モリブデンシリサイド膜とアルミニウム膜との2層構造と同等である。
【0015】
以下、図面を用いて本発明の実施例について詳しく説明する。
【0016】
(実施例1)
図1は本発明の表面電極膜を適用した縦形IGBTの主要拡大断面図である。
縦形IGBTは図1に示されているように、電子回路としての絶縁ゲート型バイポーラトランジスタがシリコン基板内に形成されているペレット100とアルミワイヤ電極がゲート電極22とn型エミッタ層14に電気的に接続され、図示されてはいないが裏面電極膜が半田層を介して固定部材に接続され、外部電極と電気的に接続された構造からなっている。
【0017】
以下に、シリコン基板に形成されたIGBTペレット100について図2を用いて説明する。
【0018】
(1)IGBTペレット100は、低濃度n型ベース層12とp型ベース層11からなるシリコン基板を使用する。
【0019】
(2)一方の主表面にゲート酸化膜21と多結晶シリコンからなるゲート電極22を堆積,加工し、その表面に層間絶縁膜23を堆積,加工し、絶縁ゲート構造が作られる。
【0020】
(3)シリコン基板の低濃度n型ベース層12内にp型ベース層13を形成した後にこのp型ベース層13の内側にn型エミッタ層14を形成する。
【0021】
(4)n型エミッタ層14に接するようにモリブデンシリサイド膜101,アルミ・シリコン膜102,アルミニウム膜103の3層構造からなる表面電極膜1を形成する。さらに、図示はされていないが、表面電極膜を覆うようにポリイミド膜からなる絶縁保護膜を形成する。
【0022】
(5)シリコン基板のもう一方の面である高濃度p型エミッタ層11側面にアルミニウム層,チタン層,ニッケル層,金層の4層からなる裏面電極膜31を形成する。
【0023】
表面電極膜1の表面上には、アルミワイヤ電極が超音波ワイヤボンディング装置により固着され、もう一方の裏面電極膜31側は、半田層を介して固定部材に接続される。
【0024】
以下に前記構成でのIGBTペレットの製作工程における表面電極膜の形成方法について説明する。
【0025】
(1)シリコン基板の表面に絶縁ゲート構造を形成し、p型ベース層とn型エミッタ層を形成した後、シリコン基板表面をフッ酸:弗化アンモン=1:20の溶液を用いて自然酸化膜を除去する。
【0026】
(2)モリブデンシリサイド膜,アルミ・シリコン膜,アルミニウム膜を連続スパッタリング可能な装置を用いて、モリブデンシリサイド膜0.1μm ,アルミ・シリコン膜0.5μm,アルミニウム膜6.0μmを順次連続してスパッタリングにて成膜する。なお、スパッタリング時のシリコン基板加熱温度は、モリブデンシリサイド膜では200℃,アルミ・シリコン膜,アルミニウム膜では270℃とした。また、アルミ・シリコン膜の厚さは前述のように相互拡散層深さを抑えて、かつシリコン析出粒径を小さくするために0.5μmとした。
【0027】
(3)次に所定の形状に加工するため、ホトエッチング作業を実施する。アルミニウム膜とアルミ・シリコン膜は、アルミエッチ液によりエッチング除去し、相互拡散層とモリブデンシリサイド膜は、CF4 +O2 ガスを使用するドライエッチ装置にて除去する。なお、従来技術では、図4に示すようにモリブデン・アルミニウム相互拡散層201が30nm形成されていたため、CL系ガスを使用する金属膜エッチング専用装置を使用する必要性がある。
【0028】
上記記載の方法により形成されたIGBTの表面電極膜構造とした結果、ワイヤ電極を固着する超音波ワイヤボンディング装置の接着強度を従来のアルミ・シリコン単層膜の1.2 倍とすることにより、ゲート酸化膜などの破壊を防止し、かつ表面電極とワイヤのせん断強度を1.4倍にすることができた。
【0029】
前述のようにせん断強度を向上させたことにより、表面電極とワイヤ電極との接着性の信頼性を評価するパワーサイクル耐量も従来構造のアルミ・シリコン単層膜のおよそ2倍の結果が得られた。
【0030】
なお、IGBTの電気的特性についても従来と同等の歩留を確保することができた。
【0031】
【発明の効果】
以上詳述したように、表面電極膜構造をモリブデンシリサイド膜,アルミ・シリコン膜,アルミニウム膜の3層構造とすることにより、表面電極膜のホトエッチング加工性を向上させることができた。
【図面の簡単な説明】
【図1】本発明の第1実施例の断面図。
【図2】IGBTペレットの製造工程断面図。
【図3】従来技術の断面図1。
【図4】従来技術の断面図2。
【図5】アルミ・シリコン膜厚と相互拡散層深さの関係。
【図6】シリコン析出粒径と耐圧不良率の関係。
【図7】アルミ・シリコン膜厚とシリコン析出粒径の関係。
【図8】パワーサイクル耐量の評価結果。
【符号の説明】
1…表面電極膜、11…p型エミッタ層、12…n型ベース層、13…p型ベース層、14…n型エミッタ層、21…ゲート酸化膜、22…ゲート電極、23…層間絶縁膜、31…裏面電極膜、41…ワイヤ電極、51…シリコン析出粒、100…半導体装置、101…モリブデンシリサイド膜、102…アルミ・シリコン膜、103…アルミニウム膜、201…モリブデン・アルミニウム相互拡散層。
Claims (3)
- シリコン基板の主表面に形成する電極部材が、第1の電極膜のモリブデンシリサイド膜と、第2の電極膜のアルミニウムを主成分としシリコン含有量が1〜2%のアルミニウム膜と、第3の電極膜のアルミニウムを主成分としシリコン含有量が0.1%以下であるアルミニウム膜との3層の金属膜から形成されており、前記電極膜上に固着されたワイヤ電極を有すると共に、前記第2の電極膜のアルミニウム膜の厚さが0 . 05〜2 . 0μmの範囲であることを特徴とする半導体装置。
- 請求項1に記載の半導体装置において、
モリブデンシリサイド膜とシリコン含有量が異なる2層のアルミニウム膜の3層からなる金属膜を一貫してスパッタリングにより形成することを特徴とする半導体装置。 - 請求項1に記載の半導体装置において、
ゲート構造が電子回路内に形成され、その表面に電極となる金属膜を堆積する構造を有することを特徴とする半導体装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP02811399A JP4231580B2 (ja) | 1999-02-05 | 1999-02-05 | 半導体装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP02811399A JP4231580B2 (ja) | 1999-02-05 | 1999-02-05 | 半導体装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2000228402A JP2000228402A (ja) | 2000-08-15 |
JP4231580B2 true JP4231580B2 (ja) | 2009-03-04 |
Family
ID=12239770
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP02811399A Expired - Fee Related JP4231580B2 (ja) | 1999-02-05 | 1999-02-05 | 半導体装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4231580B2 (ja) |
Families Citing this family (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4221904B2 (ja) * | 2001-01-29 | 2009-02-12 | 富士電機デバイステクノロジー株式会社 | 半導体装置およびその製造方法 |
JP2003059860A (ja) * | 2001-08-13 | 2003-02-28 | Mitsubishi Electric Corp | 半導体装置 |
JP4768231B2 (ja) * | 2004-03-18 | 2011-09-07 | ルネサスエレクトロニクス株式会社 | 半導体装置の製造方法 |
JP2011249491A (ja) * | 2010-05-26 | 2011-12-08 | Mitsubishi Electric Corp | 電力用半導体装置 |
JP6847020B2 (ja) | 2017-11-17 | 2021-03-24 | 株式会社 日立パワーデバイス | 半導体チップおよびパワーモジュールならびにその製造方法 |
JP2019106419A (ja) * | 2017-12-11 | 2019-06-27 | 三菱電機株式会社 | 半導体装置 |
-
1999
- 1999-02-05 JP JP02811399A patent/JP4231580B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2000228402A (ja) | 2000-08-15 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4815905B2 (ja) | 半導体装置およびその製造方法 | |
JPH0456325A (ja) | 半導体装置およびその製造方法 | |
JP3339552B2 (ja) | 半導体装置及びその製造方法 | |
JP2944840B2 (ja) | 電力用半導体装置 | |
JP4231580B2 (ja) | 半導体装置 | |
JP2001007149A (ja) | 高出力半導体装置 | |
JP2552100B2 (ja) | 集積構造パッドアセンブリ及びその製造方法 | |
JPH06252091A (ja) | 半導体装置およびその製造方法 | |
JPS58103168A (ja) | 半導体装置 | |
JP3270985B2 (ja) | 半導体装置の製造方法 | |
JPS609159A (ja) | 半導体装置 | |
JP2018152514A (ja) | 半導体装置の製造方法および半導体装置 | |
JP4137719B2 (ja) | 半導体装置の製造方法 | |
JPS63166273A (ja) | 縦形半導体装置 | |
JPH0316145A (ja) | 半導体装置の製造方法 | |
JP2756826B2 (ja) | 半導体装置及びその製造方法 | |
JP3688335B2 (ja) | 半導体集積回路装置およびその製造方法ならびに半導体ウエハ | |
JPS60103655A (ja) | 半導体装置およびその製造方法 | |
JP2005268469A (ja) | 半導体装置の製造方法 | |
JP3870844B2 (ja) | 半導体装置及びその製造法 | |
JPS61234074A (ja) | シヨツトキ−バリヤ型半導体装置 | |
JP2001135639A (ja) | 半導体装置およびその製造方法 | |
JPS6123342A (ja) | 半導体集積回路装置 | |
JPS61240679A (ja) | シヨツトキ−バリヤ型半導体装置およびその製造方法 | |
JPH01161735A (ja) | 半導体装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20051209 |
|
RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20051209 |
|
RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20060512 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20060512 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20081010 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20081021 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20081105 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20081202 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20081208 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4231580 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111212 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111212 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121212 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131212 Year of fee payment: 5 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313115 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
LAPS | Cancellation because of no payment of annual fees |