JP2003059860A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JP2003059860A JP2003059860A JP2001245365A JP2001245365A JP2003059860A JP 2003059860 A JP2003059860 A JP 2003059860A JP 2001245365 A JP2001245365 A JP 2001245365A JP 2001245365 A JP2001245365 A JP 2001245365A JP 2003059860 A JP2003059860 A JP 2003059860A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- semiconductor device
- thickness
- base material
- electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
- H01L23/4827—Materials
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1305—Bipolar Junction Transistor [BJT]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1305—Bipolar Junction Transistor [BJT]
- H01L2924/13055—Insulated gate bipolar transistor [IGBT]
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Materials Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Electrodes Of Semiconductors (AREA)
- Die Bonding (AREA)
Abstract
(57)【要約】
【課題】 裏面電極を形成した後、加熱処理を行って
も、スクラブが不要で信頼性の高い半導体装置を提供す
ること。 【解決手段】 ｐ型半導体基板から成る基材を有し、そ
の基材の裏面上には複数の金属層から成る裏面電極が形
成されて成る半導体装置において、裏面電極を、基材側
からこの順で積層された、Ａｌ層と、バリアメタル層
と、Ｎｉ層と、Ａｇ層と、Ａｕ層とで構成する。
も、スクラブが不要で信頼性の高い半導体装置を提供す
ること。 【解決手段】 ｐ型半導体基板から成る基材を有し、そ
の基材の裏面上には複数の金属層から成る裏面電極が形
成されて成る半導体装置において、裏面電極を、基材側
からこの順で積層された、Ａｌ層と、バリアメタル層
と、Ｎｉ層と、Ａｇ層と、Ａｕ層とで構成する。
Description
【０００１】
【発明の属する技術分野】本発明は、ｐ型半導体基板か
ら成る基材の裏面に半田付実装用の裏面電極を備えた半
導体装置に関する。
ら成る基材の裏面に半田付実装用の裏面電極を備えた半
導体装置に関する。
【０００２】
【従来の技術】ｐ型半導体基板から成る基材を備えた半
導体装置、例えば、ダイオード、バイポーラトランジス
タ、ＩＧＢＴ等には、基材の裏面に実装用の裏面電極が
形成されている。従来の半導体装置の構造の一例を図２
の模式断面図に示す。５１は基材であるｐ型半導体基板
であり、５２はその基材の裏面に形成された裏面電極で
ある。裏面電極を構成する第１の金属層は、シリコンと
の電子障壁が低く、Ｖｆ（ＯＮ状態における半導体装置
内での電圧降下値）を低くできるＡｌ層５３から成り、
第２の金属層はバリアメタルとしてのＭｏ（又はＴｉ）
層５４、第３の金属層はリードフレームおよび基板へ半
田付け実装するためのＮｉ層５５、そして第４の金属層
はＡｕ層５６から成る。ここで、Ａｕ層５６はＮｉ層５
５の酸化を防止する目的で積層されている。上記の４層
を基材の裏面上に積層した後、Ａｌ層と基材のシリコン
との良好なオーミック接触を得るために加熱処理を行っ
て、裏面電極を形成する。半導体装置の実装は、裏面電
極側から半導体装置を実装用基板に半田付実装すること
により行っている。
導体装置、例えば、ダイオード、バイポーラトランジス
タ、ＩＧＢＴ等には、基材の裏面に実装用の裏面電極が
形成されている。従来の半導体装置の構造の一例を図２
の模式断面図に示す。５１は基材であるｐ型半導体基板
であり、５２はその基材の裏面に形成された裏面電極で
ある。裏面電極を構成する第１の金属層は、シリコンと
の電子障壁が低く、Ｖｆ（ＯＮ状態における半導体装置
内での電圧降下値）を低くできるＡｌ層５３から成り、
第２の金属層はバリアメタルとしてのＭｏ（又はＴｉ）
層５４、第３の金属層はリードフレームおよび基板へ半
田付け実装するためのＮｉ層５５、そして第４の金属層
はＡｕ層５６から成る。ここで、Ａｕ層５６はＮｉ層５
５の酸化を防止する目的で積層されている。上記の４層
を基材の裏面上に積層した後、Ａｌ層と基材のシリコン
との良好なオーミック接触を得るために加熱処理を行っ
て、裏面電極を形成する。半導体装置の実装は、裏面電
極側から半導体装置を実装用基板に半田付実装すること
により行っている。
【０００３】
【発明が解決しようとする課題】しかしながら、基材と
裏面電極との良好なオーミック接触を得るために、加熱
処理を行うと、以下のような問題があった。すなわち、
Ｎｉ層とＡｕ層との間でＮｉとＡｕが相互拡散し、Ｎｉ
の一部がＡｕ層の最表面に析出する。析出したＮｉは加
熱処理時の不活性ガス中に存在する微量の酸素と反応し
て酸化され、裏面電極の最表面にＮｉの酸化物の膜が生
成する。このＮｉの酸化物の膜は、半田付を阻害するの
で、半田付実装時に半導体基板をＸ・Ｙ方向に揺動して
（スクラブ）、このＮｉの酸化物の膜を破壊している。
しかし、スクラブによりプロセスが複雑化するという問
題があった。
裏面電極との良好なオーミック接触を得るために、加熱
処理を行うと、以下のような問題があった。すなわち、
Ｎｉ層とＡｕ層との間でＮｉとＡｕが相互拡散し、Ｎｉ
の一部がＡｕ層の最表面に析出する。析出したＮｉは加
熱処理時の不活性ガス中に存在する微量の酸素と反応し
て酸化され、裏面電極の最表面にＮｉの酸化物の膜が生
成する。このＮｉの酸化物の膜は、半田付を阻害するの
で、半田付実装時に半導体基板をＸ・Ｙ方向に揺動して
（スクラブ）、このＮｉの酸化物の膜を破壊している。
しかし、スクラブによりプロセスが複雑化するという問
題があった。
【０００４】また、ＮｉとＡｕとの相互拡散を防止する
ため、Ａｕ層をＡｇ層で置換えると、外部の酸素がＡｇ
層を高速拡散し、Ｎｉ層を酸化し、Ｎｉ層とＡｇ層との
剥離を起こすという問題もあった。
ため、Ａｕ層をＡｇ層で置換えると、外部の酸素がＡｇ
層を高速拡散し、Ｎｉ層を酸化し、Ｎｉ層とＡｇ層との
剥離を起こすという問題もあった。
【０００５】そこで、本発明は、裏面電極を形成した
後、加熱処理を行っても、スクラブが不要で信頼性の高
い半導体装置を提供することを目的とした。
後、加熱処理を行っても、スクラブが不要で信頼性の高
い半導体装置を提供することを目的とした。
【０００６】
【課題を解決するための手段】上記課題を解決するた
め、本発明の半導体装置は、ｐ型半導体基板から成る基
材を有し、該基材の裏面上には複数の金属層から成る裏
面電極が形成されて成る半導体装置において、前記裏面
電極が、前記基材側からこの順で積層された、Ａｌ層
と、バリアメタル層と、Ｎｉ層と、Ａｇ層と、Ａｕ層と
を有することを特徴とする。本発明では、基材の裏面電
極において、Ｎｉ層の上に、Ａｇ層とＡｕ層をこの順で
積層する。Ｎｉ層とＡｕ層の間に、Ａｇ層を形成してい
るので、３５０℃〜５００℃の範囲で加熱処理を行って
も、ＮｉとＡｕとは相互拡散することはない。これによ
り、Ｎｉが裏面電極の表面に析出してＮｉの酸化物が生
成することを防止することが可能となる。さらに、Ａｇ
層の上にＡｕ層を形成しているので、外部の酸素がＡｇ
層を拡散してＮｉ層まで到達することはない。これによ
り、Ｎｉ層の酸化を防止することが可能となる。さら
に、バリアメタル層を形成しているので、ＡｌとＮｉと
は相互拡散することはない。これにより、Ｎｉが半導体
基板と合金層を生成することが防止でき、Ａｌが裏面電
極の表面に析出して、Ａｌの酸化物が生成することを防
止することが可能となる。
め、本発明の半導体装置は、ｐ型半導体基板から成る基
材を有し、該基材の裏面上には複数の金属層から成る裏
面電極が形成されて成る半導体装置において、前記裏面
電極が、前記基材側からこの順で積層された、Ａｌ層
と、バリアメタル層と、Ｎｉ層と、Ａｇ層と、Ａｕ層と
を有することを特徴とする。本発明では、基材の裏面電
極において、Ｎｉ層の上に、Ａｇ層とＡｕ層をこの順で
積層する。Ｎｉ層とＡｕ層の間に、Ａｇ層を形成してい
るので、３５０℃〜５００℃の範囲で加熱処理を行って
も、ＮｉとＡｕとは相互拡散することはない。これによ
り、Ｎｉが裏面電極の表面に析出してＮｉの酸化物が生
成することを防止することが可能となる。さらに、Ａｇ
層の上にＡｕ層を形成しているので、外部の酸素がＡｇ
層を拡散してＮｉ層まで到達することはない。これによ
り、Ｎｉ層の酸化を防止することが可能となる。さら
に、バリアメタル層を形成しているので、ＡｌとＮｉと
は相互拡散することはない。これにより、Ｎｉが半導体
基板と合金層を生成することが防止でき、Ａｌが裏面電
極の表面に析出して、Ａｌの酸化物が生成することを防
止することが可能となる。
【０００７】また、本発明の半導体装置には、バリアメ
タル層に、Ｍｏ又はＴｉを用いることできる。
タル層に、Ｍｏ又はＴｉを用いることできる。
【０００８】また、本発明の半導体装置には、Ａｇ層と
Ａｕ層として、厚さが、それぞれ、４００ｎｍ以上と２
００ｎｍ以上であって、かつ、Ａｇ層の厚さがＡｕ層の
厚さの２倍以上のものを用いることができる。
Ａｕ層として、厚さが、それぞれ、４００ｎｍ以上と２
００ｎｍ以上であって、かつ、Ａｇ層の厚さがＡｕ層の
厚さの２倍以上のものを用いることができる。
【０００９】
【発明の実施の形態】以下、本発明の半導体装置につい
て、図面を参照して説明する。図１は半導体装置の模式
断面図である。１はｐ型半導体基板からなる基材、２は
基材１の裏面上に形成された裏面電極である。裏面電極
２は、Ａｌから成る第１の金属層と、Ｍｏから成る第２
の金属層と、Ｎｉから成る第３の金属層と、Ａｇから成
る第４の金属層と、Ａｕから成る第５の金属層とから成
る。
て、図面を参照して説明する。図１は半導体装置の模式
断面図である。１はｐ型半導体基板からなる基材、２は
基材１の裏面上に形成された裏面電極である。裏面電極
２は、Ａｌから成る第１の金属層と、Ｍｏから成る第２
の金属層と、Ｎｉから成る第３の金属層と、Ａｇから成
る第４の金属層と、Ａｕから成る第５の金属層とから成
る。
【００１０】以下、裏面電極の形成方法について説明す
る。上記の５層の金属層は、それぞれ、真空蒸着法によ
り、基材の裏面上に順次形成する。第１の金属層のＡｌ
層はｐ型半導体基板とのオーミックコンタクト層であ
り、２００ｎｍ〜１０００ｎｍの厚さが好ましい。第２
の金属層のＭｏ層は、ＡｌとＮｉとの相互拡散を防止す
るためのバリアメタル層であり、１００ｎｍ〜３００ｎ
ｍの厚さが好ましい。また、Ｍｏに代えてＴｉを用いる
こともできる。第３の金属層のＮｉ層は、半田付を安定
化する金属層であり、２００ｎｍ〜８００ｎｍの厚さが
好ましい。第４の金属層のＡｇ層は、ＮｉとＡｕとの間
の相互拡散を防止する層であり、４００ｎｍ〜２０００
ｎｍの厚さが好ましい。４００ｎｍより小さいと、加熱
処理によりＡｇとＡｕとが相互拡散してＡｇ層が薄くな
り、Ｎｉ層が酸化され易くなる。また、２０００ｎｍよ
り大きくしても効果は同様だからである。第５の金属層
のＡｕ層は、外部からの酸素の拡散を抑制して、Ａｇ層
とＮｉ層の酸化を防止する層であり、２００ｎｍ〜１０
００ｎｍの厚さが好ましい。２００ｎｍより小さいと、
外部の酸素の拡散を抑制する効果が十分でない。また、
１０００ｎｍより大きくしても効果は同様だからであ
る。さらに、Ａｇ層の厚さは、Ａｕ層の厚さの２倍以上
が好ましい。Ａｇ層の厚さがＡｕ層の厚さの２倍より小
さいと、加熱処理によりＡｇとＡｕとが相互拡散するた
め、ＮｉとＡｕとの間の相互拡散が起き易くなるからで
ある。
る。上記の５層の金属層は、それぞれ、真空蒸着法によ
り、基材の裏面上に順次形成する。第１の金属層のＡｌ
層はｐ型半導体基板とのオーミックコンタクト層であ
り、２００ｎｍ〜１０００ｎｍの厚さが好ましい。第２
の金属層のＭｏ層は、ＡｌとＮｉとの相互拡散を防止す
るためのバリアメタル層であり、１００ｎｍ〜３００ｎ
ｍの厚さが好ましい。また、Ｍｏに代えてＴｉを用いる
こともできる。第３の金属層のＮｉ層は、半田付を安定
化する金属層であり、２００ｎｍ〜８００ｎｍの厚さが
好ましい。第４の金属層のＡｇ層は、ＮｉとＡｕとの間
の相互拡散を防止する層であり、４００ｎｍ〜２０００
ｎｍの厚さが好ましい。４００ｎｍより小さいと、加熱
処理によりＡｇとＡｕとが相互拡散してＡｇ層が薄くな
り、Ｎｉ層が酸化され易くなる。また、２０００ｎｍよ
り大きくしても効果は同様だからである。第５の金属層
のＡｕ層は、外部からの酸素の拡散を抑制して、Ａｇ層
とＮｉ層の酸化を防止する層であり、２００ｎｍ〜１０
００ｎｍの厚さが好ましい。２００ｎｍより小さいと、
外部の酸素の拡散を抑制する効果が十分でない。また、
１０００ｎｍより大きくしても効果は同様だからであ
る。さらに、Ａｇ層の厚さは、Ａｕ層の厚さの２倍以上
が好ましい。Ａｇ層の厚さがＡｕ層の厚さの２倍より小
さいと、加熱処理によりＡｇとＡｕとが相互拡散するた
め、ＮｉとＡｕとの間の相互拡散が起き易くなるからで
ある。
【００１１】また、ｐ型半導体基板からなる基材上に金
属層を積層後、オーミックコンタクトを確保するための
加熱処理を不活性ガス雰囲気下で行う必要がある。加熱
処理温度は、オーミックコンタクト層にＡｌ層を用いた
場合は、３５０℃〜５００℃の範囲が好ましい。
属層を積層後、オーミックコンタクトを確保するための
加熱処理を不活性ガス雰囲気下で行う必要がある。加熱
処理温度は、オーミックコンタクト層にＡｌ層を用いた
場合は、３５０℃〜５００℃の範囲が好ましい。
【００１２】また、半導体装置のライフコントロールの
ため、電子線、プロトン、Ｈｅ等の照射を行い、その後
に３００℃程度の温度で加熱してアニールすることもで
きる。
ため、電子線、プロトン、Ｈｅ等の照射を行い、その後
に３００℃程度の温度で加熱してアニールすることもで
きる。
【００１３】
【実施例】（裏面電極の形成）ｐ型半導体基板から成る
基材の裏面上に、真空蒸着装置を用いて、順次、Ａｌ
層、Ｍｏ層、Ｎｉ層、Ａｇ層、そしてＡｕ層を積層して
裏面電極を形成した。Ａｌ層、Ｍｏ層、そしてＮｉ層の
厚さは、それぞれ、５００ｎｍ、２０００ｎｍ、３００
ｎｍとした。そして、Ａｇ層の厚さを０〜２０００ｎ
ｍ、Ａｕ層の厚さを０〜２００ｎｍの範囲で変化させ
た。
基材の裏面上に、真空蒸着装置を用いて、順次、Ａｌ
層、Ｍｏ層、Ｎｉ層、Ａｇ層、そしてＡｕ層を積層して
裏面電極を形成した。Ａｌ層、Ｍｏ層、そしてＮｉ層の
厚さは、それぞれ、５００ｎｍ、２０００ｎｍ、３００
ｎｍとした。そして、Ａｇ層の厚さを０〜２０００ｎ
ｍ、Ａｕ層の厚さを０〜２００ｎｍの範囲で変化させ
た。
【００１４】（特性評価）作製した半導体装置の半田濡
れ性と電極層間剥離率を測定した。半田濡れ性は、日立
建機製の超音波探傷画像解析装置 mi-scopeを用いて測
定し、半田付不良発生率として算出した。電極層間剥離
率は、デイジ社製の万能型ボンドテスター2400を用いて
測定した。また、裏面電極の表面分析を日本電子製のオ
ージェ電子分光装置 JAMP-30を用いて行った。半田付
不良発生率、電極層間剥離率、そして裏面電極の表面分
析の結果を表１に示す。
れ性と電極層間剥離率を測定した。半田濡れ性は、日立
建機製の超音波探傷画像解析装置 mi-scopeを用いて測
定し、半田付不良発生率として算出した。電極層間剥離
率は、デイジ社製の万能型ボンドテスター2400を用いて
測定した。また、裏面電極の表面分析を日本電子製のオ
ージェ電子分光装置 JAMP-30を用いて行った。半田付
不良発生率、電極層間剥離率、そして裏面電極の表面分
析の結果を表１に示す。
【００１５】
【表１】
【００１６】Ａｕ層の厚さが２００ｎｍで、Ａｇ層の厚
さが４００ｎｍ以上、そしてＡｇ層の厚さがＡｕ層の２
倍以上の場合（試料１及び２）、裏面電極の表面にはＮ
ｉは検出されず、半田付不良発生率及び電極層間剥離率
は０％であった。一方、Ａｇ層の厚さがＡｕ層の２倍以
上であっても、Ａｕ層の厚さが２００ｎｍ以上で、Ａｇ
層の厚さが４００ｎｍ以上でないと、Ｎｉ層の表面に酸
素が検出され、外部の酸素がＮｉ層まで拡散しているこ
とが認められた（試料４及び６）。また、Ａｕ層を設け
ず、Ａｇ層のみとした場合（試料７及び８）、裏面電極
の表面にはＮｉは検出されなかったが、Ｎｉ層の表面に
は酸素が検出された。Ａｇ層の厚さを大きくすれば、Ｎ
ｉ層の表面の酸素量を減らすことができるが、厚さ２０
００ｎｍではＡｇ層が剥離した。また、Ａｇ層を設け
ず、Ａｕ層のみとした場合（試料３）、裏面電極の表面
にはＮｉが検出され、半田付不良発生率も７２％と高い
値を示した。また、Ａｕ層の厚さが２００ｎｍであって
も、Ａｇ層の厚さが４００ｎｍより小さいと（試料
５）、裏面電極の表面にはＮｉが検出され、半田付不良
発生率も１００％と非常に高い値を示した。これは、Ａ
ｇがＡｕと相互拡散層を形成することによりＡｇ層が薄
くなり、Ｎｉが表面に拡散し易くなったためと考えられ
る。
さが４００ｎｍ以上、そしてＡｇ層の厚さがＡｕ層の２
倍以上の場合（試料１及び２）、裏面電極の表面にはＮ
ｉは検出されず、半田付不良発生率及び電極層間剥離率
は０％であった。一方、Ａｇ層の厚さがＡｕ層の２倍以
上であっても、Ａｕ層の厚さが２００ｎｍ以上で、Ａｇ
層の厚さが４００ｎｍ以上でないと、Ｎｉ層の表面に酸
素が検出され、外部の酸素がＮｉ層まで拡散しているこ
とが認められた（試料４及び６）。また、Ａｕ層を設け
ず、Ａｇ層のみとした場合（試料７及び８）、裏面電極
の表面にはＮｉは検出されなかったが、Ｎｉ層の表面に
は酸素が検出された。Ａｇ層の厚さを大きくすれば、Ｎ
ｉ層の表面の酸素量を減らすことができるが、厚さ２０
００ｎｍではＡｇ層が剥離した。また、Ａｇ層を設け
ず、Ａｕ層のみとした場合（試料３）、裏面電極の表面
にはＮｉが検出され、半田付不良発生率も７２％と高い
値を示した。また、Ａｕ層の厚さが２００ｎｍであって
も、Ａｇ層の厚さが４００ｎｍより小さいと（試料
５）、裏面電極の表面にはＮｉが検出され、半田付不良
発生率も１００％と非常に高い値を示した。これは、Ａ
ｇがＡｕと相互拡散層を形成することによりＡｇ層が薄
くなり、Ｎｉが表面に拡散し易くなったためと考えられ
る。
【００１７】
【発明の効果】以上説明したように、本発明の半導体装
置は、基材側から積層されたＡｌ層と、バリアメタル層
と、Ｎｉ層と、Ａｇ層と、Ａｕ層とから成る裏面電極を
有しているので、基材とのオーミック接触を得るための
加熱処理を行っても、裏面電極の表面にＮｉの酸化物が
生成することがない。これにより、スクラブが不要とな
り実装工程の効率を向上できるとともに、半田付実装の
信頼性を向上させることができる。
置は、基材側から積層されたＡｌ層と、バリアメタル層
と、Ｎｉ層と、Ａｇ層と、Ａｕ層とから成る裏面電極を
有しているので、基材とのオーミック接触を得るための
加熱処理を行っても、裏面電極の表面にＮｉの酸化物が
生成することがない。これにより、スクラブが不要とな
り実装工程の効率を向上できるとともに、半田付実装の
信頼性を向上させることができる。
【００１８】また、本発明の半導体装置は、Ｍｏ又はＴ
ｉから成るバリアメタル層を用いるようにしたので、Ｎ
ｉとＡｌとの相互拡散を防止して、基材とＡｌとのオー
ミック接触を確保してＶｆをより低下させることができ
る。
ｉから成るバリアメタル層を用いるようにしたので、Ｎ
ｉとＡｌとの相互拡散を防止して、基材とＡｌとのオー
ミック接触を確保してＶｆをより低下させることができ
る。
【００１９】また、本発明の半導体装置は、Ａｇ層とＡ
ｕ層の厚さを、それぞれ、４００ｎｍ以上と、２００ｎ
ｍ以上とし、かつ、Ａｇ層の厚さをＡｕ層の厚さの２倍
以上としたので、Ｎｉの裏面電極表面への拡散及び外部
の酸素のＮｉ層への拡散を一層抑制することができる。
ｕ層の厚さを、それぞれ、４００ｎｍ以上と、２００ｎ
ｍ以上とし、かつ、Ａｇ層の厚さをＡｕ層の厚さの２倍
以上としたので、Ｎｉの裏面電極表面への拡散及び外部
の酸素のＮｉ層への拡散を一層抑制することができる。
【図１】 本発明の実施の形態に係る半導体装置の構造
を示す模式断面図である。
を示す模式断面図である。
【図２】 従来の半導体装置の構造を示す模式断面図で
ある。
ある。
１ ｐ型半導体基板、 ２ 裏面電極、 ３ Ａｌ層、
４ Ｍｏ層、 ５Ｎｉ層、 ６ Ａｇ層、 ７ Ａｕ
層。
４ Ｍｏ層、 ５Ｎｉ層、 ６ Ａｇ層、 ７ Ａｕ
層。
─────────────────────────────────────────────────────
フロントページの続き
(72)発明者 川上 稔
東京都千代田区丸の内二丁目２番３号 三
菱電機株式会社内
(72)発明者 出田 吾朗
東京都千代田区丸の内二丁目２番３号 三
菱電機株式会社内
Ｆターム(参考） 4M104 AA01 BB02 CC01 DD34 DD78
DD79 DD81 FF02 FF17 GG02
GG06 GG18 HH05
5F047 BA15 BC01
Claims (3)
- 【請求項１】 ｐ型半導体基板から成る基材を有し、該
基材の裏面上には複数の金属層から成る裏面電極が形成
されて成る半導体装置において、 前記裏面電極が、前記基材側からこの順で積層された、
Ａｌ層と、バリアメタル層と、Ｎｉ層と、Ａｇ層と、Ａ
ｕ層とを有することを特徴とする半導体装置。 - 【請求項２】 前記バリアメタル層は、Ｍｏ又はＴｉか
ら成る請求項１記載の半導体装置。 - 【請求項３】 前記Ａｇ層とＡｕ層の厚さは、それぞ
れ、４００ｎｍ以上と２００ｎｍ以上であって、かつ、
Ａｇ層の厚さはＡｕ層の厚さの２倍以上である請求項１
又は２に記載の半導体装置。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001245365A JP2003059860A (ja) | 2001-08-13 | 2001-08-13 | 半導体装置 |
| US10/183,402 US6653738B2 (en) | 2001-08-13 | 2002-06-28 | Semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001245365A JP2003059860A (ja) | 2001-08-13 | 2001-08-13 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2003059860A true JP2003059860A (ja) | 2003-02-28 |
Family
ID=19075130
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001245365A Pending JP2003059860A (ja) | 2001-08-13 | 2001-08-13 | 半導体装置 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US6653738B2 (ja) |
| JP (1) | JP2003059860A (ja) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006024829A (ja) * | 2004-07-09 | 2006-01-26 | Toshiba Corp | 半導体装置及びその製造方法 |
| JP2007194514A (ja) * | 2006-01-23 | 2007-08-02 | Mitsubishi Electric Corp | 半導体装置の製造方法 |
| JP2007324447A (ja) * | 2006-06-02 | 2007-12-13 | Hitachi Kyowa Engineering Co Ltd | 電子部品搭載用基板、電子部品および電子装置 |
| JP2009099655A (ja) * | 2007-10-15 | 2009-05-07 | National Institute Of Advanced Industrial & Technology | ワイドギャップ半導体チップの鉛フリー半田付け方法 |
| WO2012066803A1 (ja) * | 2010-11-16 | 2012-05-24 | 三菱電機株式会社 | 半導体素子、半導体装置及び半導体素子の製造方法 |
| JP2014236043A (ja) * | 2013-05-31 | 2014-12-15 | 三菱電機株式会社 | 半導体装置およびその製造方法 |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7960746B2 (en) * | 2004-01-06 | 2011-06-14 | Samsung Led Co., Ltd. | Low resistance electrode and compound semiconductor light emitting device including the same |
| JP5214844B2 (ja) * | 2005-03-29 | 2013-06-19 | 日本オクラロ株式会社 | 光半導体装置 |
| JP2010021171A (ja) * | 2008-07-08 | 2010-01-28 | Renesas Technology Corp | 半導体装置の製造方法およびそれに用いる半導体製造装置 |
| JP6096442B2 (ja) * | 2012-09-10 | 2017-03-15 | ラピスセミコンダクタ株式会社 | 半導体装置および半導体装置の製造方法 |
| CN106356294A (zh) * | 2015-07-15 | 2017-01-25 | 北大方正集团有限公司 | 一种功率器件背面电极制作方法及其结构 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5287360A (en) * | 1976-01-16 | 1977-07-21 | Nec Home Electronics Ltd | Semiconductor device |
| JPS60110127A (ja) * | 1983-11-18 | 1985-06-15 | Sony Corp | 積層金属電極を有する半導体装置 |
| JP2000228402A (ja) * | 1999-02-05 | 2000-08-15 | Hitachi Ltd | 半導体装置 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3599060A (en) * | 1968-11-25 | 1971-08-10 | Gen Electric | A multilayer metal contact for semiconductor device |
-
2001
- 2001-08-13 JP JP2001245365A patent/JP2003059860A/ja active Pending
-
2002
- 2002-06-28 US US10/183,402 patent/US6653738B2/en not_active Expired - Fee Related
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5287360A (en) * | 1976-01-16 | 1977-07-21 | Nec Home Electronics Ltd | Semiconductor device |
| JPS60110127A (ja) * | 1983-11-18 | 1985-06-15 | Sony Corp | 積層金属電極を有する半導体装置 |
| JP2000228402A (ja) * | 1999-02-05 | 2000-08-15 | Hitachi Ltd | 半導体装置 |
Cited By (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006024829A (ja) * | 2004-07-09 | 2006-01-26 | Toshiba Corp | 半導体装置及びその製造方法 |
| US7964939B2 (en) | 2004-07-09 | 2011-06-21 | Kabushiki Kaisha Toshiba | Semiconductor device and method of manufacturing same |
| JP2007194514A (ja) * | 2006-01-23 | 2007-08-02 | Mitsubishi Electric Corp | 半導体装置の製造方法 |
| JP2007324447A (ja) * | 2006-06-02 | 2007-12-13 | Hitachi Kyowa Engineering Co Ltd | 電子部品搭載用基板、電子部品および電子装置 |
| JP2009099655A (ja) * | 2007-10-15 | 2009-05-07 | National Institute Of Advanced Industrial & Technology | ワイドギャップ半導体チップの鉛フリー半田付け方法 |
| WO2012066803A1 (ja) * | 2010-11-16 | 2012-05-24 | 三菱電機株式会社 | 半導体素子、半導体装置及び半導体素子の製造方法 |
| JP5518211B2 (ja) * | 2010-11-16 | 2014-06-11 | 三菱電機株式会社 | 半導体素子、半導体装置及び半導体素子の製造方法 |
| KR101444629B1 (ko) * | 2010-11-16 | 2014-09-26 | 미쓰비시덴키 가부시키가이샤 | 반도체 소자, 반도체 장치 및 반도체 소자의 제조 방법 |
| US9553063B2 (en) | 2010-11-16 | 2017-01-24 | Mitsubishi Electric Corporation | Semiconductor element, semiconductor device and method for manufacturing semiconductor element |
| JP2014236043A (ja) * | 2013-05-31 | 2014-12-15 | 三菱電機株式会社 | 半導体装置およびその製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| US20030034485A1 (en) | 2003-02-20 |
| US6653738B2 (en) | 2003-11-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3144328B2 (ja) | 熱電変換素子およびその製造方法 | |
| TW419838B (en) | Electrodes for p-type group III nitride compound semiconductors | |
| WO2012140795A1 (ja) | 炭化珪素半導体装置及びその製造方法 | |
| JP2003059860A (ja) | 半導体装置 | |
| JP2006135293A (ja) | 化合物半導体素子の電極形成方法 | |
| JPS60196937A (ja) | 半導体素子およびその製造法 | |
| KR100374782B1 (ko) | 전계 방출형 전자원 및 그 제조방법 | |
| US9711661B2 (en) | Semiconductor device and manufacturing method thereof | |
| JP2016162785A (ja) | 半導体装置およびその製造方法 | |
| JP3339552B2 (ja) | 半導体装置及びその製造方法 | |
| US20160365421A1 (en) | Semiconductor Device And Manufacturing Method Thereof | |
| JP6151089B2 (ja) | 半導体装置およびその製造方法 | |
| JP5593619B2 (ja) | ショットキーバリアダイオードとその製造方法 | |
| JPH07153716A (ja) | 半導体装置およびその製造方法 | |
| JP3858693B2 (ja) | 半導体素子の製造方法 | |
| JP3710573B2 (ja) | 窒化ガリウム系化合物半導体発光素子の電極構造 | |
| JP2006032456A (ja) | 半導体素子および半導体素子の製造方法 | |
| JPH0472764A (ja) | 半導体装置の裏面電極 | |
| JP3309745B2 (ja) | ＧａＮ系化合物半導体発光素子及びその製造方法 | |
| CN113169055B (zh) | 半导体装置及半导体装置的制造方法 | |
| JP6407355B2 (ja) | 半導体装置およびその製造方法 | |
| JP5462032B2 (ja) | 金属被膜Ｓｉ基板ならびに接合型発光素子およびその製造方法 | |
| JP3823826B2 (ja) | 半導体素子の製造方法 | |
| JP2004186438A (ja) | 半導体素子およびその製造方法 | |
| JP2020004911A (ja) | 半導体素子の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20061012 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20070806 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20091208 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100204 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20100309 |