JP5518211B2 - 半導体素子、半導体装置及び半導体素子の製造方法 - Google Patents

半導体素子、半導体装置及び半導体素子の製造方法 Download PDF

Info

Publication number
JP5518211B2
JP5518211B2 JP2012544119A JP2012544119A JP5518211B2 JP 5518211 B2 JP5518211 B2 JP 5518211B2 JP 2012544119 A JP2012544119 A JP 2012544119A JP 2012544119 A JP2012544119 A JP 2012544119A JP 5518211 B2 JP5518211 B2 JP 5518211B2
Authority
JP
Japan
Prior art keywords
metal layer
metal
layer
semiconductor element
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2012544119A
Other languages
English (en)
Other versions
JPWO2012066803A1 (ja
Inventor
健嗣 大津
卓 楠
朗 山田
丈晴 黒岩
政良 多留谷
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP2012544119A priority Critical patent/JP5518211B2/ja
Publication of JPWO2012066803A1 publication Critical patent/JPWO2012066803A1/ja
Application granted granted Critical
Publication of JP5518211B2 publication Critical patent/JP5518211B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/52—Mounting semiconductor bodies in containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
    • H01L23/4827—Materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45—Ohmic electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45—Ohmic electrodes
    • H01L29/452—Ohmic electrodes on AIII-BV compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/0445—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising crystalline silicon carbide
    • H01L21/048—Making electrodes
    • H01L21/0485—Ohmic electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04026—Bonding areas specifically adapted for layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05155—Nickel [Ni] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05163—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05166—Titanium [Ti] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05163—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/0517—Zirconium [Zr] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05163—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05171—Chromium [Cr] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05163—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05179—Niobium [Nb] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05163—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/0518—Molybdenum [Mo] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05163—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05181—Tantalum [Ta] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05639—Silver [Ag] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05644—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05647—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05663—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05669—Platinum [Pt] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05663—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05678—Iridium [Ir] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29005—Structure
    • H01L2224/29006—Layer connector larger than the underlying bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29075—Plural core members
    • H01L2224/2908—Plural core members being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H01L2224/293—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29338—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/29339—Silver [Ag] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/3201—Structure
    • H01L2224/32012—Structure relative to the bonding area, e.g. bond pad
    • H01L2224/32013—Structure relative to the bonding area, e.g. bond pad the layer connector being larger than the bonding area, e.g. bond pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/832—Applying energy for connecting
    • H01L2224/83201—Compression bonding
    • H01L2224/83203—Thermocompression bonding, e.g. diffusion bonding, pressure joining, thermocompression welding or solid-state welding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8338—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/83399—Material
    • H01L2224/834—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/83438—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/83439—Silver [Ag] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8384—Sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/1608—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01024—Chromium [Cr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0104—Zirconium [Zr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01041—Niobium [Nb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01042—Molybdenum [Mo]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01073—Tantalum [Ta]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01077—Iridium [Ir]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10254—Diamond [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/1026—Compound semiconductors
    • H01L2924/1027—IV
    • H01L2924/10272—Silicon Carbide [SiC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/1026—Compound semiconductors
    • H01L2924/1032—III-V
    • H01L2924/1033—Gallium nitride [GaN]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1203—Rectifying Diode
    • H01L2924/12032—Schottky diode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/157—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2924/15738—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950 C and less than 1550 C
    • H01L2924/15747—Copper [Cu] as principal constituent

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Die Bonding (AREA)
  • Electrodes Of Semiconductors (AREA)

Description

本発明は、高温にて動作する半導体素子の電極構造に関する。
高温にて動作する半導体素子（高温動作対応の半導体素子）は、素子単体でパッケージングされる場合以外にも、実装基板に実装されて動作させることがある。この高温にて動作する半導体素子と実装基板とを安定して長時間接合可能にすべく、高温にて動作する半導体素子と実装基板とを接合するための半導体素子裏面の電極構造が多く提案されている。また、通常範囲の温度で動作する半導体素子と実装基板との接合では、はんだにおけるＰｂ（鉛）フリー化や低温接合化のために、Ｓｎ（錫）基はんだや金属ナノ粒子ペースト等で接合することも行われている。高温にて動作する半導体素子においても、この半導体素子と実装基板とをＳｎ基はんだや金属ナノ粒子ペースト等で接合するための半導体素子裏面の電極構造が多く提案されている。
Ｓｎ基はんだは、主に半導体素子の低温接合用に使用され、Ｐｂフリーはんだとして期待されている。金属ナノ粒子ペーストは、金属ナノ粒子を主成分とし、融点あるいは焼結温度が数百℃以下に低温化できるものである。
特許文献１には、Ｓｉ（シリコン）を主体とする半導体基板に、Ｎｉ（ニッケル）シリサイド層、Ｔｉ（チタン）層（第１金属層）、Ｎｉ層（第２金属層）、Ａｕ（金）層（第３金属層）を順次積層させた半導体素子の裏面電極構造が記載されている。特許文献１は、半導体素子裏面のＮｉシリサイド層（オーミック電極）剥がれを抑制するための半導体基板及び製造方法に関する文献である。特許文献１の裏面電極構造は、Ｓｉを主体とする半導体基板に第１のＮｉ層、Ｔｉ層、第２のＮｉ層、Ａｕ層を順次積層させた後に、Ｎｉシリサイド層の形成温度を１００〜３００℃と低くすることで、Ｎｉシリサイド層の基板とは反対側にＮｉ層を残すとともに、この残ったＮｉ層上に積層された金属層にかかる応力を低減し、基板との密着性を向上させることを特徴としている。
特開２００９−４９１４４号公報（図４）
しかしながら、上記電極構造を有する半導体素子を金属ナノ粒子ペーストにより実装基板と接合した場合、上記電極構造では、実装基板に実装された後の高温動作により、Ｎｉ層（第２金属層）のＮｉとＡｕ層（第３金属層）のＡｕが相互拡散し、金属ナノ粒子焼結層との密着性がないＮｉ層が電極の表面層のＡｕ層の最表面にでてくるため、半導体素子の電極と金属ナノ粒子焼結層とが、再現性良くかつ十分な接合強度を得ることが難しかった。本発明は、上述のような課題を解決するためになされたもので、半導体素子が高温、特に１７５℃以上で動作した場合にも、半導体素子と金属ナノ粒子焼結層とが、十分長時間安定に密着することができる電極を有する半導体素子を得ることを目的としている。
本発明に係る半導体素子は、半導体素子構造部の少なくとも一方の表面に形成された金属シリサイド層と、金属シリサイド層における半導体素子構造部と反対側の表面に形成された密着金属層と、密着金属層における半導体素子構造部と反対側の表面に形成され、Ｎｉを含むＮｉ含有金属層と、Ｎｉ含有金属層における半導体素子構造部と反対側よりも外側に形成されたＮｉバリア金属層と、Ｎｉバリア金属層における半導体素子構造部と反対側よりも外側に形成され、金属ナノ粒子焼結層に接続する表面金属層と、を備えた電極を有し、Ｎｉバリア金属層は、Ｎｉが表面金属層への拡散を低減する金属であるＣｕを含んだものである。
本発明によれば、半導体素子の電極内にＮｉの拡散を低減させる金属を含んだＮｉバリア金属層を挿入したので、半導体素子を実装基板に実装後の高温動作の際に、半導体素子と金属ナノ粒子焼結層との間に、長時間安定した密着強度を実現することができる。
本発明の実施の形態１による半導体素子の電極の断面概略図である。 本発明の実施の形態１による半導体装置の製造方法を説明する図である。 Ｎｉの拡散係数のアレニウスプロットを示す図である。 本発明の実施例及び比較例における結果を一覧にして示した図である。 本発明の実施の形態１による半導体装置の２５０℃保持後の電極構造を説明する図である。 比較例における半導体装置の２５０℃保持後の電極構造を説明する図である。
実施の形態１．
図１は本発明の実施の形態１による半導体素子の電極の断面概略図であり、図２は本発明の実施の形態１による半導体装置の製造方法を説明する図である。半導体素子１は、ショットキーダイオード、ＭＯＳ（Metal Oxide Semiconductor）トランジスタやバイポーラトランジタ等のパワー半導体素子等である。本発明は、半導体素子の電極形成部に金属シリサイドを含む多層構造の電極が形成される半導体素子に適用できるものである。半導体素子１は、半導体基板１１の片方の表面に、金属シリサイド層２、第１金属層３、第２金属層４、第３金属層５、第４金属層６が、順次形成されている。なお、電極を形成する前に、半導体基板１１には、半導体素子１の半導体素子構造部、すなわちショットキーダイオード、ＭＯＳトランジスタやバイポーラトランジタ等の電極を除いた構造が形成されている。図において、半導体素子１の半導体素子構造部は省略した。
本実施の形態１では、半導体基板１１として炭化珪素基板を用いた。この炭化珪素基板としては、特に限定される必要はなく、公知のものを用いることができる。この炭化珪素基板の少なくとも片面、すなわち電極形成部を有する片面に、スパッタリング法等公知の方法によって、第１金属層３、第２金属層４、第３金属層５、第４金属層６として、それぞれＴｉ層、Ｎｉ層、Ｃｕ層、Ａｕ層などの金属層を形成することができる。形成される金属層のそれぞれの厚さは、特に限定されることはなく、製造される半導体素子１の大きさに合わせて、適宜調整すればよいが、一般的に、１０ｎｍから２０００ｎｍ以下である。
半導体素子の電極構造の特性を調査や研究し、半導体素子の電極構造を開発する際には、動作可能な半導体素子が形成されていない半導体基板に、金属シリサイド層２、第１金属層３、第２金属層４、第３金属層５、第４金属層６が、順次形成されたものを用いることができる。これ以後、半導体素子１は、動作可能な半導体素子が形成されていない半導体基板１１に電極構造を設けたものを使用する場合で説明する。
半導体素子１の電極製造方法を説明する。炭化珪素基板１１の片方の表面に、金属シリサイド層２を形成するための金属層を所定の厚さ、例えば厚さ５０ｎｍで形成し、その後真空雰囲気下でその金属シリサイド層に応じた条件にて熱処理を行うことにより、前記所定の厚さ程度（例えば５０ｎｍ程度）の金属シリサイド層２を形成する（金属シリサイド層形成工程）。
スパッタリング法等を用いて、金属シリサイド層２の表面に、金属シリサイド層２に密着する密着層となる第１金属層（密着金属層）３を形成する（第１金属層形成工程、密着金属層形成工程）。第１金属層３の基板面側とは反対面側に、スパッタリング法等を用いて、Ｎｉを含む第２金属層（Ｎｉ含有金属層）４を形成する（第２金属層形成工程、Ｎｉ含有金属層形成工程）。第２金属層４の基板面側とは反対面側に、スパッタリング法等を用いて、Ｃｕを含む第３金属層（Ｎｉバリア金属層）５を形成する（第３金属層形成工程、Ｎｉバリア金属層形成工程）。第３金属層５の基板面側とは反対面側に、スパッタリング法等を用いて、表面金属層である貴金属を含む第４金属層６を形成する（第４金属層形成工程、表面金属層形成工程）。
第１金属層３を形成する金属は、Ｔｉ、Ｃｒ（クロム）、Ｔａ（タンタル）、Ｎｂ（ニオブ）、Ｍｏ（モリブデン）、Ｚｒ（ジルコニウム）のいずれかの単金属、またはＴｉ、Ｃｒ、Ｔａ、Ｎｂ、Ｍｏ、Ｚｒの少なくとも１種を含有する合金を用いることができる。第２金属層４は、Ｎｉ金属、またはＮｉを含有した合金を用いることができる。第３金属層５は、Ｃｕ金属、またはＣｕを含有した合金を用いることができる。第４金属層６は、Ａｕ、Ｐｔ（白金）、Ａｇ、Ｉｒ（イリジウム）、Ｃｕのいずれかの単金属、またはＡｕ、Ｐｔ、Ａｇ、Ｉｒ、Ｃｕの少なくとも１種を含有する合金を用いることができる。
図２を用いて、本発明の実施の形態１による半導体装置の製造方法を説明する。図２（ａ）は接合前の半導体素子及び実装基板を示す図であり、図２（ｂ）は接合後の半導体装置を示す図である。半導体素子１を実装する実装基板１５は以下のように製造する。ベース板８の表面に、所定の開口径を有するステンレスマスクを用いて、金属ナノ粒子ペースト層７を印刷等により形成し、実装基板１５（１５ａ）を得る。金属ナノ粒子ペースト層７の表面に、半導体素子１を搭載し、接合前の半導体装置を得る。上記で得られた接合前の半導体装置を、接合装置を用いて、所定の圧力で加圧をしながら、所定の温度で所定の時間保持することにより、金属ナノ粒子ペースト層７に含有する金属ナノ粒子同士が焼結し、金属ナノ粒子ペースト層７は金属ナノ粒子焼結層９に変化する。その後、空冷させることにより、金属ナノ粒子焼結層９を有する実装基板１５（１５ｂ）に半導体素子１が接合され、密着された半導体装置２０を得る。
金属ナノ粒子ペースト層７を形成する金属ナノ粒子ペーストは、Ａｇナノ粒子ペーストやＣｕナノ粒子ペーストを用いることができる。
第３金属層５は、第２金属層４のＮｉが第４金属層６への拡散を低減させることができ、Ｎｉバリア金属層となる。ここでは、第３金属層５のＣｕがＮｉバリア金属として作用することを説明する。図３はＮｉの拡散係数のアレニウスプロットを示す図である。縦軸は拡散係数Ｄ（ｃｍ２／ｓ）であり、横軸は絶対温度Ｔの逆数、１０００／Ｔ（Ｋ−１）である。特性線３１はＮｉとＡｕとの相互拡散における拡散係数の特性を示し、特性線３２はＣｕ金属へのＮｉの拡散における拡散係数の特性を示している。特性線３１のデータは、Ｐ．Ｗ．Ｌｅｅｓ他による「INTERDIFFUSION BETWEEN CONNECTOR CONTACT MATERIALS AND NICKEL DIFFUSION BARRIERS DURING PRECIPITATION HARDENING OF HIGH PERFORMANCE SPRING MATERIALS」、Proceedings of the Fortieth IEEE Holm Conference on Electrical Contacts (1994) 189（文献１）に記載された図３（以降、図Ａ）に基づくものである。特性線３２のデータは、Ａ．Ｍ．Ａｂｄｕｌ−Ｌｅｔｔｉｆによる「Investigation of interdiffusion in copper-nickel bilayer thin films」、Sience Direct Physica B388 (2007) 107（文献２）に記載された図３（以降、図Ｂ）に基づくものである。図３の白丸で示したデータは、文献１の図Ａにおける黒三角（Lees - Grain Boundary (Plated)）で示されたものであり、図３の黒丸で示したデータは、文献１の図Ａにおける×印で示されたものである。図３の白四角で示したデータは、文献２の図Ｂにおける黒ひし形で示されたものである。比較線３３は、特性線３１を縦軸方向に１／１００だけ移動にしたものである。
ほぼ３００℃（５７３Ｋ）において上記文献１及び２に示された拡散係数Ｄを示す。文献１には、３１５℃（５８８Ｋ）でのＮｉとＡｕとの相互拡散における拡散係数は、約１×１０−１３であることが示されている。これに対して、文献２には、３００℃（５７３Ｋ）でのＣｕ金属へのＮｉの拡散における拡散係数は、４．３×１０−１６であることが示されている。ほぼ３００℃（５７３Ｋ）において、Ｃｕ金属へのＮｉの拡散における拡散係数は、ＮｉとＡｕとの相互拡散における拡散係数よりも約１／１００倍になっている。すなわち、ＮｉのＣｕへの拡散は、ＮｉのＡｕへの拡散より約１／１００倍遅くなっている。このため、高温にて動作する半導体素子の電極構造にＣｕ層を挿入することで、Ｃｕ層がＣｕ層よりも外側（半導体素子の表面側）のＡｕ層（第４金属層６の１種類）へのＮｉ拡散を阻害し、実用的な累積動作時間においてＡｕ層とＮｉ層との間で相互拡散がほぼ生じないようにできる。Ｃｕ層がＡｕ層とＮｉ層との間に挿入された半導体素子の電極構造は、金属ナノ粒子焼結層９とは密着性がないＮｉ層がＡｕ層の最表面に形成されないようにできるため、Ａｕ層と金属ナノ粒子焼結層９との間で、長時間安定した密着強度が維持できる。
金属ナノ粒子ペースト層７に接触し、電極の最表面に形成された第４金属層６を構成する元素はＡｕ以外にもＰｔ、Ａｇ、Ｉｒ、Ｃｕを用いることができる。第４金属層６を構成する元素がＰｔ、Ａｇ、Ｉｒ、Ｃｕであっても、半導体素子の電極構造にＣｕ層を挿入することで、Ｃｕ層がＣｕ層よりも外側の第４金属層６へのＮｉ拡散を阻害することができる。したがって、半導体素子の電極構造における第４金属層６とＮｉ層４との間にＣｕ層５を挿入することで、金属ナノ粒子焼結層９とは密着性がないＮｉ層が第４金属層６の最表面に、形成されないようにできるため、第４金属層６と金属ナノ粒子焼結層９との間で、長時間安定した密着強度が維持できる。
図３において、特性線３１を引いた全温度範囲において、特性線３２の拡散係数Ｄは比較線３３とほぼ同じかそれ以下になっている。したがって、特性線３１を引いた全温度範囲において、ＮｉのＣｕへの拡散は、ＮｉのＡｕへの拡散より約１／１００倍遅くなっている。炭化珪素基板に形成された半導体素子は１７５℃（４４８Ｋ）以上で動作可能なので、炭化珪素基板に形成された半導体素子が動作可能な範囲において、電極構造におけるＡｕ層とＮｉ層との間にＣｕ層を挿入することで、Ａｕ層と金属ナノ粒子焼結層９との間で、長時間安定した密着強度が維持できる。同様に、Ｐｔ、Ａｇ、Ｉｒ、Ｃｕを含む第４金属層６でも、第４金属層６と金属ナノ粒子焼結層９との間で、長時間安定した密着強度が維持できる。
今まで、第２金属層（Ｎｉ含有金属層）４は第１金属層（密着金属層）３の面に形成され、第３金属層（Ｎｉバリア金属層）５、第４金属層（表面金属層）６が順次形成される場合で説明したが、第３金属層（Ｎｉバリア金属層）５は第２金属層（Ｎｉ含有金属層）４よりも導体素子構造部と反対側よりも外側に形成されていればよい。また、第４金属層（表面金属層）６は、第３金属層（Ｎｉバリア金属層）５よりも導体素子構造部と反対側よりも外側に形成されていればよい。このような電極構造であっても、半導体素子１の電極内にＮｉの拡散を低減させる金属を含んだＮｉバリア金属層５を有することにより、金属ナノ粒子焼結層９とは密着性がないＮｉ層が第４金属層６の最表面に、形成されないようにできるため、半導体素子１を実装基板１５に実装後の高温動作の際に、半導体素子１と金属ナノ粒子焼結層９との間に、長時間安定した密着強度を実現することができる。
実施の形態１の半導体素子によれば、半導体素子構造部の少なくとも一方の面側に形成され、Ｎｉを含むＮｉ含有金属層４と、Ｎｉ含有金属層４における半導体素子構造部と反対側よりも外側に形成されたＮｉバリア金属層５と、Ｎｉバリア金属層５における半導体素子構造部と反対側よりも外側に形成され、金属ナノ粒子焼結層９に接続する表面金属層６と、を備えた電極を有し、Ｎｉバリア金属層５は、Ｎｉが表面金属層６への拡散を低減する金属を含んだものであるので、半導体素子１の電極内にＮｉの拡散を低減させる金属を含んだＮｉバリア金属層を有することにより、半導体素子１を実装基板１５に実装後の高温動作の際に、半導体素子１と金属ナノ粒子焼結層９との間に、長時間安定した密着強度を実現することができる。
実施の形態１の半導体装置によれば、実装基板１５と、実装基板１５に金属ナノ粒子焼結層９を介在させて実装された半導体素子１と、を備え、半導体素子１は、半導体素子１における半導体素子構造部の少なくとも一方の面側に形成され、Ｎｉを含むＮｉ含有金属層４と、Ｎｉ含有金属層４における半導体素子構造部と反対側よりも外側に形成されたＮｉバリア金属層５と、Ｎｉバリア金属層５における半導体素子構造部と反対側よりも外側に形成され、金属ナノ粒子焼結層９に接続する表面金属層６と、を備えた電極を有し、Ｎｉバリア金属層５は、Ｎｉが表面金属層６への拡散を低減する金属を含んだものであるので、半導体素子の電極内にＮｉの拡散を低減させる金属を含んだＮｉバリア金属層を有することにより、この半導体素子を実装基板に実装した半導体装置は、半導体素子と金属ナノ粒子焼結層との間に、長時間安定した密着強度を実現することができる。
実施の形態１の半導体素子の製造方法によれば、半導体素子１における半導体素子構造部の少なくとも一方の面側に、Ｎｉを含むＮｉ含有金属層４を形成するＮｉ含有金属層形成工程と、Ｎｉ含有金属層４における半導体素子構造部と反対側よりも外側にＮｉバリア金属層５を形成するＮｉバリア金属層形成工程と、Ｎｉバリア金属層５における半導体素子構造部と反対側よりも外側に、金属ナノ粒子焼結層９に接続する表面金属層６を形成する表面金属層形成工程と、を含み、Ｎｉバリア金属層５は、Ｎｉが表面金属層６への拡散を低減する金属を含んだものであるので、半導体素子１の電極内にＮｉの拡散を低減させる金属を含んだＮｉバリア金属層を有することにより、半導体素子１を実装基板１５に実装後の高温動作の際に、半導体素子１と金属ナノ粒子焼結層９との間に、長時間安定した密着強度を実現することができる。
なお、高温動作対応の半導体素子は、炭化珪素（ＳｉＣ）以外に、窒化ガリウム系材料又はダイヤモンドを用いることができる。たとえば、スイッチング素子や整流素子として機能する半導体素子１に、炭化珪素（ＳｉＣ）や、窒化ガリウム系材料又はダイヤモンドを用いた場合、従来から用いられてきた珪素（Ｓｉ）で形成された素子よりも電力損失が低いため、電力用半導体装置等の高温動作対応の半導体装置の高効率化が可能となる。また、耐電圧性が高く、許容電流密度も高いため、半導体装置の小型化が可能となる。さらにワイドバンドギャップ半導体素子は、耐熱性が高いので、高温動作が可能であり、ヒートシンクの放熱フィンの小型化や、水冷部の空冷化も可能となるので、半導体装置の一層の小型化が可能になる。
以下、実施例により本発明の詳細を説明するが、これらによって本発明が限定されるものではない。
［実施例１］
半導体素子１を模擬するものとして、厚さ５００μｍの炭化珪素基板を用意した。なお、所定の回路パターンが形成された炭化珪素基板を用いてもよい。金属シリサイド層２を形成するための金属層として、スパッタリング法を用いて厚さ５０ｎｍでニッケル層を形成し、その後真空雰囲気下で８００℃、１時間の熱処理を行うことにより、厚さ５０ｎｍ程度のニッケルシリサイド層を形成することができる。スパッタリング法を用いて、金属シリサイド層２の表面に、第１金属層３として厚さ２００ｎｍのＴｉ層、Ｔｉ層表面に第２金属層４として厚さ２００ｎｍのＮｉ層、Ｎｉ層表面に第３金属層５として厚さ２００ｎｍのＣｕ層、第４金属層６としてＣｕ層表面に厚さ２００ｎｍのＡｕ層を順次形成した。この後、ダイシング工程にて５.０ｍｍ□（５.０ｍｍ平方、□は平方を意味する。）サイズに切断し、洗浄したものを、半導体素子１として用いた。
次に、半導体素子１を実装する実装基板１５を用意する。まず、ベース板８は、面積１０ｍｍ□、厚さ１.０ｍｍのＣｕ板表面に厚さ５μｍのＡｇめっきを施した。このベース板８の表面に、開口径が、６ｍｍ□で、厚さ０.２ｍｍのステンレスマスクを用いて、金属ナノ粒子ペースト層７としてＡｇナノ粒子ペーストを印刷し、上記Ａｇナノ粒子ペースト層７の表面に、半導体素子１を搭載し、接合前の半導体装置を得た。Ａｇナノ粒子ペーストとしては、例えば、ＤＯＷＡ社製造Ｔ２Ｗ−Ａ２を用いることができる。接合装置は、アスリートＦＡ社製造の加熱圧着ユニット（ＡＰ−１００Ｍ）を用いた。上記で得られた接合前の半導体装置を、１００℃、１０ｍｉｎ間のプリヒート処理を行った後、５ＭＰａの加圧をしながら、３５０℃まで昇温し、３５０℃に到達してから、５分間保持することにより、Ａｇナノ粒子ペーストに含有するＡｇナノ粒子同士が焼結し、金属ナノ粒子焼結層９を形成する。その後、空冷させることにより、半導体装置２０を得た。半導体装置２０は、３個作製した。
このように構成された半導体装置２０を、２５０℃、１０００ｈで、高温に保持し、２００ｈごとにＤａｇｅ社製造のダイシェアテスター（ＨＳ４０００）のシェア測定器による密着強度測定を行った。密着強度判定は、３０ｋｇｆ／チップ以上を密着性異常なしとし、３０ｋｇｆ／チップ未満で強度低下有りとした。図４に測定結果を示した。図４は、本発明の実施例及び比較例における結果を一覧にして示した図である。なお、比較例は後述する。図４からわかるように、本実施例のＣｕ層を挿入したサンプル（サンプル２−１、２−２、２−３）は、１０００ｈ経過しても、密着強度低下が見られなかった。
１０００ｈ経過後のサンプル（サンプル２−１、２−２、２−３）を、波長分散型Ｘ線分析を用いて半導体素子電極の元素分析を行った。Ｎｉ層４のＮｉのＡｕ層６の側への拡散が、Ｃｕ層５の挿入により阻害されていた。したがって、実施例１の半導体装置２０は、２５０℃、１０００ｈ保持後においても、図５に示すように電極構造の変化が見られなかった。図５は、本発明の実施の形態１による半導体装置の２５０℃保持後の電極構造を説明する図である。図５（ａ）は高温保持前の半導体装置２０を示し、図５（ｂ）は高温保持後の半導体装置２０を示している。
［比較例１］
実施例１のサンプルと比較する比較サンプルの作製は、以下の方法で行った。厚さ５００μｍの炭化珪素基板１１の片方の表面に、実施例１と同じ方法で、厚さ５０ｎｍ程度のニッケルシリサイド層（金属シリサイド層２）を形成した。スパッタリング法を用いて、金属シリサイド層２の表面に、第１金属層３として厚さ２００ｎｍのＴｉ層、第２金属層４としてＴｉ層表面に厚さ２００ｎｍのＮｉ層、表面金属層６としてＮｉ層表面に厚さ２００ｎｍのＡｕ層を順次形成した。この後、ダイシング工程にて５.０ｍｍ□サイズに切断し、洗浄したものを、半導体素子３５（３５ａ、図６参照）として用いた。半導体装置の製造方法は、実施例１と同様である。半導体素子３５が実装基板１５（１５ｂ）に実装された半導体装置４０（４０ａ、図６参照）は、３個作製した。
このように構成された半導体装置４０（４０ａ）を、実施例１と同様に、２５０℃、１０００ｈで、高温に保持し、２００ｈごとにＤａｇｅ社製造のダイシェアテスター（ＨＳ４０００）のシェア測定器による密着強度測定を行った。図４に示したように、実施例１とは異なり、Ｃｕ層５を挿入していない比較例のサンプルは、２００ｈで密着強度低下するもの（サンプル１−１、１−３）があった。図６は、比較例１による半導体装置の２５０℃保持後の電極構造を説明する図である。図６（ａ）は高温保持前の半導体装置４０（４０ａ）を示し、図６（ｂ）は高温保持後の半導体装置４０（４０ｂ）を示している。
２００ｈ経過後のサンプル（サンプル１−１、１−３）を、波長分散型Ｘ線分析を用いて半導体素子電極の元素分析を行った。２００ｈ経過後に密着強度が低下した素子電極の元素分析では、実施例１と異なり、Ｎｉ層４のＮｉとＡｕ層６のＡｕが相互拡散し、Ａｕ最表面においてＮｉ元素が検出された。したがって、比較例１の半導体装置４０ｂは、２５０℃、２００ｈ保持後において、図６に示すように電極構造の変化が見られた。すなわち、高温保持前の半導体装置４０ａにおけるＮｉ層（第２金属層）４のＮｉとＡｕ層（表面金属層）６のＡｕが相互拡散し、第２金属層の金属（Ｎｉ）と表面金属層の金属（Ａｕ）との拡散層（相互拡散層）１０が形成された。高温保持後の半導体装置４０ｂは、その電極構造が金属シリサイド層２、第１金属層３、相互拡散層１０からなる多層構造になっていた。
１…半導体素子、２…金属シリサイド層、３…第１金属層（密着金属層）、４…第２金属層（Ｎｉ含有金属層）、５…第３金属層（Ｎｉバリア金属層）、６…第４金属層（表面金属層）、９…金属ナノ粒子焼結層、１５…実装基板、２０…半導体装置。

Claims (10)

  1. 金属ナノ粒子焼結層を介在させて実装基板に実装する半導体素子であって、
    当該半導体素子における半導体素子構造部の少なくとも一方の表面に形成された金属シリサイド層と、
    前記金属シリサイド層における前記半導体素子構造部と反対側の表面に形成された密着金属層と、
    前記密着金属層における前記半導体素子構造部と反対側の表面に形成され、Ｎｉを含むＮｉ含有金属層と、
    前記Ｎｉ含有金属層における前記半導体素子構造部と反対側よりも外側に形成されたＮｉバリア金属層と、
    前記Ｎｉバリア金属層における前記半導体素子構造部と反対側よりも外側に形成され、前記金属ナノ粒子焼結層に接続する表面金属層と、を備えた電極を有し、
    前記Ｎｉバリア金属層は、前記Ｎｉが前記表面金属層への拡散を低減する金属であるＣｕを含んだことを特徴とする半導体素子。
  2. 金属ナノ粒子焼結層を介在させて実装基板に実装する半導体素子であって、
    当該半導体素子における半導体素子構造部の少なくとも一方の表面に形成された金属シリサイド層と、
    前記金属シリサイド層における前記半導体素子構造部と反対側の表面に形成された密着金属層と、
    前記密着金属層における前記半導体素子構造部と反対側の表面に形成され、Ｎｉを含むＮｉ含有金属層と、
    前記Ｎｉ含有金属層における前記半導体素子構造部と反対側よりも外側に形成されたＮｉバリア金属層と、
    前記Ｎｉバリア金属層における前記半導体素子構造部と反対側よりも外側に形成され、前記金属ナノ粒子焼結層に接続する表面金属層と、を備えた電極を有し、
    前記Ｎｉバリア金属層は、前記Ｎｉが前記表面金属層への拡散を低減する金属を含み、
    前記Ｎｉバリア金属層は、Ｃｕ金属、あるいはＣｕを含有した合金より構成されることを特徴とする半導体素子。
  3. 前記表面金属層は、貴金属を含むことを特徴とする請求項１または２に記載の半導体素子。
  4. 前記表面金属層は、Ａｕ、Ｐｔ、Ａｇ、Ｉｒ、Ｃｕの単金属あるいは１種以上を含有することを特徴とする請求項３記載の半導体素子。
  5. 前記密着金属層は、Ｔｉ、Ｃｒ、Ｔａ、Ｎｂ、Ｍｏ、Ｚｒの内の少なくとも１種を含有することを特徴とする請求項１乃至４のいずれか１項に記載の半導体素子。
  6. 前記半導体素子構造部がワイドバンドギャップ半導体材料により形成されていることを特徴とする請求項１乃至５のいずれか１項に記載の半導体素子。
  7. 前記ワイドバンドギャップ半導体材料は、炭化珪素であることを特徴とする請求項６記載の半導体素子。
  8. 実装基板と、前記実装基板に金属ナノ粒子焼結層を介在させて実装された半導体素子と、を備え、
    前記半導体素子は、請求項１乃至７のいずれか１項に記載の半導体素子であることを特徴とする半導体装置。
  9. 金属ナノ粒子焼結層を介在させて実装基板に実装する半導体素子の製造方法であって、前記半導体素子における半導体素子構造部の少なくとも一方の表面に形成された金属シリサイド層を形成する金属シリサイド層形成工程と、
    前記金属シリサイド層における前記半導体素子構造部と反対側の表面に形成された密着金属層を形成する密着金属層形成工程と、
    前記密着金属層における前記半導体素子構造部と反対側の表面に、Ｎｉを含むＮｉ含有金属層を形成するＮｉ含有金属層形成工程と、
    前記Ｎｉ含有金属層における前記半導体素子構造部と反対側よりも外側にＮｉバリア金属層を形成するＮｉバリア金属層形成工程と、
    前記Ｎｉバリア金属層における前記半導体素子構造部と反対側よりも外側に、前記金属ナノ粒子焼結層に接続する表面金属層を形成する表面金属層形成工程と、を含み、
    前記Ｎｉバリア金属層は、前記Ｎｉが前記表面金属層への拡散を低減する金属であるＣｕを含んだことを特徴とする半導体素子の製造方法。
  10. 金属ナノ粒子焼結層を介在させて実装基板に実装する半導体素子の製造方法であって、前記半導体素子における半導体素子構造部の少なくとも一方の表面に形成された金属シリサイド層を形成する金属シリサイド層形成工程と、
    前記金属シリサイド層における前記半導体素子構造部と反対側の表面に形成された密着金属層を形成する密着金属層形成工程と、
    前記密着金属層における前記半導体素子構造部と反対側の表面に、Ｎｉを含むＮｉ含有金属層を形成するＮｉ含有金属層形成工程と、
    前記Ｎｉ含有金属層における前記半導体素子構造部と反対側よりも外側にＮｉバリア金属層を形成するＮｉバリア金属層形成工程と、
    前記Ｎｉバリア金属層における前記半導体素子構造部と反対側よりも外側に、前記金属ナノ粒子焼結層に接続する表面金属層を形成する表面金属層形成工程と、を含み、
    前記Ｎｉバリア金属層は、前記Ｎｉが前記表面金属層への拡散を低減する金属を含み、
    前記Ｎｉバリア金属層は、Ｃｕ金属、あるいはＣｕを含有した合金より構成されることを特徴とする半導体素子の製造方法。
JP2012544119A 2010-11-16 2011-04-18 半導体素子、半導体装置及び半導体素子の製造方法 Active JP5518211B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2012544119A JP5518211B2 (ja) 2010-11-16 2011-04-18 半導体素子、半導体装置及び半導体素子の製造方法

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2010255802 2010-11-16
JP2010255802 2010-11-16
PCT/JP2011/059511 WO2012066803A1 (ja) 2010-11-16 2011-04-18 半導体素子、半導体装置及び半導体素子の製造方法
JP2012544119A JP5518211B2 (ja) 2010-11-16 2011-04-18 半導体素子、半導体装置及び半導体素子の製造方法

Publications (2)

Publication Number Publication Date
JPWO2012066803A1 JPWO2012066803A1 (ja) 2014-05-12
JP5518211B2 true JP5518211B2 (ja) 2014-06-11

Family

ID=46083748

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012544119A Active JP5518211B2 (ja) 2010-11-16 2011-04-18 半導体素子、半導体装置及び半導体素子の製造方法

Country Status (6)

Country Link
US (1) US9553063B2 (ja)
JP (1) JP5518211B2 (ja)
KR (1) KR101444629B1 (ja)
CN (1) CN103222039A (ja)
DE (1) DE112011103782B4 (ja)
WO (1) WO2012066803A1 (ja)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9349804B2 (en) * 2013-02-12 2016-05-24 Infineon Technologies Ag Composite wafer for bonding and encapsulating an SiC-based functional layer
WO2015068853A1 (ja) * 2013-11-11 2015-05-14 新日鐵住金株式会社 金属ナノ粒子を用いた金属接合構造及び金属接合方法並びに金属接合材料
JP6206159B2 (ja) * 2013-12-17 2017-10-04 三菱電機株式会社 半導体装置の製造方法
WO2016013305A1 (ja) * 2014-07-24 2016-01-28 富士電機株式会社 炭化珪素半導体装置の製造方法
DE102014115319A1 (de) * 2014-10-21 2016-04-21 Osram Opto Semiconductors Gmbh Elektronische Vorrichtung und Verfahren zur Herstellung einer elektronischen Vorrichtung
FR3039704B1 (fr) * 2015-07-28 2017-12-29 Commissariat Energie Atomique Electrode pour structure metal-isolant-metal, capacite de type metal-isolant-metal, et procede de realisation d’une telle electrode et d’une telle capacite.
JP6507120B2 (ja) * 2016-03-31 2019-04-24 Ｊｘ金属株式会社 基材との接合面が表面処理された半導体、および銅粉ペーストによる接合方法
JP6289756B1 (ja) * 2016-07-04 2018-03-07 三菱電機株式会社 半導体装置及びその製造方法
CN110431657A (zh) * 2017-03-24 2019-11-08 三菱电机株式会社 半导体装置及其制造方法
CN109994376B (zh) * 2017-12-30 2021-10-15 无锡华润微电子有限公司 碳化硅衬底上形成的欧姆接触结构及其形成方法
JP7235541B2 (ja) * 2019-03-11 2023-03-08 株式会社東芝 半導体装置およびその製造方法
JP7101147B2 (ja) * 2019-08-02 2022-07-14 株式会社豊田中央研究所 半導体装置
JP7293160B2 (ja) 2020-03-24 2023-06-19 株式会社東芝 半導体装置

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001155976A (ja) * 1999-11-26 2001-06-08 Matsushita Electric Works Ltd シリコンウェハの接合方法
JP2002280407A (ja) * 2001-03-21 2002-09-27 Seiko Epson Corp 半導体チップ及び半導体装置、回路基板並びに電子機器
JP2003059860A (ja) * 2001-08-13 2003-02-28 Mitsubishi Electric Corp 半導体装置
JP2006344688A (ja) * 2005-06-07 2006-12-21 Denso Corp 半導体装置およびその製造方法
JP2008294384A (ja) * 2007-04-27 2008-12-04 Renesas Technology Corp 半導体装置
JP2008311371A (ja) * 2007-06-13 2008-12-25 Denso Corp 接合方法及び接合体
JP2009038162A (ja) * 2007-08-01 2009-02-19 Sumitomo Electric Ind Ltd 放熱部品、その製造方法及びパワーモジュール
JP2010098042A (ja) * 2008-10-15 2010-04-30 Renesas Technology Corp 半導体装置の製造方法

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5449955A (en) * 1994-04-01 1995-09-12 At&T Corp. Film circuit metal system for use with bumped IC packages
DE10054812A1 (de) * 2000-11-04 2002-05-08 Philips Corp Intellectual Pty Keramikkondensator mit CZT-Dielektrikum
US20020086520A1 (en) * 2001-01-02 2002-07-04 Advanced Semiconductor Engineering Inc. Semiconductor device having bump electrode
US6897495B2 (en) * 2001-10-31 2005-05-24 The Furukawa Electric Co., Ltd Field effect transistor and manufacturing method therefor
CN100337782C (zh) * 2002-09-18 2007-09-19 株式会社荏原制作所 接合材料
TWI241675B (en) * 2003-08-18 2005-10-11 Siliconware Precision Industries Co Ltd Chip carrier for semiconductor chip
US20050127134A1 (en) * 2003-09-15 2005-06-16 Guo-Quan Lu Nano-metal composite made by deposition from colloidal suspensions
JP2006202938A (ja) 2005-01-20 2006-08-03 Kojiro Kobayashi 半導体装置及びその製造方法
EP2012352A4 (en) * 2006-04-24 2012-07-25 Murata Manufacturing Co ELECTRONIC COMPONENT, ELECTRONIC COMPONENT DEVICE THEREFOR AND METHOD OF MANUFACTURING THEREOF
US7535099B2 (en) * 2006-09-26 2009-05-19 Intel Corporation Sintered metallic thermal interface materials for microelectronic cooling assemblies
JP5056085B2 (ja) * 2007-03-09 2012-10-24 日本電気株式会社 電子部品の実装構造
JP2008227286A (ja) 2007-03-14 2008-09-25 Sanyo Electric Co Ltd 半導体装置およびその製造方法
JP5252856B2 (ja) 2007-08-17 2013-07-31 株式会社アルバック 半導体基板の製造方法

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001155976A (ja) * 1999-11-26 2001-06-08 Matsushita Electric Works Ltd シリコンウェハの接合方法
JP2002280407A (ja) * 2001-03-21 2002-09-27 Seiko Epson Corp 半導体チップ及び半導体装置、回路基板並びに電子機器
JP2003059860A (ja) * 2001-08-13 2003-02-28 Mitsubishi Electric Corp 半導体装置
JP2006344688A (ja) * 2005-06-07 2006-12-21 Denso Corp 半導体装置およびその製造方法
JP2008294384A (ja) * 2007-04-27 2008-12-04 Renesas Technology Corp 半導体装置
JP2008311371A (ja) * 2007-06-13 2008-12-25 Denso Corp 接合方法及び接合体
JP2009038162A (ja) * 2007-08-01 2009-02-19 Sumitomo Electric Ind Ltd 放熱部品、その製造方法及びパワーモジュール
JP2010098042A (ja) * 2008-10-15 2010-04-30 Renesas Technology Corp 半導体装置の製造方法

Also Published As

Publication number Publication date
CN103222039A (zh) 2013-07-24
US9553063B2 (en) 2017-01-24
WO2012066803A1 (ja) 2012-05-24
KR101444629B1 (ko) 2014-09-26
JPWO2012066803A1 (ja) 2014-05-12
DE112011103782B4 (de) 2019-05-09
KR20130060371A (ko) 2013-06-07
US20140312361A1 (en) 2014-10-23
DE112011103782T5 (de) 2013-08-22

Similar Documents

Publication Publication Date Title
JP5518211B2 (ja) 半導体素子、半導体装置及び半導体素子の製造方法
JP6632686B2 (ja) 半導体装置および半導体装置の製造方法
US7361590B2 (en) Semiconductor device and manufacturing method thereof
JP6078438B2 (ja) 熱電発電モジュール
US20080224315A1 (en) Semiconductor device and manufacturing method thereof
WO2017126344A1 (ja) 電力用半導体装置および電力用半導体装置を製造する方法
JP2014060341A (ja) 半導体装置および半導体装置の製造方法
US8421246B2 (en) Joint structure and electronic component
US8310047B2 (en) Solder layer, heat sink using such a solder layer and method for manufacturing such a heat sink
JP2020510990A (ja) 熱電モジュール
Kisiel et al. Overview of materials and bonding techniques for inner connections in SiC high power and high temperature applications
JP5399953B2 (ja) 半導体素子とこれを用いた半導体装置、および半導体装置の製造方法
JP4724355B2 (ja) 半導体装置
EP2913846A1 (en) Electrode provided with UBM structure and method for producing same
JP2011080796A (ja) 半導体素子のパッケージおよびそのテストソケット
JP3858693B2 (ja) 半導体素子の製造方法
US20150076516A1 (en) Semiconductor device and semiconductor module
JP3823826B2 (ja) 半導体素子の製造方法
Zhang Thick Film Packaging Techniques for 300 deg C Operation
TW538549B (en) Ohmic contact to p-ZnTe
De Moro et al. Collective hybridization of tantalum absorbers on a silicon thermistors array for X-ray spectro imaging devices

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140206

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20140304

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20140401

R151 Written notification of patent or utility model registration

Ref document number: 5518211

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250