JP2011080796A - 半導体素子のパッケージおよびそのテストソケット - Google Patents

半導体素子のパッケージおよびそのテストソケット Download PDF

Info

Publication number
JP2011080796A
JP2011080796A JP2009231519A JP2009231519A JP2011080796A JP 2011080796 A JP2011080796 A JP 2011080796A JP 2009231519 A JP2009231519 A JP 2009231519A JP 2009231519 A JP2009231519 A JP 2009231519A JP 2011080796 A JP2011080796 A JP 2011080796A
Authority
JP
Japan
Prior art keywords
package
plating
test socket
semiconductor element
electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2009231519A
Other languages
English (en)
Inventor
Atsushi Hasuike
篤 蓮池
Kotaro Yajima
孝太郎 矢嶋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP2009231519A priority Critical patent/JP2011080796A/ja
Publication of JP2011080796A publication Critical patent/JP2011080796A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/0002Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Connecting Device With Holders (AREA)
  • Testing Of Individual Semiconductor Devices (AREA)

Abstract

【課題】SiCやGaNなどのワイドバンドギャップ半導体を用いた高周波パワーデバイス、高温動作デバイス等の半導体素子の開発が進められている。200℃を越える温度で特性検査をおこなうと、パッケージの電極端子のAuメッキと冶具の電極のAuメッキが熱拡散によってAu−Au接合を形成し、冶具からパッケージを取り外すことができなくなるという問題がある。
【解決手段】 パッケージ21の電極端子24と接するテストソケット1のテスト電極3の表面に、Auに対するバリアとなる金属層(Ptメッキ13)を形成する。
【選択図】 図3

Description

この発明は、高周波パワーデバイス、高温動作デバイス等の半導体素子に用いられるパッケージとその検査冶具に関する。
SiCやGaNなどのワイドバンドギャップ半導体は、SiやGaAsに比べてバンドギャップが大きいだけでなく、絶縁破壊電圧、飽和電子速度、熱伝導度が大きいなどの特徴を持ち、これらの特徴を活かして、高周波パワーデバイス、高温動作デバイス等の半導体素子の開発が進められている。
これらの新材料を用いた半導体素子として、SiC−MOSFETやGaN−HEMTがある。これらの素子構造は、従来のSiやGaAs系のMOSFETやHEMTと同一なので、従来のパッケージ(たとえば、特許文献1)に実装することができ、温度や周波数が従来と同程度であれば、特に問題なく評価することができる。
実開平3−3737号公報 (図2)
しかし、これらの新材料による半導体素子の開発が進み高性能のものが得られると、実装・評価技術の開発が必要になると考えられている。たとえば、動作温度については、Siの限界を越える150℃以上、原理的には500℃程度まで可能であるといわれており、200℃以上の実装・評価技術は未知の技術領域である。
発明者らもこれらの半導体素子の高性能化を進めており、200℃を越える温度で特性検査をおこなったところ、パッケージの電極表面のAu(金)メッキと、パッケージを固定して外部のテスタと電気的な接続をおこなうための冶具(以下、テストソケットと呼ぶ)の電極表面のAuメッキが、熱拡散によってAu−Au接合を形成し、冶具からパッケージを取り外すことができなくなるという問題があることが分かった。
この発明は上述のような問題を解決するもので、200℃を越える温度で特性検査をおこなっても、パッケージとの固着が起こらないテストソケットを得ることを目的とする。
この発明のテストソケットにおいては、パッケージの電極と接するテストソケットの電極の表面に、Auに対するバリアとなる金属層を形成する。
この発明のテストソケットにおいては、パッケージのAuメッキと接する箇所に、Auに対するバリアとなる金属層を形成したので、200℃を越える高温で特性検査をおこなっても、Auの熱拡散によるAu−Au接合が起こらない。このため、テストソケットとパッケージが固着することが無く、容易に取り外すことができる。
この発明の実施の形態1におけるテストソケットの斜視図である。 この発明の実施の形態1におけるパッケージの斜視図である。 この発明の実施の形態1におけるパッケージをテストソケットに装着した 斜視図である。 この発明の実施の形態1におけるパッケージとテストソケットの断面を示す図である。 この発明の実施の形態3におけるコネクタ構造の電極端子を有するパッケージとテストソケットを示す図である。 この発明の実施の形態4におけるパッケージとテストソケットの断面を示す図である。 この発明の実施の形態1に対する比較例を示す図である。
実施の形態1.
この発明を実施するための実施の形態1を、図1〜図4を用いて説明する。
図2は、半導体素子、たとえばSiC−MOSFETを実装したパッケージの斜視図である。図において、21はパッケージ、22は基板となるプレート、23はキャップであり、半導体素子31(図4に図示)はプレート22にハンダを用いてダイボンドされ、保護のため、キャップ23で覆われている。24はMOSFETのドレインが接続された電極端子(以下、リードと呼ぶ)、25はMOSFETのゲートが接続されたリードである。MOSFETのソースはプレートに接続されているので、プレートが電極端子となる。
プレート22は、Cu、CuWなどの金属から成り、表面にAuメッキが施されている。リード24、25はFe合金やCuなどから成り、表面にAuメッキが施されている。
図1は、図2の半導体素子を特性検査する際に、パッケージ21を固定し、外部のテスタと電気的な接続をおこなうテストソケットの斜視図である。図において、1はテストソケット、2は基板、3と4は外部のテスタと半導体素子を電気的に接続するテスト電極、5と6は絶縁体、7はふた、8はリード押さえである。基板2は、Cu、CuW、Fe合金などの金属から成り、半導体素子への電流供給媒体と温度を一定に保つための放熱媒体としての役目を持つ。
図3は、パッケージ21をテストソケット1に装着した図である。パッケージ21は、図3のようにテストソケット1の基板2の上に置かれ、上からふた7がかぶせられる。プレート22と基板2を電気的、熱的に十分接触させるため、基板2とふた7を使って、パッケージ21を上下から適当な圧力で押さえ込む。同時に、リード24、25もリード押さえ8に挟まれて押さえられ、テスト電極3と4に電気的に接触する。
図4は、図3のA−A‘断面の概略図である。パッケージ21のリード24、25は、Fe合金から成るリード本体26の表面にAuメッキ27が施されている。プレート22の表面にもAuメッキ27が施されている。
テストソケット1のテスト電極3、4は、絶縁体5、6の上にCuの薄膜による配線11が形成され、その上にAuメッキ12とPtメッキ13が施された構成である。パッケージ21のプレート22が置かれる部分にも、Auメッキ12とPtメッキ13が施されている。ふた7は、この例ではセラミックなどの絶縁体としたのでメッキは不要であるが、プレートと同様に金属とする場合は、AuメッキとPtメッキを施す。
Auメッキ12とPtメッキ13の厚さは、それぞれ、50nmから10μm程度である。メッキ層が薄いと耐摩耗性やピンホールの問題があり、厚いと割れや剥離の問題、形成時間やコストの問題があるので、好ましくはAuが1μmから5μm程度、Ptが0.1μmから0.5μm程度であり、この例では、Auを3μm、Ptを0.2μmとした。
金属の表面にAuメッキを施すのは、Fe合金やCuなど金属単体では、酸化により接触抵抗が増加するためである。本実施形態のテストソケット1においては、さらにAuメッキ12の上にPtメッキ13を施し、テストソケット側のAuメッキ12とパッケージ側のAuメッキ27が接触しないようにしている。
比較のため、図4のテストソケット1を、Ptメッキ13(図4の黒色部)が無いテストソケット201に置き換えた図を図7に示す。図7において、図4と同一符合は、図4と同一または相当する部分を示す。
SiやGaAs系のMOSFETやHEMTでは、150℃程度が動作温度の上限なので、この図7の構成で特性検査をおこなっても、特に問題が起こることはない。しかし、200℃で特性検査をおこなうと、テストソケット201とパッケージ21が固着し、取り外すことができないという問題が発生する。これは、テストソケット201のAuメッキ12とパッケージ21のAuメッキ27とが熱拡散によってAu-Au接合を形成するためである。
これに対し、本実施形態のテストソケット1においては、先に説明したように、Auメッキ12の上にPtメッキ13を形成しているので、Ptメッキ13がバリアとなり、Auの熱拡散によるAu-Au接合が起こらない。このため、テストソケット1とパッケージ21が固着することが無く、容易に取り外すことができる。また、PtはFe合金やCuのように酸化しないため、酸化による接触抵抗の増加が起こらないので、電気特性の評価を200℃の高温でおこなうことができる。
以上の説明では、半導体素子としてSiC−MOSFETの例を示したが、GaN−HEMTなど、他の高周波パワーデバイス、高温動作デバイスにも適用できる。
テストソケットとパッケージの形状として図1、図2のものを示したが、テストソケットとパッケージが接触する箇所にバリアとなる金属層を挿入することにより、Au−Au接合を防げるものであれば、形状に依らず適用できる。
たとえば、上記の例では、高周波特性を測定するため、幅の広いテスト電極の例を示したが、針状のプローブ電極にも適用できる。
テストソケットのAuメッキ12の上にPtメッキ13を形成する例を示したが、Auメッキ12を省いて、Cuの薄膜による配線11の上に、直接Ptメッキ13を形成してもよい。この場合は、Ptの厚さを、0.5μmから5μm程度の厚さにするとよい。また、Ptはメッキに限らず、真空蒸着法など、他の方法で形成してもよい。その際、必要であれば、金属とPtの密着性を高めるため、Cr、Ni、Tiなどの密着層を間に挿入してもよい。
AuのバリアとしてPt(白金)の例を示したが、Auに対するバリアとなり、高温で酸化して接触抵抗が増加することの無い金属であれば、他の金属でもよい。たとえば、白金族元素のパラジウム(Pd)、ロジウム(Rh)、ルテニウム(Ru)、イリジウム(Ir)、オスミウム(Os)を用いることができる。パラジウムとロジウムは耐熱性が高い。ルテニウムは低接触抵抗のものが得られる。
本実施形態が適用できる温度範囲は、200℃に限るものではなく、これより下の温度では従来と変わらず適用できる。上限については、Auの熱拡散によるテストソケットとパッケージの固着防止という意味では、新材料の素子の動作限界といわれている500℃程度まで、特に問題なく適用できる。ただし、現状では、本願の発明者らが知らない他の技術課題により制限される可能性があると推定される。
実施の形態2.
実施の形態1では、テスタによる特性検査の例を示したが、特性検査は、IV特性などの電気試験に限るものではない。例えばバーンインに適用することもでき、この場合は、テストソケットをバーンイン装置にそのまま入れればよい。また、バーンイン装置のテストソケットの電極表面を、実施の形態1のように、Ptメッキに変えてもよい。
Ptメッキ13がバリアとなり、Auの熱拡散によるAu-Au接合が起こらないので、テストソケットとパッケージが固着することが無く、容易に取り外すことができる。また、PtはAuと同様に酸化による接触抵抗の増加が起こらないので、バーンインを200℃以上の高温でおこなうことができる。
実施の形態3.
実施の形態1では、リード構造の電極端子を有するパッケージに対するテストソケットの例を示したが、実施の形態3では、コネクタ構造の電極端子を有するパッケージに対するテストソケットの例を示す。
図5において、101はテストソケットの基板、102はテストソケットのコネクタ(メス側)、121は半導体素子を実装したパッケージ、122はパッケージのコネクタ(オス側)である。
図5の下部右側の図は、コネクタ102の構造を示す図で、103は空洞、104は絶縁体、106は信号側電極で、空洞側がPtメッキ106a、絶縁体側がAuメッキ106bからなる。105は接地側電極で、絶縁体側からAuメッキ107、Fe合金108、Auメッキ109、Ptメッキ110により構成される。
図5の下部左側の図は、コネクタ122の構造を示す図で、123は表面にAuメッキ123aが施されたFe合金の心線から成る信号側電極、125は空洞である。124は接地側電極で、心線側からAuメッキ126、Fe合金127、Auメッキ128により構成される。
実施の形態1と同様に、テストソケットの電極部分がパッケージの電極部分と接する箇所に、Ptメッキ106aとPtメッキ110を形成したので、Ptメッキがバリアとなり、Auの熱拡散によるAu-Au接合が起こらない。このため、テストソケットのコネクタ102とパッケージのコネクタ122が固着することが無く、容易に取り外すことができる。また、Ptは酸化しないため、酸化による接触抵抗の増加も起こらないので、電気特性の評価を200℃以上の高温でおこなうことができる。
実施の形態4.
以上の実施の形態では、テストソケットのテスト電極の表面をPtメッキとしたが、パッケージのリードの表面をPtメッキとしてもよい。図6は、この実施の形態におけるパッケージとテストソケットの構造を示す図で、図4と同一符号は、同一または相当する部分である。
パッケージ203のリード24、25は、Fe合金から成るリード本体26の表面にPtメッキ28が施されている。プレート22の表面にもPtメッキ28が施されている。
テストソケット202のテスト電極3、4は、絶縁体5、6の上にCuの薄膜による配線11が形成され、その上にAuメッキ12のみが施されている。
実施の形態1と同様に、テストソケット202の電極部分がパッケージ203の電極部分と接する箇所に、Ptメッキ28を形成したので、Ptメッキ28がバリアとなり、Auの熱拡散によるAu-Au接合が起こらない。このため、テストソケット202とパッケージ203が固着することが無く、容易に取り外すことができる。また、Ptは酸化しないため、酸化による接触抵抗の増加も起こらないので、電気特性の評価を200℃以上の高温でおこなうことができる。
AuのバリアとしてPt(白金)の例を示したが、Auに対するバリアとなり、高温で酸化して接触抵抗が増加することの無い金属であれば、他の金属でもよい。たとえば、白金族元素のパラジウム(Pd)、ロジウム(Rh)、ルテニウム(Ru)、イリジウム(Ir)、オスミウム(Os)を用いることができる。さらにパッケージの場合は、製品に組み込む際のハンダ付性の考慮が必要なことがあり、たとえば、パラジウムはハンダ付性が良い材料としても適している。
上記の説明では、テストソケットとパッケージの組合せに利用する場合について述べたが、チップテスタのプローブと半導体ベアチップの組合せなど、他のAuメッキ同士が接触する場合にも利用できることはいうまでもない。
1 テストソケット
2 基板
3、4 テスト電極
7 ふた
12 Auメッキ
13 Ptメッキ
21 パッケージ
22 プレート
24、25 リード(電極端子)
26 リード本体
27 Auメッキ
28 Ptメッキ
31 半導体素子
102、122 コネクタ
106a、110 Ptメッキ
201、202 テストソケット
203 パッケージ

Claims (8)

  1. 表面にAuメッキが形成された電極端子を有し半導体素子が封止されたパッケージを固定して、該半導体素子の特性検査をおこなうテストソケットであって、
    前記パッケージを載置する基板と、
    この基板上に設けられ前記電極端子と接触して前記半導体素子に電流を供給する
    テスト電極と、
    この電極の表面に形成されたAuに対するバリア層とを備えたテストソケット。
  2. 前記バリア層が、Pt、Pd、Rh、Ru、Ir、Osからなる群から選択されたひとつの金属の層である請求項1に記載のテストソケット。
  3. 前記特性検査の温度が、200℃以上である請求項1に記載のテストソケット。
  4. 前記半導体素子が、SiC系またはGaN系の半導体素子である請求項1に記載のテストソケット。
  5. 基板と、前記基板にダイボンドされた半導体素子と、
    前記半導体素子と外部を電気的に接続する電極端子とから成る半導体素子のパッケージであって、
    前記電極端子の表面にAuに対するバリア層が形成された半導体素子のパッケージ。
  6. 前記バリア層が、Pt、Pd、Rh、Ru、Ir、Osからなる群から選択されたひとつの金属の層である請求項5に記載の半導体素子のパッケージ。
  7. 200℃以上の温度で特性検査をおこなう請求項5に記載の半導体素子のパッケージ。
  8. 前記半導体素子が、SiC系またはGaN系の半導体素子である請求項5に記載の半導体素子のパッケージ。
JP2009231519A 2009-10-05 2009-10-05 半導体素子のパッケージおよびそのテストソケット Pending JP2011080796A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2009231519A JP2011080796A (ja) 2009-10-05 2009-10-05 半導体素子のパッケージおよびそのテストソケット

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009231519A JP2011080796A (ja) 2009-10-05 2009-10-05 半導体素子のパッケージおよびそのテストソケット

Publications (1)

Publication Number Publication Date
JP2011080796A true JP2011080796A (ja) 2011-04-21

Family

ID=44074994

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009231519A Pending JP2011080796A (ja) 2009-10-05 2009-10-05 半導体素子のパッケージおよびそのテストソケット

Country Status (1)

Country Link
JP (1) JP2011080796A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9735074B1 (en) 2016-02-16 2017-08-15 Napra Co., Ltd. Semiconductor device
JP2019086454A (ja) * 2017-11-09 2019-06-06 三菱電機株式会社 半導体試験装置および半導体素子の分離方法
US10629506B2 (en) 2017-01-27 2020-04-21 Napra Co., Ltd. Preform for semiconductor encapsulation

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6163174U (ja) * 1984-09-29 1986-04-28
JPS6187892A (ja) * 1984-09-26 1986-05-06 アライド コーポレイシヨン めつきした部品およびその製造方法
JPS62267676A (ja) * 1986-05-16 1987-11-20 Fujitsu Ltd 半導体素子評価装置
JPH033737U (ja) * 1989-06-02 1991-01-16
JPH05304229A (ja) * 1992-02-21 1993-11-16 Furukawa Electric Co Ltd:The Icソケットの端子
JPH075228A (ja) * 1993-06-18 1995-01-10 Tokyo Electron Ltd バーンインテスト用接触装置
JPH09199721A (ja) * 1996-01-22 1997-07-31 Nissan Motor Co Ltd 電界効果トランジスタ
JP2000028680A (ja) * 1998-07-15 2000-01-28 New Japan Radio Co Ltd バーンインボード
JP2006140427A (ja) * 2004-11-15 2006-06-01 Sharp Corp 半導体レーザ装置の製造方法

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6187892A (ja) * 1984-09-26 1986-05-06 アライド コーポレイシヨン めつきした部品およびその製造方法
JPS6163174U (ja) * 1984-09-29 1986-04-28
JPS62267676A (ja) * 1986-05-16 1987-11-20 Fujitsu Ltd 半導体素子評価装置
JPH033737U (ja) * 1989-06-02 1991-01-16
JPH05304229A (ja) * 1992-02-21 1993-11-16 Furukawa Electric Co Ltd:The Icソケットの端子
JPH075228A (ja) * 1993-06-18 1995-01-10 Tokyo Electron Ltd バーンインテスト用接触装置
JPH09199721A (ja) * 1996-01-22 1997-07-31 Nissan Motor Co Ltd 電界効果トランジスタ
JP2000028680A (ja) * 1998-07-15 2000-01-28 New Japan Radio Co Ltd バーンインボード
JP2006140427A (ja) * 2004-11-15 2006-06-01 Sharp Corp 半導体レーザ装置の製造方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9735074B1 (en) 2016-02-16 2017-08-15 Napra Co., Ltd. Semiconductor device
US10629506B2 (en) 2017-01-27 2020-04-21 Napra Co., Ltd. Preform for semiconductor encapsulation
JP2019086454A (ja) * 2017-11-09 2019-06-06 三菱電機株式会社 半導体試験装置および半導体素子の分離方法

Similar Documents

Publication Publication Date Title
JP6632686B2 (ja) 半導体装置および半導体装置の製造方法
JP6102598B2 (ja) パワーモジュール
TWI638461B (zh) 半導體裝置及電力變換裝置
CN110612600B (zh) 半导体装置
JP6111907B2 (ja) 半導体装置の製造方法
CN108475647A (zh) 电力用半导体装置以及制造电力用半导体装置的方法
US20100301481A1 (en) Joint structure and electronic component
JP7334435B2 (ja) 半導体装置および半導体装置の検査方法
US20150237718A1 (en) Power semiconductor device
JP2013004961A (ja) 半導体素子
JP2011080796A (ja) 半導体素子のパッケージおよびそのテストソケット
JP6116413B2 (ja) 電力用半導体装置の製造方法
JP2008235728A (ja) 半導体装置
JP2017092389A (ja) 半導体装置
JP3601529B2 (ja) 半導体装置
US9640619B2 (en) Methods of manufacturing wide band gap semiconductor device and semiconductor module, and wide band gap semiconductor device and semiconductor module
JP2021106190A (ja) 半導体装置
Kisiel et al. Overview of materials and bonding techniques for inner connections in SiC high power and high temperature applications
JP2005019798A (ja) モールド型半導体装置及びその製造方法
JP2005183568A (ja) 電力用半導体装置
US20190189584A1 (en) Semiconductor device and method for manufacturing the same
JPWO2020178882A1 (ja) 半導体装置、および、半導体装置の診断方法
JP7472806B2 (ja) 半導体装置、パワーモジュール及び半導体装置の製造方法
JP2006041236A (ja) 半導体装置及びその製造方法
JP5884625B2 (ja) 半導体デバイス

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20120806

A977 Report on retrieval

Effective date: 20130207

Free format text: JAPANESE INTERMEDIATE CODE: A971007

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130219

RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20130227

A521 Written amendment

Effective date: 20130321

Free format text: JAPANESE INTERMEDIATE CODE: A523

A02 Decision of refusal

Effective date: 20130514

Free format text: JAPANESE INTERMEDIATE CODE: A02

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130606

A911 Transfer of reconsideration by examiner before appeal (zenchi)

Effective date: 20130716

Free format text: JAPANESE INTERMEDIATE CODE: A911

A912 Removal of reconsideration by examiner before appeal (zenchi)

Effective date: 20130823

Free format text: JAPANESE INTERMEDIATE CODE: A912