WO2020178882A1 - 半導体装置、および、半導体装置の診断方法 - Google Patents

半導体装置、および、半導体装置の診断方法 Download PDF

Info

Publication number
WO2020178882A1
WO2020178882A1 PCT/JP2019/008025 JP2019008025W WO2020178882A1 WO 2020178882 A1 WO2020178882 A1 WO 2020178882A1 JP 2019008025 W JP2019008025 W JP 2019008025W WO 2020178882 A1 WO2020178882 A1 WO 2020178882A1
Authority
WO
WIPO (PCT)
Prior art keywords
electrode terminal
semiconductor device
test piece
terminal
main electrode
Prior art date
Application number
PCT/JP2019/008025
Other languages
English (en)
French (fr)
Inventor
由美恵 北島
Original Assignee
三菱電機株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 三菱電機株式会社 filed Critical 三菱電機株式会社
Priority to DE112019006958.6T priority Critical patent/DE112019006958T5/de
Priority to JP2021503239A priority patent/JP7098045B2/ja
Priority to CN201980093224.2A priority patent/CN113491059B/zh
Priority to US17/295,632 priority patent/US20220003808A1/en
Priority to PCT/JP2019/008025 priority patent/WO2020178882A1/ja
Publication of WO2020178882A1 publication Critical patent/WO2020178882A1/ja

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/26—Testing of individual semiconductor devices
    • G01R31/2642—Testing semiconductor operation lifetime or reliability, e.g. by accelerated life tests
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/26—Testing of individual semiconductor devices
    • G01R31/2644—Adaptations of individual semiconductor devices to facilitate the testing thereof
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G01R31/2884—Testing of integrated circuits [IC] using dedicated test connectors, test elements or test circuits on the IC under test
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/30—Structural arrangements specially adapted for testing or measuring during manufacture or treatment, or specially adapted for reliability measurements
    • H01L22/34—Circuits for electrically characterising or monitoring manufacturing processes, e. g. whole test die, wafers filled with test structures, on-board-devices incorporated on each die, process control monitors or pad structures thereof, devices in scribe line
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H01L23/053—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having an insulating or insulated base as a mounting for the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/16—Fillings or auxiliary members in containers or encapsulations, e.g. centering rings
    • H01L23/18—Fillings characterised by the material, its physical or chemical properties, or its arrangement within the complete device
    • H01L23/24—Fillings characterised by the material, its physical or chemical properties, or its arrangement within the complete device solid or gel at the normal operating temperature of the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H01L22/14—Measuring as part of the manufacturing process for electrical parameters, e.g. resistance, deep-levels, CV, diffusions by electrical means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H01L2224/293—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29338—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/29339—Silver [Ag] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/45124—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45147—Copper (Cu) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/4554—Coating
    • H01L2224/45599—Material
    • H01L2224/456—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45617—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/45624—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4801—Structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8338—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/83399—Material
    • H01L2224/834—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/83417—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/83424—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8338—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/83399—Material
    • H01L2224/834—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/83438—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/83455—Nickel [Ni] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/072—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/1026—Compound semiconductors
    • H01L2924/1027—IV
    • H01L2924/10271—Silicon-germanium [SiGe]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/1026—Compound semiconductors
    • H01L2924/1027—IV
    • H01L2924/10272—Silicon Carbide [SiC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/1026—Compound semiconductors
    • H01L2924/1032—III-V
    • H01L2924/1033—Gallium nitride [GaN]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1203—Rectifying Diode
    • H01L2924/12032—Schottky diode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/20—Parameters
    • H01L2924/207—Diameter ranges
    • H01L2924/2076—Diameter ranges equal to or larger than 100 microns
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3512—Cracking
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M7/00—Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
    • H02M7/42—Conversion of dc power input into ac power output without possibility of reversal
    • H02M7/44—Conversion of dc power input into ac power output without possibility of reversal by static converters
    • H02M7/48—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M7/53—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
    • H02M7/537—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only, e.g. single switched pulse inverters

Definitions

  • the technology disclosed in the specification of the present application relates to a semiconductor device and a method of diagnosing the semiconductor device.
  • Some conventional power semiconductor devices use wire wiring inside the power semiconductor device to perform deterioration diagnosis due to heat generation or power cycle life deterioration diagnosis.
  • the wire wiring as described above is fixed in position mainly on the upper surface of the semiconductor chip or the like, it has not always been possible to place the wire wiring at a position suitable for deterioration diagnosis, for example, a position where deterioration easily progresses. Therefore, the accuracy of the deterioration diagnosis may be lowered.
  • the technique disclosed in the present specification has been made in view of the problems described above, and an object thereof is to provide a technique for increasing the accuracy of deterioration diagnosis in a semiconductor device. ..
  • a first aspect of the technology disclosed in the present specification is a case, a semiconductor chip inside the case, a metal wire bonded to an upper surface of the semiconductor chip, and at least one test piece inside the case. And a pair of terminals provided outside the case and connected to the test piece, the test piece being separated from the metal wire inside the case.
  • a second aspect of the technique disclosed in the specification of the present application is a diagnostic method for performing deterioration diagnosis of a semiconductor device by using at least one test piece inside a case, and the test piece is Deterioration of the semiconductor device including the semiconductor chip by using a pair of terminals that are separated from the metal wire bonded to the upper surface of the semiconductor chip inside and provided outside the case and connected to the test piece. Make a diagnosis.
  • a first aspect of the technology disclosed in the present specification is a case, a semiconductor chip inside the case, a metal wire bonded to an upper surface of the semiconductor chip, and at least one test piece inside the case. And a pair of terminals provided outside the case and connected to the test piece, the test piece being separated from the metal wire inside the case. According to such a configuration, deterioration of the internal configuration of the semiconductor device can be predicted with high accuracy by calculating the fluctuation amount of the resistance value of the test piece provided apart from the metal wire inside the case. You can
  • a second aspect of the technique disclosed in the specification of the present application is a diagnostic method for performing deterioration diagnosis of a semiconductor device by using at least one test piece inside a case, and the test piece is Deterioration of the semiconductor device including the semiconductor chip by using a pair of terminals that are separated from the metal wire bonded to the upper surface of the semiconductor chip inside and provided outside the case and connected to the test piece. Make a diagnosis.
  • the deterioration of the internal configuration of the semiconductor device can be predicted with high accuracy by calculating the variation amount of the resistance value of the test piece provided separately from the metal wire inside the case. You can
  • FIG. 1 is a side view schematically showing an example of the configuration of a semiconductor device according to an embodiment. It is a top view corresponding to the configuration shown in FIG. 1 as an example. It is a circuit diagram corresponding to the configuration shown in FIG. 1 is a side view schematically showing an example of the configuration of a semiconductor device according to an embodiment. It is a top view corresponding to the configuration shown in FIG. 4 as an example. It is a circuit diagram corresponding to the configuration shown in FIG. 4 as an example. 1 is a side view schematically showing an example of the configuration of a semiconductor device according to an embodiment. It is a top view corresponding to the configuration shown in FIG. 7 as an example. It is a circuit diagram corresponding to the configuration shown in FIG. 7 as an example.
  • FIG. 1 is a side view schematically showing an example of the configuration of a semiconductor device according to an embodiment. It is a top view corresponding to the configuration shown in FIG. It is a circuit diagram corresponding to the configuration shown in FIG. 1 is a side view schematically showing an example of the configuration of a semiconductor device according to an embodiment. It is a top view corresponding to the configuration shown in FIG. 13 as an example.
  • FIG. 3 is a circuit diagram corresponding to the configuration shown in FIG. 13 as an example.
  • 1 is a side view schematically showing an example of the configuration of a semiconductor device according to an embodiment.
  • FIG. 6 is a top view corresponding to the configuration shown in FIG. 16 as an example.
  • FIG. 6 is a circuit diagram corresponding to the configuration shown in FIG.
  • FIG. 1 is a side view schematically showing an example of the configuration of a semiconductor device (for example, a power module) according to this embodiment.
  • the sealing material 9 is partially transparently shown.
  • the semiconductor device is arranged on an insulating substrate 1 (or an insulating sheet), a conductive bonding material 8 formed on the upper surface of the insulating substrate 1, and an upper surface of the conductive bonding material 8. And a metal-oxide-semiconductor field effect transistor (semiconductor element) disposed on the upper surface of the electrode pattern 4 via a conductive bonding material 8 as a semiconductor element.
  • Main electrode terminal 5A, main electrode terminal 5B and main electrode terminal 5C, and auxiliary electrode terminal 6A, auxiliary electrode terminal 6B and auxiliary electrode terminal connected to the upper surface of the electrode pattern 4 and to the outside of the outsert case 10.
  • FIG. 1 shows a case where two MOSFET chips 2 and two SBD chips 3 are mounted in the outsert case 10.
  • the sealing material 9 is made of, for example, silicon gel, elastomer, epoxy resin, or the like.
  • the electrode pattern 4 in FIG. 1 is formed by etching a copper (Cu) plate brazed to the upper surface of the insulating substrate 1 into a wiring shape.
  • the electrode pattern 4 may be formed of aluminum (Al), or the surface of the copper (Cu) wiring may be plated with nickel (Ni).
  • the insulating substrate 1 in FIG. 1 is an insulating member made of AlN.
  • the insulating substrate 1 may be made of, for example, Al 2 O 3 or Si 3 N 4 .
  • the MOSFET chip 2 as a semiconductor element may be, for example, an insulated gate bipolar transistor (ie, IGBT) or a free-wheel diode (ie, FWD). May be.
  • IGBT insulated gate bipolar transistor
  • FWD free-wheel diode
  • the semiconductor used for the semiconductor element may be selected from those having silicon (Si), silicon carbide (SiC), gallium nitride (GaN) or the like as a base material.
  • the metal wire 7 is, for example, an Al wire having a diameter ( ⁇ ) of 400 ⁇ m.
  • the metal wire 7 may be, for example, a wiring made of an aluminum (Al) alloy, a plate-shaped aluminum (Al) plate, or a good quality made of copper (Cu). It may be an electrically conductive metal wire.
  • Solder is generally used as the conductive bonding material 8.
  • a sintered body composed of fine silver (Ag) particles having a particle diameter of about several nm may be used for high temperature operation.
  • a conductive adhesive containing a conductive filler may be used for the conductive bonding material 8.
  • the insulating substrate 1 may be bonded to the upper surface of the base plate 11 via a conductive bonding material 8. Moreover, the insulating substrate 1 may be formed integrally with the base plate 11.
  • the material of the base plate 11 may be, for example, a composite material composed of Al and ceramics such as Al—SiC, or a plate-shaped copper (Cu) plate.
  • the 2 in 1 type in which the MOSFET chip 2 and the SBD chip 3 are mounted in the outsert case 10 is disclosed, but the 1 in 1 type in which one element is mounted in the outsert case 10, 4 in 1 type in which 4 elements are mounted in the outsert case 10, 6 in 1 type in which 6 elements are mounted in the outsert case 10, 12 in 1 in which 12 elements are mounted in the outsert case 10, etc. May be
  • the test piece 13 for deterioration observation is embedded inside the outsert case 10 of the semiconductor device.
  • the resistance-observing terminals 14 and 15 connected to both ends of the test piece 13 are exposed to the outside of the outsert case 10 in the same manner as the auxiliary electrode terminals.
  • the test piece 13 for observing deterioration is mainly composed of Ag (silver) or Cu (copper) having good corrosion sensitivity.
  • the test piece 13 for deterioration observation may be made of Ni (nickel), Al (aluminum), or another metal.
  • the purity of the metal forming the deterioration observation test piece 13 is high, but it may be matched with the purity or properties of other members used in the semiconductor device.
  • FIG. 2 is a top view corresponding to the configuration illustrated in FIG.
  • FIG. 1 corresponds to a side view of the plane X-X′ in FIG.
  • a P-side main electrode terminal 5A, an N-side main electrode terminal 5B, an AC electrode main electrode terminal 5C, and an AC electrode main electrode terminal 5D are provided.
  • 6E, an auxiliary electrode terminal 6F which is a collector terminal of the MOSFET chip 2, a terminal 14, and a terminal 15 are provided so as to extend from the upper surface of the outsert case 10.
  • FIG. 3 is a circuit diagram corresponding to the configuration illustrated in FIG. However, in FIG. 3, the MOSFET chip in FIG. 1 is replaced with an IGBT chip.
  • the semiconductor device includes two IGBT chips 200 connected in series with each other, an SBD chip 3 connected in parallel with each of the IGBT chips 200, and two IGBT chips 200.
  • An auxiliary electrode terminal 6F connected between the terminal 5A and the main electrode terminal 5G, an auxiliary electrode terminal 6E connected to the gate side of one IGBT chip 200, and an emitter side of one IGBT chip 200 were connected.
  • the resistance value between the terminal 14 and the terminal 15 is measured during the initial use and maintenance of the semiconductor device. Then, the variation amount of the resistance value is calculated by comparing the resistance value at the time of initial use with the resistance value at the time of maintenance.
  • the corrosion in the configuration of the metal wire 7, the main electrode terminal or the auxiliary electrode terminal mounted inside the outsert case 10, or the degree of progress of deterioration and discoloration of the sealing material 9 can be determined. Predict.
  • FIG. 4 is a side view schematically showing an example of the configuration of the semiconductor device according to this embodiment. In FIG. 4, a part of the sealing material 9 is seen through.
  • the semiconductor device includes an insulating substrate 1, a conductive bonding material 8, an electrode pattern 4, a MOSFET chip 2, an SBD chip 3, a metal wire 7, and a base plate 11.
  • Outsert case 10 main electrode terminal 5A, main electrode terminal 5B and main electrode terminal 5C, auxiliary electrode terminal 6A, auxiliary electrode terminal 6B and auxiliary electrode terminal 6C, terminal 14 and terminal 15, and test piece 13.
  • a terminal 14A and a terminal 15A attached to the upper surface of the outsert case 10 at positions different from the terminals 14 and 15, and a test piece 13A provided so as to reach the inside of the outsert case 10 from the terminals 14A and 15A.
  • a sealing material 9 9.
  • the same type of metal may be used for the test piece 13 and the test piece 13A, or different types of metals may be used.
  • FIG. 5 is a top view corresponding to the configuration illustrated in FIG.
  • FIG. 4 corresponds to a side view of the plane X-X′ in FIG.
  • a P-side main electrode terminal 5A, an N-side main electrode terminal 5B, an AC electrode main electrode terminal 5C, and an AC electrode main electrode terminal 5D are provided.
  • AC electrode main electrode terminal 5E, N-side main electrode terminal 5F, P-side main electrode terminal 5G, auxiliary electrode terminal 6A, auxiliary electrode terminal 6B, auxiliary electrode terminal 6C, and auxiliary electrode terminal 6D are provided so as to extend from the upper surface of the outsert case 10.
  • FIG. 6 is a circuit diagram corresponding to the configuration illustrated in FIG. However, in FIG. 6, the MOSFET chip in FIG. 4 is replaced with an IGBT chip.
  • the semiconductor device includes two IGBT chips 200, two SBD chips 3, a main electrode terminal 5C, a main electrode terminal 5D and a main electrode terminal 5E, a main electrode terminal 5A and a main electrode terminal 5A.
  • the auxiliary electrode terminal 6A, the test piece 13, and the test piece 13A which is not connected to other wiring and has terminals 14A and 15A connected to both ends are provided.
  • the corrosion in the configuration of the metal wire 7, the main electrode terminal or the auxiliary electrode terminal mounted inside the outsert case 10, or the degree of progress of deterioration and discoloration of the sealing material 9 can be determined. Predict each.
  • the reactive gas differs depending on the type of metal used for the test piece 13 and the test piece 13A. Therefore, by using two or more different metals for the test piece 13 and the test piece 13A, the diagnostic sensitivity to a plurality of types of gases can be increased.
  • test piece 13 or the test piece 13A made of these metals is effective for the deterioration diagnosis of the sulfide-based or nitride-based conductive product.
  • a corrosive gas such as a place with high sensitivity, for example, a surface side close to the outside and a place with low sensitivity, for example, a place on the inner side, is used. If the test pieces are installed at two or more locations with different magnitudes of influence from the test pieces, an index for confirming the reaction rate of corrosion or the degree of progress of internal corrosion can be obtained based on the difference in resistance values measured from multiple test pieces. Can be created.
  • FIG. 7 is a side view schematically showing an example of the configuration of the semiconductor device according to this embodiment.
  • the sealing material 9 is partially transparent.
  • the semiconductor device includes an insulating substrate 1, a conductive bonding material 8, an electrode pattern 4, a MOSFET chip 2, an SBD chip 3, a metal wire 7, and a base plate 11.
  • Outsert case 10 main electrode terminal 5A, main electrode terminal 5B and main electrode terminal 5C, auxiliary electrode terminal 6A, auxiliary electrode terminal 6B and auxiliary electrode terminal 6C, and terminals mounted on the upper surface of outsert case 10.
  • the terminal 15B is connected to the auxiliary electrode terminal 6C, which is an existing terminal, and shared, but the terminal 15B may be shared with the existing terminal, or the terminal 14B may be shared. Both 14B and terminal 15B may be used.
  • FIG. 8 is a top view corresponding to the configuration shown in FIG.
  • FIG. 7 corresponds to a side view of the plane X-X′ in FIG.
  • a P-side main electrode terminal 5A, an N-side main electrode terminal 5B, an AC electrode main electrode terminal 5C, and an AC electrode main electrode terminal 5D are provided.
  • AC electrode main electrode terminal 5E, N-side main electrode terminal 5F, P-side main electrode terminal 5G, auxiliary electrode terminal 6A, auxiliary electrode terminal 6B, auxiliary electrode terminal 6C, and auxiliary electrode terminal 6D are provided so as to extend from the upper surface of the outsert case 10.
  • FIG. 9 is a circuit diagram corresponding to the configuration illustrated in FIG. However, in FIG. 9, the MOSFET chip in FIG. 7 is replaced with an IGBT chip.
  • the semiconductor device includes two IGBT chips 200, two SBD chips 3, a main electrode terminal 5C, a main electrode terminal 5D and a main electrode terminal 5E, a main electrode terminal 5A and a main electrode terminal 5A.
  • the auxiliary electrode terminal 6A, the terminal 15B connected between the other IGBT chip 200 and the main electrode terminal 5B and the main electrode terminal 5F, the test piece 13B connected to the terminal 15B, and the test piece 13B were connected.
  • a terminal 14B a terminal 14B.
  • the resistance value between the auxiliary electrode terminal 6C and the terminal 14B is measured. Then, the variation amount of the resistance value is calculated by comparing the resistance value at the time of initial use with the resistance value at the time of maintenance.
  • the deterioration diagnosis can be performed by diverting the existing terminal, so that the deterioration diagnosis can be performed while suppressing the additional configuration of the semiconductor device. Moreover, since the measurement for deterioration diagnosis is performed by diverting the existing terminal, the measurement can be performed efficiently.
  • FIG. 10 is a side view schematically showing an example of the configuration of the semiconductor device according to this embodiment.
  • the sealing material 9 is partially transparently shown.
  • the semiconductor device includes an insulating substrate 1, a conductive bonding material 8, an electrode pattern 4, a MOSFET chip 2, an SBD chip 3, a metal wire 7, and a base plate 11.
  • Outsert case 10 main electrode terminal 5A, main electrode terminal 5B and main electrode terminal 5C, auxiliary electrode terminal 6A, auxiliary electrode terminal 6B and auxiliary electrode terminal 6C, and terminals mounted on the upper surface of outsert case 10.
  • 14C a terminal 15C attached to the upper surface of the outsert case 10, a test piece 13C provided integrally with the terminal 14C and the electrode pattern 4 inside the outsert case 10 from the terminal 15C, and a sealing material 9. Equipped with.
  • terminals 14C and 15C are provided separately from the existing terminals in FIG. 10, for example, as shown in the third embodiment, at least one of the terminals 14C and 15C is provided. However, it may be shared with other terminals.
  • FIG. 11 is a top view corresponding to the configuration illustrated in FIG.
  • FIG. 10 corresponds to a side view of the X-X′ plane in FIG. 11.
  • a P-side main electrode terminal 5A, an N-side main electrode terminal 5B, an AC electrode main electrode terminal 5C, and an AC electrode main electrode terminal 5D are provided.
  • AC electrode main electrode terminal 5E, N-side main electrode terminal 5F, P-side main electrode terminal 5G, auxiliary electrode terminal 6A, auxiliary electrode terminal 6B, auxiliary electrode terminal 6C, and auxiliary electrode terminal 6D are provided so as to extend from the upper surface of the outsert case 10.
  • FIG. 12 is a circuit diagram corresponding to the configuration illustrated in FIG. However, in FIG. 12, the MOSFET chip in FIG. 10 is replaced with an IGBT chip.
  • the semiconductor device includes two IGBT chips 200, two SBD chips 3, a main electrode terminal 5C, a main electrode terminal 5D and a main electrode terminal 5E, a main electrode terminal 5A and a main electrode terminal 5A.
  • the resistance value between the terminal 14C and the terminal 15C is measured during the initial use and maintenance of the semiconductor device. Then, the variation amount of the resistance value is calculated by comparing the resistance value at the time of initial use with the resistance value at the time of maintenance.
  • the electrode pattern 4 can be diverted as the test piece 13C to perform the deterioration diagnosis, and therefore the deterioration diagnosis can be performed while suppressing the additional configuration of the semiconductor device. Therefore, an increase in the manufacturing cost of the semiconductor device can be suppressed. Further, it is possible to promptly recognize the corrosion on the electrode pattern 4 which tends to cause a defect of the semiconductor device.
  • FIG. 13 is a side view schematically showing an example of the configuration of the semiconductor device according to this embodiment.
  • the sealing material 9 is partially transparent.
  • the semiconductor device includes an insulating substrate 1, a conductive bonding material 8, an electrode pattern 4, a MOSFET chip 2, an SBD chip 3, a metal wire 7, and a base plate 11.
  • Outsert case 10 main electrode terminal 5A, main electrode terminal 5B and main electrode terminal 5C, auxiliary electrode terminal 6A, auxiliary electrode terminal 6B and auxiliary electrode terminal 6C, and terminals mounted on the upper surface of outsert case 10.
  • 14D a terminal 15D attached to the upper surface of the outsert case 10, a test piece 13D provided on the upper surface of the electrode pattern 4 inside the outsert case 10 from the terminal 14D and the terminal 15D, and the sealing material 9.
  • terminals 14D and 15D are provided separately from the existing terminals in FIG. 13, for example, as shown in the third embodiment, at least one of the terminals 14D and 15D is provided. However, it may be shared with other terminals.
  • the test piece 13D is composed of a plurality of metal pieces. Further, each metal piece is composed of any one of a plurality of types of metals. For example, a plurality of metal pieces arranged in series are adjacent to each other and have different metals.
  • the plurality of metal pieces constituting the test piece 13D are arranged at positions on the upper surface of the electrode pattern 4 that are insulated from each other.
  • the terminal 14D and the terminal 15D are respectively connected to the metal pieces located at the farthest distance among the plurality of metal pieces forming the test piece 13D.
  • test piece 13D is arranged on the upper surface of the electrode pattern 4 in FIG. 13, it may be arranged apart from the electrode pattern 4.
  • test pieces 13D may be provided.
  • FIG. 14 is a top view corresponding to the configuration illustrated in FIG. FIG. 13 corresponds to a side view of the plane X-X′ in FIG. 14.
  • a P-side main electrode terminal 5A, an N-side main electrode terminal 5B, an AC electrode main electrode terminal 5C, and an AC electrode main electrode terminal 5D are provided.
  • AC electrode main electrode terminal 5E, N-side main electrode terminal 5F, P-side main electrode terminal 5G, auxiliary electrode terminal 6A, auxiliary electrode terminal 6B, auxiliary electrode terminal 6C, and auxiliary electrode terminal 6D are provided so as to extend from the upper surface of the outsert case 10.
  • FIG. 15 is a circuit diagram corresponding to the configuration illustrated in FIG. However, in FIG. 15, the MOSFET chip in FIG. 13 is replaced with an IGBT chip.
  • the semiconductor device includes two IGBT chips 200, two SBD chips 3, a main electrode terminal 5C, a main electrode terminal 5D and a main electrode terminal 5E, a main electrode terminal 5A and a main electrode terminal 5A.
  • the resistance value between the terminal 14D and the terminal 15D is measured during the initial use and maintenance of the semiconductor device. Then, the variation amount of the resistance value is calculated by comparing the resistance value at the time of initial use with the resistance value at the time of maintenance.
  • the degree of corrosion progress in the configuration of the metal wire 7, the main electrode terminal, the auxiliary electrode terminal, etc. mounted inside the outsert case 10 is predicted.
  • the semiconductor device of this embodiment by using two or more different metals for the test piece 13D, it is possible to enhance the diagnostic sensitivity for a plurality of types of gas.
  • the semiconductor device it can be determined that the corrosion product has progressed when a short circuit occurs due to the progress of migration between the metal pieces constituting the test piece 13D. Therefore, it is possible to perform deterioration diagnosis with high accuracy.
  • FIG. 16 is a side view schematically showing an example of the configuration of the semiconductor device according to this embodiment.
  • the sealing material 9 is partially transparent.
  • the semiconductor device includes an insulating substrate 1, a conductive bonding material 8, an electrode pattern 4, a MOSFET chip 2, an SBD chip 3, a metal wire 7, and a base plate 11.
  • Outsert case 10 main electrode terminal 5A, main electrode terminal 5B and main electrode terminal 5C, auxiliary electrode terminal 6A, auxiliary electrode terminal 6B and auxiliary electrode terminal 6C, and terminals mounted on the upper surface of outsert case 10.
  • terminals 14E and 15E are provided separately from the existing terminals in FIG. 16, for example, as shown in the third embodiment, at least one of the terminals 14E and 15E is provided. However, it may be shared with other terminals.
  • the test piece 13E is composed of a plurality of metal pieces. Further, each metal piece is composed of any of a plurality of kinds of metals, and for example, a plurality of metal pieces arranged in parallel have different metal constituents between adjacent metal pieces in parallel. On the other hand, the plurality of metal pieces arranged in series are made of the same metal.
  • the metal pieces arranged in series are arranged at positions on the upper surface of the electrode pattern 4 which are insulated from each other.
  • terminals 14E and 15E are connected to each of the metal pieces located at the farthest distance among the metal pieces arranged in series constituting the test piece 13E.
  • test piece 13E is arranged on the upper surface of the electrode pattern 4 in FIG. 16, it may be arranged apart from the electrode pattern 4.
  • test pieces 13E may be provided.
  • FIG. 17 is a top view corresponding to the configuration illustrated in FIG. FIG. 16 corresponds to a side view of the X-X′ plane in FIG. 17.
  • a P-side main electrode terminal 5A, an N-side main electrode terminal 5B, an AC electrode main electrode terminal 5C, and an AC electrode main electrode terminal 5D are provided.
  • AC electrode main electrode terminal 5E, N-side main electrode terminal 5F, P-side main electrode terminal 5G, auxiliary electrode terminal 6A, auxiliary electrode terminal 6B, auxiliary electrode terminal 6C, and auxiliary electrode terminal 6D are provided so as to extend from the upper surface of the outsert case 10.
  • FIG. 18 is a circuit diagram corresponding to the configuration illustrated in FIG. However, in FIG. 18, the MOSFET chip in FIG. 16 is replaced with an IGBT chip.
  • the semiconductor device includes two IGBT chips 200, two SBD chips 3, a main electrode terminal 5C, a main electrode terminal 5D and a main electrode terminal 5E, a main electrode terminal 5A and a main electrode terminal 5A.
  • the resistance value between the terminal 14E and the terminal 15E is measured during the initial use and maintenance of the semiconductor device. Then, the variation amount of the resistance value is calculated by comparing the resistance value at the time of initial use with the resistance value at the time of maintenance.
  • the degree of progress of corrosion in the configuration of the metal wire 7, the main electrode terminal, the auxiliary electrode terminal, etc. mounted inside the outsert case 10 is predicted from the variation of the resistance value.
  • the semiconductor device of this embodiment by using two or more different metals for the test piece 13E, it is possible to enhance the diagnostic sensitivity for plural kinds of gases.
  • the test pieces 13E are arranged in parallel with the terminals 14E and 15E, so that migration between the metal pieces that are arranged in series and constitute the test piece 13E. It can be determined that the corrosion product has progressed when a short circuit due to the progress of the above occurs in at least one pair. Therefore, it is possible to perform deterioration diagnosis with high accuracy.
  • the replacement may be performed across a plurality of embodiments. That is, it may be the case that the respective configurations shown in the examples in different embodiments are combined to produce the same effect.
  • the semiconductor device includes the case, the semiconductor chip, the metal wire 7, and at least one test piece 13 (or the test piece 13A, the test piece 13B, the test piece 13C, and the test piece 13).
  • the case corresponds to the outsert case 10, for example.
  • the semiconductor chip corresponds to, for example, any one of the MOSFET chip 2 and the SBD chip.
  • the MOSFET chip 2 is provided inside the outsert case 10.
  • the metal wire 7 is bonded to the upper surface of the MOSFET chip 2.
  • the test piece 13 is provided inside the outsert case 10.
  • the terminals 14 and 15 are provided outside the outsert case 10. Further, the terminal 14 and the terminal 15 are connected to the test piece 13. Here, the test piece 13 is separated from the metal wire 7 inside the outsert case 10.
  • a semiconductor device for example, a power semiconductor device
  • a semiconductor device is generally a device that is easily affected by temperature, humidity, or corrosive gas.
  • the semiconductor device having the semiconductor chip MOSFET chip 2 or SBD chip
  • the inside of the outsert case 10 is The invasion of the corrosive gas may deteriorate the respective parts of the semiconductor device, and as a result, cause the semiconductor device to malfunction due to a short circuit or the like.
  • the metal wire 7 since it is desirable that the metal wire 7 can flow a large amount of current, it is generally designed with a thickness and a length that can pass a large current. Therefore, the corrosion rate of the metal wire 7 is relatively slow. Therefore, when the metal wire 7 is used for the deterioration diagnosis of the semiconductor device, the fluctuation amount of the resistance value becomes small, and the accuracy of the deterioration diagnosis becomes low.
  • a plurality of metal wires 7 are bonded to one semiconductor chip. Therefore, even if one of the plurality of metal wires 7 bonded to one semiconductor chip is broken due to corrosion, it is difficult to detect the change in resistance value. Therefore, when the metal wire 7 is used for the deterioration diagnosis of the semiconductor device, the accuracy of the deterioration diagnosis becomes low.
  • the fluctuation amount of the resistance value of the test piece 13 provided apart from the metal wire 7 inside the outsert case 10 is calculated.
  • the deterioration of the internal configuration of the semiconductor device (degree of progress of corrosion) can be predicted with high accuracy.
  • the electrode pattern 4 bonded to the lower surface of the MOSFET chip 2 is further provided. According to such a configuration, by calculating the variation amount of the resistance value of the test piece 13 provided apart from the metal wire 7, deterioration of the internal configuration of the semiconductor device (progress of corrosion) can be performed with high accuracy. Can be predicted.
  • At least one of the pair of terminals 14B and 15B is also connected to the electrode pattern 4. According to such a configuration, by connecting at least one of the terminal 14B and the terminal 15B connected to the test piece 13B to the electrode pattern 4 via the auxiliary electrode terminal 6C which is an existing terminal, the existing Since the number of components can be reduced by sharing the terminals, the manufacturing cost of the semiconductor device can be suppressed.
  • the test piece 13C is a part of the electrode pattern 4 joined to the lower surface of the MOSFET chip 2. According to such a configuration, since a part of the electrode pattern 4 is diverted as the test piece 13C, the number of components can be reduced, and thus the manufacturing cost of the semiconductor device can be suppressed. In addition, since there is no difference in the degree of progress of corrosion due to the difference between the metal material used as the test piece and the metal material used for the electrode pattern 4, it is possible to save the trouble of selecting the metal material suitable for the test piece. In addition, the accuracy of deterioration diagnosis can be improved.
  • the test piece 13D (or the test piece 13E) is composed of a plurality of metal pieces that are insulated from each other. According to such a configuration, it can be determined that the corrosion product has progressed when a short circuit occurs due to the progress of migration between the metal pieces constituting the test piece 13D (or the test piece 13E). Therefore, it is possible to perform deterioration diagnosis with high accuracy.
  • At least two of the plurality of metal pieces are composed of metals different from each other. According to such a configuration, by using two or more different metals for the test piece 13D, it is possible to increase the diagnostic sensitivity for a plurality of types of gases.
  • the plurality of metal pieces are arranged in series with respect to the pair of terminals 14D and 15D. According to such a configuration, it is possible to determine that the corrosion product has progressed when a short circuit occurs due to the progress of migration between the metal pieces constituting the test piece 13D. Therefore, it is possible to perform deterioration diagnosis with high accuracy.
  • metal pieces made of different metals are alternately arranged in series. According to such a configuration, it is possible to determine that the corrosion product has progressed when a short circuit occurs due to the progress of migration between the metal pieces constituting the test piece 13D. At the same time, by using two or more different metals for the test piece 13D, the diagnostic sensitivity to a plurality of types of gases can be increased.
  • the plurality of metal pieces are arranged in parallel to the pair of terminals, that is, the terminal 14E and the terminal 15E.
  • the test piece 13E is arranged in parallel with the terminal 14E and the terminal 15E, a short circuit due to the progress of migration between the metal pieces that are arranged in series and that constitute the test piece 13E may occur. It can be determined that the corrosion products have evolved when they occur in at least one pair. Therefore, it is possible to perform deterioration diagnosis with high accuracy.
  • metal pieces composed of different metals are arranged in parallel. According to such a configuration, it can be determined that the corrosion product has progressed when at least one pair of short circuits due to the progress of migration between the metal pieces arranged in series forming the test piece 13E occurs. it can. Therefore, for example, it is possible to diagnose the degree of progress of corrosion of each metal or component in response to a corrosive gas that differs for each metal or component.
  • the semiconductor device includes a plurality of test pieces 13A. Then, the plurality of test pieces 13A are separated from each other. According to such a configuration, it is possible to perform deterioration diagnosis due to corrosive gas at a plurality of locations of the semiconductor device.
  • the plurality of test pieces 13A are made of the same kind of metal. With such a configuration, it is possible to perform deterioration diagnosis at a plurality of locations where the influence of the corrosive gas is different. Therefore, for example, an index for confirming the reaction rate of corrosion or the degree of progress of internal corrosion can be created based on the difference in resistance values measured from a plurality of test pieces.
  • the plurality of test pieces 13A are made of different metals. With such a configuration, it is possible to enhance the diagnostic sensitivity for a plurality of types of gases.
  • the test piece 13 is separated from the metal wire 7 bonded to the upper surface of the MOSFET chip 2 inside the outsert case 10. Then, the deterioration diagnosis of the semiconductor device including the MOSFET chip 2 is performed using the pair of terminals 14 and 15 which are provided outside the outsert case 10 and are connected to the test piece 13.
  • each constituent element in the above-described embodiments is a conceptual unit, and within the scope of the technology disclosed in the present specification, one constituent element is composed of a plurality of structures.
  • the case includes one component corresponding to a part of a structure, and further, a case where a plurality of components are provided in one structure.
  • each component in the above-described embodiments includes a structure having another structure or shape as long as the same function is exhibited.
  • the material when a material name or the like is described without being particularly specified, unless other contradiction occurs, the material contains other additives, for example, an alloy or the like. Shall be included.
  • 1 insulating substrate 2 MOSFET chip, 3 SBD chip, 4 electrode pattern, 5A, 5B, 5C, 5D, 5E, 5F, 5G main electrode terminal, 6A, 6B, 6C, 6D, 6E, 6F auxiliary electrode terminal, 7 metal Wire, 8 conductive bonding material, 9 sealing material, 10 outsert case, 11 base plate, 12 adhesive, 13, 13A, 13B, 13C, 13D, 13E test piece, 14, 14A, 14B, 14C, 14D, 14E, 15, 15A, 15B, 15C, 15D, 15E terminals, 100 thermistors, 200 IGBT chips.

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Automation & Control Theory (AREA)
  • Chemical & Material Sciences (AREA)
  • Dispersion Chemistry (AREA)
  • General Engineering & Computer Science (AREA)
  • Testing Of Individual Semiconductor Devices (AREA)
  • Power Conversion In General (AREA)
  • Inverter Devices (AREA)

Abstract

半導体装置における劣化診断の精度を高めるための技術を提供する。本願明細書に開示される技術に関する半導体装置は、ケース（１０）と、ケースの内部における半導体チップ（２、３）と、半導体チップの上面に接合される金属ワイヤー（７）と、ケースの内部における少なくとも１つの試験ピース（１３－１３Ｅ）と、ケースの外部に設けられ、かつ、試験ピースに接続される一対の端子（１４－１４Ｅ、１５－１５Ｅ）とを備え、試験ピースは、ケースの内部において金属ワイヤー（７）から離間する。

Description

半導体装置、および、半導体装置の診断方法
　本願明細書に開示される技術は、半導体装置、および、半導体装置の診断方法に関するものである。
　従来のパワー半導体装置においては、パワー半導体装置の内部におけるワイヤー配線を用いて、発熱に起因する劣化診断またはパワーサイクル寿命の劣化診断を行うものがある。
　シリコン（Ｓｉ）チップの線膨張係数とアルミニウムワイヤーの線膨張係数とには差異があるため、繰り返し熱ストレスがかかることによってアルミニウムワイヤーに劣化が生じる。当該繰り返し熱ストレスに起因してアルミニウムワイヤー配線に生じる亀裂に基づいて、上記の劣化診断を行うことができる（たとえば、特許文献１を参照）。
特開２００９－２２０８４号公報
　上記のようなワイヤー配線を用いる劣化診断方法を、腐食ガスによる劣化診断に適用しようとすると、下記のような問題点があった。
　すなわち、上記のようなワイヤー配線は主に半導体チップの上面などに配置が固定されるため、必ずしも劣化診断に適する箇所、たとえば、劣化が進みやすい箇所に配置することができるわけではなかった。そのため、劣化診断の精度が低くなってしまう場合があった。
　本願明細書に開示される技術は、以上に記載されたような問題を鑑みてなされたものであり、半導体装置における劣化診断の精度を高めるための技術を提供することを目的とするものである。
　本願明細書に開示される技術の第１の態様は、ケースと、前記ケースの内部における半導体チップと、前記半導体チップの上面に接合される金属ワイヤーと、前記ケースの内部における少なくとも１つの試験ピースと、前記ケースの外部に設けられ、かつ、前記試験ピースに接続される一対の端子とを備え、前記試験ピースは、前記ケースの内部において前記金属ワイヤーから離間する。
　また、本願明細書に開示される技術の第２の態様は、ケースの内部における少なくとも１つの試験ピースを用いて、半導体装置の劣化診断を行う診断方法であり、前記試験ピースは、前記ケースの内部において半導体チップの上面に接合される金属ワイヤーから離間し、前記ケースの外部に設けられ、かつ、前記試験ピースに接続される一対の端子を用いて、前記半導体チップを含む前記半導体装置の劣化診断を行う。
　本願明細書に開示される技術の第１の態様は、ケースと、前記ケースの内部における半導体チップと、前記半導体チップの上面に接合される金属ワイヤーと、前記ケースの内部における少なくとも１つの試験ピースと、前記ケースの外部に設けられ、かつ、前記試験ピースに接続される一対の端子とを備え、前記試験ピースは、前記ケースの内部において前記金属ワイヤーから離間する。このような構成によれば、ケースの内部において、金属ワイヤーから離間して設けられた試験ピースの抵抗値の変動量を算出することによって、半導体装置の内部構成の劣化を高い精度で予測することができる。
　また、本願明細書に開示される技術の第２の態様は、ケースの内部における少なくとも１つの試験ピースを用いて、半導体装置の劣化診断を行う診断方法であり、前記試験ピースは、前記ケースの内部において半導体チップの上面に接合される金属ワイヤーから離間し、前記ケースの外部に設けられ、かつ、前記試験ピースに接続される一対の端子を用いて、前記半導体チップを含む前記半導体装置の劣化診断を行う。このような構成によれば、ケースの内部において、金属ワイヤーから離間して設けられた試験ピースの抵抗値の変動量を算出することによって、半導体装置の内部構成の劣化を高い精度で予測することができる。
　また、本願明細書に開示される技術に関連する目的と、特徴と、局面と、利点とは、以下に示される詳細な説明と添付図面とによって、さらに明白となる。
実施の形態に関する、半導体装置の構成の例を概略的に示す側面図である。 図１に例が示された構成に対応する上面図である。 図１に例が示された構成に対応する回路図である。 実施の形態に関する、半導体装置の構成の例を概略的に示す側面図である。 図４に例が示された構成に対応する上面図である。 図４に例が示された構成に対応する回路図である。 実施の形態に関する、半導体装置の構成の例を概略的に示す側面図である。 図７に例が示された構成に対応する上面図である。 図７に例が示された構成に対応する回路図である。 実施の形態に関する、半導体装置の構成の例を概略的に示す側面図である。 図１０に例が示された構成に対応する上面図である。 図１０に例が示された構成に対応する回路図である。 実施の形態に関する、半導体装置の構成の例を概略的に示す側面図である。 図１３に例が示された構成に対応する上面図である。 図１３に例が示された構成に対応する回路図である。 実施の形態に関する、半導体装置の構成の例を概略的に示す側面図である。 図１６に例が示された構成に対応する上面図である。 図１６に例が示された構成に対応する回路図である。
　以下、添付される図面を参照しながら実施の形態について説明する。以下の実施の形態では、技術の説明のために詳細な特徴なども示されるが、それらは例示であり、実施の形態が実施可能となるためにそれらすべてが必ずしも必須の特徴ではない。また、それぞれの実施の形態によって生じる効果の例については、すべての実施の形態に関する説明の後でまとめて記述される。
　なお、図面は概略的に示されるものであり、説明の便宜のため、適宜、構成の省略、または、構成の簡略化が図面においてなされるものである。また、異なる図面にそれぞれ示される構成などの大きさおよび位置の相互関係は、必ずしも正確に記載されるものではなく、適宜変更され得るものである。また、断面図ではない平面図などの図面においても、実施の形態の内容を理解することを容易にするために、ハッチングが付される場合がある。
　また、以下に示される説明では、同様の構成要素には同じ符号を付して図示し、それらの名称と機能とについても同様のものとする。したがって、それらについての詳細な説明を、重複を避けるために省略する場合がある。
　また、以下に記載される説明において、「上」、「下」、「左」、「右」、「側」、「底」、「表」または「裏」などの特定の位置と方向とを意味する用語が用いられる場合があっても、これらの用語は、実施の形態の内容を理解することを容易にするために便宜上用いられるものであり、実際に実施される際の方向とは関係しないものである。
　また、以下に記載される説明において、「…の上面」または「…の下面」と記載される場合、対象となる構成要素の上面自体に加えて、および、対象となる構成要素の上面に他の構成要素が形成された状態も含むものとする。すなわち、たとえば、「甲の上面に設けられる乙」と記載される場合、甲と乙との間に別の構成要素「丙」が介在することを妨げるものではない。
　＜第１の実施の形態＞
　以下、本実施の形態に関する半導体装置、および、半導体装置の診断方法について説明する。
　＜半導体装置の構成について＞
　図１は、本実施の形態に関する半導体装置（たとえば、パワーモジュール）の構成の例を概略的に示す側面図である。図１においては、封止材９が一部透視されて記載されている。
　図１に例が示されるように、半導体装置は、絶縁基板１（または絶縁シート）と、絶縁基板１の上面に形成された導電性接合材８と、導電性接合材８の上面に配置された導電性材料で構成される電極パターン４と、電極パターン４の上面に導電性接合材８を介して配置された、半導体素子としての金属－酸化膜－半導体電界効果トランジスタ（ｍｅｔａｌ－ｏｘｉｄｅ－ｓｅｍｉｃｏｎｄｕｃｔｏｒ　ｆｉｅｌｄ－ｅｆｆｅｃｔ　ｔｒａｎｓｉｓｔｏｒ、すなわち、ＭＯＳＦＥＴ）チップ２と、電極パターン４の上面に導電性接合材８を介して配置された、半導体素子としてのショットキーバリアダイオード（Ｓｃｈｏｔｔｋｙ　ｂａｒｒｉｅｒ　ｄｉｏｄｅ、すなわち、ＳＢＤ）チップ３と、ＭＯＳＦＥＴチップ２とＳＢＤチップ３とを接続する金属ワイヤー７と、絶縁基板１の下面に接続された放熱板であるベース板１１と、ベース板１１の上面に接着剤１２を介して接続され、絶縁基板１を平面視において囲み、かつ、絶縁基板１の上方を覆って設けられたアウトサートケース１０と、電極パターン４の上面に接続され、かつ、アウトサートケース１０の外部へ接続される主電極端子５Ａ、主電極端子５Ｂおよび主電極端子５Ｃと、電極パターン４の上面に接続され、かつ、アウトサートケース１０の外部へ接続される補助電極端子６Ａ、補助電極端子６Ｂおよび補助電極端子６Ｃと、アウトサートケース１０の上面に取り付けられた端子１４および端子１５と、端子１４および端子１５からアウトサートケース１０の内部に達して設けられた試験ピース１３と、アウトサートケース１０の内部に充填された封止材９とを備える。
　なお、図１においては、ＭＯＳＦＥＴチップ２とＳＢＤチップ３とが、それぞれ２つずつアウトサートケース１０内に搭載される場合が示されている。
　また、封止材９は、たとえば、シリコンゲル、エラストマまたはエポキシ樹脂などで構成される。
　ここで、図１における電極パターン４は、絶縁基板１の上面にロウ付けされた銅（Ｃｕ）板が、エッチング加工によって配線状に形成されたものである。しかしながら、電極パターン４は、アルミニウム（Ａｌ）によって形成されていてもよく、または、銅（Ｃｕ）配線の表面がニッケル（Ｎｉ）でめっきされていてもよい。
　また、図１における絶縁基板１は、ＡｌＮで構成される絶縁部材である。しかしながら、絶縁基板１は、たとえば、Ａｌ２Ｏ３またはＳｉ３Ｎ４などによって構成されていてもよい。
　また、半導体素子としてのＭＯＳＦＥＴチップ２は、たとえば、絶縁ゲート型バイポーラトランジスタ（ｉｎｓｕｌａｔｅｄ　ｇａｔｅ　ｂｉｐｏｌａｒ　ｔｒａｎｓｉｓｔｏｒ、すなわち、ＩＧＢＴ）であってもよいし、フリーホイールダイオード（ｆｒｅｅ－ｗｈｅｅｌｉｎｇ　ｄｉｏｄｅ、すなわち、ＦＷＤ）であってもよい。
　なお、半導体素子に用いられる半導体は、珪素（Ｓｉ）、炭化珪素（ＳｉＣ）または窒化ガリウム（ＧａＮ）などを基材とするものから選択されてもよい。
　金属ワイヤー７は、たとえば、直径（φ）が４００μｍのＡｌワイヤーである。しかしながら、金属ワイヤー７は、たとえば、アルミ（Ａｌ）合金で構成される配線であってもよいし、板状のアルミ（Ａｌ）板であってもよいし、銅（Ｃｕ）で構成される良電性の金属ワイヤーであってもよい。
　導電性接合材８は、一般的にははんだが用いられる。しかしながら、導電性接合材８には、高温動作対応として、粒子径が数ｎｍ程度である微細な銀（Ａｇ）粒子で構成される焼結体が用いられてもよい。また、小電流用途の半導体装置であれば、導電性接合材８に、導電性フィラーを含有する導電性接着剤が用いられてもよい。
　絶縁基板１は、ベース板１１の上面に導電性接合材８を介して接合されていてもよい。また、絶縁基板１は、ベース板１１と一体に形成されていてもよい。
　ベース板１１の材料は、たとえば、Ａｌ－ＳｉＣのようなＡｌとセラミックスとからなる複合材であってもよいし、板状の銅（Ｃｕ）板であってもよい。
　なお、本実施の形態では、アウトサートケース１０内にＭＯＳＦＥＴチップ２とＳＢＤチップ３とが搭載される２ｉｎ１タイプが開示されるが、アウトサートケース１０内に１つの素子が搭載される１ｉｎ１タイプ、アウトサートケース１０内に４つの素子が搭載される４ｉｎ１タイプ、アウトサートケース１０内に６つの素子が搭載される６ｉｎ１タイプ、または、アウトサートケース１０内に１２個の素子が搭載される１２ｉｎ１などであってもよい。
　劣化観測用の試験ピース１３は、半導体装置のアウトサートケース１０の内部に埋め込まれている。そして、試験ピース１３の両端に接続されている抵抗観測用の端子１４および端子１５が、補助電極端子と同様に、アウトサートケース１０の外部へ出されている。
　劣化観測用の試験ピース１３は、主に、腐食感度のよいＡｇ（銀）またはＣｕ（銅）で構成される。ただし、腐食のために用いられるガスとの組み合わせによっては、劣化観測用の試験ピース１３は、Ｎｉ（ニッケル）、Ａｌ（アルミニウム）または他の金属などで構成されていてもよい。
　また、劣化観測用の試験ピース１３を構成する金属の純度は高い方が望ましいが、半導体装置に用いられる他の部材の純度または性質に合わせる場合もある。
　ここで、図２は、図１に例が示された構成に対応する上面図である。図１は、図２におけるＸ－Ｘ’面の側面図に対応する。
　図２に例が示されるように、半導体装置においては、Ｐ側の主電極端子５Ａと、Ｎ側の主電極端子５Ｂと、ＡＣ電極の主電極端子５Ｃと、ＡＣ電極の主電極端子５Ｄと、ＡＣ電極の主電極端子５Ｅと、Ｎ側の主電極端子５Ｆと、Ｐ側の主電極端子５Ｇと、ＭＯＳＦＥＴチップ２のエミッタ端子である補助電極端子６Ａと、ＭＯＳＦＥＴチップ２のゲート端子である補助電極端子６Ｂと、サーミスタ（ここでは、図示せず）に接続される補助電極端子６Ｃと、ＭＯＳＦＥＴチップ２のエミッタ端子である補助電極端子６Ｄと、ＭＯＳＦＥＴチップ２のゲート端子である補助電極端子６Ｅと、ＭＯＳＦＥＴチップ２のコレクタ端子である補助電極端子６Ｆと、端子１４と、端子１５とが、アウトサートケース１０の上面から出て備えられている。
　また、図３は、図１に例が示された構成に対応する回路図である。ただし、図３においては、図１におけるＭＯＳＦＥＴチップはＩＧＢＴチップに置き換えられている。
　図３に例が示されるように、半導体装置は、互いに直列に接続された２つのＩＧＢＴチップ２００と、ＩＧＢＴチップ２００それぞれと並列に接続されたＳＢＤチップ３と、２つのＩＧＢＴチップ２００の間に接続された主電極端子５Ｃ、主電極端子５Ｄおよび主電極端子５Ｅと、一方のＩＧＢＴチップ２００のコレクタ側に接続された主電極端子５Ａおよび主電極端子５Ｇと、一方のＩＧＢＴチップ２００と主電極端子５Ａおよび主電極端子５Ｇとの間に接続された補助電極端子６Ｆと、一方のＩＧＢＴチップ２００のゲート側に接続された補助電極端子６Ｅと、一方のＩＧＢＴチップ２００のエミッタ側に接続された補助電極端子６Ｄと、他方のＩＧＢＴチップ２００のゲート側に接続された補助電極端子６Ｂと、他方のＩＧＢＴチップ２００のエミッタ側に接続された主電極端子５Ｂおよび主電極端子５Ｆと、他方のＩＧＢＴチップ２００と主電極端子５Ｂおよび主電極端子５Ｆとの間に接続されたサーミスタ１００と、サーミスタ１００に接続された補助電極端子６Ｃと、他方のＩＧＢＴチップ２００とサーミスタ１００との間に接続された補助電極端子６Ａと、他の配線に接続されず、両端に端子１４および端子１５が接続された試験ピース１３とを備える。
　＜半導体装置の劣化診断について＞
　半導体装置の初期使用時およびメンテナンス時に、端子１４と端子１５との間の抵抗値を測定する。そして、初期使用時の当該抵抗値とメンテナンス時の当該抵抗値とを比較することによって、抵抗値の変動量を算出する。
　さらに、抵抗値の変動量から、アウトサートケース１０の内部に搭載された金属ワイヤー７、主電極端子または補助電極端子などの構成における腐食、または、封止材９の変質および変色の進行度合いを予測する。
　＜第２の実施の形態＞
　本実施の形態に関する半導体装置、および、半導体装置の診断方法について説明する。なお、以下の説明においては、以上に記載された実施の形態で説明された構成要素と同様の構成要素については同じ符号を付して図示し、その詳細な説明については適宜省略するものとする。
　＜半導体装置の構成について＞
　図４は、本実施の形態に関する半導体装置の構成の例を概略的に示す側面図である。図４においては、封止材９が一部透視されて記載されている。
　図４に例が示されるように、半導体装置は、絶縁基板１と、導電性接合材８と、電極パターン４と、ＭＯＳＦＥＴチップ２と、ＳＢＤチップ３と、金属ワイヤー７と、ベース板１１と、アウトサートケース１０と、主電極端子５Ａ、主電極端子５Ｂおよび主電極端子５Ｃと、補助電極端子６Ａ、補助電極端子６Ｂおよび補助電極端子６Ｃと、端子１４および端子１５と、試験ピース１３と、端子１４および端子１５とは異なる位置のアウトサートケース１０の上面に取り付けられた端子１４Ａおよび端子１５Ａと、端子１４Ａおよび端子１５Ａからアウトサートケース１０の内部に達して設けられた試験ピース１３Ａと、封止材９とを備える。
　試験ピース１３と試験ピース１３Ａとには、同じ種類の金属が用いられてもよいし、異なる種類の金属が用いられてもよい。
　ここで、図５は、図４に例が示された構成に対応する上面図である。図４は、図５におけるＸ－Ｘ’面の側面図に対応する。
　図５に例が示されるように、半導体装置においては、Ｐ側の主電極端子５Ａと、Ｎ側の主電極端子５Ｂと、ＡＣ電極の主電極端子５Ｃと、ＡＣ電極の主電極端子５Ｄと、ＡＣ電極の主電極端子５Ｅと、Ｎ側の主電極端子５Ｆと、Ｐ側の主電極端子５Ｇと、補助電極端子６Ａと、補助電極端子６Ｂと、補助電極端子６Ｃと、補助電極端子６Ｄと、補助電極端子６Ｅと、補助電極端子６Ｆと、端子１４と、端子１５と、端子１４Ａと、端子１５Ａとが、アウトサートケース１０の上面から出て備えられている。
　また、図６は、図４に例が示された構成に対応する回路図である。ただし、図６においては、図４におけるＭＯＳＦＥＴチップはＩＧＢＴチップに置き換えられている。
　図６に例が示されるように、半導体装置は、２つのＩＧＢＴチップ２００と、２つのＳＢＤチップ３と、主電極端子５Ｃ、主電極端子５Ｄおよび主電極端子５Ｅと、主電極端子５Ａおよび主電極端子５Ｇと、補助電極端子６Ｆと、補助電極端子６Ｅと、補助電極端子６Ｄと、補助電極端子６Ｂと、主電極端子５Ｂおよび主電極端子５Ｆと、サーミスタ１００と、補助電極端子６Ｃと、補助電極端子６Ａと、試験ピース１３と、他の配線に接続されず、両端に端子１４Ａおよび端子１５Ａが接続された試験ピース１３Ａとを備える。
　＜半導体装置の劣化診断について＞
　半導体装置の初期使用時およびメンテナンス時に、端子１４と端子１５との間の抵抗値、および、端子１４Ａと端子１５Ａとの間の抵抗値をそれぞれ測定する。そして、初期使用時の当該抵抗値とメンテナンス時の当該抵抗値との比較をそれぞれ行うことによって、抵抗値の変動量をそれぞれ算出する。
　さらに、抵抗値の変動量から、アウトサートケース１０の内部に搭載された金属ワイヤー７、主電極端子または補助電極端子などの構成における腐食、または、封止材９の変質および変色の進行度合いをそれぞれ予測する。
　試験ピース１３および試験ピース１３Ａに用いられる金属の種類によって、反応しやすいガスが異なる。そのため、２種以上の異なる金属を試験ピース１３および試験ピース１３Ａそれぞれに用いることによって、複数種のガスに対する診断感度を高めることができる。
　たとえば、Ａｇ（銀）、Ｃｕ（銅）またはＮｉ（ニッケル）は、硫化系および窒化系の成分に対して劣化を示す。そのため、これらの金属で構成された試験ピース１３または試験ピース１３Ａであれば、硫化系または窒化系の導電性生成物の劣化診断に有効である。
　また、試験ピース１３および試験ピース１３Ａに同一種の金属を用いる場合には、感度が高い場所、たとえば、外部に近い表面側と、感度が低い場所、たとえば、より内部側の箇所など、腐食ガスによる影響の大きさが異なる２か所以上に試験ピースを設置すると、複数の試験ピースから測定された抵抗値の差に基づいて、腐食の反応速度または内部の腐食の進行度合いを確認する指標を作成することができる。
　＜第３の実施の形態＞
　本実施の形態に関する半導体装置、および、半導体装置の診断方法について説明する。なお、以下の説明においては、以上に記載された実施の形態で説明された構成要素と同様の構成要素については同じ符号を付して図示し、その詳細な説明については適宜省略するものとする。
　＜半導体装置の構成について＞
　図７は、本実施の形態に関する半導体装置の構成の例を概略的に示す側面図である。図７においては、封止材９が一部透視されて記載されている。
　図７に例が示されるように、半導体装置は、絶縁基板１と、導電性接合材８と、電極パターン４と、ＭＯＳＦＥＴチップ２と、ＳＢＤチップ３と、金属ワイヤー７と、ベース板１１と、アウトサートケース１０と、主電極端子５Ａ、主電極端子５Ｂおよび主電極端子５Ｃと、補助電極端子６Ａ、補助電極端子６Ｂおよび補助電極端子６Ｃと、アウトサートケース１０の上面に取り付けられた端子１４Ｂと、補助電極端子６Ｃに接続された端子１５Ｂと、端子１４Ｂおよび端子１５Ｂからアウトサートケース１０の内部に達して設けられた試験ピース１３Ｂと、封止材９とを備える。
　なお、図７においては、端子１５Ｂが既存の端子である補助電極端子６Ｃに接続されて共用化されているが、既存の端子と共用化されるのは端子１４Ｂであってもよいし、端子１４Ｂおよび端子１５Ｂの双方であってもよい。
　ここで、図８は、図７に例が示された構成に対応する上面図である。図７は、図８におけるＸ－Ｘ’面の側面図に対応する。
　図８に例が示されるように、半導体装置においては、Ｐ側の主電極端子５Ａと、Ｎ側の主電極端子５Ｂと、ＡＣ電極の主電極端子５Ｃと、ＡＣ電極の主電極端子５Ｄと、ＡＣ電極の主電極端子５Ｅと、Ｎ側の主電極端子５Ｆと、Ｐ側の主電極端子５Ｇと、補助電極端子６Ａと、補助電極端子６Ｂと、補助電極端子６Ｃと、補助電極端子６Ｄと、補助電極端子６Ｅと、補助電極端子６Ｆと、端子１４Ｂとが、アウトサートケース１０の上面から出て備えられている。
　また、図９は、図７に例が示された構成に対応する回路図である。ただし、図９においては、図７におけるＭＯＳＦＥＴチップはＩＧＢＴチップに置き換えられている。
　図９に例が示されるように、半導体装置は、２つのＩＧＢＴチップ２００と、２つのＳＢＤチップ３と、主電極端子５Ｃ、主電極端子５Ｄおよび主電極端子５Ｅと、主電極端子５Ａおよび主電極端子５Ｇと、補助電極端子６Ｆと、補助電極端子６Ｅと、補助電極端子６Ｄと、補助電極端子６Ｂと、主電極端子５Ｂおよび主電極端子５Ｆと、サーミスタ１００と、補助電極端子６Ｃと、補助電極端子６Ａと、他方のＩＧＢＴチップ２００と主電極端子５Ｂおよび主電極端子５Ｆとの間に接続された端子１５Ｂと、端子１５Ｂに接続された試験ピース１３Ｂと、試験ピース１３Ｂに接続された端子１４Ｂとを備える。
　＜半導体装置の劣化診断について＞
　半導体装置の初期使用時およびメンテナンス時に、補助電極端子６Ｃと端子１４Ｂとの間の抵抗値を測定する。そして、初期使用時の当該抵抗値とメンテナンス時の当該抵抗値との比較を行うことによって、抵抗値の変動量を算出する。
　本実施の形態に関する半導体装置によれば、既存の端子を流用して劣化診断を行うことができるため、半導体装置の追加構成を抑えて劣化診断を行うことができる。また、既存の端子を流用して劣化診断のための測定を行うため、測定を効率よく行うことができる。
　＜第４の実施の形態＞
　本実施の形態に関する半導体装置、および、半導体装置の診断方法について説明する。なお、以下の説明においては、以上に記載された実施の形態で説明された構成要素と同様の構成要素については同じ符号を付して図示し、その詳細な説明については適宜省略するものとする。
　＜半導体装置の構成について＞
　図１０は、本実施の形態に関する半導体装置の構成の例を概略的に示す側面図である。図１０においては、封止材９が一部透視されて記載されている。
　図１０に例が示されるように、半導体装置は、絶縁基板１と、導電性接合材８と、電極パターン４と、ＭＯＳＦＥＴチップ２と、ＳＢＤチップ３と、金属ワイヤー７と、ベース板１１と、アウトサートケース１０と、主電極端子５Ａ、主電極端子５Ｂおよび主電極端子５Ｃと、補助電極端子６Ａ、補助電極端子６Ｂおよび補助電極端子６Ｃと、アウトサートケース１０の上面に取り付けられた端子１４Ｃと、アウトサートケース１０の上面に取り付けられた端子１５Ｃと、端子１４Ｃおよび端子１５Ｃからアウトサートケース１０の内部の電極パターン４に一体化して設けられた試験ピース１３Ｃと、封止材９とを備える。
　なお、図１０においては、端子１４Ｃおよび端子１５Ｃは既存の端子とは別途設けられているが、たとえば、第３の実施の形態に示されたように、端子１４Ｃおよび端子１５Ｃのうちの少なくとも一方が、他の端子と共用化されてもよい。
　ここで、図１１は、図１０に例が示された構成に対応する上面図である。図１０は、図１１におけるＸ－Ｘ’面の側面図に対応する。
　図１１に例が示されるように、半導体装置においては、Ｐ側の主電極端子５Ａと、Ｎ側の主電極端子５Ｂと、ＡＣ電極の主電極端子５Ｃと、ＡＣ電極の主電極端子５Ｄと、ＡＣ電極の主電極端子５Ｅと、Ｎ側の主電極端子５Ｆと、Ｐ側の主電極端子５Ｇと、補助電極端子６Ａと、補助電極端子６Ｂと、補助電極端子６Ｃと、補助電極端子６Ｄと、補助電極端子６Ｅと、補助電極端子６Ｆと、端子１４Ｃと、端子１５Ｃとが、アウトサートケース１０の上面から出て備えられている。
　また、図１２は、図１０に例が示された構成に対応する回路図である。ただし、図１２においては、図１０におけるＭＯＳＦＥＴチップはＩＧＢＴチップに置き換えられている。
　図１２に例が示されるように、半導体装置は、２つのＩＧＢＴチップ２００と、２つのＳＢＤチップ３と、主電極端子５Ｃ、主電極端子５Ｄおよび主電極端子５Ｅと、主電極端子５Ａおよび主電極端子５Ｇと、補助電極端子６Ｆと、補助電極端子６Ｅと、補助電極端子６Ｄと、補助電極端子６Ｂと、主電極端子５Ｂおよび主電極端子５Ｆと、サーミスタ１００と、補助電極端子６Ｃと、補助電極端子６Ａと、２つのＩＧＢＴチップ２００の間に接続された試験ピース１３Ｃと、試験ピース１３Ｃの両端に接続された端子１４Ｃおよび端子１５Ｃとを備える。
　＜半導体装置の劣化診断について＞
　半導体装置の初期使用時およびメンテナンス時に、端子１４Ｃと端子１５Ｃとの間の抵抗値を測定する。そして、初期使用時の当該抵抗値とメンテナンス時の当該抵抗値との比較を行うことによって、抵抗値の変動量を算出する。
　本実施の形態に関する半導体装置によれば、試験ピース１３Ｃとして電極パターン４を流用して劣化診断を行うことができるため、半導体装置の追加構成を抑えて劣化診断を行うことができる。よって、半導体装置の製造コストの上昇を抑えることができる。また、半導体装置の不良の原因となりやすい電極パターン４における腐食をいち早く認識することができる。
　＜第５の実施の形態＞
　本実施の形態に関する半導体装置、および、半導体装置の診断方法について説明する。なお、以下の説明においては、以上に記載された実施の形態で説明された構成要素と同様の構成要素については同じ符号を付して図示し、その詳細な説明については適宜省略するものとする。
　＜半導体装置の構成について＞
　図１３は、本実施の形態に関する半導体装置の構成の例を概略的に示す側面図である。図１３においては、封止材９が一部透視されて記載されている。
　図１３に例が示されるように、半導体装置は、絶縁基板１と、導電性接合材８と、電極パターン４と、ＭＯＳＦＥＴチップ２と、ＳＢＤチップ３と、金属ワイヤー７と、ベース板１１と、アウトサートケース１０と、主電極端子５Ａ、主電極端子５Ｂおよび主電極端子５Ｃと、補助電極端子６Ａ、補助電極端子６Ｂおよび補助電極端子６Ｃと、アウトサートケース１０の上面に取り付けられた端子１４Ｄと、アウトサートケース１０の上面に取り付けられた端子１５Ｄと、端子１４Ｄおよび端子１５Ｄからアウトサートケース１０の内部の電極パターン４の上面に設けられた試験ピース１３Ｄと、封止材９とを備える。
　なお、図１３においては、端子１４Ｄおよび端子１５Ｄは既存の端子とは別途設けられているが、たとえば、第３の実施の形態に示されたように、端子１４Ｄおよび端子１５Ｄのうちの少なくとも一方が、他の端子と共用化されてもよい。
　試験ピース１３Ｄは、複数の金属片からなる。また、それぞれの金属片は、複数種の金属のいずれかによって構成されており、たとえば直列に配列された複数の金属片は、隣り合う金属片同士で、構成する金属が異なる。
　また、試験ピース１３Ｄを構成する複数の金属片は、電極パターン４の上面のうちの互いに絶縁される位置にそれぞれ配置される。
　そして、端子１４Ｄおよび端子１５Ｄは、試験ピース１３Ｄを構成する複数の金属片のうちの、最も遠い距離に位置する金属片同士のそれぞれに接続される。
　なお、図１３においては、試験ピース１３Ｄは、電極パターン４の上面に配置されているが、電極パターン４から離間して配置されていてもよい。
　また、試験ピース１３Ｄは、複数設けられていてもよい。
　ここで、図１４は、図１３に例が示された構成に対応する上面図である。図１３は、図１４におけるＸ－Ｘ’面の側面図に対応する。
　図１４に例が示されるように、半導体装置においては、Ｐ側の主電極端子５Ａと、Ｎ側の主電極端子５Ｂと、ＡＣ電極の主電極端子５Ｃと、ＡＣ電極の主電極端子５Ｄと、ＡＣ電極の主電極端子５Ｅと、Ｎ側の主電極端子５Ｆと、Ｐ側の主電極端子５Ｇと、補助電極端子６Ａと、補助電極端子６Ｂと、補助電極端子６Ｃと、補助電極端子６Ｄと、補助電極端子６Ｅと、補助電極端子６Ｆと、端子１４Ｄと、端子１５Ｄとが、アウトサートケース１０の上面から出て備えられている。
　また、図１５は、図１３に例が示された構成に対応する回路図である。ただし、図１５においては、図１３におけるＭＯＳＦＥＴチップはＩＧＢＴチップに置き換えられている。
　図１５に例が示されるように、半導体装置は、２つのＩＧＢＴチップ２００と、２つのＳＢＤチップ３と、主電極端子５Ｃ、主電極端子５Ｄおよび主電極端子５Ｅと、主電極端子５Ａおよび主電極端子５Ｇと、補助電極端子６Ｆと、補助電極端子６Ｅと、補助電極端子６Ｄと、補助電極端子６Ｂと、主電極端子５Ｂおよび主電極端子５Ｆと、サーミスタ１００と、補助電極端子６Ｃと、補助電極端子６Ａと、他の配線に接続されず、両端に端子１４Ｄおよび端子１５Ｄが接続された試験ピース１３Ｄとを備える。
　＜半導体装置の劣化診断について＞
　半導体装置の初期使用時およびメンテナンス時に、端子１４Ｄと端子１５Ｄとの間の抵抗値を測定する。そして、初期使用時の当該抵抗値とメンテナンス時の当該抵抗値とを比較することによって、抵抗値の変動量を算出する。
　さらに、抵抗値の変動量から、アウトサートケース１０の内部に搭載された金属ワイヤー７、主電極端子または補助電極端子などの構成における腐食の進行度合いを予測する。
　本実施の形態に関する半導体装置によれば、２種以上の異なる金属を試験ピース１３Ｄに用いることによって、複数種のガスに対する診断感度を高めることができる。
　また、本実施の形態に関する半導体装置によれば、試験ピース１３Ｄを構成する金属片間のマイグレーションの進展によるショートが発生した際に、腐食生成物が進展したと判断することができる。そのため、正確性が高い劣化診断を行うことができる。
　＜第６の実施の形態＞
　本実施の形態に関する半導体装置、および、半導体装置の診断方法について説明する。なお、以下の説明においては、以上に記載された実施の形態で説明された構成要素と同様の構成要素については同じ符号を付して図示し、その詳細な説明については適宜省略するものとする。
　＜半導体装置の構成について＞
　図１６は、本実施の形態に関する半導体装置の構成の例を概略的に示す側面図である。図１６においては、封止材９が一部透視されて記載されている。
　図１６に例が示されるように、半導体装置は、絶縁基板１と、導電性接合材８と、電極パターン４と、ＭＯＳＦＥＴチップ２と、ＳＢＤチップ３と、金属ワイヤー７と、ベース板１１と、アウトサートケース１０と、主電極端子５Ａ、主電極端子５Ｂおよび主電極端子５Ｃと、補助電極端子６Ａ、補助電極端子６Ｂおよび補助電極端子６Ｃと、アウトサートケース１０の上面に取り付けられた端子１４Ｅと、アウトサートケース１０の上面に取り付けられた端子１５Ｅと、端子１４Ｅおよび端子１５Ｅからアウトサートケース１０の内部の電極パターン４の上面に設けられた試験ピース１３Ｅと、封止材９とを備える。
　なお、図１６においては、端子１４Ｅおよび端子１５Ｅは既存の端子とは別途設けられているが、たとえば、第３の実施の形態に示されたように、端子１４Ｅおよび端子１５Ｅのうちの少なくとも一方が、他の端子と共用化されてもよい。
　試験ピース１３Ｅは、複数の金属片からなる。また、それぞれの金属片は、複数種の金属のいずれかによって構成されており、たとえば並列に配列された複数の金属片は、並列に隣り合う金属片同士で、構成する金属が異なる。一方で、直列に配列された複数の金属片同士は、同じ種類の金属で構成される。
　また、試験ピース１３Ｅを構成する複数の金属片のうちの直列に配列される金属片同士は、電極パターン４の上面のうちの互いに絶縁される位置にそれぞれ配置される。
　そして、端子１４Ｅおよび端子１５Ｅは、試験ピース１３Ｅを構成する直列に配列される金属片のうちの、最も遠い距離に位置する金属片同士のそれぞれに接続される。
　なお、図１６においては、試験ピース１３Ｅは、電極パターン４の上面に配置されているが、電極パターン４から離間して配置されていてもよい。
　また、試験ピース１３Ｅは、複数設けられていてもよい。
　ここで、図１７は、図１６に例が示された構成に対応する上面図である。図１６は、図１７におけるＸ－Ｘ’面の側面図に対応する。
　図１７に例が示されるように、半導体装置においては、Ｐ側の主電極端子５Ａと、Ｎ側の主電極端子５Ｂと、ＡＣ電極の主電極端子５Ｃと、ＡＣ電極の主電極端子５Ｄと、ＡＣ電極の主電極端子５Ｅと、Ｎ側の主電極端子５Ｆと、Ｐ側の主電極端子５Ｇと、補助電極端子６Ａと、補助電極端子６Ｂと、補助電極端子６Ｃと、補助電極端子６Ｄと、補助電極端子６Ｅと、補助電極端子６Ｆと、端子１４Ｅと、端子１５Ｅとが、アウトサートケース１０の上面から出て備えられている。
　また、図１８は、図１６に例が示された構成に対応する回路図である。ただし、図１８においては、図１６におけるＭＯＳＦＥＴチップはＩＧＢＴチップに置き換えられている。
　図１８に例が示されるように、半導体装置は、２つのＩＧＢＴチップ２００と、２つのＳＢＤチップ３と、主電極端子５Ｃ、主電極端子５Ｄおよび主電極端子５Ｅと、主電極端子５Ａおよび主電極端子５Ｇと、補助電極端子６Ｆと、補助電極端子６Ｅと、補助電極端子６Ｄと、補助電極端子６Ｂと、主電極端子５Ｂおよび主電極端子５Ｆと、サーミスタ１００と、補助電極端子６Ｃと、補助電極端子６Ａと、他の配線に接続されず、両端に端子１４Ｅおよび端子１５Ｅが接続された試験ピース１３Ｅとを備える。
　＜半導体装置の劣化診断について＞
　半導体装置の初期使用時およびメンテナンス時に、端子１４Ｅと端子１５Ｅとの間の抵抗値を測定する。そして、初期使用時の当該抵抗値とメンテナンス時の当該抵抗値とを比較することによって、抵抗値の変動量を算出する。
　さらに、抵抗値の変動量から、アウトサートケース１０の内部に搭載された金属ワイヤー７、主電極端子または補助電極端子などの構成における腐食の進行度合いを予測する。
　本実施の形態に関する半導体装置によれば、２種以上の異なる金属を試験ピース１３Ｅに用いることによって、複数種のガスに対する診断感度を高めることができる。
　また、本実施の形態に関する半導体装置によれば、試験ピース１３Ｅが端子１４Ｅと端子１５Ｅとに対して並列に配列されているため、試験ピース１３Ｅを構成する直列に配列される金属片間のマイグレーションの進展によるショートが少なくとも１つの対で発生した際に、腐食生成物が進展したと判断することができる。そのため、正確性が高い劣化診断を行うことができる。
　＜以上に記載された実施の形態によって生じる効果について＞
　次に、以上に記載された実施の形態によって生じる効果の例を示す。なお、以下の説明においては、以上に記載された実施の形態に例が示された具体的な構成に基づいて当該効果が記載されるが、同様の効果が生じる範囲で、本願明細書に例が示される他の具体的な構成と置き換えられてもよい。
　また、当該置き換えは、複数の実施の形態に跨ってなされてもよい。すなわち、異なる実施の形態において例が示されたそれぞれの構成が組み合わされて、同様の効果が生じる場合であってもよい。
　以上に記載された実施の形態によれば、半導体装置は、ケースと、半導体チップと、金属ワイヤー７と、少なくとも１つの試験ピース１３（または、試験ピース１３Ａ、試験ピース１３Ｂ、試験ピース１３Ｃ、試験ピース１３Ｄ、試験ピース１３Ｅ）と、一対の端子である端子１４および端子１５（または、端子１４Ａおよび端子１５Ａ、端子１４Ｂおよび端子１５Ｂ、端子１４Ｃおよび端子１５Ｃ、端子１４Ｄおよび端子１５Ｄ、端子１４Ｅおよび端子１５Ｅ）とを備える。ここで、ケースは、たとえば、アウトサートケース１０に対応するものである。また、半導体チップは、たとえば、ＭＯＳＦＥＴチップ２およびＳＢＤチップのうちのいずれか１つに対応するものである。ＭＯＳＦＥＴチップ２は、アウトサートケース１０の内部に設けられる。金属ワイヤー７は、ＭＯＳＦＥＴチップ２の上面に接合される。試験ピース１３は、アウトサートケース１０の内部に設けられる。端子１４および端子１５は、アウトサートケース１０の外部に設けられる。また、端子１４および端子１５は、試験ピース１３に接続される。ここで、試験ピース１３は、アウトサートケース１０の内部において金属ワイヤー７から離間する。
　半導体素子（たとえば、パワー半導体素子）は、一般的に温度、湿度、または、腐食性のガスの影響を受けやすい素子である。
　そのため、上記の実施の形態に示されたような半導体チップ（ＭＯＳＦＥＴチップ２またはＳＢＤチップ）を有する半導体装置が腐食性のガスが存在する環境下で使用された場合、アウトサートケース１０の内部に腐食性のガスが侵入することによって、半導体装置のそれぞれの部品を劣化させ、その結果として、半導体装置が短絡などに起因する不具合を引き起こす可能性がある。
　ここで、金属ワイヤー７は電流を多く流すことができる方が望ましいため、一般に、大電流を流すことができる太さおよび長さで設計されている。そのため、金属ワイヤー７の腐食速度は比較的遅い。したがって、金属ワイヤー７を半導体装置の劣化診断に用いた場合には、抵抗値の変動量が小さくなり、劣化診断の精度が低くなる。
　また、金属ワイヤー７は１つの半導体チップ当たりに複数本接合されている場合が多い。そのため、仮に１つの半導体チップに接合されている複数本の金属ワイヤー７のうちの１本が腐食によって切れたとしても、抵抗値の変動を検出することは難しい。したがって、金属ワイヤー７を半導体装置の劣化診断に用いた場合には、劣化診断の精度が低くなる。
　これに対し、上記の実施の形態に示された構成によれば、アウトサートケース１０の内部において、金属ワイヤー７から離間して設けられた試験ピース１３の抵抗値の変動量を算出することによって、半導体装置の内部構成の劣化（腐食の進行度合い）を高い精度で予測することができる。
　なお、本願明細書に例が示される他の構成のうちの少なくとも１つを、以上に記載された構成に適宜追加した場合、すなわち、以上に記載された構成としては言及されなかった本願明細書に例が示される他の構成が適宜追加された場合であっても、同様の効果を生じさせることができる。
　また、以上に記載された実施の形態によれば、ＭＯＳＦＥＴチップ２の下面に接合される電極パターン４をさらに備える。このような構成によれば、金属ワイヤー７から離間して設けられた試験ピース１３の抵抗値の変動量を算出することによって、半導体装置の内部構成の劣化（腐食の進行度合い）を高い精度で予測することができる。
　また、以上に記載された実施の形態によれば、一対の端子である端子１４Ｂおよび端子１５Ｂのうちの少なくとも一方は、電極パターン４にも接続される。このような構成によれば、試験ピース１３Ｂに接続される端子１４Ｂおよび端子１５Ｂのうちの少なくとも一方を既存の端子である補助電極端子６Ｃを介して電極パターン４にも接続することによって、既存の端子との共用によって構成部品を少なくすることができるため、半導体装置の製造コストを抑えることができる。
　また、以上に記載された実施の形態によれば、試験ピース１３Ｃは、ＭＯＳＦＥＴチップ２の下面に接合される電極パターン４の一部である。このような構成によれば、電極パターン４の一部を試験ピース１３Ｃとして流用することによって、構成部品を少なくすることができるため、半導体装置の製造コストを抑えることができる。また、試験ピースとして用いられる金属材料が電極パターン４に用いられる金属材料と異なることに起因する腐食の進行度合いの違いが生じることがないため、試験ピースに適する金属材料の選定の手間が省け、かつ、劣化診断の精度を向上させることができる。
　また、以上に記載された実施の形態によれば、試験ピース１３Ｄ（または、試験ピース１３Ｅ）は、互いに絶縁される複数の金属片から構成される。このような構成によれば、試験ピース１３Ｄ（または、試験ピース１３Ｅ）を構成する金属片間のマイグレーションの進展によるショートが発生した際に、腐食生成物が進展したと判断することができる。そのため、正確性が高い劣化診断を行うことができる。
　また、以上に記載された実施の形態によれば、複数の金属片のうちの少なくとも２つは、互いに異なる金属で構成される。このような構成によれば、２種以上の異なる金属を試験ピース１３Ｄに用いることによって、複数種のガスに対する診断感度を高めることができる。
　また、以上に記載された実施の形態によれば、複数の金属片は、一対の端子である端子１４Ｄと端子１５Ｄとに対して直列に配列される。このような構成によれば、試験ピース１３Ｄを構成する金属片間のマイグレーションの進展によるショートが発生した際に、腐食生成物が進展したと判断することができる。そのため、正確性が高い劣化診断を行うことができる。
　また、以上に記載された実施の形態によれば、互いに異なる金属で構成される金属片同士が、交互に直列に配列される。このような構成によれば、試験ピース１３Ｄを構成する金属片間のマイグレーションの進展によるショートが発生した際に、腐食生成物が進展したと判断することができる。それとともに、２種以上の異なる金属を試験ピース１３Ｄに用いることによって、複数種のガスに対する診断感度を高めることができる。
　また、以上に記載された実施の形態によれば、複数の金属片は、一対の端子である端子１４Ｅと端子１５Ｅとに対して並列に配列される。このような構成によれば、試験ピース１３Ｅが端子１４Ｅと端子１５Ｅとに対して並列に配列されているため、試験ピース１３Ｅを構成する直列に配列される金属片間のマイグレーションの進展によるショートが少なくとも１つの対で発生した際に、腐食生成物が進展したと判断することができる。そのため、正確性が高い劣化診断を行うことができる。
　また、以上に記載された実施の形態によれば、互いに異なる金属で構成される金属片同士が、並列に配列される。このような構成によれば、試験ピース１３Ｅを構成する直列に配列される金属片間のマイグレーションの進展によるショートが少なくとも１つの対で発生した際に、腐食生成物が進展したと判断することができる。そのため、たとえば、金属ごとまたは部品ごとに異なる腐食性のガスに対応して、それぞれの金属または部品の腐食の進行度合いを診断することができる。
　また、以上に記載された実施の形態によれば、半導体装置は、複数の試験ピース１３Ａを備える。そして、複数の試験ピース１３Ａは、互いに離間する。このような構成によれば、半導体装置の複数箇所における腐食性のガスに起因する劣化診断を行うことができる。
　また、以上に記載された実施の形態によれば、複数の試験ピース１３Ａは、同種の金属で構成される。このような構成によれば、腐食ガスによる影響の大きさが異なる複数箇所における劣化診断を行うことができる。そのため、たとえば、複数の試験ピースから測定された抵抗値の差に基づいて、腐食の反応速度または内部の腐食の進行度合いを確認する指標を作成することができる。
　また、以上に記載された実施の形態によれば、複数の試験ピース１３Ａは、異なる金属で構成される。このような構成によれば、複数種のガスに対する診断感度を高めることができる。
　以上に記載された実施の形態によれば、半導体装置の診断方法において、試験ピース１３は、アウトサートケース１０の内部においてＭＯＳＦＥＴチップ２の上面に接合される金属ワイヤー７から離間する。そして、アウトサートケース１０の外部に設けられ、かつ、試験ピース１３と接続される一対の端子である端子１４および端子１５を用いて、ＭＯＳＦＥＴチップ２を含む半導体装置の劣化診断を行う。
　このような構成によれば、アウトサートケース１０の内部において、金属ワイヤー７から離間して設けられた試験ピース１３の抵抗値の変動量を算出することによって、半導体装置の内部構成の劣化（腐食の進行度合い）を高い精度で予測することができる。
　なお、本願明細書に例が示される他の構成のうちの少なくとも１つを、以上に記載された構成に適宜追加した場合、すなわち、以上に記載された構成としては言及されなかった本願明細書に例が示される他の構成が適宜追加された場合であっても、同様の効果を生じさせることができる。
　また、特段の制限がない場合には、それぞれの処理が行われる順序は変更することができる。
　＜以上に記載された実施の形態における変形例について＞
　以上に記載された実施の形態では、それぞれの構成要素の材質、材料、寸法、形状、相対的配置関係または実施の条件などについても記載する場合があるが、これらはすべての局面においてひとつの例であって、本願明細書に記載されたものに限られることはないものとする。
　したがって、例が示されていない無数の変形例、および、均等物が、本願明細書に開示される技術の範囲内において想定される。たとえば、少なくとも１つの構成要素を変形する場合、追加する場合または省略する場合、さらには、少なくとも１つの実施の形態における少なくとも１つの構成要素を抽出し、他の実施の形態における構成要素と組み合わせる場合が含まれるものとする。
　また、矛盾が生じない限り、以上に記載された実施の形態において「１つ」備えられるものとして記載された構成要素は、「１つ以上」備えられていてもよいものとする。
　さらに、以上に記載された実施の形態におけるそれぞれの構成要素は概念的な単位であって、本願明細書に開示される技術の範囲内には、１つの構成要素が複数の構造物から成る場合と、１つの構成要素がある構造物の一部に対応する場合と、さらには、複数の構成要素が１つの構造物に備えられる場合とを含むものとする。
　また、以上に記載された実施の形態におけるそれぞれの構成要素には、同一の機能を発揮する限り、他の構造または形状を有する構造物が含まれるものとする。
　また、本願明細書における説明は、本技術に関連するすべての目的のために参照され、いずれも、従来技術であると認めるものではない。
　また、以上に記載された実施の形態において、特に指定されずに材料名などが記載された場合は、矛盾が生じない限り、当該材料に他の添加物が含まれた、たとえば、合金などが含まれるものとする。
　１　絶縁基板、２　ＭＯＳＦＥＴチップ、３　ＳＢＤチップ、４　電極パターン、５Ａ，５Ｂ，５Ｃ，５Ｄ，５Ｅ，５Ｆ，５Ｇ　主電極端子、６Ａ，６Ｂ，６Ｃ，６Ｄ，６Ｅ，６Ｆ　補助電極端子、７　金属ワイヤー、８　導電性接合材、９　封止材、１０　アウトサートケース、１１　ベース板、１２　接着剤、１３，１３Ａ，１３Ｂ，１３Ｃ，１３Ｄ，１３Ｅ　試験ピース、１４，１４Ａ，１４Ｂ，１４Ｃ，１４Ｄ，１４Ｅ，１５，１５Ａ，１５Ｂ，１５Ｃ，１５Ｄ，１５Ｅ　端子、１００　サーミスタ、２００　ＩＧＢＴチップ。

Claims (14)

  1. 　ケース（１０）と、
    　前記ケース（１０）の内部における半導体チップ（２、３）と、
    　前記半導体チップ（２、３）の上面に接合される金属ワイヤー（７）と、
    　前記ケース（１０）の内部における少なくとも１つの試験ピース（１３－１３Ｅ）と、
    　前記ケース（１０）の外部に設けられ、かつ、前記試験ピース（１３－１３Ｅ）に接続される一対の端子（１４－１４Ｅ、１５－１５Ｅ）とを備え、
    　前記試験ピース（１３－１３Ｅ）は、前記ケース（１０）の内部において前記金属ワイヤー（７）から離間する、
    　半導体装置。
  2. 　前記半導体チップ（２、３）の下面に接合される電極パターン（４）をさらに備える、
    　請求項１に記載の半導体装置。
  3. 　一対の前記端子（１４Ｂ、１５Ｂ）のうちの少なくとも一方は、前記電極パターン（４）にも接続される、
    　請求項２に記載の半導体装置。
  4. 　前記試験ピース（１３Ｃ）は、前記半導体チップ（２、３）の下面に接合される電極パターン（４）の一部である、
    　請求項１に記載の半導体装置。
  5. 　前記試験ピース（１３Ｄ、１３Ｅ）は、互いに絶縁される複数の金属片から構成される、
    　請求項１から請求項３のうちのいずれか１項に記載の半導体装置。
  6. 　複数の前記金属片のうちの少なくとも２つは、互いに異なる金属で構成される、
    　請求項５に記載の半導体装置。
  7. 　複数の前記金属片は、一対の前記端子（１４Ｄ、１５Ｄ）に対して直列に配列される、
    　請求項５または請求項６に記載の半導体装置。
  8. 　互いに異なる金属で構成される前記金属片同士が、交互に直列に配列される、
    　請求項７に記載の半導体装置。
  9. 　複数の前記金属片は、一対の前記端子（１４Ｅ、１５Ｅ）に対して並列に配列される、
    　請求項５から請求項８のうちのいずれか１項に記載の半導体装置。
  10. 　互いに異なる金属で構成される前記金属片同士が、並列に配列される、
    　請求項９に記載の半導体装置。
  11. 　複数の前記試験ピース（１３Ａ）を備え、
    　複数の前記試験ピース（１３Ａ）は、互いに離間する、
    　請求項１から請求項１０のうちのいずれか１項に記載の半導体装置。
  12. 　複数の前記試験ピース（１３Ａ）は、同種の金属で構成される、
    　請求項１１に記載の半導体装置。
  13. 　複数の前記試験ピース（１３Ａ）は、異なる金属で構成される、
    　請求項１１に記載の半導体装置。
  14. 　ケース（１０）の内部における少なくとも１つの試験ピース（１３－１３Ｅ）を用いて、半導体装置の劣化診断を行う診断方法であり、
    　前記試験ピース（１３－１３Ｅ）は、前記ケース（１０）の内部において半導体チップ（２、３）の上面に接合される金属ワイヤー（７）から離間し、
    　前記ケース（１０）の外部に設けられ、かつ、前記試験ピース（１３－１３Ｅ）に接続される一対の端子（１４－１４Ｅ、１５－１５Ｅ）を用いて、前記半導体チップ（２、３）を含む前記半導体装置の劣化診断を行う、
    　半導体装置の診断方法。
PCT/JP2019/008025 2019-03-01 2019-03-01 半導体装置、および、半導体装置の診断方法 WO2020178882A1 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
DE112019006958.6T DE112019006958T5 (de) 2019-03-01 2019-03-01 Halbleitervorrichtung und Verfahren zum Diagnostizieren einer Verschlechterung einer Halbleitervorrichtung
JP2021503239A JP7098045B2 (ja) 2019-03-01 2019-03-01 半導体装置、および、半導体装置の診断方法
CN201980093224.2A CN113491059B (zh) 2019-03-01 2019-03-01 半导体装置及半导体装置的诊断方法
US17/295,632 US20220003808A1 (en) 2019-03-01 2019-03-01 Semiconductor device and method for diagnosing deterioration of semiconductor device
PCT/JP2019/008025 WO2020178882A1 (ja) 2019-03-01 2019-03-01 半導体装置、および、半導体装置の診断方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2019/008025 WO2020178882A1 (ja) 2019-03-01 2019-03-01 半導体装置、および、半導体装置の診断方法

Publications (1)

Publication Number Publication Date
WO2020178882A1 true WO2020178882A1 (ja) 2020-09-10

Family

ID=72338188

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2019/008025 WO2020178882A1 (ja) 2019-03-01 2019-03-01 半導体装置、および、半導体装置の診断方法

Country Status (5)

Country Link
US (1) US20220003808A1 (ja)
JP (1) JP7098045B2 (ja)
CN (1) CN113491059B (ja)
DE (1) DE112019006958T5 (ja)
WO (1) WO2020178882A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2024127629A1 (ja) * 2022-12-16 2024-06-20 三菱電機株式会社 半導体装置

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114325288A (zh) * 2022-01-06 2022-04-12 北一半导体科技(广东)有限公司 一种评估半导体模块功率循环能力的方法和半导体模块

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000214205A (ja) * 1999-01-25 2000-08-04 Toshiba Corp 半導体劣化検出方法、半導体余寿命算出方法、並びにこれらに用いる素子及び基板
WO2016031020A1 (ja) * 2014-08-28 2016-03-03 三菱電機株式会社 半導体装置

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005026544A (ja) * 2003-07-04 2005-01-27 Renesas Technology Corp 半導体集積回路およびプローブカード
JP2008147245A (ja) * 2006-12-06 2008-06-26 Toshiba Corp 劣化診断回路及び半導体集積回路
JP5245306B2 (ja) 2007-07-11 2013-07-24 富士電機株式会社 半導体装置の劣化保護方法
JP2012018025A (ja) * 2010-07-07 2012-01-26 Fuji Electric Co Ltd 半導体パワーモジュールの劣化診断方法及び劣化診断装置
JP5649478B2 (ja) * 2011-02-16 2015-01-07 三菱電機株式会社 半導体装置及びその試験方法
CN105895619B (zh) 2015-01-23 2021-06-25 恩智浦美国有限公司 用于监测集成电路上金属退化的电路
JP6300236B2 (ja) * 2015-02-26 2018-03-28 株式会社日立製作所 半導体装置、半導体装置の製造方法および電力変換装置
JP6351551B2 (ja) * 2015-07-14 2018-07-04 三菱電機株式会社 半導体装置、半導体装置の劣化評価方法、半導体装置を含むシステム
JP6631114B2 (ja) * 2015-09-17 2020-01-15 富士電機株式会社 半導体装置及び半導体装置の計測方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000214205A (ja) * 1999-01-25 2000-08-04 Toshiba Corp 半導体劣化検出方法、半導体余寿命算出方法、並びにこれらに用いる素子及び基板
WO2016031020A1 (ja) * 2014-08-28 2016-03-03 三菱電機株式会社 半導体装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2024127629A1 (ja) * 2022-12-16 2024-06-20 三菱電機株式会社 半導体装置

Also Published As

Publication number Publication date
DE112019006958T5 (de) 2022-01-05
JPWO2020178882A1 (ja) 2021-09-13
US20220003808A1 (en) 2022-01-06
CN113491059B (zh) 2024-10-18
CN113491059A (zh) 2021-10-08
JP7098045B2 (ja) 2022-07-08

Similar Documents

Publication Publication Date Title
JP4499577B2 (ja) 半導体装置
US10262953B2 (en) Semiconductor device
US10115798B2 (en) Semiconductor device and method of manufacturing the same
US10861833B2 (en) Semiconductor device
US20120211799A1 (en) Power semiconductor module and method of manufacturing a power semiconductor module
CN108735692B (zh) 半导体装置
US20090289344A1 (en) Semiconductor device
JP2013069782A (ja) 半導体装置
CN102593081A (zh) 包括散热器的半导体器件
US10403559B2 (en) Power semiconductor device
WO2020178882A1 (ja) 半導体装置、および、半導体装置の診断方法
JP2010283053A (ja) 半導体装置及びその製造方法
US20130112993A1 (en) Semiconductor device and wiring substrate
JP2017050489A (ja) 半導体パッケージおよび半導体パッケージの製造方法
JP2017107937A (ja) 電力用半導体装置
US20150237718A1 (en) Power semiconductor device
JP6203307B2 (ja) 半導体装置及びその製造方法
JP6895307B2 (ja) 半導体装置
US10916491B2 (en) Semiconductor module
US20190189584A1 (en) Semiconductor device and method for manufacturing the same
JP7127641B2 (ja) 半導体装置
JP2015026667A (ja) 半導体モジュール
JP6381453B2 (ja) 半導体装置
JP4555187B2 (ja) パワーモジュールおよびその製造方法
JP2021093441A (ja) 半導体モジュール

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 19917942

Country of ref document: EP

Kind code of ref document: A1

ENP Entry into the national phase

Ref document number: 2021503239

Country of ref document: JP

Kind code of ref document: A

122 Ep: pct application non-entry in european phase

Ref document number: 19917942

Country of ref document: EP

Kind code of ref document: A1