JP2001155976A - シリコンウェハの接合方法 - Google Patents
シリコンウェハの接合方法Info
- Publication number
- JP2001155976A JP2001155976A JP33547999A JP33547999A JP2001155976A JP 2001155976 A JP2001155976 A JP 2001155976A JP 33547999 A JP33547999 A JP 33547999A JP 33547999 A JP33547999 A JP 33547999A JP 2001155976 A JP2001155976 A JP 2001155976A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- silicon
- diffusion
- substrate
- bonding
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
- H01L2224/45124—Aluminium (Al) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/102—Material of the semiconductor or solid state bodies
- H01L2924/1025—Semiconducting materials
- H01L2924/10251—Elemental semiconductors, i.e. Group IV
- H01L2924/10253—Silicon [Si]
Landscapes
- Measuring Fluid Pressure (AREA)
- Pressure Sensors (AREA)
- Die Bonding (AREA)
Abstract
(57)【要約】
【課題】 シリコン基板同士を接合する際に、接合面に
おけるボイドの発生を抑え、接合界面での剥離等のおそ
れがないシリコンウェハの接合方法を提供する。 【解決手段】 回路素子３が形成された第１のシリコン
基板１と、台座となる第２のシリコン基板１１とを重ね
合わせて接合する際に、第１のシリコン基板１にＡｕの
拡散を防止する拡散防止層４を形成し、その上にＡｕ層
５を形成し、第２のシリコン基板にＡｕの拡散を防止す
る拡散防止層１３を形成し、その上にポリシリコン層１
４を形成し、第１のシリコン基板１のＡｕ層５と第２の
シリコン基板１１のポリシリコン層１４とを重ね、所定
の荷重及びＡｕ−Ｓｉ共晶温度以上の温度を加えて両シ
リコン基板１，１１を接合する。拡散防止層は、金属薄
膜、シリコン酸化膜、シリコン窒化膜、ＳｉＣ層、アル
ミナ層、ボロン拡散層又はＡｕリッチ層で形成する。
おけるボイドの発生を抑え、接合界面での剥離等のおそ
れがないシリコンウェハの接合方法を提供する。 【解決手段】 回路素子３が形成された第１のシリコン
基板１と、台座となる第２のシリコン基板１１とを重ね
合わせて接合する際に、第１のシリコン基板１にＡｕの
拡散を防止する拡散防止層４を形成し、その上にＡｕ層
５を形成し、第２のシリコン基板にＡｕの拡散を防止す
る拡散防止層１３を形成し、その上にポリシリコン層１
４を形成し、第１のシリコン基板１のＡｕ層５と第２の
シリコン基板１１のポリシリコン層１４とを重ね、所定
の荷重及びＡｕ−Ｓｉ共晶温度以上の温度を加えて両シ
リコン基板１，１１を接合する。拡散防止層は、金属薄
膜、シリコン酸化膜、シリコン窒化膜、ＳｉＣ層、アル
ミナ層、ボロン拡散層又はＡｕリッチ層で形成する。
Description
【０００１】
【発明の属する技術分野】本発明はシリコンウェハの接
合方法に関し、詳しくは、ピエゾ抵抗型半導体圧力セン
サ、加速度センサ、アクチュエータ等のマイクロマシン
の製造プロセスにおいて、シリコン基板同士を接合する
方法に関する。
合方法に関し、詳しくは、ピエゾ抵抗型半導体圧力セン
サ、加速度センサ、アクチュエータ等のマイクロマシン
の製造プロセスにおいて、シリコン基板同士を接合する
方法に関する。
【０００２】
【従来の技術】図４は、本発明が適用されるマイクロマ
シンの一例として、ピエゾ抵抗型半導体圧力センサの構
造を示している。このセンサは微小圧力によって生ずる
センサチップの歪みを電気信号として取り出す働きを有
する。センサチップ２１と台座ガラス２２からなるセン
サ本体がプラスチックパッケージ２３に低応力のシリコ
ーン又はエポキシ系接着剤２４で固定されている。プラ
スチックパッケージ２３及び台座ガラス２２には、セン
サチップ２１に流体の圧力を導入する貫通孔２５が設け
られている。センサチップ２１の肉薄部（ダイヤフラム
部）２６には流体の圧力によって生ずる歪みを電気信号
に変換するピエゾ抵抗素子（図示せず）が備えられてい
る。プラスチックパッケージ２３にはリード２７がプリ
モールドされており、金又はアルミ製のワイヤ２８によ
ってピエゾ抵抗素子とリード２７とが電気接続されてい
る。
シンの一例として、ピエゾ抵抗型半導体圧力センサの構
造を示している。このセンサは微小圧力によって生ずる
センサチップの歪みを電気信号として取り出す働きを有
する。センサチップ２１と台座ガラス２２からなるセン
サ本体がプラスチックパッケージ２３に低応力のシリコ
ーン又はエポキシ系接着剤２４で固定されている。プラ
スチックパッケージ２３及び台座ガラス２２には、セン
サチップ２１に流体の圧力を導入する貫通孔２５が設け
られている。センサチップ２１の肉薄部（ダイヤフラム
部）２６には流体の圧力によって生ずる歪みを電気信号
に変換するピエゾ抵抗素子（図示せず）が備えられてい
る。プラスチックパッケージ２３にはリード２７がプリ
モールドされており、金又はアルミ製のワイヤ２８によ
ってピエゾ抵抗素子とリード２７とが電気接続されてい
る。
【０００３】図５は、上記のようなセンサチップ２１と
台座ガラス２２からなるセンサ本体の製造プロセスの一
例を示している。ダイヤフラム部３３及びピエゾ抵抗素
子３４を含む複数のセンサチップが形成されたセンサ基
板（ウェハ）３１と貫通孔３５が形成された複数の台座
ガラスに相当するパイレックスガラス製のガラス基板３
２とが陽極接合によって接合される。その後、ダイシン
グによって個々のセンサ本体に切り分けられる。このよ
うにして、図４に示したセンサチップ２１と台座ガラス
２２からなるセンサ本体を製造することにより、プラス
チックパッケージ２３からの応力の影響を抑え、センサ
チップ２１の高精度化が可能になる。
台座ガラス２２からなるセンサ本体の製造プロセスの一
例を示している。ダイヤフラム部３３及びピエゾ抵抗素
子３４を含む複数のセンサチップが形成されたセンサ基
板（ウェハ）３１と貫通孔３５が形成された複数の台座
ガラスに相当するパイレックスガラス製のガラス基板３
２とが陽極接合によって接合される。その後、ダイシン
グによって個々のセンサ本体に切り分けられる。このよ
うにして、図４に示したセンサチップ２１と台座ガラス
２２からなるセンサ本体を製造することにより、プラス
チックパッケージ２３からの応力の影響を抑え、センサ
チップ２１の高精度化が可能になる。
【０００４】センサ基板３１とガラス基板３２との陽極
接合は、約３００〜５００℃の真空又は窒素雰囲気中
で、ガラス基板３２とセンサ基板３１との間に４００〜
１０００Ｖ程度の直流電圧を印加し、数百グラムの荷重
を印加することによって行われる。ガラス基板３２側に
下ヒータ電極３６を設け、０Ｖ電位に維持する。一方、
センサ基板３１側に陽極ピン３７を設け、４００〜１０
００Ｖ程度の直流電圧を印加する。
接合は、約３００〜５００℃の真空又は窒素雰囲気中
で、ガラス基板３２とセンサ基板３１との間に４００〜
１０００Ｖ程度の直流電圧を印加し、数百グラムの荷重
を印加することによって行われる。ガラス基板３２側に
下ヒータ電極３６を設け、０Ｖ電位に維持する。一方、
センサ基板３１側に陽極ピン３７を設け、４００〜１０
００Ｖ程度の直流電圧を印加する。
【０００５】
【発明が解決しようとする課題】上記のような陽極接合
によってセンサ基板３１とガラス基板３２とを接合する
方法では、台座ガラスとなるガラス基板３２の熱膨張係
数とセンサ基板（シリコンウェハ）３１の熱膨張係数と
のわずかな相違に起因する問題があった。すなわち、接
合されたセンサ基板３１とガラス基板３２とをダイシン
グによって切り分けてできたセンサチップ２１と台座ガ
ラス２２からなるセンサ本体には、上記の熱膨張係数の
違いに起因する応力が内在しているために、センサ本体
がオフセット電圧を有する。また、出力スパンの温度特
性の変動も無視できない。
によってセンサ基板３１とガラス基板３２とを接合する
方法では、台座ガラスとなるガラス基板３２の熱膨張係
数とセンサ基板（シリコンウェハ）３１の熱膨張係数と
のわずかな相違に起因する問題があった。すなわち、接
合されたセンサ基板３１とガラス基板３２とをダイシン
グによって切り分けてできたセンサチップ２１と台座ガ
ラス２２からなるセンサ本体には、上記の熱膨張係数の
違いに起因する応力が内在しているために、センサ本体
がオフセット電圧を有する。また、出力スパンの温度特
性の変動も無視できない。
【０００６】そこで、台座ガラスに代えて、センサ基板
３１と同じ材質のシリコンウェハで台座を形成すること
が考えられる。この場合、センサ基板３１と台座となる
シリコン基板（以下、台座基板という）を接合する方法
として、Ａｕ−Ｓｉ共晶結合による方法がある。
３１と同じ材質のシリコンウェハで台座を形成すること
が考えられる。この場合、センサ基板３１と台座となる
シリコン基板（以下、台座基板という）を接合する方法
として、Ａｕ−Ｓｉ共晶結合による方法がある。
【０００７】図６は、Ａｕ−Ｓｉ共晶結合によるセンサ
基板３１と台座基板４１との接合を示している。まず、
センサ基板３１の接合面にスパッタリング又は蒸着によ
ってＡｕ層４２を数μｍの厚さに形成する。この後、Ａ
ｕ−Ｓｉ共晶温度３６３℃より高い温度（約４００℃）
の雰囲気中でセンサ基板３１のＡｕ層４２と台座基板４
１の接合面とを重ねて数ｋｇ／ｃｍ2から数十ｋｇ／ｃ
ｍ2の加重を印加することにより、Ａｕ−Ｓｉ共晶結合
を形成する。
基板３１と台座基板４１との接合を示している。まず、
センサ基板３１の接合面にスパッタリング又は蒸着によ
ってＡｕ層４２を数μｍの厚さに形成する。この後、Ａ
ｕ−Ｓｉ共晶温度３６３℃より高い温度（約４００℃）
の雰囲気中でセンサ基板３１のＡｕ層４２と台座基板４
１の接合面とを重ねて数ｋｇ／ｃｍ2から数十ｋｇ／ｃ
ｍ2の加重を印加することにより、Ａｕ−Ｓｉ共晶結合
を形成する。
【０００８】このように、センサ基板３１と同じ材質の
シリコンウェハで台座を形成すれば、従来のようにガラ
スで台座を形成する場合の熱膨張係数の違いに起因する
問題は解消される。
シリコンウェハで台座を形成すれば、従来のようにガラ
スで台座を形成する場合の熱膨張係数の違いに起因する
問題は解消される。
【０００９】しかしながら、Ａｕ−Ｓｉ共晶結合の場
合、図６中に矢印で示すように、Ａｕ層４２中のＡｕ原
子がセンサ基板３１及び台座基板４１のシリコンバルク
内部へ拡散し、その結果、接合面にボイドが発生すると
いった別の問題がある。接合面にボイドが発生すると、
接合強度が弱くなり接合界面での剥離が生ずるおそれが
ある。
合、図６中に矢印で示すように、Ａｕ層４２中のＡｕ原
子がセンサ基板３１及び台座基板４１のシリコンバルク
内部へ拡散し、その結果、接合面にボイドが発生すると
いった別の問題がある。接合面にボイドが発生すると、
接合強度が弱くなり接合界面での剥離が生ずるおそれが
ある。
【００１０】本発明は上記のような問題を解決し、圧力
センサにおいてセンサ基板と同じ材質のシリコンウェハ
で台座を形成する場合のように、シリコン基板同士を接
合する際に、接合面におけるボイドの発生を抑え、接合
界面での剥離等のおそれがないシリコンウェハの接合方
法を提供することを目的とする。
センサにおいてセンサ基板と同じ材質のシリコンウェハ
で台座を形成する場合のように、シリコン基板同士を接
合する際に、接合面におけるボイドの発生を抑え、接合
界面での剥離等のおそれがないシリコンウェハの接合方
法を提供することを目的とする。
【００１１】
【課題を解決するための手段】本発明によるシリコンウ
ェハの接合方法は、回路素子が形成された第１のシリコ
ン基板と台座となる第２のシリコン基板とを重ね合わせ
て接合するシリコンウェハの接合方法であって、前記第
１のシリコン基板にＡｕの拡散を防止する拡散防止層を
形成し、その上にＡｕ層を形成し、前記第２のシリコン
基板にＡｕの拡散を防止する拡散防止層を形成し、その
上にポリシリコン層を形成し、前記第１のシリコン基板
のＡｕ層と前記第２のシリコン基板のポリシリコン層と
を重ね、所定の荷重及びＡｕ−Ｓｉ共晶温度以上の温度
を加えて両シリコン基板を接合することを特徴とする。
ェハの接合方法は、回路素子が形成された第１のシリコ
ン基板と台座となる第２のシリコン基板とを重ね合わせ
て接合するシリコンウェハの接合方法であって、前記第
１のシリコン基板にＡｕの拡散を防止する拡散防止層を
形成し、その上にＡｕ層を形成し、前記第２のシリコン
基板にＡｕの拡散を防止する拡散防止層を形成し、その
上にポリシリコン層を形成し、前記第１のシリコン基板
のＡｕ層と前記第２のシリコン基板のポリシリコン層と
を重ね、所定の荷重及びＡｕ−Ｓｉ共晶温度以上の温度
を加えて両シリコン基板を接合することを特徴とする。
【００１２】上記のような接合方法によれば、Ａｕ層中
のＡｕ原子の第１又は第２のシリコン基板の内部への拡
散がそれぞれのシリコン基板に形成された拡散防止層に
よって抑制される。その結果、接合面におけるボイドの
発生が抑えられ、強固な接合が実現する。
のＡｕ原子の第１又は第２のシリコン基板の内部への拡
散がそれぞれのシリコン基板に形成された拡散防止層に
よって抑制される。その結果、接合面におけるボイドの
発生が抑えられ、強固な接合が実現する。
【００１３】上記の拡散防止層は、Ｔｉ，Ｎｉ，Ｃｒ，
Ｗ，Ａｌの少なくともいずれか１つを含む金属薄膜で形
成することが好ましい。あるいは、拡散防止層をシリコ
ン酸化膜で形成することも好ましい。シリコン基板に酸
素イオンを高エネルギーでイオン注入した後、アニール
処理を行うことによりシリコン酸化膜を形成する。拡散
防止層をシリコン窒化膜、ＳｉＣ層、又はアルミナ層で
形成してもよい。
Ｗ，Ａｌの少なくともいずれか１つを含む金属薄膜で形
成することが好ましい。あるいは、拡散防止層をシリコ
ン酸化膜で形成することも好ましい。シリコン基板に酸
素イオンを高エネルギーでイオン注入した後、アニール
処理を行うことによりシリコン酸化膜を形成する。拡散
防止層をシリコン窒化膜、ＳｉＣ層、又はアルミナ層で
形成してもよい。
【００１４】別の好ましい方法として、拡散防止層を形
成するステップにおいて、ＢＦ2をイオン注入すること
によりボロンを高濃度に注入したボロン拡散層を形成し
てもよい。あるいは、拡散防止層を、ＳＯＩウェハの中
間酸化膜であるＳｉＯ2層で形成することも好ましい。
さらに別の方法として、ポリシリコン層の下の拡散防止
層をＡｕリッチ層で形成することも好ましい。
成するステップにおいて、ＢＦ2をイオン注入すること
によりボロンを高濃度に注入したボロン拡散層を形成し
てもよい。あるいは、拡散防止層を、ＳＯＩウェハの中
間酸化膜であるＳｉＯ2層で形成することも好ましい。
さらに別の方法として、ポリシリコン層の下の拡散防止
層をＡｕリッチ層で形成することも好ましい。
【００１５】
【発明の実施の形態】以下、図面を参照しながら本発明
の実施形態を説明する。
の実施形態を説明する。
【００１６】図１から図３は、本発明に係るシリコンウ
ェハの接合方法をピエゾ抵抗型半導体圧力センサの製造
プロセスに適用した実施形態を示している。
ェハの接合方法をピエゾ抵抗型半導体圧力センサの製造
プロセスに適用した実施形態を示している。
【００１７】図１は本実施形態におけるセンサ基板１の
断面を示している。センサ基板１の肉薄部（ダイヤフラ
ム部）２には歪みを電気信号に変換するピエゾ抵抗素子
３が埋め込まれている。図２に示す台座基板１１との接
合面となる部分（肉厚部）には、Ａｕ原子の拡散を防止
する拡散防止層（バリア層）４が数千オングストローム
から約１μｍの厚さになるように形成され、この拡散防
止層４の上にＡｕ層５がスパッタリング又は蒸着により
数μｍの厚さになるように形成されている。メッキによ
って、Ａｕ層５の厚さをさらに増加してもよい。実際の
プロセスでは通常、センサ基板１の全体に拡散防止層４
及びＡｕ層５を形成した後、レジスト付与、ドライエッ
チング、レジスト除去等の作業を行って、これら拡散防
止層４及びＡｕ層５を部分的に除去し、その後ＫＯＨ水
溶液、ＴＭＡＨ液（tetra methylammonium hydro oxide
solution）等でセンサ基板１をケミカルエッチングし
て、ダイヤフラム部２を形成する。その他、サンドブラ
スト法、リフトオフ法等の種々の公知のプロセスを使用
することができる。
断面を示している。センサ基板１の肉薄部（ダイヤフラ
ム部）２には歪みを電気信号に変換するピエゾ抵抗素子
３が埋め込まれている。図２に示す台座基板１１との接
合面となる部分（肉厚部）には、Ａｕ原子の拡散を防止
する拡散防止層（バリア層）４が数千オングストローム
から約１μｍの厚さになるように形成され、この拡散防
止層４の上にＡｕ層５がスパッタリング又は蒸着により
数μｍの厚さになるように形成されている。メッキによ
って、Ａｕ層５の厚さをさらに増加してもよい。実際の
プロセスでは通常、センサ基板１の全体に拡散防止層４
及びＡｕ層５を形成した後、レジスト付与、ドライエッ
チング、レジスト除去等の作業を行って、これら拡散防
止層４及びＡｕ層５を部分的に除去し、その後ＫＯＨ水
溶液、ＴＭＡＨ液（tetra methylammonium hydro oxide
solution）等でセンサ基板１をケミカルエッチングし
て、ダイヤフラム部２を形成する。その他、サンドブラ
スト法、リフトオフ法等の種々の公知のプロセスを使用
することができる。
【００１８】図２は、本実施形態における台座基板１１
の断面を示している。台座基板１１には、各センサの台
座に１個ずつ対応するように、貫通孔１２が所定のピッ
チで形成されている。貫通孔１２は、図１のセンサ基板
１と接合した状態で、流体の圧力をセンサのダイヤフラ
ム部２に導入する働きを有する。貫通孔１２は、超音波
ホーン加工、サンドブラスト、ケミカルエッチング等の
方法によって形成することができる。
の断面を示している。台座基板１１には、各センサの台
座に１個ずつ対応するように、貫通孔１２が所定のピッ
チで形成されている。貫通孔１２は、図１のセンサ基板
１と接合した状態で、流体の圧力をセンサのダイヤフラ
ム部２に導入する働きを有する。貫通孔１２は、超音波
ホーン加工、サンドブラスト、ケミカルエッチング等の
方法によって形成することができる。
【００１９】台座基板１１の表面には、貫通孔１２の部
分を除いて、拡散防止層１３及びポリシリコン層１４が
形成されている。まず拡散防止層１３を数千オングスト
ロームから約１μｍの厚さになるように形成し、その上
にポリシリコン層１４を数千オングストロームから約１
μｍの厚さになるように形成する。ポリシリコン層１４
は、温度６００〜６５０℃にて減圧ＣＶＤ法（１００％
ＳｉＨ4をガス厚２０〜２００Ｐａで分解）により形成
することができる。ポリシリコン層１４の形成法として
は、単結晶シリコンやアモルファスシリコンの層を形成
する方法を用いてもよい。なお、実際のプロセスでは、
例えば、台座基板１１の全体に拡散防止層１３及びポリ
シリコン層１４を形成した後、レジスト付与、ドライエ
ッチング、レジスト除去等の作業を行って、これら拡散
防止層１３及びポリシリコン層１４を部分的に除去し、
その後ＫＯＨ水溶液、ＴＭＡＨ液等で台座基板１１をケ
ミカルエッチングして、貫通孔１２を形成することにな
る。また、逆に、まず台座基板１１にケミカルエッチン
グで貫通孔１２を形成した後、この貫通孔１２をワック
スや柱状ピンを用いてマスク（穴埋め）し、次いで、メ
タライズして拡散防止層１３及びポリシリコン層１４
を、貫通孔１２の部分を除いた部分に形成し、次いで貫
通孔１２をマスクしていたものを取り除くようにしても
よい。
分を除いて、拡散防止層１３及びポリシリコン層１４が
形成されている。まず拡散防止層１３を数千オングスト
ロームから約１μｍの厚さになるように形成し、その上
にポリシリコン層１４を数千オングストロームから約１
μｍの厚さになるように形成する。ポリシリコン層１４
は、温度６００〜６５０℃にて減圧ＣＶＤ法（１００％
ＳｉＨ4をガス厚２０〜２００Ｐａで分解）により形成
することができる。ポリシリコン層１４の形成法として
は、単結晶シリコンやアモルファスシリコンの層を形成
する方法を用いてもよい。なお、実際のプロセスでは、
例えば、台座基板１１の全体に拡散防止層１３及びポリ
シリコン層１４を形成した後、レジスト付与、ドライエ
ッチング、レジスト除去等の作業を行って、これら拡散
防止層１３及びポリシリコン層１４を部分的に除去し、
その後ＫＯＨ水溶液、ＴＭＡＨ液等で台座基板１１をケ
ミカルエッチングして、貫通孔１２を形成することにな
る。また、逆に、まず台座基板１１にケミカルエッチン
グで貫通孔１２を形成した後、この貫通孔１２をワック
スや柱状ピンを用いてマスク（穴埋め）し、次いで、メ
タライズして拡散防止層１３及びポリシリコン層１４
を、貫通孔１２の部分を除いた部分に形成し、次いで貫
通孔１２をマスクしていたものを取り除くようにしても
よい。
【００２０】図３は、上記のようにして作製したセンサ
基板１と台座基板１１とを重ね合わせて接合した状態を
示す断面図である。センサ基板１のＡｕ層５と台座基板
１１のポリシリコン層１４とを重ねる。この際、センサ
基板１のダイヤフラム部２の中心部と台座基板１１の貫
通孔１２とがほぼ一致するように位置合わせが行われ
る。そして、約４００〜５００℃の真空又は窒素ガス雰
囲気中で、センサ基板１と台座基板１１とが互いに押し
合う方向に数ｋｇ／ｃｍ2から数十ｋｇ／ｃｍ2の荷重を
加える。この結果、Ａｕ−Ｓｉ共晶結合によってセンサ
基板１と台座基板１１とが互いに接合される。接合に際
して、Ａｕ原子のポリシリコン層への拡散を促進するた
めに、センサ基板１側に数百ボルトの直流電圧を印加し
てもよい。
基板１と台座基板１１とを重ね合わせて接合した状態を
示す断面図である。センサ基板１のＡｕ層５と台座基板
１１のポリシリコン層１４とを重ねる。この際、センサ
基板１のダイヤフラム部２の中心部と台座基板１１の貫
通孔１２とがほぼ一致するように位置合わせが行われ
る。そして、約４００〜５００℃の真空又は窒素ガス雰
囲気中で、センサ基板１と台座基板１１とが互いに押し
合う方向に数ｋｇ／ｃｍ2から数十ｋｇ／ｃｍ2の荷重を
加える。この結果、Ａｕ−Ｓｉ共晶結合によってセンサ
基板１と台座基板１１とが互いに接合される。接合に際
して、Ａｕ原子のポリシリコン層への拡散を促進するた
めに、センサ基板１側に数百ボルトの直流電圧を印加し
てもよい。
【００２１】この際、Ａｕ層５中のＡｕ原子のセンサ基
板１又は台座基板１１の内部への拡散が拡散防止層４，
１３によって抑制される。その結果、接合面におけるボ
イドの発生が抑えられ、強固な接合が実現する。
板１又は台座基板１１の内部への拡散が拡散防止層４，
１３によって抑制される。その結果、接合面におけるボ
イドの発生が抑えられ、強固な接合が実現する。
【００２２】上記の拡散防止層４，１３は、Ｔｉ，Ｎ
ｉ，Ｃｒ，Ｗ，Ａｌ，Ｍｏのように、Ａｕより熱拡散速
度が遅い金属のスパッタリングにより形成することがで
きる。金属の熱拡散速度は、アレニウスの式Ｄ＝Ｄ0ｅ
ｘｐ（−Ｕ／ＲＴ）に従い、頻度因数子Ｄ0は、Ａｕが
０．０９１、Ｎｉが２．７、Ａｇが０．４４、Ｃｕが
０．６２（単位は１０-4×ｍ2×ｓ-1）である。頻度因
子Ｄ0が小さいほど、熱拡散速度が速い。したがって、
Ｎｉのように、Ａｕに比べて頻度因数Ｄ0が十分大きい
金属を選択することが好ましい。
ｉ，Ｃｒ，Ｗ，Ａｌ，Ｍｏのように、Ａｕより熱拡散速
度が遅い金属のスパッタリングにより形成することがで
きる。金属の熱拡散速度は、アレニウスの式Ｄ＝Ｄ0ｅ
ｘｐ（−Ｕ／ＲＴ）に従い、頻度因数子Ｄ0は、Ａｕが
０．０９１、Ｎｉが２．７、Ａｇが０．４４、Ｃｕが
０．６２（単位は１０-4×ｍ2×ｓ-1）である。頻度因
子Ｄ0が小さいほど、熱拡散速度が速い。したがって、
Ｎｉのように、Ａｕに比べて頻度因数Ｄ0が十分大きい
金属を選択することが好ましい。
【００２３】別の実施形態として、上記の実施形態にお
ける拡散防止層４，１３をシリコン酸化膜（ＳｉＯ2）
で形成してもよい。まず、拡散防止層となるシリコン基
板表面に酸素イオンを注入し、これにアニール処理を施
すことにより、ＳｉＯ2薄膜を形成する。イオン注入の
加速エネルギーを例えば１５０ｅＶ、ドーズ量を１．２
×１０18／ｃｍ2に設定し、その後のアニール処理を４
００〜８００℃で行うことにより、約０．２μｍ厚のＳ
ｉＯ2層を深さ約０．２〜０．５μｍの位置に形成する
ことができる。このＳｉＯ2層がＡｕ原子の拡散防止層
となる。
ける拡散防止層４，１３をシリコン酸化膜（ＳｉＯ2）
で形成してもよい。まず、拡散防止層となるシリコン基
板表面に酸素イオンを注入し、これにアニール処理を施
すことにより、ＳｉＯ2薄膜を形成する。イオン注入の
加速エネルギーを例えば１５０ｅＶ、ドーズ量を１．２
×１０18／ｃｍ2に設定し、その後のアニール処理を４
００〜８００℃で行うことにより、約０．２μｍ厚のＳ
ｉＯ2層を深さ約０．２〜０．５μｍの位置に形成する
ことができる。このＳｉＯ2層がＡｕ原子の拡散防止層
となる。
【００２４】更に別の実施形態として、拡散防止層４，
１３をシリコン窒化膜で形成してもよい。プラズマＣＶ
Ｄ（化学蒸着法）により、シリコン窒化膜を数千オング
ストロームの厚さになるように形成することが好まし
い。
１３をシリコン窒化膜で形成してもよい。プラズマＣＶ
Ｄ（化学蒸着法）により、シリコン窒化膜を数千オング
ストロームの厚さになるように形成することが好まし
い。
【００２５】更に別の実施形態では、拡散防止層４，１
３として、ＣＶＤによりＳｉＣ層を数千オングストロー
ムの厚さになるように形成する。あるいは、ＲＦマグネ
トロンスパッタリングにより、Ａｌ2Ｏ3膜、Ａｌ2Ｏ3・
ＳｉＯ2膜、Ａｌ2Ｏ3・Ｐ2Ｏ 5・ＳｉＯ2層のようなアル
ミナ層を形成してもよい。
３として、ＣＶＤによりＳｉＣ層を数千オングストロー
ムの厚さになるように形成する。あるいは、ＲＦマグネ
トロンスパッタリングにより、Ａｌ2Ｏ3膜、Ａｌ2Ｏ3・
ＳｉＯ2膜、Ａｌ2Ｏ3・Ｐ2Ｏ 5・ＳｉＯ2層のようなアル
ミナ層を形成してもよい。
【００２６】更に別の実施形態では、拡散防止層となる
シリコン基板表面にＢＦ2をイオン注入し、約０．２〜
０．３μｍの深さにボロン（Ｂ）層を数千オングストロ
ームの厚さになるように形成する。ＢＦ2はイオン注入
するとＢ+とフッ素に解離し、Ｂ+のみが打ち込まれる。
例えば、注入エネルギーを１００ｋｅＶ、ドーズ量を２
×１０15／ｃｍ2に設定し、注入後約８００℃で数十分
程度アニール処理を行えばよい。
シリコン基板表面にＢＦ2をイオン注入し、約０．２〜
０．３μｍの深さにボロン（Ｂ）層を数千オングストロ
ームの厚さになるように形成する。ＢＦ2はイオン注入
するとＢ+とフッ素に解離し、Ｂ+のみが打ち込まれる。
例えば、注入エネルギーを１００ｋｅＶ、ドーズ量を２
×１０15／ｃｍ2に設定し、注入後約８００℃で数十分
程度アニール処理を行えばよい。
【００２７】更に別の実施形態では、台座基板１１とし
て貼り合わせＳＯＩ(Silicon on Insulator)ウェハを用
い、この中間酸化膜（約０．５μｍ〜２μｍ）を拡散防
止層として用いる。ＳＯＩウェハは、支持層側のベース
ウェハの表面を約１０５０℃で酸化して厚さ数μｍのシ
リコン熱酸化膜を形成し、次に活性層側のボンドウェハ
をベースウェハに重ねて約１１００℃の熱処理によって
両ウェハを結合し、ボンドウェハを数μｍ〜約２０μｍ
の厚さまで表面研磨することにより得られる。つまり、
ＳＯＩウェハは２枚のシリコンウェハの間にＳｉＯ2の
絶縁酸化膜（中間酸化膜）が挟まれた構造を有し、本実
施形態ではこの中間酸化膜を拡散防止層として用いる。
シリコン活性層の厚みは６〜１５μｍ程度でよい。な
お、センサ基板１側は最初に説明した実施形態と同様
に、数千オングストロームから約１μｍの厚さの金属薄
膜を拡散防止層４として形成し、その上に数μｍの厚さ
のＡｕ層５を形成する。
て貼り合わせＳＯＩ(Silicon on Insulator)ウェハを用
い、この中間酸化膜（約０．５μｍ〜２μｍ）を拡散防
止層として用いる。ＳＯＩウェハは、支持層側のベース
ウェハの表面を約１０５０℃で酸化して厚さ数μｍのシ
リコン熱酸化膜を形成し、次に活性層側のボンドウェハ
をベースウェハに重ねて約１１００℃の熱処理によって
両ウェハを結合し、ボンドウェハを数μｍ〜約２０μｍ
の厚さまで表面研磨することにより得られる。つまり、
ＳＯＩウェハは２枚のシリコンウェハの間にＳｉＯ2の
絶縁酸化膜（中間酸化膜）が挟まれた構造を有し、本実
施形態ではこの中間酸化膜を拡散防止層として用いる。
シリコン活性層の厚みは６〜１５μｍ程度でよい。な
お、センサ基板１側は最初に説明した実施形態と同様
に、数千オングストロームから約１μｍの厚さの金属薄
膜を拡散防止層４として形成し、その上に数μｍの厚さ
のＡｕ層５を形成する。
【００２８】更に別の実施形態では、台座基板１１の拡
散防止層１３として、Ａｕリッチ層を用いる。まず、台
座基板１１にスパッタリング又は蒸着によりＡｕリッチ
層１３を数千オングストロームから約１μｍの厚さにな
るように形成し、この上にポリシリコン層１４を形成す
る。センサ基板１側は最初に説明した実施形態と同様
に、数千オングストロームから約１μｍの厚さの金属薄
膜を拡散防止層４として形成し、その上に数μｍの厚さ
のＡｕ層５を形成する。
散防止層１３として、Ａｕリッチ層を用いる。まず、台
座基板１１にスパッタリング又は蒸着によりＡｕリッチ
層１３を数千オングストロームから約１μｍの厚さにな
るように形成し、この上にポリシリコン層１４を形成す
る。センサ基板１側は最初に説明した実施形態と同様
に、数千オングストロームから約１μｍの厚さの金属薄
膜を拡散防止層４として形成し、その上に数μｍの厚さ
のＡｕ層５を形成する。
【００２９】この実施形態では、センサ基板１と台座基
板１１とを前述のようにして接合する際、センサ基板１
のＡｕ層５中のＡｕ原子が拡散して台座基板１１のポリ
シリコン層１４に達し、台座基板１１のバルク（本体シ
リコン層）中に拡散しようとする。このとき、拡散で欠
乏するＡｕ原子がＡｕリッチ層１３から補充される。こ
の結果、接合界面のＡｕ原子の欠乏が回避され、Ａｕ−
Ｓｉ共晶結合が確実に形成される。
板１１とを前述のようにして接合する際、センサ基板１
のＡｕ層５中のＡｕ原子が拡散して台座基板１１のポリ
シリコン層１４に達し、台座基板１１のバルク（本体シ
リコン層）中に拡散しようとする。このとき、拡散で欠
乏するＡｕ原子がＡｕリッチ層１３から補充される。こ
の結果、接合界面のＡｕ原子の欠乏が回避され、Ａｕ−
Ｓｉ共晶結合が確実に形成される。
【００３０】なお、本発明によるシリコンウェハの接合
方法はピエゾ抵抗型半導体圧力センサの製造プロセスに
限らず、加速度センサやアクチュエータ等のマイクロマ
シンの製造プロセスにも広く適用することが可能であ
る。
方法はピエゾ抵抗型半導体圧力センサの製造プロセスに
限らず、加速度センサやアクチュエータ等のマイクロマ
シンの製造プロセスにも広く適用することが可能であ
る。
【００３１】
【発明の効果】以上に説明したように、本発明のシリコ
ンウェハの接合方法によれば、第１のシリコン基板に形
成したＡｕ層と第２のシリコン基板に形成したポリシリ
コン層とを接合する際に、Ａｕ層中のＡｕ原子の拡散が
それぞれの基板に形成された拡散防止層によって抑制さ
れるので、接合面におけるボイドの発生が抑えられ、強
固な接合が実現する。また、この接合方法を用いて半導
体圧力センサの台座部分をセンサ基板と同じ材質のシリ
コンウェハで形成すれば、ガラスで台座部分を形成した
ときのような熱膨張係数の違いによる内部応力の発生を
防ぎ、センサの特性を向上することができる。
ンウェハの接合方法によれば、第１のシリコン基板に形
成したＡｕ層と第２のシリコン基板に形成したポリシリ
コン層とを接合する際に、Ａｕ層中のＡｕ原子の拡散が
それぞれの基板に形成された拡散防止層によって抑制さ
れるので、接合面におけるボイドの発生が抑えられ、強
固な接合が実現する。また、この接合方法を用いて半導
体圧力センサの台座部分をセンサ基板と同じ材質のシリ
コンウェハで形成すれば、ガラスで台座部分を形成した
ときのような熱膨張係数の違いによる内部応力の発生を
防ぎ、センサの特性を向上することができる。
【図１】本発明の接合方法を用いて製造するピエゾ抵抗
型半導体圧力センサにおけるセンサ基板の断面図であ
る。
型半導体圧力センサにおけるセンサ基板の断面図であ
る。
【図２】ピエゾ抵抗型半導体圧力センサにおける台座基
板の断面図である。
板の断面図である。
【図３】センサ基板と台座基板とを重ね合わせて接合し
た状態を示す断面図である。
た状態を示す断面図である。
【図４】従来のピエゾ抵抗型半導体圧力センサの断面図
である。
である。
【図５】従来のセンサチップと台座ガラスからなるセン
サ本体の製造プロセスの一例を示す断面図である。
サ本体の製造プロセスの一例を示す断面図である。
【図６】センサ本体の製造プロセスの別の例（比較例）
を示す断面図である。
を示す断面図である。
１ センサ基板(第１のシリコン基板) ２ 肉薄部（ダイヤフラム部） ３ ピエゾ抵抗素子 ４，１３ 拡散防止層 ５ Ａｕ層 １１ 台座基板(第２のシリコン基板) １２ 貫通孔 １４ ポリシリコン層
───────────────────────────────────────────────────── フロントページの続き (72)発明者 片岡 万士 大阪府門真市大字門真1048番地松下電工株 式会社内 Ｆターム(参考） 4M112 AA01 BA01 CA15 DA04 DA06 DA08 DA09 DA10 DA14 DA18 EA02 EA04 EA06 EA07 EA08 EA11 5F047 AA00 AB08 AB09 AB10 BA42 BC01 BC02
Claims (9)
- 【請求項１】回路素子が形成された第１のシリコン基板
と、台座となる第２のシリコン基板とを重ね合わせて接
合するシリコンウェハの接合方法であって、 前記第１のシリコン基板にＡｕの拡散を防止する拡散防
止層を形成し、その上にＡｕ層を形成し、 前記第２のシリコン基板にＡｕの拡散を防止する拡散防
止層を形成し、その上にポリシリコン層を形成し、 前記第１のシリコン基板のＡｕ層と前記第２のシリコン
基板のポリシリコン層とを重ね、所定の荷重及びＡｕ−
Ｓｉ共晶温度以上の温度を加えて両シリコン基板を接合
することを特徴とするシリコンウェハの接合方法。 - 【請求項２】前記拡散防止層をＴｉ，Ｎｉ，Ｃｒ，Ｗ，
Ａｌの少なくともいずれか１つを含む金属薄膜で形成す
ることを特徴とする請求項１記載のシリコンウェハの接
合方法。 - 【請求項３】前記拡散防止層を形成するステップにおい
て、シリコン基板に酸素イオンを高エネルギーでイオン
注入した後、アニール処理を行うことによりシリコン酸
化膜を形成することを特徴とする請求項１記載のシリコ
ンウェハの接合方法。 - 【請求項４】前記拡散防止層をシリコン窒化膜で形成す
ることを特徴とする請求項１記載のシリコンウェハの接
合方法。 - 【請求項５】前記拡散防止層をＳｉＣ層で形成すること
を特徴とする請求項１記載のシリコンウェハの接合方
法。 - 【請求項６】前記拡散防止層をアルミナ層で形成するこ
とを特徴とする請求項１記載のシリコンウェハの接合方
法。 - 【請求項７】前記拡散防止層を形成するステップにおい
て、ＢＦ2をイオン注入することによりボロンを高濃度
に注入したボロン拡散層を形成することを特徴とする請
求項１記載のシリコンウェハの接合方法。 - 【請求項８】前記拡散防止層を、ＳＯＩウェハの中間酸
化膜であるＳｉＯ2層で形成することを特徴とする請求
項１記載のシリコンウェハの接合方法。 - 【請求項９】前記ポリシリコン層の下の拡散防止層をＡ
ｕリッチ層で形成することを特徴とする請求項１記載の
シリコンウェハの接合方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP33547999A JP2001155976A (ja) | 1999-11-26 | 1999-11-26 | シリコンウェハの接合方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP33547999A JP2001155976A (ja) | 1999-11-26 | 1999-11-26 | シリコンウェハの接合方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2001155976A true JP2001155976A (ja) | 2001-06-08 |
Family
ID=18289040
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP33547999A Pending JP2001155976A (ja) | 1999-11-26 | 1999-11-26 | シリコンウェハの接合方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2001155976A (ja) |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005079264A (ja) * | 2003-08-29 | 2005-03-24 | Shin Etsu Handotai Co Ltd | 発光素子 |
| JP2009289838A (ja) * | 2008-05-27 | 2009-12-10 | Panasonic Electric Works Co Ltd | センサ装置の製造方法 |
| EP2201831A2 (en) * | 2007-10-19 | 2010-06-30 | Barun Electronics Co., Ltd. | Bump structure with multiple layers and method of manufacture |
| JP2012002810A (ja) * | 2010-06-18 | 2012-01-05 | General Electric Co <Ge> | センサ、及びセンサを製造する方法 |
| JP2012002812A (ja) * | 2010-06-18 | 2012-01-05 | General Electric Co <Ge> | センサ、及びセンサを製造する方法 |
| JP2012127966A (ja) * | 2010-12-15 | 2012-07-05 | General Electric Co <Ge> | センサーを製作するための方法 |
| JP5518211B2 (ja) * | 2010-11-16 | 2014-06-11 | 三菱電機株式会社 | 半導体素子、半導体装置及び半導体素子の製造方法 |
-
1999
- 1999-11-26 JP JP33547999A patent/JP2001155976A/ja active Pending
Cited By (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005079264A (ja) * | 2003-08-29 | 2005-03-24 | Shin Etsu Handotai Co Ltd | 発光素子 |
| JP4697650B2 (ja) * | 2003-08-29 | 2011-06-08 | 信越半導体株式会社 | 発光素子 |
| EP2201831A2 (en) * | 2007-10-19 | 2010-06-30 | Barun Electronics Co., Ltd. | Bump structure with multiple layers and method of manufacture |
| JP2011500343A (ja) * | 2007-10-19 | 2011-01-06 | バルン・エレクトロニクス・カンパニー，リミテッド | 多層バンプ構造物及びその製造方法 |
| EP2201831A4 (en) * | 2007-10-19 | 2014-06-18 | Barun Electronics Co Ltd | MULTILAYER BUFFER STRUCTURE AND METHOD FOR THE PRODUCTION THEREOF |
| JP2009289838A (ja) * | 2008-05-27 | 2009-12-10 | Panasonic Electric Works Co Ltd | センサ装置の製造方法 |
| JP2012002810A (ja) * | 2010-06-18 | 2012-01-05 | General Electric Co <Ge> | センサ、及びセンサを製造する方法 |
| JP2012002812A (ja) * | 2010-06-18 | 2012-01-05 | General Electric Co <Ge> | センサ、及びセンサを製造する方法 |
| JP5518211B2 (ja) * | 2010-11-16 | 2014-06-11 | 三菱電機株式会社 | 半導体素子、半導体装置及び半導体素子の製造方法 |
| JP2012127966A (ja) * | 2010-12-15 | 2012-07-05 | General Electric Co <Ge> | センサーを製作するための方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100743557B1 (ko) | 조절된 내부 응력을 가지는 다층 구조체 및, 그러한구조체를 제조하는 방법 | |
| US6841861B2 (en) | MEMS package | |
| US8193069B2 (en) | Stacked structure and production method thereof | |
| US6887342B2 (en) | Field-assisted fusion bonding | |
| KR101057140B1 (ko) | 미세 매립 절연층을 가지는 실리콘-온-절연물 기판들 | |
| JPH09508493A (ja) | ウェファ基板のキャビティを含む構造とその製造方法 | |
| JP2003506892A (ja) | 過度の脆弱化ステップを有した薄層の移送方法 | |
| US5549785A (en) | Method of producing a semiconductor dynamic sensor | |
| US20090108474A1 (en) | Junction structure and method of manufacturing the same | |
| JP2001155976A (ja) | シリコンウェハの接合方法 | |
| JP3870637B2 (ja) | シリコンウェハの接合方法 | |
| JP2001150398A (ja) | シリコンウェハの接合方法 | |
| JP4532787B2 (ja) | コンデンサ型マイクロホンおよび圧力センサ | |
| US7294894B2 (en) | Micromechanical cap structure and a corresponding production method | |
| JP2005039078A (ja) | 薄板基板構造形成用ウエーハ基板、この製造方法およびｍｅｍｓ素子の製造方法 | |
| JPH11186566A (ja) | 微小装置の製造方法 | |
| US20230381815A1 (en) | Transducer device and method of manufacture | |
| JP4829161B2 (ja) | 半導体装置の製造方法 | |
| JP2000193548A (ja) | 半導体圧力センサ及びその製造方法 | |
| US20230372970A1 (en) | Transducer device and method of manufacture | |
| JPH0620984A (ja) | 半導体装置の裏面電極形成方法 | |
| JP4671699B2 (ja) | 半導体容量式加速度センサの製造方法 | |
| JPS62260371A (ja) | 半導体圧力センサの製造方法 | |
| JPH05203519A (ja) | 圧力センサの製造方法 | |
| JP5236712B2 (ja) | 半導体容量式加速度センサの製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050801 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050906 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20051107 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060926 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20061122 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20061228 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20070206 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070406 |
|
| A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20070509 |
|
| A912 | Re-examination (zenchi) completed and case transferred to appeal board |
Free format text: JAPANESE INTERMEDIATE CODE: A912 Effective date: 20070601 |