DE112011103782B4 - Halbleiterelement, Halbleitervorrichtung und Verfahren zum Herstellen eines Halbleiterelements - Google Patents

Halbleiterelement, Halbleitervorrichtung und Verfahren zum Herstellen eines Halbleiterelements Download PDF

Info

Publication number
DE112011103782B4
DE112011103782B4 DE112011103782.1T DE112011103782T DE112011103782B4 DE 112011103782 B4 DE112011103782 B4 DE 112011103782B4 DE 112011103782 T DE112011103782 T DE 112011103782T DE 112011103782 B4 DE112011103782 B4 DE 112011103782B4
Authority
DE
Germany
Prior art keywords
semiconductor element
metal layer
layer
nickel
metal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
DE112011103782.1T
Other languages
English (en)
Other versions
DE112011103782T5 (de
Inventor
Kenji Ohtsu
Taku Kusunoki
Akira Yamada
Takeharu Kuroiwa
Masayoshi Tarutani
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Publication of DE112011103782T5 publication Critical patent/DE112011103782T5/de
Application granted granted Critical
Publication of DE112011103782B4 publication Critical patent/DE112011103782B4/de
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/52—Mounting semiconductor bodies in containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
    • H01L23/4827—Materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45—Ohmic electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45—Ohmic electrodes
    • H01L29/452—Ohmic electrodes on AIII-BV compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/0445—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising crystalline silicon carbide
    • H01L21/048—Making electrodes
    • H01L21/0485—Ohmic electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04026—Bonding areas specifically adapted for layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05155—Nickel [Ni] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05163—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05166—Titanium [Ti] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05163—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/0517—Zirconium [Zr] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05163—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05171—Chromium [Cr] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05163—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05179—Niobium [Nb] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05163—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/0518—Molybdenum [Mo] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05163—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05181—Tantalum [Ta] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05639—Silver [Ag] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05644—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05647—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05663—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05669—Platinum [Pt] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05663—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05678—Iridium [Ir] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29005—Structure
    • H01L2224/29006—Layer connector larger than the underlying bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29075—Plural core members
    • H01L2224/2908—Plural core members being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H01L2224/293—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29338—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/29339—Silver [Ag] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/3201—Structure
    • H01L2224/32012—Structure relative to the bonding area, e.g. bond pad
    • H01L2224/32013—Structure relative to the bonding area, e.g. bond pad the layer connector being larger than the bonding area, e.g. bond pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/832—Applying energy for connecting
    • H01L2224/83201—Compression bonding
    • H01L2224/83203—Thermocompression bonding, e.g. diffusion bonding, pressure joining, thermocompression welding or solid-state welding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8338—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/83399—Material
    • H01L2224/834—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/83438—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/83439—Silver [Ag] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8384—Sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic System
    • H01L29/1608—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01024—Chromium [Cr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0104—Zirconium [Zr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01041—Niobium [Nb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01042—Molybdenum [Mo]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01073—Tantalum [Ta]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01077—Iridium [Ir]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10254—Diamond [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/1026—Compound semiconductors
    • H01L2924/1027—IV
    • H01L2924/10272—Silicon Carbide [SiC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/1026—Compound semiconductors
    • H01L2924/1032—III-V
    • H01L2924/1033—Gallium nitride [GaN]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1203—Rectifying Diode
    • H01L2924/12032—Schottky diode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/157—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2924/15738—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950 C and less than 1550 C
    • H01L2924/15747—Copper [Cu] as principal constituent

Abstract

Halbleiterelement (1), das über eine Metall-Nanopartikel enthaltende gesinterte Schicht (9) an einer Montageplatte (15) anzubringen ist und eine Elektrode besitzt, wobei die Elektrode Folgendes aufweist:
- eine Nickel enthaltende Metallschicht (4), die Nickel enthält und auf einer Seite mindestens einer Oberfläche eines Halbleiterelement-Ausbildungsteils des Halbleiterelements (1) gebildet ist;
- eine Nickelbarrieren-Metallschicht (5), die an einer Außenseite der Nickel enthaltenden Metallschicht (4) gegenüber von der Seite zu dem Halbleiterelement-Ausbildungsteil hin gebildet ist; und
- eine Oberflächen-Metallschicht (6), die an einer Außenseite der Nickelbarrieren-Metallschicht (5) gegenüber von der Seite zu dem Halbleiterelement-Ausbildungsteil hin gebildet ist und mit der Metall-Nanopartikel enthaltenden gesinterten Schicht (9) zu verbinden ist; wobei die Nickelbarrieren-Metallschicht (5) Kupfer enthält, das zum Unterdrücken einer Diffusion des Nickels in Richtung auf die Oberflächen-Metallschicht (6) dient.

Description

  • TECHNISCHES GEBIET
  • Die vorliegende Erfindung bezieht sich auf eine Elektrodenstruktur eines Halbleiterelements, das für den Betrieb bei hohen Temperaturen ausgelegt ist.
  • STAND DER TECHNIK
  • Bei Halbleiterelementen, die bei hoher Temperatur betrieben werden können (für den Betrieb bei hohen Temperaturen kompatible Halbleiterelemente), handelt es sich in manchen Fällen um andere Elemente, als wenn diese als alleinige Elemente oder Einzelelemente gehäusemäßig untergebracht sind, die in ihrem auf Montageplatten montierten Zustand in Betrieb genommen werden.
  • Es wurden bereits zahlreiche Elektrodenstrukturen auf rückwärtigen Oberflächen von Halbleiterelementen vorgeschlagen, um die für den Betrieb bei hohen Temperaturen ausgelegten Halbleiterelemente und die Montageplatten miteinander zu verbinden, um auf diese Weise eine stabile Verbindung der für den Betrieb bei hohen Temperaturen ausgelegten Halbleiterelemente und der Montageplatten für eine lange Zeitdauer zu schaffen.
  • Beim Verbinden von Halbleiterelementen, die für den Betrieb in einem normalen Temperaturbereich ausgelegt sind, mit den Montageplatten werden diese Elemente zum Schaffen einer Pb- bzw. bleifreien Lötverbindung oder zum Realisieren einer Verbindung bei niedriger Temperatur in manchen Fällen unter Verwendung eines Lötmaterials auf Zinn-Basis (Sn), einer Paste mit Metall-Nanopartikeln und dergleichen verbunden.
  • Auch für die für den Betrieb bei hohen Temperaturen ausgelegten Halbleiterelemente wurden bereits zahlreiche Elektrodenstrukturen auf den rückwärtigen Oberflächen der Halbleiterelemente vorgeschlagen, um die für den Betrieb bei hohen Temperaturen ausgelegten Halbleiterelemente und die Montageplatten unter Verwendung eines Lötmaterials auf Zinn-Basis, einer Paste mit Metall-Nanopartikeln und dergleichen zu verbinden.
  • Ein Lötmaterial auf Zinn-Basis wird in erster Linie für eine Verbindung eines Halbleiterelements bei niedriger Temperatur verwendet und zeigt als bleifreies Lötmaterial vielversprechende Eigenschaften. Eine Paste mit Metall-Nanopartikeln enthält Metall-Nanopartikel als Hauptbestandteile und kann hinsichtlich ihres Schmelzpunktes oder ihrer Sintertemperatur auf mehrere hundert Grad Celsius oder weniger vermindert werden.
  • In Patentdokument 1 ist eine Struktur einer auf einer rückwärtigen Oberfläche vorgesehenen Elektrode eines Halbleiterelements beschrieben, bei der eine Ni- (Nickel-) Silicidschicht, eine Ti- (Titan-) Schicht (erste Metallschicht), eine Ni- (Nickel-) Schicht (zweite Metallschicht) und eine Au- (Gold-) Schicht (dritte Metallschicht) nacheinander auf ein Halbleitersubstrat geschichtet sind, das in erster Linie aus Si (Silicium) besteht.
  • Bei dem Patentdokument 1 handelt es sich um ein Dokument, das sich auf ein Halbleitersubstrat zum Verhindern des Abschälens einer Nickel-Silicidschicht (ohmsche Elektrode) auf einer rückwärtigen Oberfläche eines Halbleiterelements sowie auf ein Verfahren zum Herstellen des Halbleitersubstrats bezieht.
  • Die Struktur der an der rückwärtigen Oberfläche vorgesehenen Elektrode bei dem Patentdokument 1 zeichnet sich dadurch aus, dass sie unter Absenkung einer Temperatur zum Bilden der Nickel-Silicidschicht auf 100 °C bis 300 °C gebildet wird, nachdem der Reihe nach eine erste Nickelschicht, die Titanschicht, die zweite Nickelschicht und die Goldschicht auf das in erster Linie aus Silicium bestehende Halbleitersubstrat geschichtet worden sind, so dass ein Nickelschichtbereich in der Nickel-Silicidschicht auf einer Seite derselben verbleibt, die der Seite zum Substrat hin gegenüberliegt, und eine auf die gestapelten Metallschichten auf der verbleibenden Nickelschicht ausgeübte Belastung reduziert ist, so dass dadurch die Haftung bzw. Adhäsion derselben an dem Substrat gesteigert ist.
  • Das Patentdokument 2 betrifft eine weitere Halbleitervorrichtung. Dort weist die Halbleitervorrichtung insbesondere Folgendes auf: einen Halbleiterchip, eine auf dem Chip angeordnete Elektrodenschicht, eine auf der Elektrodenschicht angeordnete mehrlagige Metallschicht und eine Schicht aus Vorformmaterial, die die mehrlagige Metallschicht mit einem Leiterrahmen verbindet. Die Elektrodenschicht kann eine Aluminiumschicht sein, die Silizium (Si) aufweist, und die mehrlagige Metallschicht weist eine erste Schicht aus Titan, eine zweite Schicht aus Nickel, eine dritte Schicht aus Kupfer oder Chrom und eine vierte Schicht aus Gold, Palladium oder Platin auf.
  • Das Patentdokument 3 betrifft ein Verfahren zum Herstellen einer Halbleitervorrichtung, wobei eine mehrlagige Metallschicht unter Verwendung einer Metall-Nanopaste aus Silber verbunden wird. Dabei weist die mehrlagige Metallschicht eine erste Schicht aus Silber und eine zweite Schicht aus Nickel auf, die auf einer Aluminiumelektrode angeordnet ist.
  • Außerdem betrifft das Patentdokument 3 eine Halbleitervorrichtung, die Folgendes aufweist: ein SiC-Substrat; eine auf dem SiC-Substrat angeordnete Silizidschicht; und eine auf der Silizidschicht angeordnete Karbidschicht. Die Silizidschicht weist dort ein erstes Metall, und die Karbidschicht weist ein zweites Metall auf. Dabei ist das erste Metall Nickel oder eine Nickel-Legierung und das zweite Metall ist Titan, Tantal oder Wolfram.
  • LISTE DES STANDES DER TECHNIK
  • PATENTDOKUMENT
    • Patentdokument 1: Japanische Patentanmeldungs-Offenlegungsschrift JP 2009-49 144 A (4)
    • Patentdokument 2: US Patenanmeldungs-Offenlegungsschrift US 2008/0224315 A1
    • Patentdokument 3: US Patenanmeldungs-Offenlegungsschrift US 2006/0160330 A1
    • Patentdokument 4: US Patenanmeldungs-Offenlegungsschrift US 2006/0273323 A1
  • KURZBESCHREIBUNG DER ERFINDUNG
  • MIT DER ERFINDUNG ZU LÖSENDE PROBLEME
  • Wenn jedoch ein Halbleiterelement mit der vorstehend beschriebenen Elektrodenstruktur unter Verwendung einer Metall-Nanopartikel enthaltenden Paste mit einer Montageplatte verbunden wird, kommt es bei dem Nickel in der Nickelschicht (zweite Metallschicht) und dem Gold in der Goldschicht (dritte Metallschicht) zu einer Interdiffusion aufgrund eines Betriebs bei hoher Temperatur, nachdem das Element an der Montageplatte angebracht worden ist, so dass geschichtetes Nickel bzw. Schicht-Nickel, das an einer Metall-Nanopartikel enthaltenden gesinterten Schicht nicht haftet, an der obersten Oberfläche der Goldschicht entsteht, die die Oberflächenschicht der Elektrode bildet. Somit ist es schwierig, eine ausreichende Verbindungsfestigkeit mit guter Reproduzierbarkeit zwischen der Elektrode des Halbleiterelements und der Metall-Nanopartikel enthaltenden gesinterten Schicht zu erzielen.
  • Die vorliegende Erfindung ist zum Lösen des vorstehend beschriebenen Problems erfolgt, und das Ziel der vorliegenden Erfindung besteht in der Schaffung eines Halbleiterelements mit einer Elektrode, wobei das Halbleiterelement und die Metall-Nanopartikel enthaltende gesinterte Schicht für eine ausreichend lange Zeitdauer stabil haftend miteinander verbunden werden können, selbst wenn das Halbleiterelement bei hohen Temperaturen, insbesondere bei einer Temperatur von 175 °C oder mehr, betrieben wird.
  • MITTEL ZUM LÖSEN DER PROBLEME
  • Die Lösung der Aufgabe erfolgt mit einem Halbleiterelement mit den Merkmalen des Anspruchs 1, mit einer Halbleitervorrichtung mit den Merkmalen des Anspruchs 9 und mit einem Verfahren zum Herstellen eines Halbleiterelements mit den Merkmalen des Anspruchs 10. Erfindungsgemäße Weiterbildungen ergeben sich aus den Unteransprüchen.
  • WIRKUNGSWEISE DER ERFINDUNG
  • Da gemäß der vorliegenden Erfindung die Nickelbarrieren-Metallschicht, die ein Metall zum Unterdrücken der Diffusion von Nickel enthält, in der Elektrode des Halbleiterelements eingesetzt wird, lässt sich zwischen dem Halbleiterelement und der Metall-Nanopartikel enthaltenden gesinterten Schicht eine stabile Haftfestigkeit für eine lange Zeitdauer während des Betriebs des Halbleiterelements bei hoher Temperatur nach dessen Montage an der Montageplatte erzielen.
  • Figurenliste
  • In den Zeichnungen zeigen:
    • 1 eine schematische Schnittdarstellung zur Erläuterung einer Elektrode eines Halbleiterelements gemäß Ausführungsbeispiel 1 der vorliegenden Erfindung;
    • 2 eine Darstellung zur Erläuterung eines Verfahrens zum Herstellen einer Halbleitervorrichtung gemäß Ausführungsbeispiel 1 der vorliegenden Erfindung;
    • 3 eine graphische Darstellung zur Erläuterung von Arrhenius-Darstellungen des Diffusionskoeffizienten von Nickel;
    • 4 eine Tabelle zur Erläuterung der Resultate bei einem Beispiel der Erfindung und einem Vergleichsbeispiel in Listenform;
    • 5 eine Darstellung zur Erläuterung einer Struktur der Elektrode, nachdem die Halbleitervorrichtung gemäß Ausführungsbeispiel 1 der Erfindung auf einer Temperatur von 250 °C gehalten worden ist; und
    • 6 eine Darstellung zur Erläuterung einer Struktur der Elektrode, nachdem eine Halbleitervorrichtung gemäß einem Vergleichsbeispiel auf einer Temperatur von 250 °C gehalten worden ist.
  • AUSFÜHRUNGSFORMEN DER ERFINDUNG
  • Ausführungsbeispiel 1
  • 1 zeigt eine schematische Schnittdarstellung zur Erläuterung einer Elektrode eines Halbleiterelements gemäß Ausführungsbeispiel 1 der Erfindung, und 2 zeigt eine Darstellung zur Erläuterung eines Verfahrens zum Herstellen einer Halbleitervorrichtung gemäß Ausführungsbeispiel 1 der Erfindung. Bei einem Halbleiterelement 1 handelt es sich z.B. um ein Leistungs-Halbleiterelement, wie z.B. eine Schottky-Diode, einen MOS- (Metalloxid-Halbleiter-) Transistor, einen Bipolartransistor usw.
  • Die Erfindung ist bei einem Halbleiterelement anwendbar, bei dem eine Elektrode mit einer Mehrschicht-Struktur, die Metallsilicid enthält, auf einem eine Elektrode bildenden Bereich des Halbleiters gebildet ist. Bei dem Halbleiterelement 1 sind eine Metallsilicidschicht 2, eine erste Metallschicht 3, eine zweite Metallschicht 4, eine dritte Metallschicht 5 und eine vierte Metallschicht 6 nacheinander auf der einen Oberfläche eines Halbleitersubstrats 11 gebildet.
  • Es ist darauf hinzuweisen, dass bei dem Halbleitersubstrat 11 ein Halbleiterelement-Ausbildungsteil des Halbleiterelements 1, d.h. eine Struktur einer Schottky-Diode, eines MOS-Transistors, eines Bipolartransistors usw., bei der es sich nicht um die Elektrode handelt, vor dem Herstellen der Elektrode gebildet worden ist. In der vorliegenden Zeichnung ist dieser Halbleiterelement-Ausbildungsteil des Halbleiterelements 1 nicht dargestellt.
  • Bei diesem Ausführungsbeispiel 1 wird ein Siliciumcarbid-Substrat als Halbleitersubstrat 11 verwenden. Als Siliciumcarbid-Substrat kann ein allgemein bekanntes Substrat verwendet werden, das nicht notwendigerweise speziellen Einschränkungen unterliegt.
  • Auf der einen Oberfläche des Siliciumcarbid-Substrats, d.h. auf der Fläche desselben, die einen die Elektrode bildenden Bereich aufweist, sind Metallschichten, wie z.B. eine Titanschicht (Ti), eine Nickelschicht (Ni), eine Kupferschicht (Cu) und eine Goldschicht (Au) als erste Metallschicht 3, zweite Metallschicht 4, dritte Metallschicht 5 bzw. vierte Metallschicht 6 durch ein allgemein bekanntes Verfahren, wie z.B. Sputtern oder dergleichen gebildet.
  • Die Dicke einer jeden auf diese Weise gebildeten Metallschicht unterliegt zwar keinen speziellen Einschränkungen und kann somit in Anhängigkeit von der Größe des herzustellenden Halbleiterelements 1 nach Bedarf eingestellt werden, wobei diese jedoch im allgemeinen bei 10 nm bis 2000 nm liegt.
  • Beim Untersuchen oder Studieren einer Eigenschaft der Elektrode des Halbleiterelements, um eine Elektrode des Halbleiterelements zu entwickeln, ist ein solches Produkt von Nutzen, bei dem die Metallsilicidschicht 2, die erste Metallschicht 3, die zweite Metallschicht 4, die dritte Metallschicht 5 und die vierte Metallschicht 6 nacheinander auf einem Halbleitersubstrat gebildet werden, in dem kein funktionsfähiges Halbleiterelement gebildet ist.
  • Im Folgenden erfolgt die Beschreibung des Halbleiterelements 1 unter Bezugnahme auf einen Fall, in dem ein Produkt verwendet wird, bei dem eine Elektrodenstruktur auf dem Substrat 11 gebildet wird, in dem kein funktionsfähiges Halbleiterelement gebildet ist.
  • Dabei wird ein Verfahren zum Herstellen einer Elektrode des Halbleiterelements 1 beschrieben. Auf der einen Oberfläche des Siliciumcarbid-Substrats 11 wird eine Metallschicht zum Bilden der Metallsilicidschicht 2 mit einer vorbestimmten Dicke gebildet, wie z.B. 50 nm, worauf eine Wärmebehandlung in dem für die Metallsilicidschicht erforderlichen Zustand unter einer Vakuumatmosphäre folgt, um dadurch die Metallsilicidschicht 2 mit in etwa der vorbestimmten Dicke (beispielsweise etwa 50 nm) zu bilden [Schritt zum Bilden der Metallsilicidschicht].
  • Unter Verwendung eines Sputter-Verfahrens oder dergleichen wird auf der Oberfläche der Metallsilicidschicht 2 die erste Metallschicht 3 (Adhäsions-Metallschicht) gebildet, die als Adhäsionsschicht zum festen Anhaften an der Metallsilicidschicht 2 dienen soll [Schritt zum Bilden der ersten Metallschicht oder Schritt zum Bilden der Adhäsions-Metallschicht].
  • Auf einer Oberflächenseite der ersten Metallschicht 3 gegenüber von der zu dem Substrat hin gelegenen Seite wird die zweite Metallschicht 4, die Nickel enthält (Nickel enthaltende Schicht), unter Verwendung eines Sputter-Verfahrens oder dergleichen gebildet [Schritt zum Bilden der zweiten Metallschicht oder Schritt zum Bilden der Nickel enthaltenden Schicht].
  • Auf einer Oberflächenseite der zweiten Metallschicht 4 gegenüber von der zu dem Substrat hin gelegenen Oberflächenseite wird die dritte Metallschicht 5, die Kupfer enthält (Nickelbarrieren-Metallschicht), unter Verwendung eines Sputter-Verfahrens oder dergleichen gebildet [Schritt zum Bilden der dritten Metallschicht oder Schritt zum Bilden der Nickelbarrieren-Metallschicht].
  • Auf einer Oberflächenseite der dritten Metallschicht 5 gegenüber von der zu dem Substrat hin gelegenen Oberflächenseite wird die vierte Metallschicht 6, die ein Edelmetall enthält und eine Oberflächen-Metallschicht bildet, unter Verwendung eines Sputter-Verfahrens oder dergleichen gebildet [Schritt zum Bilden der vierten Metallschicht oder Schritt zum Bilden der Oberflächen-Metallschicht].
  • Als Metall zum Bilden der ersten Metallschicht 3 kann eines der Metalle Titan (Ti), Chrom (Cr), Tantal (Ta), Niob (Nb), Molybdän (Mo) und Zirkonium (Zr), oder eine Legierung, die mindestens eines der Elemente Ti, Cr, Ta, Nb, Mo und Zr enthält, verwendet werden. Für die zweite Metallschicht 4 kann Nickel-Metall oder eine Nickel enthaltende Legierung verwendet werden.
  • Für die dritte Metallschicht 5 kann ein Kupfer-Metall oder eine Kupfer enthaltende Legierung verwendet werden. Für die vierte Metallschicht 6 kann eines der Metalle Gold (Au), Platin (Pt), Silber (Ag), Iridium (Ir) and Kupfer (Cu) oder eine Legierung, die mindestens eines von Au, Pt, Ag, Ir und Cu enthält, verwendet werden.
  • Anhand der 2 wird ein Verfahren zum Herstellen einer Halbleitervorrichtung gemäß Ausführungsbeispiel 1 der Erfindung beschrieben. 2(a) zeigt eine Darstellung des Halbleiterelements und einer Montageplatte vor der Verbindung derselben miteinander, und 2(b) zeigt eine Darstellung der Halbleitervorrichtung nach der Verbindung derselben. Die Montageplatte 15 zur Montage des Halbleiterelements 1 wird folgendermaßen gebildet.
  • Auf einer Oberfläche einer Basisplatte 8 wird eine Metall-Nanopartikel enthaltende Pastenschicht 7 durch Aufdrucken oder dergleichen unter Verwendung einer Maske aus rostfreiem Stahl mit einer Öffnung bestimmter Größe gebildet, um dadurch eine Montageplatte 15 (15a) bereitzustellen. Auf der Metall-Nanopartikel enthaltenden Pastenschicht 7 wird das Halbleiterelement 1 zum Bilden einer Halbleitervorrichtung plaziert, bevor diese miteinander verbunden werden.
  • Unter Verwendung einer Verbindungseinrichtung wird die auf diese Weise gebildete Halbleitervorrichtung vor der Verbindung festgehalten, während sie bei einer vorbestimmten Temperatur für eine vorbestimme Zeitdauer mit einem bestimmten Druck beaufschlagt wird, so dass Metall-Nanopartikel in der Metall-Nanopartikel enthaltenden Pastenschicht 7 zusammen gesintert werden, um dadurch die Metall-Nanopartikel enthaltende Pastenschicht 7 in eine Metall-Nanopartikel enthaltende, gesinterte Schicht 9 umzuwandeln.
  • Danach wird die Anordnung einer Luftkühlung unterzogen, so dass die Halbleitervorrichtung 20 erzielt wird, bei der das Halbleiterelement 1 mit der Montageplatte 15 (15b), die die Metall-Nanopartikel enthaltende, gesintere Schicht 9 aufweist, verbunden wird und fest an dieser anhaftet.
  • Als Metall-Nanopartikel-Paste zum Bilden der Metall-Nanopartikel enthaltenden Pastenschicht 7 kann eine Ag-Nanopartikel-Paste oder eine Cu-Nanopartikel-Paste verwendet werden.
  • Die dritte Metallschicht 5 ist in der Lage, die Diffusion von Nickel in der zweiten Metallschicht 4 in Richtung auf die vierte Metallschicht 6 zu unterdrücken, und dient somit als Nickelbarrieren-Metallschicht. Hierbei ist erläuternd zu erwähnen, dass Kupfer (Cu) in der dritten Metallschicht 5 als Nickelbarrieren-Metall wirkt.
  • 3 zeigt eine graphische Darstellung zur Erläuterung von Arrhenius-Darstellungen des Diffusionskoeffizienten von Nickel, wobei der Diffusionkoeffizient D (cm2/s) entlang der Ordinate aufgetragen ist und der Kehrwert der absoluten Temperatur (1000/T (K-1)) entlang der Abszisse aufgetragen ist. Eine Kennlinie 31 veranschaulicht eine Charakteristik des Diffusionskoeffizienten bei der Interdiffusion von Ni und Au, und eine Kennlinie 32 veranschaulicht eine Charakteristik des Diffusionskoeffizienten bei der Diffusion von Ni in ein Kupfer-Metall.
  • Die Daten der Kennlinie 31 basieren auf 3 (im folgenden FIG. A) der Beschreibung von P.W. Lees et al. in „INTERDIFFUSION BETWEEN CONNECTOR CONTACT MATERIALS AND NICKEL DIFFUSION BARRIERS DURING PRECIPITATION HARDENING OF HIGH PERFORMANCE SPRING MATERIALS", Proceedings of the Fortieth IEEE Holm Conference on Electrical Contacts (1994) 189 (Literaturstelle 1).
  • Die Daten der Kennlinie 32 basieren auf 3 (im folgenden FIG. B) der Beschreibung von A.M. Abdul-Lettif „Investigation of interdiffusion in coppernickel bilayer thin films", Science Direct Physica B388 (2007) 107 (Literaturstelle 2). Die in 3 durch weiße Kreise dargestellten Daten entsprechen den Daten, die in FIG. A der Literaturstelle 1 als schwarze Dreiecke dargestellt sind (Lees-Korngrenze (plattiert)), und die in 3 durch einen schwarzen Kreis dargestellten Daten entsprechen den in FIG. A der Literaturstelle 1 als x dargestellten Daten.
  • Die in 3 als weiße Quadrate dargestellten Daten entsprechen den in FIG. B der Literaturstelle 2 als schwarze Rauten dargestellten Daten. Eine Referenzlinie 33 entspricht der Kennlinie 31 um einen Maßstab von 1/100 versetzt in Richtung auf die Ordinatenachse.
  • Im Folgenden werden Diffusionskoeffizienten D bei etwa 300 °C (573 K) beschrieben, die in den vorstehend genannten Literaturstellen 1 und 2 dargestellt sind. Die Literaturstelle 1 zeigt, dass der Diffusionskoeffizient bei der Interdiffusion von Ni und Au bei einer Temperatur von 315 °C (588 K) in etwa 1 × 10-13 beträgt. Dagegen zeigt die Literaturstelle 2, dass der Diffusionskoeffizient bei Diffusion von Ni in ein Kupfer-Metall bei einer Temperatur von 300 °C (573 K) 4,3 × 10-16 beträgt.
  • Bei etwa 300 °C (573 K) beträgt der Diffusionskoeffizient bei der Diffusion von Ni in ein Kupfer-Metall in etwa 1/100 des Diffusionskoeffizienten bei der Interdiffusion von Ni und Au. Das heißt, die Diffusion von Ni in Cu ist langsamer als und beträgt in etwa 1/100 der Diffusion von Ni in Au.
  • Das Einfügen einer Kupferschicht in die Elektrodenstruktur des bei hoher Temperatur betreibbaren Halbleiterelements bewirkt somit, dass die Diffusion von Ni in eine an einer Außenseite (der Oberflächenseite des Halbleiterelements) der Kupferschicht plazierte Goldschicht (ein Typ der vierten Metallschicht 6) verhindert wird, um es dadurch zu ermöglichen, dass keine Interdiffusion zwischen der Goldschicht und der Nickelschicht während der sich in der Praxis akkumulierenden Betriebszeit verursacht wird.
  • Gemäß der Struktur der Halbleiterelement-Elektrode, bei der die Kupferschicht zwischen der Goldschicht und der Nickelschicht eingefügt wird, ist es somit möglich, die Bildung von geschichtetem Nickel bzw. Schicht-Nickel, das an einer Metall-Nanopartikel enthaltenden, gesinterten Schicht 9 nicht anhaftet, an der obersten Oberfläche der Goldschicht zu vermeiden, so dass eine stabile Haftfestigkeit zwischen der Goldschicht und der Metall-Nanopartikel enthaltenden, gesinterten Schicht 9 für eine lange Zeitdauer aufrecht erhalten bleibt.
  • Als ein Element zum Bilden der vierten Metallschicht 6, die mit der Metall-Nanopartikel enthaltenden Pastenschicht 7 in Kontakt tritt und an der obersten Oberfläche der Elektrode gebildet ist, können zusätzlich zu Au auch Pt, Ag, Ir und Cu verwendet werden. Selbst wenn es sich bei dem Element zum Bilden der vierten Metallschicht 6 um Pt, Ag, Ir oder Cu handelt, dient das Einfügen einer Kupferschicht in die Struktur der Halbleiterelement-Elektrode dazu, dass die Kupferschicht das Diffundieren von Ni in die vierte Metallschicht 6, die außenseitig von der Kupferschicht angeordnet ist, verhindert.
  • Durch das Einfügen der Kupferschicht 5 zwischen der vierten Metallschicht 6 und der Nickelschicht 4 ist es somit möglich, dass kein Schicht-Nickel, welches an der Metall-Nanopartikel enthaltenden gesinterten Schicht 9 nicht haftet, an der obersten Oberfläche der vierten Metallschicht 6 entsteht, so dass eine stabile Haftfestigkeit zwischen der vierten Metallschicht 6 und der Metall-Nanopartikel enthaltenden gesinterten Schicht 9 für eine lange Zeitdauer aufrecht erhalten bleibt.
  • In 3 ist über den gesamten Temperaturbereich der eingezeichneten Kennlinie 31 der Diffusionskoeffizient D der Kennlinie 32 nahezu identisch mit dem oder geringer als der Diffusionskoeffizient der Referenzlinie 33. Somit ist über den gesamten Temperaturbereich, über den die Kennlinie 31 eingezeichnet ist, die Diffusion von Ni in Cu langsamer und beträgt etwa 1/100 der Diffusion von Ni in Au.
  • Da das in dem Siliciumcarbid-Substrat gebildete Halbleiterelement bei Temperaturen von 175 °C (448 K) oder mehr betrieben werden kann, wird es durch Einfügen der Kupferschicht zwischen die Goldschicht und die Nickelschicht der Elektrodenstruktur möglich, eine stabile Haftfestigkeit zwischen der Goldschicht und der Metall-Nanopartikel enthaltenden gesinterten Schicht 9 in einem Betriebstemperaturbereich des in dem Siliciumcarbid-Substrat gebildeten Halbleiterelements für eine lange Zeitdauer aufrechtzuerhalten.
  • Gleichermaßen besteht dann, wenn die vierte Metallschicht 6 Pt, Ag, Ir und/oder Cu enthält, die Möglichkeit, eine stabile Haftfestigkeit zwischen der vierten Metallschicht 6 und der Metall-Nanopartikel enthaltenden gesinterten Schicht 9 für eine lange Zeitdauer aufrechtzuerhalten.
  • Vorstehend ist ein Fall beschrieben worden, in dem die zweite Metallschicht 4 (die Nickel enthaltende Metallschicht) auf einer Oberfläche der ersten Metallschicht 3 (der Adhäsions-Metallschicht) gebildet wird und anschließend die dritte Metallschicht 5 (die Nickelbarrieren-Metallschicht) sowie die vierte Metallschicht 6 (die Oberflächen-Metallschicht) nacheinander gebildet werden.
  • Es ist jedoch ausreichend, die dritte Metallschicht 5 (die Nickelbarrieren-Metallschicht) an einer Außenseite der zweiten Metallschicht 4 (der Nickel enthaltenden Metallschicht) gegenüber der Seite zu dem Halbleiterelement-Ausbildungsteil hin zu bilden.
  • Auch ist es ausreichend, die vierte Metallschicht 6 (die Oberflächen-Metallschicht) an einer Außenseite der dritten Metallschicht 5 (der Nickelbarrieren-Metallschicht) gegenüber der Seite zu dem Halbleiterelement-Ausbildungsteil hin zu bilden.
  • Selbst mit derartigen Elektrodenstrukturen wird es durch das Einfügen der Nickelbarrieren-Metallschicht 5, die ein die Diffusion von Nickel unterdrückendes Metall enthält, in die Elektrode des Halbleiterelements 1 möglich, dass kein Schicht-Nickel, welches an der Metall-Nanopartikel enthaltenden gesinterten Schicht 9 nicht haftet, an der obersten Oberfläche der vierten Metallschicht 6 entsteht, so dass zwischen dem Halbleiterelement 1 und der Metall-Nanopartikel enthaltenden gesinterten Schicht 9 bei einem mit hoher Temperatur erfolgenden Betrieb des Halbleiterelements 1 nach dessen Montage an der Montageplatte 15 eine stabile Haftfestigkeit für eine lange Zeitdauer erreicht wird.
  • Das Halbleiterelement gemäß Ausführungsbeispiel 1 besitzt eine Elektrode, die folgendes aufweist: die Nickel enthaltende Metallschicht 4, die Nickel enthält und auf einer Seite von wenigstens einer Oberfläche des Halbleiterelement-Ausbildungsteils gebildet ist; die Nickelbarrieren-Metallschicht 5, die an einer Außenseite der Nickel enthaltenden Metallschicht 4 gegenüber von der Seite zu dem Halbleiterelement-Ausbildungsteil hin gebildet ist; sowie die Oberflächen-Metallschicht 6, die an einer Außenseite der Nickelbarrieren-Metallschicht 5 gegenüber von der Seite zu dem Halbleiterelement-Ausbildungsteil hin gebildet ist und die mit der Metall-Nanopartikel enthaltenden gesinterten Schicht 9 zu verbinden ist; dabei enthält die Nickelbarrieren-Metallschicht 5 ein Metall, das zum Unterdrücken der Diffusion des Nickels in Richtung auf die Oberflächen-Metallschicht 6 dient.
  • Durch das Einschließen der Nickelbarrieren-Metallschicht, die ein Metall zum Unterdrücken der Diffusion von Nickel enthält, in die Elektrode des Halbleiterelements 1 wird es somit möglich, nach der Montage des Halbleiterelements 1 an der Montageplatte 15 bei einem mit hoher Temperatur erfolgenden Betrieb eine stabile Haftfestigkeit zwischen dem Halbleiterelement 1 und der Metall-Nanopartikel enthaltenden gesinterten Schicht 9 für eine lange Zeitdauer zu erzielen.
  • Die Halbleitervorrichtung gemäß Ausführungsbeispiel 1 weist die Montageplatte 15 sowie das Halbleiterelement 1 auf, das durch die Metall-Nanopartikel enthaltende gesinterten Schicht 9 an der Montageplatte 15 angebracht ist, wobei das Halbleiterelement 1 eine Elektrode besitzt, die folgendes aufweist: die Nickel enthaltende Metallschicht 4, die Nickel enthält und auf einer Seite von wenigstens einer Oberfläche des Halbleiterelement-Ausbildungsteils des Halbleiterelements 1 gebildet ist; die Nickelbarrieren-Metallschicht 5, die an einer Außenseite der Nickel enthaltenden Metallschicht 4 gegenüber von der Seite zu dem Halbleiterelement-Ausbildungsteil hin gebildet ist; sowie die Oberflächen-Metallschicht 6, die an einer Außenseite der Nickelbarrieren-Metallschicht 5 gegenüber von der Seite zu dem Halbleiterelement-Ausbildungsteil hin gebildet ist und die mit der Metall-Nanopartikel enthaltenden gesinterten Schicht 9 zu verbinden ist. Dabei enthält die Nickelbarrieren-Metallschicht 5 ein Metall, das zum Unterdrücken der Diffusion des Nickels in Richtung auf die Oberflächen-Metallschicht 6 dient.
  • Durch das Einschließen der Nickelbarrieren-Metallschicht, die ein Metall zum Unterdrücken der Diffusion von Nickel enthält, in die Elektrode des Halbleiterelements kann bei der Halbleitervorrichtung, bei der das Halbleiterelement auf der Montageplatte angebracht ist, eine stabile Haftfestigkeit für eine lange Zeitdauer zwischen dem Halbleiterelement und der Metall-Nanopartikel enthaltenden gesinterten Schicht erzielt werden.
  • Das Verfahren zum Herstellen eines Halbleiterelements gemäß Ausführungsbeispiel 1 weist folgende Schritte auf: einen Schritt zum Bilden einer Nickel enthaltenden Metallschicht, in dem die Nickel enthaltende Metallschicht 4 auf einer Seite von wenigstens einer Oberfläche eines Halbleiterelement-Ausbildungsteils des Halbleiterelements 1 gebildet wird; einen Schritt zum Bilden einer Nickelbarrieren-Metallschicht, in dem die Nickelbarrieren-Metallschicht 5 an einer Außenseite der Nickel enthaltenden Metallschicht 4 gegenüber von der Seite zu dem Halbleiterelement-Ausbildungsteil hin gebildet wird; sowie einen Schritt zum Bilden einer Oberflächen-Metallschicht, in dem die Oberflächen-Metallschicht 6 an einer Außenseite der Nickelbarrieren-Metallschicht 5 gegenüber von der Seite zu dem Halbleiterelement-Ausbildungsteil hin gebildet wird, wobei die Oberflächen-Metallschicht 6 mit der Metall-Nanopartikel enthaltenden gesinterten Schicht 9 zu verbinden ist. Dabei enthält die Nickelbarrieren-Metallschicht 5 ein Metall, das zum Unterdrücken der Diffusion des Nickels in Richtung auf die Oberflächen-Metallschicht 6 dient.
  • Durch das Einschließen der Nickelbarrieren-Metallschicht, die das Metall zum Unterdrücken der Diffusion des Nickels dient, in die Elektrode des Halbleiterelements 1 wird es somit möglich, eine stabile Haftfestigkeit zwischen dem Halbleiterelement 1 und der Metall-Nanopartikel enthaltenden gesinterten Schicht 9 bei einem mit hoher Temperatur stattfindenden Betrieb des Halbleiterelements 1 nach dessen Montage an der Montageplatte 15 für eine lange Zeitdauer zu erzielen.
  • Als Material für das Halbleiterelement, das für den Betrieb bei hohen Temperaturen geeignet ist, kann zusätzlich zu Siliciumcarbid (SiC) auch ein Material der Galliumnitrid-Familie oder Diamant verwendet werden. Wenn z.B. Siliciumcarbid (SiC), ein Material der Galliumnitrid-Familie oder Diamant für das Halbleiterelement 1 verwendet wird, das als Schaltelement oder als Gleichrichtelement dient, so ist dessen Energieverlust geringer als bei einem herkömmlicherweise verwendeten Element aus Silicium (Si), so dass sich die Effizienz des für einen Betrieb bei hoher Temperatur geeigneten Halbleiterelements, wie z.B. einer Leistungs-Halbleitervorrichtung usw., steigern lässt. Da ferner die Durchbruchspannung derselben hoch ist und ihr zulässiger Stromwert ebenfalls hoch ist, lässt sich die Halbleitervorrichtung ferner kompakt ausbilden.
  • Darüber hinaus weist ein Halbleiterelement mit großer Bandlücke eine höhere Wärmebeständigkeit auf und ermöglicht somit seinen Betrieb bei hoher Temperatur, wobei es ferner eine Reduzierung der Größe einer Wärmeabführrippe eines Kühlkörpers sowie ein Ersetzen eines mit Wasser gekühlten Teils durch ein mit Luft gekühltes Teil ermöglicht, so dass sich die Halbleitervorrichtung kompakter ausbilden lässt.
  • BEISPIELE
  • Nachfolgend werden Details der Erfindung anhand eines Beispiels beschrieben; jedoch ist die Erfindung nicht durch das Beispiel eingeschränkt.
  • Beispiel 1
  • Als simuliertes Halbleiterelement 1 wurde ein Siliciumcarbid-Substrat mit einer Dicke von 500 µm hergestellt. Es ist darauf hinzuweisen, dass stattdessen auch ein Siliciumcarbid-Substrat verwendet werden kann, das mit einer darin ausgebildeten Schaltungsstruktur versehen ist. Als Metallschicht zum Bilden der Metallsilicidschicht 2 wurde eine Nickelschicht mit einer Dicke von 50 nm durch ein Sputter-Verfahren gebildet, und anschließend wurde diese einer Wärmebehandlung bei 800 °C in einer Vakuum-Atmosphäre für 1 Stunde unterzogen, so dass die Nickel-Silicidschicht mit einer Dicke von etwa 50 nm gebildet werden konnte.
  • Mittels Sputter-Verfahren wurden ferner nacheinander folgende Schichten gebildet: eine Titanschicht (Ti) mit einer Dicke von 200 nm wurde als erste Metallschicht 3 auf der Oberfläche der Metallsilicidschicht 2 gebildet; eine Nickelschicht (Ni) mit einer Dicke von 200 nm wurde als zweite Metallschicht 4 auf der Oberfläche der Titanschicht gebildet; eine Kupferschicht (Cu) mit einer Dicke von 200 nm wurde als dritte Metallschicht 5 auf der Oberfläche der Nickelschicht gebildet; und eine Goldschicht (Au) mit einer Dicke von 200 nm wurde als vierte Metallschicht 6 auf der Oberfläche der Kupferschicht gebildet.
  • Anschließend erfolgte eine Vereinzelung in einem Vereinzelungsschritt auf eine Größe von 5,0 mm × 5,0 mm (25 mm2), und nach einer Reinigung wurde das Element als Halbleiterelement 1 verwendet.
  • Anschließend wurde die Montageplatte 15 für die Montage des Halbleiterelements 1 bereitgestellt. Als erstes wurde die Basisplatte 8 bereitgestellt, bei der sich um eine Kupferplatte (Cu) mit einer Fläche von 10 mm x 10 mm und einer Dicke von 1,0 mm handelte, und auf einer Oberfläche derselben wurde eine Plattierung mit Silber (Ag) (mit einer Dicke von 5 µm) ausgeführt.
  • Auf die Oberfläche der Basisplatte 8 wurde eine Ag- Nanopartikel-Paste als Metall-Nanopartikel enthaltende Pastenschicht 7 unter Verwendung einer Maske aus rostfreiem Stahl mit einer Öffnungsgröße von 6 mm × 6 mm (36 mm2) in einer Dicke von 0,2 mm aufgedruckt, worauf die Plazierung des Halbleiterelements 1 auf der Oberfläche der Ag-Nanopartikel-Pastenschicht 7 erfolgte, um die Halbleitervorrichtung vor der Verbindung zu bilden. Als Ag- Nanopartikel-Paste kann T2W-A2, hergestellt von DOWA Corporation, verwendet werden. Als Verbindungsvorrichtung wurde eine Wärmekompressions-Verbindungseinheit (AP-100M), hergestellt von Athlete FA Corporation, verwendet.
  • Nachdem die in der vorstehend beschriebenen Weise gebildete Halbleitervorrichtung bei 100 °C einer Wärmevorbehandlung für 10 Minuten unterzogen wurde, wurde sie vor der Verbindung auf 350 °C erwärmt und dabei mit einem Druck von 5 MPa beaufschlagt sowie nach dem Erreichen der Temperatur von 350 °C für eine Zeitdauer von 5 Minuten in diesem Zustand gehalten, so dass in der Ag-Nanopartikel-Paste enthaltene Ag-Nanopartikel zusammen gesintert wurden, um dadurch die Ag-Nanopartikel enthaltende gesinterte Schicht 9 zu bilden. Anschließend erfolgte eine Luftkühlung, um dadurch die Halbleitervorrichtung 20 zu erzielen. Es wurden drei Teststücke der Halbleitervorrichtungen 20 gefertigt.
  • Die auf diese Weise gebildeten Halbleitervorrichtungen 20 wurden für eine Zeitdauer von 1000 Stunden auf einer hohen Temperatur von 250 °C gehalten, und die Haftfestigkeit pro 200 Stunden wurde jeweils mittels einer Scher-Messvorrichtung mit der Bezeichnung „Die-Shear Tester (HS4000)“, hergestellt von Dage Corporation, gemessen.
  • Zur Beurteilung der Haftfestigkeit wurde eine Festigkeit von etwa 295 N/Chip (30 kgf/Chip) als keine Haft-Anomalie darstellend festgelegt, während eine Festigkeit von weniger als etwa 295 N/Chip (30 kgf/Chip) als eine Festigkeitsreduzierung darstellend festgelegt wurde. Die Resultate sind in 4 veranschaulicht.
  • 4 zeigt eine Tabelle, die die Resultate bei einem Beispiel der Erfindung sowie bei einem Vergleichsbeispiel in einer Liste veranschaulicht. Die Beschreibung hinsichtlich des Vergleichsbeispiels erfolgt später. Wie aus 4 zu sehen ist, zeigen die Teststücke dieses Beispiels, in die jeweils die Kupferschicht (Cu) eingefügt ist (Teststücke 2-1, 2-2, 2-3) keinerlei Reduktion bei der Haftfestigkeit selbst nach 1000 Stunden.
  • Bei jedem Teststück (Teststücke 2-1, 2-2, 2-3) wurde nach 1000 Stunden die Halbleiterelement-Elektrode desselben einer Elementanalyse unter Verwendung einer wellenlängendispersiven Röntgenspektroskopie unterzogen. Die Diffusion von Ni in der Nickelschicht 4 in die Goldschicht 6 war aufgrund der Einfügung der Kupferschicht 5 verhindert. Somit gab es bei der Halbleitervorrichtung 20 von Beispiel 1 keine strukturelle Veränderung bei der Elektrode, wie diese in 5 gezeigt ist, selbst nachdem diese für 1000 Stunden einer Temperatur von 250 °C ausgesetzt war.
  • 5 zeigt eine Darstellung zur Erläuterung einer Struktur der Elektrode, nachdem die Halbleitervorrichtung gemäß Ausführungsbeispiel 1 der Erfindung bei einer Temperatur von 250 °C gehalten wurde, wobei 5(a) den Zustand der Halbleitervorrichtung 20 vor dem Halten derselben auf der hohen Temperatur veranschaulicht und 5(b) den Zustand der Halbleitervorrichtung 20 nach dem Halten derselben auf der hohen Temperatur veranschaulicht.
  • Vergleichsbeispiel 1
  • Vergleichsbeispiele für den Vergleich mit den Teststücken des Beispiels 1 wurden durch folgendes Verfahren gefertigt. Eine Nickel-Silicidschicht (Metallsilicidschicht 2) mit einer Dicke von etwa 50 nm wurde auf einer Oberfläche des Siliciumcarbid-Substrats 11 mit einer Dicke von 500 µm durch das gleiche Verfahren wie bei dem Beispiel 1 gebildet.
  • Durch Sputter-Verfahren wurden nacheinander folgende Schichten gebildet: eine Titanschicht (Ti) mit einer Dicke von 200 nm wurde als erste Metallschicht 3 auf der Oberfläche der Metallsilicidschicht 2 gebildet; eine Nickelschicht (Ni) mit einer Dicke von 200 nm wurde als zweite Metallschicht 4 auf der Oberfläche der Titanschicht gebildet; und eine Goldschicht (Au) mit einer Dicke von 200 nm wurde als Oberflächen-Metallschicht 6 auf der Oberfläche der Nickelschicht gebildet.
  • Anschließend erfolgte eine Vereinzelung in einem Vereinzelungsschritt auf eine Größe von 5,0 mm x 5,0 mm (25 mm2), und nach einer Reinigung wurde das Halbleiterelement als Halbleiterelement 35 (35a, siehe 6) verwendet. Zur Herstellung einer Halbleitervorrichtung wurde das gleiche Verfahren wie bei dem Beispiel 1 verwendet. Es wurden drei Teststücke der Halbleitervorrichtungen 40 (40a, siehe 6) gefertigt, bei denen das Halbleiterelement 35 auf der Montageplatte 15 (15b) montiert ist.
  • Ähnlich wie bei dem Beispiel 1 wurden die auf diese Weise gebildeten Halbleitervorrichtungen 40 (40a) für eine Zeitdauer von 1000 Stunden auf einer hohen Temperatur von 250 °C gehalten, und die Haftfestigkeit pro 200 Stunden wurde jeweils mittels einer Scher-Meßvorrichtung mit der Bezeichnung „Die-Shear Tester (HS4000)“, hergestellt von Dage Corporation, gemessen. Wie in 4 zu sehen ist, zeigen im Unterschied zu dem Beispiel 1 einige der Teststücke des Vergleichsbeispiels 1, bei denen die Kupferschicht 5 nicht eingefügt ist, eine Reduzierung der Haftfestigkeit bei 200 Stunden (Teststücke 1-1, 1-3).
  • 6 zeigt eine Darstellung zur Erläuterung einer Struktur der Elektrode, nachdem die Halbleitervorrichtung gemäß Vergleichsbeispiel 1 auf einer Temperatur von 250 °C gehalten wurde, wobei 6(a) den Zustand der Halbleitervorrichtung 40 (40a) vor dem Halten derselben auf der hohen Temperatur veranschaulicht und 6(b) den Zustand der Halbleitervorrichtung 40 (40b) nach dem Halten derselben auf der hohen Temperatur veranschaulicht.
  • Bei jedem Teststück (Teststücke 1-1, 1-3) wurde nach 200 Stunden die Halbleiterelement-Elektrode desselben einer Elementanalyse unter Verwendung einer wellenlängendispersiven Röntgenspektroskopie unterzogen. Aufgrund der Elementanalyse der Halbleiterelement-Elektrode, die nach 200 Stunden eine reduzierte Haftfestigkeit zeigte, wurde im Unterschied zu dem Beispiel 1 ein Nickelelement an einem obersten Oberflächenbereich der Goldschicht festgestellt, das das Resultat einer Interdiffusion des Nickels in der Nickelschicht 4 und des Goldes in der Goldschicht 6 war.
  • Bei der Halbleitervorrichtung 40b des Vergleichsbeispiels 1 kam es somit zu einer strukturellen Änderung bei der Elektrode, wie sie in 6 gezeigt ist, nachdem diese 200 Stunden auf einer Temperatur von 250 °C gehalten wurde.
  • Das bedeutet, das Nickel in der Nickelschicht 4 (der zweiten Metallschicht) und das Gold in der Goldschicht 6 (der Oberflächen-Metallschicht) der Halbleitervorrichtung 40a vor der Beaufschlagung mit der hohen Temperatur verursachten eine Interdiffusion, so dass eine Diffusionsschicht 10 (Interdiffusionsschicht) durch das Metall (Nickel) der zweiten Metallschicht und das Metall (Gold) der Oberflächen-Metallschicht gebildet wurde.
  • Nachdem die Halbleitervorrichtung 40b auf der hohen Temperatur gehalten wurde, handelte es sich somit bei der Elektrodenstruktur derselben um eine Schichtstruktur, die die Metallsilicidschicht 2, die erste Metallschicht 3 und die Interdiffusionsschicht 10 aufweist.
  • Bezugszeichenliste
    • 1
    Halbleiterelement
    2
    Metallsilicidschicht
    3
    erste Metallschicht (Adhäsions-Metallschicht)
    4
    zweite Metallschicht (Nickel enthaltende Metallschicht)
    5
    dritte Metallschicht (Nickelbarrieren-Metallschicht)
    6
    vierte Metallschicht (Oberflächen-Metallschicht)
    7
    Pastenschicht
    8
    Basisplatte
    9
    Metall-Nanopartikel enthaltende gesinterte Schicht
    11
    Siliciumcarbid-Substrat
    15
    Montageplatte
    15a
    Montageplatte
    15b
    Montageplatte
    20
    Halbleitervorrichtung

Claims (10)

  1. Halbleiterelement (1), das über eine Metall-Nanopartikel enthaltende gesinterte Schicht (9) an einer Montageplatte (15) anzubringen ist und eine Elektrode besitzt, wobei die Elektrode Folgendes aufweist: - eine Nickel enthaltende Metallschicht (4), die Nickel enthält und auf einer Seite mindestens einer Oberfläche eines Halbleiterelement-Ausbildungsteils des Halbleiterelements (1) gebildet ist; - eine Nickelbarrieren-Metallschicht (5), die an einer Außenseite der Nickel enthaltenden Metallschicht (4) gegenüber von der Seite zu dem Halbleiterelement-Ausbildungsteil hin gebildet ist; und - eine Oberflächen-Metallschicht (6), die an einer Außenseite der Nickelbarrieren-Metallschicht (5) gegenüber von der Seite zu dem Halbleiterelement-Ausbildungsteil hin gebildet ist und mit der Metall-Nanopartikel enthaltenden gesinterten Schicht (9) zu verbinden ist; wobei die Nickelbarrieren-Metallschicht (5) Kupfer enthält, das zum Unterdrücken einer Diffusion des Nickels in Richtung auf die Oberflächen-Metallschicht (6) dient.
  2. Halbleiterelement (1) nach Anspruch 1, das weiterhin Folgendes aufweist: - eine Metallsilicidschicht (2), die auf der mindestens einen Oberfläche des Halbleiterelement-Ausbildungsteils gebildet ist; und - eine Adhäsions-Metallschicht (3), die auf einer Oberfläche der Metallsilicidschicht (2) auf deren Seite gegenüber von der Seite zu dem Halbleiterelement-Ausbildungsteil hin gebildet ist; wobei die Nickel enthaltende Metallschicht (4) auf einer Oberfläche der Adhäsions-Metallschicht (3) auf deren Seite gegenüber von der Seite zu dem Halbleiterelement-Ausbildungsteil hin gebildet ist.
  3. Halbleiterelement (1) nach Anspruch 1 oder 2, wobei die Nickelbarrieren-Metallschicht (5) aus einem Kupfer-Metall (Cu) oder einer Kupfer (Cu) enthaltenden Legierung gebildet ist.
  4. Halbleiterelement (1) nach einem der Ansprüche 1 bis 3, wobei die Oberflächen-Metallschicht (6) ein Edelmetall enthält.
  5. Halbleiterelement (1) nach Anspruch 4, wobei die Oberflächen-Metallschicht (6) eines oder mehrere der Metalle Gold (Au), Platin (Pt), Silber (Ag), Iridium (Ir) und Kupfer (Cu) enthält.
  6. Halbleiterelement (1) nach einem der Ansprüche 2 bis 5, wobei die Adhäsions-Metallschicht (3) mindestens eines der Elemente Titan (Ti), Chrom (Cr), Tantal (Ta), Niob (Nb), Molybdän (Mo) und Zirkonium (Zr) enthält.
  7. Halbleiterelement (1) nach einem der Ansprüche 1 bis 6, wobei der Halbleiterelement-Ausbildungsteil aus einem Halbleitermaterial mit großer Bandlücke gebildet ist.
  8. Halbleiterelement (1) nach Anspruch 7, wobei es sich bei dem Halbleitermaterial mit großer Bandlücke um ein Material aus den Materialien Siliciumcarbid, ein Material der Galliumnitrid-Familie und Diamant handelt.
  9. Halbleitervorrichtung (20), die eine Montageplatte (15) und ein Halbleiterelement (1) aufweist, das über eine Metall-Nanopartikel enthaltende gesinterte Schicht (9) an der Montageplatte (15) angebracht ist, wobei das Halbleiterelement (1) ein Halbleiterelement (1) gemäß einem der Ansprüche 1 bis 8 aufweist.
  10. Verfahren zum Herstellen eines Halbleiterelements (1), das über eine Metall-Nanopartikel enthaltende gesinterte Schicht (9) an einer Montageplatte (15) anzubringen ist, wobei das Verfahren folgende Schritte aufweist: - einen Schritt zum Bilden einer Nickel enthaltenden Metallschicht (4) auf einer Seite von wenigstens einer Oberfläche eines Halbleiterelement-Aubildungsteils des Halbleiterelements (1); - einen Schritt zum Bilden einer Nickelbarrieren-Metallschicht (5) an einer Außenseite der Nickel enthaltenden Metallschicht (4) gegenüber von der Seite zu dem Halbleiterelement-Ausbildungsteil hin; und - einen Schritt zum Bilden einer Oberflächen-Metallschicht (6) an einer Außenseite der Nickelbarrieren-Metallschicht (5) gegenüber von der Seite zu dem Halbleiterelement-Ausbildungsteil hin, wobei die Oberflächen-Metallschicht (6) mit der Metall-Nanopartikel enthaltenden gesinterten Schicht (9) zu verbinden ist; wobei die Nickelbarrieren-Metallschicht (5) Kupfer enthält, das zum Unterdrücken der Diffusion des Nickels in Richtung auf die Oberflächen-Metallschicht dient.
DE112011103782.1T 2010-11-16 2011-04-18 Halbleiterelement, Halbleitervorrichtung und Verfahren zum Herstellen eines Halbleiterelements Active DE112011103782B4 (de)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2010-255802 2010-11-16
JP2010255802 2010-11-16
PCT/JP2011/059511 WO2012066803A1 (ja) 2010-11-16 2011-04-18 半導体素子、半導体装置及び半導体素子の製造方法

Publications (2)

Publication Number Publication Date
DE112011103782T5 DE112011103782T5 (de) 2013-08-22
DE112011103782B4 true DE112011103782B4 (de) 2019-05-09

Family

ID=46083748

Family Applications (1)

Application Number Title Priority Date Filing Date
DE112011103782.1T Active DE112011103782B4 (de) 2010-11-16 2011-04-18 Halbleiterelement, Halbleitervorrichtung und Verfahren zum Herstellen eines Halbleiterelements

Country Status (6)

Country Link
US (1) US9553063B2 (de)
JP (1) JP5518211B2 (de)
KR (1) KR101444629B1 (de)
CN (1) CN103222039A (de)
DE (1) DE112011103782B4 (de)
WO (1) WO2012066803A1 (de)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9349804B2 (en) * 2013-02-12 2016-05-24 Infineon Technologies Ag Composite wafer for bonding and encapsulating an SiC-based functional layer
US9960140B2 (en) * 2013-11-11 2018-05-01 Nippon Steel & Sumitomo Metal Corporation Metal joining structure using metal nanoparticles and metal joining method and metal joining material
JP6206159B2 (ja) * 2013-12-17 2017-10-04 三菱電機株式会社 半導体装置の製造方法
JP6057032B2 (ja) * 2014-07-24 2017-01-11 富士電機株式会社 炭化珪素半導体装置の製造方法
DE102014115319A1 (de) * 2014-10-21 2016-04-21 Osram Opto Semiconductors Gmbh Elektronische Vorrichtung und Verfahren zur Herstellung einer elektronischen Vorrichtung
FR3039704B1 (fr) * 2015-07-28 2017-12-29 Commissariat Energie Atomique Electrode pour structure metal-isolant-metal, capacite de type metal-isolant-metal, et procede de realisation d’une telle electrode et d’une telle capacite.
JP6507120B2 (ja) * 2016-03-31 2019-04-24 Ｊｘ金属株式会社 基材との接合面が表面処理された半導体、および銅粉ペーストによる接合方法
WO2018008168A1 (ja) * 2016-07-04 2018-01-11 三菱電機株式会社 半導体装置及びその製造方法
WO2018173493A1 (ja) * 2017-03-24 2018-09-27 三菱電機株式会社 半導体装置及びその製造方法
CN109994376B (zh) * 2017-12-30 2021-10-15 无锡华润微电子有限公司 碳化硅衬底上形成的欧姆接触结构及其形成方法
JP7235541B2 (ja) * 2019-03-11 2023-03-08 株式会社東芝 半導体装置およびその製造方法
JP7101147B2 (ja) * 2019-08-02 2022-07-14 株式会社豊田中央研究所 半導体装置
JP7293160B2 (ja) * 2020-03-24 2023-06-19 株式会社東芝 半導体装置

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060160330A1 (en) 2005-01-20 2006-07-20 Nissan Motor Co., Ltd. Semiconductor device and manufacturing method thereof
US20060273323A1 (en) 2005-06-07 2006-12-07 Denso Corporation Semiconductor device having SiC substrate and method for manufacturing the same
US20080224315A1 (en) 2007-03-14 2008-09-18 Sanyo Electric Co., Ltd. Semiconductor device and manufacturing method thereof
JP2009049144A (ja) 2007-08-17 2009-03-05 Ulvac Japan Ltd 半導体基板及び半導体基板の製造方法

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5449955A (en) * 1994-04-01 1995-09-12 At&T Corp. Film circuit metal system for use with bumped IC packages
JP2001155976A (ja) * 1999-11-26 2001-06-08 Matsushita Electric Works Ltd シリコンウェハの接合方法
DE10054812A1 (de) * 2000-11-04 2002-05-08 Philips Corp Intellectual Pty Keramikkondensator mit CZT-Dielektrikum
US20020086520A1 (en) * 2001-01-02 2002-07-04 Advanced Semiconductor Engineering Inc. Semiconductor device having bump electrode
JP3700598B2 (ja) * 2001-03-21 2005-09-28 セイコーエプソン株式会社 半導体チップ及び半導体装置、回路基板並びに電子機器
JP2003059860A (ja) * 2001-08-13 2003-02-28 Mitsubishi Electric Corp 半導体装置
US6897495B2 (en) * 2001-10-31 2005-05-24 The Furukawa Electric Co., Ltd Field effect transistor and manufacturing method therefor
WO2004026526A1 (en) * 2002-09-18 2004-04-01 Ebara Corporation Bonding material and bonding method
TWI241675B (en) * 2003-08-18 2005-10-11 Siliconware Precision Industries Co Ltd Chip carrier for semiconductor chip
US20050127134A1 (en) * 2003-09-15 2005-06-16 Guo-Quan Lu Nano-metal composite made by deposition from colloidal suspensions
WO2007122925A1 (ja) * 2006-04-24 2007-11-01 Murata Manufacturing Co., Ltd. 電子部品、それを用いた電子部品装置およびその製造方法
US7535099B2 (en) * 2006-09-26 2009-05-19 Intel Corporation Sintered metallic thermal interface materials for microelectronic cooling assemblies
JP5056085B2 (ja) * 2007-03-09 2012-10-24 日本電気株式会社 電子部品の実装構造
JP2008294384A (ja) 2007-04-27 2008-12-04 Renesas Technology Corp 半導体装置
JP5012239B2 (ja) * 2007-06-13 2012-08-29 株式会社デンソー 接合方法及び接合体
JP2009038162A (ja) * 2007-08-01 2009-02-19 Sumitomo Electric Ind Ltd 放熱部品、その製造方法及びパワーモジュール
JP5430904B2 (ja) * 2008-10-15 2014-03-05 ルネサスエレクトロニクス株式会社 半導体装置の製造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060160330A1 (en) 2005-01-20 2006-07-20 Nissan Motor Co., Ltd. Semiconductor device and manufacturing method thereof
US20060273323A1 (en) 2005-06-07 2006-12-07 Denso Corporation Semiconductor device having SiC substrate and method for manufacturing the same
US20080224315A1 (en) 2007-03-14 2008-09-18 Sanyo Electric Co., Ltd. Semiconductor device and manufacturing method thereof
JP2009049144A (ja) 2007-08-17 2009-03-05 Ulvac Japan Ltd 半導体基板及び半導体基板の製造方法

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
A.M. Abdul-Lettif „Investigation of interdiffusion in coppernickel bilayer thin films", Science Direct Physica B388 (2007) 107
P.W. Lees et al. in „INTERDIFFUSION BETWEEN CONNECTOR CONTACT MATERIALS AND NICKEL DIFFUSION BARRIERS DURING PRECIPITATION HARDENING OF HIGH PERFORMANCE SPRING MATERIALS", Proceedings of the Fortieth IEEE Holm Conference on Electrical Contacts (1994) 189

Also Published As

Publication number Publication date
DE112011103782T5 (de) 2013-08-22
JPWO2012066803A1 (ja) 2014-05-12
JP5518211B2 (ja) 2014-06-11
WO2012066803A1 (ja) 2012-05-24
US9553063B2 (en) 2017-01-24
US20140312361A1 (en) 2014-10-23
KR101444629B1 (ko) 2014-09-26
KR20130060371A (ko) 2013-06-07
CN103222039A (zh) 2013-07-24

Similar Documents

Publication Publication Date Title
DE112011103782B4 (de) Halbleiterelement, Halbleitervorrichtung und Verfahren zum Herstellen eines Halbleiterelements
DE112012003228B4 (de) Halbleitervorrichtung und Verfahren zum Herstellen derselben
DE112016002967T5 (de) Halbleitereinrichtung und verfahren zum herstellen einer halbleitereinrichtung
DE112014002345B4 (de) Halbleitervorrichtung und Herstellungsverfahren für die Halbleitervorrichtung
DE102012111654B4 (de) Verfahren zur Herstellung eines elektronischen Bauelements
DE102012017556A1 (de) Thermoelektrisches konvertermodul und herstellungsverfahren dafür
DE102012213548A1 (de) Bondpad zum Thermokompressionsbonden, Verfahren zum Herstellen eines Bondpads und Bauelement
DE112017000426T5 (de) Leistungshalbleitervorrichtung und verfahren zum herstellen einer leistungshalbleitervorrichtung
DE102016118655A1 (de) Verfahren zur Herstellung von Halbleitervorrichtungen und entsprechende Vorrichtung
DE102017108422A1 (de) Verfahren zum Befestigen eines Halbleiterchips auf einem Leiterrahmen und elektronisches Bauelement
DE102009044086A1 (de) Verfahren zur Herstellung eines elektronischen Bauteils und nach diesem Verfahren hergestelltes elektronisches Bauteil
DE102008046724A1 (de) Halbleitervorrichtung
DE102019135860A1 (de) Halbleitervorrichtung und Herstellungsverfahren dafür
WO2016062464A1 (de) Elektronische vorrichtung und verfahren zur herstellung einer elektronischen vorrichtung
DE102010001666A1 (de) Elektrisches oder elektronisches Verbundbauteil
DE112021002818T5 (de) Elektrisch leitfähige zusammensetzung, elektrisch leitfähiger sinterteil und bauteil mit elektrisch leitfähigem sinterteil
DE102014116030A1 (de) Verfahren zur Herstellung einer Verbindung und Anordnung für eine Chipzusammenstellung mit Direktverbindung
DE102021124877A1 (de) Lotmaterial, schichtstruktur, chipgehäuse, verfahren zum herstellen einer schichtstruktur und verfahren zum herstellen eines chipgehäuses
DE102015114086B4 (de) Bauelement und Verfahren zur Herstellung eines Bauelements
DE102005024430B4 (de) Verfahren zum Beschichten eines Siliziumwafers oder Siliziumchips
WO2017140574A1 (de) Verfahren zur herstellung einer substratplatte, substratplatte, verfahren zur herstellung eines halbleitermoduls und halbleitermodul
DE102020130638A1 (de) Lotmaterial, schichtstruktur, chipgehäuse, verfahren zum bilden einer schichtstruktur, verfahren zum bilden eines chipgehäuses, chipanordnung und verfahren zum bilden einer chipanordnung
DE3523808A1 (de) Verfahren zum loeten von teilen aus unterschiedlichen werkstoffen
DE102013214575B3 (de) Halbleiterelement mit Lötstopplage und Verfahren zu seiner Erzeugung sowie Strahlungsdetektor und medizintechnisches Gerät mit einem solchen Strahlungsdetektor
DE102018218055A1 (de) Halbleiterchip und Leistungsmodul und dessen Herstellungsverfahren

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R079 Amendment of ipc main class

Free format text: PREVIOUS MAIN CLASS: H01L0021520000

Ipc: H01L0021580000

R084 Declaration of willingness to licence
R016 Response to examination communication
R016 Response to examination communication
R079 Amendment of ipc main class

Free format text: PREVIOUS MAIN CLASS: H01L0021580000

Ipc: H01L0029450000

R018 Grant decision by examination section/examining division
R006 Appeal filed
R007 Decision rectified on appeal
R018 Grant decision by examination section/examining division
R020 Patent grant now final