JP6057032B2 - 炭化珪素半導体装置の製造方法 - Google Patents

炭化珪素半導体装置の製造方法 Download PDF

Info

Publication number
JP6057032B2
JP6057032B2 JP2016535832A JP2016535832A JP6057032B2 JP 6057032 B2 JP6057032 B2 JP 6057032B2 JP 2016535832 A JP2016535832 A JP 2016535832A JP 2016535832 A JP2016535832 A JP 2016535832A JP 6057032 B2 JP6057032 B2 JP 6057032B2
Authority
JP
Japan
Prior art keywords
electrode film
silicon carbide
carbide semiconductor
semiconductor device
manufacturing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2016535832A
Other languages
English (en)
Other versions
JPWO2016013305A1 (ja
Inventor
河田 泰之
泰之 河田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fuji Electric Co Ltd
Original Assignee
Fuji Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Electric Co Ltd filed Critical Fuji Electric Co Ltd
Application granted granted Critical
Publication of JP6057032B2 publication Critical patent/JP6057032B2/ja
Publication of JPWO2016013305A1 publication Critical patent/JPWO2016013305A1/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/0445Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising crystalline silicon carbide
    • H01L21/048Making electrodes
    • H01L21/0485Ohmic electrodes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/1608Silicon carbide
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007Multistep manufacturing processes
    • H01L29/66053Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide
    • H01L29/6606Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861Diodes
    • H01L29/872Schottky diodes

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • Electrodes Of Semiconductors (AREA)

Description

この発明は、炭化珪素半導体装置の製造方法に関する。
従来、炭化珪素(以下、SiCとする)半導体は、熱的、化学的、機械的に安定であり、発光素子や高周波デバイス、電力用半導体装置(パワーデバイス)として様々な産業分野への適用が期待されている。特に、SiC半導体を用いた高耐圧のMOSFET(Metal Oxide Semiconductor Field Effect Transistor:絶縁ゲート型電界効果トランジスタ)は、シリコン(Si)半導体を用いた高耐圧のMOSFETよりもオン抵抗が低いという利点を有する。また、SiC半導体を用いたショットキーダイオードは、シリコン半導体を用いたショットキーダイオードよりも順方向の降下電圧が低くなることが報告されている。
本来、パワーデバイスのオン抵抗とスイッチング速度とはトレードオフ関係にあるが、SiC半導体を用いたパワーデバイスは、低オン抵抗化と高速スイッチング速度化とを同時に達成することができる可能性がある。SiC半導体を用いたパワーデバイスの低オン抵抗化には、電極膜とSiC半導体部との間に形成されるオーミックコンタクト(電気的接触部)のコンタクト抵抗の低減が重要である。また、SiC半導体を用いたパワーデバイスの高速スイッチング速度化においても、オーミックコンタクトのコンタクト抵抗は大きな問題である。SiC半導体を用いたパワーデバイスの実用化における問題の1つとして、各デバイス構造および作製(製造)プロセスに適合した実用的な低抵抗のオーミックコンタクトを形成するための技術が確立されていないことが挙げられる。
n型SiC半導体部との低抵抗なオーミックコンタクトを形成する方法として広く活用されている技術として、電極膜をn型SiC半導体部上に被着させて形成したオーミック電極構造体を800℃〜1200℃程度の高温で熱処理する方法が提案されている(例えば、下記特許文献1〜3参照。)。電極材料としては、ニッケル(Ni)、タングステン(W)およびチタン(Ti)などが公知である。特に電極材料としてニッケルを用いたオーミックコンタクトでは10-6Ωcm2台の実用的なコンタクト抵抗値が得られ、極めて有望なオーミックコンタクトとなる。
しかしながら、電極材料としてニッケルを用いた場合、高温熱処理によりニッケル膜とSiC半導体部とが反応し、電極膜としてニッケル−シリコン−炭素(C)が混合した導電性の反応層(例えばニッケルシリサイド(NiSi)膜)が形成される。このとき、電極膜の表面付近にはSiC半導体部から遊離(拡散)した炭素原子が多く析出し、電極膜表面は炭素原子が析出してなる炭素層でほぼ覆われる。このため、電極膜と、電極膜上にさらに積層(形成)する配線のための例えばアルミニウム(Al)膜(配線層)との密着性が悪くなり、配線層が剥離する虞がある。
この問題を解消する方法として、下記特許文献1には、電極膜となるニッケルシリサイド膜の生成によりニッケルシリサイド膜表面に析出した炭素層を、ニッケルシリサイド膜上に配線層を積層する前に熱処理により除去することが記載されている。下記特許文献2,3には、電極膜の材料組成比を調整し、電極膜とSiC半導体部とのオーミックコンタクト形成時にSiC半導体部から遊離した炭素原子と電極膜とを反応させて炭化物を生成することで、電極膜表面への炭素原子の析出を抑制することが記載されている。
特開2013−222823号公報 国際公開第2011/115294号 特開2013−219150号公報
上述したように、電極材料となるニッケル膜をSiC半導体部上に形成し、高温熱処理により電極膜とSiC半導体部とのオーミックコンタクトを形成する場合、SiC半導体部から遊離した炭素原子が電極膜表面に析出し、電極膜上に積層するアルミニウム膜などが剥離しやすいという問題がある。
この発明は、上述した従来技術による問題点を解消するため、SiC半導体部とのオーミックコンタクトを形成する電極膜と、電極膜上に積層される配線層との密着性を確保することができる炭化珪素半導体装置の製造方法を提供することを目的とする。
上述した課題を解決し、本発明の目的を達成するため、この発明にかかる炭化珪素半導体装置の製造方法は、n型の炭化珪素半導体部と、前記炭化珪素半導体部の表面に形成された表面電極膜とのオーミックコンタクトを形成する炭化珪素半導体装置の製造方法であって、次の特徴を有する。まず、前記炭化珪素半導体部の表面に、前記表面電極膜としてニッケルからなる第1電極膜を形成する第1形成工程を行う。次に、前記第1電極膜の表面に、前記表面電極膜としてニッケルシリサイドからなる第2電極膜を形成する第2形成工程を行う。次に、熱処理により前記炭化珪素半導体部のシリコン原子と前記第1電極膜のニッケル原子とを反応させて前記第1電極膜をシリサイド化することで、前記炭化珪素半導体部と前記表面電極膜とのオーミックコンタクトを形成する熱処理工程を行う。そして、前記第1形成工程では、前記熱処理工程で前記第1電極膜をシリサイド化する際に前記炭化珪素半導体部から遊離し前記表面電極膜側に拡散する炭素原子が前記第2電極膜の内部に取り込み可能な少ない含有率となる薄厚に前記第1電極膜を形成する。
また、この発明にかかる炭化珪素半導体装置の製造方法は、上述した発明において、前記第2形成工程では、前記熱処理工程で前記第2電極膜の内部に取り込まれる前記炭素原子の、前記表面電極膜の表面への析出を抑制可能な厚さの前記第2電極膜を形成することを特徴とする。
また、この発明にかかる炭化珪素半導体装置の製造方法は、上述した発明において、前記第2形成工程では、前記熱処理工程で前記炭化珪素半導体部との反応を抑制可能な組成で前記第2電極膜を形成することを特徴とする。
また、この発明にかかる炭化珪素半導体装置の製造方法は、上述した発明において、前記第2電極膜は、ニッケル原子を60atm%およびシリコン原子を40atm%の含有率と、ニッケル原子を70atm%およびシリコン原子を30atm%の含有率との間の範囲の組成であることを特徴とする。
また、この発明にかかる炭化珪素半導体装置の製造方法は、上述した発明において、前記第2形成工程では、前記熱処理工程でシリサイド化された前記第1電極膜の組成とほぼ等しい組成で前記第2電極膜を形成することを特徴とする。
また、この発明にかかる炭化珪素半導体装置の製造方法は、上述した発明において、前記第1電極膜の厚さは、5nm以上10nm以下であることを特徴とする。
また、この発明にかかる炭化珪素半導体装置の製造方法は、上述した発明において、前記第2電極膜の厚さは、80nm以上であることを特徴とする。
上述した発明によれば、表面電極膜の、炭化珪素半導体部中のシリコン原子との反応によりシリサイド化される領域を第1電極膜のみとすることができ、熱処理時に生じる余剰の炭素原子を減少させることができる。また、この余剰の炭素原子を第2電極膜に取り込むことができる。このため、表面電極膜の最表面への炭素原子の析出が抑制される。
本発明にかかる炭化珪素半導体装置の製造方法によれば、熱処理によりオーミックコンタクトを形成するにあたって、電極膜表面への炭素原子の析出を抑制し、電極膜上に積層する配線層との密着性を確保することができるという効果を奏する。
図1は、実施の形態にかかる炭化珪素半導体装置の製造方法の概要を示すフローチャートである。 図2は、実施の形態にかかる炭化珪素半導体装置の製造途中の状態を示す断面図である。 図3は、従来例1における表面電極膜の深さ方向の元素分布を示す特性図である。 図4は、実施例1における第1電極膜の厚さ(Ni膜厚)と熱処理後の第1電極膜の表面組成を示す図表である。 図5は、実施例2における第2電極膜の厚さ(NiSi膜厚)と第2電極膜の表面組成を示す図表である。 図6は、実施例2における表面電極膜の深さ方向元素分析を示す特性図である。
以下に添付図面を参照して、この発明にかかる炭化珪素半導体装置の製造方法の好適な実施の形態を詳細に説明する。本明細書および添付図面においては、nまたはpを冠記した層や領域では、それぞれ電子または正孔が多数キャリアであることを意味する。また、nやpに付す+および−は、それぞれそれが付されていない層や領域よりも高不純物濃度および低不純物濃度であることを意味する。なお、以下の実施の形態の説明および添付図面において、同様の構成には同一の符号を付し、重複する説明を省略する。
(実施の形態)
実施の形態にかかる炭化珪素半導体装置の製造方法について、炭化珪素(SiC)半導体からなる半導体部(SiC半導体部)と表面電極膜とのオーミックコンタクトを形成する方法を説明する。図1は、実施の形態にかかる炭化珪素半導体装置の製造方法の概要を示すフローチャートである。図2は、実施の形態にかかる炭化珪素半導体装置の製造途中の状態を示す断面図である。図2には、n型SiC半導体部1上に第1,2電極膜2,3を順に積層してなる表面電極膜4を形成した直後の状態を示す。n型SiC半導体部1とは、例えば、n型SiC半導体からなるn型の半導体基板(以下、SiC基板とする)、SiC基板上に積層されたn型SiC半導体層、またはSiC基板の表面層に設けられたn型SiC領域である。表面電極膜4は、n型SiC半導体部1を有する炭化珪素半導体素子(炭化珪素半導体装置)のおもて面電極として形成してもよいし、裏面電極として形成してもよい。
まず、一般的な方法により所定の素子構造(デバイス構造)を形成する(ステップS1)。すなわち、ステップS1において、n型SiC半導体部1を有する炭化珪素半導体素子(半導体チップ)を作製する。素子構造の各構成部とは、素子構造に応じて形成される半導体領域や半導体層である。素子構造は、n型SiC半導体部1の内部および表面に各構成部が形成された構成であってもよいし、n型SiC半導体部1を1つの構成部として含む構成であってもよい。具体的には、素子構造の各構成部とは、例えばMOSFETを作製(製造)する場合、おもて面素子構造であるMOSゲート(金属−酸化膜−半導体からなる絶縁ゲート)構造を構成するp型ベース領域やn+型ソース領域や、裏面素子構造を構成するn+型ドレイン領域などである。次に、このn型SiC半導体部1を有する炭化珪素半導体素子を一般的な方法により洗浄する(ステップS2)。
次に、図2に示すように、n型SiC半導体部1の上(表面)に、ニッケル(Ni)からなる第1電極膜2を成膜(形成)する(ステップS3)。第1電極膜2の厚さは、後述する熱処理によりn型SiC半導体部1中のシリコン原子と反応してほぼすべてがシリサイド化される(具体的には、ニッケルシリサイド(Ni2Si:以下、第1固相状態とする)膜となる)程度に薄く、例えば5nm以上10nm以下であるのが好ましい。次に、例えば第1電極膜2の成膜に連続して、第1電極膜2の上に、ニッケルシリサイド(NiSi:以下、第2固相状態とする)からなる第2電極膜3を成膜する(ステップS4)。これにより、第1,2電極膜2,3を順に積層してなる表面電極膜4が形成される。ステップS4においては、ニッケル原子とSiC半導体中のシリコン原子とが熱処理により反応して生成される第1固相状態のニッケルシリサイド(Ni2Si)と同程度の組成を有する第2電極膜3を形成することが好ましい。すなわち、第2電極膜3の組成は、熱処理後の第1電極膜2の組成と同程度とすることが好ましい。第2電極膜3の厚さは、例えば80nm以上であることが好ましい。
また、ステップS3,S4において、第1,2電極膜2,3の成膜には、例えば、直流(DC:Direct Current)スパッタリング法を用いてもよい。具体的には、例えば、スパッタリング装置の処理炉に挿入したSiC半導体基体(炭化珪素半導体素子の、n型SiC半導体部1を含むSiC半導体で構成される部分全体)に300Wの直流電力を印加し、室温(例えば25℃)、すなわちSiC半導体基体を加熱せずに、圧力1Paのアルゴン(Ar)ガス雰囲気中でスパッタリングを行う。第1電極膜2を成膜するためのスパッタリングターゲットの金属原料は、例えば純度99.99wt%のニッケルであってもよい。第2電極膜3を成膜するためのスパッタリングターゲットの金属原料は、例えば60Ni40Si(ニッケル原子を60atm%およびシリコン原子を40atm%の含有率)と、70Ni30Si(ニッケル原子を70atm%およびシリコン原子を30atm%の含有率)との間の範囲の組成を有する金属であってもよい。
次に、第1,2電極膜2,3が積層された状態のSiC半導体基体(素子全体)を高温の真空雰囲気中で熱処理する(ステップS5)。具体的には、ステップS5においては、例えば、5×10-4Pa以下に排気した真空雰囲気中で1000℃程度の温度で5分間程度の高温熱処理を行い、その後室温まで冷却する。この熱処理によって、第1電極膜2中のニッケル原子とn型SiC半導体部1中のシリコン原子とが反応し、ニッケル原子とシリコン原子とが所定の原子比が混合した導電性の加熱反応物が生成される。具体的には、第1電極膜2がシリサイド化され、第1固相状態のニッケルシリサイド(Ni2Si)が生成される。このとき、第1電極膜2全体がほぼすべてシリサイド化され、第1電極膜2は第1固相状態のニッケルシリサイド(Ni2Si)膜となる。また、上述したように熱処理前の第2電極膜3は第2固相状態のニッケルシリサイド(NiSi)からなる(または熱処理後の第1電極膜2と同程度の組成を有する)ため、熱処理後の表面電極膜4(第1,2電極膜2,3)のほぼ全体がニッケルシリサイド膜となる。
また、第1電極膜2の厚さが薄いため、ステップS5の熱処理において第1電極膜2とn型SiC半導体部1との反応により余る炭素(C)原子は微量である。また、第1電極膜2とn型SiC半導体部1との反応によって生じた余剰の炭素原子は、第2電極膜3に取り込まれる。第2電極膜3は、シリコンを含む金属膜であるため、n型SiC半導体部1中のシリコン原子と反応しない。すなわち、第1,2電極膜2、3を積層してなる表面電極膜4のうち、第1電極膜2のみがn型SiC半導体部1と反応して余剰の炭素原子が生じ、この余剰の炭素原子は表面電極膜4の外部に拡散されない。すなわち、第2電極膜3の表面(後述する配線層との界面)への炭素原子の析出が抑制される。次に、第2電極膜3の上に、例えばアルミニウム(Al)からなる配線層(不図示)を形成する(ステップS6)。その後、配線層の形成後に行う一般的な工程を行うことで、n型SiC半導体部1とオーミックコンタクトをなす表面電極膜4を備えた炭化珪素半導体素子が完成する。
次に、表面電極膜4からの炭素原子の析出量について検証した。図3は、従来例1における表面電極膜の深さ方向の元素分布を示す特性図である。図4は、実施例1における第1電極膜の厚さ(Ni膜厚)と熱処理後の第1電極膜の表面組成を示す図表である。図5は、実施例2における第2電極膜の厚さ(NiSi膜厚)と第2電極膜の表面組成を示す図表である。図6は、実施例2における表面電極膜の深さ方向元素分析を示す特性図である。図3,6の元素分布および図4,5の表面組成は、ともにX線光電子分光法(XPS:X−ray Photoelectron Spectroscopy)によって検出とスパッタリングとを交互に行うことで表面電極膜の深さ方向の組成を測定している。
まず、従来の一般的な炭化珪素半導体装置の製造方法によって、n型SiC半導体部とのオーミックコンタクトをなす表面電極膜を形成した(以下、従来例1とする)。具体的には、従来例1では、n型SiC半導体部の上に100nmの厚さのニッケル膜を成膜した後、熱処理によりニッケル膜がシリサイド化されてなる表面電極膜を形成した。従来例1の熱処理条件は、後述する実施例1と同様である。そして、XPS法により、表面電極膜の表面(n型SiC半導体部側に対して反対側の表面(以下、最表面とする))からの深さ方向の元素分布を測定した。その結果を図3に示す。図3に示す結果より、従来例1では、n型SiC半導体部(ニッケル原子=0atm%よりも深い部分(スパッタリング時間が長い部分:図3の右側部分))中のシリコン原子および炭素原子が表面電極膜中に拡散し、表面電極膜の最表面(スパッタリング時間=0分の部分(図3の左側部分))に炭素原子が多量に析出していることが確認された。
一般的に、ニッケルはSiC半導体と反応して第1固相状態のニッケルシリサイド(Ni2Si)になることが知られている。図3に示す結果より、従来例1では、n型SiC半導体部中から表面電極膜中に拡散したシリコン原子は表面電極膜中のニッケル原子と反応し、第1固相状態のニッケルシリサイド(Ni2Si)が形成されることが確認された。また、n型SiC半導体部中から表面電極膜中に拡散した炭素原子は表面電極膜の最表面に析出することが確認された。表面電極膜の最表面に析出した炭素層は、アルミニウム膜との密着性が悪い。このため、この状態で表面電極膜の最表面にアルミニウムからなる配線層を成膜する場合、配線層が剥離しやすくなる。配線層との密着性を向上させるには、n型SiC半導体部中の炭素原子を表面電極膜の最表面にまで拡散させないか、表面電極膜とn型SiC半導体部との反応により余った炭素原子を除去する必要があることがわかる。
次に、n型SiC半導体部中の炭素原子の拡散を抑制可能な条件として、第1電極膜2の厚さについて検討した。まず、上述した実施の形態にかかる炭化珪素半導体装置の製造方法にしたがい、n型SiC半導体部1とのオーミックコンタクトをなす表面電極膜4を形成した複数の試料を作製した(以下、実施例1とする)。具体的には、実施例1においては、n型SiC半導体部1の上に試料ごとに異なる厚さでニッケルからなる第1電極膜2を成膜し、第1電極膜2の上に第2固相状態のニッケルシリサイド(NiSi)からなる80nmの厚さの第2電極膜3を成膜した後、例示した上記諸条件で熱処理を行った。第1電極膜2を成膜するためのスパッタリングターゲットの金属原料として、純度99.99wt%のニッケルを用いた。第2電極膜3を成膜するためのスパッタリングターゲットの金属原料として、67Ni33Si(ニッケルを67atm%およびシリコンを33atm%含む金属)を用いた。そして、XPS法により、第1,2電極膜2,3からなる表面電極膜4の最表面(第2電極膜3の表面)からの深さ方向の元素分布を測定した。その結果を図4に示す。図4の炭素組成(C組成)は、第2電極膜3の表面への炭素原子の析出量である(図5においても同様)。
図4に示す結果より、第1電極膜2の厚さが厚くなるほど第1電極膜2の表面(第1電極膜2と第2電極膜3との界面)に析出する炭素原子が多くなることがわかる。この理由は、第1電極膜2中のニッケル原子とn型SiC半導体部1中のシリコン原子との反応量が多くなり、余剰の炭素原子が出やすくなるからである。したがって、第1電極膜2の厚さは薄いことが望ましいが、第1電極膜2の厚さを薄くしすぎた場合(例えば5nm以下程度)、第1電極膜2中のニッケル原子とn型SiC半導体部1中のシリコン原子との反応が少なすぎることでオーミック特性に悪影響が及ぶ。このため、第1電極膜2の厚さは、n型SiC半導体部1との良好なオーミックコンタクトを形成可能な5nm以上10nm以下程度であることが望ましい。
次に、n型SiC半導体部中の炭素原子の拡散を抑制可能な条件として、第2電極膜3の厚さについて検討した。まず、上述した実施の形態にかかる炭化珪素半導体装置の製造方法にしたがい、n型SiC半導体部1とのオーミックコンタクトをなす表面電極膜4を形成した複数の試料を作製した(以下、実施例2とする)。具体的には、実施例2においては、n型SiC半導体部1の上にニッケルからなる10nmの厚さの第1電極膜2を成膜し、第1電極膜2の上に試料ごとに異なる厚さで第2固相状態のニッケルシリサイド(NiSi)からなる第2電極膜3を成膜した後に熱処理を行った。実施例2の製造方法の、第1,2電極膜2,3の厚さ以外の条件は、実施例1と同様である。そして、XPS法により、第1,2電極膜2,3からなる表面電極膜4の最表面(第2電極膜3の表面)からの深さ方向の元素分布を測定した。その結果を図5,6に示す。
図6に示すように、実施例2においては、n型SiC半導体部1と表面電極膜4との境界から(ニッケル原子=0atm%の部分(図6の右側部分))から、表面電極膜4の最表面(スパッタリング時間=0分の部分(図6の左側部分))に向って炭素原子の含有率が減少していることが確認された。すなわち、n型SiC半導体部1中から表面電極膜4中への炭素原子の拡散が抑制されている。第1電極膜2の厚さが10nmであるときに、第1電極膜2の表面(第1電極膜2と第2電極膜3との界面)に析出する炭素原子の含有率は14atm%である(図4参照)。このため、表面電極膜4の最表面に析出する炭素原子の含有率を14atm%以下とすることができる80nm以上の厚さで第2電極膜3を形成すれば、表面電極膜4中に拡散した炭素原子が表面電極膜4の最表面に析出することを抑制することができることがわかる(図5参照)。
そこで、表面電極膜4と配線層との密着性について検証した。まず、20mm角のSiC基板(半導体チップ)に、スパッタリングにより10nmの厚さの第1電極膜2と、80nmの厚さの第2電極膜3とを順に成膜してなる表面電極膜4を形成して熱処理した試料を作製した(以下、実施例3とする)。実施例3の製造方法は、実施例1と同様である。比較として、ニッケル膜(表面電極膜)を90nmの厚さで成膜して熱処理した試料を作製した(以下、従来例2とする)。従来例2の製造方法の、ニッケル膜の厚さ以外の条件は従来例1と同様である。そして、実施例3および従来例2について、表面電極膜の最表面にアルミニウム膜(配線層)を5μmの厚さで形成し、アルミニウム膜に貼り付けたテープを引き剥がすことで、アルミニウム膜の剥離の有無を観測した。その結果、従来例2では、アルミニウム膜はほぼ全面剥離したことが確認された。一方、実施例3においては、アルミニウム膜の剥離は生じないことが確認された。上述したように、実施例3においては、第1電極膜2の厚さを10nm以下とし、第2電極膜3の厚さを80nm以上として表面電極膜4を形成することで、表面電極膜4の最表面に析出する炭素原子を減少させることができると推測される。
以上、説明したように、実施の形態によれば、n型SiC半導体部の上に、厚さの薄い第1電極膜と、ニッケルシリサイドからなる第2電極膜とからなる表面電極膜を形成することで、その後の熱処理において、表面電極膜の、n型SiC半導体部中のシリコン原子との反応によりシリサイド化される領域を、薄厚の第1電極膜のみとすることができる。すなわち、n型SiC半導体部中のシリコン原子との反応によりシリサイド化される領域を従来よりも少なくすることができるため、熱処理時に生じる余剰の炭素原子を従来よりも減少させることができる。また、この熱処理によって生じた余剰の炭素原子を第2電極膜に取り込むことができ、表面電極膜の最表面(第2電極膜の表面)への炭素原子の析出を抑制することができる。これにより、表面電極膜と、表面電極膜の最表面に形成される配線層との密着性を高くすることができ、配線層の剥離が生じにくくなる。
また、実施の形態によれば、表面電極膜のシリサイド化される領域を従来よりも少なくしたとしても、表面電極膜の、n型SiC半導体部に接する部分(第1電極膜)がほぼすべて第1固相状態のニッケルシリサイド(Ni2Si)となるため、表面電極膜とn型SiC半導体部との付着力を従来と同程度に維持することができる。これにより、n型SiC半導体部から表面電極膜が剥離することを抑制することができる。また、表面電極膜の、n型SiC半導体部に接する部分がほぼすべて第1固相状態のニッケルシリサイド(Ni2Si)となることにより、従来と同程度にn型SiC半導体部とのオーミックコンタクトを形成することができる。このため、第1電極膜とn型SiC半導体部とのコンタクト抵抗を低減させることができる。したがって、膜中および最表面への余剰の炭素原子の析出を抑制して配線層との密着性を確保した、良好なオーミック性を示す表面電極膜を形成することができる。
以上において本発明は、上述した実施の形態に限らず、本発明の趣旨を逸脱しない範囲で種々変更可能である。
以上のように、本発明にかかる炭化珪素半導体装置の製造方法は、種々の産業用機械や自動車などに使用される炭化珪素半導体装置に有用であり、特にn型SiC半導体部とのオーミックコンタクトを形成する表面電極膜を備えた炭化珪素半導体装置に適している。
1 n型SiC半導体部
2 第1電極膜(ニッケル膜)
3 第2電極膜(第2固相状態のニッケルシリサイド(NiSi)膜)

Claims (7)

  1. n型の炭化珪素半導体部と、前記炭化珪素半導体部の表面に形成された表面電極膜とのオーミックコンタクトを形成する炭化珪素半導体装置の製造方法であって、
    前記炭化珪素半導体部の表面に、前記表面電極膜としてニッケルからなる第1電極膜を形成する第1形成工程と、
    前記第1電極膜の表面に、前記表面電極膜としてニッケルシリサイドからなる第2電極膜を形成する第2形成工程と、
    熱処理により前記炭化珪素半導体部のシリコン原子と前記第1電極膜のニッケル原子とを反応させて前記第1電極膜をシリサイド化することで、前記炭化珪素半導体部と前記表面電極膜とのオーミックコンタクトを形成する熱処理工程と、
    を含み、
    前記第1形成工程では、前記熱処理工程で前記第1電極膜をシリサイド化する際に前記炭化珪素半導体部から遊離し前記表面電極膜側に拡散する炭素原子が前記第2電極膜の内部に取り込み可能な少ない含有率となる薄厚に前記第1電極膜を形成することを特徴とする炭化珪素半導体装置の製造方法。
  2. 前記第2形成工程では、前記熱処理工程で前記第2電極膜の内部に取り込まれる前記炭素原子の、前記表面電極膜の表面への析出を抑制可能な厚さの前記第2電極膜を形成することを特徴とする請求項1に記載の炭化珪素半導体装置の製造方法。
  3. 前記第2形成工程では、前記熱処理工程で前記炭化珪素半導体部との反応を抑制可能な組成で前記第2電極膜を形成することを特徴とする請求項1に記載の炭化珪素半導体装置の製造方法。
  4. 前記第2電極膜は、ニッケル原子を60atm%およびシリコン原子を40atm%の含有率と、ニッケル原子を70atm%およびシリコン原子を30atm%の含有率との間の範囲の組成であることを特徴とする請求項1に記載の炭化珪素半導体装置の製造方法。
  5. 前記第2形成工程では、前記熱処理工程でシリサイド化された前記第1電極膜の組成とほぼ等しい組成で前記第2電極膜を形成することを特徴とする請求項1に記載の炭化珪素半導体装置の製造方法。
  6. 前記第1電極膜の厚さは、5nm以上10nm以下であることを特徴とする請求項1に記載の炭化珪素半導体装置の製造方法。
  7. 前記第2電極膜の厚さは、80nm以上であることを特徴とする請求項1〜6のいずれか一つに記載の炭化珪素半導体装置の製造方法。
JP2016535832A 2014-07-24 2015-06-03 炭化珪素半導体装置の製造方法 Active JP6057032B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2014151279 2014-07-24
JP2014151279 2014-07-24
PCT/JP2015/066078 WO2016013305A1 (ja) 2014-07-24 2015-06-03 炭化珪素半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP6057032B2 true JP6057032B2 (ja) 2017-01-11
JPWO2016013305A1 JPWO2016013305A1 (ja) 2017-04-27

Family

ID=55162841

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2016535832A Active JP6057032B2 (ja) 2014-07-24 2015-06-03 炭化珪素半導体装置の製造方法

Country Status (5)

Country Link
US (1) US9793121B2 (ja)
JP (1) JP6057032B2 (ja)
CN (1) CN105874566B (ja)
DE (1) DE112015000247T5 (ja)
WO (1) WO2016013305A1 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109994376B (zh) * 2017-12-30 2021-10-15 无锡华润微电子有限公司 碳化硅衬底上形成的欧姆接触结构及其形成方法
CN111276395A (zh) * 2020-02-19 2020-06-12 华芯威半导体科技(北京)有限责任公司 一种碳化硅器件原料的制造方法及使用该原料制备的碳化硅器件

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002217129A (ja) * 2001-01-18 2002-08-02 New Japan Radio Co Ltd シリコンカーバイド半導体装置の製造方法
JP2006024880A (ja) * 2004-06-09 2006-01-26 Matsushita Electric Ind Co Ltd 半導体装置及びその製造方法
JP2006332358A (ja) * 2005-05-26 2006-12-07 Denso Corp 炭化珪素半導体装置およびその製造方法
JP2010103229A (ja) * 2008-10-22 2010-05-06 Sumitomo Electric Ind Ltd 炭化珪素半導体装置およびその製造方法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20110233560A1 (en) 2010-03-16 2011-09-29 Advanced Interconnect Materials, Llc Electrode for silicon carbide, silicon carbide semiconductor element, silicon carbide semiconductor device and method for forming electrode for silicon carbide
US9553063B2 (en) * 2010-11-16 2017-01-24 Mitsubishi Electric Corporation Semiconductor element, semiconductor device and method for manufacturing semiconductor element
JP2013219150A (ja) 2012-04-06 2013-10-24 National Institute Of Advanced Industrial & Technology 炭化珪素半導体装置のオーミック電極の製造方法
JP6051573B2 (ja) 2012-04-17 2016-12-27 富士電機株式会社 半導体装置の製造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002217129A (ja) * 2001-01-18 2002-08-02 New Japan Radio Co Ltd シリコンカーバイド半導体装置の製造方法
JP2006024880A (ja) * 2004-06-09 2006-01-26 Matsushita Electric Ind Co Ltd 半導体装置及びその製造方法
JP2006332358A (ja) * 2005-05-26 2006-12-07 Denso Corp 炭化珪素半導体装置およびその製造方法
JP2010103229A (ja) * 2008-10-22 2010-05-06 Sumitomo Electric Ind Ltd 炭化珪素半導体装置およびその製造方法

Also Published As

Publication number Publication date
US20160314973A1 (en) 2016-10-27
JPWO2016013305A1 (ja) 2017-04-27
DE112015000247T5 (de) 2016-09-08
WO2016013305A1 (ja) 2016-01-28
CN105874566A (zh) 2016-08-17
CN105874566B (zh) 2019-04-05
US9793121B2 (en) 2017-10-17

Similar Documents

Publication Publication Date Title
JP6099298B2 (ja) SiC半導体デバイス及びその製造方法
JP5646527B2 (ja) 半導体装置および半導体装置の製造方法
JP6390745B2 (ja) 炭化珪素半導体装置の製造方法
JP6112699B2 (ja) 炭化珪素半導体装置の製造方法及び該方法により製造された炭化珪素半導体装置
WO2013125596A1 (ja) SiC半導体デバイスおよびその製造方法
JP6222771B2 (ja) 炭化珪素半導体装置の製造方法
JP2013219150A (ja) 炭化珪素半導体装置のオーミック電極の製造方法
WO2008053627A1 (en) OHMIC ELECTRODE FOR SiC SEMICONDUCTOR, METHOD FOR MANUFACTURE OF OHMIC ELECTRODE FOR SiC SEMICONDUCTOR, SEMICONDUCTOR DEVICE, AND METHOD FOR MANUFACTURE OF SEMICONDUCTOR DEVICE
JP2018049990A (ja) 半導体装置
JP6160541B2 (ja) 炭化珪素半導体装置の製造方法
JP6164062B2 (ja) 炭化珪素半導体装置の製造方法
JP6057032B2 (ja) 炭化珪素半導体装置の製造方法
JP2010177581A (ja) オーミック電極およびその形成方法
JP6395299B2 (ja) 炭化珪素半導体素子及び炭化珪素半導体素子の製造方法
JP6051573B2 (ja) 半導体装置の製造方法
JP5561343B2 (ja) 炭化珪素半導体装置の製造方法
US10032894B2 (en) Silicon carbide semiconductor device and method of manufacturing silicon carbide semiconductor device
JP6458525B2 (ja) 炭化珪素半導体装置の製造方法
US9812328B2 (en) Methods for forming low resistivity interconnects
JP2015043458A (ja) 半導体装置
JP2017168685A (ja) 炭化珪素半導体装置の製造方法
JP2016086131A (ja) 炭化珪素半導体装置の製造方法
JP2016086131A5 (ja)

Legal Events

Date Code Title Description
TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20161108

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20161121

R150 Certificate of patent or registration of utility model

Ref document number: 6057032

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250