JP6390745B2 - 炭化珪素半導体装置の製造方法 - Google Patents

炭化珪素半導体装置の製造方法 Download PDF

Info

Publication number
JP6390745B2
JP6390745B2 JP2017077595A JP2017077595A JP6390745B2 JP 6390745 B2 JP6390745 B2 JP 6390745B2 JP 2017077595 A JP2017077595 A JP 2017077595A JP 2017077595 A JP2017077595 A JP 2017077595A JP 6390745 B2 JP6390745 B2 JP 6390745B2
Authority
JP
Japan
Prior art keywords
layer
nickel
silicon carbide
back electrode
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2017077595A
Other languages
English (en)
Other versions
JP2017120938A (ja
Inventor
文一 今井
文一 今井
中嶋 経宏
経宏 中嶋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fuji Electric Co Ltd
Original Assignee
Fuji Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Electric Co Ltd filed Critical Fuji Electric Co Ltd
Publication of JP2017120938A publication Critical patent/JP2017120938A/ja
Application granted granted Critical
Publication of JP6390745B2 publication Critical patent/JP6390745B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45Ohmic electrodes
    • CCHEMISTRY; METALLURGY
    • C23COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23CCOATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/06Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the coating material
    • C23C14/14Metallic material, boron or silicon
    • C23C14/18Metallic material, boron or silicon on other inorganic substrates
    • C23C14/185Metallic material, boron or silicon on other inorganic substrates by cathodic sputtering
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/0445Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising crystalline silicon carbide
    • H01L21/048Making electrodes
    • H01L21/0485Ohmic electrodes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/1608Silicon carbide

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Chemical & Material Sciences (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Ceramic Engineering (AREA)
  • Materials Engineering (AREA)
  • Organic Chemistry (AREA)
  • Metallurgy (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Inorganic Chemistry (AREA)
  • Mechanical Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • Electrodes Of Semiconductors (AREA)

Description

この発明は、炭化珪素半導体装置の製造方法に関する。
従来からパワーデバイスとして用いられている半導体デバイスは、半導体材料としてシリコン(Si)を用いたものが主流である。一方、シリコンよりもバンドギャップが広い半導体(以下、ワイドギャップ半導体とする)である炭化珪素(SiC)は、シリコンと比較して熱伝導度が3倍、最大電界強度が10倍、電子のドリフト速度が2倍という物性値を有している。このため、絶縁破壊電圧が高く低損失で高温動作可能なパワーデバイスを作製(製造)するにあたって、近年、炭化珪素を応用する研究が各機関で盛んに行われている。
このようなパワーデバイスの構造は、裏面側に低抵抗なオーミック電極を備えた裏面電極を有する縦型の半導体デバイスが主流となっている。この縦型の半導体デバイスの裏面電極には、様々な材料および構造が用いられており、その中の1つとして、チタン(Ti)層、ニッケル(Ni)層および銀(Ag)層の積層体(例えば、下記特許文献1参照。)や、チタン層、ニッケル層および金層の積層体(例えば、下記特許文献2参照。)などからなる裏面電極が提案されている。
例えばショットキーバリアダイオード(SBD)に代表される炭化珪素を用いた縦型の半導体デバイスでは、炭化珪素からなる半導体基板(以下、SiC基板とする)上にニッケル層を形成した後、熱処理によりニッケル層をシリサイド化してニッケルシリサイド層を形成することで、SiC基板とニッケルシリサイド層とのコンタクト(電気的接触部)をオーミックコンタクトとする方法が提案されている(例えば、下記特許文献1,2参照。)。しかしながら、下記特許文献1,2では、ニッケルシリサイド層の上に裏面電極を形成した場合、裏面電極がニッケルシリサイド層から剥がれやすいという問題がある。
このような問題を解消する方法として、ニッケルシリサイド層の表面に残存するニッケル層を除去してニッケルシリサイド層を露出させた後に、ニッケルシリサイド層上にチタン層、ニッケル層および銀層を順に積層してなる裏面電極を形成することで、裏面電極の剥離を抑制する方法が提案されている(例えば、下記特許文献3参照。)。また、別の方法として、ニッケルシリサイド層の表面上に形成された金属の炭化物を除去した後に、ニッケルシリサイド層上に裏面電極を形成することで、裏面電極の密着性を向上させた方法が提案されている(例えば、下記特許文献4参照。)。
特開2007−184571号公報 特開2010−86999号公報 特開2008−53291号公報 特開2003−243323号公報
しかしながら、上記特許文献3,4の技術を用いて裏面電極を形成したとしても、ニッケルシリサイド層と、裏面電極の最下層のチタン層との密着性が低く、半導体ウェハを個々のチップ状にダイシング(切断)する際に、裏面電極がニッケルシリサイド層から剥がれてしまうという問題がある。例えば、上記特許文献3では、SiC基板上にニッケル層を形成し、その後、続けて熱処理を行うことによりニッケルシリサイド層を形成して、SiC基板とニッケルシリサイド層とのオーミックコンタクトを形成する。上記特許文献1によると、ニッケルシリサイド層は、下記(1)式で示されるニッケルと炭化珪素との固相反応により生成される。
Ni + 2SiC → NiSi2 + 2C ・・・(1)
上記(1)式の反応により生成された炭素(C)は、結晶状態が安定しない過飽和状態または微細な析出体として、ニッケルシリサイド層の内部全体に分散して存在している。このニッケルシリサイド層の内部に分散する炭素は、ニッケルシリサイド層の形成後に行う熱処理により、一気に排出され、ニッケルシリサイド層の表面や内部にグラファイトなどの析出物として層状に析出(凝集)する。この炭素が凝集してなる析出物は、脆く、かつ付着性に乏しいため、わずかな応力によっても容易に破断し、ニッケルシリサイド層上に形成した裏面電極が剥離するという問題がある。
この発明は、上述した従来技術による問題点を解消するため、裏面電極が剥離することを抑制することができる炭化珪素半導体装置の製造方法を提供することを目的とする。
上述した課題を解決し、本発明の目的を達成するため、この発明にかかる炭化珪素半導体装置の製造方法は、次の特徴を有する。まず、炭化珪素からなる半導体基板上に金属層を形成する第1工程を行う。次に、熱処理により、前記半導体基板と前記金属層とのオーミックコンタクトを形成する第2工程を行う。次に、前記金属層上に、チタン層、ニッケル層および金層を順に積層して裏面金属電極積層体を形成する第3工程を行う。そして、前記第1工程では、前記半導体基板上にチタンおよびニッケルを含む前記金属層を形成する。そして、前記第2工程では、熱処理により前記半導体基板および前記金属層を反応させてチタンカーバイドを含むニッケルシリサイド層を形成して、前記半導体基板と前記ニッケルシリサイド層とのオーミックコンタクトを形成する。そして、前記第3工程では、前記ニッケル層の厚さをx[nm]とし、前記ニッケル層の成膜速度をy[nm/秒]としたときに、0.0<y<−0.0013x+2.0を満たす条件で残留応力が200MPa以下となる前記ニッケル層を蒸着法により形成する。そして、前記xは、300nm以上1200nm以下とする。
また、この発明にかかる炭化珪素半導体装置の製造方法は、上述した発明において、前記第3工程では、0.0<y<−0.0015x+1.2を満たす条件で残留応力が100MPa以下となる前記ニッケル層を蒸着法により形成することを特徴とする。
また、この発明にかかる炭化珪素半導体装置の製造方法は、上述した発明において、前記第1工程では、スパッタリング法によりチタンおよびニッケルを含む前記金属層を形成することを特徴とする。
上述した発明によれば、金属電極積層体を構成するニッケル層の残留応力が200MPa以下となるようにニッケル層の厚さおよびニッケル層の成膜速度を決定することにより、炭化珪素基板と金属層、および金属層と裏面電極積層体との密着性を向上させることができる。これにより、炭化珪素基板上の電極(金属層および金属電極積層体)が剥離することを抑制することができる。
本発明にかかる炭化珪素半導体装置の製造方法によれば、裏面電極が剥離することを抑制することができるという効果を奏する。
図1は、実施の形態にかかる炭化珪素半導体装置の製造途中の状態を示す断面図である。 図2は、実施の形態にかかる炭化珪素半導体装置の製造途中の状態を示す断面図である。 図3は、実施の形態にかかる炭化珪素半導体装置の製造途中の状態を示す断面図である。 図4は、実施の形態にかかる炭化珪素半導体装置の製造途中の状態を示す断面図である。 図5は、実施の形態にかかる炭化珪素半導体装置の製造途中の状態を示す断面図である。 図6は、実施の形態にかかる炭化珪素半導体装置の裏面電極積層体を構成するニッケル層の成膜条件と裏面電極の密着性との関係を示す図表である。 図7は、実施の形態にかかる炭化珪素半導体装置の裏面電極積層体を構成するニッケル層の成膜条件とニッケル層の残留応力との関係を示す特性図である。 図8は、実施の形態にかかる炭化珪素半導体装置の裏面電極積層体を構成するニッケル層の厚さとニッケル層の成膜速度との関係について示す特性図である。
以下に添付図面を参照して、この発明にかかる炭化珪素半導体装置の製造方法の好適な実施の形態を詳細に説明する。本明細書および添付図面においては、nまたはpを冠記した層や領域では、それぞれ電子または正孔が多数キャリアであることを意味する。また、nやpに付す+および−は、それぞれそれが付されていない層や領域よりも高不純物濃度および低不純物濃度であることを意味する。なお、以下の実施の形態の説明および添付図面において、同様の構成には同一の符号を付し、重複する説明を省略する。
(実施の形態)
実施の形態にかかる炭化珪素半導体装置の構造について説明する。実施の形態にかかる炭化珪素半導体装置は、炭化珪素(SiC)からなる半導体基板(以下、SiC基板とする)とのコンタクト(電気的接触部)がオーミックコンタクトとなる裏面電極を備える。裏面電極は、SiC基板上にニッケルシリサイド層(SiC基板とのオーミックコンタクトを形成する金属層)および裏面電極積層体(金属電極積層体)が順に積層されてなる。裏面電極積層体は、ニッケルシリサイド層側から例えばチタン(Ti)層、ニッケル(Ni)層および金(Au)層が順に積層されてなる。SiC基板の内部には、素子構造に応じた半導体領域が設けられている。炭化珪素半導体装置の素子構造(おもて面電極やSiC基板の内部の半導体領域など)は、設計条件に応じて種々変更可能であるため、説明を省略する。
本発明にかかる炭化珪素半導体装置の裏面電極を形成するには、まず、例えばスパッタリング装置や真空蒸着装置などの金属成膜装置を用いて、炭化珪素からなる半導体ウェハ(以下、SiCウェハとする)の裏面にチタンおよびニッケルを含む金属層を形成する。次に、高温熱処理によりSiCウェハを加熱してチタンおよびニッケルを含む金属層をシンタリング(焼結)し、チタンカーバイド(TiC)を含むニッケルシリサイド層を形成する。この高温熱処理により、SiCウェハとニッケルシリサイド層とのオーミックコンタクトが形成される。その後、ニッケルシリサイド層上に、チタン層、ニッケル層および金層を順に積層してなる裏面電極積層体を形成する。
上述したように生成(形成)されたチタンカーバイドを含むニッケルシリサイド層は、裏面電極積層体の最下層であるチタン層と良好な密着性を示すため、裏面電極積層体の剥離を抑制する機能を有する。また、発明者らが鋭意研究を重ねた結果、裏面電極積層体の形成後に裏面電極積層体に残留する内部応力(残留応力)を低減させることにより、SiC基板とニッケルシリサイド層、およびニッケルシリサイド層と裏面電極積層体との密着性を向上させることができ、裏面電極(ニッケルシリサイド層および裏面電極積層体)の剥離をさらに抑制することができることが判明した。
具体的には、裏面電極積層体の最下層であるチタン層上に積層されるニッケル層の厚さおよび成膜速度を最適化し、このニッケル層の残留応力を200MPa以下にしている。ニッケル層の残留応力を200MPa以下にするために、裏面電極積層体を構成するニッケル層を形成する際の成膜条件は、ニッケル層の厚さをx[nm]とし、ニッケル層の成膜速度をy[nm/秒]としたときに、下記(2)式を満たすのがよく、望ましくは下記(3)式を満たすのがよい。下記(2)式(望ましくは下記(3)式)を満たす成膜条件で裏面電極積層体を構成するニッケル層を形成することにより、ニッケル層の残留応力を低減させることができ、剥離しにくい裏面電極積層体を形成することができる。
0.0<y<−0.0013x+2.0 ・・・(2)
0.0<y<−0.0015x+1.2 ・・・(3)
次に、実施の形態にかかる炭化珪素半導体装置の製造方法について詳細に説明する。図1〜5は、実施の形態にかかる炭化珪素半導体装置の製造途中の状態を示す断面図である。おもて面素子構造(おもて面電極や基板おもて面側の半導体領域)の形成工程については説明および図示を省略するが、おもて面素子構造は、裏面素子構造(裏面電極や基板裏面側の半導体領域)の形成と並行して、一般的な方法により所定のタイミングで形成すればよい。実施の形態にかかる炭化珪素半導体装置の裏面素子構造を形成するにあたって、まず、図1に示すように、n型のSiCウェハ1の裏面に例えばリン(P)などのn型不純物をイオン注入11する。
次に、例えば赤外線ランプを備えた高速アニール(RTA)装置を用いてSiCウェハ1を加熱し、SiCウェハ1の裏面に注入したn型不純物を活性化させる。不純物活性化のための熱処理は、例えば、アルゴン(Ar)雰囲気において1620℃程度の温度で180秒間程度行ってもよい。このイオン注入11および熱処理により、SiCウェハ1の裏面の表面層に、SiCウェハ1よりも不純物濃度の高いn型半導体領域(不図示)が形成される。SiCウェハ1の裏面側に高不純物濃度の半導体領域を形成することにより、SiCウェハ1と、後述するニッケルシリサイド層とのコンタクト抵抗を低減することができる。
次に、例えばスピンコート装置を用いて、SiCウェハ1のおもて面に例えば2μmの厚さの表面保護用の保護レジスト膜(不図示)を形成する。次に、例えばフッ酸緩衝液を用いて、SiCウェハ1の裏面に形成されている自然酸化膜を除去する。次に、例えばレジスト除去液を用いてSiCウェハ1のおもて面の保護レジスト膜を除去する。次に、図2に示すように、例えばスパッタリング装置などの金属成膜装置を用いて、SiCウェハ1の裏面(すなわちn型半導体領域上)に、チタン層2およびニッケル層3を順に成膜(形成)する。チタン層2およびニッケル層3の厚さは、例えば、それぞれ60nm程度および40nm程度であってもよい。後述するニッケルシリサイド層4の場合は、成膜後のアニール処理でニッケルシリサイド層4の状態が決まるため、その前駆体である金属層(チタン層2およびニッケル層3)の成膜手法は問わない。しかし、蒸着法よりもスパッタリング法の方が成膜した膜(金属層)の付着強度が高いので、成膜後の膜剥がれ(金属層の剥離)を防止することを重視した場合は、スパッタリング法を用いてニッケルシリサイド層4となる金属層の成膜を行うのが好ましい。
なお、スパッタリング法の場合、金属層の成膜中は基板(ウェハ)温度が高温になる。このため、金属層の成膜終了後(室温に戻した際)に熱応力で膜剥がれを生じる虞があるが、この膜剥がれの現象はニッケルシリサイド層4の厚さを厚くする場合に発生し、本発明のような100nm以下の厚さのニッケルシリサイド層4を形成する場合には問題にならない。また、裏面電極層(後述する裏面電極積層体8)の場合は、裏面電極層を構成するニッケル層6の厚さが厚い(下記実施例では400nm程度)ので、スパッタリング法を用いると、上記した熱応力変化が大きく、剥離が発生する虞がある。このため、裏面電極層を形成する場合は蒸着法を用いるのが好ましい。
次に、図3に示すように、例えば赤外線ランプを備えた高速アニール装置を用いてSiCウェハ1を加熱し、チタン層2およびニッケル層3をシンタリング(焼結)する。シンタリングのための熱処理は、例えば、アルゴン雰囲気において950℃程度の温度で120秒間程度行ってもよい。この熱処理により、SiCウェハ1中のシリコン(Si)原子がニッケル層3中のニッケル原子と反応してニッケルシリサイド層4が形成され、SiCウェハ1とニッケルシリサイド層4とのオーミックコンタクトが形成される。また、SiCウェハ1中の炭素(C)原子がチタン層2中のチタン原子と反応してニッケルシリサイド層4中にチタンカーバイドが生成される。
次に、例えばスピンコート装置を用いて、SiCウェハ1のおもて面に例えば2μmの厚さの表面保護用の保護レジスト膜(不図示)を形成する。次に、図4に示すように、シンタリングのための熱処理時にニッケルシリサイド層4中の炭素原子がニッケルシリサイド層4の表面(SiCウェハ1側に対して反対側の面)に析出して形成された厚さの薄い炭素析出層(不図示)を、例えばイオン化したアルゴンを衝突させて不純物除去する逆スパッタ12によって除去する。炭素析出層を除去するための逆スパッタ12は、6Pa程度の圧力下において、300W程度の高周波(RF)電力で180秒間程度行ってもよい。
次に、図5に示すように、例えば蒸着装置などの金属成膜装置を用いて、ニッケルシリサイド層4上に、チタン層5、ニッケル層6および金(Au)層7を順に蒸着(形成)して裏面電極積層体8を形成する。このとき、裏面電極積層体8を構成するニッケル層6は、上記(2)式(望ましくは上記(3)式)を満たす成膜条件で形成する。裏面電極積層体8を構成するチタン層5、ニッケル層6および金層7の厚さは、例えば、それぞれ70nm、400nmおよび200nmであってもよい。その後、SiCウェハ1を個々のチップ状にダイシング(切断)することにより、実施の形態にかかる炭化珪素半導体装置が完成する。
次に、実施の形態にかかる炭化珪素半導体装置の裏面電極積層体8を構成するニッケル層6の残留応力と、裏面電極(ニッケルシリサイド層4および裏面電極積層体8)の密着性との関係について説明する。上述した実施の形態にかかる炭化珪素半導体装置の製造方法にしたがい、裏面電極構造(ニッケルシリサイド層4、裏面電極積層体8および基板裏面側の半導体領域)を形成した複数のSiCウェハ1(試料)を用意した(以下、実施例1とする)。実施例1の各試料は、それぞれ、0.3nm/秒〜1.2nm/秒の範囲内の異なる成膜速度で形成された厚さの異なるニッケル層6を備える。チタン層5の厚さは各試料ともに等しく70nmであり、金層7の厚さは各試料ともに等しく200nmである。おもて面素子構造は形成していない。
これら実施例1の各試料について、まず、裏面電極積層体8を構成するニッケル層6の残留応力を評価した。具体的には、試料(半導体ウェハ)を試料ホルダーに貼り付けて広角X線回析(微小部X線回析)法を用いてX線回析パターンを測定し、ウェハ中央部の残留応力を評価した。応力評価にはsin2ψ法(側傾法)を用い、残留応力評価の指標としてニッケルの(331)面の回析線ピークを用いた。ブルカー・エイエックスエス(Bruker AXS)株式会社製のX線回折装置(型名:D8 DISCOVER μHR Hybrid(登録商標))を用いて配向評価を行った。X線源にCuKα線(多層膜ミラーを使用した平行ビーム光学系)を用い、X線管の電圧および電流をそれぞれ50kVおよび22mAとした。入射するX線の幅を決める発散スリットに直径1mmのピンホールスリットを用いた。
検出器には、2次元PSPC(Position Sensitive Proportional Counter:位置敏感型比例計数管)を用いた。検出器の位置を回折角2θ=135.4°に固定した。試料に対するX線の入射角ωをニッケルの(331)面のブラッグ角θ0=72.335°に固定した。試料面の法線と結晶格子面の法線とのなす角ψが0°、20°、30°、40°、50°、60°および70°のときのX線回析パターンを測定した。1フレームあたりの積算時間を600秒/フレームとした。そして、実施例1の各試料について、X線回折装置によって試料の格子面間隔(d値)を測定し、格子面間隔の変化から試料にかかる残留応力σ[MPa]を算出した。
残留応力σの算出には、下記(4)式を用いた。下記(4)式において、Eはヤング率[MPa]であり、νはポアソン比であり、θ0はブラッグ角である。実施例1の各試料においてニッケル層6の残留応力σを算出するにあたって、ニッケルのヤング率Eおよびポアソン比νをそれぞれ199000MPaおよび0.31とした。また、2θ/sin2ψは、ψ角ごとの回折角2θをプロットした図(sin2ψ−2θ図)の傾きから算出した。
Figure 0006390745
次に、実施の形態にかかる炭化珪素半導体装置の裏面電極(ニッケルシリサイド層4および裏面電極積層体8)の密着性を評価した。実施例1の各試料(半導体ウェハ)について、それぞれ、裏面電極側(すなわち裏面電極積層体8上)にダイシングフレーム付きのダイシングテープを貼り付けた後、5mm×5mmのチップサイズで個々のチップにダイシングした。ダイシングには、株式会社ディスコのダイシング装置(型名:DAD3350(登録商標))、およびダイシングブレ−ド(型名:NBC−Z、外径×厚さ×内径:56mm×0.05mm×40mm)を用いた。スピンドル(回転軸)の回転数を40000rpmとし、送り速度を1mm/秒とし、切込み量(ダイシングブレ−ドが試料を貫通してダイシングテープを切り込む深さ)を0.045mmとした。デンカアドテックス株式会社製のダイシングテープ(T−80MB(登録商標))を用いた。
そして、各チップをダイシングテープから剥がしたときに、ダイシングテープ側に裏面電極が残っているか否かを観察し、かつ、裏面電極の、チップ外周に沿った端部を目視(顕微鏡)にて観察して裏面電極剥離の有無を確認した。その結果を図6に示す。図6は、実施の形態にかかる炭化珪素半導体装置の裏面電極積層体を構成するニッケル層の成膜条件と裏面電極の密着性との関係を示す図表である。図6には、ニッケル層6の成膜速度(Ni成膜速度)ごと、かつニッケル層6の厚さ(Ni層の厚さ)ごとに裏面電極剥離の有無を示す。図6において、「○:剥離なし」とは、ニッケルシリサイド層4および裏面電極積層体8ともに剥離していないことを示す。「△:微小剥離あり」とは、ニッケルシリサイド層4または裏面電極積層体8が部分的に剥離しているものの、製品の性能を損なわない程度に微小であることを示す。「×:剥離あり」とは、ニッケルシリサイド層4または裏面電極積層体8が完全に剥離していることを示す。図6に示す結果より、ニッケル層6の厚さが厚く、かつニッケル層6の成膜速度が速いほど、裏面電極の密着性が低下し、裏面電極の剥離が生じることが確認された。
また、上記(4)式を用いて算出されたニッケル層6の残留応力σと、ニッケル層6の厚さおよび成膜速度との関係を図7に示す。図7は、実施の形態にかかる炭化珪素半導体装置の裏面電極積層体を構成するニッケル層の成膜条件とニッケル層の残留応力との関係を示す特性図である。図7には、ニッケル層6の厚さ(Ni層の厚さ)を変化させたときのニッケル層6の残留応力σの近似曲線を、ニッケル層6の成膜速度ごとに図示している。また、図7には、図6の裏面電極の密着性試験結果(○:剥離なし、△:剥離混在(図6の微小剥離ありに相当)、×:剥離あり)も示す。
図7に示す結果より、ニッケル層6の厚さを薄くするほど、また、ニッケル層6の成膜速度を遅くするほど、ニッケル層6の残留応力σが小さくなることが確認された。そして、ニッケル層6の残留応力σが200MPa以下である場合、ニッケル層6の厚さおよび成膜速度によらず、「○:剥離なし」または「△:剥離混在」となり、裏面電極の剥離が抑制されていることが確認された(△印が分布する残留応力の範囲(以下、剥離混在領域とする)および○印が分布する残留応力の範囲(以下、剥離未発生領域とする))。さらに、ニッケル層6の残留応力σが100MPa以下である場合、ニッケル層6の厚さおよび成膜速度によらず、「○:剥離なし」となり、裏面電極の剥離が生じないことが確認された(剥離未発生領域)。
一方、ニッケル層6の厚さを厚くするほど、また、ニッケル層6の成膜速度を早くするほど、ニッケル層6の残留応力σが大きくなることが確認された。そして、ニッケル層6の残留応力σが200MPaを超える場合、ニッケル層6の厚さおよび成膜速度によらず、「×:剥離あり」となり、SiCウェハ1とニッケルシリサイド層4、およびニッケルシリサイド層4と裏面電極積層体8との間で剥離が生じることが確認された(×印が分布する残留応力の範囲(以下、剥離発生領域とする))。したがって、ニッケル層6の残留応力σの許容範囲は200MPa以下であり、ニッケル層6の残留応力σが200MPa以下、好ましくは100MPa以下となるようにニッケル層6の厚さを薄くし、ニッケル層6の成膜速度を遅くすることで、裏面電極の剥離を発生しにくくすることができることが確認された。
次に、図6の結果から導き出すことができるニッケル層6の厚さとニッケル層6の成膜速度との関係について説明する。図8は、実施の形態にかかる炭化珪素半導体装置の裏面電極積層体を構成するニッケル層の厚さとニッケル層の成膜速度との関係について示す特性図である。図8には、横軸をニッケル層6の厚さ(Ni層の厚さ)とし、縦軸をニッケル層6の成膜速度(Ni成膜速度)としたときの剥離未発生領域、剥離混在領域および剥離発生領域の関係を示す。図8に示すように、ニッケル層6の厚さが薄い側から厚い側に向かって、かつニッケル層6の成膜速度が遅い側から早い側に向かって、剥離未発生領域、剥離混在領域および剥離発生領域の順に互いに交わることなく層状にこれらの領域が隣接することが確認された。
また、図8に示す結果より、ニッケル層6の厚さをx[nm]とし、ニッケル層6の成膜速度をy[nm/秒]としたときに、剥離発生領域と剥離混在領域との境界線は下記(5)式であり、剥離混在領域と剥離未発生領域との境界線は下記(6)式であることが確認された。したがって、下記(5)式よりも原点(0,0)側(すなわち上記(2)式を満たす範囲内)となるようにニッケル層6の厚さおよびニッケル層6の成膜速度を決定することにより、裏面電極の剥離を抑制することができることが確認された。また、下記(6)式よりも原点(0,0)側(すなわち上記(3)式を満たす範囲内)となるようにニッケル層6の厚さおよびニッケル層6の成膜速度を決定することにより、裏面電極が剥離しないことが確認された。例えば、ニッケル層6の厚さを400nmとする場合、ニッケル層6の成膜速度を0.5nm/秒以下とすることで、裏面電極が剥離することを防止することができる。
y=−0.0013x+2.0 ・・・(5)
y=−0.0015x+1.2 ・・・(6)
以上、説明したように、実施の形態によれば、裏面電極積層体を構成するニッケル層の残留応力が200MPa以下となるようにニッケル層の厚さおよびニッケル層の成膜速度を決定することにより、SiCウェハとニッケルシリサイド層、およびニッケルシリサイド層と裏面電極積層体との密着性を向上させることができる。これにより、裏面電極(ニッケルシリサイド層および裏面電極積層体)が剥離することを十分に抑制することができるとともに、SiCウェハとのオーミックコンタクトを実現した裏面電極を有する特性に優れた炭化珪素半導体装置を作製することができる。
以上において本発明は、上述した実施の形態に限らず、本発明の趣旨を逸脱しない範囲で種々変更可能である。例えば、上述した発明では、SiCウェハと裏面電極とのオーミックコンタクトを形成した場合を例に説明しているが、SiCウェハとおもて面電極とのオーミックコンタクトを形成する場合においても適用可能である。また、本発明は、SiCウェハとのオーミックコンタクトを形成した金属電極を備えた炭化珪素半導体装置に適用可能であり、例えば絶縁ゲート型電界効果トランジスタ(MOSFET:Metal Oxide Semiconductor Field Effect Transistor)、絶縁ゲート型バイポーラトランジスタ(IGBT:Insulated Gate Bipolar Transistor)やショットキーダイオードなど様々なデバイスに適用可能である。また、上述した実施の形態では、SiCウェハに代えて、SiCウェハ上にSiCエピタキシャル層を積層したエピタキシャルウェハを用いてもよい。また、上述した実施の形態では、n型SiCウェハの裏面の表面層にn型半導体領域を形成する場合を例に説明したが、n型SiCウェハの裏面にp型不純物をイオン注入してp型不純物を形成してもよい。また、上述した実施の形態では、半導体層または半導体基板の導電型(n型、p型)を反転させても同様に成り立つ。
以上のように、本発明にかかる炭化珪素半導体装置の製造方法は、炭化珪素半導体とのオーミックコンタクトを形成する金属電極を備えたパワー半導体装置に有用である。
1 SiCウェハ
2 ニッケルシリサイド層となるチタン層
3 ニッケルシリサイド層となるニッケル層
4 ニッケルシリサイド層
5 裏面電極積層体を構成するチタン層
6 裏面電極積層体を構成するニッケル層
7 裏面電極積層体を構成する金層
8 裏面電極積層体
11 イオン注入
12 逆スパッタ

Claims (3)

  1. 炭化珪素からなる半導体基板上に金属層を形成する第1工程と、
    熱処理により、前記半導体基板と前記金属層とのオーミックコンタクトを形成する第2工程と、
    前記金属層上に、チタン層、ニッケル層および金層を順に積層して裏面金属電極積層体を形成する第3工程と、
    を含む縦型の炭化珪素半導体装置の製造方法であって、
    前記第1工程では、前記半導体基板上にチタンおよびニッケルを含む前記金属層を形成し、
    前記第2工程では、熱処理により前記半導体基板および前記金属層を反応させてチタンカーバイドを含むニッケルシリサイド層を形成して、前記半導体基板と前記ニッケルシリサイド層とのオーミックコンタクトを形成し、
    前記第3工程では、前記ニッケル層の厚さをx[nm]とし、前記ニッケル層の成膜速度をy[nm/秒]としたときに、0.0<y<−0.0013x+2.0を満たす条件で残留応力が200MPa以下となる前記ニッケル層を蒸着法により形成し、
    前記xは、300nm以上1200nm以下とすることを特徴とする炭化珪素半導体装置の製造方法。
  2. 前記第3工程では、0.0<y<−0.0015x+1.2を満たす条件で残留応力が100MPa以下となる前記ニッケル層を蒸着法により形成することを特徴とする請求項1に記載の炭化珪素半導体装置の製造方法。
  3. 前記第1工程では、スパッタリング法によりチタンおよびニッケルを含む前記金属層を形成することを特徴とする請求項1または2に記載の炭化珪素半導体装置の製造方法。
JP2017077595A 2013-11-22 2017-04-10 炭化珪素半導体装置の製造方法 Active JP6390745B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2013242368 2013-11-22
JP2013242368 2013-11-22

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2015549075A Division JP6160708B2 (ja) 2013-11-22 2014-11-07 炭化珪素半導体装置

Publications (2)

Publication Number Publication Date
JP2017120938A JP2017120938A (ja) 2017-07-06
JP6390745B2 true JP6390745B2 (ja) 2018-09-19

Family

ID=53179395

Family Applications (2)

Application Number Title Priority Date Filing Date
JP2015549075A Active JP6160708B2 (ja) 2013-11-22 2014-11-07 炭化珪素半導体装置
JP2017077595A Active JP6390745B2 (ja) 2013-11-22 2017-04-10 炭化珪素半導体装置の製造方法

Family Applications Before (1)

Application Number Title Priority Date Filing Date
JP2015549075A Active JP6160708B2 (ja) 2013-11-22 2014-11-07 炭化珪素半導体装置

Country Status (5)

Country Link
US (1) US10374050B2 (ja)
EP (1) EP2993690A4 (ja)
JP (2) JP6160708B2 (ja)
CN (1) CN105308722B (ja)
WO (1) WO2015076128A1 (ja)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016015424A (ja) * 2014-07-02 2016-01-28 ルネサスエレクトロニクス株式会社 半導体装置
JP6808952B2 (ja) * 2016-03-16 2021-01-06 富士電機株式会社 炭化珪素半導体装置の製造方法
DE102016125030A1 (de) * 2016-12-20 2018-06-21 Infineon Technologies Ag Ausbilden einer Metallkontaktschicht auf Siliziumcarbid und Halbleitervorrichtung mit einer Metallkontaktstruktur
KR20180124459A (ko) * 2017-05-12 2018-11-21 한국전기연구원 반도체와 금속 사이에 형성되는 오믹접촉 및 오믹접촉 형성방법
CN109994376B (zh) * 2017-12-30 2021-10-15 无锡华润微电子有限公司 碳化硅衬底上形成的欧姆接触结构及其形成方法
CN108693700B (zh) * 2018-05-17 2021-04-09 京东方科技集团股份有限公司 一种压印模板及其制备方法
US10629686B2 (en) * 2018-08-02 2020-04-21 Semiconductor Components Industries, Llc Carbon-controlled ohmic contact layer for backside ohmic contact on a silicon carbide power semiconductor device
JP7283053B2 (ja) * 2018-11-09 2023-05-30 富士電機株式会社 炭化珪素半導体装置、炭化珪素半導体組立体および炭化珪素半導体装置の製造方法
IT202100027101A1 (it) * 2021-10-21 2023-04-21 St Microelectronics Srl Procedimento di fabbricazione di un dispositivo elettronico di carburo di silicio e dispositivo elettronico di carburo di silicio

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05279845A (ja) * 1992-04-02 1993-10-26 Hitachi Ltd スパッタリング方法及びその装置
US7297626B1 (en) * 2001-08-27 2007-11-20 United States Of America As Represented By The Secretary Of The Army Process for nickel silicide Ohmic contacts to n-SiC
JP3871607B2 (ja) 2001-12-14 2007-01-24 松下電器産業株式会社 半導体素子およびその製造方法
JP3767585B2 (ja) * 2003-07-11 2006-04-19 株式会社デンソー 半導体装置
JP4699720B2 (ja) * 2004-08-05 2011-06-15 リンテック株式会社 貼付装置及び貼付方法
JP4699812B2 (ja) * 2005-06-07 2011-06-15 株式会社デンソー 半導体装置およびその製造方法
US20070138482A1 (en) 2005-12-08 2007-06-21 Nissan Motor Co., Ltd. Silicon carbide semiconductor device and method for producing the same
JP2007184571A (ja) 2005-12-08 2007-07-19 Nissan Motor Co Ltd 炭化珪素半導体装置、炭化珪素半導体装置の製造方法、炭化珪素半導体装置中の遷移金属シリサイドと金属膜との接合体及び炭化珪素半導体装置中の遷移金属シリサイドと金属膜との接合体の製造方法
JP2008053291A (ja) 2006-08-22 2008-03-06 Rohm Co Ltd SiC半導体素子およびその製造方法
JP5352954B2 (ja) * 2006-11-22 2013-11-27 日産自動車株式会社 電極膜/炭化珪素構造体
JP2008227405A (ja) * 2007-03-15 2008-09-25 Toyota Motor Corp n型4H−SiC基板上にオーミック電極を形成する方法
JP4873321B2 (ja) * 2007-08-17 2012-02-08 株式会社アルバック はんだバンプの形成方法
US7790616B2 (en) * 2007-08-29 2010-09-07 Northrop Grumman Systems Corporation Encapsulated silicidation for improved SiC processing and device yield
JP5369581B2 (ja) 2008-09-29 2013-12-18 住友電気工業株式会社 半導体デバイス用裏面電極、半導体デバイスおよび半導体デバイス用裏面電極の製造方法
JP5448652B2 (ja) * 2009-09-01 2014-03-19 三菱電機株式会社 半導体装置およびその製造方法
WO2011128994A1 (ja) * 2010-04-14 2011-10-20 住友電気工業株式会社 炭化珪素半導体装置およびその製造方法
JP6060476B2 (ja) * 2011-04-06 2017-01-18 富士電機株式会社 電極形成方法
JP6099298B2 (ja) * 2011-05-30 2017-03-22 富士電機株式会社 SiC半導体デバイス及びその製造方法
JP6261155B2 (ja) * 2012-02-20 2018-01-17 富士電機株式会社 SiC半導体デバイスの製造方法
JP6112699B2 (ja) * 2012-03-30 2017-04-12 富士電機株式会社 炭化珪素半導体装置の製造方法及び該方法により製造された炭化珪素半導体装置

Also Published As

Publication number Publication date
JPWO2015076128A1 (ja) 2017-03-16
JP2017120938A (ja) 2017-07-06
CN105308722B (zh) 2017-12-19
US10374050B2 (en) 2019-08-06
EP2993690A4 (en) 2017-01-18
US20160087061A1 (en) 2016-03-24
CN105308722A (zh) 2016-02-03
EP2993690A1 (en) 2016-03-09
JP6160708B2 (ja) 2017-07-12
WO2015076128A1 (ja) 2015-05-28

Similar Documents

Publication Publication Date Title
JP6390745B2 (ja) 炭化珪素半導体装置の製造方法
JP6099298B2 (ja) SiC半導体デバイス及びその製造方法
JP5646527B2 (ja) 半導体装置および半導体装置の製造方法
JP6222771B2 (ja) 炭化珪素半導体装置の製造方法
US9159792B2 (en) SiC semiconductor device and method for manufacturing the same
WO2015087622A1 (ja) 半導体装置の製造方法
WO2016002386A1 (ja) 炭化珪素半導体素子の製造方法
JP6160541B2 (ja) 炭化珪素半導体装置の製造方法
JP6164062B2 (ja) 炭化珪素半導体装置の製造方法
JP5115735B2 (ja) 炭化珪素半導体基板とその製造方法
JP6648574B2 (ja) 炭化珪素半導体装置の製造方法
JP5562211B2 (ja) 炭化珪素半導体装置の製造方法
JP6051573B2 (ja) 半導体装置の製造方法
JP6057032B2 (ja) 炭化珪素半導体装置の製造方法
JP6705231B2 (ja) 炭化珪素半導体装置および炭化珪素半導体装置の製造方法
JP2015043458A (ja) 半導体装置
JP7452076B2 (ja) 半導体装置および半導体装置の製造方法
JP2016086131A (ja) 炭化珪素半導体装置の製造方法
US9502250B2 (en) Manufacturing method of silicon carbide semiconductor apparatus
JP2016086131A5 (ja)
CN117438296A (zh) 碳化硅半导体衬底上制造接触的方法和碳化硅半导体器件

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20170410

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20180122

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20180130

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20180402

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20180724

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20180806

R150 Certificate of patent or registration of utility model

Ref document number: 6390745

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250