WO2016002386A1 - 炭化珪素半導体素子の製造方法 - Google Patents

炭化珪素半導体素子の製造方法 Download PDF

Info

Publication number
WO2016002386A1
WO2016002386A1 PCT/JP2015/064974 JP2015064974W WO2016002386A1 WO 2016002386 A1 WO2016002386 A1 WO 2016002386A1 JP 2015064974 W JP2015064974 W JP 2015064974W WO 2016002386 A1 WO2016002386 A1 WO 2016002386A1
Authority
WO
WIPO (PCT)
Prior art keywords
silicon carbide
carbide semiconductor
layer
metal electrode
graphene layer
Prior art date
Application number
PCT/JP2015/064974
Other languages
English (en)
French (fr)
Inventor
健志 藤井
まり子 佐藤
拓朗 稲本
Original Assignee
富士電機株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 富士電機株式会社 filed Critical 富士電機株式会社
Priority to JP2016531193A priority Critical patent/JP6057029B2/ja
Priority to EP15815488.0A priority patent/EP3076422B1/en
Priority to CN201580003543.1A priority patent/CN105874567B/zh
Publication of WO2016002386A1 publication Critical patent/WO2016002386A1/ja
Priority to US15/197,845 priority patent/US10037886B2/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/0445—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising crystalline silicon carbide
    • H01L21/048—Making electrodes
    • H01L21/0485—Ohmic electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/1606—Graphene
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45—Ohmic electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/1608—Silicon carbide

Definitions

  • the present invention relates to a method of manufacturing a silicon carbide semiconductor device.
  • Silicon carbide (SiC) semiconductors have a breakdown electric field strength that is about 10 times higher than conventional semiconductor materials, silicon (Si) semiconductors and GaAs (gallium arsenide) semiconductors, and have high thermal conductivity. ing. For this reason, silicon carbide semiconductors attract attention in recent years as semiconductor materials capable of manufacturing (manufacturing) MOSFETs (Metal Oxide Semiconductor Field Effect Transistors) for power devices that have both breakdown voltage maintenance and miniaturization. Are collecting
  • energy loss during operation of the MOSFET mainly includes drift resistance (resistance component of drift layer), channel resistance (resistance component of inversion layer (channel) formed in the base region), and contact resistance (semiconductor portion and metal) It is dominated by the loss due to the electrical contact resistance component with the electrode.
  • the contact resistance needs to be sufficiently lower than the drift resistance and the channel resistance.
  • the ohmic contact between the silicon carbide semiconductor portion and the metal electrode uses a method for forming a contact between the silicon semiconductor portion and the metal electrode, and a metal film such as nickel (Ni) or titanium (Ti) formed on the surface of the semiconductor portion Is formed by silicidation by annealing (heat treatment).
  • a metal film such as nickel (Ni) or titanium (Ti) formed on the surface of the semiconductor portion Is formed by silicidation by annealing (heat treatment).
  • the contact resistance between the n-type silicon carbide semiconductor portion and the metal electrode obtained by this contact formation method is approximately 10 -4 ⁇ cm 2 , which is sufficiently smaller than the channel resistance or the like.
  • Non-Patent Document 1 shows that the interface characteristics between a semiconductor layer of one layer (single layer) and a metal film can be controlled by a dipole formed at the interface. That is, it is an interface characteristic control method which exceeds the characteristics of the bonding interface between the semiconductor portion and the metal electrode which are formed by simply depositing the metal electrode on the semiconductor portion.
  • Patent Document 1 paragraphs 0023 to 0037, paragraph 0037 discloses that graphene is used for a source electrode and a drain electrode of a silicon carbide MOSFET.
  • Patent Document 1 a metal film or a carbon (C) film is deposited on a silicon carbide semiconductor portion, and a source electrode and a drain electrode are formed by reacting the silicon carbide semiconductor portion with a metal film or a carbon film by annealing contact. doing.
  • Patent Document 2 a carbon (C) layer and a metal layer are sequentially deposited on a silicon carbide semiconductor portion, and contact annealing is performed to cause a reaction between the metal layer and the silicon carbide semiconductor portion or the carbon layer. It is disclosed to form an ohmic contact.
  • Patent Document 3 paragraphs 0061 to 0068
  • a carbon layer and a tantalum (Ta) layer are sequentially formed on the C surface of a silicon carbide semiconductor substrate, and the carbon layer and the tantalum layer are reacted by heat treatment to It is disclosed to form an ohmic contact made of TaC).
  • Patent Document 2 paragraph 0063
  • Patent Document 3 paragraph 0071 below disclose that graphene is used as the carbon layer.
  • the silicon carbide semiconductor has a band gap (width of forbidden band) much larger than that of the silicon semiconductor, the properties at the junction interface between the silicon carbide semiconductor portion and the metal electrode are p-type and n-type. It is different. That is, in a silicon semiconductor, a metal having a Fermi level close to an energy level at the top of a valence band is present. By forming the metal electrode using such a metal, the potential difference (Schottky barrier height) generated at the junction interface between the silicon semiconductor portion and the metal electrode can be substantially the same between p-type and n-type. .
  • the original cause of the increase in the contact resistance between the p-type silicon carbide semiconductor portion and the metal electrode originates in the deep energy level at the top of the valence band in the silicon carbide semiconductor. Therefore, even if it is inferred from the principle that a Schottky barrier occurs at the junction interface between the semiconductor portion and the metal electrode, a method of forming a contact between the semiconductor portion and the metal electrode by simply depositing the metal electrode on the semiconductor portion Then, it is understood that it is very difficult to reduce the resistance of the contact between the p-type silicon carbide semiconductor portion and the metal electrode.
  • Non-Patent Document 1 it is possible to control the ion valence of an oxide film (SrRuO 3 film) which is an ionic crystal (crystal by ion bonding between atoms) by the Nb-doped SrTiO 3 layer and the SrRuO 3 film Has become an important principle of the control of the properties of the bonding
  • the silicon carbide semiconductor which is a covalent bond crystal crystal by covalent bond between atoms
  • the bonding interface between the silicon carbide semiconductor and the metal electrode The charge transfer does not occur so easily as to form a dipole. Therefore, it is difficult to apply the contact formation method by element substitution like the said nonpatent literature 1 to a silicon carbide semiconductor, a metal electrode, and contact formation.
  • An object of the present invention is to provide a method of manufacturing a semiconductor device.
  • the present inventors conducted intensive studies, and as a result, by providing a graphene layer between the silicon carbide semiconductor portion and the metal electrode, the silicon carbide semiconductor portion and the metal are provided. It was found that a dipole was formed at the junction interface with the electrode.
  • Graphene is a semiconductor having no band gap, and its Fermi level is easily changed by charge transfer from a material layer in contact with the graphene layer. According to this principle, electrons move from the graphene layer formed on the p-type silicon carbide semiconductor portion to the p-type silicon carbide semiconductor portion, and effectively, positive charges (holes) are generated from the p-type silicon carbide semiconductor portion to the graphene layer. ) Seems to move. It is widely known that a graphene layer on a silicon carbide semiconductor portion is formed of carbon atoms left by heating a silicon carbide semiconductor portion at high temperature to evaporate silicon atoms. The present invention has been made based on such findings.
  • a method of manufacturing a silicon carbide semiconductor device is a method of manufacturing a silicon carbide semiconductor device forming a contact between a p-type silicon carbide semiconductor portion and a metal electrode.
  • the method has the following features. First, a first step of forming a graphene layer for reducing the potential difference generated at the junction interface between the p-type silicon carbide semiconductor portion and the metal electrode is performed on the surface of the p-type silicon carbide semiconductor portion. Next, a second step of forming the metal electrode on the surface of the graphene layer is performed.
  • the graphene layer having a single layer or more and three layers or less is formed in the first step.
  • the coverage of the p-type silicon carbide semiconductor portion by the graphene layer is the same as that of the p-type silicon carbide semiconductor portion. 30% or more of the surface area.
  • the carrier concentration of the p-type silicon carbide semiconductor portion is 1 ⁇ 10 16 / cm 3 or more.
  • the electrode material of the metal electrode is gold, silver, platinum, titanium, nickel, iron, cobalt, copper, chromium, aluminum or palladium Alternatively, it is an alloy containing one or more of these metals.
  • the surface of the graphene layer is further made of hexagonal boron nitride.
  • a third step of forming an insulator layer is performed.
  • the metal electrode is formed on the surface of the insulator layer.
  • a single layer or two layers of the insulator layer are formed.
  • a dipole can be formed at the bonding interface between the p-type silicon carbide semiconductor portion and the metal electrode, and the bonding interface between the p-type silicon carbide semiconductor portion and the metal electrode Potential difference can be reduced.
  • the low resistance ohmic contact between the p-type silicon carbide semiconductor portion and the metal electrode can be formed with high reproducibility.
  • FIG. 1 is a cross-sectional view showing the main parts of the structure of the silicon carbide semiconductor device according to the first embodiment.
  • FIG. 2 is a cross-sectional view showing the main parts of the structure of the silicon carbide semiconductor device according to the second embodiment.
  • FIG. 3 is a chart showing voltage-current characteristics of the silicon carbide semiconductor device according to the present invention.
  • n and p in the layer or region having n or p, it is meant that electrons or holes are majority carriers, respectively.
  • + and-attached to n and p mean that the impurity concentration is higher and the impurity concentration is lower than that of the layer or region to which it is not attached, respectively.
  • the same components are denoted by the same reference numerals and redundant description will be omitted.
  • "-" means a bar attached to the index immediately after that, and adding "-" before the index represents a negative index.
  • Embodiment 1 The cross-sectional structure of the semiconductor element (silicon carbide semiconductor element) made of silicon carbide (SiC) according to the first embodiment will be described.
  • FIG. 1 is a cross-sectional view showing the main parts of the structure of the silicon carbide semiconductor device according to the first embodiment.
  • the metal electrode 2 vicinity provided in the surface of the p-type silicon carbide semiconductor part 1 is expanded and shown (it is the same also in FIG. 2).
  • the p-type silicon carbide semiconductor portion 1 is, for example, a semiconductor substrate made of a p-type silicon carbide semiconductor (hereinafter referred to as a silicon carbide semiconductor substrate (semiconductor chip)), a p-type silicon carbide semiconductor laminated on a silicon carbide semiconductor substrate Layer or a p-type silicon carbide semiconductor region provided in the surface layer of the silicon carbide semiconductor substrate.
  • a silicon carbide semiconductor substrate semiconductor chip
  • the p-type silicon carbide semiconductor portion 1 may be a six-layer periodic hexagonal crystal (6H-SiC), a four-layer periodic hexagonal crystal (4H-SiC), or a three-layer periodic cubic crystal (3H-SiC) of silicon carbide. .
  • the surface of the p-type silicon carbide semiconductor portion 1 is, for example, subjected to surface planarization processing to such an extent that atomic level flatness can be obtained.
  • the planarized surface of the p-type silicon carbide semiconductor portion 1 has a thickness corresponding to one carbon atom in which graphene (carbon: C) atoms, which are semiconductors having no band gap, are bonded in a hexagonal lattice shape.
  • a sheet-like substance having a thickness (hereinafter referred to as a graphene layer) 11 is provided (dot-like hatching portion).
  • the crystal plane orientation of the surface of the p-type silicon carbide semiconductor portion 1 in contact with the graphene layer 11 may be, for example, a (0001) plane, a (000-1) plane, or a (11-20) plane.
  • the carrier concentration of the p-type silicon carbide semiconductor portion 1 is preferably, for example, 1 ⁇ 10 16 / cm 3 or more.
  • the graphene layer 11 may have a single-layer structure of one layer of graphene or a stacked structure of three or less layers of stacked graphene.
  • a dipole can be reliably formed at the junction interface between the p-type silicon carbide semiconductor portion 1 and the metal electrode 2.
  • the potential difference (Schottky barrier height) generated at the junction interface between p-type silicon carbide semiconductor portion 1 and metal electrode 2 is reduced. It can be done.
  • the graphene layer 11 more preferably has a single layer structure. The reason is that the single layer has no gap and the Fermi level can easily move.
  • FIG. 1 shows a graphene layer 11 having a single layer structure.
  • a plurality of carbon atoms constituting the graphene layer 11 are respectively shown in a circular shape, and covalent bonds of carbon atoms are shown in a linear shape connecting adjacent circular portions.
  • graphene layer 11 in order to clarify each junction interface position of p-type silicon carbide semiconductor portion 1, graphene layer 11 and metal electrode 2, graphene layer 11 and p-type silicon carbide semiconductor portion 1 and metal electrode 2 However, the graphene layer 11 is in contact with the p-type silicon carbide semiconductor portion 1 and the metal electrode 2 respectively.
  • the metal electrode 2 is provided on the graphene layer 11.
  • the metal electrode 2 forms an ohmic contact with the p-type silicon carbide semiconductor portion 1 by the graphene layer 11 provided between the metal electrode 2 and the p-type silicon carbide semiconductor portion 1.
  • the metal electrode 2 may be a surface electrode constituting a general device structure, such as a source electrode or a drain electrode of a MOSFET, for example.
  • gold (Au), silver (Ag), platinum (Pt), titanium (Ti), nickel (Ni), iron (Fe), cobalt (Co), copper (Cu), chromium ( Cr), aluminum (Al) or palladium (Pd), or an alloy containing one or more of these metals may be used.
  • the metal electrode 2 may be a laminated film formed by laminating a plurality of metal films made of any one of the above-described metals and alloys in different combinations.
  • a method of manufacturing the silicon carbide semiconductor device according to the first embodiment will be described with reference to FIG.
  • the description of the process for forming the element structure other than the graphene layer 11 and the metal electrode 2 is omitted, but the element structure other than the graphene layer 11 and the metal electrode 2 may be formed at a predetermined timing by a general method.
  • a semiconductor wafer hereinafter referred to as a p-type SiC wafer
  • the thickness of the p-type SiC wafer may be, for example, 430 ⁇ m.
  • the main surface of the SiC wafer may be, for example, a (0001) plane having an off angle of about 4 to 8 degrees in the ⁇ 11-20> direction.
  • a p-type epitaxial layer is deposited (formed) on the main surface of the p-type SiC wafer by a chemical vapor deposition (CVD) method.
  • the carrier concentration and thickness of this p-type epitaxial layer may be, for example, 1 ⁇ 10 19 / cm 3 and 10 ⁇ m, respectively.
  • a p-type epitaxial wafer formed by depositing a p-type epitaxial layer on a p-type SiC wafer is formed.
  • This p-type epitaxial wafer is diced into chips at a predetermined timing, and a p-type semiconductor chip (p-type silicon carbide semiconductor portion 1: hereinafter referred to as p-type semiconductor chip 1) having a chip size of 10 mm, for example, is formed.
  • p-type semiconductor chip p-type silicon carbide semiconductor portion 1: hereinafter referred to as p-type semiconductor chip 1 having a chip size of 10 mm, for example
  • a single-layer graphene layer 11 is grown (formed) on the front surface of the p-type semiconductor chip 1 by heat treatment.
  • a method of forming the graphene layer 11 silicon atoms are desorbed from the silicon carbide semiconductor constituting the p-type semiconductor chip 1 by heating the p-type semiconductor chip 1 to, for example, about 1200.degree.
  • a method of forming a graphene layer 11 composed of carbon atoms may be used.
  • the graphene layer 11 is formed as follows. First, the p-type semiconductor chip 1 is inserted into the reaction furnace (chamber) of the infrared condensing type ultra-high temperature heating apparatus. Next, the inside of the reaction furnace is evacuated to, for example, about 6.6 ⁇ 10 ⁇ 1 Pa. Next, for example, argon (Ar) gas is introduced into the reaction furnace until atmospheric pressure, and the p-type semiconductor chip 1 is exposed to an argon gas atmosphere by continuing the flow at a predetermined flow rate.
  • argon (Ar) gas is introduced into the reaction furnace until atmospheric pressure, and the p-type semiconductor chip 1 is exposed to an argon gas atmosphere by continuing the flow at a predetermined flow rate.
  • the temperature in the reaction furnace is heated, for example, from room temperature (for example, about 25 ° C.) to about 1650 ° C. (maximum temperature) at a temperature rising rate (heating rate) of 20 ° C./min Is maintained at the maximum temperature, for example, for about 5 minutes.
  • a single-layer graphene layer 11 is formed on the front surface of the p-type semiconductor chip 1.
  • the maintenance time at the maximum temperature may be further extended after the temperature in the reactor reaches the maximum temperature.
  • the p-type semiconductor chip 1 is taken out from the reaction furnace.
  • a gold electrode is formed on the graphene layer 11 as the metal electrode 2 to complete a semiconductor device in which the graphene layer 11 and the metal electrode 2 are sequentially formed on the p-type semiconductor chip 1 shown in FIG.
  • the metal electrode 2 can be formed by, for example, a vapor deposition method, an MBE method, or the like.
  • the metal electrode 2 is formed by a film formation (formation) method with high kinetic energy of target atoms (molecules) such as sputtering, there is a risk that the graphene layer 11 etc. may be destroyed during film formation of the metal electrode 2 Unfavorable.
  • the case where the graphene layer 11 and the metal electrode 2 are formed on each p-type semiconductor chip 1 after forming the chip by dicing is described as an example. However, after the graphene layer 11 and the metal electrode 2 are formed on the p-type epitaxial wafer, the p-type epitaxial wafer may be diced.
  • the graphene layer is inserted into the junction interface between the p-type silicon carbide semiconductor portion and the metal electrode, whereby the junction interface between the p-type silicon carbide semiconductor portion and the metal electrode Can form a dipole.
  • the potential difference (Schottky barrier height) generated at the junction interface between the p-type silicon carbide semiconductor portion and the metal electrode can be reduced, and the resistance between the junction interface between the p-type silicon carbide semiconductor portion and the metal electrode is low.
  • An ohmic contact can be formed with high reproducibility.
  • FIG. 2 is a cross-sectional view showing the main parts of the structure of the silicon carbide semiconductor device according to the second embodiment.
  • the silicon carbide semiconductor device according to the second embodiment differs from the silicon carbide semiconductor device according to the first embodiment in that hexagonal boron nitride (h-BN), which is an insulator, is interposed between the graphene layer 11 and the metal electrode 2. ) (Hereinafter referred to as h-BN layer) 12 is provided.
  • the h-BN layer 12 may have a single layer structure or a laminated structure.
  • the h-BN layer 12 has a function of preventing the graphene layer 11 and the metal electrode 2 from interacting to cause an adverse effect.
  • nickel that can be used as an electrode material of the metal electrode 2 is known to strongly interact with the graphene layer 11.
  • the energy band of the graphene layer 11 is modulated, and an ohmic contact between the p-type silicon carbide semiconductor portion 1 and the metal electrode 2 is formed between the p-type silicon carbide semiconductor portion 1 and the metal electrode 2.
  • Charge transfer is less likely to occur. Therefore, the h-BN layer 12 is formed between the graphene layer 11 and the metal electrode 2, and the interaction between the graphene layer 11 and the metal electrode 2 is cut off by the h-BN layer 12.
  • the method for manufacturing the silicon carbide semiconductor device according to the first embodiment includes a method of directly forming the graphene layer 11 by MBE or CVD after forming the graphene layer; After the formation of 11, a single h-BN layer 12 may be formed on the graphene layer 11 before the formation of the metal electrode 2.
  • the h-BN layer 12 can be formed, for example, by the CVD method, the MBE method, and a method of transferring the preformed h-BN layer 12 onto the graphene layer 11.
  • a p-type SiC wafer mirror-polished on both sides by chemical mechanical polishing is prepared, and the steps up to formation of the graphene layer 11 are sequentially performed.
  • a single-layered h-BN layer 12 is formed on the graphene layer 11, for example.
  • a film-like h-BN layer transferred to the graphene layer 11 12 may be formed as follows. First, as a support substrate for forming the film-like h-BN layer 12, a chemically-mechanically polished copper foil having a thickness of, for example, 100 ⁇ m in 10 mm square is prepared. The average surface roughness of the copper foil may be, for example, 1 nm. Next, the copper foil is inserted into the reactor of the CVD apparatus, and the copper foil is inserted into the reactor. Next, the inside of the reaction furnace is evacuated to, for example, about 1 ⁇ 10 ⁇ 3 Pa.
  • the temperature in the reaction furnace is heated, for example, from room temperature to about 1000 ° C. at a temperature rising rate of 50 ° C./min.
  • the introduction of hydrogen gas into the reactor is stopped.
  • argon gas is introduced into the reaction furnace, and the p-type semiconductor chip 1 which continues flowing at a predetermined flow rate is exposed to an argon gas atmosphere.
  • ammonia borane H 3 NBH 3
  • argon borane is used as a carrier gas
  • ammonia borane is 666 Pa (about 5 Torr) in the reactor.
  • the single-layered h-BN layer 12 is formed (formed) on the copper foil by maintaining the temperature and gas pressure of the copper foil for 10 minutes, for example.
  • the maintenance time in the state where the temperature (temperature of copper foil) and the gas pressure in the reaction furnace are maintained is longer do it. Then, the temperature in the reactor is quenched at a cooling rate (cooling rate) of 100 ° C./sec. Next, the copper foil on which the h-BN layer 12 is formed is taken out from the reactor. Next, an acrylic resin film such as, for example, a polymethyl methacrylate (PMMA) film (not shown) is formed on the h-BN layer 12.
  • PMMA polymethyl methacrylate
  • a PMMA solution in which PMMA is dissolved in dichlorobenzene at a rate of 10 wt% is dropped about 20 ⁇ l on the h-BN layer 12 and spin coated at a rotation speed of 4000 rpm for 60 seconds, and then 40 ° C. It may be formed by drying at a certain temperature for 30 minutes.
  • the copper foil is removed by etching. Specifically, for example, a mixture of 10 ml of hydrochloric acid (HCl), 10 ml of hydrogen peroxide (H 2 O 2 ) and 50 ml of pure water until the copper foil on which the h-BN layer 12 and the PMMA film are formed is completely eliminated. Soak.
  • the film-like h-BN layer 12 supported by the PMMA film is formed by drying after running water cleaning for 5 minutes, for example.
  • the h-BN layer 12 is supported by an acrylic resin film such as a PMMA film.
  • the h-BN layer 12 supported by the PMMA film is pressed against the graphene layer 11 on the p-type semiconductor chip 1. Then, next, for example, while heating to a temperature of 80 ° C., the h-BN layer 12 is pressure bonded to the graphene layer 11 at a pressure of 49 kPa.
  • the PMMA film is softened by heat treatment at a temperature of 180 ° C. for 30 minutes, and the h-BN layer 12 is adhered to the graphene layer 11.
  • the p-type semiconductor chip 1 in which the h-BN layer 12 is in close contact with the graphene layer 11 is immersed in, for example, acetone (CH 3 COCH 3 ) for 5 minutes to dissolve the PMMA film.
  • the entire p-type semiconductor chip 1 on which the graphene layer 11 and the h-BN layer 12 are formed is washed, for example, with ultrapure water for about 5 minutes.
  • the h-BN layer 12 is transferred onto the graphene layer 11.
  • the metal electrode 2 is formed on the h-BN layer 12, a semiconductor element in which the graphene layer 11, the h-BN layer 12 and the metal electrode 2 are sequentially formed on the p-type semiconductor chip 1 shown in FIG. Complete.
  • the method of forming the metal electrode 2 is the same as that of the first embodiment.
  • the h-BN layer is formed between the graphene layer and the metal electrode, and the interaction between the graphene layer and the metal electrode is cut off by the h-BN layer, whereby the energy of the graphene layer is obtained. Bands can be prevented from being modulated. Therefore, even when a metal that strongly interacts with the graphene layer is used as an electrode material of the metal electrode, an ohmic contact can be formed between the p-type silicon carbide semiconductor portion and the metal electrode.
  • FIG. 3 is a chart showing voltage-current characteristics of the silicon carbide semiconductor device according to the present invention.
  • the manufacturing method of the silicon carbide semiconductor device according to the first and the second embodiments described above, the materials and the amounts and the mixing ratios of the materials and the materials exemplified in the examples 1 to 13 described later, the processing contents, the processing procedures and the processing devices Or the orientation of the member or the specific arrangement is an example, and various changes can be made without departing from the scope of the present invention. For this reason, the present invention is not limited to the range of the following Examples 1 to 13. First, seven samples were manufactured according to the method for manufacturing a silicon carbide semiconductor device in accordance with the first embodiment described above (hereinafter referred to as Examples 1 to 6 and 12).
  • Examples 1 to 6 the number of stacked graphene layers 11, the coverage of the graphene layers 11, and the carrier concentration of the p-type semiconductor chip 1 (p-type epitaxial layer) (in FIG. 3, p-SiC carrier concentration) And one or more are different.
  • a single-layer structure is formed on the p-type semiconductor chip 1 with a carrier concentration of 1 ⁇ 10 19 / cm 3 under the above conditions exemplified in the method for manufacturing a silicon carbide semiconductor device according to the first embodiment described above.
  • EB Electron Beam
  • Example 2 the graphene layer 11 having a two-layer structure was formed by setting the maintenance time at the maximum temperature in the reaction furnace of the infrared ray condensing ultrahigh temperature heating device for 10 minutes.
  • the production method of the second embodiment is the same as that of the first embodiment except for the maintenance time at the maximum temperature in the reaction furnace of the infrared condensing ultra-high temperature heating apparatus.
  • the graphene layer 11 having a three-layer structure was formed by setting the maintenance time at the maximum temperature in the reaction furnace of the infrared ray condensing ultrahigh temperature heating device for 30 minutes.
  • the production method of the third embodiment is the same as that of the first embodiment except for the maintenance time at the maximum temperature in the reaction furnace of the infrared condensing ultra-high temperature heating device.
  • Example 4 the carrier concentration of the p-type semiconductor chip 1 is set to 1 ⁇ 10 18 / cm 3 .
  • the manufacturing method of the fourth embodiment other than the carrier concentration of the p-type semiconductor chip 1 is the same as that of the first embodiment.
  • the carrier concentration of the p-type semiconductor chip 1 is set to 1 ⁇ 10 17 / cm 3 .
  • the manufacturing method of the fifth embodiment other than the carrier concentration of the p-type semiconductor chip 1 is the same as that of the first embodiment.
  • Example 6 the carrier concentration of the p-type semiconductor chip 1 is set to 1 ⁇ 10 16 / cm 3 .
  • the manufacturing method of the sixth embodiment other than the carrier concentration of the p-type semiconductor chip 1 is the same as that of the first embodiment.
  • Example 12 the single-layer graphene layer 11 was formed with the maintenance time at the maximum temperature in the reaction furnace of the infrared condensing ultrahigh-temperature heating device being 2 minutes, and the coverage of the graphene layer 11 was 30%. .
  • the production method other than the coverage of the graphene layer 11 of Example 12 is the same as that of Example 1.
  • Examples 7 to 11 and 13 differ in any one or more of the coverage of the graphene layer 11, the number of stacked layers of the h-BN layer 12, and the carrier concentration of the p-type semiconductor chip 1, respectively.
  • the single-layered h-BN layer 12 formed under the above conditions exemplified in the method for manufacturing a silicon carbide semiconductor device according to the second embodiment described above was transferred onto the graphene layer 11.
  • the electrode material of the metal electrode 2 was nickel.
  • the manufacturing method is the same as that of Example 1 except that the h-BN layer 12 of Example 7 is formed, and the electrode material of the metal electrode 2 is changed to nickel.
  • Example 8 after the source gas was introduced into the reactor, the two-layer h-BN layer 12 was formed with the maintenance time in the reactor temperature and the gas pressure maintained for 30 minutes.
  • the production method of Example 8 is the same as that of Example 7 except the maintenance time in the state where the temperature and gas pressure in the reactor are maintained.
  • the carrier concentration of the p-type semiconductor chip 1 is 1 ⁇ 10 18 / cm 3 .
  • the manufacturing method of the ninth embodiment other than the carrier concentration of the p-type semiconductor chip 1 is the same as that of the seventh embodiment.
  • the carrier concentration of the p-type semiconductor chip 1 is 1 ⁇ 10 17 / cm 3 .
  • the manufacturing method of the tenth embodiment other than the carrier concentration of the p-type semiconductor chip 1 is the same as that of the seventh embodiment.
  • Example 11 the carrier concentration of the p-type semiconductor chip 1 is set to 1 ⁇ 10 16 / cm 3 .
  • the manufacturing method other than the carrier concentration of the p-type semiconductor chip 1 of the eleventh embodiment is the same as that of the seventh embodiment.
  • Example 13 the single-layer graphene layer 11 was formed with the maintenance time at the maximum temperature in the reaction furnace of the infrared condensing ultra-high temperature heating device being 2 minutes, and the coverage of the graphene layer 11 was 30%. .
  • the production method other than the coverage of the graphene layer 11 of Example 13 is the same as that of Example 7.
  • Comparative Example 1 a sample in which a gold electrode was directly formed as the metal electrode 2 on the p-type semiconductor chip 1 without forming the graphene layer 11 was produced (hereinafter, referred to as Comparative Example 1).
  • the manufacturing method of Comparative Example 1 except that the graphene layer 11 is not formed is the same as that of Example 1.
  • Comparative Example 2 a sample in which a nickel layer was directly formed as the metal electrode 2 on the graphene layer 11 without forming (transferring) the h-BN layer 12 was produced (hereinafter referred to as Comparative Example 2).
  • the manufacturing method of Comparative Example 2 except that the h-BN layer 12 is not formed is the same as that of Example 7.
  • the measurement results of the IV characteristics (IV characteristics of the contact between the p-type semiconductor chip 1 and the metal electrode 2) of Examples 1 to 13 and Comparative Examples 1 and 2 are shown in FIG.
  • the IV characteristics exhibited ohmic properties (by the graphene layer 11 It is confirmed that the ohmic contact between the p-type semiconductor chip 1 and the metal electrode 2 is formed) and the contact resistance is lowered.
  • Comparative Example 1 in which the graphene layer 11 is not formed between the p-type semiconductor chip 1 and the metal electrode 2, the IV characteristic exhibits a Schottky property (the p-type semiconductor chip 1 and the metal electrode It is confirmed that a Schottky contact with 2) is formed, and the contact resistance becomes high.
  • Comparative Example 2 in which a nickel layer which strongly interacts with the graphene layer 11 as the metal electrode 2 is formed on the graphene layer 11, the IV characteristic shows a Schottky property, and it is confirmed that the contact resistance becomes high.
  • the h-BN layer 12 is formed between the graphene layer 11 and the metal electrode 2 manufactured as Examples 7 and 9 to 11, and the carrier concentration of the p-type semiconductor chip 1 is 1 ⁇ 10 16 / cm 3.
  • the IV characteristics show ohmic properties and the contact resistance becomes low.
  • the single layer graphene layer 11 formed as Example 12 was formed with a coverage of 30% and the gold electrode (metal electrode 2) was formed, the IV characteristics exhibited ohmic properties, and the contact resistance was Was confirmed to be lower.
  • Example 13 a sample in which the monolayer graphene layer 11 was formed with a coverage of 30%, the h-BN layer 12 was formed on the graphene layer 11, and the nickel electrode (metal electrode 2) was formed as Example 13 It was confirmed that the IV characteristic shows ohmic property and the contact resistance becomes low. From the above results, it was demonstrated that the present invention can realize low contact resistance.
  • the present invention can be variously modified without departing from the spirit of the present invention.
  • the dimensions of each part, the impurity concentration, and the like are variously set according to the required specifications.
  • the above-described embodiments and examples are merely examples, and the effects of the present invention can be obtained also in a modification in which the above-described embodiments and examples and other configurations are combined without departing from the scope of the present invention. Is obtained.
  • the present invention is applicable to, for example, a semiconductor element which forms an ohmic contact between a metal electrode and a p-type silicon carbide semiconductor portion such as MOSFET or IGBT (Insulated Gate Bipolar Transistor).
  • the method for manufacturing a silicon carbide semiconductor device according to the present invention is useful for a silicon carbide semiconductor device having an ohmic contact between a p-type silicon carbide semiconductor and a metal.

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

　ｐ型炭化珪素半導体部（１）の表面にグラフェン層（１１）を形成した後、グラフェン層（１１）の表面に金属電極（２）を形成することで、ｐ型炭化珪素半導体部（１）と金属電極（２）との接合界面にダイポールを形成する。これにより、ｐ型炭化珪素半導体部（１）と金属電極（２）と接合界面に生じる電位差が低減され、ｐ型炭化珪素半導体部（１）と金属電極（２）とのコンタクトが低抵抗なオーミックコンタクトとなる。ｐ型炭化珪素半導体部（１）のキャリア濃度は１×１０16／ｃｍ3以上である。グラフェン層（１１）は単層構造または３層以下の積層構造を有する。グラフェン層（１１）によるｐ型炭化珪素半導体部（１）の被覆率は、ｐ型炭化珪素半導体部（１）の表面積の３０％以上である。このようにすることで、低抵抗なオーミックコンタクトを再現性高く形成することができる。

Description

炭化珪素半導体素子の製造方法
　この発明は、炭化珪素半導体素子の製造方法に関する。
　炭化珪素（ＳｉＣ）半導体は、従来の半導体材料であるシリコン（Ｓｉ）半導体やＧａＡｓ（ガリウム砒素）半導体に比べて約１０倍程度高い絶縁破壊電界強度を有し、かつ高い熱伝導度を有している。このため、炭化珪素半導体は、耐圧維持と小型化とを両立させたパワーデバイス用のＭＯＳＦＥＴ（Ｍｅｔａｌ　Ｏｘｉｄｅ　Ｓｅｍｉｃｏｎｄｕｃｔｏｒ　Ｆｉｅｌｄ　Ｅｆｆｅｃｔ　Ｔｒａｎｓｉｓｔｏｒ：絶縁ゲート型電界効果トランジスタ）を作製（製造）可能な半導体材料として近年注目を集めている。
　一般に、ＭＯＳＦＥＴの動作時におけるエネルギー損失は、主にドリフト抵抗（ドリフト層の抵抗成分）、チャネル抵抗（ベース領域に形成される反転層（チャネル）の抵抗成分）、およびコンタクト抵抗（半導体部と金属電極との電気的な接触抵抗成分）による損失に支配される。これらの抵抗成分の中でコンタクト抵抗はドリフト抵抗やチャネル抵抗などに比べて十分に低くする必要がある。炭化珪素半導体を用いた半導体素子（以下、炭化珪素半導体素子とする）を作製（製造）する場合においても、金属電極とのオーミックコンタクトの形成は一つの技術課題となっている。
　従来、炭化珪素半導体部と金属電極とのオーミックコンタクトは、シリコン半導体部と金属電極とのコンタクト形成方法を流用し、半導体部の表面に形成したニッケル（Ｎｉ）やチタン（Ｔｉ）などの金属膜をアニール（熱処理）によりシリサイド化することで形成している。例えば、このコンタクト形成方法によって得られるｎ型炭化珪素半導体部と金属電極とのコンタクト抵抗は１０-4Ωｃｍ2程度とチャネル抵抗などに比べて十分に小さい。また、半導体材料として、炭化珪素半導体と同様にバンドギャップが３．２ｅＶと大きいニオブ（Ｎｂ）ドープのチタン酸ストロンチウム（ＳｒＴｉＯ3）を用いた場合のコンタクト形成方法が開示されている。
　ＮｂドープＳｒＴｉＯ3を用いた半導体素子の製造方法として、ＮｂドープＳｒＴｉＯ3層と、金属酸化膜である酸化ストロンチウム（ＳｒＯ：ＳｒＲｕＯ3）膜との接合界面にＳｒＯ膜よりも正の電荷を帯びたランタンオキシド（ＬａＯ）層を設けることで当該接合界面に双極子（ダイポール）を形成し、ショットキー障壁を低下させる方法が提案されている（例えば、下記非特許文献１参照。）。下記非特許文献１は、１層（単層）の半導体層と金属膜との界面特性を当該界面に形成されたダイポールによって制御可能であることを示している。すなわち、単純に半導体部上に金属電極を堆積することで形成される半導体部と金属電極との接合界面の特性を超える界面特性制御方法である。
　また、別の炭化珪素半導体素子の製造方法として、グラフェン（ｇｒａｐｈｅｎｅ：炭素原子が六角形の格子状に結合した、炭素原子１つ分の厚さを有するシート状の物質）を用いて電極を形成する方法が提案されている（例えば、下記特許文献１～３および下記非特許文献２，３参照。）。下記特許文献１（第００２３～００２４，００３７段落）には、炭化珪素ＭＯＳＦＥＴのソース電極およびドレイン電極にグラフェンを用いることが開示されている。下記特許文献１では、炭化珪素半導体部上に金属膜または炭素（Ｃ）膜を堆積し、アニールコンタクトにより炭化珪素半導体部と金属膜または炭素膜とを反応させることでソース電極およびドレイン電極を形成している。
　下記特許文献２には、炭化珪素半導体部上にカーボン（Ｃ）層と金属層とを順に堆積し、コンタクトアニールにより金属層と炭化珪素半導体部やカーボン層とを反応させることで低コンタクト抵抗のオーミックコンタクトを形成することが開示されている。下記特許文献３（第００６１～００６８段落）には、炭化珪素半導体基板のＣ面にカーボン層およびタンタル（Ｔａ）層を順に形成し、熱処理によりカーボン層とタンタル層とを反応させてタンタルカーバイド（ＴａＣ）からなるオーミックコンタクトを形成することが開示されている。また、下記特許文献２（第００６３段落）および下記特許文献３（第００７１段落）には、カーボン層としてグラフェンを用いることが開示されている。
特開２０１２－１９０９８２号公報 特開２０１１－０９６９０５号公報 特開２０１３－１８７４２０号公報
ティー・ヤジマ（Ｔ．Ｙａｊｉｍａ）、外９名、ペロブスカイト酸化物へテロ界面における界面ダイポールを用いたバンドオフセット制御（Ｃｏｎｔｒｏｌｌｉｎｇ　Ｂａｎｄ　Ａｌｉｇｎｍｅｎｔｓ　ｂｙ　Ｅｎｇｉｎｅｅｒｉｎｇ　Ｉｎｔｅｒｆａｃｅ　Ｄｉｐｏｌｅｓ　ａｔ　Ｐｅｒｏｖｓｋｉｔｅ　Ｏｘｉｄｅ　Ｈｅｔｅｒｏｉｎｔｅｒｆａｃｅｓ）、フォトン　ファクトリー　ニュース（Ｐｈｏｔｏｎ　Ｆａｃｔｏｒｙ　Ｎｅｗｓ）、高エネルギー加速器研究機構、２０１２年２月、第２９巻、第４号、ｐ．１３～１６ エム・ジェイ・タジール（Ｍ．Ｊ．Ｔａｄｊｅｒ）、外９名、バーティカル　コンダクション　メカニズム　オブ　ザ　エピタキシャル　グラフェン／ｎタイプ　４Ｈ－ＳｉＣ　ヘテロジャンクション　アット　クライオジェニック　テンパレーチャーズ（Ｖｅｒｔｉｃａｌ　ｃｏｎｄｕｃｔｉｏｎ　ｍｅｃｈａｎｉｓｍ　ｏｆ　ｔｈｅ　ｅｐｉｔａｘｉａｌ　ｇｒａｐｈｅｎｅ／ｎ－ｔｙｐｅ　４Ｈ－ＳｉＣ　ｈｅｔｅｒｏｊｕｎｃｔｉｏｎ　ａｔ　ｃｒｙｏｇｅｎｉｃ　ｔｅｍｐｅｒａｔｕｒｅｓ）、アプライド　フィジクス　レターズ（Ａｐｐｌｉｅｄ　Ｐｈｙｓｉｃｓ　Ｌｅｔｔｅｒｓ）、（米国）、アメリカン　インスティテュート　オブ　フィジクス（Ａｍｅｒｉｃａｎ　Ｉｎｓｔｉｔｕｔｅ　ｏｆ　Ｐｈｙｓｉｃｓ）、２０１２年、第１００巻、第１９３５０６号 エス・ヘルテル（Ｓ．Ｈｅｒｔｅｌ）、外８名、テーラリング　ザ　グラフェン／シリコン　カーバイド　インターフェイス　フォア　モノリシック　ウエハ－スケール　エレクトロニックス（Ｔａｉｌｏｒｉｎｇ　ｔｈｅ　ｇｒａｐｈｅｎｅ／ｓｉｌｉｃｏｎ　ｃａｒｂｉｄｅ　ｉｎｔｅｒｆａｃｅ　ｆｏｒ　ｍｏｎｏｌｉｔｈｉｃ　ｗａｆｅｒ－ｓｃａｌｅ　ｅｌｅｃｔｒｏｎｉｃｓ）、ネイチャー　コミュニケーションズ（Ｎａｔｕｒｅ　Ｃｏｍｍｕｎｉｃａｔｉｏｎｓ）、（英国）、マクミラン　パブリッシャーズ（Ｍａｃｍｉｌｌａｎ　Ｐｕｂｌｉｓｈｅｒｓ）、２０１２年７月１７日、第３巻、第９５７号
　しかしながら、炭化珪素半導体は、シリコン半導体よりもバンドギャップ（禁止帯（ｆｏｒｂｉｄｄｅｎ　ｂａｎｄ）の幅）がはるかに大きいため、炭化珪素半導体部と金属電極との接合界面での性質はｐ型とｎ型とで異なる。すなわち、シリコン半導体では、価電子帯（ｖａｌｅｎｃｅ　ｂａｎｄ）の頂上のエネルギー準位に近いフェルミ準位を有する金属が存在する。このような金属を用いて金属電極を形成することで、シリコン半導体部と金属電極との接合界面に生じる電位差（ショットキー障壁高さ）をｐ型とｎ型とでほぼ変わらなくすることができる。
　一方、炭化珪素半導体では、価電子帯の頂上のエネルギー準位が６．６ｅＶと非常に深く、最も仕事関数（真空準位とフェルミ準位とのエネルギー差）の高い白金（Ｐｔ）を金属電極として用いたとしても、炭化珪素半導体との仕事関数差は１．２ｅＶ以上である。このため、ｐ型炭化珪素半導体部上に金属電極を普通に堆積しただけでは、ｐ型炭化珪素半導体部と金属電極との接合界面に正孔に対して高いショットキー障壁が形成され、オーミックコンタクトを形成することは難しい。
　上述したシリコン半導体部と金属電極とのコンタクト形成方法を流用し、ｐ型炭化珪素半導体部の表面に形成したニッケル膜やチタン膜などをシリサイド化したとしても、ｐ型炭化珪素半導体と金属電極とのコンタクト抵抗は１０-2Ωｃｍ2～１０-3Ωｃｍ2と実用上不十分な値である。また、シリサイド化によるオーミックコンタクト形成の原理は明らかでなく再現性に乏しい。このため、シリサイド化によるオーミックコンタクト形成方法を、ｐ型炭化珪素半導体と金属電極のコンタクト形成に適用することは現在１つの技術課題となっている。
　また、上述したように、ｐ型炭化珪素半導体部と金属電極とのコンタクト抵抗が高くなる元々の原因は、炭化珪素半導体における価電子帯の頂上のエネルギー準位が深いことに端を発する。このため、半導体部と金属電極との接合界面にショットキー障壁が生じる原理から推測しても、単純に半導体部上に金属電極を堆積することで半導体部と金属電極とのコンタクトを形成する方法では、ｐ型炭化珪素半導体部と金属電極とのコンタクトの低抵抗化を図ることは非常に難しいことがわかる。
　また、上記非特許文献１では、イオン性結晶（原子間のイオン結合による結晶）である酸化膜（ＳｒＲｕＯ3膜）のイオン価数を制御することが、ＮｂドープＳｒＴｉＯ3層とＳｒＲｕＯ3膜との接合界面の特性制御の重要な原理となっている。しかしながら、共有結合性結晶（原子間の共有結合による結晶）である炭化珪素半導体では、元素置換（炭化珪素半導体のイオン価数を制御）したとしても、炭化珪素半導体と金属電極との接合界面に簡単にダイポールを形成するほどの電荷移動が生じない。したがって、上記非特許文献１のような元素置換によるコンタクト形成方法を、炭化珪素半導体と金属電極とコンタクト形成に適用することは難しい。
　この発明は、上述した従来技術による問題点を解消するため、ｐ型炭化珪素半導体部と金属電極とのオーミックコンタクトを形成するにあたって、低抵抗なオーミックコンタクトを再現性高く形成することができる炭化珪素半導体素子の製造方法を提供することを目的とする。
　上述した課題を解決し、目的を達成するため、本発明者らは、鋭意研究を重ねた結果、炭化珪素半導体部と金属電極との間にグラフェン層を設けることで、炭化珪素半導体部と金属電極との接合界面にダイポールが形成されることを見出した。グラフェンはバンドギャップを持たない半導体であり、そのフェルミ準位はグラフェン層に接する材料層からの電荷移動によって容易に変化する。この原理を用いれば、ｐ型炭化珪素半導体部上に形成したグラフェン層からｐ型炭化珪素半導体部に電子が移動し、実効的にグラフェン層にｐ型炭化珪素半導体部から正の電荷（正孔）が移動するように見える。炭化珪素半導体部上のグラフェン層は、炭化珪素半導体部を高温で加熱しシリコン原子を蒸発させることで残った炭素原子によって形成されることが広く知られている。本発明は、このような知見に基づいてなされたものである。
　上述した課題を解決し、本発明の目的を達成するため、この発明にかかる炭化珪素半導体素子の製造方法は、ｐ型炭化珪素半導体部と金属電極とのコンタクトを形成する炭化珪素半導体素子の製造方法であって、次の特徴を有する。まず、前記ｐ型炭化珪素半導体部の表面に、前記ｐ型炭化珪素半導体部と前記金属電極と接合界面に生じる電位差を低減させるグラフェン層を形成する第１工程を行う。次に、前記グラフェン層の表面に前記金属電極を形成する第２工程を行う。
　また、この発明にかかる炭化珪素半導体素子の製造方法は、上述した発明において、前記第１工程では、単層以上３層以下の前記グラフェン層を形成することを特徴とする。
　また、この発明にかかる炭化珪素半導体素子の製造方法は、上述した発明において、前記第１工程では、前記グラフェン層による前記ｐ型炭化珪素半導体部の被覆率を、前記ｐ型炭化珪素半導体部の表面積の３０％以上とすることを特徴とする。
　また、この発明にかかる炭化珪素半導体素子の製造方法は、上述した発明において、前記ｐ型炭化珪素半導体部のキャリア濃度は、１×１０16／ｃｍ3以上であることを特徴とする。
　また、この発明にかかる炭化珪素半導体素子の製造方法は、上述した発明において、前記金属電極の電極材料は、金、銀、白金、チタン、ニッケル、鉄、コバルト、銅、クロム、アルミニウムまたはパラジウム、もしくはこれらの金属を１つ以上含む合金であることを特徴とする。
　また、この発明にかかる炭化珪素半導体素子の製造方法は、上述した発明において、前記第１工程の後、前記第２工程の前に、さらに、前記グラフェン層の表面に、六方晶窒化ホウ素からなる絶縁体層を形成する第３工程を行う。そして、前記第２工程では、前記絶縁体層の表面に前記金属電極を形成することを特徴とする。
　また、この発明にかかる炭化珪素半導体素子の製造方法は、上述した発明において、前記第３工程では、単層または２層の前記絶縁体層を形成することを特徴とする。
　本発明にかかる炭化珪素半導体素子の製造方法によれば、ｐ型炭化珪素半導体部と金属電極との接合界面にダイポールを形成することができ、ｐ型炭化珪素半導体部と金属電極との接合界面に生じる電位差を低減させることができる。これにより、ｐ型炭化珪素半導体部と金属電極との低抵抗なオーミックコンタクトを再現性高く形成することができるという効果を奏する。
図１は、実施の形態１にかかる炭化珪素半導体素子の構造の要部を示す断面図である。 図２は、実施の形態２にかかる炭化珪素半導体素子の構造の要部を示す断面図である。 図３は、本発明にかかる炭化珪素半導体素子の電圧－電流特性を示す図表である。
　以下に添付図面を参照して、この発明にかかる炭化珪素半導体素子の製造方法の好適な実施の形態を詳細に説明する。本明細書および添付図面においては、ｎまたはｐを冠記した層や領域では、それぞれ電子または正孔が多数キャリアであることを意味する。また、ｎやｐに付す＋および－は、それぞれそれが付されていない層や領域よりも高不純物濃度および低不純物濃度であることを意味する。なお、以下の実施の形態の説明および添付図面において、同様の構成には同一の符号を付し、重複する説明を省略する。また、ミラー指数の表記において、“－”はその直後の指数につくバーを意味しており、指数の前に“－”を付けることで負の指数を表している。
（実施の形態１）
　実施の形態１にかかる炭化珪素（ＳｉＣ）からなる半導体素子（炭化珪素半導体素子）の断面構造について説明する。図１は、実施の形態１にかかる炭化珪素半導体素子の構造の要部を示す断面図である。図１には、ｐ型炭化珪素半導体部１の表面に設けられた金属電極２付近を拡大して示す（図２においても同様）。ｐ型炭化珪素半導体部１は、例えば、ｐ型の炭化珪素半導体からなる半導体基板（以下、炭化珪素半導体基板（半導体チップ）とする）、炭化珪素半導体基板上に積層されたｐ型炭化珪素半導体層、または炭化珪素半導体基板の表面層に設けられたｐ型炭化珪素半導体領域である。
　ｐ型炭化珪素半導体部１は、炭化珪素の六層周期六方晶（６Ｈ－ＳｉＣ）、四層周期六方晶（４Ｈ－ＳｉＣ）、または三層周期立方晶（３Ｈ－ＳｉＣ）であってもよい。ｐ型炭化珪素半導体部１の表面は、例えば原子レベルの平坦性が得られる程度に表面平坦化処理されている。ｐ型炭化珪素半導体部１の平坦化された表面には、バンドギャップを持たない半導体であるグラフェン（ｇｒａｐｈｅｎｅ：炭素（Ｃ）原子が六角形の格子状に結合した、炭素原子１つ分の厚さを有するシート状の物質）の層（以下、グラフェン層とする）１１が設けられている（ドット状のハッチング部分）。ｐ型炭化珪素半導体部１の、グラフェン層１１が接する表面の結晶面方位は、例えば（０００１）面、（０００－１）面、（１１－２０）面であってもよい。
　グラフェン層１１によるｐ型炭化珪素半導体部１の被覆率（以下、単にグラフェン層１１の被覆率とする）、すなわちｐ型炭化珪素半導体部１の表面積Ａ０に対するグラフェン層１１の表面積Ａ１（＝Ａ１／Ａ０）は、ｐ型炭化珪素半導体部１の表面積の３０％以上であることがよい。ｐ型炭化珪素半導体部１のキャリア濃度は、例えば１×１０16／ｃｍ3以上であることがよい。グラフェン層１１は、１層のグラフェンからなる単層構造、または３層以下でグラフェンを積層してなる積層構造であるのがよい。その理由は、ｐ型炭化珪素半導体部１と金属電極２との接合界面に確実に双極子（ダイポール）を形成することができるからである。ｐ型炭化珪素半導体部１と金属電極２との接合界面にダイポールを形成することで、ｐ型炭化珪素半導体部１と金属電極２との接合界面に生じる電位差（ショットキー障壁高さ）を低減させることができる。
　グラフェン層１１は単層構造であることがより好ましい。その理由は、単層が唯一ギャップが無くフェルミ準位が容易に移動できるからである。図１には、単層構造のグラフェン層１１を示す。また、グラフェン層１１を構成する複数の炭素原子をそれぞれ円形状に示し、炭素原子の共有結合を隣り合う円形状の部分をつなぐ直線状に示す。また、図１では、ｐ型炭化珪素半導体部１とグラフェン層１１および金属電極２との各接合界面位置を明確にするために、グラフェン層１１とｐ型炭化珪素半導体部１および金属電極２とを離して図示しているが、グラフェン層１１はｐ型炭化珪素半導体部１および金属電極２にそれぞれ接している。
　グラフェン層１１上には、金属電極２が設けられている。金属電極２は、ｐ型炭化珪素半導体部１との間に設けられたグラフェン層１１により、ｐ型炭化珪素半導体部１とのオーミックコンタクトを形成している。具体的には、金属電極２は、例えばＭＯＳＦＥＴのソース電極やドレイン電極など、一般的な素子構造を構成する表面電極であってもよい。金属電極２の電極材料として、金（Ａｕ）、銀（Ａｇ）、白金（Ｐｔ）、チタン（Ｔｉ）、ニッケル（Ｎｉ）、鉄（Ｆｅ）、コバルト（Ｃｏ）、銅（Ｃｕ）、クロム（Ｃｒ）、アルミニウム（Ａｌ）またはパラジウム（Ｐｄ）、もしくはこれらの金属を１つ以上含む合金を用いてもよい。また、金属電極２は、上述した金属および合金のいずれか一つからなる金属膜を異なる組み合わせで複数積層してなる積層膜であってもよい。
　次に、実施の形態１にかかる炭化珪素半導体素子の製造方法について、図１を参照しながら説明する。ここでは、グラフェン層１１および金属電極２以外の素子構造の形成工程については説明を省略するが、グラフェン層１１および金属電極２以外の素子構造は一般的な方法により所定のタイミングで形成すればよい。まず、例えば、化学機械研磨（ＣＭＰ：Ｃｈｅｍｉｃａｌ　Ｍｅｃｈａｎｉｃａｌ　Ｐｏｌｉｓｈｉｎｇ）処理により両面鏡面研磨された直径３インチのｐ型炭化珪素半導体からなる半導体ウエハ（以下、ｐ型ＳｉＣウエハとする）を用意する。ｐ型ＳｉＣウエハの厚さは、例えば４３０μｍであってもよい。ＳｉＣウエハの主面は、例えば＜１１－２０＞方向に４から８度程度のオフ角を有する（０００１）面であってもよい。
　次に、化学気相成長（ＣＶＤ：Ｃｈｅｍｉｃａｌ　Ｖａｐｏｒ　Ｄｅｐｏｓｉｔｉｏｎ）法により、ｐ型ＳｉＣウエハの主面上にｐ型エピタキシャル層を堆積（形成）する。このｐ型エピタキシャル層のキャリア濃度および厚さは、例えば、それぞれ１×１０19／ｃｍ3および１０μｍであってもよい。これにより、ｐ型ＳｉＣウエハ上ｐ型エピタキシャル層を堆積してなるｐ型エピタキシャルウエハが形成される。このｐ型エピタキシャルウエハは所定のタイミングでチップ状にダイシングされ、例えば１０ｍｍのチップサイズのｐ型半導体チップ（ｐ型炭化珪素半導体部１：以下、ｐ型半導体チップ１とする）が形成される。
　次に、例えば、紫外線（ＵＶ：Ｕｌｔｒａ　Ｖｉｏｌｅｔ）およびオゾン（Ｏ3）を用いたＵＶオゾン洗浄によるチップ表面の改質や、有機洗浄処理によりチップ表面の付着物除去を行う。次に、熱処理により、ｐ型半導体チップ１のおもて面に単層のグラフェン層１１を成長させる（形成する）。具体的には、グラフェン層１１を形成する方法として、ｐ型半導体チップ１を例えば１２００℃以上程度に加熱することでｐ型半導体チップ１を構成する炭化珪素半導体からシリコン原子を脱離させ、残った炭素原子からなるグラフェン層１１を形成する方法を用いてもよい。
　また、グラフェン層１１を形成する方法として、ＣＶＤ法や、分子線エピタキシー（ＭＢＥ：Ｍｏｌｅｃｕｌａｒ　Ｂｅａｍ　Ｅｐｉｔａｘｙ）法、予め形成したグラフェン層１１をｐ型半導体チップ１上に転写する方法を用いてもよい。より具体的には、例えば、ｐ型半導体チップ１を加熱してグラフェン層１１を形成する方法を用いる場合、次のようにグラフェン層１１を形成する。まず、赤外線集光式超高温加熱装置の反応炉（チャンバー）内にｐ型半導体チップ１を挿入する。次に、反応炉内を例えば６．６×１０-1Ｐａ程度まで真空引きする。次に、反応炉内に例えばアルゴン（Ａｒ）ガスを大気圧になるまで導入し、所定の流速で流し続けることでｐ型半導体チップ１をアルゴンガス雰囲気にさらす。
　そして、反応炉内の温度を例えば２０℃／分の昇温レート（昇温速度）で室温（例えば２５℃程度）から１６５０℃（最高温度）程度になるまで加熱した後、反応炉内の温度を最高温度で例えば５分間程度維持する。これによって、ｐ型半導体チップ１のおもて面に単層のグラフェン層１１が形成される。積層構造のグラフェン層１１とする場合には、反応炉内の温度が最高温度に到達した後、最高温度での維持時間をさらに長くすればよい。そして、反応炉内の温度を室温まで降温した後、ｐ型半導体チップ１を反応炉から取り出す。その後、グラフェン層１１上に金属電極２として例えば金電極を形成することで、図１に示すｐ型半導体チップ１上にグラフェン層１１および金属電極２が順に形成された半導体素子が完成する。
　金属電極２は、例えば、蒸着法や、ＭＢＥ法などによって形成することが可能である。一方、スパッタリング法などターゲット原子（分子）の運動エネルギーの高い成膜（形成）方法で金属電極２を成膜する場合、金属電極２の成膜中にグラフェン層１１などが破壊される虞があるため、好ましくない。また、上述した実施の形態１にかかる炭化珪素半導体素子の製造方法では、ダイシングによりチップ状にした後に、各ｐ型半導体チップ１にグラフェン層１１および金属電極２を形成する場合を例に説明しているが、ｐ型エピタキシャルウエハにグラフェン層１１および金属電極２を形成した後に、ｐ型エピタキシャルウエハをダイシングしてもよい。
　以上、説明したように、実施の形態１によれば、ｐ型炭化珪素半導体部と金属電極との接合界面にグラフェン層を挿入することにより、ｐ型炭化珪素半導体部と金属電極との接合界面にダイポールを形成することができる。これによって、ｐ型炭化珪素半導体部と金属電極との接合界面に生じる電位差（ショットキー障壁高さ）を低減させることができ、ｐ型炭化珪素半導体部と金属電極との接合界面に低抵抗なオーミックコンタクトを再現性高く形成することができる。
（実施の形態２）
　次に、実施の形態２にかかる炭化珪素半導体素子の断面構造について説明する。図２は、実施の形態２にかかる炭化珪素半導体素子の構造の要部を示す断面図である。実施の形態２にかかる炭化珪素半導体素子が実施の形態１にかかる炭化珪素半導体素子と異なる点は、グラフェン層１１と金属電極２との間に、絶縁体である六方晶窒化ホウ素（ｈ－ＢＮ）の層（以下、ｈ－ＢＮ層とする）１２が設けられている点である。ｈ－ＢＮ層１２は、単層構造であってもよいし、積層構造であってもよい。ｈ－ＢＮ層１２は、グラフェン層１１と金属電極２とが相互に作用して悪影響が及ぶことを防止する機能を有する。
　例えば、金属電極２の電極材料として使用可能なニッケルは、グラフェン層１１と強く相互作用することが知られている。その結果、グラフェン層１１のエネルギーバンドが変調されてしまい、ｐ型炭化珪素半導体部１と金属電極２との間においてｐ型炭化珪素半導体部１と金属電極２とのオーミックコンタクトを形成するための電荷移動が生じにくくなる。このため、グラフェン層１１と金属電極２との間にｈ－ＢＮ層１２を形成し、ｈ－ＢＮ層１２によってグラフェン層１１と金属電極２との相互作用を断ち切る。
　実施の形態２にかかる炭化珪素半導体素子の製造方法は、実施の形態１にかかる炭化珪素半導体素子の製造方法において、グラフェン層１１を形成後にＭＢＥ法やＣＶＤ法によって直接形成する方法や、グラフェン層１１の形成後、金属電極２の形成前に、グラフェン層１１の上に例えば単層のｈ－ＢＮ層１２を形成すればよい。ｈ－ＢＮ層１２は、例えばＣＶＤ法、ＭＢＥ法、および予め形成したｈ－ＢＮ層１２をグラフェン層１１上に転写する方法によって形成可能である。具体的には、まず、実施の形態１と同様に、化学機械研磨処理により両面鏡面研磨されたｐ型ＳｉＣウエハを用意し、グラフェン層１１の形成までの工程を順に行う。次に、グラフェン層１１の上に例えば単層のｈ－ＢＮ層１２を形成する。
　例えば、１０ｍｍのチップサイズのｐ型半導体チップ１（ｐ型炭化珪素半導体部１）上のグラフェン層１１にｈ－ＢＮ層１２を転写する場合、グラフェン層１１に転写するフィルム状のｈ－ＢＮ層１２は、次のように形成すればよい。まず、フィルム状のｈ－ＢＮ層１２を形成するための支持基板として、１０ｍｍ四方で例えば１００μｍの厚さの、化学機械研磨された銅箔を用意する。この銅箔の平均表面粗さは、例えば１ｎｍであってもよい。次に、ＣＶＤ装置の反応炉内に銅箔を挿入し、反応炉内に銅箔を挿入する。次に、反応炉内を例えば１×１０-3Ｐａ程度まで真空引きする。
　次に、反応炉内の圧力が例えば６．６Ｐａ（＝５×１０-2Ｔｏｒｒ）程度になるまで例えば水素（Ｈ2）ガスを導入し、所定の流速で流し続けることでｐ型半導体チップ１を水素ガス雰囲気にさらす。次に、反応炉内の温度を例えば５０℃／分の昇温レートで室温から１０００℃程度になるまで加熱する。次に、反応炉内の温度を１０００℃程度に維持した状態で、反応炉内への水素ガスの導入を停止する。次に、反応炉内にアルゴンガスを導入し、所定の流速で流し続けるｐ型半導体チップ１をアルゴンガス雰囲気にさらす。次に、アルゴンガスの流路に、ｈ－ＢＮ層１２の原料源としてアンモニアボラン（Ｈ3ＮＢＨ3）を昇華させてアルゴンガスをキャリアガスとして、反応炉内にアンモニアボランを例えば６６６Ｐａ（約５Ｔｏｒｒ）程度導入する。次に、銅箔の温度およびガス圧を維持した状態で例えば１０分間維持することで、銅箔上に単層のｈ－ＢＮ層１２を成膜（形成）する。
　積層構造のｈ－ＢＮ層１２とする場合には、反応炉内に原料ガスを導入した後、反応炉内の温度（銅箔の温度）およびガス圧を維持した状態での維持時間をさらに長くすればよい。そして、反応炉内の温度を１００℃／秒の冷却レート（冷却速度）で急冷する。次に、ｈ－ＢＮ層１２が形成された銅箔を反応炉から取り出す。次に、ｈ－ＢＮ層１２上に、例えばポリメチルメタクリレート（ＰＭＭＡ：Ｐｏｌｙｍｅｔｈｙｌ　ｍｅｔｈａｃｒｙｌａｔｅ）膜（不図示）などのアクリル樹脂膜を形成する。ＰＭＭＡ膜は、例えば、ジクロロベンゼンに１０ｗｔ％の割合でＰＭＭＡを溶解させたＰＭＭＡ溶液をｈ－ＢＮ層１２上に２０μｌ程度滴下し、回転数４０００ｒｐｍで６０秒間の条件でスピンコートした後、４０℃程度の温度で３０分間乾燥させることで形成すればよい。
　次に、エッチングにより、銅箔を除去する。具体的には、ｈ－ＢＮ層１２およびＰＭＭＡ膜が形成された銅箔が完全になくなるまで、例えば塩酸（ＨＣｌ）１０ｍｌ、過酸化水素（Ｈ2Ｏ2）１０ｍｌおよび純水５０ｍｌの混合液に浸漬する。次に、例えば５分間の流水洗浄後に乾燥させることで、ＰＭＭＡ膜に支持されたフィルム状のｈ－ＢＮ層１２が形成される。銅箔を除去した後、ＰＭＭＡ膜などのアクリル樹脂膜によってｈ－ＢＮ層１２が支持される。次に、ＰＭＭＡ膜に支持されたｈ－ＢＮ層１２を、ｐ型半導体チップ１上のグラフェン層１１に押し付ける。そして、次に、例えば、８０℃の温度に加熱しながら、４９ｋＰａの圧力でグラフェン層１１にｈ－ＢＮ層１２を圧着する。
　次に、例えば１８０℃の温度で３０分間の熱処理によってＰＭＭＡ膜を軟化し、グラフェン層１１にｈ－ＢＮ層１２を密着させる。次に、グラフェン層１１にｈ－ＢＮ層１２が密着したｐ型半導体チップ１を例えばアセトン（ＣＨ3ＣＯＣＨ3）に５分間浸漬し、ＰＭＭＡ膜を溶解する。次に、グラフェン層１１およびｈ－ＢＮ層１２が形成されたｐ型半導体チップ１全体を例えば超純水によって５分間程度洗浄する。これによって、グラフェン層１１上にｈ－ＢＮ層１２が転写される。その後、ｈ－ＢＮ層１２上に金属電極２を形成することで、図２に示すｐ型半導体チップ１上にグラフェン層１１、ｈ－ＢＮ層１２および金属電極２が順に形成された半導体素子が完成する。金属電極２の形成方法は、実施の形態１と同様である。
　以上、説明したように、実施の形態２によれば、実施の形態１と同様の効果を得ることができる。また、実施の形態２によれば、グラフェン層と金属電極との間にｈ－ＢＮ層を形成し、ｈ－ＢＮ層によってグラフェン層と金属電極との相互作用を断ち切ることで、グラフェン層のエネルギーバンドが変調されることを防止することができる。このため、金属電極の電極材料として、グラフェン層と強く相互作用する金属を用いた場合においても、ｐ型炭化珪素半導体部と金属電極とのオーミックコンタクトを形成することができる。
（実施例）
　次に、本発明にかかる半導体素子の電圧－電流特性（Ｉ－Ｖ特性）について検証した。図３は、本発明にかかる炭化珪素半導体素子の電圧－電流特性を示す図表である。上述した実施の形態１，２にかかる炭化珪素半導体素子の製造方法や後述する実施例１～１３に例示した材料、材料の使用量や混合比、また、処理内容、処理手順、処理装置（要素または部材）の向きや具体的な配置等は一例であり、本発明の趣旨を逸脱しない範囲で種々変更可能である。このため、本発明は、以下の実施例１～１３の範囲に限定されるものではない。まず、上述した実施の形態１にかかる炭化珪素半導体素子の製造方法にしたがい、７つの試料を作製した（以下、実施例１～６，１２とする）。
　実施例１～６，１２は、それぞれ、グラフェン層１１の積層数、グラフェン層１１の被覆率およびｐ型半導体チップ１（ｐ型エピタキシャル層）のキャリア濃度（図３には、ｐ－ＳｉＣキャリア濃度と記載）のいずれか一つ以上が異なる。実施例１においては、上述した実施の形態１にかかる炭化珪素半導体素子の製造方法に例示した上記諸条件で、キャリア濃度１×１０19／ｃｍ3のｐ型半導体チップ１上に、単層構造のグラフェン層１１を形成した。そして、直径１００μｍのパッドパターンが形成されたメタルマスクをグラフェン層１１上に配置し、電子ビーム（ＥＢ：Ｅｌｅｃｔｒｏｎ　Ｂｅａｍ）蒸着法により金属電極２として５００ｎｍの厚さの金電極を積層した。
　実施例２においては、赤外線集光式超高温加熱装置の反応炉内における最高温度での維持時間を１０分間として２層構造のグラフェン層１１を形成した。実施例２の、赤外線集光式超高温加熱装置の反応炉内における最高温度での維持時間以外の製造方法は実施例１と同様である。実施例３においては、赤外線集光式超高温加熱装置の反応炉内における最高温度での維持時間を３０分間として３層構造のグラフェン層１１を形成した。実施例３の、赤外線集光式超高温加熱装置の反応炉内における最高温度での維持時間以外の製造方法は実施例１と同様である。
　実施例４においては、ｐ型半導体チップ１のキャリア濃度を１×１０18／ｃｍ3とした。実施例４の、ｐ型半導体チップ１のキャリア濃度以外の製造方法は実施例１と同様である。実施例５においては、ｐ型半導体チップ１のキャリア濃度を１×１０17／ｃｍ3とした。実施例５の、ｐ型半導体チップ１のキャリア濃度以外の製造方法は実施例１と同様である。実施例６においては、ｐ型半導体チップ１のキャリア濃度を１×１０16／ｃｍ3とした。実施例６の、ｐ型半導体チップ１のキャリア濃度以外の製造方法は実施例１と同様である。実施例１２においては、赤外線集光式超高温加熱装置の反応炉内における最高温度での維持時間を２分間として単層のグラフェン層１１を形成し、グラフェン層１１の被覆率を３０％とした。実施例１２の、グラフェン層１１の被覆率以外の製造方法は実施例１と同様である。
　また、上述した実施の形態２にかかる炭化珪素半導体素子の製造方法にしたがい、６つの試料を作製した（以下、実施例７～１１，１３とする）。実施例７～１１，１３は、それぞれ、グラフェン層１１の被覆率、ｈ－ＢＮ層１２の積層数およびｐ型半導体チップ１のキャリア濃度のいずれか１つ以上が異なる。実施例７においては、上述した実施の形態２にかかる炭化珪素半導体素子の製造方法に例示した上記諸条件で形成した単層のｈ－ＢＮ層１２をグラフェン層１１上に転写した。また、金属電極２の電極材料をニッケルとした。実施例７の、ｈ－ＢＮ層１２を形成した点、金属電極２の電極材料をニッケルに変更した点、以外の製造方法は実施例１と同様である。
　実施例８においては、反応炉内に原料ガスを導入した後に、反応炉内の温度およびガス圧を維持した状態での維持時間を３０分間として２層構造のｈ－ＢＮ層１２を形成した。実施例８の、反応炉内の温度およびガス圧を維持した状態での維持時間以外の製造方法は実施例７と同様である。実施例９においては、ｐ型半導体チップ１のキャリア濃度を１×１０18／ｃｍ3とした。実施例９の、ｐ型半導体チップ１のキャリア濃度以外の製造方法は実施例７と同様である。実施例１０においては、ｐ型半導体チップ１のキャリア濃度を１×１０17／ｃｍ3とした。実施例１０の、ｐ型半導体チップ１のキャリア濃度以外の製造方法は実施例７と同様である。
　実施例１１においては、ｐ型半導体チップ１のキャリア濃度を１×１０16／ｃｍ3とした。実施例１１の、ｐ型半導体チップ１のキャリア濃度以外の製造方法は実施例７と同様である。実施例１３においては、赤外線集光式超高温加熱装置の反応炉内における最高温度での維持時間を２分間として単層のグラフェン層１１を形成し、グラフェン層１１の被覆率を３０％とした。実施例１３の、グラフェン層１１の被覆率以外の製造方法は実施例７と同様である。
　比較として、グラフェン層１１を形成せずに、ｐ型半導体チップ１上に金属電極２として金電極を直接形成した試料を作製した（以下、比較例１とする）。比較例１の、グラフェン層１１を形成しない点以外の製造方法は実施例１と同様である。また、ｈ－ＢＮ層１２を形成（転写）せずに、グラフェン層１１上に金属電極２としてニッケル層を直接形成した試料を作製した（以下、比較例２とする）。比較例２の、ｈ－ＢＮ層１２を形成しない点以外の製造方法は実施例７と同様である。
　これら実施例１～１３および比較例１，２のＩ－Ｖ特性（ｐ型半導体チップ１と金属電極２とのコンタクトにおけるＩ－Ｖ特性）の測定結果を図３に示す。実施例１～３として作製した、単層構造のグラフェン層１１や２層構造または３層構造のグラフェン層１１を形成したすべての試料において、Ｉ－Ｖ特性はオーミック性を示し（グラフェン層１１によってｐ型半導体チップ１と金属電極２とのオーミックコンタクトが形成され）、コンタクト抵抗が低くなることが確認された。また、実施例１，４～６として作製した、ｐ型半導体チップ１のキャリア濃度を１×１０16／ｃｍ3以上１×１０19／ｃｍ3以下の範囲内で変化させたすべての試料において、Ｉ－Ｖ特性はオーミック性を示し、コンタクト抵抗が低くなることが確認された。
　一方、ｐ型半導体チップ１と金属電極２との間にグラフェン層１１を形成しない比較例１においては、Ｉ－Ｖ特性はショットキー性を示し（グラフェン層１１によってｐ型半導体チップ１と金属電極２とのショットキーコンタクトが形成され）、コンタクト抵抗が高くなることが確認された。また、グラフェン層１１上に金属電極２としてグラフェン層１１と強く相互作用するニッケル層を形成した比較例２においても、Ｉ－Ｖ特性はショットキー性を示し、コンタクト抵抗が高くなることが確認された。そこで、実施例７，８において、グラフェン層１１と金属電極２との間に単層構造または２層構造のｈ－ＢＮ層１２を形成した結果、実施例７，８ともにＩ－Ｖ特性はオーミック性を示し、コンタクト抵抗が低くなることが確認された。
　また、実施例７，９～１１として作製した、グラフェン層１１と金属電極２との間にｈ－ＢＮ層１２を形成し、かつｐ型半導体チップ１のキャリア濃度を１×１０16／ｃｍ3以上１×１０19／ｃｍ3以下の範囲内で変化させたすべての試料において、Ｉ－Ｖ特性はオーミック性を示し、コンタクト抵抗が低くなることが確認された。さらに、実施例１２として作製した、単層のグラフェン層１１を被覆率３０％で形成し、かつ金電極（金属電極２）を形成した試料において、Ｉ－Ｖ特性はオーミック性を示し、コンタクト抵抗が低くなることが確認された。また、実施例１３として作製した、単層のグラフェン層１１を被覆率３０％で形成し、グラフェン層１１上にｈ－ＢＮ層１２を形成し、かつニッケル電極（金属電極２）を形成した試料において、Ｉ－Ｖ特性はオーミック性を示し、コンタクト抵抗が低くなることが確認された。以上の結果より、本発明によって低コンタクト抵抗化が実現可能であることが実証された。
　以上において本発明は本発明の趣旨を逸脱しない範囲で種々変更可能であり、上述した各実施の形態において、例えば各部の寸法や不純物濃度等は要求される仕様等に応じて種々設定される。また、上述した各実施の形態および実施例は一例であり、上述した各実施の形態や実施例と他の構成とを本発明の趣旨を逸脱しない範囲で組み合わせた変形例においても本発明の効果が得られる。具体的には、本発明は、例えばＭＯＳＦＥＴやＩＧＢＴ（Ｉｎｓｕｌａｔｅｄ　Ｇａｔｅ　Ｂｉｐｏｌａｒ　Ｔｒａｎｓｉｓｔｏｒ：絶縁ゲート型バイポーラトランジスタ）などｐ型炭化珪素半導体部と金属電極とのオーミックコンタクトを形成する半導体素子に適用可能である。
　以上のように、本発明にかかる炭化珪素半導体素子の製造方法は、ｐ型炭化珪素半導体と金属とのオーミックコンタクトを有する炭化珪素半導体素子に有用である。
　１　ｐ型炭化珪素半導体部（ｐ型半導体チップまたはｐ型半導体ウエハ）
　２　金属電極
　１１　グラフェン層
　１２　ｈ－ＢＮ層

Claims (7)

  1. 　ｐ型炭化珪素半導体部と金属電極とのコンタクトを形成する炭化珪素半導体素子の製造方法であって、
    　前記ｐ型炭化珪素半導体部の表面に、前記ｐ型炭化珪素半導体部と前記金属電極と接合界面に生じる電位差を低減させるグラフェン層を形成する第１工程と、
    　前記グラフェン層の表面に前記金属電極を形成する第２工程と、
    　を含むことを特徴とする炭化珪素半導体素子の製造方法。
  2. 　前記第１工程では、単層以上３層以下の前記グラフェン層を形成することを特徴とする請求項１に記載の炭化珪素半導体素子の製造方法。
  3. 　前記第１工程では、前記グラフェン層による前記ｐ型炭化珪素半導体部の被覆率を、前記ｐ型炭化珪素半導体部の表面積の３０％以上とすることを特徴とする請求項１に記載の炭化珪素半導体素子の製造方法。
  4. 　前記ｐ型炭化珪素半導体部のキャリア濃度は、１×１０16／ｃｍ3以上であることを特徴とする請求項１に記載の炭化珪素半導体素子の製造方法。
  5. 　前記金属電極の電極材料は、金、銀、白金、チタン、ニッケル、鉄、コバルト、銅、クロム、アルミニウムまたはパラジウム、もしくはこれらの金属を１つ以上含む合金であることを特徴とする請求項１に記載の炭化珪素半導体素子の製造方法。
  6. 　前記第１工程の後、前記第２工程の前に、前記グラフェン層の表面に、六方晶窒化ホウ素からなる絶縁体層を形成する第３工程をさらに含み、
    　前記第２工程では、前記絶縁体層の表面に前記金属電極を形成することを特徴とする請求項１～５のいずれか一つに記載の炭化珪素半導体素子の製造方法。
  7. 　前記第３工程では、単層または２層の前記絶縁体層を形成することを特徴とする請求項６に記載の炭化珪素半導体素子の製造方法。
PCT/JP2015/064974 2014-07-02 2015-05-25 炭化珪素半導体素子の製造方法 WO2016002386A1 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2016531193A JP6057029B2 (ja) 2014-07-02 2015-05-25 炭化珪素半導体素子の製造方法
EP15815488.0A EP3076422B1 (en) 2014-07-02 2015-05-25 Silicon carbide semiconductor element production method
CN201580003543.1A CN105874567B (zh) 2014-07-02 2015-05-25 碳化硅半导体元件的制造方法
US15/197,845 US10037886B2 (en) 2014-07-02 2016-06-30 Method of manufacturing silicon carbide semiconductor device using graphene and hexagonal boron nitride

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2014-137244 2014-07-02
JP2014137244 2014-07-02

Related Child Applications (1)

Application Number Title Priority Date Filing Date
US15/197,845 Continuation US10037886B2 (en) 2014-07-02 2016-06-30 Method of manufacturing silicon carbide semiconductor device using graphene and hexagonal boron nitride

Publications (1)

Publication Number Publication Date
WO2016002386A1 true WO2016002386A1 (ja) 2016-01-07

Family

ID=55018940

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2015/064974 WO2016002386A1 (ja) 2014-07-02 2015-05-25 炭化珪素半導体素子の製造方法

Country Status (5)

Country Link
US (1) US10037886B2 (ja)
EP (1) EP3076422B1 (ja)
JP (1) JP6057029B2 (ja)
CN (1) CN105874567B (ja)
WO (1) WO2016002386A1 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2019040921A (ja) * 2017-08-22 2019-03-14 富士電機株式会社 半導体装置及びその製造方法
KR102094401B1 (ko) * 2018-11-02 2020-03-27 국방과학연구소 반도체 소자 및 이의 제조 방법

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101797182B1 (ko) * 2016-03-17 2017-11-13 한국표준과학연구원 대면적 단결정 단원자층 hBN의 제조 방법, 장치 및 이를 이용한 단원자층 그래핀 성장을 위한 기판
CN106683994B (zh) * 2017-01-11 2020-01-10 电子科技大学 一种p型碳化硅欧姆接触的制作方法
CN109873031A (zh) * 2019-03-30 2019-06-11 华南理工大学 一种石墨烯辅助GaN整流器及其制备方法
CN110379859B (zh) * 2019-07-23 2022-08-16 宁波石墨烯创新中心有限公司 一种薄膜晶体管、其制备方法及电子器件
CN111916783A (zh) * 2020-07-24 2020-11-10 浙江海晫新能源科技有限公司 一种降低碳硅接触电阻的方法
CN113284959A (zh) * 2021-05-11 2021-08-20 中国科学院长春光学精密机械与物理研究所 一种石墨烯优化宽禁带半导体辐射探测器

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011071281A (ja) * 2009-09-25 2011-04-07 Toyota Central R&D Labs Inc 半導体装置とその製造方法
JP2011096905A (ja) * 2009-10-30 2011-05-12 Denso Corp 炭化珪素半導体装置の製造方法
JP2013187420A (ja) * 2012-03-08 2013-09-19 Kwansei Gakuin 半導体装置、オーミック電極の形成方法、半導体装置の製造方法

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0420188A1 (en) * 1989-09-27 1991-04-03 Sumitomo Electric Industries, Ltd. Semiconductor heterojunction structure
US6686616B1 (en) * 2000-05-10 2004-02-03 Cree, Inc. Silicon carbide metal-semiconductor field effect transistors
US7736542B2 (en) * 2003-04-22 2010-06-15 Panasonic Corporation Electron-emitting material, manufacturing method therefor and electron-emitting element and image displaying device employing same
US7619257B2 (en) * 2006-02-16 2009-11-17 Alcatel-Lucent Usa Inc. Devices including graphene layers epitaxially grown on single crystal substrates
US8698226B2 (en) * 2008-07-31 2014-04-15 University Of Connecticut Semiconductor devices, methods of manufacture thereof and articles comprising the same
US8890277B2 (en) * 2010-03-15 2014-11-18 University Of Florida Research Foundation Inc. Graphite and/or graphene semiconductor devices
US20130230722A1 (en) * 2010-11-24 2013-09-05 Fuji Electric Co., Ltd. Conductive thin film and transparent conductive film comprising graphene
JP5558392B2 (ja) 2011-03-10 2014-07-23 株式会社東芝 半導体装置とその製造方法
CN102290333A (zh) * 2011-08-02 2011-12-21 复旦大学 一种适用于石墨烯基器件的栅氧介质的形成方法
JPWO2013038623A1 (ja) * 2011-09-16 2015-03-23 富士電機株式会社 グラフェンの製造方法ならびにグラフェン
CN103117298A (zh) * 2011-11-17 2013-05-22 中国科学院物理研究所 一种碳化硅的欧姆电极结构及其制备方法
JPWO2013121954A1 (ja) * 2012-02-16 2015-05-11 国立大学法人東北大学 グラフェン電界効果トランジスタおよびグラフェン半導体部材
WO2014171320A1 (ja) * 2013-04-18 2014-10-23 富士電機株式会社 積層体および積層体の製造方法
CN103400859B (zh) * 2013-08-13 2016-01-20 中国科学院上海微系统与信息技术研究所 基于石墨烯的隧穿场效应管单元、阵列及其形成方法
CN103633024B (zh) * 2013-11-11 2016-03-23 西安电子科技大学 一种大规模h-BN介质石墨烯集成电路制备方法
US10084102B2 (en) * 2015-03-02 2018-09-25 University Of Maryland, College Park Plasmon-enhanced terahertz graphene-based photodetector and method of fabrication
DE102016105610B4 (de) * 2016-03-24 2020-10-08 Infineon Technologies Ag Halbleiterbauelement mit einer Graphenschicht und ein Verfahren zu dessen Herstellung

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011071281A (ja) * 2009-09-25 2011-04-07 Toyota Central R&D Labs Inc 半導体装置とその製造方法
JP2011096905A (ja) * 2009-10-30 2011-05-12 Denso Corp 炭化珪素半導体装置の製造方法
JP2013187420A (ja) * 2012-03-08 2013-09-19 Kwansei Gakuin 半導体装置、オーミック電極の形成方法、半導体装置の製造方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2019040921A (ja) * 2017-08-22 2019-03-14 富士電機株式会社 半導体装置及びその製造方法
JP7019995B2 (ja) 2017-08-22 2022-02-16 富士電機株式会社 半導体装置及びその製造方法
KR102094401B1 (ko) * 2018-11-02 2020-03-27 국방과학연구소 반도체 소자 및 이의 제조 방법

Also Published As

Publication number Publication date
EP3076422A4 (en) 2017-09-27
EP3076422A1 (en) 2016-10-05
EP3076422B1 (en) 2018-10-31
US10037886B2 (en) 2018-07-31
JPWO2016002386A1 (ja) 2017-04-27
CN105874567A (zh) 2016-08-17
JP6057029B2 (ja) 2017-01-11
CN105874567B (zh) 2018-11-27
US20160307756A1 (en) 2016-10-20

Similar Documents

Publication Publication Date Title
JP6057029B2 (ja) 炭化珪素半導体素子の製造方法
JP6676253B2 (ja) 半導体装置
US10347723B2 (en) Method of manufacturing a semiconductor device having graphene material
US9129939B2 (en) SiC semiconductor device and method for manufacturing the same
US9590050B2 (en) Crystalline multilayer structure and semiconductor device
TWI809188B (zh) 形成二維材料層的方法、場效電晶體及其製造方法
JP6222771B2 (ja) 炭化珪素半導体装置の製造方法
US8766334B2 (en) Semiconductor device with low resistance gate electrode and method of manufacturing the same
JP2011071281A (ja) 半導体装置とその製造方法
JP2003234301A (ja) 半導体基板、半導体素子及びその製造方法
WO2015076128A1 (ja) 炭化珪素半導体装置および炭化珪素半導体装置の製造方法
JP2013211485A (ja) 炭化珪素半導体装置の製造方法及び該方法により製造された炭化珪素半導体装置
TW201131756A (en) Silicon carbide substrate
JP6164062B2 (ja) 炭化珪素半導体装置の製造方法
US20200068709A1 (en) Carrier, laminate and method of manufacturing semiconductor devices
JP6051573B2 (ja) 半導体装置の製造方法
JP7019995B2 (ja) 半導体装置及びその製造方法
JP6808952B2 (ja) 炭化珪素半導体装置の製造方法
US9502250B2 (en) Manufacturing method of silicon carbide semiconductor apparatus
JP2004152860A (ja) ｐ型ＳｉＣ用電極
JP2016086131A (ja) 炭化珪素半導体装置の製造方法
JP2016086131A5 (ja)

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 15815488

Country of ref document: EP

Kind code of ref document: A1

ENP Entry into the national phase

Ref document number: 2016531193

Country of ref document: JP

Kind code of ref document: A

REEP Request for entry into the european phase

Ref document number: 2015815488

Country of ref document: EP

WWE Wipo information: entry into national phase

Ref document number: 2015815488

Country of ref document: EP

NENP Non-entry into the national phase

Ref country code: DE