JP2011096905A - 炭化珪素半導体装置の製造方法 - Google Patents

炭化珪素半導体装置の製造方法 Download PDF

Info

Publication number
JP2011096905A
JP2011096905A JP2009250576A JP2009250576A JP2011096905A JP 2011096905 A JP2011096905 A JP 2011096905A JP 2009250576 A JP2009250576 A JP 2009250576A JP 2009250576 A JP2009250576 A JP 2009250576A JP 2011096905 A JP2011096905 A JP 2011096905A
Authority
JP
Japan
Prior art keywords
forming
layer
silicon carbide
carbon
carbon layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2009250576A
Other languages
English (en)
Other versions
JP5482107B2 (ja
Inventor
Takeshi Endo
剛 遠藤
Takeo Yamamoto
武雄 山本
Masaki Konishi
正樹 小西
Hirokazu Fujiwara
広和 藤原
Takashi Katsuno
高志 勝野
Yukihiko Watanabe
行彦 渡辺
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Denso Corp
Toyota Motor Corp
Original Assignee
Denso Corp
Toyota Motor Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Denso Corp, Toyota Motor Corp filed Critical Denso Corp
Priority to JP2009250576A priority Critical patent/JP5482107B2/ja
Publication of JP2011096905A publication Critical patent/JP2011096905A/ja
Application granted granted Critical
Publication of JP5482107B2 publication Critical patent/JP5482107B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/0445—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising crystalline silicon carbide
    • H01L21/048—Making electrodes
    • H01L21/0485—Ohmic electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/268—Bombardment with radiation with high-energy radiation using electromagnetic radiation, e.g. laser radiation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/1608—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/8611—Planar PN junction diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/872—Schottky diodes

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Electromagnetism (AREA)
  • Optics & Photonics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

【課題】カーボン膜の除去が必要とならず、かつ、十分にコンタクト抵抗を低抵抗化できるようにする。
【解決手段】オーミック電極５を形成するための金属層１５の形成前にレーザ光の吸収効果の高いカーボン層１４を形成しておき、その上に金属層１５を形成してからレーザアニールを行うようにしている。これにより、金属層１５を構成する金属がカーボン層１４を構成する炭素（Ｃ）やｎ+型基板１を構成するシリコン（Ｓｉ）または炭素と反応してオーミック電極５が形成されるため、カーボン層１４を除去する必要がない。また、レーザアニール時にカーボン層１４を用いているため、レーザ光の吸収率を高くすることができ、オーミック電極５のコンタクト抵抗の低抵抗化を十分に行うことが可能となる。したがって、カーボン膜１４の除去が必要とならず、かつ、十分にコンタクト抵抗を低抵抗化することが可能となる。
【選択図】図３

Description

本発明は、オーミック電極を有する炭化珪素（以下、ＳｉＣという）半導体装置の製造方法に関するものである。
従来、特許文献１において、ＳｉＣ基板を薄膜化した後でそのＳｉＣ基板の裏面にオーミック電極を形成する場合に、レーザアニールを行うことでコンタクト抵抗を低抵抗化する方法が提案されている。この方法は、ＳｉＣ基板の裏面を研磨した後その裏面に凹凸を形成し、その後、金属薄膜を形成してからレーザ光を照射することでレーザアニールを行うというものであるが、裏面に凹凸を形成することによって表面部でのレーザ光の吸収効率を高められることから、コンタクト抵抗の低抵抗化を実現することができる。
一方、特許文献２において、シリコンデバイスにおけるコンタクト抵抗を低抵抗化する方法が提案されている。この方法は、シリコン基板を薄板化したのち裏面電極を形成し、その上に熱受容体としてカーボン膜を形成した状態でレーザアニールを行うというものであり、カーボン膜にて高い光吸収特性を得ることでアニール時間の短縮化を図りつつ、コンタクト抵抗を低抵抗化している。
特開２００８−１３５６１１号公報 国際公開第２００７／０６０８３７号パンフレット
しかしながら、特許文献１のように金属薄膜と接するＳｉＣ基板の裏面に凹凸を形成しただけでは、レーザの吸収率が悪く、コンタクト抵抗の低抵抗化が十分ではないという問題がある。
また、特許文献２に記載された方法は、オーミック電極を形成する温度が低くても可能なシリコンデバイスに適用されるものであり、低い温度であるため、カーボン膜とオーミック電極との反応が激しくならない。ところが、ＳｉＣデバイスに適用する場合には、オーミック電極を形成する温度として７００℃以上の高温が必要とされるため、カーボン膜とオーミック電極との反応が大きくなる。その結果、表面に残ったカーボン膜を除去するときに電極の成分がカーボン膜中に取り込まれ、カーボン膜を除去することが困難となるという問題が発生する。さらに、カーボン膜の残存は、デバイスの抵抗増加や後工程ではんだ付け用電極を貼り付けたときの剥がれの発生などの問題を生じさせる原因となる。
本発明は上記点に鑑みて、カーボン膜の除去が必要とならず、かつ、十分にコンタクト抵抗を低抵抗化できるＳｉＣ半導体装置の製造方法を提供することを目的とする。
上記目的を達成するため、請求項１に記載の発明では、炭化珪素（１）の一面（１ｂ）に対してカーボン層（１４）を形成する工程と、カーボン層（１４）を挟んで炭化珪素（１）とは反対側にオーミック電極（５）を形成するための金属層（１５）を形成する工程と、金属層（１５）側からレーザ光を照射することでレーザアニールを行い、カーボン層（１４）を構成する炭素と金属層（１５）を構成する金属とを反応させて金属カーバイドを形成し、金属層（１５）の残部および金属カーバイドを有するオーミック電極（５）を形成する工程と、を含んでいることを特徴としている。
このように、オーミック電極（５）を形成するための金属層（１５）の形成前にレーザ光の吸収効果の高いカーボン層（１４）を形成しておき、その上に金属層（１５）を形成してからレーザアニールを行うようにしている。これにより、金属層（１５）を構成する金属がカーボン層（１４）を構成する炭素（Ｃ）や炭化珪素（１）を構成するシリコン（Ｓｉ）または炭素と反応してオーミック電極（５）が形成されるため、カーボン層（１４）を除去する必要がない。また、レーザアニール時にカーボン層（１４）を用いているため、レーザ光の吸収率を高くすることができ、オーミック電極（５）のコンタクト抵抗の低抵抗化を十分に行うことが可能となる。したがって、カーボン膜（１４）の除去が必要とならず、かつ、十分にコンタクト抵抗を低抵抗化することが可能となる。
例えば、請求項２に記載したように、カーボン層（１４）を形成する工程では、炭化珪素（１）の一面（１ｂ）に対して有機材料を含有する有機膜（１３）を成膜する工程と、有機膜（１３）を炭化させてカーボン層（１４）を形成する工程とにより、カーボン層（１４）を形成することができる。この場合、請求項３に記載したように、有機膜（１３）を成膜する工程では、有機膜（１３）としてレジストを用い、有機膜（１３）を炭化させてカーボン層（１４）を形成する工程では、レジストをレーザアニールすることで炭化させることができる。
また、請求項４に記載したように、カーボン層（１４）を形成する工程では、スパッタによってカーボン層（１４）を形成することもできる。このように、スパッタという容易な工程によってカーボン層（１４）を形成することができる。
また、請求項５に記載したように、カーボン層（１４）を形成する工程では、炭化珪素（１）の一面（１ｂ）をレーザアニールすることでシリコン抜けさせて炭素の原子比率がシリコンの原子比率よりも高くなるようにすることでカーボン層（１４）を形成することもできる。この場合、請求項６に記載したように、カーボン層（１４）を形成する工程では、炭化珪素（１）の一面（１ｂ）に対してイオン注入を行って原子間の結合を壊した後で、レーザアニールによるシリコン抜けを行ってカーボン層（１４）を形成すると、シリコン抜けを容易に起こさせることが可能となる。このため、炭化し易くなると共にシリコン抜けによる表面荒れ効果が大きく表れ、カーボン層（１４）の表面に凹凸が形成され易くなるようにすることが可能となる。
また、請求項７に記載したように、カーボン層（１４）を形成する工程では、炭化珪素（１）の一面（１ｂ）にカーボンナノチューブをカーボン層（１４）として形成するようにしても良い。このように、カーボン層（１４）として低抵抗なカーボンナノチューブを用いることで、更なるコンタクト抵抗の低抵抗化を図ることが可能となる。
また、請求項８に記載したように、カーボン層（１４）を形成する工程では、炭化珪素（１）の一面（１ｂ）にグラフェンをカーボン層（１４）として形成することもできる。このように、カーボン層（１４）として横方向の熱伝導が高いグラフェンを用いることで、厚さ方向に熱が逃げるのではなく、平面上に熱が伝わり易くなるようにできるため、より効率的にレーザアニールを行うことが可能となる。
請求項９に記載の発明では、カーボン層（１４）を形成する工程の後、カーボン層（１４）に凹凸を形成する工程を含み、カーボン層（１４）に凹凸を形成してから、金属層（１５）を形成する工程を行うことを特徴としている。
このように、カーボン層（１４）の表面に凹凸を形成することにより、レーザ光の吸収効果が高まり、レーザアニールの温度を上昇させることが可能となる。
請求項１０に記載の発明では、カーボン膜（１４）の表面にシリコン層（１６）を成膜する工程を含み、シリコン層（１６）を成膜する工程の後で、金属層（１５）を形成する工程を行うことを特徴としている。
このように、シリコン層（１６）を成膜することにより、より積極的にシリサイド層を形成できるため、さらなるコンタクト抵抗の低抵抗化が実現できる。
請求項１１に記載の発明では、炭化珪素（１）の一面（１ｂ）に対して有機材料を含有する有機膜（１３）を成膜する工程と、有機膜（１３）を挟んで炭化珪素（１）とは反対側にオーミック電極（５）を形成するための金属層（１５）を形成する工程と、金属層（１５）側からレーザ光を照射することでレーザアニールを行い、有機材料（１３）に含まれる炭素と金属層（１５）を構成する金属とを反応させて金属カーバイドを形成し、金属層（１５）の残部および金属カーバイドを有するオーミック電極（５）を形成する工程と、を含んでいることを特徴としている。
このように、有機膜（１３）と金属層（１５）を積層形成し、金属層（１５）を形成してからレーザアニールを行うようにしても、請求項１と同様の効果を得ることができる。
一方、金属層（１５）としては、請求項１２に記載したように、炭化されることで金属カーバイドが構成される４Ａ、５Ａもしくは６Ａ族のいずれかの金属を用いることができる。例えば、請求項１３に記載したように、４Ａ、５Ａもしくは６Ａ族のいずれかの金属として、ニッケル、チタン、タンタル、モリブデン、タングステン、ニオブ、ハフニウムのいずれかを用いることができる。
なお、上記各手段の括弧内の符号は、後述する実施形態に記載の具体的手段との対応関係を示すものである。
本発明の第１実施形態にかかるＳｉＣ半導体装置の断面図である。 図１に示すＳｉＣ半導体装置の製造工程を示した断面図である。 オーミック電極形成工程の様子を示した拡大断面図である。 本発明の第２実施形態にかかるオーミック電極形成工程の様子を示した拡大断面図である。 本発明の第３実施形態にかかるオーミック電極形成工程の様子を示した拡大断面図である。 本発明の第４実施形態にかかるオーミック電極形成工程の様子を示した拡大断面図である。 本発明の第５実施形態にかかるオーミック電極形成工程の様子を示した拡大断面図である。
以下、本発明の実施形態について図に基づいて説明する。なお、以下の各実施形態相互において、互いに同一もしくは均等である部分には、図中、同一符号を付してある。
（第１実施形態）
本発明の第１実施形態について説明する。本実施形態では、ショットキーバリアダイオード（以下、ＳＢＤという）を備えるＳｉＣ半導体装置に対して本発明の一実施形態である製造方法を適用した場合について説明する。図１は、本実施形態にかかるＳｉＣ半導体装置の断面図である。
図１に示すように、ＳｉＣ半導体装置は、例えば２×１０18〜１×１０21ｃｍ-3程度不純物濃度とされた炭化珪素からなるｎ+型基板１を用いて形成されている。ｎ+型基板１の上面を主表面１ａ、主表面１ａの反対面である下面を裏面１ｂとすると、主表面１ａ上には、基板１よりも低いドーパント濃度、例えば５×１０15（±５０％）ｃｍ-3程度不純物濃度とされた炭化珪素からなるｎ-型ドリフト層２が積層されている。これらｎ+型基板１およびｎ-型ドリフト層２のセル部にＳＢＤ１０が形成されていると共に、その外周領域に終端構造が形成されることでＳｉＣ半導体装置が構成されている。
具体的には、ｎ-型ドリフト層２の表面には、セル部において部分的に開口部３ａが形成されたシリコン酸化膜などで構成された絶縁膜３が形成され、この絶縁膜３の開口部３ａにおいてｎ-型ドリフト層２と接触するように、ショットキー電極４が形成されている。
また、絶縁膜３に形成された開口部３ａは、例えば円形状とされており、ショットキー電極４はこの円形状の開口部３ａにおいてｎ-型ドリフト層２にショットキー接続されている。そして、ｎ+型基板１の裏面と接触するように、例えばＮｉ（Ｎｉ）、チタン（Ｔｉ）、タンタル（Ｔａ）、モリブデン（Ｍｏ）、タングステン（Ｗ）、ニオブ（Ｎｂ）、ハフニウム（Ｈｆ）等やこれらの金属カーバイドや金属シリサイド等により構成されたオーミック電極５が形成されている。これにより、ＳＢＤ１０が構成されている。
また、ＳＢＤ１０の外周領域に形成された終端構造として、ショットキー電極４の両端位置において、ショットキー電極４と接するように、ｎ-型ドリフト層２の表層部にｐ型リサーフ層６が形成されていると共に、ｐ型リサーフ層６の外周をさらに囲むように複数個のｐ型ガードリング層７等が配置され、終端構造が構成されている。ｐ型リサーフ層６は、例えばＡｌを不純物として用いて構成されたものであり、例えば、５×１０16〜１×１０18ｃｍ-3程度の不純物濃度で構成されている。これらｐ型リサーフ層６やｐ型ガードリング層７は、セル部を囲むように円環状とされ、これらを配置することにより、ＳＢＤ１０の外周において電界が広範囲に延びるようにでき、電界集中を緩和できるため、耐圧を向上させることができる。
さらに、終端構造を構成する部分のうち最もセル部側に位置しているｐ型リサーフ層６の内側（内周側）の端部よりもさらに内側に、ショットキー電極４と接するように構成されたｐ型層８が形成されている。ｐ型層８は、ショットキー電極４のうちｎ-型ドリフト層２と接触する領域の中心に位置する円形状の中心部８ａを中心として、同心円状に複数個（本実施形態では４個）の円環状部８ｂ〜８ｅが配置されて構成されている。また、複数のｐ型層８のうちの最も外周側に位置する外周部８ｅがｐ型リサーフ層６の内側の端部と接触もしくはリサーフ層６と重なるように配置されている。そして、中心部８ａと外周部８ｅとの間に配置される内周部８ｂ〜８ｄが、中心部８ａを中心とする径方向に切断する断面において、対称的に配置されるように、各ｐ型層８ａ〜８ｅが等しい間隔Ｗ１だけ空けた配置とされ、かつ、各ｐ型層８ａ〜８ｅの幅Ｗ２も等しくされた構造とされている。このようなｐ型層８は、例えば、５×１０17〜１×１０20ｃｍ-3程度、好ましくはリサーフ層６よりも高い不純物濃度で構成され、各ｐ型層８の間隔Ｗ１が２．０±０．５μｍ程度、幅Ｗ２（径方向寸法）が１．５±０．５μｍ程度、深さが０．３〜１．０μｍ程度とされている。
このような構造のＳＢＤ１０を備えたＳｉＣ半導体装置では、ショットキー電極４をアノード、オーミック電極５をカソードとして、ショットキー電極４に対してショットキー障壁を超える電圧を印加することにより、ショットキー電極４とオーミック電極の間に電流を流す。
一方、外周部領域に関しては、オフ時にショットキー電極４の下方に配置した複数個のｐ型層８からｎ-型ドリフト層２に向かって伸びる空乏層により、ｐ型層８に挟まれたｎ-型ドリフト層２が完全空乏化する。このため、逆方向電圧印加時のリーク電流を低減することが可能となる。
次に、本実施形態にかかるＳｉＣ半導体装置の製造方法について説明する。図２は、図１に示すＳｉＣ半導体装置の製造工程を示した断面図である。なお、図２中では図を簡略化してｐ型ガードリング層７を省略してある。
まず、図２（ａ）に示す工程では、ｎ+型基板１の主表面１ａにｎ-型ドリフト層２をエピタキシャル成長させる。続いて、図２（ｂ）に示す工程では、ＬＴＯ（low-temperature oxide）等で構成されたマスク１１を配置したのち、フォトリソグラフィ・エッチング工程にてマスク１１のうちｐ型リサーフ層６およびｐ型ガードリング層７の形成予定領域を開口させる。そして、このマスク１１を用いて例えばＡｌなどのｐ型不純物をイオン注入し、熱処理などによって活性化することでｐ型リサーフ層６およびｐ型ガードリング層７を形成する。
次に、図２（ｃ）に示す工程では、マスク１１を除去したのち、再びＬＴＯ等で構成されたマスク１２を配置し、フォトリソグラフィ・エッチング工程にてマスク１２のうちｐ型層８の形成予定領域を開口させる。そして、このマスク１２を用いて例えばＡｌなどのｐ型不純物をイオン注入し、熱処理などによって活性化することでｐ型層８を形成する。その後、図２（ｄ）に示す工程では、マスク１２を除去したのち、例えば、プラズマＣＶＤによりシリコン酸化膜を成膜したのち、これをリフロー処理することで絶縁膜３を成膜し、フォトリソグラフィ・エッチング工程を経て、絶縁膜３に対して開口部３ａを形成する。
そして、図２（ｅ）に示す工程では、開口部３ａ内を含めて絶縁膜３の上に、例えばモリブデン、チタン、ニッケルもしくはこれらの合金層を蒸着したのち、その合金層をパターニングすることによりショットキー電極４を形成する。さらに、必要に応じてｎ+型基板１を薄板化するために、ｎ+型基板１の裏面１ｂ側を研磨または研削する工程を行った後、ｎ+型基板１の裏面１ｂにオーミック電極５を形成するオーミック電極形成工程を行う。このオーミック電極形成工程の詳細について、図３に示すオーミック電極形成工程の様子を示した拡大断面図を参照して説明する。
オーミック電極形成工程では、まず、図３（ａ）に示す工程としてｎ+型基板１の裏面１ｂに例えば１μｍ以下の膜厚で有機材料を含有するレジスト等の有機膜１３を成膜する。次に、図３（ｂ）に示す工程において有機膜１３を炭化させてカーボン層１４とする。例えば、レーザアニールによって有機膜１３に含まれる有機材料を溶かしている溶剤蒸発させることにより、有機膜１３を炭化させることができる。このようなレーザアニールによって有機膜１３の炭化を行うと、溶剤が除去されることでカーボン層１４の表面が荒れ、当該表面に凹凸を形成することができる。このような凹凸により、レーザ光の吸収効果が高まり、後で行うレーザアニールの温度を上昇させることが可能となる。
続いて、図３（ｃ）に示す工程において、カーボン層１４の表面に４Ａや５Ａもしくは６Ａ族の金属材料、特にニッケル、チタン、タンタル、モリブデン、タングステン、ニオブ、ハフニウム等により構成される金属層１５を形成する。そして、図３（ｄ）に示す工程において、金属層１５側からｎ+型基板１の裏面１ｂにレーザ光を照射し、レーザアニールを行う。これにより、金属層１５を構成する金属がカーボン層１４を構成する炭素（Ｃ）やｎ+型基板１を構成するシリコン（Ｓｉ）または炭素と反応して金属カーバイドや金属シリサイドが構成され、その金属カーバイドやシリサイド層および金属層１５の残部によってオーミック電極５が形成される。特に１０-2ｔｏｒｒ（１．３Ｐａ）以下の真空中でレーザアニールをすることにより電極の酸化が抑制されるため、より低抵抗なオーミック電極を形成することができる。また、レーザ光の波長は、レーザエネルギーの吸収効率を高めるため、３５５ｎｍ以下の波長が好ましい。これにより、図１に示したＳＢＤ１０を備えたＳｉＣ半導体装置が完成する。
以上説明した本実施形態のＳｉＣ半導体装置の製造方法によれば、オーミック電極５を形成するための金属層１５の形成前にレーザ光の吸収効果の高いカーボン層１４を形成しておき、その上に金属層１５を形成してからレーザアニールを行うようにしている。これにより、金属層１５を構成する金属がカーボン層１４を構成する炭素（Ｃ）やｎ+型基板１を構成するシリコン（Ｓｉ）または炭素と反応してオーミック電極５が形成されるため、カーボン層１４を除去する必要がない。また、レーザアニール時にカーボン層１４を用いているため、レーザ光の吸収率を高くすることができ、オーミック電極５のコンタクト抵抗の低抵抗化を十分に行うことが可能となる。したがって、カーボン膜１４の除去が必要とならず、かつ、十分にコンタクト抵抗を低抵抗化することが可能となる。
（第２実施形態）
本発明の第２実施形態について説明する。本実施形態は、第１実施形態に対してオーミック電極形成工程を変更したものであり、その他に関しては第１実施形態と同様であるため、異なる部分についてのみ説明する。
図４は、本実施形態のオーミック電極形成工程の様子を示した拡大断面図である。この図を参照して、本実施形態のオーミック電極形成工程について説明する。
まず、図４（ａ）に示す工程では、工程が容易なスパッタなどによってｎ+型基板１の裏面１ｂに例えば１μｍ以下の膜厚のカーボン層１４を成膜する。次に、図４（ｂ）に示す工程においてカーボン層１４の表面を荒らす処理を行う。例えば、研磨、研削、ドライエッチング、ウェットエッチング、水素エッチングなどによってカーボン層１４の表面を荒らすことができ、これによってカーボン層１４の表面に凹凸が形成される。ドライエッチング、ウェットエッチング、水素エッチングなどの場合には、単なるエッチングを行ってもある程度表面に凹凸を形成することができるが、任意形状のマスクを配置した状態でエッチングを行うことで、意図的に凹凸を形成することもできる。このようにカーボン層１４の表面に凹凸を形成することにより、レーザ光の吸収効果が高まり、後で行うレーザアニールの温度を上昇させることが可能となる。
続いて、図４（ｃ）に示す工程において、カーボン膜１４の表面に４Ａや５Ａもしくは６Ａ族の金属材料、特にニッケル、チタン、タンタル、モリブデン、タングステン、ニオブ、ハフニウム等により構成される金属層１５を形成する。そして、図４（ｄ）に示す工程において、金属層１５側からｎ+型基板１の裏面１ｂにレーザ光を照射し、レーザアニールを行う。これにより、金属層１５を構成する金属がカーボン層１４を構成する炭素（Ｃ）やｎ+型基板１を構成するシリコン（Ｓｉ）または炭素と反応して金属カーバイドやシリサイド層が構成され、その金属カーバイドやシリサイド層および金属層１５の残部によってオーミック電極５が形成される。
以上説明した本実施形態のＳｉＣ半導体装置の製造方法によっても、第１実施形態と同様、オーミック電極５を形成するための金属層１５の形成前にレーザ光の吸収効果の高いカーボン層１４を形成しておき、その上に金属層１５を形成してからレーザアニールを行うようにしている。これにより、第１実施形態と同様の効果を得ることができる。
（第３実施形態）
本発明の第３実施形態について説明する。本実施形態も、第１実施形態に対してオーミック電極形成工程を変更したものであり、その他に関しては第１実施形態と同様であるため、異なる部分についてのみ説明する。
図５は、本実施形態のオーミック電極形成工程の様子を示した拡大断面図である。この図を参照して、本実施形態のオーミック電極形成工程について説明する。
まず、図５（ａ）に示す工程では、ｎ+型基板１の裏面１ｂに対して不活性なアルゴン（Ａｒ）もしくはｎ型不純物であるリン（Ｐ）や窒素（Ｎ）などイオン注入することで、原子間の結合を壊しておく。その後、図５（ｂ）に示す工程において、ｎ+型基板１の裏面１ｂをレーザアニールすることで、シリコン抜けを起こさせ、ｎ+型基板１の裏面１ｂの一部をカーボン層１４にする。このとき、予め図５（ａ）の工程において原子間の結合を壊してあるため、シリコン抜けを容易に起こさせることが可能となる。そして、シリコン抜けによってカーボン層１４を形成しているため、炭化し易くなると共にシリコン抜けによる表面荒れ効果が大きく現れ、カーボン層１４の表面に凹凸が形成され易くなるようにすることが可能となる。
なお、カーボン層１４としては、シリコンが完全に抜けている必要はなく、原子比率がＳｉＣのようにＳｉ：Ｃ＝１：１の関係にならずに、ＳｉよりＣの原子比率が高くなるような状態になっていれば実質的にカーボン層１４として機能する。例えば、Ｃの原子比率が６０％以上であれば良い。
この後、図５（ｃ）、（ｄ）に示す工程おいて、第１実施形態で説明した図３（ｃ）、（ｄ）と同様の工程を行う。これにより、金属層１５を構成する金属がカーボン層１４を構成する炭素（Ｃ）やｎ+型基板１を構成するシリコン（Ｓｉ）または炭素と反応して金属カーバイドやシリサイド層が構成され、その金属カーバイドやシリサイド層および金属層１５の残部によってオーミック電極５が形成される。
以上説明した本実施形態のＳｉＣ半導体装置の製造方法によっても、第１実施形態と同様、オーミック電極５を形成するための金属層１５の形成前にレーザ光の吸収効果の高いカーボン層１４を形成することができる。これにより、第１実施形態と同様の効果を得ることができる。
（第４実施形態）
本発明の第４実施形態について説明する。本実施形態も、第１実施形態に対してオーミック電極形成工程を変更したものであり、その他に関しては第１実施形態と同様であるため、異なる部分についてのみ説明する。
図６は、本実施形態のオーミック電極形成工程の様子を示した拡大断面図である。この図を参照して、本実施形態のオーミック電極形成工程について説明する。
まず、図６（ａ）に示す工程では、ｎ+型基板１の裏面１ｂに例えば１μｍ以下の膜厚で有機材料を含有するレジスト等の有機膜１３を成膜したのち、続けて有機膜１３の表面に４Ａや５Ａもしくは６Ａ族の金属材料、特にニッケル、チタン、タンタル、モリブデン、タングステン、ニオブ、ハフニウム等により構成される金属層１５を形成する。そして、図６（ｂ）に示す工程において、金属層１５側からレーザ光を照射してレーザアニールを行う。これにより、金属層１５を構成する金属が有機膜１３に含まれる炭素（Ｃ）やｎ+型基板１を構成するシリコン（Ｓｉ）または炭素と反応して金属カーバイドやシリサイド層が構成され、その金属カーバイドやシリサイド層および金属層１５の残部によってオーミック電極５が形成される。
以上説明した本実施形態のＳｉＣ半導体装置の製造方法のように、有機膜１３と金属層１５を積層形成し、金属層１５を形成してからレーザアニールを行うようにしても、第１実施形態と同様の効果を得ることができる。なお、上記第１〜第３実施形態で説明したようにカーボン層１４を形成してから金属層１５を形成する場合、電極形成時に電極剥がれが懸念されるが、本実施形態の場合にはカーボン層１４の上に金属層１５を形成する必要がなくなるため、電極剥がれを抑制できるという効果も得られる。
（第５実施形態）
本発明の第５実施形態について説明する。本実施形態も、第３実施形態に対してオーミック電極形成工程を変更したものであり、その他に関しては第３実施形態と同様であるため、異なる部分についてのみ説明する。
図７は、本実施形態のオーミック電極形成工程の様子を示した拡大断面図である。この図を参照して、本実施形態のオーミック電極形成工程について説明する。
まず、図７（ａ）、（ｂ）に示す工程では、第３実施形態で説明した図５（ａ）、（ｂ）と同様の工程を行う。これにより、ｎ+型基板１の裏面１ｂに対してカーボン層１４を形成する。この後、図７（ｃ）に示す工程では、カーボン層１４の表面にシリコン層１６を例えばＣＶＤ法にて成膜する。その後、図７（ｄ）に示す工程で、第３実施形態で説明した図５（ｃ）と同様の工程を行うことでシリコン層１６の表面に金属層１５を形成し、続く図７（ｅ）に示す工程で、第３実施形態で説明した図５（ｄ）と同様の工程を行うことでレーザアニールを行う。これにより、オーミック電極５が形成される。このとき、シリコン層１６を形成してあるため、金属層１５を構成する金属がシリコン層１６を構成するシリコンと反応して積極的にシリサイド層が構成されるようにできる。したがって、よりコンタクト抵抗の低抵抗化を実現することができる。
以上説明した本実施形態のＳｉＣ半導体装置の製造方法によっても、第１実施形態と同様、オーミック電極５を形成するための金属層１５の形成前にレーザ光の吸収効果の高いカーボン層１４を形成することができる。これにより、第１実施形態と同様の効果を得ることができる。さらに、より積極的にシリサイド層を形成できるため、さらなるコンタクト抵抗の低抵抗化が実現できる。
なお、ここでは第３実施形態に対してシリコン層１６を形成する場合について説明したが、勿論、第１、第２実施形態の構造に対してカーボン層１４と金属層１５との間にシリコン層１６を形成しても良い。また、第４実施形態の構造に対して有機膜１３と金属層１５との間にシリコン層１６を形成しても良い。さらに、後述する他の実施形態において、カーボン層１４を形成してから金属層１５を形成するものに関しても、それらの間にシリコン層１６を形成しても良い。
（他の実施形態）
上記各実施形態では、ＳｉＣ半導体装置としてＳＢＤが備えられた構造のものを例に挙げ、ＳＢＤの裏面に備えられるオーミック電極５のコンタクト抵抗の低抵抗化を実現するために本発明を適用する場合について説明した。しかしながら、これは単なる一例であり、オーミック電極が形成されるようものであれば、他の半導体素子が備えられるＳｉＣ半導体装置の製造方法に対しても本発明を適用することができる。
また、上記第３、第５実施形態では、ｎ+型基板１の裏面１ｂに対してイオン注入を行って原子間の結合を壊す際に、不活性なイオン（例えばアルゴン）やｎ型不純物（リンもしくは窒素等）を用いる場合について説明した。これは、オーミック電極５がｎ+型基板１の裏面１ｂ、つまりｎ型ＳｉＣに対して形成されるためであり、オーミック電極５が形成されるのがｐ型ＳｉＣに対して形成されるのであれば、ｎ型不純物の代わりにｐ型不純物をイオン注入することもできる。この場合、例えばｐ型不純物としてアルミニウム（Ａｌ）、ボロン（Ｂ）、バナジウム（Ｖ）を用いることができる（図５（ａ）、図７（ａ）参照）。
また、上記第２実施形態では、カーボン層１４を形成した後にカーボン層１４の表面に凹凸を形成する工程を行ったが、この他、第１、第３実施形態等についてもカーボン層１４を形成した後に適宜凹凸を形成する工程を行うようにしても良い。このように、カーボン層１４の表面に凹凸を形成することにより、レーザ光の吸収効果が高まり、後で行うレーザアニールの温度を上昇させることが可能となる。
さらに、上記実施形態では炭素を含むカーボン層１４の一例を示したが、その他、カーボンナノチューブやグラフェン（単原子層グラファイト）をカーボン層１４として用いても良い。カーボンナノチューブに関しては、例えばメタンを導入した状態でアルコールＣＶＤを行うことで形成することができる。このように、カーボン層１４として低抵抗なカーボンナノチューブを用いることで、更なるコンタクト抵抗の低抵抗化を図ることが可能となる。また、グラフェンに関しては、例えば真空中でｎ+型基板１の裏面１ｂをレーザアニールすることで形成することができる。このように、カーボン層１４として横方向の熱伝導が高いグラフェンを用いることで、厚さ方向に熱が逃げるのではなく、平面上に熱が伝わり易くなるようにできるため、より効率的にレーザアニールを行うことが可能となる。
なお、カーボン層１４としてカーボンナノチューブやグラフェンを用いる場合においても、上記第２実施形態のように、カーボン層１４の表面に適宜凹凸を形成することもできる。これにより、レーザ光の吸収効果が高まり、後で行うレーザアニールの温度を上昇させることが可能となる。
１ ｎ+型基板
１ｂ 裏面
２ ｎ-型ドリフト層
３ 絶縁膜
３ａ 開口部
４ ショットキー電極
５ オーミック電極
１０ ＳＢＤ
１３ 有機膜
１４ カーボン層
１５ 金属層
１６ シリコン層

Claims (13)

  1. 炭化珪素（１）の一面（１ｂ）に対し、該一面（１ｂ）とオーミック接触させられるオーミック電極（５）を形成するオーミック電極形成工程を含む炭化珪素半導体装置の製造方法であって、
    前記炭化珪素（１）の一面（１ｂ）に対してカーボン層（１４）を形成する工程と、
    前記カーボン層（１４）を挟んで前記炭化珪素（１）とは反対側に前記オーミック電極（５）を形成するための金属層（１５）を形成する工程と、
    前記金属層（１５）側からレーザ光を照射することでレーザアニールを行い、前記カーボン層（１４）を構成する炭素と前記金属層（１５）を構成する金属とを反応させて金属カーバイドを形成し、前記金属層（１５）の残部および前記金属カーバイドを有する前記オーミック電極（５）を形成する工程と、を含んでいることを特徴とする炭化珪素半導体装置の製造方法。
  2. 前記カーボン層（１４）を形成する工程では、前記炭化珪素（１）の一面（１ｂ）に対して有機材料を含有する有機膜（１３）を成膜する工程と、前記有機膜（１３）を炭化させて前記カーボン層（１４）を形成する工程と、を含んでいることを特徴とする請求項１に記載の炭化珪素半導体装置の製造方法。
  3. 前記有機膜（１３）を成膜する工程では、前記有機膜（１３）としてレジストを用い、
    前記有機膜（１３）を炭化させて前記カーボン層（１４）を形成する工程では、前記レジストをレーザアニールすることで炭化させることを特徴とする請求項２に記載の炭化珪素半導体装置の製造方法。
  4. 前記カーボン層（１４）を形成する工程では、スパッタによって前記カーボン層（１４）を形成することを特徴とする請求項１に記載の炭化珪素半導体装置の製造方法。
  5. 前記カーボン層（１４）を形成する工程では、前記炭化珪素（１）の一面（１ｂ）をレーザアニールすることでシリコン抜けさせて炭素の原子比率がシリコンの原子比率よりも高くなるようにすることで前記カーボン層（１４）を形成することを特徴とする請求項１に記載の炭化珪素半導体装置の製造方法。
  6. 前記カーボン層（１４）を形成する工程では、前記炭化珪素（１）の一面（１ｂ）に対してイオン注入を行って原子間の結合を壊した後で、前記レーザアニールによるシリコン抜けを行って前記カーボン層（１４）を形成することを特徴とする請求項５に記載の炭化珪素半導体装置の製造方法。
  7. 前記カーボン層（１４）を形成する工程では、前記炭化珪素（１）の一面（１ｂ）に前記カーボン層（１４）としてカーボンナノチューブを形成する工程を含んでいることを特徴とする請求項１に記載の炭化珪素半導体装置の製造方法。
  8. 前記カーボン層（１４）を形成する工程では、前記炭化珪素（１）の一面（１ｂ）に前記カーボン層（１４）としてグラフェンを形成する工程を含んでいることを特徴とする請求項１に記載の炭化珪素半導体装置の製造方法。
  9. 前記カーボン層（１４）を形成する工程の後、前記カーボン層（１４）に凹凸を形成する工程を含み、前記カーボン層（１４）に凹凸を形成してから、前記金属層（１５）を形成する工程を行うことを特徴とする請求項１ないし８のいずれか１つに記載の炭化珪素半導体装置の製造方法。
  10. 前記カーボン膜（１４）の表面にシリコン層（１６）を成膜する工程を含み、
    前記シリコン層（１６）を成膜する工程の後で、前記金属層（１５）を形成する工程を行うことを特徴とする請求項１ないし９のいずれか１つに記載の炭化珪素半導体装置の製造方法。
  11. 炭化珪素（１）の一面（１ｂ）に対し、該一面（１ｂ）とオーミック接触させられるオーミック電極（５）を形成するオーミック電極形成工程を含む炭化珪素半導体装置の製造方法であって、
    前記炭化珪素（１）の一面（１ｂ）に対して有機材料を含有する有機膜（１３）を成膜する工程と、
    前記有機膜（１３）を挟んで前記炭化珪素（１）とは反対側に前記オーミック電極（５）を形成するための金属層（１５）を形成する工程と、
    前記金属層（１５）側からレーザ光を照射することでレーザアニールを行い、前記有機材料（１３）に含まれる炭素と前記金属層（１５）を構成する金属とを反応させて金属カーバイドを形成し、前記金属層（１５）の残部および前記金属カーバイドを有する前記オーミック電極（５）を形成する工程と、を含んでいることを特徴とする炭化珪素半導体装置の製造方法。
  12. 前記金属層（１５）を形成する工程では、４Ａ、５Ａもしくは６Ａ族のいずれかの金属にて前記金属層（１５）を形成することを特徴とする請求項１ないし１１のいずれか１つに記載の炭化珪素半導体装置の製造方法。
  13. 前記４Ａ、５Ａもしくは６Ａ族のいずれかの金属として、ニッケル、チタン、タンタル、モリブデン、タングステン、ニオブ、ハフニウムのいずれかを用いることを特徴とする請求項１２に記載の炭化珪素半導体装置の製造方法。
JP2009250576A 2009-10-30 2009-10-30 炭化珪素半導体装置の製造方法 Active JP5482107B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2009250576A JP5482107B2 (ja) 2009-10-30 2009-10-30 炭化珪素半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009250576A JP5482107B2 (ja) 2009-10-30 2009-10-30 炭化珪素半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP2011096905A true JP2011096905A (ja) 2011-05-12
JP5482107B2 JP5482107B2 (ja) 2014-04-23

Family

ID=44113506

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009250576A Active JP5482107B2 (ja) 2009-10-30 2009-10-30 炭化珪素半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JP5482107B2 (ja)

Cited By (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013187420A (ja) * 2012-03-08 2013-09-19 Kwansei Gakuin 半導体装置、オーミック電極の形成方法、半導体装置の製造方法
JP2014063948A (ja) * 2012-09-24 2014-04-10 Sumitomo Electric Ind Ltd 炭化珪素半導体装置の製造方法
JP2015002259A (ja) * 2013-06-14 2015-01-05 新電元工業株式会社 炭化ケイ素半導体装置及び炭化ケイ素半導体装置の製造方法
JP2015002266A (ja) * 2013-06-14 2015-01-05 新電元工業株式会社 炭化ケイ素半導体装置及び炭化ケイ素半導体装置の製造方法
JP2015040156A (ja) * 2013-08-23 2015-03-02 日本電信電話株式会社 グラフェン形成方法および形成装置
WO2016002386A1 (ja) * 2014-07-02 2016-01-07 富士電機株式会社 炭化珪素半導体素子の製造方法
US9437455B2 (en) 2013-01-11 2016-09-06 Toyota Jidosha Kabushiki Kaisha Manufacturing method for semiconductor device
DE102015107489A1 (de) * 2015-05-12 2016-11-17 Infineon Technologies Ag Verfahren zur Reduzierung des Schichtwiderstands in einer elektronischen Vorrichtung, und eine elektronische Vorrichtung
EP3010036A4 (en) * 2013-06-14 2017-03-01 Shindengen Electric Manufacturing Co., Ltd. Method for manufacturing semiconductor device and semiconductor device
CN106471605A (zh) * 2014-04-23 2017-03-01 美国联合碳化硅公司 宽带隙半导体上的欧姆触点的形成
JP2017130550A (ja) * 2016-01-20 2017-07-27 国立大学法人広島大学 炭化珪素半導体装置及びその製造方法
EP3336879A4 (en) * 2015-08-12 2019-04-03 Shindengen Electric Manufacturing Co., Ltd. METHOD FOR MANUFACTURING SEMICONDUCTOR DEVICE WITH SILICON CARBIDE AND SEMICONDUCTOR DEVICE WITH SILICON CARBIDE
US11081564B2 (en) 2019-02-07 2021-08-03 Fuji Electric Co., Ltd. Semiconductor device and method for manufacturing semiconductor device
CN113555497A (zh) * 2021-06-09 2021-10-26 浙江芯国半导体有限公司 一种高迁移率的SiC基石墨烯器件及其制备方法
CN116722041A (zh) * 2023-04-25 2023-09-08 上海积塔半导体有限公司 半导体器件及其制造方法以及包括该器件的半导体装置

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08139051A (ja) * 1994-11-04 1996-05-31 New Japan Radio Co Ltd ＳｉＣへの電極の形成方法
JPH10284436A (ja) * 1997-04-11 1998-10-23 Matsushita Electric Ind Co Ltd オーミック電極形成方法
JP2003100658A (ja) * 2001-09-26 2003-04-04 Toshiba Corp 電子装置及びその製造方法
JP2007036135A (ja) * 2005-07-29 2007-02-08 Nissan Motor Co Ltd 炭化珪素半導体装置及びその製造方法
US20080099769A1 (en) * 2006-10-25 2008-05-01 Infineon Technologies Austria Ag PRODUCTION OF AN INTEGRATED CIRCUIT INCLUDING ELECTRICAL CONTACT ON SiC
US20080258183A1 (en) * 2007-04-23 2008-10-23 Infineon Technologies Ag Method of manufacturing a device by locally heating one or more metallization layers and by means of selective etching

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08139051A (ja) * 1994-11-04 1996-05-31 New Japan Radio Co Ltd ＳｉＣへの電極の形成方法
JPH10284436A (ja) * 1997-04-11 1998-10-23 Matsushita Electric Ind Co Ltd オーミック電極形成方法
JP2003100658A (ja) * 2001-09-26 2003-04-04 Toshiba Corp 電子装置及びその製造方法
JP2007036135A (ja) * 2005-07-29 2007-02-08 Nissan Motor Co Ltd 炭化珪素半導体装置及びその製造方法
US20080099769A1 (en) * 2006-10-25 2008-05-01 Infineon Technologies Austria Ag PRODUCTION OF AN INTEGRATED CIRCUIT INCLUDING ELECTRICAL CONTACT ON SiC
US20080258183A1 (en) * 2007-04-23 2008-10-23 Infineon Technologies Ag Method of manufacturing a device by locally heating one or more metallization layers and by means of selective etching

Cited By (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013187420A (ja) * 2012-03-08 2013-09-19 Kwansei Gakuin 半導体装置、オーミック電極の形成方法、半導体装置の製造方法
JP2014063948A (ja) * 2012-09-24 2014-04-10 Sumitomo Electric Ind Ltd 炭化珪素半導体装置の製造方法
US9437455B2 (en) 2013-01-11 2016-09-06 Toyota Jidosha Kabushiki Kaisha Manufacturing method for semiconductor device
EP3010036A4 (en) * 2013-06-14 2017-03-01 Shindengen Electric Manufacturing Co., Ltd. Method for manufacturing semiconductor device and semiconductor device
JP2015002259A (ja) * 2013-06-14 2015-01-05 新電元工業株式会社 炭化ケイ素半導体装置及び炭化ケイ素半導体装置の製造方法
JP2015002266A (ja) * 2013-06-14 2015-01-05 新電元工業株式会社 炭化ケイ素半導体装置及び炭化ケイ素半導体装置の製造方法
JP2015040156A (ja) * 2013-08-23 2015-03-02 日本電信電話株式会社 グラフェン形成方法および形成装置
CN106471605A (zh) * 2014-04-23 2017-03-01 美国联合碳化硅公司 宽带隙半导体上的欧姆触点的形成
WO2016002386A1 (ja) * 2014-07-02 2016-01-07 富士電機株式会社 炭化珪素半導体素子の製造方法
US20160307756A1 (en) * 2014-07-02 2016-10-20 Fuji Electric Co., Ltd. Method of manufacturing silicon carbide semiconductor device
JP6057029B2 (ja) * 2014-07-02 2017-01-11 富士電機株式会社 炭化珪素半導体素子の製造方法
US10037886B2 (en) 2014-07-02 2018-07-31 Fuji Electric Co., Ltd. Method of manufacturing silicon carbide semiconductor device using graphene and hexagonal boron nitride
DE102015107489B4 (de) * 2015-05-12 2020-07-02 Infineon Technologies Ag Verfahren zur Reduzierung des Schichtwiderstands in einer elektronischen Vorrichtung
DE102015107489A1 (de) * 2015-05-12 2016-11-17 Infineon Technologies Ag Verfahren zur Reduzierung des Schichtwiderstands in einer elektronischen Vorrichtung, und eine elektronische Vorrichtung
EP3336879A4 (en) * 2015-08-12 2019-04-03 Shindengen Electric Manufacturing Co., Ltd. METHOD FOR MANUFACTURING SEMICONDUCTOR DEVICE WITH SILICON CARBIDE AND SEMICONDUCTOR DEVICE WITH SILICON CARBIDE
US10403497B2 (en) 2015-08-12 2019-09-03 Shindengen Electric Manufacturing Co., Ltd. Method of manufacturing silicon carbide semiconductor device and silicon carbide semiconductor device
JP2017130550A (ja) * 2016-01-20 2017-07-27 国立大学法人広島大学 炭化珪素半導体装置及びその製造方法
US11081564B2 (en) 2019-02-07 2021-08-03 Fuji Electric Co., Ltd. Semiconductor device and method for manufacturing semiconductor device
CN113555497A (zh) * 2021-06-09 2021-10-26 浙江芯国半导体有限公司 一种高迁移率的SiC基石墨烯器件及其制备方法
CN113555497B (zh) * 2021-06-09 2023-12-29 浙江芯科半导体有限公司 一种高迁移率的SiC基石墨烯器件及其制备方法
CN116722041A (zh) * 2023-04-25 2023-09-08 上海积塔半导体有限公司 半导体器件及其制造方法以及包括该器件的半导体装置
CN116722041B (zh) * 2023-04-25 2023-12-19 上海积塔半导体有限公司 半导体器件及其制造方法以及包括该器件的半导体装置

Also Published As

Publication number Publication date
JP5482107B2 (ja) 2014-04-23

Similar Documents

Publication Publication Date Title
JP5482107B2 (ja) 炭化珪素半導体装置の製造方法
JP4777699B2 (ja) バイポーラ型半導体装置およびその製造方法
JP5408929B2 (ja) 半導体装置および半導体装置の製造方法
JP5453867B2 (ja) ショットキーバリアダイオードを備えた炭化珪素半導体装置およびその製造方法
JP5449786B2 (ja) 炭化珪素半導体装置及び炭化珪素半導体装置の製造方法
US9129804B2 (en) Silicon carbide semiconductor device and method for manufacturing same
JP6477106B2 (ja) 半導体装置
JP2011044688A (ja) 半導体装置および半導体装置の製造方法
JP5408248B2 (ja) 炭化珪素半導体装置およびその製造方法
WO2010024243A1 (ja) バイポーラ型半導体装置およびその製造方法
TW200830380A (en) Method for manufacturing silicon carbide semiconductor device
WO2015155806A1 (ja) 炭化珪素半導体装置の製造方法及び炭化珪素半導体装置
JP6648574B2 (ja) 炭化珪素半導体装置の製造方法
JP6014322B2 (ja) 炭化珪素半導体装置の製造方法
JP2008004726A (ja) 半導体素子およびその製造方法
JP5982109B2 (ja) 炭化珪素半導体装置
JP4087365B2 (ja) ＳｉＣ半導体装置の製造方法
JP3856729B2 (ja) 半導体装置およびその製造方法
WO2010024240A1 (ja) バイポーラ型炭化珪素半導体装置およびその製造方法
JP4087368B2 (ja) ＳｉＣ半導体装置の製造方法
WO2012120749A1 (ja) 炭化珪素半導体装置及びその製造方法
JP5638739B2 (ja) 半導体装置の製造方法
JP2006073922A (ja) ＳｉＣ半導体装置およびＳｉＣ半導体装置の製造方法
JP2010098146A (ja) 炭化珪素半導体装置の製造方法
JP2008053487A (ja) 半導体装置およびその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20120117

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20131025

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20131112

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20131205

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20131224

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20140121

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20140203

R150 Certificate of patent or registration of utility model

Ref document number: 5482107

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250