CN105874567A - 碳化硅半导体元件的制造方法 - Google Patents

碳化硅半导体元件的制造方法 Download PDF

Info

Publication number
CN105874567A
CN105874567A CN201580003543.1A CN201580003543A CN105874567A CN 105874567 A CN105874567 A CN 105874567A CN 201580003543 A CN201580003543 A CN 201580003543A CN 105874567 A CN105874567 A CN 105874567A
Authority
CN
China
Prior art keywords
silicon carbide
carbide semiconductor
metal electrode
graphene layer
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201580003543.1A
Other languages
English (en)
Other versions
CN105874567B (zh
Inventor
藤井健志
佐藤麻里子
稻本拓朗
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fuji Electric Co Ltd
Original Assignee
Fuji Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Electric Co Ltd filed Critical Fuji Electric Co Ltd
Publication of CN105874567A publication Critical patent/CN105874567A/zh
Application granted granted Critical
Publication of CN105874567B publication Critical patent/CN105874567B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/0445Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising crystalline silicon carbide
    • H01L21/048Making electrodes
    • H01L21/0485Ohmic electrodes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/1606Graphene
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45Ohmic electrodes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/1608Silicon carbide

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

通过在p型碳化硅半导体部(1)的表面形成石墨烯层(11)之后,在石墨烯层(11)的表面形成金属电极(2),从而在p型碳化硅半导体部(1)和金属电极(2)的接合界面形成偶极。由此,使在p型碳化硅半导体部(1)和金属电极(2)的接合界面产生的电位差减小,p型碳化硅半导体部(1)和金属电极(2)的接触成为低电阻欧姆接触。p型碳化硅半导体部(1)的载流子浓度为1×1016/cm3以上。石墨烯层(11)具有单层结构或者三层以下的层叠结构。石墨烯层(11)对p型碳化硅半导体部(1)的覆盖率为p型碳化硅半导体部(1)的表面积的30%以上。如此,能够再现性良好地形成低电阻的欧姆接触。

Description

碳化硅半导体元件的制造方法
技术领域
本发明涉及碳化硅半导体元件的制造方法。
背景技术
碳化硅(SiC)半导体具有与作为以往的半导体材料的硅(Si)半导体或GaAs(砷化镓)半导体相比约10倍左右高的绝缘击穿电场强度,并且具有高导热性。因此,近年来,碳化硅半导体作为能够制作(制造)兼具耐压维持和小型化的功率器件用的MOSFET(Metal Oxide Semiconductor Field EffectTransistor:绝缘栅型场效应晶体管)的半导体材料备受注目。
一般,MOSFET动作时的能量损耗主要由因漂移电阻(漂移层的电阻成分)、沟道电阻(形成于基区的反转层(沟道)的电阻成分)、以及接触电阻(半导体部与金属电极的电接触电阻成分)所导致的损耗所决定。这些电阻成分中接触电阻需要比漂移电阻和/或沟道电阻等足够低。在制作(制造)使用了碳化硅半导体的半导体元件(以下称为碳化硅半导体元件)的情况下,与金属电极形成欧姆接触也是一个技术问题。
以往,碳化硅半导体部与金属电极的欧姆接触是挪用硅半导体部与金属电极的接触形成方法,通过利用退火(热处理)使形成在半导体部的表面的镍(Ni)和/或钛(Ti)等的金属膜硅化而形成。例如,通过该接触形成方法而得到的n型碳化硅半导体部与金属电极的接触电阻若为10-4Ωcm2左右则与沟道电阻等相比足够小。另外,公开了作为半导体材料使用与碳化硅半导体同样地带隙大到3.2eV的掺杂有铌(Nb)的钛酸锶(SrTiO3)时的接触形成方法。
作为使用了掺杂有Nb的SrTiO3的半导体元件的制造方法,提出了如下的方法,即通过在掺杂有Nb的SrTiO3层和作为金属氧化膜的氧化锶(SrO:SrRuO3)膜之间的接合界面设置与SrO膜相比带正电荷的氧化镧(LaO)层,从而在该接合界面形成偶极子(Dipole:偶极),降低肖特基势垒(例如,参照下述非专利文献1)。下述非专利文献1示出对于一层(单层)的半导体层和金属膜的界面特性可通过形成在该界面的偶极进行控制。即,是提高通过简单地在半导体部上堆积金属电极而形成的半导体部和金属电极的接合界面的特性的界面特性控制方法。
另外,作为其它的碳化硅半导体元件的制造方法,提出了使用石墨烯(graphene:碳原子呈六边形的格子状结合的具有相当于一个碳原子的厚度的片状的物质)而形成电极的方法(例如,参照下述专利文献1~3和下述非专利文献2、3)。在下述专利文献1(第0023~0024、0037段)中公开了碳化硅MOSFET的源极和漏极使用石墨烯。对于下述专利文献1,在碳化硅半导体部上堆积金属膜或者碳(C)膜,通过退火接触使碳化硅半导体部和金属膜或者碳膜反应而形成源极和漏极。
在下述专利文献2中公开了在碳化硅半导体部上依次堆积碳(C)层和金属层,通过接触退火使金属层和碳化硅半导体部或碳层反应而形成低接触电阻的欧姆接触。在下述专利文献3(第0061~0068段)中公开了在碳化硅半导体基板的C面依次形成碳层和钽(Ta)层,通过热处理使碳层和钽层反应而形成由碳化钽(TaC)构成的欧姆接触。另外,在下述专利文献2(第0063段)和下述专利文献3(第0071段)中公开了使用石墨烯作为碳层。
现有技术文献
专利文献
专利文献1:日本特开2012-190982号公报
专利文献2:日本特开2011-096905号公报
专利文献3:日本特开2013-187420号公报
非专利文献
非专利文献1:T.Yajima(ティー·ヤジマ)和其他9人,使用了钙钛矿氧化物异质界面中的界面偶极的能带偏移控制(Controlling Band Alignmentsby Engineering Interface Dipoles at Perovskite Oxide Heterointerfaces),光电工厂新闻(Photon Factory News),高能量加速器研究机构,2012年2月,第29卷,第4号,p.13~16
非专利文献2:M.J.Tadjer(エム·ジェイ·タジール)和其他9人,在低温下的外延石墨烯/n型4H-Si异质结的垂直传导机制(Vertical conductionmechanism of the epitaxial graphene/n-type 4H-SiC heterojunction at cryogenictemperatures),应用物理快报(Applied Physics Letters),(美国),美国物理研究所(American Institute of Physics),2012年,第100卷,第193506号
非专利文献3:S.Hertel(エス·ヘルテル)和其他8人,调整单片晶片级电子的石墨烯/碳化硅界面(Tailoring the graphene/silicon carbide interface formonolithic wafer-scale electronics),自然通讯(Nature Communications),(英国),麦克米伦出版(Macmillan Publishers),2012年7月17日,第3卷,第957号
发明内容
技术问题
然而,碳化硅半导体与硅半导体相比带隙(禁带(forbidden band)的宽度)大很多,由此在碳化硅半导体部和金属电极的接合界面的性质在p型和n型下是不相同的。即,在硅半导体中,存在具有与价带(valence band)顶上的能级近似的费米能级的金属。通过使用这样的金属而形成金属电极,能够在p型和n型下几乎不改变在硅半导体部和金属电极之间的接合界面产生的电位差(肖特基势垒高度)。
另一方面,在碳化硅半导体中,价带顶上的能级为6.6eV时非常深,即便将功函数(真空能级和费米能级的能量差)最高的铂(Pt)用作金属电极,与碳化硅半导体的功函数差也为1.2eV以上。因此,如果仅在p型碳化硅半导体部上普通地堆积金属电极,则在p型碳化硅半导体部和金属电极的接合界面相对于空穴形成高的肖特基势垒,从而难以形成欧姆接触。
即使挪用上述的硅半导体部和金属电极的接触形成方法,使在p型碳化硅半导体部的表面上形成的镍膜、钛膜等硅化,p型碳化硅半导体和金属电极的接触电阻为10-2Ωcm2~10-3Ωcm2,这是实用方面不充分的值。另外,通过硅化而形成欧姆接触的原理不明确且缺乏再现性。因此,将通过硅化而形成欧姆接触的方法应用于形成p型碳化硅半导体和金属电极的接触是当前一个技术问题。
另外,如上所述,p型碳化硅半导体部和金属电极的接触电阻变高的初始原因是因为碳化硅半导体的价带顶上的能级较深端。因此,即使从在半导体部和金属电极的接合界面产生肖特基势垒的原理推测也可以知道,对于在单纯地在半导体部上堆积金属电极而形成半导体部和金属电极的接触的方法,也非常难以实现p型碳化硅半导体部和金属电极的接触的低电阻化。
另外,在上述非专利文献1中,控制作为离子性结晶(原子间为离子键的结晶)的氧化膜(SrRuO3膜)的离子价是对掺杂有Nb的SrTiO3层和SrRuO3膜的接合界面的特性控制的重要的原理。然而,对于作为共价结晶(原子间为共价键的结晶)的碳化硅半导体,即使进行元素取代(控制碳化硅半导体的离子价),也不会发生在碳化硅半导体和金属电极的接合界面简单地形成偶极这样的电荷移动。因此,难以将上述非专利文献1那样的通过元素取代而形成接触的方法应用于碳化硅半导体和金属电极的接触形成。
为了解决上述的现有技术的问题,本发明的目的在于提供在形成p型碳化硅半导体部和金属电极的欧姆接触时,能够再现性良好地形成低电阻的欧姆接触的碳化硅半导体元件的制造方法。
技术方案
为了解决上述的课题且实现目的,本发明的发明人等经过锐意研究,其结果发现了通过在碳化硅半导体部和金属电极之间设置石墨烯层,偶极将形成在碳化硅半导体部和金属电极的接合界面。石墨烯是不具有带隙的半导体,其费米能级根据来自与石墨烯层接触的材料层的电荷移动容易变化。如果使用该原理,则看起来好像是电子从在p型碳化硅半导体部上形成的石墨烯层向p型碳化硅半导体部移动,正电荷(空穴)有效地从p型碳化硅半导体部向石墨烯层移动。碳化硅半导体部上的石墨烯层由通过在高温下对碳化硅半导体部进行加热并使硅原子蒸发而残余的碳原子形成是广而周知的。本发明基于上述的情况而完成。
为了解决上述的课题,且实现本发明的目的,本发明的碳化硅半导体元件的制造方法是形成p型碳化硅半导体部和金属电极的接触的碳化硅半导体元件的制造方法,具有下述的特征。首先,进行第一工序,在上述p型碳化硅半导体部的表面,形成使在上述p型碳化硅半导体部和上述金属电极的接合界面产生的电位差减小的石墨烯层。接下来,进行第二工序,在上述石墨烯层的表面形成上述金属电极。
另外,本发明的碳化硅半导体元件的制造方法的特征在于,在上述的发明中,在上述第一工序中,形成单层以上且三层以下的上述石墨烯层。
另外,本发明的碳化硅半导体元件的制造方法的特征在于,在上述的发明中,在上述第一工序中,使上述石墨烯层对上述p型碳化硅半导体部的覆盖率为上述p型碳化硅半导体部的表面积的30%以上。
另外,本发明的碳化硅半导体元件的制造方法的特征在于,在上述的发明中,上述p型碳化硅半导体部的载流子浓度为1×1016/cm3以上。
另外,本发明的碳化硅半导体元件的制造方法的特征在于,在上述的发明中,上述金属电极的电极材料为金、银、铂、钛、镍、铁、钴、铜、铬、铝或钯、或者包含这些金属中的一种以上金属的合金。
另外,本发明的碳化硅半导体元件的制造方法的特征在于,在上述的发明中,在上述第一工序后且上述第二工序前,进一步进行第三工序,在上述石墨烯层的表面,形成由六方氮化硼构成的绝缘体层。并且,在上述第二工序中,在上述绝缘体层的表面形成上述金属电极。
另外,本发明的碳化硅半导体元件的制造方法的特征在于,在上述的发明中,在上述第三工序中,形成单层或者双层的上述绝缘体层。
发明效果
根据本发明的碳化硅半导体元件的制造方法,能够在p型碳化硅半导体部和金属电极的接合界面形成偶极,能够减小在p型碳化硅半导体部和金属电极的接合界面产生的电位差。由此起到能够再现性良好地形成p型碳化硅半导体部和金属电极的低电阻的欧姆接触的效果。
附图说明
图1是表示实施方式1的碳化硅半导体元件的结构的主要部分的剖视图。
图2是表示实施方式2的碳化硅半导体元件的结构的主要部分的剖视图。
图3是表示本发明的碳化硅半导体元件的电压-电流特性的图表。
符号说明
1:p型碳化硅半导体部(p型半导体晶片或p型半导体晶圆)
2:金属电极
11:石墨烯层
12:h-BN层
具体实施方式
以下,参照附图,对本发明的碳化硅半导体元件的制造方法的优选实施方式进行详细的说明。在本说明书和附图中,对于标记了n或p的层、区域,分别指电子或空穴为多数载流子。另外,对n、p附加的+和-是指与没有附加它们的层、区域相比为高杂质浓度和低杂质浓度。应予说明,在以下的实施方式的说明和附图中,对相同的构成标注相同的符号,省略重复的说明。另外,在米勒指数的表述中,“-”是直接附加在指数后的横线,在指数前附加“-”表示负的指数。
(实施方式1)
实施方式1的碳化硅(SiC)构成的半导体元件(碳化硅半导体元件)的剖面结构进行说明。图1是表示实施方式1的碳化硅半导体元件的结构的主要部分的剖视图。图1中放大示出了设置于p型碳化硅半导体部1的表面的金属电极2的附近(图2中也相同)。p型碳化硅半导体部1例如为由p型的碳化硅半导体构成的半导体基板(以下称为碳化硅半导体基板(半导体晶片))、层叠在碳化硅半导体基板上的p型碳化硅半导体层、或者设置于碳化硅半导体基板的表面层的p型碳化硅半导体区域。
p型碳化硅半导体部1可以是碳化硅的六层周期六方晶(6H-SiC)、四层周期六方晶(4H-SiC)、或者三层周期立方晶(3H-SiC)。对p型碳化硅半导体部1的表面进行表面平坦处理直到例如可得到原子级的平坦性的程度。在p型碳化硅半导体部1被平坦化的表面,设置有作为不具有带隙的半导体的石墨烯(graphene:碳(C)原子呈六边形的格子状结合的具有相当于一个碳原子的厚度的片状的物质)的层(以下称为石墨烯层)11(点状的阴影部分)。p型碳化硅半导体部1的与石墨烯层11接触的表面的晶面取向可以为例如(0001)面、(000-1)面、(11-20)面。
石墨烯层11对p型碳化硅半导体部1的覆盖率(以下简称为石墨烯层11的覆盖率),即石墨烯层11的表面积A1相对于p型碳化硅半导体部1的表面积A0(=A1/A0)可以为p型碳化硅半导体部1的表面积的30%以上。p型碳化硅半导体部1的载流子浓度例如可以为1×1016/cm3以上。石墨烯层11可以是由一层的石墨烯构成的单层结构、或者以三层以下层叠石墨烯而成的层叠结构。其理由是能够在p型碳化硅半导体部1和金属电极2的接合界面可靠地形成偶极子(偶极)。通过在p型碳化硅半导体部1和金属电极2的接合界面形成偶极,能够减小在p型碳化硅半导体部1和金属电极2的接合界面产生的电位差(肖特基势垒高度)。
更优选为石墨烯层11为单层结构。其理由是单层没有间隙而费米能级能够容易移动。图1中示出了单层结构的石墨烯层11。另外,将构成石墨烯层11的多个碳原子分别表示成圆形,将碳原子的共价键表示成连接相邻的圆形部分的直线状。另外,图1中为了使p型碳化硅半导体部1与石墨烯层11和金属电极2的各接合界面位置明确,图示的是石墨烯层11与p型碳化硅半导体部1和金属电极2是分开的,然而石墨烯层11分别与p型碳化硅半导体部1和金属电极2接触。
在石墨烯层11上,设置有金属电极2。金属电极2利用设置在与p型碳化硅半导体部1之间的石墨烯层11,形成与p型碳化硅半导体部1的欧姆接触。具体而言,金属电极2例如可以是MOSFET的源极、漏极等构成一般的元件结构的表面电极。作为金属电极2的电极材料,可以使用金(Au)、银(Ag)、铂(Pt)、钛(Ti)、镍(Ni)、铁(Fe)、钴(Co)、铜(Cu)、铬(Cr)、铝(Al)或钯(Pd)、或者包含这些金属中的一种以上金属的合金。另外,金属电极2可以是以不同的组合层叠多个由上述的金属和合金中的任一个构成的金属膜而成的层叠膜。
接下来,参照图1对实施方式1的碳化硅半导体元件的制造方法进行说明。这里,虽然对石墨烯层11和金属电极2以外的元件结构的形成工序省略了说明,但石墨烯层11和金属电极2以外的元件结构通过一般的方法在预定的时刻形成即可。首先,准备例如通过化学机械研磨(CMP:ChemicalMechanical Polishing)处理被双面镜面研磨的由直径三英寸的p型碳化硅半导体构成的半导体晶圆(以下称为p型SiC晶圆)。p型SiC晶圆的厚度可以是例如430μm。SiC晶圆的主面例如可以是在<11-20>方向具有从4到8度左右的偏离角的(0001)面。
接下来,利用化学气相生长(CVD:Chemical Vapor Deposition)法,在p型SiC晶圆的主面上堆积(形成)p型外延层。该p型外延层的载流子浓度和厚度例如可以分别为1×1019/cm3和10μm。据此,形成在p型SiC晶圆上堆积p型外延层而成的p型外延晶圆。该p型外延晶圆在预定的时机被切割成晶片状,例如形成10mm的晶片尺寸的p型半导体晶片(p型碳化硅半导体部1:以下称为p型半导体晶片1)。
接下来,例如利用紫外线(UV:Ultra Violet)和使用了臭氧(O3)的UV臭氧清洗进行晶片表面的改质、或利用有机清洗处理除去晶片表面的附着物。接下来,利用热处理,在p型半导体晶片1的正面生长(形成)单层的石墨烯层11。具体而言,作为形成石墨烯层11的方法,可以使用通过将p型半导体晶片1加热到例如1200℃以上左右,使硅原子从构成p型半导体晶片1的碳化硅半导体脱离,形成由剩余的碳原子构成的石墨烯层11的方法。
另外,作为形成石墨烯层11的方法,可使用CVD法、分子束外延(MBE:Molecular Beam Epitaxy)法、将预先形成的石墨烯层11转印到p型半导体晶片1上的方法。更具体而言,例如在使用对p型半导体晶片1进行加热而形成石墨烯层11的方法的情况下,如下所述形成石墨烯层11。首先,在红外线聚光式超高温加热装置的反应炉(炉腔)内插入p型半导体晶片1。接下来,将反应炉内抽真空至例如6.6×10-1Pa左右。接下来,在反应炉内导入例如氩(Ar)气直到变成大气压,通过以预定的流速持续流入而将p型半导体晶片1暴露在氩气氛中。
然后,将反应炉内的温度以例如20℃/分的升温速率(升温速度)从室温(例如25℃左右)加热到1650℃(最高温度)左右后,将反应炉内的温度以最高温度例如维持5分钟左右。由此,在p型半导体晶片1的正面形成单层的石墨烯层11。在设为层叠结构的石墨烯层11的情况下,在反应炉内的温度到达最高温度后,进一步延长最高温度下的维持时间即可。然后,将反应炉内的温度降温至室温后,从反应炉内取出p型半导体晶片1。之后,通过在石墨烯层11上例如形成金电极作为金属电极2,从而完成在图1所示的p型半导体晶片1上依次形成有石墨烯层11和金属电极2的半导体元件。
金属电极2例如能够利用蒸镀法、MBE法等形成。另一方面,利用溅射法等靶原子(分子)的运动能量高的成膜(形成)方法将金属电极2成膜的情况下,在金属电极2的成膜中石墨烯层11等可能被破坏,因而不优选。另外,在上述的实施方式1的碳化硅半导体元件的制造方法中,举例说明利用切割形成晶片状之后,在各p型半导体晶片1形成石墨烯层11和金属电极2的情况,但也可以在p型外延晶圆形成石墨烯层11和金属电极2之后,切割p型外延晶圆。
如以上所述,根据实施方式1,通过在p型碳化硅半导体部和金属电极的接合界面插入石墨烯层,能够在p型碳化硅半导体部和金属电极的接合界面形成偶极。由此,能够减小在p型碳化硅半导体部和金属电极的接合界面产生的电位差(肖特基势垒高度),能够在p型碳化硅半导体部和金属电极的接合界面再现性良好地形成低电阻的欧姆接触。
(实施方式2)
接下来,对实施方式2的碳化硅半导体元件的剖面结构进行说明。图2是表示实施方式2的碳化硅半导体元件的结构的主要部分的剖视图。实施方式2的碳化硅半导体元件与实施方式1的碳化硅半导体元件的不同点在于,在石墨烯层11与金属电极2之间,设置有作为绝缘体的六方氮化硼(h-BN)的层(以下称为h-BN层)12。h-BN层12可以是单层结构,也可以是层叠结构。h-BN层12具有防止石墨烯层11和金属电极2相互作用而引起不良影响的功能。
例如,已知能够用作金属电极2的电极材料的镍与石墨烯层11强烈相互作用。其结果是石墨烯层11的能带被调制,在p型碳化硅半导体部1与金属电极2之间不易产生用于形成p型碳化硅半导体部1和金属电极2的欧姆接触的电荷移动。因此,在石墨烯层11与金属电极2之间形成h-BN层12,利用h-BN层12切断石墨烯层11和金属电极2的相互作用。
实施方式2的碳化硅半导体元件的制造方法在实施方式1的碳化硅半导体元件的制造方法中,可以是在形成石墨烯层11之后利用MBE法、CVD法而直接形成的方法、或在形成石墨烯层11之后且形成金属电极2之前,在石墨烯层11上例如形成单层的h-BN层12即可。h-BN层12例如可以利用CVD法、MBE法、以及将预先形成的h-BN层12转印到石墨烯层11上的方法而形成。具体而言,首先,与实施方式1同样地依次进行准备通过化学机械研磨处理而被双面镜面研磨的p型SiC晶圆,直到形成石墨烯层11的工序。接下来,在石墨烯层11上例如形成单层的h-BN层12。
例如,在10mm的晶片尺寸的p型半导体晶片1(p型碳化硅半导体部1)上的石墨烯层11转印h-BN层12的情况下,转印到石墨烯层11的薄片状的h-BN层12如下所述形成即可。首先,作为用于形成薄片状的h-BN层12的支撑基板,准备10mm四方形且例如100μm的厚度的被化学机械研磨的铜箔。该铜箔的平均表面粗糙度例如可以为1nm。接下来,将铜箔插入CVD装置的反应炉内,在反应炉内插入铜箔。接下来,将反应炉内抽真空至例如1×10-3Pa左右。
接下来,将例如氢(H2)气导入直到反应炉内的压力变为例如6.6Pa(=5×10-2Torr)左右,通过以预定的流速持续流入而将p型半导体晶片1暴露于氢气氛中。接下来,将反应炉内的温度以例如50℃/分的升温速率从室温加热到1000℃左右。接下来,在将反应炉内的温度维持到1000℃左右的状态下,停止向反应炉内导入氢气。接下来,向反应炉内导入氩气,以预定的流速持续流入而将p型半导体晶片1暴露于氩气氛中。接下来,在氩气的流路中,使作为h-BN层12的原料源的硼烷氨(H3NBH3)升华而使氩气作为载流子气体,在反应炉内导入例如666Pa(约5Torr)左右的硼烷氨。接下来,通过在维持铜箔的温度和气压的状态下维持例如10分钟,在铜箔上形成(成膜)单层的h-BN层12。
在设为层叠结构的h-BN层12的情况下,在向反应炉内导入原料气体之后,将在维持反应炉内的温度(铜箔的温度)和气压的状态下的维持时间进一步延长即可。然后,将反应炉内的温度快速冷却至100℃/秒的冷却速率(冷却速度)。接下来,将形成有h-BN层12的铜箔从反应炉取出。接下来,在h-BN层12上,例如形成聚甲基丙烯酸甲酯(PMMA:Polymethylmethacrylate)膜(未图示)等的丙烯酸树脂膜。PMMA膜例如在h-BN层12上滴加20μl左右的向二氯苯中以10wt%的比例溶解PMMA而成的PMMA溶液,以转速4000rpm且60秒钟的条件下旋转涂布之后,在40℃左右的温度下进行30分钟干燥而形成即可。
接下来,利用蚀刻,除去铜箔。具体而言,例如浸渍到盐酸(HCl)10ml、过氧化氢(H2O2)10ml以及纯水50ml的混合液中直到形成有h-BN层12和PMMA膜的铜箔消失。接下来,例如通过在5分钟的流水清洗后进行干燥,形成被PMMA膜支撑的薄片状的h-BN层12。在除去铜箔之后,利用PMMA膜等的丙烯酸树脂膜支撑h-BN层12。接下来,将被PMMA膜支撑的h-BN层12按压到p型半导体晶片1上的石墨烯层11。然后,接下来,例如边加热到80℃的温度,边在49kPa的压力下对石墨烯层11压接h-BN层12。
接下来,例如在180℃的温度下通过30分钟的热处理使PMMA膜软化,使h-BN层12与石墨烯层11密合。接下来,将使h-BN层12与石墨烯层11密合而成的p型半导体晶片1浸渍到例如丙酮(CH3COCH3)中5分钟,溶解PMMA膜。接下来,例如利用超纯水对形成有石墨烯层11和h-BN层12的p型半导体晶片1整体进行5分钟左右的清洗。由此,h-BN层12转印到石墨烯层11。之后,通过在h-BN层12上形成金属电极2,从而完成在图2所示的p型半导体晶片1上依次形成有石墨烯层11、h-BN层12以及金属电极2的半导体元件。金属电极2的形成方法与实施方式1相同。
如上述说明,根据实施方式2,可得到与实施方式1相同的效果。另外,根据实施方式2,在石墨烯层与金属电极之间形成h-BN层,通过利用h-BN层切断石墨烯层和金属电极的相互作用,能够防止石墨烯层的能带被调制。因此,作为金属电极的电极材料,即使使用与石墨烯层强烈相互作用的金属的情况下,也能够形成p型碳化硅半导体部和金属电极的欧姆接触。
(实施例)
接下来,对本发明的半导体元件的电压-电流特性(I-V特性)进行验证。图3是表示本发明的碳化硅半导体元件的电压-电流特性的图表。上述的实施方式1、2的碳化硅半导体元件的制造方法、后述的实施例1~13中例示的材料、材料的使用量、混合比,或处理内容、处理顺序、处理装置(单元或者部件)的取向或具体的配置等是一个例子,在不脱离本发明的主旨的范围内能够进行各种变更。因此,本发明并不限于以下的实施例1~13的范围。首先,根据上述的实施方式1的碳化硅半导体元件的制造方法,制作七个试样(以下称为实施例1~6、12)。
实施例1~6、12中,石墨烯层11的层叠数、石墨烯层11的覆盖率以及p型半导体晶片1(p型外延层)的载流子浓度(图3中记载为p-SiC载流子浓度)中的一个以上分别不同。在实施例1中,在上述的实施方式1的碳化硅半导体元件的制造方法中例示的上述各条件下,在载流子浓度1×1019/cm3的p型半导体晶片1上,形成了单层结构的石墨烯层11。并且,将形成有直径100μm的衬垫图案的金属掩模配置在石墨烯层11上,利用电子束(EB:Electron Beam)蒸镀法层叠500nm的厚度的金电极作为金属电极2。
在实施例2中,将红外线聚光式超高温加热装置的反应炉内的最高温度下的维持时间设为10分钟而形成双层结构的石墨烯层11。实施例2的除了红外线聚光式超高温加热装置的反应炉内的最高温度下的维持时间以外的制造方法与实施例1相同。在实施例3中,将红外线聚光式超高温加热装置的反应炉内的最高温度下的维持时间设为30分钟而形成三层结构的石墨烯层11。实施例3的除了红外线聚光式超高温加热装置的反应炉内的最高温度下的维持时间以外的制造方法与实施例1相同。
在实施例4中,将p型半导体晶片1的载流子浓度设为1×1018/cm3。实施例4的除了p型半导体晶片1的载流子浓度以外的制造方法与实施例1相同。在实施例5中,将p型半导体晶片1的载流子浓度设为1×1017/cm3。实施例5的除了p型半导体晶片1的载流子浓度以外的制造方法与实施例1相同。在实施例6中,将p型半导体晶片1的载流子浓度设为1×1016/cm3。实施例6的除了p型半导体晶片1的载流子浓度以外的制造方法与实施例1相同。在实施例12中,将红外线聚光式超高温加热装置的反应炉内的最高温度下的维持时间设为2分钟而形成单层的石墨烯层11,使石墨烯层11的覆盖率为30%。实施例12的除了石墨烯层11的覆盖率以外的制造方法与实施例1相同。
另外,根据上述的实施方式2的碳化硅半导体元件的制造方法,制作六个试样(以下称为实施例7~11、13)。实施例7~11、13中石墨烯层11的覆盖率、h-BN层12的层叠数以及p型半导体晶片1的载流子浓度中的一个以上分别不同。在实施例7中,将在上述的实施方式2的碳化硅半导体元件的制造方法中例示的上述各条件下形成的单层的h-BN层12转印到石墨烯层11上。另外,使金属电极2的电极材料为镍。实施例7中的除了形成h-BN层12这一点、将金属电极2的电极材料变更为镍这一点以外的制造方法与实施例1相同。
在实施例8中,在向反应炉内导入原料气体之后,将维持反应炉内的温度和气压的状态下的维持时间设为30分钟而形成了双层结构的h-BN层12。实施例8的除了维持反应炉内的温度和气压的状态下的维持时间以外的制造方法与实施例7相同。在实施例9中,使p型半导体晶片1的载流子浓度为1×1018/cm3。实施例9的除了p型半导体晶片1的载流子浓度以外的制造方法与实施例7相同。在实施例10中,将p型半导体晶片1的载流子浓度设为1×1017/cm3。实施例10的除了p型半导体晶片1的载流子浓度以外的制造方法与实施例7相同。
在实施例11中,使p型半导体晶片1的载流子浓度为1×1016/cm3。实施例11的除了p型半导体晶片1的载流子浓度以外的制造方法与实施例7相同。在实施例13中,将红外线聚光式超高温加热装置的反应炉内的最高温度下的维持时间设为2分钟而形成单层的石墨烯层11,使石墨烯层11的覆盖率为30%。实施例13的除了石墨烯层11的覆盖率以外的制造方法与实施例7相同。
作为比较,制作不形成石墨烯层11,而在p型半导体晶片1上直接形成金电极作为金属电极2而成的试样(以下称为比较例1)。比较例1的除了不形成石墨烯层11这一点以外的制造方法与实施例1相同。另外,制作了不形成(转印)h-BN层12,而在石墨烯层11上直接形成镍层作为金属电极2而成的试样(以下称为比较例2)。比较例2的除了不形成h-BN层12这一点以外的制造方法与实施例7相同。
将这些实施例1~13和比较例1、2的I-V特性(p型半导体晶片1和金属电极2接触时的I-V特性)的测定结果示于图3。可确认,在作为实施例1~3制作的形成单层结构的石墨烯层11、双层结构或者三层结构的石墨烯层11的全部试样中,I-V特性显示欧姆性(借助石墨烯层11而形成p型半导体晶片1和金属电极2的欧姆接触),且接触电阻低。另外,可确认,作为实施例1、4~6制作的使p型半导体晶片1的载流子浓度在1×1016/cm3以上且1×1019/cm3以下的范围内变化而得到的全部的试样中,I-V特性显示欧姆性,且接触电阻低。
另一方面,可确认,在p型半导体晶片1与金属电极2之间不形成石墨烯层11的比较例1中,I-V特性显示肖特基性(借助石墨烯层11而形成p型半导体晶片1和金属电极2的肖特基接触),且接触电阻高。另外,可确认,即使在石墨烯层11上形成与石墨烯层11强烈相互作用的镍层作为金属电极2的比较例2中,I-V特性显示肖特基性,且接触电阻高。因此,可确认,在实施例7、8中,在石墨烯层11与金属电极2之间形成了单层结构或者双层结构的h-BN层12的结果,实施例7、8的I-V特性均显示欧姆性,且接触电阻低。
另外,可确认,在作为实施例7、9~11制作的石墨烯层11与金属电极2之间形成h-BN层12,并且在使p型半导体晶片1的载流子浓度在1×1016/cm3以上且1×1019/cm3以下的范围内变化而成的全部的试样中,I-V特性显示欧姆性,且接触电阻低。并且,可确认,在作为实施例12制作的将单层的石墨烯层11形成为覆盖率30%,并且形成了金电极(金属电极2)的试样中,I-V特性显示欧姆性,且接触电阻低。另外,可确认,在作为实施例13制作的将单层的石墨烯层11形成为覆盖率30%,在石墨烯层11上形成h-BN层12,并且形成了镍电极(金属电极2)的试样中,I-V特性显示欧姆性,且接触电阻低。根据以上的结果,可证实根据本发明能够实现低接触电阻化。
以上,本发明在不脱离本发明的主旨的范围内能够进行各种变更,在上述的各实施方式中,例如各部的尺寸、杂质浓度等根据要求的规格等进行各种设定。另外,上述的各实施方式和实施例是一个例子,根据将上述的各实施方式、实施例和其他的构成在不脱离本发明的主旨的范围进行组合而成的变形例,也可得到本发明的效果。具体而言,本发明能够应用于例如MOSFET、IGBT(Insulated Gate Bipolar Transistor:绝缘栅双极型晶体管)等形成p型碳化硅半导体部和金属电极的欧姆接触的半导体元件。
产业上的可利用性
以上,本发明的碳化硅半导体元件的制造方法对具有p型碳化硅半导体和金属的欧姆接触的碳化硅半导体元件有用。
权利要求书(按照条约第19条的修改)
1.一种碳化硅半导体元件的制造方法,其特征在于,形成p型碳化硅半导体部和金属电极之间的接触,所述碳化硅半导体元件的制造方法包括:
第一工序,在所述p型碳化硅半导体部的表面,形成使在所述p型碳化硅半导体部与所述金属电极的接合界面产生的电位差减小的石墨烯层;
第二工序,在所述石墨烯层的表面,形成由六方氮化硼构成的绝缘体层;
第三工序,在所述绝缘体层的表面形成所述金属电极。
2.根据权利要求1所述的碳化硅半导体元件的制造方法,其特征在于,
在所述第一工序中,形成单层以上且三层以下的所述石墨烯层。
3.根据权利要求1所述的碳化硅半导体元件的制造方法,其特征在于,
在所述第一工序中,使所述石墨烯层对所述p型碳化硅半导体部的覆盖率为所述p型碳化硅半导体部的表面积的30%以上。
4.根据权利要求1所述的碳化硅半导体元件的制造方法,其特征在于,
所述p型碳化硅半导体部的载流子浓度为1×1016/cm3以上。
5.根据权利要求1所述的碳化硅半导体元件的制造方法,其特征在于,
所述金属电极的电极材料为金、银、铂、钛、镍、铁、钴、铜、铬、铝或钯、或者包含这些金属中的一个以上的合金。
6.根据权利要求1~5中任一项所述的碳化硅半导体元件的制造方法,其特征在于,
在所述第二工序中,形成单层或者双层的所述绝缘体层。

Claims (7)

1.一种碳化硅半导体元件的制造方法,其特征在于,形成p型碳化硅半导体部和金属电极之间的接触,所述碳化硅半导体元件的制造方法包括:
第一工序,在所述p型碳化硅半导体部的表面,形成使在所述p型碳化硅半导体部与所述金属电极的接合界面产生的电位差减小的石墨烯层;
第二工序,在所述石墨烯层的表面形成所述金属电极。
2.根据权利要求1所述的碳化硅半导体元件的制造方法,其特征在于,
在所述第一工序中,形成单层以上且三层以下的所述石墨烯层。
3.根据权利要求1所述的碳化硅半导体元件的制造方法,其特征在于,
在所述第一工序中,使所述石墨烯层对所述p型碳化硅半导体部的覆盖率为所述p型碳化硅半导体部的表面积的30%以上。
4.根据权利要求1所述的碳化硅半导体元件的制造方法,其特征在于,
所述p型碳化硅半导体部的载流子浓度为1×1016/cm3以上。
5.根据权利要求1所述的碳化硅半导体元件的制造方法,其特征在于,
所述金属电极的电极材料为金、银、铂、钛、镍、铁、钴、铜、铬、铝或钯、或者包含这些金属中的一种以上金属的合金。
6.根据权利要求1~5中任一项所述的碳化硅半导体元件的制造方法,其特征在于,
在所述第一工序之后且在所述第二工序之前,还包括第三工序,在所述石墨烯层的表面,形成由六方氮化硼构成的绝缘体层,
在所述第二工序中,在所述绝缘体层的表面形成所述金属电极。
7.根据权利要求6所述的碳化硅半导体元件的制造方法,其特征在于,
在所述第三工序中,形成单层或者双层的所述绝缘体层。
CN201580003543.1A 2014-07-02 2015-05-25 碳化硅半导体元件的制造方法 Active CN105874567B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2014137244 2014-07-02
JP2014-137244 2014-07-02
PCT/JP2015/064974 WO2016002386A1 (ja) 2014-07-02 2015-05-25 炭化珪素半導体素子の製造方法

Publications (2)

Publication Number Publication Date
CN105874567A true CN105874567A (zh) 2016-08-17
CN105874567B CN105874567B (zh) 2018-11-27

Family

ID=55018940

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201580003543.1A Active CN105874567B (zh) 2014-07-02 2015-05-25 碳化硅半导体元件的制造方法

Country Status (5)

Country Link
US (1) US10037886B2 (zh)
EP (1) EP3076422B1 (zh)
JP (1) JP6057029B2 (zh)
CN (1) CN105874567B (zh)
WO (1) WO2016002386A1 (zh)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101797182B1 (ko) * 2016-03-17 2017-11-13 한국표준과학연구원 대면적 단결정 단원자층 hBN의 제조 방법, 장치 및 이를 이용한 단원자층 그래핀 성장을 위한 기판
CN106683994B (zh) * 2017-01-11 2020-01-10 电子科技大学 一种p型碳化硅欧姆接触的制作方法
JP7019995B2 (ja) * 2017-08-22 2022-02-16 富士電機株式会社 半導体装置及びその製造方法
KR102094401B1 (ko) * 2018-11-02 2020-03-27 국방과학연구소 반도체 소자 및 이의 제조 방법
CN109873031A (zh) * 2019-03-30 2019-06-11 华南理工大学 一种石墨烯辅助GaN整流器及其制备方法
CN110379859B (zh) * 2019-07-23 2022-08-16 宁波石墨烯创新中心有限公司 一种薄膜晶体管、其制备方法及电子器件
PL241895B1 (pl) * 2019-09-23 2022-12-19 Univ Jagiellonski Sposób otrzymywania powierzchniowego kompozytu węglikowo- grafenowego o kontrolowanej morfologii powierzchni
CN111916783A (zh) * 2020-07-24 2020-11-10 浙江海晫新能源科技有限公司 一种降低碳硅接触电阻的方法
CN113284959A (zh) * 2021-05-11 2021-08-20 中国科学院长春光学精密机械与物理研究所 一种石墨烯优化宽禁带半导体辐射探测器

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5117267A (en) * 1989-09-27 1992-05-26 Sumitomo Electric Industries, Ltd. Semiconductor heterojunction structure
US20070187694A1 (en) * 2006-02-16 2007-08-16 Pfeiffer Loren N Devices including graphene layers epitaxially grown on single crystal substrates
CN102290333A (zh) * 2011-08-02 2011-12-21 复旦大学 一种适用于石墨烯基器件的栅氧介质的形成方法
CN103117298A (zh) * 2011-11-17 2013-05-22 中国科学院物理研究所 一种碳化硅的欧姆电极结构及其制备方法
CN103400859A (zh) * 2013-08-13 2013-11-20 中国科学院上海微系统与信息技术研究所 基于石墨烯的隧穿场效应管单元、阵列及其形成方法
CN103633024A (zh) * 2013-11-11 2014-03-12 西安电子科技大学 一种大规模h-BN介质石墨烯集成电路制备方法

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6686616B1 (en) * 2000-05-10 2004-02-03 Cree, Inc. Silicon carbide metal-semiconductor field effect transistors
US7736542B2 (en) * 2003-04-22 2010-06-15 Panasonic Corporation Electron-emitting material, manufacturing method therefor and electron-emitting element and image displaying device employing same
US8698226B2 (en) * 2008-07-31 2014-04-15 University Of Connecticut Semiconductor devices, methods of manufacture thereof and articles comprising the same
JP2011071281A (ja) * 2009-09-25 2011-04-07 Toyota Central R&D Labs Inc 半導体装置とその製造方法
JP5482107B2 (ja) * 2009-10-30 2014-04-23 株式会社デンソー 炭化珪素半導体装置の製造方法
US8890277B2 (en) * 2010-03-15 2014-11-18 University Of Florida Research Foundation Inc. Graphite and/or graphene semiconductor devices
KR20130132808A (ko) * 2010-11-24 2013-12-05 후지 덴키 가부시키가이샤 그라펜을 포함하는 도전성 박막 및 투명 도전막
JP5558392B2 (ja) 2011-03-10 2014-07-23 株式会社東芝 半導体装置とその製造方法
JPWO2013038623A1 (ja) * 2011-09-16 2015-03-23 富士電機株式会社 グラフェンの製造方法ならびにグラフェン
WO2013121954A1 (ja) * 2012-02-16 2013-08-22 国立大学法人東北大学 グラフェン電界効果トランジスタおよびグラフェン半導体部材
JP5946124B2 (ja) * 2012-03-08 2016-07-05 学校法人関西学院 半導体デバイスの製造方法
JP6004092B2 (ja) * 2013-04-18 2016-10-05 富士電機株式会社 積層体および積層体の製造方法
WO2016140946A1 (en) * 2015-03-02 2016-09-09 University Of Maryland, College Park Plasmon-enhanced terahertz graphene-based photodetector and method of fabrication
DE102016105610B4 (de) * 2016-03-24 2020-10-08 Infineon Technologies Ag Halbleiterbauelement mit einer Graphenschicht und ein Verfahren zu dessen Herstellung

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5117267A (en) * 1989-09-27 1992-05-26 Sumitomo Electric Industries, Ltd. Semiconductor heterojunction structure
US20070187694A1 (en) * 2006-02-16 2007-08-16 Pfeiffer Loren N Devices including graphene layers epitaxially grown on single crystal substrates
CN102290333A (zh) * 2011-08-02 2011-12-21 复旦大学 一种适用于石墨烯基器件的栅氧介质的形成方法
CN103117298A (zh) * 2011-11-17 2013-05-22 中国科学院物理研究所 一种碳化硅的欧姆电极结构及其制备方法
CN103400859A (zh) * 2013-08-13 2013-11-20 中国科学院上海微系统与信息技术研究所 基于石墨烯的隧穿场效应管单元、阵列及其形成方法
CN103633024A (zh) * 2013-11-11 2014-03-12 西安电子科技大学 一种大规模h-BN介质石墨烯集成电路制备方法

Also Published As

Publication number Publication date
WO2016002386A1 (ja) 2016-01-07
CN105874567B (zh) 2018-11-27
EP3076422B1 (en) 2018-10-31
EP3076422A4 (en) 2017-09-27
US10037886B2 (en) 2018-07-31
EP3076422A1 (en) 2016-10-05
JPWO2016002386A1 (ja) 2017-04-27
JP6057029B2 (ja) 2017-01-11
US20160307756A1 (en) 2016-10-20

Similar Documents

Publication Publication Date Title
CN105874567B (zh) 碳化硅半导体元件的制造方法
JP6936982B2 (ja) 半導体装置
Liu et al. Hole mobility modulation of solution-processed nickel oxide thin-film transistor based on high-k dielectric
JP6627131B2 (ja) 結晶性積層構造体および半導体装置
EP3190608A1 (en) Laminated structure, method for manufacturing same, semiconductor device, and crystalline film
Singh et al. Two-step process using MOCVD and thermal oxidation to obtain pure-phase Cu2O thin films transistors
CN111415977B (zh) 一种氮化水平异质p-n结结构器件及其制备方法
CN107546115A (zh) 一种SiC高压功率器件欧姆接触的制备方法
JP6230196B2 (ja) 結晶性半導体膜および半導体装置
Mitin et al. Annealing atmosphere influence on contact resistivity of ohmic Pd/Ge/Au contact to n-GaAs
JP6478425B2 (ja) 結晶性半導体膜および半導体装置
Lou et al. Solution-processed high-k dielectrics for improving the performance of flexible intrinsic Ge nanowire transistors: dielectrics screening, interface engineering and electrical properties
CN107910377B (zh) 一种石墨烯晶体管及制备方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant