JP6004092B2 - 積層体および積層体の製造方法 - Google Patents

積層体および積層体の製造方法 Download PDF

Info

Publication number
JP6004092B2
JP6004092B2 JP2015512436A JP2015512436A JP6004092B2 JP 6004092 B2 JP6004092 B2 JP 6004092B2 JP 2015512436 A JP2015512436 A JP 2015512436A JP 2015512436 A JP2015512436 A JP 2015512436A JP 6004092 B2 JP6004092 B2 JP 6004092B2
Authority
JP
Japan
Prior art keywords
film
self
graphene
mica
assembled
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2015512436A
Other languages
English (en)
Other versions
JPWO2014171320A1 (ja
Inventor
健志 藤井
健志 藤井
まり子 佐藤
まり子 佐藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fuji Electric Co Ltd
Original Assignee
Fuji Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Electric Co Ltd filed Critical Fuji Electric Co Ltd
Application granted granted Critical
Publication of JP6004092B2 publication Critical patent/JP6004092B2/ja
Publication of JPWO2014171320A1 publication Critical patent/JPWO2014171320A1/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • H01L21/2003—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy characterised by the substrate
    • H01L21/2007—Bonding of semiconductor wafers to insulating substrates or to semiconducting substrates using an intermediate insulating layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78684—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising semiconductor materials of Group IV not being silicon, or alloys including an element of the group IV, e.g. Ge, SiN alloys, SiC alloys
    • H01L29/78687—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising semiconductor materials of Group IV not being silicon, or alloys including an element of the group IV, e.g. Ge, SiN alloys, SiC alloys with a multilayer structure or superlattice structure
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B9/00—Layered products comprising a layer of a particular substance not covered by groups B32B11/00 - B32B29/00
    • B32B9/005—Layered products comprising a layer of a particular substance not covered by groups B32B11/00 - B32B29/00 comprising one layer of ceramic material, e.g. porcelain, ceramic tile
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B9/00—Layered products comprising a layer of a particular substance not covered by groups B32B11/00 - B32B29/00
    • B32B9/005—Layered products comprising a layer of a particular substance not covered by groups B32B11/00 - B32B29/00 comprising one layer of ceramic material, e.g. porcelain, ceramic tile
    • B32B9/007—Layered products comprising a layer of a particular substance not covered by groups B32B11/00 - B32B29/00 comprising one layer of ceramic material, e.g. porcelain, ceramic tile comprising carbon, e.g. graphite, composite carbon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/0242—Crystalline insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02425—Conductive materials, e.g. metallic silicides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02527—Carbon, e.g. diamond-like carbon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02631—Physical deposition at reduced pressure, e.g. MBE, sputtering, evaporation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/107—Substrate region of field-effect devices
    • H01L29/1075—Substrate region of field-effect devices of field-effect transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/107—Substrate region of field-effect devices
    • H01L29/1075—Substrate region of field-effect devices of field-effect transistors
    • H01L29/1079—Substrate region of field-effect devices of field-effect transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/1606—Graphene
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66015—Multistep manufacturing processes of devices having a semiconductor body comprising semiconducting carbon, e.g. diamond, diamond-like carbon, graphene
    • H01L29/66037—Multistep manufacturing processes of devices having a semiconductor body comprising semiconducting carbon, e.g. diamond, diamond-like carbon, graphene the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66045—Field-effect transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7781—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with inverted single heterostructure, i.e. with active layer formed on top of wide bandgap layer, e.g. IHEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78603—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the insulating substrate or support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78684—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising semiconductor materials of Group IV not being silicon, or alloys including an element of the group IV, e.g. Ge, SiN alloys, SiC alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K85/00—Organic materials used in the body or electrodes of devices covered by this subclass
    • H10K85/20—Carbon compounds, e.g. carbon nanotubes or fullerenes
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B2307/00—Properties of the layers or laminate
    • B32B2307/70—Other properties
    • B32B2307/73—Hydrophobic
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B2457/00—Electrical equipment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • H01L29/0665—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body the shape of the body defining a nanostructure
    • H01L29/0669—Nanowires or nanotubes
    • H01L29/0676—Nanowires or nanotubes oriented perpendicular or at an angle to a substrate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00—Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having potential barriers
    • H10K10/40—Organic transistors
    • H10K10/46—Field-effect transistors, e.g. organic thin-film transistors [OTFT]
    • H10K10/462—Insulated gate field-effect transistors [IGFETs]
    • H10K10/484—Insulated gate field-effect transistors [IGFETs] characterised by the channel regions
    • H10K10/486—Insulated gate field-effect transistors [IGFETs] characterised by the channel regions the channel region comprising two or more active layers, e.g. forming pn heterojunctions

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Nanotechnology (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Thin Film Transistor (AREA)
  • Carbon And Carbon Compounds (AREA)

Description

本発明は、積層体、積層体の製造方法および電界効果トランジスタに関する。
現在、単層グラフェンが物性物理の分野で注目されている。単層グラフェンとは、炭素原子の単層のシートからなるグラフェンである。グラフェンでは、ｓｐ２結合で炭素原子が互いに結合してシート状の結晶構造が形成されている。非特許文献１および非特許文献２には、単層グラフェンについて、半整数ホールなどの２次元性に由来する特異な量子伝導が記載されている。
単層グラフェンは、約１５０００ｃｍ２／Ｖｓのキャリア（電子）移動度を有することが知られている。この値は、シリコンの移動度と比べて一桁以上高いものである。現在、単層グラフェンの高い移動度を利用した各種の産業応用が提案されている。その応用先は多岐にわたり、シリコンを超えるトランジスタへの応用、スピン注入デバイス、単分子を検出するガスセンサーなどが提案されている。その中でも、導電性薄膜および透明導電膜への応用が現在注目されている。
非特許文献３には、六方晶窒化ホウ素（ｈ-ＢＮ：Ｈｅｘａｇｏｎａｌ Ｂｏｒｏｎ Ｎｉｔｒｉｄｅ）上にグラフェンを形成して、移動度の高いグラフェンを得ることが記載されている。ｈ-ＢＮは、原子平坦な絶縁体である。非特許文献３には、ｈ-ＢＮ上に形成されたグラフェンは、４００００ｃｍ２／Ｖｓ以上の高い移動度を実現できることが記載されている。ｈ-ＢＮとＳｉＯ２とを比較すると、ｈ-ＢＮによる利点は次のようになる。まず、ｈ-ＢＮは原子平坦な表面を有するため、散乱の影響を受けにくい。これに対してＳｉＯ２はアモルファスの結晶構造を有するため、表面の凹凸により散乱の影響を受けやすい。次に、ｈ-ＢＮは疎水性のため水分子が付着しにくい。このため、ｈ-ＢＮでは、ｈ-ＢＮに付着した水分子が起因となる散乱が生じにくい。これに対して、ＳｉＯ２では、表面の水酸基に水が吸着しやすい。このためＳｉＯ２では、ＳｉＯ２に吸着した水分子が起因となる散乱が生じやすい。ｈ-ＢＮ上に形成されたグラフェンが高い移動度を実現するのは、これらの理由に基づくものである。その一方で、ｈ-ＢＮの結晶サイズは、１ｍｍ２程度と非常に小さい。このため、ｈ-ＢＮ上に形成されたグラフェンを産業上に応用するには、ｈ-ＢＮの結晶サイズの観点で超えるべき課題が残っている。
特許文献１、２、３および４には、グラフェンを利用した電界効果トランジスタが記載されている。特許文献１、２、３および４における電界効果トランジスタにおいて、グラフェンは、ゲートチャネルに用いられている。グラフェンは、上述のように、高い移動度を有する。このため、グラフェンがゲートチャネルに用いられた電界効果トランジスタは、高速動作を実現することが期待される。また非特許文献４には、グラフェンが用いられた電界効果トランジスタの製造方法が記載されている。非特許文献４では、グラフェンが化学気相堆積（ＣＶＤ：Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）により成膜され、成膜されたグラフェンが転写されている。
特開２０１１−８６９３７号公報 米国特許第８１０１９８０号明細書 特開２０１３−４９７２号公報 米国特許出願公開第２０１２／３１３０７９号明細書
K. S. Novoselov, A. K. Geim, S. V. Morozov, D. Jiang, Y. Zhang, S. V. Dubonos, I. V. Grigorieva, A. A. Firsov, Science 306 (2004)666. K. S. Novoselov, D. Jiang, F. Schedin, T. J. Booth, V. V. Khotkevich, S. V. Morozov and K. Geim, Proc. Natl. Acad. Sci. U.S.A. 102 (2005) 10451. C. R. Dean, A. F. Young, I. Meric, C. Lee, L. Wang, S. Sorgenfrei, K. Watanabe, T. Taniguchi, P. Kim, K. L. Shepard and J. Hone, Nature Nanotechnology、5, 722-726 (2010) Xuesong Li, et al., "Transfer of Large-Area Graphene Films for High-Performance Transparent Conductive Electrodes", Nano Lett. 9, (2009) 4359-4362.
本発明者らは、グラフェンを搭載する基体として適当な基体を検討した。その結果、本発明者らは、グラフェンを搭載する基体としてマイカが好適であると考えた。マイカには劈開性がある。このため、マイカでは、原子平坦な表面を容易に形成することができる。一方、マイカは、水分子に対して高い濡れ性を有する。このため本発明者らは、マイカ上の水分子はマイカ上に形成されるグラフェンの移動度を低下させる要因となり得ると考えた。そこで本発明者らは、マイカの表面に水分子を吸着させないことを検討した。
本発明によれば、積層体が提供される。積層体は、マイカと、自己組織化膜と、グラフェン膜と、を含んでいる。自己組織化膜は、マイカ上に形成されている。グラフェン膜は、自己組織化膜上に形成されている。そして自己組織化膜を構成する分子は、疎水性の主鎖を有している。
本発明によれば、高い移動度を有するグラフェン膜を含む積層体が提供される。
上述した目的、およびその他の目的、特徴および利点は、以下に述べる好適な実施の形態、およびそれに付随する以下の図面によってさらに明らかになる。
第１の実施形態における積層体の断面構造図である。 図１に示された積層体の製造方法を示す工程断面構造図である。 図１に示された積層体の製造方法を示す工程断面構造図である。 支持膜上にグラフェン膜を形成する方法を示す工程断面構造図である。 第２の実施形態における電界効果トランジスタを示す断面図である。 第２の実施形態における電界効果トランジスタを示す断面図である。 図５に示された電界効果トランジスタの製造方法を示す工程断面図である。 図５に示された電界効果トランジスタの製造方法を示す工程断面図である。 図５に示された電界効果トランジスタの製造方法を示す工程断面図である。 図６に示された電界効果トランジスタの製造方法を示す工程断面図である。
以下に、本発明の実施形態について、図面を用いて説明する。なお、すべての図面において、同様な構成要素には同様の符号を付し、適宜説明を省略する。図は概略図であり、実際の寸法比率とは必ずしも一致していない。
（第１の実施形態）
図１は、第１の実施形態における積層体１００の断面構造図である。積層体１００は、図１に示されるように、マイカ１０２と、自己組織化膜１０４と、グラフェン膜１０６と、を含んでいる。自己組織化膜１０４は、マイカ１０２上に形成されている。グラフェン膜１０６は、自己組織化膜１０４上に形成されている。自己組織化膜１０４を構成する分子１０４ｃは、疎水性の主鎖１０４ｂを有している。
マイカ１０２には、合成マイカを用いてもよい。合成マイカとしては、フッ化金雲母（ＫＭｇ３ＡｌＳｉ３Ｏ１０Ｆ２）が例示される。マイカ１０２には、劈開性がある。このため、マイカ１０２では、原子平坦な表面を容易に形成することができる。図１に示された積層体１００では、マイカ１０２の表面１０２ａが、原子平坦に形成されている。表面１０２ａは、自己組織化膜１０４を介して、グラフェン膜１０６と対向している面である。マイカ１０２の厚さは特に限定されないが、１００ｎｍ以上としてもよい。マイカ１０２が１００ｎｍ以上の厚さを有する場合、マイカ１０２が薄すぎる場合と比較して、マイカ１０２の取り扱いが容易となる。
自己組織化膜１０４は、分子１０４ｃにより構成されている。分子１０４ｃは、官能基１０４ａと、主鎖１０４ｂと、により構成されている。官能基１０４ａは、マイカ１０２の表面１０２ａと化学反応する。この化学反応により、官能基１０４ａは、マイカ１０２の表面１０２ａと密着する。官能基１０４ａは、マイカ１０２とシランカップリングする反応基であってもよい。一方主鎖１０４ｂは、疎水性である。このため、マイカ１０２の表面１０２ａに、水分子が吸着することが防止される。これにより、グラフェン膜１０６の移動度が、マイカ１０２の表面１０２ａ上の水分子に起因して低下することが防止される。また主鎖１０４ｂは、グラフェン膜１０６が形成される側において不活性な末端を有していてもよい。自己組織化膜１０４は、自己組織化単分子膜（ＳＡＭ：Ｓｅｌｆ−Ａｓｓｅｍｂｌｅｄ Ｍｏｎｏｌａｙｅｒ）であってもよい。この場合、自己組織化膜１０４は、単分子層となる。自己組織化膜１０４が単分子層を形成している場合、マイカ１０２の表面１０２ａだけでなく、自己組織化膜１０４の表面も原子平坦に形成されることになる。このような原子平坦な表面に形成されたグラフェンは、高い移動度を有することになる。本実施形態において自己組織化膜１０４は、以上の特性を有するものであれば特に限定されないが、ヘキサメチルジシラザン（ＨＭＤＳ）、オクチルトリクロロシラン（ＯＴＳ）、オクタデシルトリクロロシラン（ＯＤＴＳ）およびフッ素置換オクチルトリクロロシラン（ＰＦＯＴＳ）からなる群より選択される少なくとも１つを含んでいてもよい。
グラフェン膜１０６は、グラフェンにより形成されている。グラフェン膜１０６の層数は、例えば１以上１０以下としてもよい。グラフェン膜１０６の層数は、積層体１００の応用方法により適宜変更することができる。例えば、グラフェン膜１０６に高い移動度が求められる場合は、グラフェン膜１０６の層数は１としてもよい。このような単層グラフェンは、高い移動度を実現することができる。また積層体１００をトランジスタに用いる場合は、グラフェン膜１０６の層数は、２〜３程度にしてもよい。これは、トランジスタにおいては、２層グラフェンまたは３層グラフェンによるギャップの発生が重要になるためである。他方積層体１００が透明導電膜に用いられる場合は、グラフェン膜１０６の層数は、１０程度を上限とするのが好適である。これは、グラフェンの光吸収に基づくものである。グラフェンは、原子層１層で約２．３％もの高い光吸収を示す。このためグラフェン膜１０６の層数が１０を大幅に超えると、下層側のグラフェン膜１０６には、光が有効に届かない。グラフェン膜１０６の層数が１０程度である場合、グラフェン膜１０６の膜厚方向の光透過率が７０％以上となっていることが好ましい。
グラフェン膜１０６と自己組織化膜１０４との界面では、イオン結合や共有結合といった強い結合は形成されておらず、ファンデルワールス結合が形成されているのが好ましい。主鎖１０４ｂが、グラフェン膜１０６が形成される側において不活性な末端を有している場合、グラフェン膜１０６と自己組織化膜１０４との界面において、イオン結合または共有結合が形成されることが防止される。
本実施形態における積層体１００では、自己組織化膜１０４を構成する分子１０４ｃの主鎖１０４ｂが疎水性である。このため、水分子がマイカ１０２の表面１０２ａに吸着することを防止することができる。これにより、グラフェン膜１０６の移動度が、水分子に起因して低下することが防止される。結果、本実施形態では、高い移動度を有するグラフェン膜１０６を含む積層体１００が提供される。
次に、本実施形態における積層体１００の製造方法について、図２および３を用いて説明する。図２および３は、図１に示された積層体１００の製造方法を示す工程断面構造図である。
まず、マイカ基板（不図示）を劈開して、マイカ１０２を形成する。マイカ基板の劈開は、酸素分子および水分子の少ない雰囲気（例えば、窒素雰囲気）で行う。具体的には、マイカ基板の劈開は、グローブボックスの中で行ってもよい。劈開により得られたマイカ１０２は、原子平坦な表面１０２ａを有している。
次に、マイカ１０２上に自己組織化膜１０４を形成する（図２（ａ））。自己組織化膜１０４の形成には、種々の方法（例えば、塗布、浸漬、スピンコートまたは雰囲気暴露）を用いることができる。自己組織化膜１０４は、複数の分子１０４ｃがマイカ１０２の表面１０２ａに、自己組織的に集合して形成される。このとき分子１０４ｃの官能基１０４ａは、マイカ１０２の表面１０２ａと反応し、マイカ１０２の表面１０２ａに密着する。この場合官能基１０４ａは、マイカ１０２の表面１０２ａとシランカップリングしていてもよい。一方主鎖１０４ｂは、疎水性である。また主鎖１０４ｂは、グラフェン膜１０６が形成される側において不活性な末端を有していてもよい。本実施形態において自己組織化膜１０４は、ヘキサメチルジシラザン（ＨＭＤＳ）、オクチルトリクロロシラン（ＯＴＳ）、オクタデシルトリクロロシラン（ＯＤＴＳ）およびフッ素置換オクチルトリクロロシラン（ＰＦＯＴＳ）からなる群より選択される少なくとも１つを含んでいてもよい。
自己組織化膜１０４がヘキサメチルジシラザン（ＨＭＤＳ）である場合における自己組織化膜１０４の形成方法を説明する。まず、ＨＭＤＳが液相状態にあるＨＭＤＳ液を用意する。次に、このＨＭＤＳ液に、マイカ１０２を含浸させる。マイカ１０２は、約１０時間、ＨＭＤＳ液に含浸させる。これにより、ＨＭＤＳ分子が、マイカ１０２の表面１０２ａに、自己組織的に集合して自己組織化膜１０４を形成する。浸漬後、マイカ１０２をＨＭＤＳ液から取り出す。その後、マイカ１０２を窒素ブローにより乾燥させる。その他の方法として、マイカ１０２をＨＭＤＳガス雰囲気に曝してもよい。この方法においても、マイカ１０２の表面１０２ａに自己組織化膜１０４が形成される。
次に、自己組織化膜１０４上にグラフェン膜１０６を形成する（図２（ｂ）、図３（ａ）、（ｂ））。グラフェン膜１０６は、次のようにして、自己組織化膜１０４上に形成してもよい。まず、支持膜１０８上にグラフェン膜１０６を形成する。これにより、グラフェン膜１０６が支持膜１０８に保持される。次に、支持膜１０８に保持されたグラフェン膜１０６を、自己組織化膜１０４に押し付ける（図２（ｂ）、図３（ａ））。その後、グラフェン膜１０６から支持膜１０８を除去する（図３（ｂ））。
支持膜１０８上にグラフェン膜１０６を形成する方法について、図４を用いて詳細に説明する。図４は、支持膜１０８上にグラフェン膜１０６を形成する方法を示す工程断面構造図である。
まず、金属膜１１０上にグラフェン膜１０６を形成する。金属膜１１０は、遷移金属により形成されている。金属膜１１０の遷移金属としては、Ｆｅ、Ｃｏ、Ｎｉ、Ｃｕ、Ｍｏ、Ｒｕ、Ｒｈ、Ｐｄ、Ｗ、Ｒｅ、Ｉｒ、Ｐｔまたはこれらの合金が例示される。金属膜１１０は、単結晶または多結晶に形成されていてもよい。また金属膜１１０は、フォイル状、薄膜状またはバルク状に形成されていてもよい。本実施形態では、金属膜１１０に、銅箔を用いる。金属膜１１０は、グラフェン膜１０６の支持基板として機能するとともに、以下のようにグラフェン膜１０６の形成における触媒としても機能する。
金属膜１１０上のグラフェン膜１０６は、ＣＶＤまたは物理気相堆積（ＰＶＤ：Ｐｈｙｓｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）により形成する。まずＣＶＤでグラフェン膜１０６を形成する場合について説明する。ＣＶＤでは、１×１０−７Ｐａ以下の超高真空中や１０〜１００００Ｐａ程度の低圧、大気圧などのさまざまな条件下に維持した金属膜１１０を６００〜１２００℃程度に加熱する。その状態の金属膜１１０に対して、炭素原子を含む炭化水素ガス（例えば、メタン）を吹き付ける。この処理により炭化水素ガスは解離吸着する。供給されたガスに由来する炭素原子は金属膜１１０の表面の触媒効果を受け、グラフェンの核形成が始まる。このようにしてグラフェンが成長していき、グラフェン膜１０６が金属膜１１０上に形成される（図４（ａ））。以上のＣＶＤ工程では、金属膜１１０においてグラフェン膜１０６が形成される面は、単結晶の表面であってもよい。
次に、ＰＶＤでグラフェン膜１０６を形成する場合について説明する。ＰＶＤでは、グラフェンの成長は、分子線エピタキシー（ＭＢＥ：Ｍｏｌｅｃｕｌａｒ Ｂｅａｍ Ｅｐｉｔａｘｙ）またはパルスレーザー堆積（ＰＬＤ：Ｐｕｌｓｅｄ Ｌａｓｅｒ Ｄｅｐｏｓｉｔｉｏｎ）により行ってもよい。ＭＢＥでは、超高真空中でグラファイトを１２００〜２０００℃に加熱して、炭素原子を発生させる。そして分子線となった炭素原子を、加熱した金属膜１１０の表面に供給する。このとき、金属膜１１０は、触媒として機能する。この金属膜１１０の触媒効果によって、金属膜１１０上にグラフェン膜１０６が形成される（図４（ａ））。これに対してＰＬＤでは、超高真空中でグラファイトをＫｒＦエキシマレーザーにてアブレーションする。そして瞬時に蒸発した炭素が分子線となる。この炭素の分子線を、加熱された金属膜１１０の表面に供給する。これにより、金属膜１１０の表面にグラフェン膜１０６が形成される（図４（ａ））。
グラフェン膜１０６が、以上のようにして金属膜１１０上に形成された後、支持膜１０８を、グラフェン膜１０６の表面に接するように、グラフェン膜１０６上に形成する（図４（ｂ））。その後金属膜１１０を、エッチングにより除去する（図４（ｃ））。支持膜１０８は、グラフェン膜１０６を保持することができる材質で形成されている必要がある。また支持膜１０８は、金属膜１１０のエッチングに用いられるエッチャントに対して耐性を有している必要がある。このような要請から、支持膜１０８は、グラフェン膜１０６に接している時点では液体状態でありその後固化させることができる材質により、形成されていてもよい。具体的には、支持膜１０８は、溶媒に溶けている状態の溶媒可用性の樹脂により形成されてもよい。この場合、溶媒を揮発させて、支持膜１０８が形成される。他の例として、支持膜１０８は、高分子となる前の前駆体（例えば、プレポリマー）により形成されてもよい。この場合、前駆体を重合させて、支持膜１０８が形成される。支持膜１０８に好適に求められる他の物性としては、支持膜１０８がグラフェン膜１０６から除去される際にグラフェン膜１０６に影響を及ぼさないことが挙げられる。より具体的には、支持膜１０８は、ポリメチルメタクリレート（ＰＭＭＡ）またはポリジメチルシロキサン（ＰＤＭＳ）が好適に用いられる。金属膜１１０のエッチングには、酸によるウェットエッチングや反応性イオンエッチングなどのドライエッチングが用いられる。
以上のようにして支持膜１０８に保持されたグラフェン膜１０６は、図２（ｂ）に示されるように、マイカ１０２上の自己組織化膜１０６に押し付けられる。この場合、グラフェン膜１０６は、約８０℃の温度下において、約０．５ｋｇ／ｃｍ２の圧力により、自己組織化膜１０６に押し付けられる。これにより、自己組織化膜１０４とグラフェン膜１０６とが、図３（ａ）に示されるように、密着する。
次に、支持膜１０８を、グラフェン膜１０６から除去する（図３（ｂ））。この場合、支持膜１０８を溶解する溶液に、支持膜１０８を含浸させてもよい。これにより、支持膜１０８が除去される。支持膜１０８の除去には、自己組織化膜１０４およびグラフェン膜１０６に影響を及ぼさない方法が好適に用いられる。
積層体１００は、以上のようにして形成される。このように形成された積層体１００では、自己組織化膜１０４を構成する分子１０４ｃの主鎖１０４ｂが疎水性である。このため、水分子がマイカ１０２の表面１０２ａに吸着することを防止することができる。これにより、グラフェン膜１０６の移動度が、水分子に起因して低下することが防止される。結果、本実施形態では、高い移動度を有するグラフェン膜１０６を含む積層体１００が提供される。
（第２の実施形態）
第２の実施形態では、第１の実施形態における積層体１００が電界効果トランジスタに用いられている。具体的には、本実施形態では、積層体１００に含まれるグラフェン膜１０６がチャネルとして機能する電界効果トランジスタ２００ａおよび２００ｂが提供される。
電界効果トランジスタ２００ａについて、図５を用いて説明する。電界効果トランジスタ２００ａは、トップゲート型のトランジスタである。電界効果トランジスタ２００ａは、積層体１００と、ドレイン電極２０８と、ソース電極２１０と、ゲート絶縁膜２１２と、ゲート電極２０６と、を備えている。ドレイン電極２０８およびソース電極２１０は、グラフェン膜１０６に接続されている。ゲート絶縁膜２１２は、グラフェン膜１０６および自己組織化膜１０４を介してマイカ１０２と対向している。ゲート電極２０６は、ゲート絶縁膜２１２を介してグラフェン膜１０６と対向している。より具体的には、電界効果トランジスタ２００ａは、基板２０２をさらに備えている。積層体１００は、マイカ１０２が基板２０２と対向するように基板２０２上に形成されている。ゲート絶縁膜２１２およびゲート電極２０６は、グラフェン膜１０６上に形成されている。ドレイン電極２０８およびソース電極２１０は、基板２０２上に形成されている。基板２０２の表面には、図５に示されるように、酸化膜２０４が形成されていてもよい。この場合、積層体１００は酸化膜２０４上に形成されることになる。
電界効果トランジスタ２００ｂについて、図６を用いて説明する。電界効果トランジスタ２００ｂは、ボトムゲート型のトランジスタである。電界効果トランジスタ２００ｂは、積層体１００と、ドレイン電極２０８と、ソース電極２１０と、絶縁膜（酸化膜２０４）と、ゲート電極（基板２０２）と、を備えている。ドレイン電極２０８およびソース電極２１０は、グラフェン膜１０６に接続されている。絶縁膜（酸化膜２０４）は、マイカ１０２および自己組織化膜１０４を介してグラフェン膜１０６と対向している。ゲート電極（基板２０２）は、絶縁膜（酸化膜２０４）を介してマイカ１０２と対向している。より具体的には、電界効果トランジスタ２００ｂは、基板２０２を備えている。基板２０２の表面には、酸化膜２０４が形成されている。積層体１００は、マイカ１０２が酸化膜２０４と対向するように基板２０２上に形成されている。酸化膜２０４は、絶縁膜となる。また基板２０２は、ゲート電極となる。さらにドレイン電極２０８およびソース電極２１０は、酸化膜２０４上に形成されている。
本実施形態における電界効果トランジスタ２００ａおよび２００ｂでは、積層体１００に含まれるグラフェン膜１０６がチャネルとして機能する。そして積層体１００におけるグラフェン膜１０６は、上述のとおり、高い移動度を実現することができる。このため、本実施形態における電界効果トランジスタ２００ａおよび２００ｂは、高速動作を実現することができる。
電界効果トランジスタ２００ａについて詳細に説明する。電界効果トランジスタ２００ａは、トップゲート型のトランジスタである。電界効果トランジスタ２００ａは、基板２０２と、積層体１００と、ゲート絶縁膜２１２と、ゲート電極２０６と、ドレイン電極２０８と、ソース電極２１０と、を備えている。基板２０２は、半導体基板（例えば、シリコン基板）でもよい。基板２０２の表面には、酸化膜２０４が形成されている。酸化膜２０４は、絶縁膜（例えば、二酸化シリコン、酸化アルミニウム、酸化ハフニウム、酸化タンタル）によって形成されている。積層体１００は、マイカ１０２が酸化膜２０４と接するように、基板２０２上に形成されている。ゲート絶縁膜２１２は、グラフェン膜１０６と接するように積層体１００上に形成されている。ゲート絶縁膜２１２は、絶縁膜（例えば、二酸化シリコン、酸化アルミニウム、酸化ハフニウム、酸化タンタル）により形成されている。ゲート電極２０６は、ゲート絶縁膜２１２上に形成されている。ゲート電極２０６は、ゲート絶縁膜２１２によって、ドレイン電極２０８およびソース電極２１０と電気的に絶縁されている。ゲート電極２０６は、金属（例えば、アルミニウム、金、白金、チタン、クロム、またはこれらの積層膜）により形成されている。ドレイン電極２０８およびソース電極２１０は、平面視でゲート電極２０６を挟むように形成されている。ドレイン電極２０８およびソース電極２１０は、グラフェン膜１０６に接続している。またドレイン電極２０８およびソース電極２１０は、図５に示されるように、積層体１００の端部と酸化膜２０４の一部とを覆うように形成されている。ドレイン電極２０８およびソース電極２１０は、金属（例えば、アルミニウム、金、白金、ニッケル、チタン、クロム、またはこれらの積層膜）により形成されている。またドレイン電極２０８およびソース電極２１０は、ゲート電極２０６と同じ金属により形成されていてもよい。電界効果トランジスタ２００ａでは、グラフェン膜１０６がチャネルとして機能する。
次に、電界効果トランジスタ２００ｂについて詳細に説明する。電界効果トランジスタ２００ｂは、ボトムゲート型のトランジスタである。電界効果トランジスタ２００ｂは、基板２０２と、酸化膜２０４と、積層体１００と、ドレイン電極２０８と、ソース電極２１０と、を備えている。電界効果トランジスタ２００ｂでは、基板２０２は、ゲート電極として機能する。このため基板２０２は、導電性部材により形成されていることが必要となる。具体的には、基板２０２は、例えば、高濃度に不純物がドープされたシリコン、金属（例えば、アルミニウム、金、窒化タンタル、窒化チタン）により形成されている。他の例として、基板２０２は、ＩＴＯ（Ｉｎｄｉｕｍ Ｔｉｎ Ｏｘｉｄｅ）によって形成された透明基板であってもよい。基板２０２の表面には、酸化膜２０４が形成されている。電界効果トランジスタ２００ｂでは、酸化膜２０４は、マイカ１０２とともにゲート絶縁膜として機能する。このため、トランジスタ２００ｂでは、所望の特性を得るべく、マイカ１０２の膜厚および酸化膜２０４の膜厚は、それぞれ適当な値が選定されている。酸化膜２０４は、例えば、絶縁膜（例えば、二酸化シリコン、酸化アルミニウム、酸化ハフニウム、酸化タンタル）によって形成されている。積層体１００は、マイカ１０２が酸化膜２０４と接するように、基板２０２上に形成されている。ドレイン電極２０８およびソース電極２１０は、グラフェン膜１０６に接続している。またドレイン電極２０８およびソース電極２１０は、図６に示されるように、積層体１００の端部と酸化膜２０４の一部とを覆うように形成されている。ドレイン電極２０８およびソース電極２１０は、金属（例えば、アルミニウム、金、白金、チタン、クロム、またはこれらの積層膜）により形成されている。電界効果トランジスタ２００ｂでは、グラフェン膜１０６がチャネルとして機能する。
次に、電界効果トランジスタ２００ａの製造方法について、図７から９を用いて詳細に説明する。図７から９は、図５に示された電界効果トランジスタ２００ａの製造方法を示す工程断面図である。
まず、基板２０２を用意する（図７（ａ））。基板２０２は、半導体基板（例えば、シリコン基板）または金属基板（例えば、アルミニウム、金、窒化タンタル、窒化チタン）でもよい。他の例として、基板２０２は、ＩＴＯ（Ｉｎｄｉｕｍ Ｔｉｎ Ｏｘｉｄｅ）によって形成された透明基板であってもよい。
次に、基板２０２の表面に酸化膜２０４を形成する（図７（ｂ））。酸化膜２０４は、熱酸化により形成されてもよい。
次に、酸化膜２０４上に積層体１００を搭載する（図８（ａ））。積層体１００は、第１の実施形態における製造方法で製造された積層体である。積層体１００は、マイカ１０２が酸化膜２０４と接するように基板２０２上に形成される。
次に、ゲート絶縁膜２１２を、積層体１００を覆うように、基板２０２上に形成する（図８（ｂ））。ゲート絶縁膜２１２は、例えば、二酸化シリコン、酸化アルミニウム、酸化ハフニウムにより形成されている。ゲート絶縁膜２１２の形成には、ＣＶＤや原子層堆積（ＡＬＤ：Ａｔｏｍｉｃ Ｌａｙｅｒ Ｄｅｐｏｓｉｔｉｏｎ）が用いられてもよい。
次に、ゲート絶縁膜２１２を、フォトリソグラフィにより、図９（ａ）に示されるようにエッチングする。図９（ａ）では、ゲート絶縁膜２１２は、積層体１００の端部が露出するように、エッチングされている。
次に、ドレイン電極２０８およびソース電極２１０を、基板２０２上に形成する。ドレイン電極２０８およびソース電極２１０は、図９（ｂ）に示されるように、積層体１００の端部に形成される。これにより、ドレイン電極２０８およびソース電極２１０は、グラフェン膜１０６に接続される。ドレイン電極２０８およびソース電極２１０は、金属により形成されている。ドレイン電極２０８およびソース電極２１０の形成には、スパッタリングや蒸着を用いてもよい。
次に、ゲート絶縁膜２１２上にゲート電極２０６を形成する。これにより、図５に示される電界効果トランジスタ２００ａが得られる。ゲート電極２０６は、金属により形成されている。ゲート電極２０６の形成には、セルフアライメントが用いられてもよい。このセルフアライメントでは、ゲート電極２０６を形成する金属がゲート絶縁膜２１２上に自己整合的に形成される。そしてゲート電極２０６がフォトリソグラフィにより形成される。
次に、電界効果トランジスタ２００ｂの製造方法について、図７および１０を用いて詳細に説明する。図１０は、図６に示された電界効果トランジスタ２００ｂの製造方法を示す工程断面図である。
まず、電界効果トランジスタ２００ａと同様、基板２０２を用意する（図７（ａ））。電界効果トランジスタ２００ｂにおいて基板２０２は、ゲート電極として機能する。このため、基板２０２は、導電性部材により形成されている必要がある。具体的には、基板２０２は、例えば、高濃度に不純物がドープされたシリコン、金属（例えば、アルミニウム、金、窒化タンタル、窒化チタン）により形成されている。
次いで、電界効果トランジスタ２００ａと同様、基板２０２の表面に酸化膜２０４を形成する（図７（ｂ））。電界効果トランジスタ２００ｂにおいて、酸化膜２０４は、ゲート絶縁膜として機能する。このため、酸化膜２０４の膜厚および材料は、所望の特性にしたがって選択する。酸化膜２０４は、二酸化シリコン、酸化アルミニウム、酸化ハフニウムにより形成されていてもよい。酸化膜２０４は、基板２０２の熱酸化により形成されてもよい。または酸化膜２０４は、ＣＶＤやＡＬＤにより、基板２０２上に堆積されてもよい。
次に、酸化膜２０４上に積層体１００を搭載する（図１０（ａ））。積層体１００は、第１の実施形態における製造方法で製造された積層体である。積層体１００は、マイカ１０２が酸化膜２０４と接するように基板２０２上に形成される。次いで、グラフェン膜１０６上にフォトリソグラフィによりパターンが形成される。そしてこのパターンを用いてグラフェン膜１０６の不要な部分を酸素プラズマアッシングにより除去する。これにより、グラフェン膜１０６は、所望のチャネル幅および距離を有することになる。
次に、ドレイン電極２０８およびソース電極２１０を、基板２０２上に形成する。ドレイン電極２０８およびソース電極２１０は、図１０（ｂ）に示されるように、積層体１００の端部に形成される。これにより、ドレイン電極２０８およびソース電極２１０は、グラフェン膜１０６に接続される。ドレイン電極２０８およびソース電極２１０は、金属により形成されている。ドレイン電極２０８およびソース電極２１０の形成には、蒸着やスパッタリングを用いてもよい。以上のようにして、図６に示された電界効果トランジスタ２００ｂが得られる。
以上のようにして形成された電界効果トランジスタ２００ａおよび２００ｂでは、積層体１００に含まれるグラフェン膜１０６がチャネルとして機能する。そして積層体１００におけるグラフェン膜１０６は、上述のとおり、高い移動度を実現することができる。このため、本実施形態における電界効果トランジスタ２００ａおよび２００ｂは、高速動作を実現することができる。
（実施例）
第１の実施形態における積層体１００の実施例について説明する。各実施例は上述した実施形態にしたがって作製した積層体１００の試料である。以下の実施例に示す材料、使用量、割合、処理内容、処理手順、要素または部材の向きや具体的配置等は本発明の趣旨を逸脱しない限り適宜変更することができる。したがって、本発明の範囲は以下の具体例に限定されるものではない。また、既に説明した図面を引き続き参照する。
金属膜１１０として、１０ｍｍ角の化学機械研磨した銅箔（膜厚１００μｍ）を用いた。この銅箔の算術平均粗さＲａは１ｎｍである。この銅箔をＣＶＤの反応炉に配置し、反応炉の圧力を１×１０−３Ｐａまで減圧した。そして、水素を５Ｐａ（３．８×１０−２Ｔｏｒｒ）導入した状態で、反応炉内の温度を５０℃／ｍｉｎの昇温レートで１０００℃まで加熱した。その後、反応炉内の温度を１０００℃に保持した状態で水素の供給を停止し、原料ガスとしてメタンを約４．０×１０２Ｐａ（約３Ｔｏｒｒ）導入した。銅箔の基板温度とガス圧を保持した状態で１０ｍｉｎ成膜を行った。成膜後は１００℃／ｓｅｃの冷却レートにて急冷し、銅箔上にグラフェン膜１０６を成長させた。
次に、グラフェン膜１０６の表面に、ジククロベンゼンで１０ｗｔ％に溶解したＰＭＭＡ溶液を２０μｌ滴下し、回転数４０００ｒｐｍ、６０秒の条件で、当該ＰＭＭＡ溶液をスピンコートした。その後ＰＭＭＡ溶液を、４０℃、３０分間の条件で乾燥させ、ＰＭＭＡ膜による支持膜１０８を形成した。
次いで、支持膜１０８が形成された試料を、塩酸１０ｍｌ、過酸化水素１０ｍｌ、純水５０ｍｌの混合液に浸漬し、エッチングにより銅箔を完全に除去した。その後、試料を５分間流水洗浄し、乾燥させて、グラフェン膜１０６と支持膜１０８とを含む積層体を形成した。
マイカ１０２としては１０ｍｍ角のフッ化金雲母（合成マイカ）（膜厚０．５ｍｍ）を採用した。まず、水と酸素が制御されたグローブボックス内にて合成マイカの表面に粘着テープを貼り付け引き剥がした。これにより、合成マイカの表面にフレッシュな劈開面が形成される。この劈開表面の算術平均粗さＲａは０．１ｎｍ以下である。次いで、このマイカ１０２をヘキサメチルジシラザン（ＨＭＤＳ）液に浸漬し、１０時間放置した。その後、マイカ１０２を窒素ブローにて乾燥して、単分子層のＨＭＤＳからなる自己組織化膜１０４を形成した。そして、グラフェン膜１０６と支持膜１０８とを含む積層体を、グラフェン膜１０６が自己組織化膜１０４の表面に対向する向きに押し付けた。このときの圧着の条件は、８０℃、０．５ｋｇ／ｃｍ２である。次いで、試料を１８０℃、３０分加熱した。これによりＰＭＭＡが軟化する。このようにしてグラフェン膜１０６を自己組織化膜１０４であるＨＭＤＳの表面に密着させた。
最後に、試料をアセトンに５分間浸漬した。これにより、支持膜１０８のＰＭＭＡがグラフェン膜１０６の表面から除去される。さらに試料を超純水にて５分間洗浄した。以上の工程より得られた試料を実施例１とした。
次に、実施例２について説明する。実施例２は、自己組織化膜１０４としてＨＭＤＳではなくオクチルトリクロロシラン（ＯＴＳ）が用いられた以外は実施例１と同様である。
次に、実施例３について説明する。実施例３は、自己組織化膜１０４としてＨＭＤＳではなくオクタデシルトリクロロシラン（ＯＤＴＳ）が用いられた以外は実施例１と同様である。
次に、実施例４について説明する。実施例４は、自己組織化膜１０４としてＨＭＤＳではなくフッ素置換オクチルトリクロロシラン（ＰＦＯＴＳ）が用いられた以外は実施例１と同様である。
次に、比較例１について説明する。比較例１は、自己組織化膜１０４が形成されていない以外は実施例１と同様である。
実施例１から４および比較例１の試料について接触角および移動度を求める実験をした。表１は、実施例１から４および比較例１の試料に関する実験結果を示す。自己組織化膜１０４としてＨＭＤＳが形成された実施例１は、自己組織化膜１０４が形成されていない比較例１に対して、１０倍程度大きい移動度を示している。実施例２から４も、比較例１よりも高い移動度を示している。接触角は、比較例１、実施例１、２、３および４の順序で増加している。また移動度もこの順序で増加している。すなわち、表１は、移動度が接触角に比例して増加している傾向を示している。比較例１の接触角と実施例１から４まで接触角との比較により、自己組織化膜１０４の存在により、マイカ１０２の表面１０２ａの近傍が、疎水性になっていることが示唆される。そして移動度と接触角との比例関係から、マイカ１０２の表面１０２ａの近傍に水分子が混入することが防止されると移動度が向上することが示唆される。以上より本発明の効果が実証された。
Figure 0006004092
以上、本発明の実施形態を具体的に説明した。上述の実施形態および実施例は、発明を説明するために記載されたものであり、本出願の発明の範囲は、特許請求の範囲の記載に基づいて定められるべきものである。また、各実施形態の他の組合せを含む本発明の範囲内に存在する変形例もまた、特許請求の範囲に含まれるものである。
この出願は、２０１３年４月１８日に出願された日本出願特願２０１３−０８７５７５号を基礎とする優先権を主張し、その開示の全てをここに取り込む。

Claims (12)

  1. マイカと、
    前記マイカ上に形成された自己組織化膜と、
    前記自己組織化膜上に形成されたグラフェン膜と、
    を含み、
    前記自己組織化膜の表面は、疎水性であり、
    前記自己組織化膜は、ヘキサメチルジシラザン、オクチルトリクロロシラン、オクタデシルトリクロロシランおよびフッ素置換オクチルトリクロロシランの少なくとも１つを含む積層体。
  2. 請求項１に記載の積層体であって、
    前記マイカにおいて前記自己組織化膜と接し、かつ、前記グラフェン膜側の表面が原子平坦に形成されている積層体。
  3. 請求項１に記載の積層体であって、
    前記自己組織化膜は、単分子層である積層体。
  4. 請求項１に記載の積層体であって、
    前記グラフェン膜の層数が１以上１０以下である積層体。
  5. 請求項１に記載の積層体であって、
    前記マイカの厚みが１００ｎｍ以上である積層体。
  6. 基板と、
    前記基板上の積層体と、
    ドレイン電極及びソース電極と、
    ゲート絶縁膜と、
    ゲート電極と、
    を備え、
    前記積層体は、
    前記基板上のマイカと、
    前記マイカ上に形成された自己組織化膜と、
    前記自己組織化膜上に形成されたグラフェン膜と、
    を含み、
    前記自己組織化膜の表面は、疎水性であり、
    前記ドレイン電極及び前記ソース電極は、前記積層体の前記グラフェン膜に接続しており、
    前記ゲート絶縁膜は、前記グラフェン膜上に形成されており、
    前記ゲート電極は、前記グラフェン膜と対向する側の、前記ゲート絶縁膜上に形成されている電界効果トランジスタ。
  7. 基板と、
    積層体と、
    ドレイン電極及びソース電極と、
    ゲート絶縁膜と、
    ゲート電極と、
    を備え、
    前記積層体は、
    マイカと、
    前記マイカ上に形成された自己組織化膜と、
    前記自己組織化膜上に形成されたグラフェン膜と、
    を含み、
    前記自己組織化膜の表面は、疎水性であり、
    前記ドレイン電極及び前記ソース電極は、前記積層体の前記グラフェン膜に接続しており、
    前記ゲート絶縁膜は、前記グラフェン膜上に形成されており、
    前記ゲート電極は、前記グラフェン膜と対向する側の、前記ゲート絶縁膜上に形成されており、
    前記基板上に、酸化膜が形成され、
    前記酸化膜上に、前記マイカ側が接するように前記積層体が形成され、
    前記積層体の前記グラフェン膜の上に、前記ゲート絶縁膜が形成され、
    前記ゲート絶縁膜上に、前記ゲート電極が形成され、
    前記ドレイン電極および前記ソース電極は、前記酸化膜上に形成され、かつ、前記グラフェン膜と接続することを特徴とする、電界効果トランジスタ。
  8. 積層体と、
    ゲート電極上に形成された絶縁膜と、
    を備え、
    前記積層体は、
    マイカと、
    前記マイカ上に形成された自己組織化膜と、
    前記自己組織化膜上に形成されたグラフェン膜と、
    を含み、
    前記自己組織化膜の表面は、疎水性であり、
    前記絶縁膜上に、前記マイカ側が接するように前記積層体が形成され、
    前記積層体の前記グラフェン膜に接続されたドレイン電極およびソース電極と、
    備える電界効果トランジスタ。
  9. 請求項８に記載の電界効果トランジスタであって、
    基板と、
    前記基板上に、酸化膜が形成され、
    前記酸化膜上に、前記マイカ側が接するように前記積層体が形成され、
    前記酸化膜は、前記絶縁膜であり、
    前記基板は、前記ゲート電極であり、
    前記ドレイン電極および前記ソース電極は、前記酸化膜上に形成され、かつ、前記グラフェン膜と接続することを特徴とする、電界効果トランジスタ。
  10. マイカ上に自己組織化膜を形成する工程と、
    前記自己組織化膜上にグラフェン膜を形成する工程と、
    を含み、
    前記自己組織化膜の表面は、疎水性であり、
    前記自己組織化膜は、ヘキサメチルジシラザン、オクチルトリクロロシラン、オクタデシルトリクロロシランおよびフッ素置換オクチルトリクロロシランの少なくとも１つを含む積層体の製造方法。
  11. 請求項１０に記載の積層体の製造方法であって、
    前記マイカ上に前記自己組織化膜を形成する前記工程は、
    前記自己組織化膜を構成する分子を含む液に、前記マイカを浸漬する工程と、
    前記マイカを前記液に浸漬する前記工程後、前記マイカを乾燥させる工程と、
    を含む積層体の製造方法。
  12. マイカ上に自己組織化膜を形成する工程と、
    前記自己組織化膜上にグラフェン膜を形成する工程と、
    を含み、
    前記自己組織化膜の表面は、疎水性であり、
    前記グラフェン膜を前記自己組織化膜上に形成する前記工程は、
    前記グラフェン膜上に支持膜を形成し、前記グラフェン膜を前記支持膜に保持する工程と、
    前記支持膜に保持された前記グラフェン膜を、前記自己組織化膜に押し付ける工程と、
    前記グラフェン膜を前記自己組織化膜に押し付ける前記工程後、前記グラフェン膜から前記支持膜を除去する工程と、
    を含む積層体の製造方法。
JP2015512436A 2013-04-18 2014-03-31 積層体および積層体の製造方法 Expired - Fee Related JP6004092B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2013087575 2013-04-18
JP2013087575 2013-04-18
PCT/JP2014/059489 WO2014171320A1 (ja) 2013-04-18 2014-03-31 積層体および積層体の製造方法

Publications (2)

Publication Number Publication Date
JP6004092B2 true JP6004092B2 (ja) 2016-10-05
JPWO2014171320A1 JPWO2014171320A1 (ja) 2017-02-23

Family

ID=51731272

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2015512436A Expired - Fee Related JP6004092B2 (ja) 2013-04-18 2014-03-31 積層体および積層体の製造方法

Country Status (3)

Country Link
US (1) US20160005881A1 (ja)
JP (1) JP6004092B2 (ja)
WO (1) WO2014171320A1 (ja)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9331198B2 (en) * 2012-07-06 2016-05-03 University Of North Texas Controlled epitaxial boron nitride growth for graphene based transistors
WO2016002386A1 (ja) * 2014-07-02 2016-01-07 富士電機株式会社 炭化珪素半導体素子の製造方法
JP6350220B2 (ja) * 2014-10-30 2018-07-04 株式会社デンソー グラフェンの製造方法
US9941380B2 (en) * 2015-11-30 2018-04-10 Taiwan Semiconductor Manufacturing Co., Ltd. Graphene transistor and related methods
US11222959B1 (en) * 2016-05-20 2022-01-11 Hrl Laboratories, Llc Metal oxide semiconductor field effect transistor and method of manufacturing same
US9748506B1 (en) * 2016-11-01 2017-08-29 Northrop Grumman Systems Corporation Self-assembled monolayer overlying a carbon nanotube substrate
CN110663117B (zh) * 2017-05-25 2021-05-14 华为技术有限公司 一种石墨烯场效应晶体管及其制备方法
CN110112219B (zh) * 2018-02-01 2021-02-09 合肥京东方显示技术有限公司 一种薄膜晶体管、其制备方法、显示基板及显示装置
JP7078896B2 (ja) * 2018-06-29 2022-06-01 日産自動車株式会社 撥水撥油構造体
CN111285362A (zh) * 2018-12-06 2020-06-16 清华大学 石墨烯胶膜的制备方法以及石墨烯的转移方法
CN109860209A (zh) * 2019-02-28 2019-06-07 深圳市华星光电半导体显示技术有限公司 Tft基板的制作方法及tft基板
CN110676169B (zh) * 2019-09-05 2023-02-28 中国电子科技集团公司第十三研究所 石墨烯胶囊封装晶体管制备方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005210107A (ja) * 2003-12-26 2005-08-04 Sony Corp 半導体装置及びその製造方法
JP2010145408A (ja) * 2008-12-22 2010-07-01 Korea Electronics Telecommun バイオチップ及び生体物質検出装置
JP2010249696A (ja) * 2009-04-16 2010-11-04 Saga Univ 疎水性基板及びその製造方法
JP2010535690A (ja) * 2007-08-09 2010-11-25 サントル ナショナル ドゥ ラ ルシェルシュ スィヤンティフィック（セーエヌエルエス） グラフェン溶液
JP2011175996A (ja) * 2010-02-23 2011-09-08 Nippon Telegr & Teleph Corp <Ntt> グラフェントランジスタおよびその製造方法

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20130027215A (ko) * 2011-09-07 2013-03-15 그래핀스퀘어 주식회사 박막 트랜지스터 및 그의 제조 방법
EP2667417A1 (en) * 2012-05-23 2013-11-27 Imec Graphene-based semiconductor device

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005210107A (ja) * 2003-12-26 2005-08-04 Sony Corp 半導体装置及びその製造方法
JP2010535690A (ja) * 2007-08-09 2010-11-25 サントル ナショナル ドゥ ラ ルシェルシュ スィヤンティフィック（セーエヌエルエス） グラフェン溶液
JP2010145408A (ja) * 2008-12-22 2010-07-01 Korea Electronics Telecommun バイオチップ及び生体物質検出装置
JP2010249696A (ja) * 2009-04-16 2010-11-04 Saga Univ 疎水性基板及びその製造方法
JP2011175996A (ja) * 2010-02-23 2011-09-08 Nippon Telegr & Teleph Corp <Ntt> グラフェントランジスタおよびその製造方法

Also Published As

Publication number Publication date
US20160005881A1 (en) 2016-01-07
JPWO2014171320A1 (ja) 2017-02-23
WO2014171320A1 (ja) 2014-10-23

Similar Documents

Publication Publication Date Title
JP6004092B2 (ja) 積層体および積層体の製造方法
Kang et al. Graphene transfer: key for applications
JP6567208B2 (ja) 基板上の窒化ホウ素およびグラフェンの直接および連続形成
Mattevi et al. A review of chemical vapour deposition of graphene on copper
Liu et al. High-yield chemical vapor deposition growth of high-quality large-area AB-stacked bilayer graphene
Lu et al. Semiconducting graphene: converting graphene from semimetal to semiconductor
Kasry et al. Chemical doping of large-area stacked graphene films for use as transparent, conducting electrodes
Kim et al. Surface energy modification by spin-cast, large-area graphene film for block copolymer lithography
US9029228B2 (en) Direct and sequential formation of monolayers of boron nitride and graphene on substrates
Lin et al. Heterogeneous graphene nanostructures: ZnO nanostructures grown on large‐area graphene layers
US20120021224A1 (en) Graphene/graphene oxide platelet composite membranes and methods and devices thereof
Sun et al. Small temperature coefficient of resistivity of graphene/graphene oxide hybrid membranes
US10272647B2 (en) Graphene and polymer-free method for transferring CVD grown graphene onto hydrophobic substrates
Ruhl et al. The integration of graphene into microelectronic devices
Chamoli et al. Characteristics of graphene/reduced graphene oxide
Wan et al. Interface engineering for CVD graphene: current status and progress
Malik et al. Hybridized graphene for chemical sensing
Juvaid et al. Direct growth of wafer-scale, transparent, p-type reduced-graphene-oxide-like thin films by pulsed laser deposition
Lee et al. Direct growth of substrate-adhered graphene on flexible polymer substrates for soft electronics
Kim et al. Amorphous carbon films for electronic applications
Kaur et al. Transfer-free graphene growth on dielectric substrates: A review of the growth mechanism
Zhu et al. Direct transfer of graphene and application in low-voltage hybrid transistors
Kotbi et al. Graphene and g‐C3N4‐Based Gas Sensors
Lee et al. Scalable nanoimprint patterning of thin graphitic oxide sheets and in situ reduction
WO2014030534A1 (ja) グラフェン積層体およびその製造方法

Legal Events

Date Code Title Description
TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20160809

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20160822

R150 Certificate of patent or registration of utility model

Ref document number: 6004092

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees