DE102016105610B4 - Halbleiterbauelement mit einer Graphenschicht und ein Verfahren zu dessen Herstellung - Google Patents

Halbleiterbauelement mit einer Graphenschicht und ein Verfahren zu dessen Herstellung Download PDF

Info

Publication number
DE102016105610B4
DE102016105610B4 DE102016105610.3A DE102016105610A DE102016105610B4 DE 102016105610 B4 DE102016105610 B4 DE 102016105610B4 DE 102016105610 A DE102016105610 A DE 102016105610A DE 102016105610 B4 DE102016105610 B4 DE 102016105610B4
Authority
DE
Germany
Prior art keywords
silicon carbide
wafer
layer
forming
carbide layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
DE102016105610.3A
Other languages
English (en)
Other versions
DE102016105610A1 (de
Inventor
Günther Ruhl
Hans-Joachim Schulze
Gunther Lippert
Thomas Zimmer
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Priority to DE102016105610.3A priority Critical patent/DE102016105610B4/de
Priority to US15/464,405 priority patent/US10134848B2/en
Publication of DE102016105610A1 publication Critical patent/DE102016105610A1/de
Priority to US16/188,994 priority patent/US10347723B2/en
Application granted granted Critical
Publication of DE102016105610B4 publication Critical patent/DE102016105610B4/de
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic System
    • H01L29/1606—Graphene
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02441—Group 14 semiconducting materials
    • H01L21/02447—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02527—Carbon, e.g. diamond-like carbon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02529—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02587—Structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02609—Crystal orientation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02658—Pretreatments
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/185—Joining of semiconductor bodies for junction formation
    • H01L21/187—Joining of semiconductor bodies for junction formation by direct bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • H01L21/2003—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy characterised by the substrate
    • H01L21/2007—Bonding of semiconductor wafers to insulating substrates or to semiconducting substrates using an intermediate insulating layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/568—Temporary substrate used as encapsulation process aid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H01L21/76254—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques with separation/delamination along an ion implanted layer, e.g. Smart-cut, Unibond
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/04—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic System
    • H01L29/1608—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic System
    • H01L29/161—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic System including two or more of the elements provided for in group H01L29/16, e.g. alloys
    • H01L29/165—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic System including two or more of the elements provided for in group H01L29/16, e.g. alloys in different semiconductor regions, e.g. heterojunctions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002—Preparing wafers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/6835—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used as a support during build up manufacturing of active devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68377—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support with parts of the auxiliary support remaining in the finished device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68381—Details of chemical or physical process used for separating the auxiliary support from a device or wafer

Abstract

Verfahren zur Herstellung eines Halbleiterbauelements, aufweisend:Bereitstellen eines Graphit-Träger-Wafers (110) und eines Siliziumcarbid-Wafers (100);Bonden einer ersten Seite (101) des Siliziumcarbid-Wafers (100) an den Graphit-Träger-Wafer (110);Spalten des an den Graphit-Träger-Wafer (110) gebondeten Siliziumcarbid-Wafers (100) in eine Siliziumcarbidschicht (106), die dünner als der Siliziumcarbid-Wafer (100) ist, und einen verbleibenden Siliziumcarbid-Wafer (100a), wobei die Siliziumcarbidschicht (106) während des Spaltens an den Graphit-Träger-Wafer (110) gebondet bleibt; undBilden eines Graphenmaterials (130) auf der Siliziumcarbidschicht (106).

Description

  • GEBIET DER ERFINDUNG
  • Hier beschriebene Ausführungsformen beziehen sich auf Verfahren zur Herstellung von Halbleiterbauelementen mit einem Graphenmaterial, wie einer oder mehreren Graphenschichten. Weitere Ausführungsformen beziehen sich auf Halbleiterbauelemente, wie unipolare und bipolare Leistungsbauelemente, mit mindestens einer Graphenschicht zur Bildung eines Kanalgebiets der entsprechenden Lei stu ngsbauelemente.
  • HINTERGRUND
  • Siliziumcarbid (SiC) ist aufgrund seiner hohen Sperrspannung und seiner Fähigkeit, zuverlässig bei hohen Temperaturen zu arbeiten, ein allgemein verwendetes Halbleitermaterial für LeistungsHalbleiterbauelemente. Ein wichtiger Parameter, der die gesamte Bauelementfunktion beeinflusst, ist der sogenannte Einschaltwiderstand Ron, der vorwiegend durch den Widerstand des Driftgebiets und des Kanalgebiets bestimmt wird. Zur Verringerung des Widerstands des Kanalgebiets wurden Versuche unternommen, eine Graphenschicht als Teil des Kanalgebiets zu integrieren. Während die Bildung einer Graphenschicht auf ebenen Oberflächen von Halbleitermaterialien große Aufmerksamkeit auf sich gezogen hat, ist die Bildung von Graphen auf strukturierten Oberflächen technologisch noch immer schwierig.
  • Außerdem können Halbleiterbauelemente mit einem vertikalen Stromfluss Gräben mit Seitenwänden enthalten, entlang welchen die Kanalgebiete gebildet sind. Abhängig von der Sperrnennspannung das Halbleiterbauelement muss die vertikale Dicke des Halbleitermaterials angepasst werden. In einer typischen Anwendung ist die endgültige vertikale Dicke des Halbleitermaterials signifikant kleiner als 1 mm. Während der Herstellung ist die Handhabung von Halbleiter-Wafern mit einer so geringen Dicke anspruchsvoll, da das Halbleitermaterial brüchig ist und leicht brechen kann.
  • Für diese Anwendungen wird typischerweise vor der Verringerung der Dicke des Halbleiter-Wafers auf die gewünschte vertikale Dicke ein Träger-Wafer am Halbleiter-Wafer befestigt. Derzeit werden im Allgemeinen mechanische Prozesse wie Schleifen oder Polieren zur Verringerung der Dicke der Halbleiter-Wafer verwendet. Diese Prozesse verschwenden jedoch viel Halbleitermaterial, was zu einer Erhöhung der Herstellungskosten führt. Außerdem halten die Trägermaterialien, die typischerweise verwendet werden, und die Haftverbindungen zwischen dem Trägermaterial und dem Halbleiter-Wafer den hohen Temperaturen nicht stand, die zur Bildung von Graphenschichten erforderlich sein könnten.
  • Aus der US 2015 / 0 262 862 A1 ist ein Verfahren zur Herstellung von Kohlenstoffnanofilmen auf einem SiC-Material bekannt.
  • Aus der EP 2 736 067 A1 ist ein Verfahren zur Herstellung eines Halbleiterbauelements bekannt, bei dem ein Kohlenstoffschicht auf einem SiC-Material gebildet wird.
  • Die DE 10 2011 054 035 A1 beschreibt eine Verfahren zum Herstellen eines Verbundwafers mit einem Graphitkern.
  • Angesichts dessen besteht ein Bedarf an einer Verbesserung.
  • KURZDARSTELLUNG
  • Gemäß einer oder mehreren Ausführungsformen umfasst ein Verfahren zur Herstellung eines Halbleiterbauelements: Bereitstellen eines Graphit-Träger-Wafers und eines Siliziumcarbid-Wafers; Bonden einer ersten Seite des Siliziumcarbid-Wafers an den Graphit-Träger-Wafer; Spalten des an den Graphit-Träger-Wafer gebondeten Siliziumcarbid-Wafers in eine Siliziumcarbidschicht, die dünner als der Siliziumcarbid-Wafer ist, und einen verbleibenden Siliziumcarbid-Wafer, wobei die Siliziumcarbidschicht während des Spaltens an den Träger-Wafer gebondet bleibt; und Bilden eines Graphenmaterials auf der Siliziumcarbidschicht.
  • Gemäß einer oder mehreren Ausführungsformen umfasst ein Verfahren zur Herstellung eines Halbleiterbauelements: Bereitstellen eines Träger-Wafers und eines Siliziumcarbid-Wafers; Bilden eines ersten Graphenmaterials auf einer ersten Seite des Siliziumcarbid-Wafers; Bonden der ersten Seite des Siliziumcarbid-Wafers mit dem ersten Graphenmaterial an den Träger-Wafer; und Spalten des an den Träger-Wafer gebondeten Siliziumcarbid-Wafers in eine Siliziumcarbidschicht, die dünner als der Siliziumcarbid-Wafer ist, und einen verbleibenden Siliziumcarbid-Wafer, wobei die Siliziumcarbidschicht während des Spaltens an den Träger-Wafer gebondet bleibt.
  • Gemäß einer oder mehreren Ausführungsformen umfasst ein Verfahren zur Herstellung eines Halbleiterbauelements: Bereitstellen eines Träger-Wafers und eines Siliziumcarbid-Wafers; Implantieren von Gasionen in eine erste Seite des Siliziumcarbid-Wafers zum Bilden eines Delaminierungsgebiets in einer vordefinierten Tiefe im Siliziumcarbid-Wafer; Bonden der ersten Seite des Siliziumcarbid-Wafers an den Träger-Wafer; Unterziehen des Siliziumcarbid-Wafers, nach dem Bonden, einem thermischen Glühen, um den Siliziumcarbid-Wafer entlang des Delaminierungsgebiets zu spalten, wobei das Spalten zur Bildung einer Siliziumcarbidschicht, die an den Träger-Wafer gebondet bleibt, und einem verbleibenden Siliziumcarbid-Wafer führt, wobei die Siliziumcarbidschicht eine freiliegende Seite aufweist; Bilden mindestens eines Grabens in der Siliziumcarbidschicht, wobei der Graben Seitenwände aufweist; und Bilden eines Graphenmaterials auf mindestens einer der Seitenwände des Grabens und der freiliegenden Seite der Siliziumcarbidschicht.
  • Gemäß einer oder mehreren Ausführungsformen enthält ein Halbleiterbauelement eine Siliziumcarbidschicht mit einer ersten Seite und einer zweiten Seite, wobei die Siliziumcarbidschicht ferner Gräben an mindestens einer der ersten Seite und der zweiten Seite der Siliziumcarbidschicht aufweist, wobei die Gräben Seitenwände aufweisen; ein Graphenmaterial auf mindestens einer der ersten Seite und einer zweiten Seite der Siliziumcarbidschicht, das mindestens teilweise die Gräben bedeckt; ein Trägersubstrat, aufweisend eine erste Seite und eine zweite Seite, wobei das Trägersubstrat an die zweite Seite der Siliziumcarbidschicht gebondet ist, wobei das Trägersubstrat ferner Graphit aufweist.
  • Fachleute auf dem Gebiet werden zusätzliche Merkmale und Vorteile beim Lesen der folgenden Beschreibung und bei Betrachtung der beiliegenden Zeichnungen erkennen.
  • Figurenliste
  • Die Komponenten in den Figuren sind nicht unbedingt im Maßstab, da der Schwerpunkt vielmehr auf der Veranschaulichung der Prinzipien der Erfindung liegt. Ferner bezeichnen in den Figuren gleiche Bezugszeichen entsprechende Teile. In den Zeichnungen:
    • 1A bis 1C zeigen Prozesse eines Verfahrens zur Herstellung eines Halbleiterbauelements gemäß einer Ausführungsform.
    • 2A bis 2I zeigen Prozesse eines Verfahrens zur Herstellung eines Halbleiterbauelements gemäß einer Ausführungsform.
    • 3A bis 3B zeigen Prozesse eines Verfahrens zur Herstellung eines Halbleiterbauelements gemäß einer Ausführungsform.
    • 4A bis 4B zeigen Prozesse eines Verfahrens zur Herstellung eines Halbleiterbauelements gemäß einer Ausführungsform.
    • 5 zeigt Prozesse eines Verfahrens zur Herstellung eines Halbleiterbauelements gemäß einer Ausführungsform.
    • 6 zeigt ein Halbleiterbauelement gemäß einer Ausführungsform.
    • 7A und 7B zeigen ein Halbleiterbauelement gemäß einer Ausführungsform.
    • 8 zeigt Prozesse eines Verfahrens zur Herstellung eines Halbleiterbauelements gemäß einer Ausführungsform.
  • AUSFÜHRLICHE BESCHREIBUNG
  • In der folgenden ausführlichen Beschreibung wird auf die beiliegenden Zeichnungen Bezug genommen, die einen Teil derselben bilden und die zur Veranschaulichung von speziellen Ausführungsformen gezeigt sind, in welchen die Erfindung in die Praxis umgesetzt werden kann. In dieser Hinsicht wird richtungsbezogene Terminologie, wie „oben“, „unten“, „vorne“, „hinten“, „führend“, „nacheilend“ usw. in Bezug auf die Orientierung der beschriebenen Figur(en) verwendet. Da Komponenten der Ausführungsformen in zahlreichen verschiedenen Orientierungen positioniert sein können, wird die richtungsbezogene Terminologie zur Veranschaulichung verwendet und ist in keiner Weise einschränkend. Es ist klar, dass andere Ausführungsformen verwendet werden können und strukturelle oder logische Änderungen vorgenommen werden können, ohne vom Umfang der vorliegenden Erfindung abzuweichen. Die folgende ausführliche Beschreibung ist daher nicht in einem einschränkenden Sinn zu verstehen und der Umfang der vorliegenden Erfindung ist durch die beiliegenden Ansprüche definiert. Die beschriebenen Ausführungsformen verwenden eine spezielle Sprache, die nicht als Einschränkung des Umfangs der beiliegenden Ansprüche auszulegen ist.
  • Es ist klar, dass verschiedene beispielhafte Ausführungsformen, die hier beschrieben sind, miteinander kombiniert werden können, falls nicht ausdrücklich anderes hier angegeben ist. Zum Beispiel können Merkmale, die als Teil einer Ausführungsform dargestellt und beschrieben sind, in Verbindung mit Merkmalen von anderen Ausführungsformen verwendet werden, um eine weitere Ausführungsform zu erhalten. Es ist beabsichtigt, dass die vorliegende Beschreibung solche Modifizierungen und Variationen enthält.
  • Der Begriff „lateral“, wie in dieser Beschreibung verwendet, soll eine Orientierung parallel zur Hauptfläche eines Halbleitersubstrats beschreiben.
  • Der Begriff „vertikal“, wie in dieser Beschreibung verwendet, soll eine Orientierung beschreiben, die senkrecht zur Hauptfläche des Halbleitersubstrats angeordnet ist.
  • In dieser Beschreibung wird angenommen, dass eine zweite Oberfläche eines Halbleitersubstrats durch die untere oder Rückseitenfläche gebildet wird, während angenommen wird, dass eine erste Oberfläche durch die obere, vordere oder Hauptfläche des Halbleitersubstrats gebildet wird. Die Begriffe „oberhalb“ und „unterhalb“, wie in dieser Beschreibung verwendet, beschreiben daher eine relative Stelle eines Strukturmerkmals gegenüber einem anderen Strukturmerkmal unter Berücksichtigung dieser Orientierung.
  • Wenn auf Halbleiterbauelemente Bezug genommen wird, sind Bauelemente mit mindestens zwei Anschlüssen gemeint, für die ein Beispiel eine Diode ist. Halbleiterbauelemente können auch Bauelemente mit drei Anschlüssen sein, wie Feldeffekttransistoren (FET), bipolare Transistoren mit isoliertem Gate (IGBT), Sperrschicht-Feldeffekttransistoren (JFET) und Thyristoren, um einige zu nennen. Die Halbleiterbauelemente können auch mehr als drei Anschlüsse enthalten. Gemäß Ausführungsform sind Halbleiterbauelemente Leistungsbauelemente. Integrierte Schaltungen enthalten mehrere integrierte Bauelemente.
  • Spezielle Ausführungsformen, die hier beschrieben sind, beziehen sich auf Verbund-Wafer mit einem Graphitkern und insbesondere auf Verbund-Wafer mit einem Graphitkern, der aus turbostratischem oder amorphen oder isostatisch gepresstem, kristallinen Graphit besteht, ohne darauf beschränkt zu sein.
  • Das Halbleitermaterial kann aus jedem Halbleitermaterial bestehen, das zur Herstellung von Halbleiterbauelementen geeignet ist. Beispiele für solche Materialien enthalten, ohne darauf beschränkt zu sein, elementare Halbleitermaterialien wie Silizium (Si), Gruppe IV Verbindungshalbleitermaterialien, wie Siliziumcarbid (SiC) oder Siliziumgermanium (SiGe), binäre, ternäre oder quaternäre III-V Halbleitermaterialien, wie Galliumarsenid (GaAs), Galliumphosphid (GaP), Indiumphosphid (InP), Galliumnitrid (GaN), Aluminiumgalliumnitrid (AIGaN), Indiumgalliumphosphid (InGaPa) oder Indiumgalliumarsenidphosphid (InGaAsP), und binäre oder ternäre II-VI Halbleitermaterialien, wie Cadmiumtellurid (CdTe) und Quecksilbercadmiumtellurid (HgCdTe), um einige zu nennen. Die obengenannten Halbleitermaterialien werden auch als Homoübergangs-Halbleitermaterialien bezeichnet. Wenn zwei verschiedene Halbleitermaterialien kombiniert werden, wird ein Heteroübergangs-Halbleitermaterial gebildet. Beispiele für Heteroübergangs-Halbleitermaterialien enthalten, ohne darauf beschränkt zu sein, Silizium (SixC1-x) und SiGe-Heteroübergangs-Halbleitermaterial. Für Leistungshalbleiteranwendungen werden derzeit vorwiegend Si-, SiC- und GaN-Materialien verwendet. Die vorliegenden Ausführungsformen sind unter Bezugnahme auf SiC beschrieben.
  • Eine erste Ausführungsform eines Verfahrens zur Herstellung von Halbleiterbauelementen wird unter Bezugnahme auf 1A bis 1C beschrieben. Wie in 1A dargestellt, werden ein Siliziumcarbid-Wafer 100 mit einer ersten Seite 101 und einer zweiten Seite 102 und ein Träger-Wafer 110 mit einer ersten Seite 111 und einer zweiten Seite 112 bereitgestellt. Der Siliziumcarbid-Wafer 100 wird als Donor-Wafer verwendet, um eine dünne Siliziumcarbidschicht bereitzustellen, die vom Siliziumcarbid-Wafer 100 delaminiert werden soll. Das Delaminierungsgebiet, entlang welchem der Siliziumcarbid-Wafer 100 anschließend geteilt wird, ist in 1A durch die gestrichelte Linie 105 dargestellt.
  • Der Siliziumcarbid-Wafer 100 ist mit seiner ersten Seite 101 an die erste Seite 111 des Träger-Wafers 110 gebondet. Eine optionale Haftschicht, die in den 1A bis 1C nicht dargestellt ist, kann entweder auf einer ersten Oberfläche 101, 111 des Siliziumcarbid-Wafers 100 bzw. des Träger-Wafers110 oder auf beiden ersten Oberflächen 101, 111 gebildet werden.
  • Der derart erhaltene Verbund-Wafer, der durch Bonden des Siliziumcarbid-Wafers 100 an den Träger-Wafer 110 hergestellt wird, wird anschließend einem thermischen Glühen unterzogen, um den Siliziumcarbid-Wafer 100 entlang des Delaminierungsgebiets 105 zu spalten. Das Spalten führt zur Bildung einer Siliziumcarbidschicht 106, die an die erste Seite 111 des Träger-Wafers 110 gebondet ist, und zu einem verbleibenden Siliziumcarbid-Wafer 100a, der von der Siliziumcarbidschicht 106 gelöst ist. Das Spalten des Siliziumcarbid-Wafers 100 entlang des Delaminierungsgebiets 105 führt auch zur Bildung einer neuen ersten Seite 101a des verbleibenden Siliziumcarbid-Wafers 100a und einer freiliegenden Oberfläche oder Seite 106a der Siliziumcarbidschicht 106.
  • Der verbleibende Siliziumcarbid-Wafer 100a kann als Donor-Wafer zum Delaminieren einer weiteren Siliziumcarbidschicht wiederverwendet werden, die an einen anderen Träger-Wafer gebondet ist. Vor einer Wiederverwendung wird die neue erste Seite 101a poliert, um eine flache und glatte Oberfläche zu erhalten, die ein Bonden an einen weiteren Träger-Wafer erlaubt. Die freiliegende Seite 106a der Siliziumcarbidschicht 106 kann gegebenenfalls auch nach dem Spalten poliert werden.
  • In einem weiteren Prozess, wie zum Beispiel in 1C dargestellt, wird ein Graphenmaterial 130 auf der freiliegenden Seite 106a der Siliziumcarbidschicht 106 gebildet. Das Graphenmaterial 130 kann zum Beispiel durch oberflächliche Graphitisierung der Siliziumcarbidschicht 106 durch thermische Zersetzung bei hohen Temperaturen, typischerweise über 1100 °C oder sogar über 1200 °C gebildet werden. Ein typischer Temperaturbereich liegt zwischen 1200 °C und 1600 °C. Aufgrund seines höheren Dampfdrucks verdampft das Silizium aus der Siliziumcarbidschicht 106 und hinterlässt eine Dünnschicht aus Graphenmaterial auf der Oberseite der Siliziumcarbidschicht 106. Die Dicke des Graphenmaterials, d.h., die Anzahl einzelner Graphenschichten, kann durch Einstellen der Temperatur und Dauer des thermischen Zersetzungsprozesses und Wahl der freiliegenden SiC-Kristall-Wafer-Seite (C- oder Si-terminierte Oberfläche oder Seite) angepasst werden.
  • Da die oberflächliche Graphitisierung bei hohen Temperaturen ausgeführt wird, sollten der Träger-Wafer 110 und auch die Bindung (das Bonden) zwischen dem Träger-Wafer 110 und der Siliziumcarbidschicht 106 diesen Temperaturen standhalten. Der Träger-Wafer 110 enthält daher gemäß einer Ausführungsform ein hochtemperaturbeständiges Material. Ein vielversprechendes Material für den Träger-Wafer 110, das imstande ist, Temperaturen deutlich über 1200 °C standzuhalten, ist zum Beispiel Graphit. Gemäß einer Ausführungsform enthält der Träger-Wafer 110 daher Graphit, der leicht an den Siliziumcarbid-Wafer 100 gebondet werden kann. Andere mögliche Materialien enthalten Saphir oder Silizium. Gegebenenfalls kann die Temperatur der oberflächlichen Graphitisierung angesichts des Materials eingestellt werden, das für den Träger-Wafer 110 verwendet wird.
  • Die hier beschriebenen Prozesse erlauben eine kosteneffiziente Nutzung des Siliziumcarbid-Wafers 100, der mehrere Male einem Delaminierungsprozess zur Bildung separater Siliziumcarbidschichten 106 unterzogen werden kann, die jeweils an einem anderen Träger-Wafer 110 angebracht sind. Die Verschwendung von teurem Siliziumcarbidmaterial, die beim Rückpolieren der Siliziumcarbid-Wafer durch mechanische Mittel wie Schleifen oder Polieren auftritt, kann vermieden werden.
  • Außerdem kann das hochtemperaturbeständige Material des Träger-Wafers 110, wie Graphit oder Kohlenstoff, auch die dünne Siliziumcarbidschicht 106 während der Bearbeitung der Halbleiterbauelemente stützen, die häufig Hochtemperaturprozesse wie thermische Oxidation beinhaltet.
  • Zusätzlich zu seiner Fähigkeit den hohen Temperaturen während der Graphitisierung der Siliziumcarbidschicht 106 standzuhalten, hat Graphit, oder im Allgemeinen Kohlenstoff, einen Wärmeausdehnungskoeffizienten (CTE), der dem CTE von Siliziumcarbid ähnlich ist oder leicht an diesen angepasst werden kann, so dass eine mechanische Belastung, die durch die verschiedenen Wärmebehandlungen verursacht wird, minimiert werden kann. Gegebenenfalls kann eine Puffer- oder Haftschicht zwischen dem Träger-Wafer 110 und dem Siliziumcarbid-Wafer 100 bereitgestellt werden, um jede mechanische Spannung zwischen dem Siliziumcarbid-Wafer 100 oder der verbleibenden Siliziumcarbidschicht 106 und dem Träger-Wafer 100 weiter zu entlasten.
  • Unter Bezugnahme auf 2A bis 2I wird eine ausführlichere Beschreibung einer Ausführungsform eines Verfahrens zur Herstellung eines Halbleiterbauelements gegeben.
  • Kurz gesagt, es wird ein monokristalliner Halbleiter-Wafer 100 aus Siliziumcarbid mit einer ersten Seite oder ersten Oberfläche 101 und einer zweiten Seite oder zweiten Oberfläche 102, die gegenüber der ersten Seite 101 liegt, bereitgestellt.
  • In einem weiteren Prozess, wie in 2A dargestellt, werden Gasionen 104 wie Protonen in die erste Seite 101 des Siliziumcarbid-Wafers 100 in einer vordefinierten Tiefe implantiert. Die Implantationstiefe kann durch Auswahl der Implantationsenergie eingestellt werden. Die Implantationstiefe definiert eine Dicke d der Siliziumcarbidschicht 106 wie in der Folge ausführlicher beschrieben ist.
  • Die Implantation von Gasatomen oder Gasionen (z.B. Protonen) bewirkt jeweils die Bildung des Delaminierungsgebiets 105, das eine kontinuierliche Mikroblasenschicht oder mikroporöse Schicht sein kann, entlang welcher der Siliziumcarbid-Wafer 100 durch einen späteren Prozess delaminiert wird.
  • Gemäß einer Ausführungsform kann die Implantationsenergie zum Implantieren der Gasionen, insbesondere, wenn Protonen verwendet werden, 150 keV oder weniger sein. Bei dieser nicht sehr hohen Implantationsenergie ist die Generierung einer starken Röntgenstrahlung vergleichsweise gering, was für die verwendete Gerätschaft vorteilhaft ist. Bei Begrenzung der Implantationsenergie auf etwa 150 keV oder weniger ist keine zusätzliche Gerätschaft erforderlich. Außerdem verringert ein Begrenzen der Implantationsenergie auch die Energieauswirkung in das Halbleitermaterial und erlaubt somit eine Erhöhung der Implantationsdosis, d.h., eines Strahlstroms, zur Verringerung der Implantationsdauer. Es ist jedoch auch möglich, nach Wunsch höhere Implantationsenergien zu verwenden. Durch richtige Auswahl der Implantationsenergie kann die Stelle des Delaminierungsgebiets 105 und somit die Solldicke der Siliziumcarbidschicht 106 eingestellt werden.
  • Gemäß einer Ausführungsform entspricht die Implantationstiefe in Bezug auf die erste Seite 101 des Siliziumcarbid-Wafers 100 annähernd der endgültigen Dicke der Siliziumcarbidschicht 106 plus einem Prozessspielraum, der eine Dickenverringerung der Siliziumcarbidschicht 106 durch einen optionalen Polierprozess nach der Delaminierung berücksichtigt. Die gewünschte Dicke d hängt von der Blockierungsnennspannung des endgültigen Halbleiterbauelements ab, da eine höhere Blockierungsnennspannung ein dickeres Driftgebiet und somit eine dickere Siliziumcarbidschicht 106 erfordert. Ein beispielhafter Bereich für die Dicke d ist zwischen 350 und 500 µm.
  • Wenn die delaminierte Siliziumcarbidschicht 106 als Saatschicht zur Bildung einer Epitaxialschicht aus Siliziumcarbid auf der Siliziumcarbidschicht 106 verwendet wird, ist eine viel geringere Dicke d ausreichend. Zum Beispiel kann die Dicke d der Siliziumcarbidschicht 106 im Bereich von etwa 10 nm bis etwa 500 nm sein. Somit kann die Dicke der Delaminierungsschicht und somit der Siliziumcarbidschicht 106 viel geringer als die endgültige Dicke einer Bauelementschicht sein, die durch die Siliziumcarbidschicht 106 und die anschließend gebildete Epitaxialschicht gebildet wird. Dies verringert den Materialverbrauch aus dem Siliziumcarbid-Wafer 100 und somit die Herstellungskosten weiter.
  • In weiteren Prozessen, wie zum Beispiel in 2B dargestellt, kann eine optionale Haftschicht 108, 118 entweder auf der ersten Seite 101 des Siliziumcarbid-Wafers 100 oder auf der ersten Seite 111 des Träger-Wafers 110 gebildet werden. Es wäre auch möglich, entsprechende Haftschichten auf der ersten Seite 111 des Träger-Wafers 110 und auch auf der ersten Seite 101 des Siliziumcarbid-Wafers 100 zu bilden. Jede Haftschicht 108, 118 kann zum Beispiel etwa 50 nm bis etwa 500 nm dick sein. Die Haftschicht 108 kann vor oder nach der Bildung des Delaminierungsgebiets 105 gebildet werden.
  • Die auf der ersten Seite 101 des Siliziumcarbid-Wafers 100 gebildete Haftschicht 108 und die auf der ersten Seite 111 des Träger-Wafers 110 gebildete Haftschicht 118 können aus demselben oder einem anderen Material bestehen. Zum Beispiel kann die auf dem Träger-Wafer 110 gebildete Haftschicht 118 ein Material enthalten, das das Material des Träger-Wafers 110 während einer weiteren Bearbeitung schützt. Ein sauerstoffundurchlässiges Material ist ein spezielles Beispiel für die Haftschicht 118. In weiteren Ausführungsformen, die in der Folge beschrieben sind, bildet die Haftschicht 118 auch eine Schutzschicht, die den Träger-Wafer 110 vollständig einkapseln kann.
  • Die Haftschicht 108 kann eine elektrisch leitende Schicht sein. Dies ist vorteilhaft, wenn der Träger-Wafer 110 später als Rückseitenkontakt zum elektrischen Kontaktieren der Siliziumcarbidschicht 106 verwendet wird. Außerdem, selbst wenn der Träger-Wafer 110 letztendlich entfernt wird, kann die elektrisch leitende Haftschicht 108 die Bildung einer Rückseitenmetallisierung auf der Siliziumcarbidschicht 106 erleichtern.
  • Zum Bilden der Haftschicht 108 kann ein Carbid- und/oder ein Silicid-Bildungsmetall auf der ersten Seite 101 des Siliziumcarbid-Wafers 100 abgeschieden werden, der anschließend einer thermischen Behandlung unterzogen wird, um eine Reaktion des Metalls mit dem Siliziumcarbid des Siliziumcarbid-Wafers 100 zu erlauben. Die Abscheidungsdicke für das Metall kann vergleichsweise gering sein, da die Hauptfunktion des Metalls die Bildung eines Metallsilicids oder eines Metallcarbids ist, die beide eine Bindung (ein Bonden) an den Träger-Wafer 110 erleichtern.
  • Die Menge an abgeschiedenem Metall kann so eingestellt werden, dass das meiste oder das gesamte abgeschiedene Metall mit dem Siliziumcarbid reagiert, sodass im Wesentlichen kein reines Metall nach der thermischen Behandlung verbleibt.
  • Gemäß einer Ausführungsform ist das Carbid- und Silicid-Bildungsmetall ein Übergangsmetall aus einer von Gruppen 4 bis 10 des Periodensystems mit dieser Eigenschaft. Zum Beispiel kann das Carbid- und Silicid-Bildungsmetall mindestens ein Element enthalten oder sein, das ausgewählt ist aus der Gruppe bestehend aus Mo, Ta, Nb, V, Ti, W, Ni, AI, Cu, V und Cr. Insbesondere sind Ti, Mo und W aufgrund ihrer hohen Temperaturfestigkeit vorteilhaft. Weitere geeignete Materialien sind Metall-Silizium-Doppelschichten oder andere Metallverbindungen, die zur Bildung von Carbid und Silicid imstande sind.
  • Die Haftschicht 108 kann mehrere verschiedene Zwischenschichten enthalten. Insbesondere kann die Haftschicht 108 Reaktionsprodukte des Carbid- und Silicid-Bildungsmetalls mit dem Siliziumcarbid-Wafer 100 enthalten, z.B. mindestens eine Carbidphase und / oder mindestens eine Silicidphase. Wenn zum Beispiel das Carbid- und Silicid-Bildungsmetall Mo ist, können die Phasen eine oder mehrere von MoCSi-, MoSi- und MoC-Phasen enthalten. Im Allgemeinen können diese Phasen durch nur mäßiges Erwärmen des Siliziumcarbid-Wafers 100 (auf weniger als 700 °C, z.B. im Bereich von 500-700 °C) erhalten werden und die resultierende Carbidphase und/oder Silicidphase sind dennoch im Allgemeinen äußerst temperaturbeständig und gut für die weiteren Bearbeitungsschritte und Arbeitsbedingungen, selbst bei hoher Temperatur geeignet.
  • Gemäß einer Ausführungsform ist die Haftschicht 108 elektrisch leitend und hat insbesondere eine Widerstandsfähigkeit von weniger als 10-3 Ω·m.
  • Die Verwendung einer elektrisch leitenden Haftschicht 108, die aus einem Metallcarbid und/oder Metallsilicid gebildet ist, ist insbesondere bei Verwendung eines Graphit-Träger-Wafers vorteilhaft, da solche Haftschichten eine zuverlässige und elektrisch leitende Verbindung zwischen dem Siliziumcarbid-Wafer 100 und dem Träger-Wafer 110 bereitstellen.
  • Die Bildung einer Haftschicht unter Verwendung eines Carbid- und Silicid-Bildungsmetalls ist ausführlicher in US 2014/0225125 A1 beschrieben, das hiermit zum Zwecke der Bezugnahme zitiert wird.
  • Gemäß einer weiteren Ausführungsform kann die Haftschicht 108 eine elektrisch isolierende Schicht sein, zum Beispiel eine Siliziumoxidschicht, die auch eine Bindung (ein Bonden) an den Träger-Wafer 100 erleichtert.
  • Gemäß einer weiteren Ausführungsform ist die Haftschicht 108 eine Klebehaftschicht. Die Klebehaftschicht kann unter Verwendung eines Keramik-Bildungspolymers wie eines SiC-Keramik-Bildungspolymervorläufers gebildet werden, zum Beispiel eines organischen Adhäsionsvorläufers. Die SiC-Keramik-Haftschicht 108 kann polykristallin sein. Ein spezielles Beispiel eines SiC-Keramik-Bildungspolymervorläufers ist ein Carbosilan wie Allyl-hydrido-polycarbosilan, das besonders nützlich zum Bonden von Siliziumcarbid an Graphit ist. Dieser SiC-Keramik-Bildungspolymervorläufer erlaubt eine Klebebindung und wird zusätzlich während der Bindung (des Bondens) durch Pyrolisation bei hoher Temperatur zu polykristallinem Siliziumcarbid umgesetzt. Die Haftschicht 108 wird somit eine SiC-Schicht, die mechanische Belastung aufgrund einer CTE-Fehlanpassung minimiert und eine niederohmige Verbindung zwischen der Siliziumcarbidschicht 106 und dem Graphitmaterial des Träger-Wafers 110 garantiert.
  • Die Bildung einer Klebebindung unter Verwendung von zum Beispiel einer Haftschicht, die aus einem SiC-Keramik-Bildungspolymervorläufer gebildet ist, ist ausführlicher in US 2015/0171045 A1 und DE 10 2014 118 336 A1 erklärt, die hiermit zum Zwecke der Bezugnahme zitiert werden.
  • In einem weiteren Prozess, wie in 2C dargestellt, ist der Silizium-Wafer 110 mit seiner ersten Seite 101, oder mit der optionalen Haftschicht 108, die auf der ersten Seite 101 des Siliziumcarbid-Wafers 100 gebildet ist, an die ersten Seite 111, oder an die optionale Haftschicht 118, des Träger-Wafers 110 gebondet. Die Bindung (das Bonden) umfasst typischerweise eine thermische Behandlung bei einer Temperatur, die niedriger als die Temperatur ist, die für die anschließende Delaminierung der Siliziumcarbidschicht 106 erforderlich ist, sodass die Bindung (das Bonden) die Integrität des Siliziumcarbid-Wafers 100 nicht beeinträchtigt.
  • Es können unterschiedliche Prozesse zum Bonden verwendet werden. Beispiele sind eine Klebebindung unter Verwendung einer Klebehaftschicht 108 und/oder einer Klebehaftschicht 118, reaktive Bindung oder Diffusionsbindung. Die reaktive Bindung kann auch eine Bildung einer dünnen Metallschicht auf einer oder auf jeder der ersten Seite 101 des Siliziumcarbid-Wafers 100 und der ersten Seite 111 des Träger-Wafers 110 beinhalten. Während der thermischen Behandlung reagiert das abgeschiedene Metall mit dem Siliziumcarbid und dem Material, wie Graphit, des Träger-Wafers 110.
  • Die thermische Behandlung für eine Bindung (ein Bonden) des Träger-Wafers 110 am Siliziumcarbid-Wafer 100 kann auch als erstes thermisches Glühen bezeichnet werden, das bei einer ersten Temperatur oder in einem ersten Temperaturbereich ausgeführt wird.
  • In einem anschließenden Prozess, wie in 2D dargestellt, wird eine thermische Behandlung zum Delaminieren der Siliziumcarbidschicht 106 vom Siliziumcarbid-Wafer 100 bei einer höheren Temperatur ausgeführt. Das Delaminierung erfolgt entlang des zuvor gebildeten Delaminierungsgebiets 105. Die weitere thermische Behandlung kann auch als ein zweites thermisches Glühen bezeichnet werden, das bei der zweiten Temperatur oder in einem zweiten Temperaturbereich ausgeführt wird, die höher als die erste Temperatur bzw. der höher als der erste Temperaturbereich ist. Gemäß einer Ausführungsform kann die Temperatur für die Delaminierung oder Teilung zwischen 600 °C und 1200 °C sein.
  • Infolge der weiteren thermischen Behandlung oder des zweiten thermischen Glühens wird der Siliziumcarbid-Wafer 100 entlang des Delaminierungsgebiets 105 geteilt, sodass der Siliziumcarbid-Wafer 100 in einen verbleibenden Siliziumcarbid-Wafer 100a und eine dünne Siliziumcarbidschicht 106 geteilt wird, die an die erste Seite und/oder die Haftschicht oder Haftschichten 108/118 gebondet bleibt.
  • Der verbleibende Siliziumcarbid-Wafer 100a hat eine neu gebildete erste Seite 101a, die anschließend einem Polierprozess unterzogen wird, um eine glatte Oberfläche bereitzustellen, die an einen anderen Träger-Wafer 100 gebondet werden kann.
  • Die Siliziumcarbidschicht 106 hat eine freiliegende Seite 106a oder eine Spaltungsfläche, die durch das zuvor gebildete Delaminierungsgebiet 105 definiert ist. Daher entspricht die Dicke d der Siliziumcarbidschicht 106 annähernd der Tiefe d, wo das Delaminierungsgebiet 105 gebildet wurde.
  • Die freiliegende Seite 106a der Siliziumcarbidschicht 106 wird typischerweise auch poliert, um eine glatte Oberfläche für die Weiterbearbeitung, wie Bildung einer Epitaxialschicht, zu erhalten.
  • Der Delaminierungsprozess, wie hier beschrieben, ist für Leistungsbauelemente auf der Basis von SiC attraktiv. Beispiele sind Dioden, J-FETs, IGBTs, MOSFETs, SiC-SOI-Bauelemente usw. Der Prozess beginnt mit einem Bereitstellen eines Siliziumcarbid-Wafers 100 und einer Bildung einer optionalen Haftschicht, die isolierend oder elektrisch leitend sein kann. Nach dem Delaminieren kann der Siliziumcarbid-Wafer 100 mehrere Male wiederverwendet werden, wobei bei jeder Verwendung des Wafers seine Dicke um das Ausmaß verringert wird, das der Dicke der Siliziumcarbidschicht 106 entspricht, die am jeweiligen Träger-Wafer 110 angeheftet verbleibt.
  • Die Bildung der Delaminierung 105 und der Delaminierungsprozess sind ausführlicher in US 2014/0335676 A1 und DE 10 2011 054 035 A1 beschrieben, die hiermit zum Zwecke der Bezugnahme zitiert werden.
  • Der Prozess kann durch Bilden von Gräben 107 in der Siliziumcarbidschicht 106 fortgesetzt werden, wie in 2E und 2F dargestellt. Eine Maskenschicht 121 kann auf die freiliegende Seite 106a der Siliziumcarbidschicht 106 abgeschieden werden, wobei die Maskenschicht 121 Öffnungen 122 enthält, wo die Gräben 107 gebildet werden sollen. Die Gräben 107 werden unter Verwendung eines anisotropischen Ätzprozesses in der Siliziumcarbidschicht 106 gebildet, sodass sie sich entweder vollständig durch die Siliziumcarbidschicht 106 oder bis zu einer bestimmten Tiefe erstrecken, die zum Beispiel durch passende Auswahl der Ätzzeit eingestellt werden kann. Anschließend wird die Maskenschicht 121 entfernt.
  • Die Gräben 107 werden typischerweise gebildet, wenn vertikale Leistungsbauelemente wie FETs und IGBTs vom Grabenstrukturtyp gefertigt werden. Andere vertikale Leistungsbauelemente könnten keine Gräben brauchen, wie Dioden. Die Bildung der Gräben 107 ist daher optional.
  • In einem weiteren Prozess, wie in 2G dargestellt, wird ein Graphenmaterial 130 auf freiliegenden Gebieten der Siliziumcarbidschicht 106 gebildet, die die Gräben 107 enthalten. Die Gräben 107 enthalten einen Boden und Seitenwände. Der Boden der jeweiligen Gräben 107 kann durch das Material der Haftschicht 108/118 oder durch den Träger-Wafer 110 gebildet werden, wenn zuvor keine Haftschicht gebildet wurde, wenn die Gräben 107 so geätzt wurden, dass sie sich vollständig durch die Siliziumcarbidschicht 106 erstrecken. Wenn das Ätzen der Gräben 107 so ausgeführt wurde, dass das Ätzen bei einem bestimmten Abstand zur ersten Seite 106a der Siliziumcarbidschicht 106 stoppt, wird der Boden der jeweiligen Gräben 107 durch Material der Siliziumcarbidschicht 106 gebildet.
  • Zum Bilden des Graphenmaterials 130 wird ein Hochtemperaturprozess angewendet, um das Siliziumcarbid an den freiliegenden Oberflächen der Siliziumcarbidschicht 106, d.h., an der freiliegenden Seite 106a und mindestens an den Seitenwänden der Gräben 107 zu zersetzen. Dieser Hochtemperaturprozess kann als drittes thermisches Glühen bezeichnet werden.
  • Der Hochtemperaturprozess kann zwei Schritte enthalten, die unterschiedliche Funktionen haben. Der erste Schritt, der ein Hochtemperaturschritt ist, zersetzt Siliziumcarbid oberflächlich durch Verdampfen von Silizium, wobei eine oder mehrere einzelne Graphenschichten an der Oberfläche der Siliziumcarbidschicht 106 verbleiben. Ein typischer Temperaturbereich für den ersten Schritt kann zwischen 1100 °C und 1600 °C, typischerweise zwischen 1150 °C und 1600 °C und noch typischerweise zwischen 1200 °C und 1600 °C liegen. Der zweite Schritt dient zum Entkoppeln der zuvor gebildeten einen oder mehreren einzelnen Graphenschichten von der Siliziumcarbidschicht 106. Ein Entkoppeln bedeutet, dass verbleibende kovalente Bindungen und nicht abgesättigte Bindungen zwischen den gebildeten Graphenschichten und dem Siliziumcarbidmaterial eliminiert werden.
  • Gemäß einer Ausführungsform kann der Hochtemperaturschritt bei einer Temperatur zwischen 1200 °C und 1400 °C unter Vakuum ausgeführt werden. Gemäß einer anderen Ausführungsform, die eine andere Option für den Hochtemperaturschritt darstellt, wird eine thermische Behandlung in einer inerten Atmosphäre wie Argon bei einer Temperatur zwischen 1400 °C und 1650 °C ausgeführt. Die thermische Behandlung unter einer Argonatmosphäre ist vorteilhaft, da sie kein niederes Vakuum erfordert und ein Graphen höherer Qualität aufgrund der höheren Bildungstemperatur liefert.
  • Der erste Hochtemperaturschritt führt, abhängig von der Dauer und Temperatur, zur Bildung mindestens einer Graphenschicht auf der Siliziumcarbidschicht 106. Genauer gesagt, typischerweise wird eine sogenannte Null-Schicht-Graphenschicht gebildet, die nicht vollständig alle physikalischen Eigenschaften von Graphen aufweisen kann, die aber eine Grenzflächenschicht zwischen dem Siliziumcarbid der Siliziumcarbidschicht 106 und der weiteren Graphenschicht bildet.
  • Typischerweise werden mindestens eine Graphenschicht, noch typischer mindestens zwei Graphenschichten gebildet. Zwei Graphenschichten übereinandergelegt zeigen eine Bandlücke, wenn ein elektrisches Feld vertikal zu den Graphenschichten zugleitet wird (die elektrischen Feldlinien sind vertikal zu den Graphenschichten). Die derart erzeugte Bandlücke kann einen Stromfluss entlang den Graphenschichten verhindern. Diese Bandlücke verschwindet, wenn das elektrische Feld ausgeschaltet wird, sodass eine Graphenschicht, oder Graphenschichten, zur Bildung eines steuerbaren Kanalgebiets unter einem Gate-Dielektrikum verwendet werden kann/können. Die Halbleiterbauelemente mit der mindestens einen Graphenschicht, die in das Kanalgebiet eingegliedert ist, sind selbstleitende (im Normalfall eingeschaltete) Bauelemente, da der Kanal nur blockiert ist, wenn eine Spannung an die Gate-Elektrode angelegt wird, um ein elektrisches Feld zu erzeugen. Die erzeugte Bandlücke kann zum Beispiel bis zu 200 meV sein.
  • Gemäß einer Ausführungsform enthält das auf der Siliziumcarbidschicht 106 gebildete Graphenmaterial 130 mindestens eine, typischerweise mindestens zwei Graphenschichten und in insbesondere bis zu zehn Graphenschichten. Wenn auf eine Graphenschicht Bezug genommen wird, ist eine einzelne Graphenschicht gemeint. Somit kann das Graphenmaterial 130 mindestens zwei einzelne Graphenschichten enthalten. Graphenmaterial, das mindestens zwei einzelne Graphenschichten enthält, kann vorteilhaft als leitende Kanäle verwendet werden, die eine Leitfähigkeit aufweisen, die leicht durch Anlegen einer Gate-Spannung an eine Gate-Elektrode gesteuert werden kann, die nahe dem Graphenmaterial angeordnet ist.
  • Die Anzahl der Graphenschichten, die auf der Siliziumcarbidschicht 106 gebildet ist, kann zusätzlich zur Temperatur und der Dauer des Glühens auch durch die Art der Kristallebene der Siliziumcarbidschicht 106 beeinflusst werden. Typischerweise hat Siliziumcarbid sogenannte Grundebenen mit zwei verschiedenen Oberflächenterminierungen, die als Si-terminierte Seite und C-terminierte Seite bezeichnet werden können. Einschichtiges Graphen kann insbesondere an der Si-terminierten Seite gebildet werden, während mehrschichtiges Graphen leichter an der C-terminierten Seite gebildet werden kann. Wenn eine einzelne Graphenschicht auf der C-terminierten Seite der Siliziumcarbidschicht 106 gebildet werden soll, kann ein sanfter Rückätzungsschritt, zum Beispiel in Sauerstoff, angewendet werden, um einzelne Graphenschichten zu entfernen.
  • Gemäß einer Ausführungsform ist die freiliegenden Seite 106a der Siliziumcarbidschicht 106 die C-terminierte Seite und das Graphenmaterial 130 enthält mindestens zwei Graphenschichten. Die Orientierung der Siliziumcarbidschicht 106 bestimmt, welche von der Si-terminierten Seite und der C-terminierten Seite die freiliegende Seite 106a ist. Die Orientierung kann vor dem Bonden gewählt werden.
  • Der zweite Schritt zur Entfernung nicht abgesättigter Bindungen zwischen den Siliziumcarbid- und den Graphenschichten kann in einer wasserstoffhaltigen Atmosphäre bei einer Temperatur zwischen 100 °C und 500 °C, typischerweise bei einer Temperatur um 300 °C ausgeführt werden. Es wäre jedoch auch möglich, die Siliziumcarbidschicht 106 nach dem ersten Hochtemperaturschritt einem zweiten Schritt bei einer höheren Temperatur als 500 °C auszusetzen.
  • Eine Alternative zum zweiten Schritt in Wasserstoffatomsphäre ist eine Implantation von Silizium, die auch die nicht abgesättigten Bindungen zwischen dem Siliziumcarbid und dem zuvor gebildeten Graphenmaterial 130 entfernen kann.
  • Ein möglicher Prozess zur Bildung des Graphenmaterials 130 kann einen ersten Schritt in Argonatmosphäre und einen zweiten Schritt in Wasserstoffatmosphäre enthalten, wie zuvor beschrieben.
  • 2G zeigt, dass das Graphenmaterial 130, das mindestens eine, typischerweise mindestens zwei Graphenschichten, enthält, auf allen freiliegenden Oberflächengebieten der Siliziumcarbidschicht 106 gebildet ist. Falls die Bildung in gewissen Oberflächengebieten nicht erwünscht ist, kann eine hochtemperaturbeständige Maske gebildet werden, um eine Bildung von Graphen in den Gebieten zu verhindern, die durch die Maske bedeckt sind. Da jedoch die Anzahl verfügbarer Materialien, die der Temperatur der Graphitisierung widerstehen können, begrenzt ist, ist es günstiger, zuerst das Graphenmaterial 130 auf der gesamten Oberfläche der Siliziumcarbidschicht 106 zu bilden, einschließlich in den Gräben 107, und dann das Graphenmaterial 130 von den jeweiligen Gebieten zu entfernen, wo kein Graphenmaterial 130 erwünscht ist.
  • Dies ist als Beispiel in 2H dargestellt, die die Bildung entsprechender Masken 125, gefolgt von einem Ätzprozess zur Entfernung des Graphenmaterials 130 von der freiliegenden Seite 106a der Siliziumcarbidschicht 106 zeigt. Typischerweise wird das Graphenmaterial 130 nur in beabsichtigten Gebieten belassen, da es sonst Bauelementeigenschaften des fertigen Halbleiterbauelements beeinträchtigen könnten.
  • Der Träger-Wafer 110, der die Haftschicht 108/118 enthält, kann letztendlich entfernt werden, typischerweise nach Fertigstellung der jeweiligen Halbleiterbauelemente. Die Entfernung des Träger-Wafers 110 führt zu einem Freilegen der zuvor ersten Seite 101 des Siliziumcarbid-Wafers 100, wobei diese erste Seite auch als die zweite Seite 106b der Siliziumcarbidschicht 106 bezeichnet wird.
  • Wenn der Träger-Wafer 110 Kohlenstoff oder Graphit enthält, kann der Träger-Wafer 110 leicht in einer oxidierenden Atmosphäre entfernt werden. Eine vollständige Entfernung des Träger-Wafers ist jedoch nicht erforderlich. Gemäß einer Ausführungsform wird der Träger-Wafer 110 nur teilweise durch Verringerung seiner Dicke entfernt.
  • Falls gewünscht, können entsprechende Metallisierungs- und Passivierungsschichten auf der zweiten Seite 106b und der freiliegenden Seite 106a gebildet werden, die auch als die erste Seite 106a der Siliziumcarbidschicht 106 bezeichnet wird. Die Bildung einer separaten Metallisierungsschicht auf der zweiten Seite 106b kann nicht erforderlich sein, wenn der Träger-Wafer 110 angeheftet bleibt und elektrisch leitend ist. Es ist jedoch auch möglich, eine Metallisierungsschicht entweder auf dem Träger-Wafer 110 oder auf einem teilweise entfernten Träger-Wafer 110 zu bilden.
  • Unter Bezugnahme auf 3A und 3B werden Modifizierungen der oben beschriebenen Prozesse erklärt.
  • Gemäß einer Ausführungsform enthält der Träger-Wafer 110 einen Graphitkern 103 und eine Schutzschicht 118, die typischerweise den Graphitkern 103 vollständig einkapselt und somit schützt. Der Graphitkern 103 kann aus turbostratischem oder amorphem oder vom Benutzer statisch gepresstem, kristallinen Graphit bestehen. Ein solcher Graphit hat eine ausreichend hohe mechanische Stabilität, um die Siliziumcarbidschicht 106 während der Bearbeitung zu stützen. Graphit hat ferner einen ähnlichen CTE wie SiC, eine gute thermische Leitfähigkeit und eine hohe elektrische Leitfähigkeit.
  • Der Graphitkern 103 kann durch Formen einer Zusammensetzung gebildet werden, die mindestens eines von Kohlenstoffpulver und Pech enthält, gefolgt von thermischen Behandlungen zur Umsetzung der Formungszusammensetzung in Graphit. Die thermischen Behandlungen können einen Bindungslösungsschritt bei einer Temperatur von etwa Raumtemperatur bis etwa 600 °C enthalten, um Zusatzstoffe wie Bindemittel aus der Formungszusammensetzung zu entfernen, gefolgt von einer thermischen Behandlung bei etwa 500 °C bis etwa 1000 °C oder noch höher, um die Formungszusammensetzung in ein Graphitmaterial umzusetzen.
  • Die Bildung eines Träger-Wafers 110, der einen Graphitkern 103 enthält, ist ausführlicher in den obengenannten US 2014/0335676 A1 und DE10 2011 054 035 A1 erklärt, die hiermit zum Zwecke der Bezugnahme zitiert werden.
  • Graphit ist jedoch für eine Oxidation anfällig und sollte angemessen geschützt werden. Für diesen Zweck ist die Schutzschicht 118 bereitgestellt. Ein Beispiel für ein geeignetes Material für die Schutzschicht 118 ist polykristallines Siliziumcarbid, das durch verschiedene Prozesse auf der Oberfläche des Graphitkerns 103 gebildet werden kann.
  • Eine erste Option, gemäß einer Ausführungsform, ist die Abscheidung von Silizium auf dem Kern 103 des Träger-Wafers 110 und dann Unterziehen des abgeschiedenen Siliziums einer Wärmebehandlung, die eine Reaktion des abgeschiedenen Siliziums mit dem Graphit des Kerns 103 bewirkt, um die polykristalline SiC-Schicht zu bilden. Die Wärmebehandlung wird typischerweise bei einer Temperatur über 1200 °C, zum Beispiel zwischen 1500 °C und 1600 °C ausgeführt.
  • Eine zweite Option, gemäß einer Ausführungsform, ist die Abscheidung von Siliziumcarbid auf dem Kern 103, zum Beispiel durch chemische Dampfabscheidung. Ein Polycarbosilan kann als Vorläufer zur Bildung der Schutzschicht 118 aus Siliziumcarbid verwendet werden.
  • Die Verwendung von Siliziumcarbid als Material für die Schutzschicht 118 erleichtert eine Bindung (ein Bonden) zwischen dem Träger-Wafer 110 und dem Siliziumcarbid-Wafer 100, sodass keine zusätzliche Haftschicht 108 erforderlich sein kann.
  • Alternativ kann die Schutzschicht eine Siliziumnitrid- (Si3N4) Schicht oder eine Siliziumdioxid- (SiO2) Schicht sein.
  • Obwohl Graphit für eine Oxidation anfällig ist, kann eine Schutzschicht nicht notwendig sein, wenn keine oxidativen Prozesse in der Bearbeitung der Halbleiterbauelemente enthalten sind. Die Passivierungsschicht 118 ist daher optional.
  • 3A zeigt auch eine weitere Variation in Bezug auf die Siliziumcarbidschicht 106. Wie oben erwähnt, kann eine epitaktische Siliziumcarbidschicht 109 auf der freiliegenden Seite 106a der Siliziumcarbidschicht 106 gebildet werden. Die Dicke der Epitaxialschicht 109 kann signifikant größer sein als die Dicke der Siliziumcarbidschicht 106, die vorwiegend als Saatschicht für die Epitaxialschicht 109 dient.
  • Der Epitaxialprozess kann unter hohen Temperaturen bis etwa 1500 °C ausgeführt werden. Die Epitaxialschicht 109 kann eine Dicke von etwa 0,1 µm bis etwa 1000 µm haben, insbesondere von etwa 0,1 µm bis etwa 500 µm, insbesondere von etwa 0,1 µm bis etwa 300 µm. Weitere spezielle Bereich sind von etwa 0,1 µm bis etwa 100 µm oder in einem Bereich von etwa 1 µm bis etwa 20 µm. Die Epitaxialschicht 109 kann während der Abscheidung in-situ dotiert werden. Typischerweise wird die Epitaxialschicht 109 mit einer Dotierungskonzentration von etwa 1013 Dotierungsatomen pro cm3 bis etwa 1018 Dotierungsatomen pro cm3 n-dotiert. Alternativ kann die Epitaxialschicht 109 nach Wunsch auch p-dotiert werden oder kann während der Epitaxialabscheidung in-situ dotiert werden, um ein Dotierungsprofil unterschiedlicher Dotierungskonzentration zu haben.
  • Die Siliziumcarbidschicht 106 hat typischerweise dieselbe Leitfähigkeitsart wie die Epitaxialschicht 109, wenn unipolare Bauelemente wie Feldeffekttransistoren gebildet werden. Im Fall von bipolaren Bauelemente wie IGBTs kann die Siliziumcarbidschicht 106 eine Leitfähigkeitsart aufweisen, die der Leitfähigkeitsart der Epitaxialschicht 109 entgegengesetzt ist.
  • 3A zeigt ferner, dass die Gräben 107 nur in der Epitaxialschicht 109 gebildet sind und sich nicht vollständig durch den Schichtenstapel erstrecken, der durch die Siliziumcarbidschicht 106 und die Epitaxialschicht 109 gebildet ist. Das Graphenmaterial 130 wird daher auf der freiliegenden Oberfläche 109a der Epitaxialschicht 109 und auf den Seitenwänden und Böden der entsprechenden Gräben 107 gebildet. Der Schichtenstapel, der durch die epitaktische Siliziumcarbidschicht 109 und die Siliziumcarbidschicht 106 gebildet ist, kann gemäß hier beschriebenen Ausführungsformen auch als Siliziumcarbidschicht bezeichnet werden, die am Träger-Wafer 110 angeheftet ist. Die freiliegende Oberfläche 109a der Epitaxialschicht 109 bildet somit die obere oder erste Oberfläche des kombinierten Siliziumcarbidmaterials, das an den Träger-Wafer 110 gebondet ist.
  • 3B zeigt den Schichtstapel, der durch beide Siliziumcarbidschichten 106 und 109 gebildet ist, gegebenenfalls nach Entfernen des Träger-Wafers 110.
  • Unter Bezugnahme auf 4A und 4B werden weitere Variationen der oben beschriebenen Prozesse erklärt.
  • 4A zeigt die Bildung von Graphenmaterial 131 auf der ersten Seite 101 des Siliziumcarbid-Wafers 100 vor dem Bonden gemäß einer Ausführungsform. Der Träger-Wafer 110 kann entweder direkt an das Graphenmaterial 131 oder durch eine optionale Haftschicht 118 gebondet werden, die auch die oben beschriebene Schutzschicht 118 bilden kann. Das Graphenmaterial 131 kann auch eine Haftschicht 118 bilden.
  • 4B zeigt das Bonden unter Verwendung einer Haftschicht 118. Die Haftschicht 118 kann jedoch auch weggelassen werden, sodass das auf der ersten Seite 101 des Siliziumcarbid-Wafers 100 befestigte Graphenmaterial 131 in direkten Kontakt mit dem Material des Träger-Wafers 110 kommt. Wenn Graphit als das Hauptmaterial für den Träger-Wafer 110 verwendet wird, wird typischerweise eine Schutzschicht wie zuvor beschrieben gebildet.
  • Das Graphenmaterial 131 kann auf der Siliziumcarbidschicht 106 selbst nach einer optionalen Entfernung des Träger-Wafers 110 verbleiben und kann als hoch leitende, rückseitige Elektrode auf der zweiten Seite der Siliziumcarbidschicht 106 verwendet werden. Zusätzlich dazu kann das Graphenmaterial 131 auch eine Barriere gegen Metallspiking oder Silicidierung bilden, wenn eine zusätzliche Metallisierung auf dem Graphenmaterial 131 gebildet wird. Eine zusätzliche Metallisierung kann zum Beispiel Aluminium und oder Kupfer enthalten.
  • Das auf der ersten Seite 101 des Siliziumcarbid-Wafers 100 gebildete Graphenmaterial 131 kann auch als das erste Graphenmaterial bezeichnet werden, während das Graphenmaterial 130, das auf der freiliegenden Seite 106a der delaminierten Siliziumcarbidschicht 106 oder der ersten Seite 109a der Epitaxialschicht 109 gebildet ist, als ein zweites Graphenmaterial bezeichnet werden kann.
  • Die in 2C bis 2I dargestellten Prozesse können den in 4B dargestellten Prozessen folgen, so dass Graphen auch auf der freiliegenden Seite 106a der Siliziumcarbidschicht 106 gebildet werden kann. Die Siliziumcarbidschicht 106 kann daher ein entsprechendes Graphenmaterial 130, 131 auf ihren beiden Seiten haben. Es ist natürlich möglich, zusätzlich die Prozesse aufzunehmen, die in 3A und 3B dargestellt sind.
  • Eine weitere Ausführungsform ist unter Bezugnahme auf 5 beschrieben.
  • Helium oder Protonen 137 können in die freiliegende Seite 106a der Siliziumcarbidschicht 106, oder in die freiliegende Seite 109a der epitaktischen Siliziumcarbidschicht 109 implantiert werden, wenn eine solche Epitaxialschicht gebildet wurde. Die Implantationsdosis kann in einem Bereich von 1011 cm-2 bis 1013 cm-2 liegen. Implantierte Heliumprotonen bilden akzeptorartige Defekte, was zu einer teilweisen oder vollständigen Kompensation oder sogar Überkompensation der Hintergrunddotierung vom n-Typ des Siliziumcarbidmaterials der Siliziumcarbidschicht 106 bzw. der Siliziumcarbidepitaxialschicht 109 führt. Die teilweise oder vollständige Kompensation der Hintergrunddotierung führt zu einem Anstieg des elektrischen Widerstands jener Siliziumcarbidmaterialabschnitte, die von der Helium- oder Protonimplantation betroffen sind. Diese betroffenen Materialabschnitte werden daher schwach leitend oder sogar elektrisch isolierend gemacht, sodass eine elektrisch isolierende Region an der Grenzfläche zwischen dem Graphenmaterial 130 und dem Siliziumcarbidmaterial der entsprechenden Schicht 106 bzw. 109 gebildet werden kann.
  • Unter Verwendung der obengenannten Methode ist es möglich, eine defektfreie Graphenschicht, oder defektfreie Graphenschichten, auf isolierendem Material zu bilden.
  • 6 zeigt ein Halbleiterbauelement, das durch Prozesse gemäß einer Ausführungsform gebildet wird. Insbesondere zeigt 6 die Bildung eines unipolaren Halbleiterbauelements mit Gräben.
  • Eine Siliziumcarbidschicht 206 mit einer ersten Seite 206a und einer zweiten Seite 206b enthält, von der ersten Seite 206a zur zweiten Seite 206b, ein hoch n-dotiertes Sourcegebiet 241, ein p-dotiertes Bodygebiet 242, ein schwach n-dotiertes Driftgebiet 243, und ein hoch n-dotiertes Draingebiet 245. Die Dotierungskonzentration des Driftgebiets 243 kann der Hintergrunddotierung des Siliziumcarbid-Wafers entsprechen, von dem die Siliziumcarbidschicht 206 zuvor delaminiert wurde. Da die zweite Seite 206b der Siliziumcarbidschicht 206 der vorherigen ersten Seite des Siliziumcarbid-Wafers entspricht, kann das Draingebiet 245 vor dem Bonden des Siliziumcarbid-Wafers an den Träger-Wafer 210 gebildet werden.
  • Das Bodygebiet 242 und das Sourcegebiet 241 werden typischerweise in dieser Reihenfolge nach Delaminieren und Polieren der freiliegenden Seite der Siliziumcarbidschicht 206 gebildet, wobei die freiliegende Seite nun die erste Seite 206a der Siliziumcarbidschicht 206 bildet. Es ist möglich, das Bodygebiet 242 und das Sourcegebiet 241 entweder vor oder nach dem Ätzen der Gräben 207 und der Bildung des Graphenmaterials 230 auf der freiliegenden ersten Seite 206a und den freiliegenden Seitenwänden und Böden der entsprechenden Gräben 207 zu bilden.
  • Durch Bilden des Bodygebiets 242 wird mindestens ein pn-Übergang in der Siliziumcarbidschicht 206 zwischen dem Bodygebiet 242 und dem Driftgebiet 243 gebildet. Ein weiterer pn-Übergang wird zwischen dem Bodygebiet 242 und dem Sourcegebiet 241 gebildet.
  • 6 zeigt auch die Bildung einer isolierenden Schicht 251 auf dem Graphenmaterial 230 und die Bildung einer elektrisch leitenden Schicht 252 auf der isolierenden Schicht 251. Die isolierende Schicht 251 bildet Gate-Dielektrika und die elektrisch leitende Schicht 252 bildet entsprechende Gate-Elektroden 252, die jeweils mindestens teilweise in den entsprechenden Gräben 207 angeordnet sind.
  • Das Graphenmaterial 230 kleidet in dieser Ausführungsform die Seitenwände und den Boden jedes der entsprechenden Gräben 207 vollständig aus. Es ist jedoch nicht erforderlich, dass das Graphenmaterial 230 auf dem Boden der Gräben 207 gebildet wird, da das Kanalgebiet das Gebiet innerhalb des Bodygebiets 242 ist, das zwischen dem Driftgebiet 243 und dem Sourcegebiet 241 angeordnet ist.
  • Eine Isolierschicht 253 bedeckt die erste Seite 206a der Siliziumcarbidschicht 206 vollständig und bettet auch die Gate-Elektroden 252 und das Graphenmaterial 230 ein. Wie in 6 dargestellt, bedeckt auch das Gate-Dielektrikum 251 das Graphenmaterial 230 vollständig. Das Graphenmaterial 230 ist daher von einer ersten Metallisierung 261 beabstandet und getrennt, die auf der Isolierschicht 253 gebildet ist. Source-Kontakte 263 erstrecken sich von der ersten Metallisierung 261 zum Sourcegebiet 241 und bis zum Bodygebiet 242, um einen ohmschen elektrischen Kontakt zwischen der ersten Metallisierung 261 und jedem von dem Sourcegebiet 241 und dem Bodygebiet 242 bereitzustellen.
  • Der Träger-Wafer 210, der in dieser Ausführungsform mit einem Kern 203 und einer Schutzschicht 218 auf seinen beiden Seiten dargestellt ist, enthaltend die zweite Seite 212 des Träger-Wafers, ist an der zweiten Seite 206b der Siliziumcarbidschicht 206 befestigt dargestellt. Der Träger-Wafer 210 kann anschließend von der zweiten Seite 206b der Siliziumcarbidschicht 206 entfernt werden, sodass eine zweite Metallisierung gebildet werden kann, um einen ohmschen elektrischen Kontakt zum Draingebiet 245 bereitzustellen.
  • Es ist jedoch auch möglich, den Träger-Wafer 210 an der Siliziumcarbidschicht 206 befestigt zu halten, wenn der Träger-Wafer 210 einschließlich seiner optionalen Schutzschichten 218 elektrisch leitend ist. Der Träger-Wafer 210 kann auch als Trägersubstrat für das fertige Bauelement bezeichnet werden, da der Wafer in separate Chips geschnitten wird, die jeweils die Siliziumcarbidschicht 206 und ein Trägersubstrat 210 aufweisen.
  • 7A und 7B zeigen ein weiteres Halbleiterbauelements, das gemäß einer hier beschriebenen Ausführungsform gebildet ist. Insbesondere zeigen 7A und 7B ein vertikales bipolares Halbleiterbauelement, das ein IGBT sein kann.
  • Anders als bei der Ausführungsform von 6, enthält das Halbleiterbauelement von 7A einen Schichtstapel, der durch die Siliziumcarbidschicht 306 und die Epitaxialschicht 309 gebildet ist, die auf der Siliziumcarbidschicht 306 gebildet ist. Dieser Schichtstapel hat eine erste Seite 309a und eine zweite Seite 306b, die gegenüber der ersten Seite 306a gebildet ist. Der Schichtstapel enthält von der ersten Seite 309a zur zweiten Seite 306b, in dieser Reihenfolge, ein hoch und-dotiertes Sourcegebiet 341, ein p-dotiertes Bodygebiet 342, ein schwach n-dotiertes Driftgebiet 343, eine n-dotierte Feldstoppschicht 344 und ein hoch p-dotiertes Emittergebiet 345.
  • Das Emittergebiet 345 kann durch die Siliziumcarbidschicht 306 gebildet werden, die von einem Siliziumcarbid-Wafer wie zuvor beschrieben delaminiert wurde. Wenn der Siliziumcarbid-Wafer n-dotiert wurde, ist die Siliziumcarbidschicht 306, die an einem nicht dargestellten Träger-Wafer befestigt ist, stark dotiert, um ein hoch p-dotiertes Gebiet zu bilden. Nach dieser p-Dotierung wird die Epitaxialschicht 309 gebildet, die in situ dotiert werden kann, sodass die Feldstoppschicht 344, die eine höhere Dotierungskonzentration als das Driftgebiet 343 hat, gebildet wird.
  • In einem andere möglichen Prozess wird das hoch p-dotierte Emittergebiet 345 durch Implantation nach Entfernung des Träger-Wafers gebildet.
  • Anders als bei dem Halbleiterbauelement von 6 werden keine Gräben an der ersten Seite 306a des Schichtstapels gebildet, der durch die Siliziumcarbidschicht 306 und die Siliziumcarbidepitaxialschicht 309 gebildet ist. Das Graphenmaterial 330 wird daher nur an der ersten Seite 306a direkt über und in Kontakt mit dem Bodygebiet 342 gebildet. Das Bauelement von 7A kann auch Gräben enthalten, wie in 6 dargestellt ist.
  • Das Graphenmaterial 330 ist vollständig von den entsprechenden Gate-Dielektrikumschichten 351 bedeckt, auf welchen die entsprechenden Gate-Elektroden 352 gebildet sind. Ähnlich der Ausführungsform von 6 wird eine Isolierschicht 353 gebildet, um die Gate-Elektroden 352 vollständig zu bedecken und eine elektrische Isolierung zwischen der Gate-Elektrode 352 und der ersten Metallisierung 361, die auf der Isolierschicht 353 gebildet ist, bereitzustellen. Die Isolierschicht 353 beabstandet auch das Graphenmaterial 330 von Source-Kontakten 363, die einen ohmischen Kontakt zu den Source-Gebieten 341 bereitstellen.
  • Wie in 7B dargestellt, die einen vergrößerten Schnitt zeigt, wird das Graphenmaterial 330 durch nur zwei einzelne Graphenschichten 330a und 330b gebildet. Es ist auch möglich, dass das Graphenmaterial 330 drei einzelne Graphenschichten oder vier einzelne Graphenschichten enthält oder aus diesen besteht. Die Anzahl der Graphenschichten kann den speziellen Bedürfnissen entsprechend angepasst werden.
  • Eine zweite Metallisierung 362 ist an der zweiten Seite 306b des Schichtstapels 306/309, nach Entfernung des Träger-Wafers, der zuvor an dieser Seite befestigt wurde, befestigt dargestellt. Die zweiten Metallisierung 362 stellt einen ohmschen Kontakt zum Emittergebiet 345 bereit.
  • 8 zeigt eine weitere Modifizierung von Prozessen zur Bildung eines Halbleiterbauelements gemäß einer Ausführungsform.
  • Wie im linken Teil von 8 dargestellt, werden Gräben 407 an der freiliegenden oder ersten Seite 406a/409a der Siliziumcarbidschicht 406 oder der Siliziumcarbidepitaxialschicht 409 gebildet. Die Gräben 407 sind mit Graphenmaterial 430 ausgekleidet, d.h., das Graphenmaterial 430 bedeckt mindestens die Seitenwände der Gräben 407. Die Gräben 407 an den ersten Seite 406a der Siliziumcarbidschicht 406 oder der Siliziumcarbidepitaxialschicht 409 können als erste Gräben bezeichnet werden. Zusätzlich sind zweite Gräben 472 an der zweiten Seite 406b der Siliziumcarbidschicht 406 gebildet, wobei sich die zweiten Gräben 472 in die Siliziumcarbidschicht 406 oder die Siliziumcarbidepitaxialschicht 409 erstrecken, ohne die erste Seite 406b/409b der Siliziumcarbidschicht 406 oder der Siliziumcarbidepitaxialschicht 409 zu erreichen. Die zweiten Gräben können mit dem weiteren Graphenmaterial 431, das auf der zweiten Seite 406b gebildet wird, vor dem Bonden des Siliziumcarbid-Wafers an den Träger-Wafer 410 (oder das Trägersubstrat) ausgekleidet werden. Da die zweiten Gräben 472 nicht vollständig gefüllt sind, bilden sie vergrabene Hohlräume.
  • Der rechte Teil von 8 zeigt eine weitere Modifizierung mit zweiten Gräben, 471, die sich von der zweiten Seite 406b vollständig durch die Siliziumcarbidschicht 406 oder die Siliziumcarbidepitaxialschicht 409 zur ersten Seite 406a/409a erstrecken. Die zweiten Gräben 471 können auch mit dem Graphenmaterial 430 ausgekleidet sein.
  • Die Modifizierungen von 8 verbessern die Robustheit des Schichtstapels, der nach den Bonden gebildet wird, gegenüber der Bildung von Gleitbändern im Siliziumcarbidmaterial.
  • Es ist klar, dass die Merkmale der verschiedenen, hier beschriebenen, beispielhaften Ausführungsformen miteinander kombiniert werden können, falls nicht ausdrücklich anderes angegeben ist.
  • Raumbezogene Begriffe, wie „unter“, „unterhalb“, „unterer“, „über“, „oberhalb“ und dergleichen werden der einfachen Beschreibung wegen verwendet, um die Positionierung eines Elements relativ zu einem zweiten Element zu erklären. Diese Begriffe sollen verschiedene Orientierungen der Bauelemente zusätzlich zu anderen Orientierungen als jenen, die in den Figuren dargestellt sind, umfassen. Ferner werden Begriffe wie „erster“, „zweiter“ und dergleichen auch zur Beschreibung verschiedener Elemente, Gebiete, Abschnitte, usw. verwendet und sind auch nicht als Einschränkung auszulegen. Ähnliche Begriffe beziehen sich in der gesamten Beschreibung auf ähnliche Elemente.
  • Wie hier verwendet, sind die Begriffe „habend“, „beinhaltend“, „enthaltend“, „umfassend“ und dergleichen offene Begriffe, die das Vorhandensein der genannten Elemente oder Merkmale angeben, aber zusätzliche Elemente oder Merkmale nicht ausschließen. Die Artikel „einer“, „eine“, „eines“ und „der“, „die“, „das“ sollen den Plural wie auch den Singular enthalten, fass der Zusammenhang nicht eindeutig anderes verlangt.

Claims (26)

  1. Verfahren zur Herstellung eines Halbleiterbauelements, aufweisend: Bereitstellen eines Graphit-Träger-Wafers (110) und eines Siliziumcarbid-Wafers (100); Bonden einer ersten Seite (101) des Siliziumcarbid-Wafers (100) an den Graphit-Träger-Wafer (110); Spalten des an den Graphit-Träger-Wafer (110) gebondeten Siliziumcarbid-Wafers (100) in eine Siliziumcarbidschicht (106), die dünner als der Siliziumcarbid-Wafer (100) ist, und einen verbleibenden Siliziumcarbid-Wafer (100a), wobei die Siliziumcarbidschicht (106) während des Spaltens an den Graphit-Träger-Wafer (110) gebondet bleibt; und Bilden eines Graphenmaterials (130) auf der Siliziumcarbidschicht (106).
  2. Verfahren nach Anspruch 1, ferner aufweisend: Bilden von Gräben (107) in der Siliziumcarbidschicht (106), wobei die Gräben Seitenwände haben; und Bilden des Graphenmaterials (130) mindestens auf den Seitenwänden der Gräben (107).
  3. Verfahren nach Anspruch 1 oder 2, ferner aufweisend: Implantieren von Gasionen (104) in die erste Seite (101) des Siliziumcarbid-Wafers (100) vor dem Bonden, um ein Delaminierungsgebiet (105) in einer vordefinierten Tiefe im Siliziumcarbid-Wafer (100) zu bilden; und Unterziehen des Siliziumcarbid-Wafers (100), nach dem Bonden, einem thermischen Glühen, um den Siliziumcarbid-Wafer (100) entlang des Delaminierungsgebiets (105) zu spalten, wobei das Spalten zur Bildung der Siliziumcarbidschicht (106) mit einer freiliegenden Seite (106a) führt.
  4. Verfahren nach Anspruch 3, ferner aufweisend: Bilden einer epitaktischen SiC-Schicht (109) auf der freiliegenden Seite (106a) der Siliziumcarbidschicht (106) vor dem Bilden des Graphenmaterials (130), sodass das Graphenmaterial (130) auf der epitaktischen SiC-Schicht (109) gebildet ist.
  5. Verfahren nach einem der Ansprüche 1 bis 4, wobei der Graphit-Träger-Wafer (110) einen Kern (103) aufweist, der Graphit oder eine Kombination von Graphit mit Kohlenstoff, Saphir, und/oder Silizium aufweist.
  6. Verfahren nach Anspruch 5, ferner aufweisend: Bilden einer Passivierungsschicht (118) auf dem Graphit-Träger-Wafer (110) um den Kern (103) des Graphit-Träger-Wafers (110) einzukapseln.
  7. Verfahren nach Anspruch 6, wobei die Passivierungsschicht (118) polykristallines SiC aufweist und der Kern (103) Graphit aufweist, wobei das Verfahren ferner aufweist: Bilden der Passivierungsschicht (118) durch mindestens eines von: Abscheiden von Si auf dem Kern (103) des Graphit-Träger-Wafers (110) und Unterziehen des abgeschiedenen Si einer Wärmebehandlung, um eine Reaktion des abgeschiedenen Si mit dem Kern (103) des Graphit-Träger-Wafers (110) zu bewirken, und Abscheiden von SiC auf dem Kern (103).
  8. Verfahren nach einem der Ansprüche 1 bis 7, wobei das Graphenmaterial (130) eine bis zehn einzelne Graphenschichten aufweist oder aus diesen besteht, wobei das Graphenmaterial (130) vorzugsweise zwei bis zehn einzelne Graphenschichten aufweist oder aus diesen besteht, wobei das Graphenmaterial (130) bevorzugter zwei Graphenschichten aufweist oder aus diesen besteht.
  9. Verfahren nach einem der Ansprüche 4 bis 8, wobei die Siliziumcarbidschicht (106) n-dotiert ist, wobei das Verfahren ferner aufweist: Implantieren mindestens eines von Helium (137) und Protonen (137) in mindestens eine der Siliziumcarbidschicht (106) und der epitaktischen SiC-Schicht (109), insbesondere nach Bilden des Graphenmaterials (130).
  10. Verfahren nach Anspruch 9, wobei mindestens eines von Heliumionen und Protonen mit einer Implantationsdosis von 1011 cm-2 bis 1013 cm-2 implantiert wird.
  11. Verfahren nach einem der Ansprüche 1 bis 10, ferner aufweisend: Bilden eines weiteren Graphenmaterials (131) auf der ersten Seite (101) des Siliziumcarbid-Wafers (100) vor dem Bonden.
  12. Verfahren nach einem der Ansprüche 1 bis 11, wobei das Bilden des Graphenmaterials (130) oder des weiteren Graphenmaterials (131) aufweist: Unterziehen der Siliziumcarbidschicht (106) einem thermischen Glühen zwischen etwa 1100°C und 1600°C.
  13. Verfahren nach einem der Ansprüche 1 bis 12, ferner aufweisend: Bilden mindestens eines pn-Übergangs in der Siliziumcarbidschicht (106).
  14. Verfahren nach einem der Ansprüche 1 bis 13, ferner aufweisend: Bilden einer ersten Metallisierung (261) auf der Siliziumcarbidschicht (206) nach Bildung des Graphenmaterials (230).
  15. Verfahren nach einem der Ansprüche 1 bis 14, ferner aufweisend eines von: vollständiges Entfernen des Graphit-Träger-Wafers (110) von der Siliziumcarbidschicht (106) nach Bilden des Graphenmaterials (130); und nur teilweises Entfernen des Graphit-Träger-Wafers (110) von der Siliziumcarbidschicht (106) nach Bilden des Graphenmaterials (130).
  16. Verfahren nach Anspruch 15, ferner aufweisend: Bilden einer zweiten Metallisierung (362) auf der Siliziumcarbidschicht (306), wobei die zweite Metallisierung (362) auf einer Seite (306b) der Siliziumcarbidschicht (306) gegenüber einer ersten Seite (306a) der Siliziumcarbidschicht (306) gebildet ist, wo die erste Metallisierung (361) gebildet ist.
  17. Verfahren nach einem der Ansprüche 1 bis 16, ferner aufweisend: Bilden einer isolierenden Schicht (251, 351) auf dem Graphenmaterial (230, 330); Bilden einer elektrisch leitenden Schicht (252, 352) auf der isolierenden Schicht (251, 351).
  18. Verfahren zur Herstellung eines Halbleiterbauelements, aufweisend: Bereitstellen eines Träger-Wafers (110) und eines Siliziumcarbid-Wafers (100); Bilden eines ersten Graphenmaterials (131) auf einer ersten Seite (101) des Siliziumcarbid-Wafers (100); Bonden der ersten Seite (101) des Siliziumcarbid-Wafers (100) mit dem ersten Graphenmaterial (131) an den Träger-Wafer (110); und Spalten des an den Träger-Wafer (110) gebondeten Siliziumcarbid-Wafers (100) in eine Siliziumcarbidschicht (106), die dünner als der Siliziumcarbid-Wafer (100) ist, und einen verbleibenden Siliziumcarbid-Wafer (100a), wobei die Siliziumcarbidschicht (106) während des Spaltens an den Träger-Wafer (110) gebondet bleibt.
  19. Verfahren nach Anspruch 18, ferner aufweisend: Bilden eines zweiten Graphenmaterials (130) auf der Siliziumcarbidschicht (106) nach dem Spalten.
  20. Verfahren zur Herstellung eines Halbleiterbauelements, aufweisend: Bereitstellen eines Träger-Wafers (110) und eines Siliziumcarbid-Wafers (100); Implantieren von Gasionen (104) in eine erste Seite (101) des Siliziumcarbid-Wafers (100) zur Bildung eines Delaminierungsgebiets (105) in einer vordefinierten Tiefe im Siliziumcarbid-Wafer (100); Bonden der ersten Seite (101) des Siliziumcarbid-Wafers (100) an den Träger-Wafer (110); Unterziehen des Siliziumcarbid-Wafers (100), nach dem Bonden, einem thermischen Glühen, um den Siliziumcarbid-Wafer (100) entlang des Delaminierungsgebiets (105) zu spalten, wobei das Spalten zur Bildung einer Siliziumcarbidschicht (106), die an den Träger-Wafer (110) gebondet bleibt, und eines verbleibenden Siliziumcarbid-Wafers (100a) führt, wobei die Siliziumcarbidschicht (106) eine freiliegende Seite (106a) hat; Bilden mindestens eines Grabens (107) in der Siliziumcarbidschicht (106), wobei der Graben (107) Seitenwände aufweist; und Bilden eines Graphenmaterials (103) auf mindestens einer der Seitenwände des Grabens (106) und der freiliegenden Seite (106a) der Siliziumcarbidschicht (106).
  21. Verfahren nach Anspruch 20, ferner aufweisend: Bilden einer Haftschicht (108, 118) auf mindestens einer der ersten Seite (101) des Siliziumcarbid-Wafers (100) und einer ersten Seite (111) des Träger-Wafers (110), wobei die Haftschicht (108, 118) ein Material aufweist, ausgewählt aus der Gruppe bestehend aus einem Metall, Metallcarbid, Metallsilicid, Kohlenstoffpulver, Pech, Graphit, Aluminiumoxidglas, Quarzglas und einem Gemisch aus Aluminiumoxidglas und Quarzglas.
  22. Verfahren nach Anspruch 21, wobei das Metall ein Metall aufweist, das zum Bilden von mindestens einem von Metallcarbid und Metallsilicid imstande ist.
  23. Verfahren nach Anspruch 20, ferner aufweisend: Bereitstellen eines Keramik-Bildungspolymervorläufers, zum Beispiel eines Carbosilans, auf mindestens einer der ersten Seite (101) des Siliziumcarbid-Wafers (100) und einer ersten Seite (111) des Träger-Wafers (110) zur Bildung einer Klebehaftschicht (108, 118).
  24. Halbleiterbauelement, aufweisend: eine Siliziumcarbidschicht (106, 109) mit einer ersten Seite (106a, 109a) und einer zweiten Seite (106b), wobei die Siliziumcarbidschicht (106, 109, 406, 409) ferner Gräben (107, 407, 471, 472) an mindestens einer der ersten Seite (106a, 109a, 406a, 409a) und der zweiten Seite (106b, 406b) der Siliziumcarbidschicht (106, 109, 406, 409) aufweist, wobei die Gräben (107, 407, 471, 472) Seitenwände umfassen; ein Graphenmaterial (130, 131) auf mindestens einer der ersten Seite (106a, 109a) und einer zweiten Seite (106b) der Siliziumcarbidschicht (106), das mindestens teilweise die Gräben (107, 407, 471, 472) bedeckt; ein Trägersubstrat (110), aufweisend eine erste Seite (111) und eine zweite Seite (112), wobei das Trägersubstrat (110) an die zweite Seite (106b) der Siliziumcarbidschicht (106) gebondet ist, wobei das Trägersubstrat (110) ferner Graphit (103) aufweist.
  25. Halbleiterbauelement nach Anspruch 24, wobei das Trägersubstrat (110) ferner einen Graphitkern (103) und eine polykristalline Siliziumcarbidschutzschicht (118) aufweist, die den Graphitkern (103) bedeckt.
  26. Halbleiterbauelement nach Anspruch 24 oder 25, wobei die Gräben (472) an der zweiten Seite (406b) der Siliziumcarbidschicht (406, 409) gebildet und vom Trägersubstrat (410) bedeckt sind, wobei die Gräben (472) und das Trägersubstrat (410) Hohlräume innerhalb der Siliziumcarbidschicht (406, 409) definieren.
DE102016105610.3A 2016-03-24 2016-03-24 Halbleiterbauelement mit einer Graphenschicht und ein Verfahren zu dessen Herstellung Active DE102016105610B4 (de)

Priority Applications (3)

Application Number Priority Date Filing Date Title
DE102016105610.3A DE102016105610B4 (de) 2016-03-24 2016-03-24 Halbleiterbauelement mit einer Graphenschicht und ein Verfahren zu dessen Herstellung
US15/464,405 US10134848B2 (en) 2016-03-24 2017-03-21 Semiconductor device having a graphene layer, and method of manufacturing thereof
US16/188,994 US10347723B2 (en) 2016-03-24 2018-11-13 Method of manufacturing a semiconductor device having graphene material

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE102016105610.3A DE102016105610B4 (de) 2016-03-24 2016-03-24 Halbleiterbauelement mit einer Graphenschicht und ein Verfahren zu dessen Herstellung

Publications (2)

Publication Number Publication Date
DE102016105610A1 DE102016105610A1 (de) 2017-09-28
DE102016105610B4 true DE102016105610B4 (de) 2020-10-08

Family

ID=59814273

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102016105610.3A Active DE102016105610B4 (de) 2016-03-24 2016-03-24 Halbleiterbauelement mit einer Graphenschicht und ein Verfahren zu dessen Herstellung

Country Status (2)

Country Link
US (2) US10134848B2 (de)
DE (1) DE102016105610B4 (de)

Families Citing this family (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP3076422B1 (de) * 2014-07-02 2018-10-31 Fuji Electric Co., Ltd. Herstellungsverfahren für ein siliciumcarbid-halbleiterbauelement
DE102017100894B4 (de) * 2017-01-18 2019-12-12 Infineon Technologies Ag Verfahren zum Bilden eines Graphen-Membran-Bauelements, Graphen-Membran-Bauelement, Mikrofon und Hall-Sensor
US10374106B2 (en) * 2017-04-13 2019-08-06 Globalfoundaries Inc. Integrated graphene detectors with waveguides
JP7256120B2 (ja) 2017-06-19 2023-04-11 ローム株式会社 半導体装置の製造方法およびウエハ貼着構造体
US11152251B2 (en) * 2017-07-31 2021-10-19 Taiwan Semiconductor Manufacturing Co., Ltd. Method for manufacturing semiconductor device having via formed by ion beam
DE102017127169B4 (de) 2017-11-17 2022-01-27 Infineon Technologies Ag Verfahren zur herstellung eines halbleiterbauelements
US11254775B2 (en) 2017-12-28 2022-02-22 Texas Instruments Incorporated Filler particles for polymers
US11390527B2 (en) 2017-12-28 2022-07-19 Texas Instruments Incorporated Multi-layered SP2-bonded carbon tubes
US11938715B2 (en) 2017-12-28 2024-03-26 Texas Instruments Incorporated SP2-bonded carbon structures
US11370662B2 (en) 2017-12-28 2022-06-28 Texas Instruments Incorporated Hexagonal boron nitride structures
DE102019106124A1 (de) 2018-03-22 2019-09-26 Infineon Technologies Ag Bilden von Halbleitervorrichtungen in Siliciumcarbid
US10643860B2 (en) 2018-03-26 2020-05-05 Infineon Technologies Ag Methods of thinning and structuring semiconductor wafers by electrical discharge machining
US10967450B2 (en) 2018-05-04 2021-04-06 Infineon Technologies Ag Slicing SiC material by wire electrical discharge machining
DE102018111450A1 (de) * 2018-05-14 2019-11-14 Infineon Technologies Ag Verfahren zum Verarbeiten eines Breiter-Bandabstand-Halbleiterwafers, Verfahren zum Bilden einer Mehrzahl von dünnen Breiter-Bandabstand-Halbleiterwafern und Breiter-Bandabstand-Halbleiterwafer
DE102019111377A1 (de) * 2018-05-28 2019-11-28 Infineon Technologies Ag Verfahren zum Verarbeiten eines Siliziumkarbid-Wafers und ein Siliziumkarbid-Halbleiterbauelement
DE102018119634A1 (de) * 2018-08-13 2020-02-13 Osram Opto Semiconductors Gmbh Verfahren zur herstellung eines halbleiterbauelements und werkstück
DE102018132447B4 (de) 2018-12-17 2022-10-13 Infineon Technologies Ag Halbleitervorrichtung und Verfahren zum Herstellen einer Halbleitervorrichtung
US10748999B2 (en) * 2018-12-21 2020-08-18 Texas Instruments Incorporated Multi-super lattice for switchable arrays
CN111599742B (zh) * 2020-06-04 2023-06-16 西南大学 一种基于石墨的临时键合和解键方法
FR3111232B1 (fr) * 2020-06-09 2022-05-06 Soitec Silicon On Insulator Substrat temporaire demontable compatible avec de tres hautes temperatures et procede de transfert d’une couche utile a partir dudit substrat
FR3120737A1 (fr) * 2021-03-09 2022-09-16 Soitec Procede de fabrication d’une structure semi-conductrice a base de carbure de silicium et structure composite intermediaire
FR3120736A1 (fr) * 2021-03-09 2022-09-16 Soitec Procede de fabrication d’une structure semi-conductrice a base de carbure de silicium et structure composite intermediaire
CN113690183A (zh) * 2021-07-06 2021-11-23 华为数字能源技术有限公司 晶圆的减薄方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2736067A1 (de) * 2011-07-20 2014-05-28 Sumitomo Electric Industries, Ltd. Herstellungsverfahren für halbleiterbauelement
US20150262862A1 (en) * 2012-10-15 2015-09-17 Shin-Etsu Chemical Co., Ltd. Method for producing nanocarbon film and nanocarbon film

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2198674B (en) 1986-12-17 1990-01-31 Metal Box Plc Resistance welding apparatus
US8822306B2 (en) 2010-09-30 2014-09-02 Infineon Technologies Ag Method for manufacturing a composite wafer having a graphite core, and composite wafer having a graphite core
US9349804B2 (en) 2013-02-12 2016-05-24 Infineon Technologies Ag Composite wafer for bonding and encapsulating an SiC-based functional layer
US9337274B2 (en) * 2013-05-15 2016-05-10 Globalfoundries Inc. Formation of large scale single crystalline graphene
US9219049B2 (en) 2013-12-13 2015-12-22 Infineon Technologies Ag Compound structure and method for forming a compound structure

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2736067A1 (de) * 2011-07-20 2014-05-28 Sumitomo Electric Industries, Ltd. Herstellungsverfahren für halbleiterbauelement
US20150262862A1 (en) * 2012-10-15 2015-09-17 Shin-Etsu Chemical Co., Ltd. Method for producing nanocarbon film and nanocarbon film

Also Published As

Publication number Publication date
US20190081143A1 (en) 2019-03-14
US10347723B2 (en) 2019-07-09
DE102016105610A1 (de) 2017-09-28
US20170278930A1 (en) 2017-09-28
US10134848B2 (en) 2018-11-20

Similar Documents

Publication Publication Date Title
DE102016105610B4 (de) Halbleiterbauelement mit einer Graphenschicht und ein Verfahren zu dessen Herstellung
DE102011054035B4 (de) Ein Verfahren zum Herstellen eines Verbundwafers mit einem Graphitkern und ein Verbundwafer mit einem Graphitkern
DE102015112649B4 (de) Verfahren zum bilden eines halbleiterbauelements und halbleiterbauelement
DE102014101937B4 (de) Verfahren zum Herstellen einer Superübergang-Halbleitervorrichtung und Halbleitervorrichtung
DE102017127169B4 (de) Verfahren zur herstellung eines halbleiterbauelements
DE102016114949B4 (de) Verfahren zur Herstellung eines Halbleiterbauelements
DE112013002518B4 (de) Halbleiterbauteil und Verfahren zu dessen Herstellung
DE112013006715B4 (de) Siliciumcarbid-Halbleitervorrichtung und Verfahren zu ihrer Herstellung
DE102015112648B4 (de) Verfahren zum bilden einer waferstruktur, verfahren zum bilden eines halbleiterbauelements und einer waferstruktur
DE102016119799B4 (de) Integrierte schaltung, die einen vergrabenen hohlraum enthält, und herstellungsverfahren
DE102010061295B4 (de) Halbleitervorrichtung mit metallischem Träger
DE102012103369B4 (de) Ein Verfahren zum Ausbilden eines Halbleiterbauelements und ein Halbleiterbauelement
DE102006035669B4 (de) Transistor mit einem verformten Kanalgebiet, das eine leistungssteigernde Materialzusammensetzung aufweist und Verfahren zur Herstellung
DE4202154A1 (de) Elektronikbauelemente mit halbleitendem polykristallinem diamanten, bei denen eine isolierende diamantschicht verwendet wird
DE102017102127B4 (de) Verfahren zum Herstellen von Halbleitervorrichtungen unter Verwendung einer Epitaxie und Halbleitervorrichtungen mit einer lateralen Struktur
DE102016124207B4 (de) Verfahren zur bildung vergrabener isolierungsgebiete
DE102015111453A1 (de) Ein Halbleiterbauelement und ein Verfahren zum Bilden eines Halbleiterbauelements
DE102016125030A1 (de) Ausbilden einer Metallkontaktschicht auf Siliziumcarbid und Halbleitervorrichtung mit einer Metallkontaktstruktur
DE102017120535B4 (de) Halbleitervorrichtung und Halbleitersubstrat, das eine poröse Schicht enthält, und Herstellungsverfahren
DE102005030466B4 (de) Halbleiterwafer mit Verdrahtungsstrukturen und Halbleiterbauelement sowie Verfahren zur Herstellung desselben
DE102016122217B4 (de) Verfahren zum dünnen von substraten
DE102014107105A1 (de) Verfahren zur verarbeitung eines trägers und eine elektronische komponente
DE102019119289B4 (de) Träger, laminat und verfahren zum herstellen von halbleitervorrichtungen
DE102013107380B4 (de) Ein Verfahren zum Ausbilden eines Halbleiterbauelements
DE102014116834B4 (de) Halbleitereinzelchip aufweisend eine Maskierungsstruktur, die Teil von Chip-Vereinzelung-Schnittfugengebieten ist und diese definiert, Verfahren zum Ausbildung eines Halbleiterchips sowie zugehöriger Wafer

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R016 Response to examination communication
R018 Grant decision by examination section/examining division
R020 Patent grant now final