DE102011054035A1 - Ein Verfahren zum Herstellen eines Verbundwafers mit einem Graphitkern und ein Verbundwafer mit einem Graphitkern - Google Patents

Ein Verfahren zum Herstellen eines Verbundwafers mit einem Graphitkern und ein Verbundwafer mit einem Graphitkern Download PDF

Info

Publication number
DE102011054035A1
DE102011054035A1 DE102011054035A DE102011054035A DE102011054035A1 DE 102011054035 A1 DE102011054035 A1 DE 102011054035A1 DE 102011054035 A DE102011054035 A DE 102011054035A DE 102011054035 A DE102011054035 A DE 102011054035A DE 102011054035 A1 DE102011054035 A1 DE 102011054035A1
Authority
DE
Germany
Prior art keywords
layer
wafer
graphite
semiconductor wafer
monocrystalline semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE102011054035A
Other languages
English (en)
Other versions
DE102011054035B4 (de
Inventor
Rudolf Berger
Wolfgang Lehnert
Anton Mauder
Hans-Joachim Schulze
Raimund Foerg
Hermann Gruber
Günther Ruhl
Karsten Kellermann
Michael Sommer
Christian Rottmair
Roland Rupp
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies Austria AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from US12/894,344 external-priority patent/US8404562B2/en
Application filed by Infineon Technologies Austria AG filed Critical Infineon Technologies Austria AG
Publication of DE102011054035A1 publication Critical patent/DE102011054035A1/de
Application granted granted Critical
Publication of DE102011054035B4 publication Critical patent/DE102011054035B4/de
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H01L21/76254—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques with separation/delamination along an ion implanted layer, e.g. Smart-cut, Unibond
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C30B25/18—Epitaxial-layer growth characterised by the substrate
    • C30B25/186—Epitaxial-layer growth characterised by the substrate being specially pre-treated by, e.g. chemical or physical means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02115—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material being carbon, e.g. alpha-C, diamond or hydrogen doped carbon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02282—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process liquid deposition, e.g. spin-coating, sol-gel techniques, spray coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02587—Structure
    • H01L21/0259—Microstructure
    • H01L21/02598—Microstructure monocrystalline
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • H01L21/2003—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy characterised by the substrate
    • H01L21/2007—Bonding of semiconductor wafers to insulating substrates or to semiconducting substrates using an intermediate insulating layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/32115—Planarisation
    • H01L21/3212—Planarisation by chemical mechanical polishing [CMP]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/1608—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • High Energy & Nuclear Physics (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Materials Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Toxicology (AREA)
  • Health & Medical Sciences (AREA)
  • Recrystallisation Techniques (AREA)

Abstract

Gemäß einer Ausführungsform enthält ein Verbundwafer ein Trägersubstrat mit einer Graphitschicht (236) und eine an dem Trägersubstrat angebrachte monokristalline Halbleiterschicht (220).

Description

  • ERFINDUNGSGEBIET
  • Hierin beschriebene Ausführungsformen betreffen Verbundwafer mit einem Graphitkern oder einer Graphitschicht und Ausführungsformen von Verfahren zum Herstellen von Verbundwafern mit einem Graphitträger. Einige Ausführungsformen betreffen Verbundwafer mit einem Graphitkern oder einer Graphitschicht und einer monokristallinen Halbleiterschicht. Weitere Ausführungsformen betreffen Verfahren zum Herstellen von mehreren Halbleiterbauelementen.
  • ALLGEMEINER STAND DER TECHNIK
  • Halbleiterwafer wie etwa Siliziumwafer mit unterschiedlichen Dicken, die zur Handhabung ausreichend mechanisch stabil sind, werden zum Herstellen von Halbleiterbauelementen und integrierten Schaltungen verwendet. In den meisten Fällen werden hauptsächlich aus mechanischen Gründen während der Herstellung, aber nicht für die finalen Bauelemente, vergleichsweise dicke Wafer benötigt.
  • Bei vielen Anwendungen, beispielsweise Elektronikkomponenten wie etwa schnell schaltenden CMOS-Schaltungen, kann eine parasitäre elektrische Kopplung der individuellen Bauelemente der Schaltung zu dem großen Halbleitervolumen des Wafers zu einer unerwünschten Kopplung zwischen individuellen Bauelementen führen und kann die Schaltgeschwindigkeit begrenzen. Deshalb werden oftmals SOI-Wafer (Silicon On Insulator – Silizium auf Isolator) verwendet. Solche Wafer enthalten eine vergrabene Oxidschicht, die die zum Ausbilden der Bauelemente aus dem verbleibenden Halbleitersubstrat verwendete Siliziumschicht elektrisch isoliert. SOI-Wafer sind jedoch relativ teuer.
  • Andererseits sind dünne monokristalline Halbleiterwafer bei vielen Anwendungen wie etwa Bauelementen für Chipkarten oder solchen Bauelementen erwünscht, wo der Strompfad von der oberen Oberfläche zu der unteren Oberfläche verläuft. Für solche dünnen Wafer werden aus mechanischen Gründen während der Verarbeitung zusätzliche Träger benötigt. Wenngleich die zusätzlichen Träger die mechanische Stabilität verbessern, entstehen zusätzliche Kosten. Zudem tolerieren die Träger oftmals nur moderate Verarbeitungsbedingungen, denen die Halbleiterwafer unterworfen sind, weshalb ihre Anwendung begrenzt ist.
  • Beispielsweise sind Träger wie etwa auf Halbleiterwafer geklebte Glasträger aufgrund der begrenzten thermischen Stabilität des Klebers oftmals auf Temperaturen unter 350°C begrenzt. Glasträger zerbrechen auch leicht, sodass während Niederdruck- und Vakuumprozessen vorsichtig gearbeitet werden muss. Andererseits kann ein teures SOI-Trägersystem hohen Temperaturen standhalten, doch ihre Herstellung, insbesondere die Bondprozesse von teilweise oder ganz verarbeiteten Wafern, sind technologisch schwierig.
  • KURZE DARSTELLUNG DER ERFINDUNG
  • Gemäß einer oder mehreren Ausführungsformen beinhaltet ein Verfahren zum Herstellen eines Verbundwafers: Bereitstellen eines Trägerwafers mit einer Graphitschicht; Bereitstellen eines monokristallinen Halbleiterwafers mit einer ersten Seite und einer zweiten Seite; Ausbilden einer Bondschicht auf mindestens einer der ersten Seite des Halbleiterwafers und der Graphitschicht des Trägerwafers, wobei die Bondschicht ein Material aufweist ausgewählt aus der Gruppe bestehend aus einem Metall, Metallcarbid, Metallsilizid, Kohlenstoffpulver, Pech, Graphit, Alumina-Glas (engl: alumina glass), Kieselglas (engl. silica glass) und einer Mischung aus Alumina- und Kieselglas; Verbinden des monokristallinen Halbleiterwafers mit der Graphitschicht des Trägerwafers durch die Bondschicht und Unterziehen des Trägerwafers, des monokristallinen Halbleiterwafers und der Bondschicht einer Wärmebehandlung zum Ausbilden einer elektrisch leitenden Bindung zwischen dem Trägerwafer und dem monokristallinen Halbleiterwafer.
  • Gemäß einer oder mehrerer Ausführungsformen beinhaltet ein Verfahren zum Herstellen eines Verbundwafers: Bereitstellen eines ersten Substrats; Bereitstellen eines zweiten Substrats mit einer Graphitschicht; Ausbilden einer Kohlenstoffschicht mit einem Mesophasen-Kohlenstoff, Pech und/oder einer Mischung daraus auf dem ersten Substrat und/oder der Graphitschicht des zweiten Substrats; Verbinden des ersten Substrats mit dem zweiten Substrat durch die Kohlenstoffschicht; und Unterwerfen der Kohlenstoffschicht, des ersten Substrats und des zweiten Substrats einer Wärmebehandlung zum Ausbilden einer stabilen Bindung zwischen dem ersten Substrat und dem zweiten Substrat.
  • Gemäß einer oder mehrerer Ausführungsformen beinhaltet ein Verfahren zum Herstellen eines Verbundwafers: Bereitstellen eines Trägerwafers mit einer Graphitschicht; Bereitstellen eines monokristallinen Halbleiterwafers mit einer ersten Seite und einer zweiten Seite gegenüber der ersten Seite; Ausbilden mindestens einer Struktur auf oder auf der ersten Seite des monokristallinen Halbleiterwafers, wobei die Struktur ausgewählt ist aus der Gruppe bestehend aus Metallisierungsschicht und Dotiergebiet; und Verbinden des monokristallinen Halbleiterwafers auf seiner ersten Seite mit der Graphitschicht des Trägerwafers.
  • Gemäß einer oder mehreren Ausführungsformen enthält der Trägerwafer mit der Graphitschicht oder das zweite Substrat mit der Graphitschicht ein Trägersubstrat mit einer Graphitschicht, ein Trägersubstrat mit einem Graphitkern oder einen im Wesentlichen aus Graphit bestehenden Graphitträger.
  • Gemäß einer oder mehrerer Ausführungsformen kann es sich bei dem Graphit um turbostatischen Graphit, pyrolytischem Graphit, isostatisch gepressten Graphit oder Mischungen davon handeln.
  • Gemäß einer oder mehreren Ausführungsformen wird ein Verfahren zum Herstellen eines Verbundwafers bereitgestellt. Das Verfahren beinhaltet: Bereitstellen eines monokristallinen Halbleiterwafers mit einer ersten Seite und einer gegenüber der ersten Seite angeordneten zweiten Seite; Abscheiden einer Formmasse mit Kohlenstoffpulver und/oder Pech auf der zweiten Seite des Halbleiterwafers und Tempern der abgeschiedenen Formmasse zum Ausbilden eines an dem Halbleiterwafer angebrachten Graphitträgers. Gemäß einer Ausführungsform enthält die Formmasse zusätzlich dazu oder alternativ Kohlenwasserstoffe wie etwa aromatische Kohlenwasserstoffe, die eine pastenartige oder fließfähige Polymerzusammensetzungbilden.
  • Gemäß einer oder mehrerer Ausführungsformen wird ein Verfahren zum Herstellen eines Verbundwafers bereitgestellt. Das Verfahren beinhaltet: Bereitstellen eines Trägerwafers mit einem Graphitkern und einer den Graphitkern kapselnden Schutzstruktur und Verbinden eines monokristallinen Halbleitersubstrats mit dem Trägerwafer. Gemäß einer oder mehrerer Ausführungsformen enthält die Schutzstruktur ein Barrierenmaterial, das Sauerstoffdiffusions- und/oder Wasserstoffdiffusionsbarriereneigenschaften aufweist, die ausreichen, um eine Sauerstoff- und/oder Wasserstoffdiffusion während der Verarbeitung in sauerstoffhaltigen Atmosphären zu verhindern. Die Schutzstruktur kann zum Beispiel eine Siliziumschicht sein. Die Schutzstruktur kann an dem Ort der Bindung bezüglich der übrigen Teile des Trägerwafers verschieden sein. Beispielsweise kann die Schutzstruktur gedünnt, teilweise entfernt oder teilweise durch ein anderes Material ersetzt werden.
  • Gemäß einer oder mehreren Ausführungsformen wird ein Verfahren zum Herstellen eines Verbundwafers bereitgestellt. Das Verfahren beinhaltet: Bereitstellen eines monokristallinen Halbleiterwafers mit einer ersten Seite und einer gegenüber der ersten Seite angeordneten zweiten Seite; Implantieren von Gasionen (z. B. Protonen) in die erste Seite des monokristallinen Halbleiterwafers zum Ausbilden einer Delaminierungsschicht in einer vordefinierten Tiefe in dem monokristallinen Halbleitenwafer; Abscheiden einer Formmasse mit Kohlenstoffpulver und/oder Pech auf der zweiten Seite des monokristallinen Halbleitersubstrats bei relativ niedrigen Temperaturen (zum Beispiel T <400°C oder besser <100°C); und Unterwerfen des monokristallinen Halbleiterwafers und der Formmasse mindestens einer Wärmebehandlung zum Ausbilden eines an der zweiten Seite des Halbleitenwafers angebrachten Graphitträgers und Teilen des monokristallinen Halbleitenwafers entlang der Delaminierungsschicht. Gemäß einer oder mehreren Ausführungsformen kann die Delaminierungsschicht durch eine Mikroblasenschicht oder eine mikroporöse Schicht ausgebildet werden. Optional kann eine Epitaxieschicht des Halbleitermaterials mit einer wohldefinierten Dicke auf der Oberfläche des monokristallinen Halbleitermaterials abgeschieden werden.
  • Gemäß einer oder mehreren Ausführungsformen wird ein Verfahren zum Herstellen von mehreren Halbleiterbauelementen bereitgestellt. Das Verfahren beinhaltet: Bereitstellen eines Verbundwafers mit einer Graphitschicht und einer an die Graphitschicht angebrachten monokristallinen Halbleiterschicht; Bearbeiten der monokristallinen Halbleiterschicht zum Ausbilden von mehreren Halbleiterbauelementen; und Zersägen der verarbeiteten monokristallinen Halbleiterschicht zum Ausbilden von mehreren getrennten Halbleiterbauelementen.
  • Gemäß einer Ausführungsform beinhaltet das Verfahren weiterhin das Entfernen des Graphitträgers von der verarbeiteten monokristallinen Halbleiterschicht vor dem Zersägen.
  • Gemäß einer Ausführungsform beinhaltet das Verfahren weiterhin das Entfernen des Graphitträgers von der verarbeiteten monokristallinen Halbleiterschicht nach dem Zersägen.
  • Gemäß einer Ausführungsform beinhaltet das Bereitstellen eines Verbundwafers: Bereitstellen eines Halbleitersubstrats mit einer ersten Seite und einer gegenüber der ersten Seite angeordneten zweiten Seite; Abscheiden einer Formmasse mit Kohlenstoffpulver und/oder Pech auf der zweiten Seite des Halbleitersubstrats; und Tempern der abgeschiedenen Formmasse zum Ausbilden eines an dem Halbleitersubstrat angebrachten Graphitträgers. Gemäß einer Ausführungsform kann es sich bei dem Halbleitersubstrat um ein Polysiliziumhalbleitersubstrat oder ein monokristallines Halbleitersubstrat handeln.
  • Gemäß einer oder mehreren Ausführungsformen wird ein Verbundwafer bereitgestellt. Der Verbundwafer enthält ein Trägersubstrat mit einem Graphitkern und ein monokristallines Halbleitersubstrat oder eine monokristalline Halbleiterschicht ausgewählt aus Siliziumcarbid und Silizium, an dem Trägersubstrat angebracht.
  • Gemäß einer oder mehreren Ausführungsformen wird ein Verbundwafer bereitgestellt. Der Verbundwafer enthält: ein Trägersubstrat mit einem Graphitkern und einer den Graphitkern kapselnden Schutzstruktur und eine monokristalline Halbleiterschicht oder ein monokristallines Halbleitersubstrat, die bzw. das an dem Trägersubstrat angebracht ist.
  • Gemäß einer oder mehreren Ausführungsformen enthält das Trägersubstrat: turbostratischen Graphit, amorphen Graphit und/oder isostatisch gepressten Graphit. Gemäß einer oder mehrerer Ausführungsformen enthält das Trägersubstrat weiterhin eine Halbleiterrand- oder -kantenstruktur, die den Graphitkern seitlich umgibt. Die Randstruktur (Kantenstruktur) kann Teil der Schutzstruktur sein. Gemäß einer oder mehrerer Ausführungsformen enthält das Trägersubstrat weiterhin einen Halbleiterwafer mit einer Ausnehmung, wobei der Graphitkern in der Ausnehmung angeordnet ist.
  • Der Fachmann erkennt bei der Lektüre der folgenden ausführlichen Beschreibung und bei der Betrachtung der beiliegenden Zeichnungen zusätzliche Merkmale und Vorteile.
  • KURZE BESCHREIBUNG DER ZEICHNUNGEN
  • Die Komponenten in den Figuren sind nicht notwendigerweise maßstabsgetreu, wobei vielmehr Wert darauf gelegt wird, die Prinzipien der Erfindung darzustellen. Zudem bezeichnen in den Figuren gleiche Referenzzahlen entsprechende Teile. Es zeigen:
  • 1A bis 1J Prozesse eines Verfahrens zum Herstellen eines Verbundwafers gemäß einer Ausführungsform,
  • 2A bis 2B Prozesse eines Verfahrens zum Herstellen eines Verbundwafers gemäß einer Ausführungsform,
  • 3 Prozesse eines Verfahrens zum Herstellen eines Verbundwafers gemäß einer Ausführungsform,
  • 4 ein Implantierungsprofil von Protonen, die während der Herstellung eines Verbundwafers gemäß einer Ausführungsform verwendet werden,
  • 5 Prozesse eines Verfahrens zum Herstellen eines Verbundwafers gemäß einer Ausführungsform,
  • 6 Prozesse eines Verfahrens zum Herstellen eines Verbundwafers gemäß einer Ausführungsform,
  • 7 Prozesse eines Verfahrens zum Herstellen eines Verbundwafers gemäß einer Ausführungsform,
  • 8 eine Variation der in 7 dargestellten Prozesse,
  • 9 Prozesse eines Verfahrens zum Herstellen eines Verbundwafers gemäß einer Ausführungsform,
  • 10 Prozesse eines Verfahrens zum Herstellen eines Verbundwafers gemäß einer Ausführungsform,
  • 11 Prozesse eines Verfahrens zum Herstellen eines Verbundwafers gemäß einer Ausführungsform,
  • 12 Prozesse eines Verfahrens zum Herstellen eines Verbundwafers gemäß einer Ausführungsform,
  • 13 Prozesse eines Verfahrens zum Herstellen eines Verbundwafers gemäß einer Ausführungsform.
  • AUSFÜHRLICHE BESCHREIBUNG
  • In der folgenden ausführlichen Beschreibung wird auf die beiliegenden Zeichnungen Bezug genommen, die einen Teil hiervon bilden und in denen als Veranschaulichung spezifische Ausführungsformen gezeigt sind, in denen die Erfindung praktiziert werden kann. In dieser Hinsicht wird Richtungsterminologie wie etwa „Oberseite”, „Unterseite”, „Vorderseite”, „Rückseite”, „vorderer”, „hinterer” usw. unter Bezugnahme auf die Orientierung der beschriebenen Figur(en) verwendet. Da Komponenten von Ausführungsformen in einer Reihe verschiedener Orientierungen positioniert sein können, wird die Richtungsterminologie zu Zwecken der Darstellung verwendet und ist in keinerlei Weise beschränkend. Es versteht sich, dass andere Ausführungsformen genutzt und strukturelle oder logische Änderungen vorgenommen werden können, ohne von dem Schutzbereich der vorliegenden Erfindung abzuweichen. Die folgende ausführliche Beschreibung ist deshalb nicht in einem beschränkenden Sinne zu verstehen, und der Schutzbereich der vorliegenden Erfindung wird durch die beigefügten Ansprüche definiert. Die beschriebenen Ausführungsformen verwenden eine spezifische Sprache, die nicht so ausgelegt werden sollte, als ob sie den Schutzbereich der beigefügten Ansprüche beschränkt.
  • Es versteht sich, dass Merkmale der hierin beschriebenen verschiedenen Ausführungsbeispiele miteinander kombiniert werden können, sofern nicht spezifisch etwas anderes angegeben ist. Beispielsweise können als Teil einer Ausführungsform dargestellte oder beschriebene Merkmale in Verbindung mit Merkmalen von anderen Ausführungsformen verwendet werden, um noch eine weitere Ausführungsform zu erhalten. Die vorliegende Beschreibung soll solche Modifikationen und Variationen beinhalten.
  • Der Ausdruck „seitlich”, wie er in dieser Patentschrift verwendet wird, soll eine Orientierung parallel zu der Hauptoberfläche eines Halbleitersubstrats beschreiben.
  • Der Ausdruck „vertikal”, wie er in dieser Patentschrift verwendet wird, soll eine Orientierung beschreiben, die senkrecht zu der Hauptoberfläche des Halbleitersubstrats angeordnet ist.
  • In dieser Patentschrift wird eine zweite Oberfläche eines Halbleitersubstrats als durch die untere oder rückseitige Oberfläche ausgebildet angesehen, während eine erste Oberfläche als durch die obere, vordere oder Hauptoberfläche des Halbleitersubstrats ausgebildet angesehen wird. Die Ausdrücke „über” und „unter”, wie sie in dieser Patentschrift verwendet werden, beschreiben deshalb einen relativen Ort eines strukturellen Merkmals zu einem anderen strukturellen Merkmal unter Berücksichtigung dieser Orientierung.
  • Bei Bezugnahme auf Halbleiterbauelemente sind Bauelemente mit mindestens zwei Anschlüssen gemeint, ein Beispiel ist eine Diode. Halbleiterbauelemente können auch Bauelemente mit drei Anschlüssen sein, wie etwa Feldeffekttransistoren (FET), IGBTs (Insulated Gate Bipolar Transistor), JFETs (Junction Field Effect Transistors) und Thyristoren, um nur einige zu nennen. Die Halbleiterbauelemente können auch mehr als drei Anschlüsse enthalten. Gemäß einer Ausführungsform sind Halbleiterbauelemente Leistungsbauelemente. Integrierte Schaltungen enthalten mehrere integrierte Bauelemente.
  • Hierin beschriebene spezifische Ausführungsformen betreffen unter anderem Verbundwafer mit einem Graphitkern und insbesondere Verbundwafer mit einem Graphitkern aus turbostratischem oder amorphem oder isostatisch gepresstem Graphit.
  • Unter Bezugnahme auf die 1A bis 1J wird eine erste Ausführungsform eines Verfahrens zum Herstellen eines Verbundwafers 13 beschrieben. Kurz gesagt wird ein monokristalliner Halbleiterwafer 10 mit einer ersten Seite oder ersten Oberfläche 11 und einer zweiten Seite oder zweiten Oberfläche 12, gegenüber der ersten Seite 11 angeordnet, bereitgestellt. Der Halbleiterwafer 10 kann auch ein Polysiliziumwafer sein. Der Verbundwafer 13 enthält auch eine erste Seite 13a und eine zweite Seite 13b. Die erste Seite 13a ist in den Figuren nach oben orientiert, während die zweite Seite 13b nach unten orientiert ist. Die Ausdrücke erste Seite 13a und zweite Seite 13b des Verbundwafers 13 bedeuten nicht notwendigerweise eine spezifische Oberfläche einer gegebenen Schicht, sofern nicht etwas anderes angegeben ist, sondern beschreiben allgemein die jeweiligen Seiten des Verbundwafers 13 ungeachtet des tatsächlichen Materials oder der tatsächlichen Schicht, das oder die auf einer der Seiten angeordnet ist.
  • Der Halbleiterwafer 10 kann aus einem beliebigen Halbleitermaterial hergestellt werden, das zum Herstellen von Halbleiterbauelementen geeignet ist. Zu Beispielen für solche Materialien zählen unter anderem elementare Halbleitermaterialien wie etwa Silizium (Si), Gruppe-IV-Verbundhalbleitermaterialien wie etwa Siliziumcarbid (SiC) oder Siliziumgermanium (SiGe), binäre, ternäre oder quarternäre III-V-Halbleitermaterialien wie etwa Galliumarsenid (GaAs), Galliumphosphid (GaP), Indiumphosphid (InP), Galliumnitrid (GaN), Aluminium-Galliumnitrid (AlGaN), Indium-Galliumphosphid (InGaPa) oder Indium-Galliumarsenidphosphid (InGaAsP) und binäre oder ternäre II-VI-Halbleitermaterialien wie etwa Cadmiumtellurid (CdTe) und Quecksilber-Cadmiumtellurid (HgCdTe), um einige zu nennen. Die oben erwähnten Halbleitermaterialien werden auch als Homoübergangshalbleitermaterialien bezeichnet. Wenn zwei verschiedene Halbleitermaterialien kombiniert werden, entsteht ein Heteroübergangshalbleitermaterial. Zu Beispielen für Heteroübergangshalbleitermaterialien zählen unter anderem Silizium-(SixC1–x) und SiGe-Heteroübergangshalbleitermaterial. Für Leistungshalbleiteranwendungen werden gegenwärtig hauptsächlich Si-, SiC- und GaN-Materialien verwendet.
  • Bei einem der nachfolgenden Prozesse wird eine Formmasse 35 mit Kohlenstoffpulver und/oder Pech auf der zweiten Seite 13b des Verbundwafers 13, der durch die zweite Seite 12 des Halbleiterwafers 10 gebildet sein kann, durch einen beliebigen geeigneten Prozess abgeschieden, wie etwa beispielsweise Spritzgießen, Formpressen, Pulversintern oder Pressen unter Verwendung eines Werkzeugs, um eine Menge der Formmasse 35 unter einem gegebenen Druck auf die zweite Seite 12 des Halbleitersubstrats 10 zu bringen, oder einen beliebigen anderen Prozess, der die zweite Seite mit einer pastenartigen oder viskosen Schicht bedecken kann. Die zweite Seite 13b des Verbundwafers 13 kann durch das freiliegende Halbleitermaterial des Halbleiterwafers 10 gebildet werden oder kann eine oder mehrere, das Halbleitermaterial bedeckende Schichten enthalten. Bei einem der nachfolgenden Prozesse wird die Formmasse 35 getempert, um einen an dem Halbleiterwafer 10 angebrachten Graphitträger oder Graphitkern 36 auszubilden. Alternativ kann ein aus turbostratischem oder amorphem oder isostatisch gepresstem Graphit hergestellter vorgeformter Graphitkern mit einer Bondschicht auf der zweiten Seite 12 fixiert werden.
  • Das Tempern kann gemäß einer Ausführungsform das Tempern in einem ersten Temperaturbereich und danach in einem zweiten Temperaturbereich, der von dem ersten Temperaturbereich verschieden ist, beinhalten. Der zweite Temperaturbereich kann Temperaturen über dem ersten Temperaturbereich umfassen. Beispielsweise kann der erste Temperaturbereich von etwa Raumtemperatur bis etwa 600°C gehen. Der zweite Temperaturbereich kann beispielsweise von etwa 500°C bis etwa 1000°C oder sogar noch höher gehen. Der erste Temperprozess kann zum Entfernen von Additiven und Hilfskomponenten wie etwa Bindemitteln aus der Formmasse verwendet werden. Die Hilfskomponenten oder Additive werden thermisch aus der Formmasse ausgetrieben oder werden thermisch zersetzt, um flüchtige Verbindungen auszubilden. Mit dem zweiten Temperprozess kann die Formmasse in ein Graphitmaterial umgewandelt werden.
  • Gemäß einer Ausführungsform können drei bei verschiedenen Temperaturen durchgeführte Temperprozesse verwendet werden. Gemäß einer Ausführungsform können die Temperprozesse zu einem einzelnen Prozess mit einem gegebenen Temperaturprofil kombiniert werden.
  • Der eine oder die mehreren Temperprozesse werden geeignet gewählt und konfiguriert, um einen Graphitkern auszubilden, der hauptsächlich aus turbostratischem oder amorphem oder isostatisch gepresstem Graphit besteht. Derartiger Graphit verbessert die mechanische Stabilität des Halbleiterwafers. Weiterhin weist Graphit einen Wärmeausdehnungskoeffizienten ähnlich dem von SiC auf, wodurch Graphit ein höchst vielversprechendes Trägermaterial für SiC wird. Graphit eignet sich jedoch auch für andere Halbleitermaterialien wie etwa Silizium.
  • Der finale Verbundwafer 13 enthält ein Trägersubstrat oder einen Wafer und eine daran angebrachte Bauelementschicht. Das Trägersubstrat wird mindestens durch den Graphitkern 36 und gemäß einer Ausführungsform durch die monokristalline Rand- oder Kantenstruktur 15 (nachfolgend Randstruktur) gebildet, während die Bauelementschicht durch die monokristalline Halbleiterschicht 20 gebildet wird. Das Trägersubstrat kann auch weitere Schichten wie etwa eine vergrabene Isolierschicht und mindestens eine Schutzschicht zum Schützen des Graphitkerns enthalten.
  • Gemäß einer Ausführungsform kann der Halbleiterwafer 10 ein durch einen Czochralski-Prozess hergestellter CZ-Wafer oder ein durch einen Zonenschmelzprozess (Float-Zone-Process) hergestellter FZ-Wafer sein. Nur zu Veranschaulichungszwecken ist der Halbleiterwafer 10 bei dieser Ausführungsform ein Si-Wafer. Der Halbleiterwafer 10 kann eine auf seiner ersten Seite oder Oberfläche 11 ausgebildete stark p-dotierte Schicht 14 enthalten, wie in 1A gezeigt. Die p-dotierte Schicht 14 bildet eine Ätzstoppschicht in einem der nachfolgenden Prozesse. Die stark p-dotierte Schicht 14 kann beispielsweise durch Implantieren oder Ausdiffundieren aus einer auf der ersten Seite 11 des Halbleiterwafers 10 abgeschiedenen BSG-Schicht (Borsilikatglas) ausgebildet werden. Durch entsprechendes Wählen der Dauer und Temperatur des Ausdiffundierungsschritts kann die Schichtdicke der p-dotierten Schicht 14 eingestellt werden.
  • Gemäß einer Ausführungsform wird eine Halbleiterschicht 20 epitaktisch auf der ersten Seite 11 des Halbleiterwafers 10 ausgebildet, wie in 1B gezeigt. Falls eine stark dotierte Schicht 14 im Voraus ausgebildet wurde, wird die Halbleiterschicht 20 auf der stark dotierten Schicht 14 abgeschieden. Die Halbleiterschicht 20 wird später die Bauelementschicht bilden, d. h. das Substrat, in das die Halbleiterbauelemente oder Schaltungen integriert sind. Die Halbleiterschicht 20 kann deshalb auch als eine Bauelementschicht bezeichnet werden.
  • Das Ausbilden einer epitaktischen Halbleiterschicht 20 auf dem Halbleiterwafer 10 gestattet das Zuschneiden der Dotierkonzentration, um spezielle Bedürfnisse zu erfüllen. Es erleichtert auch eine Variation der Dotierkonzentration innerhalb der Halbleiterschicht 20.
  • Gemäß einer Ausführungsform kann eine erste Schutzschicht 22 auf der ersten Seite 11 des Halbleiterwafers 10 oder auf der Halbleiterschicht 20 bereitgestellt werden, falls wie in 1B gezeigt ausgebildet. Die erste Schutzschicht 22 kann eine Passivierungsschicht gegenüber dem Ätzen in einem der nachfolgenden Prozesse sein. Zu diesem Zweck kann ein beliebiges geeignetes Material verwendet werden, das ein selektives Ätzen des Materials des Halbleiterwafers 10 relativ zur ersten Schutzschicht 22 gestattet. Beispiele sind Polysilizium, Siliziumnitrid oder Siliziumoxid. Ein anderes Beispiel ist eine CVD-Graphitschicht, die durch Pyrolyse unter Einsatz flüchtiger Kohlenwasserstoffe wie etwa Alken (Methan, Ethan usw.) ausgebildet werden kann. Ein weiteres Beispiel ist eine Schicht aus amorphem Kohlenstoff, so genannter diamantartiger Kohlenstoff (DLC – Diamond-Like Carbon), die unter Verwendung von PE-CVD (Physically Enhanced Chemical Vapour Deposition) aus Kohlenwasserstoffen ausgebildet werden kann.
  • Die erste Schutzschicht 22 kann auch eine Folie sein, die die erste Seite 13a des Verbundwafers 13 bedeckt, d. h. auf der Halbleiterschicht 20. Eine Folie ist eine sehr kosteneffektive Lösung und ausreichend, wenn die Schutzschicht 22 verhindern soll, dass Abfall oder andere Verunreinigungen die Halbleiterschicht 20 während der nachfolgenden Ausbildung des Graphitträgers oder des Graphitkerns 36 erreichen. Eine Folie kann auch entfernt werden. Die ein vorläufiges Stadium des Verbundwafers 13 bildende resultierende Struktur 13 ist in 1B gezeigt.
  • Bei einem weiteren Prozess, wie in 10 dargestellt, ist Material des Halbleiterwafers 10 auf seiner zweiten Seite 12 entfernt, um die Dicke des Halbleiterwafers 10 lokal zu reduzieren. Beispielsweise kann Schleifen verwendet werden, um Material bis zu einer gegebenen Dicke zu entfernen. Bei einer Ausführungsform stoppt das Schleifen, bevor die stark dotierte Schicht 14 freigelegt wird. Bei einem weiteren Prozess wird das Halbleitermaterial durch selektives Ätzen des Halbleitermaterials des Halbleiterwafers 10 zu der stark p-dotierten Schicht 14 weiter entfernt. Beispielsweise kann Nasschemisches Ätzen unter Einsatz einer basischen Lösung verwendet werden. Das Ätzen stoppt, wenn die stark p-dotierte Schicht 14 erreicht wird, sodass diese Schicht auf der zweiten Seite 13b des Verbundwafers 13 fregelegt wird.
  • Gemäß einer Ausführungsform kann das Schleifen derart durchgeführt werden, dass eine Randstruktur 15 des Halbleiterwafers 10 verbleibt. Die Randstruktur 15 bildet einen Ring aus monokristallinem Halbleitermaterial integral mit dem verbleibenden Material des Verbundwafers 13 und stützt die verdünnte Waferstruktur mechanisch. Zum Ausbilden der Randstruktur 15 wird das Schleifen nur in dem zentralen Abschnitt des Halbleiterwafers 10 durchgeführt, um eine Ausnehmung 29 auszubilden, wobei ein kleines peripheres Gebiet ungeschliffen bleibt. Das Ausbilden einer Randstruktur 15 ist jedoch nur optional und nicht erforderlich.
  • 10 zeigt die resultierende Struktur des Verbundwafers 13 nach dem Schleifen und 1D nach dem zusätzlichen Ätzen. Die Randstruktur 15 oder der Ring 15 weist in vertikaler Richtung eine Dicke auf, d. h. in der Richtung senkrecht zu der ersten und zweiten Oberfläche 11, 12 des Halbleiterwafers 10, die im Wesentlichen gleich der anfänglichen Dicke des Halbleiterwafers 10 ist. In der Regel beträgt die anfängliche Dicke des Halbleiterwafers 10 einige weniger 100 Mikrometer. Die Zieldicke des Halbleiterwafers 10 nach dem Schleifen und Ätzen liegt signifikant unter der anfänglichen Dicke und kann in einem Bereich von einigen dutzenden Mikrometern liegen, je nach der Dicke des final verarbeiteten Bauelements, die so gewählt werden muss, dass die gewünschte Blockierfähigkeit des Bauelements garantiert ist. Da die p-dotierte Schicht 14 in den meisten Fällen später entfernt wird, ist die tatsächliche Dicke der p-dotierten Schicht 14 solange unwichtig, wie sie eine ausreichende Dicke aufweist, um zuverlässig als eine Ätzstoppschicht zu dienen. Die finale Dicke des Bauelements wird durch die Dicke der Halbleiterschicht 20 bestimmt, die beispielsweise 140 μm oder weniger betragen kann. Die Dicke reicht für viele Anwendungen aus, einschließlich vertikaler Leistungshalbleiterbauelemente mit einer Vorderseitenmetallisierung und einer Rückseitenmetallisierung.
  • Der Halbleiterwafer 10 wird in der in 1A bis 1J dargestellten Ausführungsform als ein „Zwischen-„ Träger verwendet, um ein Substrat bereitzustellen, auf dem die epitaktische Halbleiterschicht 20 abgeschieden werden kann, und zum Aufbauen des Verbundwafers 13.
  • Falls alternativ keine epitaktische Halbleiterschicht 20 ausgebildet wird, kann der Halbleiterwafer 10 auf eine gegebene Zieldicke verdünnt werden, sodass eine dünne „Membran” des Halbleiterwafers 10 zurück bleibt.
  • 1E zeigt einen vergrößerten Schnitt des Verbundwafers 13 nach dem Ätzen um die isotropen Ätzcharakteristika des nasschemischen Ätzens zu veranschaulichen. Während des nasschemischen Ätzens wird auch die Ringstruktur 15 teilweise geätzt, was zu einem teilweisen Unterätzen führt, wie in 1E dargestellt. Dies ist jedoch unkritisch, da die Gesamtdicke des durch das nasschemische Ätzen zu entfernenden Halbleitermaterials recht gering ist, sodass nur ein kurzes Ätzen benötigt wird. In der Regel liegt die Dicke des Halbleitermaterials, das nach dem Schleifen zurück bleibt, in einem Bereich von einigen wenigen μm, beispielsweise 10 μm, sodass isotropes Ätzen Material in einem ähnlichen Bereich auch seitlich entfernt. Falls erwünscht, kann die Ringstruktur 15 dicker ausgebildet werden, um das Ätzentfernen zu kompensieren.
  • Bei einem weiteren Prozess, wie in 1F dargestellt, wird die in der Ausnehmung 29 freiliegende stark dotierte Schicht 14 isotrop geätzt und entfernt, um eine Rückseite 24 der Halbleiterschicht 20 freizulegen. Isotropes nasschemisches Ätzen kann zum Entfernen der stark dotierten Schicht 14 verwendet werden. Nach diesem Prozess können Rückseitenimplantierungsprozesse und/oder Temperprozesse, die zum Integrieren der Bauelemente oder Schaltungen benötigt werden, ausgeführt werden.
  • Oben wurde die p-dotierte Schicht 14 als Ätzstoppschicht verwendet. Alternativ zu diesem Prozess können andere Prozesse zum Definieren der finalen oder Zieldicke der „Bauelementschicht” verwendet werden. Beispielsweise kann eine SiGe-Schicht als Ätzstoppschicht verwendet werden, auf der die Bauelementschicht ausgebildet wird. Eine weitere Option ist der Einsatz eines pn-Übergangs als Ätzstopp. Falls beispielsweise eine n-dotierte Bauelementschicht erwünscht ist, kann eine n-dotierte Halbleiterschicht 20 epitaktisch auf einem schwach p-dotierten Halbleiterwafer 10 abgeschieden werden. Der zwischen der n-dotierten Halbleiterschicht 20 und dem p-dotierten Halbleiter ausgebildete pn-Übergang wird dann in Sperrrichtung gegen den Halbleiterwafer 10 oder die Ätzlösung vorgespannt und kann deshalb als Ätzstopp dienen, nachdem das Ätzen die Verarmungszone des pn-Übergangs erreicht hat. Das verbleibende p-dotierte Halbleitermaterial wird schließlich durch einen kurzen isotropen Ätzprozess entfernt.
  • Bei einem weiteren Prozess wird eine Zwischenschicht 31 in der Ausnehmung 29 und insbesondere auf der freiliegenden Rückseite 24 der Halbleitersubstratschicht 20 ausgebildet. Die Zwischenschicht 31 kann eine einzelne Schicht oder ein Schichtstapel sein. Bei der hier dargestellten Ausführungsform wird die Zwischenschicht 31 durch eine Isolierschicht 30 und eine zum Verbessern der Haftung und des Kontakts mit dem nachfolgend abgeschiedenen Graphitmaterial verwendete Haftschicht 32 ausgebildet. Die Isolierschicht 30 kann beispielsweise eine thermische Oxidschicht 30 oder eine Aluminiumnitridschicht 30 sein. Alternativ kann eine leitende Schicht anstelle einer Isolierschicht verwendet werden, oder die Isolierschicht 30 kann sogar entfallen. Die Haftschicht 32 kann beispielsweise eine Polysiliziumschicht sein. Die resultierende Struktur ist in 1G dargestellt.
  • In einem weiteren Prozess, wie in 1H dargestellt, wird die Ausnehmung 29 mit einer Formmasse 35 gefüllt. Die Formmasse 35 enthält ein Kohlenstoffpulver und/oder langkettige Kohlenwasserstoffe wie etwa Pech. Ein Bindemittel kann zugesetzt werden, um eine plastische oder fließfähige Masse zu erhalten. Die Formmasse 35 füllt die Ausnehmung 29 und wird beispielsweise durch einen Spritzgussprozess abgeschieden. Das Spritzgießen ist ein kosteneffizienter Prozess zum Ausbilden von Stücken und kann hier zum Füllen der Ausnehmung 29 verwendet werden. Ein anderer geeigneter Prozess bringt eine gegebene Menge der Formmasse 35 in die Ausnehmung und presst dann die Masse, um die Ausnehmung zuverlässig zu füllen. Dieser Prozess wird manchmal als Formpressen bezeichnet.
  • Die Konsistenz der Formmasse 35 wird geeignet gewählt, um das Füllen der Ausnehmung 29 zu erleichtern. Beispielsweise kann die Formmasse eine weiche Masse sein, die Mesophasen-Kohlenstoff enthält. Mesophasen-Kohlenstoff kann, ohne darauf beschränkt zu sein, als ein Zustand von Pech in einem Zwischenzustand zwischen fester und flüssiger Phase beschrieben werden. Pech kann auch in einem Mesophasenzustand verwendet werden und kann ein komplexes Gemisch oder eine komplexe Mischung aus Kohlenwasserstoffen wie etwa aromatischen Kohlenwasserstoffen enthalten.
  • Nach dem Füllen der Ausnehmung 29 wird die Formmasse 35 getempert, um einen Graphitträger oder Graphitkern 36 auszubilden, der aus turbostratischem oder amorphem Graphit besteht. Das Tempern kann einen ersten Temperschritt zum Entfernen des Bindemittels oder anderer Additive und einen zweiten Temperschritt bei in der Regel einer höheren Temperatur als der erste Temperschritt zum Sintern des Kohlenstoffmaterials wie etwa Pulver oder Kohlenwasserstoffen mit einem hohen Moleklargewicht, die in der Formmasse enthalten sind, beinhalten. Geeignete Temperaturbereiche für die Temperschritte wurden oben beschrieben. Bei einer Ausführungsform kann auch ein einzelner Temperschritt mit einem gegebenen Temperaturprofil wie etwa einer langsam steigenden Temperaturrampe verwendet werden.
  • Falls erforderlich, kann überschüssiges Graphitmaterial danach durch mechanisches Schleifen oder einen beliebigen anderen geeigneten Prozess entfernt werden. Die erste Schutzschicht 22, die ebenfalls auf der zweiten Seite des Halbleiterwafers 10 ausgebildet worden ist und die immer noch auf der Randstruktur 15 existiert, kann während des Schleifens als Stoppschicht verwendet werden.
  • Der so ausgebildete Verbundwafer 13 weist eine Dicke auf, die die Anfangsdicke des Halbleiterwafers 10 um die Dicke der Halbleiterschicht 20 und der ersten Schutzschicht 22 übersteigt. Die Randstruktur 15, die auch als „Verstärkungsstruktur” oder „Verstärkungsring” bezeichnet werden kann, schützt den Graphitkern 36 seitlich und verhindert, dass die seitliche Kante des Graphitkerns 36 beim Handhaben des Verbundwafers 13 beschädigt wird. Da die Randstruktur 15 aus einem monokristallinen Halbleitermaterial von üblicherweise verwendetem Wafer besteht, sind keine Modifikationen der Handhabungs- und Verarbeitungsanlagen erforderlich. Weiterhin kann der Verbundwafer 13 die von üblicherweise bekannten Wafern verwendeten typischen abgerundeten Kanten erhalten. Dies erleichtert auch das Handhaben des Verbundwafers 13.
  • Die Ausbildung des Graphitträgers oder des Graphitkerns 36 wie hierin beschrieben ist kosteneffizient und eine schnelle Prozedur. Zudem kann so gut wie jede beliebige Gestalt der Ausnehmung 29 mit der Formmasse gefüllt werden, was auch die Ausbildung des Graphitträgers erleichtert.
  • Um den Graphitkern 36 vor einem Angriff durch Sauerstoff und Wasserstoff während der Prozesse zu schützen, die während der Herstellung der Halbleiterbauelemente oder Schaltungen ausgeführt werden, kann eine zweite Schutzschicht 38 auf der ganzen Oberfläche des Verbundwafers 13 oder nur auf den freiliegenden Oberflächenabschnitten des Graphitkerns 36 ausgebildet werden. Die zweite Schutzschicht 38 soll als eine Sauerstoff- und Wasserstoffdiffusionsbarriere wirken, um zu verhindern, dass der Kohlenstoff beispielsweise in einer sauerstoffhaltigen Atmosphäre zu CO2 oder zu flüchtigen Kohlenwasserstoffen bei hohen Temperaturen reagiert. Geeignete Diffusionsbarrierematerialien sind beispielsweise Silizium, Siliziumnitrid, Siliziumdioxid, Siliziumcarbid und Polysilizium. Auch die Randstruktur 15 bildet eine Barriere. Die zweite Schutzschicht 38 und die Randstruktur 15 bilden zusammen eine den Graphitkern 36 kapselnde Schutzstruktur. 11 veranschaulicht den Verbundwafer 13 mit einer die ganze Oberfläche des Verbundwafers 13 bedeckenden zweiten Schutzschicht 38.
  • Bei einem weiteren Prozess, wie in 1J dargestellt, werden die erste Schutzschicht 22 und die zweite Schutzschicht 38 auf der ersten Seite 13a des Verbundwafers 13 entfernt, um die Halbleiterschicht 20 freizulegen. Das Entfernen kann, ohne darauf beschränkt zu sein, das Plasmaätzen, nasschemisches Ätzen und chemisch-mechanisches Ätzen beinhalten. Der resultierende Verbundwafer 13 kann als Wafer zum Integrieren von Halbleiterbauelementen oder Schaltungen verwendet werden.
  • Nach dem Integrieren von Bauelementstrukturen in die erste Seite 13a des Verbundwafers 13, d. h. in die Halbleiterschicht 20, kann der Graphitkern 36 entfernt werden oder zurückgelassen werden, um in dem finalen Bauelement enthalten zu sein. Falls beispielsweise eine Bauelementstruktur ähnlich einer SOI-Struktur wie etwa CMOS-SOI gewünscht wird, bleibt der Graphitkern 36 an seinem Platz und wird nicht entfernt. In diesem Fall bildet der Graphitkern 36 die Trägerstruktur des finalen Bauelements.
  • Falls die Rückseite 24 der Halbleiterschicht 20 (Bauelementschicht) beispielsweise für vertikale Leistungsbauelemente mit einer Rückseitenmetallisierung bearbeitet werden muss, kann der Graphitkern 36 durch Schleifen, Ätzen, Verbrennen in einer sauerstoffhaltigen Atmosphäre oder durch eine beliebige geeignete Kombination davon entfernt werden. Auch die optionale Zwischenschicht 31 kann beispielsweise durch einen nasschemischen Ätzprozess entfernt werden, was zum Freilegen der Rückseite der Halbleiterschicht 20 führt. Bei weiteren Prozessen kann ein beliebiger gewünschter Prozess zum Finalisieren der Halbleiterbauelemente oder Schaltungen durchgeführt werden, einschließlich Implantieren und Ausbilden einer Rückseitenmetallisierung.
  • Die optionale Zwischenschicht 31 kann entfallen, wenn Bauelemente mit einem vertikalen Stromfluss erwünscht sind, d. h., der Strom fließt von der Vorderseite zu der Rückseite des Bauelements. Der Verbundwafer 13 enthält dann einen Graphitkern 36, der mit der Halbleiterschicht 20 in elektrischem Kontakt steht. Alternativ kann nur eine leitende Zwischenschicht ausgebildet werden. Die Materialcharakteristika von Graphit können so gewählt werden, dass er eine elektrische Leitfähigkeit aufweist, die ausreicht, um als eine Rückseitenelektrode oder Kontaktschicht zu dienen. Dies erleichtert auch die Handhabung der finalen Bauelemente, da die Substratgesamtdicke der Bauelemente vergrößert wird.
  • Gemäß einer Ausführungsform wird der Verbundwafer 13 mit dem Graphitträger oder dem Graphitkern 36 und deman dem Graphitträger oder dem Graphitkern 36 angebrachten monokristallinen Halbleitersubstrat oder der monokristallinen Halbleiterschicht 20 zum Verarbeiten oder Integrieren von mehreren Halbleiterbauelementen in das monokristalline Halbleitersubstrat oder die monokristallinen Halbleiterschicht 20 verwendet. Nach der teilweisen oder vollständigen Integrierung wird der Graphitkern 36 beispielsweise in einem sauerstoffhaltigen Plasma aus der verarbeiteten monokristallinen Halbleiterschicht entfernt. Bei einem weiteren Prozess wird das monokristalline Halbleitersubstrat oder die Schicht 20 beispielsweise durch Ritzen oder Sägen zersägt, um mehrere getrennte Halbleiterbauelemente auszubilden.
  • Gemäß einer Ausführungsform, wie hierin beschrieben, wird ein Graphitträger verwendet, und er stellt eine kosteneffiziente Alternative für ein gewöhnliches SOI-Substrat dar, das ein teures monokristallines Halbleitermaterial erfordert. Das Graphitmaterial kann bezüglich seines Wärmeausdehnungskoeffizienten so eingestellt werden, dass er ähnlich dem des Halbleitermaterials ist, um das Verbiegen des Verbundwafers zu reduzieren.
  • 2A und 2B zeigen eine weitere Ausführungsform mit einer reduzierten Nutzung von monokristallinem Material. Ein Verbundwafer 213 wird auf der Basis eines polykristallinen Halbleiterwafers wie etwa eines Polysiliziumwafers 210 ausgebildet. Der Verbundwafer 213 kann auch auf der Basis eines monokristallinen Halbleiterwafers ausgebildet werden. 2A zeigt eine Draufsicht auf den Verbundwafer 213, während 2B eine Querschnittsansicht des Verbundwafers 213 zeigt.
  • Ähnlich wie oben beschrieben, wird eine Ausnehmung in dem polykristallinen Wafer 210 auf der zweiten Seite 213b ausgebildet, durch einen der oben beschriebenen Prozesse mit einer Formmasse gefüllt und dann einem oder mehreren Temperprozessen unterworfen, um einen Graphitkern 236 auszubilden. Bei einem weiteren Prozess wird eine Schutzschicht 238 auf der ganzen Oberfläche des Verbundwafers 213 ausgebildet. Beispielsweise kann Si3N4 als Material für die Schutzschicht 238 verwendet werden. Der Verbundwafer 213 enthält, wie oben, eine Randstruktur 215, die den Graphitkern 236 seitlich schützt. Die Randstruktur 215 besteht aus polykristallinem Material. Die Schutzschicht 238 und die Randstruktur 215 bilden eine den Graphitkern 236 kapselnde Schutzstruktur.
  • Auf der ersten Seite 213a des Verbundwafers 213 ist eine monokristalline Halbleiterschicht 220 angeordnet, die bei dieser Ausführungsform die Bauelementschicht bildet. Die Halbleiterschicht 220 kann beispielsweise durch Bonden an den Graphitkern 236 angebracht werden. Es wäre auch möglich, den polykristallinen Wafer 210 an die Halbleiterschicht 220 zu bonden und die Ausnehmung danach auszubilden. Somit kann das Trägersubstrat, das durch den Graphitkern 236, die Randstruktur 215 und die Schutzschicht 238 gebildet wird, im Voraus ausgebildet und dann an die Halbleiterschicht 220 gebondet werden, oder alternativ kann das Trägersubstrat nach dem Bonden des polykristallinen Wafers an die Halbleiterschicht 220 ausgebildet werden.
  • Der finale Verbundwafer 213 enthält ein Trägersubstrat oder einen Wafer und eine daran angebrachte Bauelementschicht. Das Trägersubstrat wird durch den Graphitkern 236 und/oder die polykristalline Randstruktur 215 ausgebildet, während die Bauelementschicht durch die monokristalline Halbleiterschicht 220 ausgebildet wird. Das Trägersubstrat kann auch weitere Schichten wie etwa eine vergrabene Isolierschicht und mindestens eine Schutzschicht 238, die mindestens die zweite Seite 213b des Graphitkerns 236 bedeckt, um den Graphitkern 236 zu schützen, enthalten.
  • Bezüglich der 3 und 4 wird eine weitere Ausführungsform des Herstellens eines Verbundwafers 313 beschrieben, die mit beliebigen der anderen hierin offenbarten Ausführungsformen kombiniert werden kann. In Prozess (A) wird ein monokristalliner Halbleiterwafer 350 mit einer ersten Seite 350a und einer gegenüber der ersten Seite 350a angeordneten zweiten Seite 350b bereitgestellt. Der Halbleiterwafer 350 kann aus einem beliebigen geeigneten Halbleitermaterial wie oben beschriebne bestehen. Für viele Anwendungen wird Silizium oder Siliziumcarbid verwendet. Im Prozess (B) wird eine Bondschicht 330, die später eine Zwischenschicht oder vergrabene Schicht bildet, auf der ersten Seite 350a des Halbleiterwafers 350 ausgebildet. Die Bondschicht 330 kann beispielsweise eine Isolierschicht wie etwa eine Oxidschicht sein. Beispielsweise kann thermische Oxidation zum Formen einer Bondschicht 330 verwendet werden. Zudem können auch Bondschichten 330 abgeschieden werden. Die Bondschicht 330 dient in nachfolgenden Prozessen als eine Schicht, die das Bonden an ein Trägersubstrat oder an einen Wafer erleichtert. Das Material der Bondschicht 330 wird deshalb so ausgewählt, dass man eine thermisch stabile Schicht erhält. Ein Beispiel für eine isolierende Bondschicht ist Siliziumdioxid. Ein Beispiel für eine elektrisch leitende Bondschicht ist Polysilizium. Falls eine Isolierschicht nicht erforderlich ist, ist die Bondschicht nicht absolut notwendig.
  • Bei einem weiteren Prozess, wie in (C) dargestellt, werden Gasionen wie etwa Protonen in die erste Seite 350a des Halbleiterwafers 350 in eine gegebene Tiefe implantiert. Die Implantierungstiefe kann durch Wählen der Implantierungsenergie eingestellt werden. Die Implantierungstiefe definiert die Dicke d der Bauelementschicht, wie weiter unten beschrieben.
  • Das Implementieren von Gasatomen bzw. Gasionen (z. B. Protonen) bewirkt die Ausbildung einer Delaminierungsschicht 355, die eine Mikroblasenschicht oder mikroporöse Schicht sein kann, entlang der der Halbleiterwafer 350 durch einen späteren Prozess delaminiert wird.
  • Wie im Prozess (D) dargestellt, wird ein Graphitträger oder Graphitkern 336 auf der ersten Seite 350a des Halbleiterwafers 350 ausgebildet. Der Halbleiterwafer 350 wird in (D) umgestürzt, sodass die erste Seite 350a nun die Bodenseite ist, während die zweite Seite 350b nun die Oberseite ist. Der Graphitträger 336 kann wie oben beschrieben ausgebildet werden, einschließlich Bringen einer Formmasse auf die erste Seite 350a des Halbleiterwafers 350. Ein milder Temperschritt kann durchgeführt werden, um optionale Bindemittel oder etwaige andere Hilfsverbindungen zu entfernen. Alternativ kann ein vorgeformter Graphitträger wie etwa aus turbostratischem Graphit, pyrolytischem Graphit oder isostatisch gepresstem Graphit hergestellt, mit einer Bondschicht an dem Halbleiterwafer fixiert werden.
  • Bei einem weiteren Prozess, wie in (E) dargestellt, wird eine Schutzschicht 338 mindestens auf freiliegenden Abschnitten des Graphitkerns 336 ausgebildet. Die Schutzschicht 338 kann auch auf der ganzen Oberfläche des Verbundwafers 313 ausgebildet werden, einschließlich auf der zweiten Seite 350b des Halbleiterwafers 350. Die Schutzschicht 338 kann eine einzelne Schicht oder ein Schichtstapel sein. Geeignete Materialien zum Ausbilden der Schutzschicht 338 sind Polysilizium, Siliziumnitrid (Si3N4) oder Siliziumdioxid (SiO2) oder Siliziumcarbid. Die Schutzschicht 338 kann bei vergleichsweise niedrigen Temperaturen ausgebildet werden, um einen Wärmestress in der Delaminierungsschicht 355 zu vermeiden. Die Schutzschicht 338 schützt den Graphitkern 336 und die Bondschicht 330 vor einer mechanischen und chemischen Beanspruchung, die während nachfolgender Prozesse auftreten kann, einschließlich Prozessen, die zum Integrieren von Halbleiterbauelementen und Schaltungen verwendet werden.
  • Die Dicke und das Material für die Schutzschicht 338 können entsprechend spezifischer Erfordernisse gewählt werden. Beispielsweise sollte die Schutzschicht 338 so konfiguriert werden, dass sie als eine Sauerstoff- und Wasserstoffdiffusionsbarriere dient, wie oben beschrieben.
  • Wie in (F) dargestellt, wird der Verbundwafer 313 einer Wärmebehandlung unterzogen, um den Halbleiterwafer 350 entlang der Delaminierungsschicht 355, die als eine Spaltebene dient, zu delaminieren. Die Wärmebehandlung verursacht mechanische Spannungen, die zu einer Trennung entlang der Delaminierungsschicht 355 führen. Eine vergleichsweise dünne Halbleiterschicht 320 bleibt durch die Bondschicht 330 an den Graphitkern 336 gebondet. Die Halbleiterschicht 320 weist eine Dicke d auf, die durch die Implantierungsenergie der Gasionen im Prozess (C) definiert wurde.
  • Der Delaminierungsprozess führt zu der Ausbildung eines Teilwafers 358, der wieder zur Herstellung weiterer Verbundwafer verwendet werden kann. Dies ist sehr kosteneffizient und ist insbesondere für SiC von Interesse. Der Teilwafer 358 kann vor der Wiederverwendung poliert werden.
  • Der Verbundwafer 313 enthält die monokristalline Halbleiterschicht 320, die an dem Graphitkern 336 angebracht bleibt. Die Halbleiterschicht 320, die sich durch den Delaminierungsprozess von dem Halbleiterwafer 350 löste, enthält eine Spaltoberfläche 325, die, falls gewünscht, poliert werden kann.
  • Gemäß einer Ausführungsform kann eine nicht gezeigte Epitaxieschicht auf der Halbleiterschicht 320 ausgebildet werden, um beispielsweise die Dotierkonzentration der Bauelementschicht zuzuschneiden. Die Epitaxieschicht und die Halbleiterschicht 320 bilden dann zusammen die Bauelementschicht.
  • Gemäß einer Ausführungsform kann die Bondschicht 330 entfallen oder durch eine elektrisch leitende Schicht wie etwa eine Polysiliziumschicht ersetzt werden, um die Ausbildung von Bauelementen mit einem vertikalen Strompfad von der Oberseite zu der Unterseite der finalen Bauelemente zu gestatten.
  • Gemäß einer Ausführungsform kann, anstatt eine Delaminierungsschicht 355 zum Schneiden des Halbleiterwafers 350 auszubilden, der Halbleiterwafer 350 geschliffen, poliert und/oder geätzt werden, um seine Dicke zu reduzieren und um eine Halbleiterschicht 320 mit der gewünschten Dicke d auszubilden.
  • Wie oben beschrieben wird gemäß einer Ausführungsform ein Verfahren zum Herstellen eines Verbundwafers bereitgestellt. Das Verfahren beinhaltet das Bereitstellen eines monokristallinen Halbleitersubstrats mit einer ersten Seite und einer gegenüber der ersten Seite angeordneten zweiten Seite; Ausbilden einer Isolierschicht auf der ersten Seite des monokristallinen Halbleitersubstrats; Abscheiden einer Formmasse, die Kohlenstoffpulver, Pech, aromatische Kohlenwasserstoffe, ein Bindemittel und/oder eine Kombination daraus auf der Isolierschicht enthält; und Tempern der abgeschiedenen Formmasse, um einen an dem Halbleitersubstrat angebrachten Graphitträger auszubilden.
  • Gemäß einer Ausführungsform werden Gasionen in die erste Seite des monokristallinen Halbleitersubstrats implantiert, um nach dem Ausbilden der Isolierschicht eine Delaminierungsschicht wie etwa eine Mikroblasenschicht in einer vordefinierten Tiefe auszubilden. Der monokristalline Halbleiter wird einer Wärmebehandlung unterzogen, um das monokristalline Halbleitersubstrat entlang der Delaminierungsschicht zu schneiden oder zu teilen.
  • Gemäß einer Ausführungsform führt das Teilen des monokristallinen Halbleiterwafers zu der Ausbildung einer monokristallinen Halbleiterschicht, die an dem Graphitträger angebracht bleibt, wobei die monokristalline Halbleiterschicht eine freiliegende Seite enthält. Ein weiterer Prozess beinhaltet das Ausbilden einer epitaktischen Halbleiterschicht auf der freiliegenden Seite der monokristallinen Halbleiterschicht.
  • Gemäß einer Ausführungsform kann die Dicke des monokristallinen Halbleiterwafers reduziert werden, indem Halbleitermaterial an der ersten Seite des monokristallinen Halbleiterwafers entfernt wird, um eine als Bauelementschicht dienende dünne Halbleiterschicht auszubilden.
  • Gemäß einer Ausführungsform sollten die Gesamtdicke der Bondschicht 330 und die gewünschte Dicke d der Halbleiterschicht 320 etwa 1,3 μm oder weniger betragen, um die Implantierungsenergie zu reduzieren, die für das Implantieren der Gasionen erforderlich ist, insbesondere wenn Protonen verwendet werden. Wenn die Gesamtdicke auf diesen Bereich beschränkt wird, kann die Protonenimplantierungsenergie 150 keV oder weniger betragen. Bei dieser nicht sehr hohen Implantierungsenergie ist die Generierung starker Röntgenstrahlung relativ gering, was für das Gerät vorteilhaft ist. Wenn die Implantierungsenergie auf etwa 150 keV oder weniger beschränkt wird, ist keine zusätzliche Sicherheitsausrüstung erforderlich. Weiterhin wird durch das Beschränken der Implantierungsenergie auch die Energieauswirkung in das Halbleitermaterial reduziert, und dies gestattet eine Erhöhung der Implantierungsdosis, d. h. eines Strahlstroms, um die Implantierungsdauer zu reduzieren. Es ist jedoch auch möglich, höhere Implantierungsenergien zu verwenden, falls erwünscht.
  • Gemäß einer Ausführungsform entspricht die Gesamtimplantierungstiefe bezüglich der oberen Oberfläche der Bondschicht 330 der Dicke der Bondschicht plus zusätzlicher weniger Dutzende Nanometer oder mehrerer Zehntel eines Mikrometers für die vergleichsweise dünne Halbleiterschicht 320. Die Bondschicht 330 kann beispielsweise etwa 50 nm bis etwa 500 nm dick sein. Die Dicke d der Halbleiterschicht 320 kann in einem Bereich von etwa 10 nm bis etwa 200 μm liegen. Die Halbleiterschicht 320 kann vergleichsweise dünn sein und sogar dünner als die gewünschte Enddicke für die Bauelementschicht, da eine Epitaxieschicht nach dem Teilen auf der Halbleiterschicht 320 ausgebildet werden kann, um die finale Dicke zu erreichen.
  • Gemäß einer Ausführungsform werden die Gasionen unter Verwendung einer Implantierungsenergie von höchstens 150 keV in die erste Seite 350a des monokristallinen Halbleiterwafers 350 implantiert.
  • 4 zeigt ein beispielhaftes Dotierprofil für Protonen, die mit einer Energie von 150 keV senkrecht zu der Oberfläche eines 200 nm dicken SiO2, auf der Oberfläche eines Siliziumwafers 350 angeordnet, implantiert werden. Eine derartige Implantierung führt zu der Ausbildung einer Delaminierungsschicht in einer Tiefe von etwa 1,29 μm bei Messung ab der oberen Oberfläche der SiO2-Schicht. In dieser Tiefe erfolgt eine Delaminierung während der Wärmebehandlung. Durch entsprechendes Wählen der Implantierungsenergie können der Ort der Delaminierungsschicht 355 und somit die Zieldicke der Halbleiterschicht 320 eingestellt werden.
  • Der Delaminierungsprozess wie hierin beschrieben ist auch für Leistungsbauelemente auf der Basis von SiC attraktiv. Beispiele sind Dioden, J-FETs, IGBTs, MOSFETs, SiC-SOI-Bauelemente usw. Der Prozess beginnt mit dem Bereitstellen eines SiC-Wafers 350 und der Ausbildung einer optionalen Bondschicht, die isolierend oder elektrisch leitend sein kann. Nach der Delaminierung kann der SiC-Wafer 350 mehrmals wiederverwendet werden, wobei jedes Mal, wenn der Wafer verwendet worden ist, seine Dicke um den Betrag reduziert wird, der der Dicke der Halbleiterschicht 320 entspricht, die an dem Trägersubstrat oder dem Wafer angebracht bleibt. Nach der Delaminierung kann die Oberfläche des SiC-Wafers 350 vor der Wiederverwendung poliert werden.
  • Im Fall von SiC werden in der Regel Protonen zum Erzeugen der Delaminierungsschicht 355 verwendet. Alternativ kann eine Kombination aus Dotierstoffen verwendet werden, beispielsweise Protonen und Borionen. Letzterer Ansatz gestattet die Reduzierung der erforderlichen Implantierungsdosis.
  • Der Trägerwafer mit einem Graphitkern kann durch ein beliebiges der oben beschriebenen Verfahren wie etwa Spritzgießen oder Formpressen direkt auf dem SiC-Wafer 350 ausgebildet werden oder kann im Voraus hergestellt werden und dann wie weiter unten beschrieben mit dem SiC-Wafer gebondet werden. Es ist auch möglich, ein kristallines oder isostatisch gepresstes Graphitträgersubstrat bereitzustellen, das dann an den SiC-Wafer 350 gebondet wird.
  • Gemäß einer Ausführungsform kann die Oberfläche des SiC-Wafer 350, an die der Graphitkern gebondet wird oder auf der der Graphit ausgeformt wird, durch einen geeigneten Wärmeprozess in eine Kohlenstoffschicht umgewandelt werden. Dadurch kann der Kontakt zu dem Graphitmaterial verbessert werden, da das Graphitmaterial entweder durch Ausformen oder Bonden in direkten Kontakt mit der Kohlenstoffschicht gebracht wird. Dieser Ansatz eignet sich besonders für Bauelemente mit einem vertikalen Strompfad, da keine vergrabene Isolierschicht ausgebildet wird.
  • Gemäß einer Ausführungsform ist es weiterhin möglich, einen kristallinen Graphitträger zu verwenden, der an einen Halbleiterwafer gebondet ist, der entweder die oben beschriebenen Delaminierungsprozeduren oder Rückätzen durchläuft, um eine an dem kristallinen Graphitträger angebrachte dünne Halbleiterschicht auszubilden. Kristalliner Graphit weist eine bestimmte Gitterstruktur auf, die eine anisotrope Wärmeleitfähigkeit aufweist, mit der die Wärmeableitung insbesondere in seitlicher Richtung verbessert werden kann. Dies reduziert die Wahrscheinlichkeit, dass innerhalb der finalen Bauelemente Hot-Spots entstehen, oder reduziert die maximale Temperatur solcher Hot-Spots. Kristalliner Graphit ist auch vergleichsweise preiswert.
  • Bezüglich 5 wird eine weitere Ausführungsform beschrieben. In Prozess (A) wird ein Halbleiterwafer 550 bereitgestellt, bei dem es sich um ein beliebiges geeignetes Halbleitermaterial handeln kann, insbesondere Si und SiC. Wie in Verbindung mit 3 beschrieben, wird eine Bondschicht 530 auf der ersten Seite 550a des Halbleiterwafers 550 in Prozess (B) ausgebildet, und dann werden Gasionen wie etwa Protonen in die erste Seite 550a implantiert, um in Prozess (C) in einer vorderfinierten Tiefe d eine Delaminierungsschicht 555 auszubilden.
  • Ein Trägerwafer 560 wird bereitgestellt, der mindestens einen Graphitkern aus turbostratischem oder amorphem Graphit oder isostatisch gepresstem Graphit enthält oder der ein kristalliner Graphitwafer sein kann. Der Trägerwafer 560 kann eine optionale Schutzschicht enthalten, die in 5 nicht dargestellt ist. Der Trägerwafer 560 kann durch einen beliebigen geeigneten Prozess, wie hierin beschrieben, hergestellt werden.
  • Der Trägerwafer 560 wird dann in Prozess (D), der den Halbleiterwafer 550 in Kontakt mit dem Trägerwafer 560 umgedreht zeigt, durch die Bondschicht 530 an den Halbleiterwafer 550 gebondet. Eine nicht gezeigte Schutzschicht kann auf der ganzen freiliegenden Oberfläche der gebondeten Wafer oder nur auf dem Trägerwafer 560, falls erwünscht, ausgebildet werden.
  • Mit Hilfe einer Wärmebehandlung, wie in Prozess (E) dargestellt, wird der Halbleiterwafer 550 entlang der Delaminierungsschicht 555 von dem Trägerwafer 560 delaminiert, sodass eine Halbleiterschicht 520 mit einer Dicke d an dem Trägerwafer 560 angebracht bleibt. Dieser Prozess erzeugt einen Verbundwafer 513 und einen Teilwafer 558, die wie oben beschrieben wieder verwendet werden können. Die Halbleiterschicht 520 enthält eine Spaltoberfläche 525, entlang der die Delaminierung oder Trennung erfolgt und die poliert oder geätzt werden kann, um eine flache und defektfreie Oberfläche auszubilden. Eine weitere Halbleiterschicht kann epitaktisch auf der Halbleiterschicht 520 abgeschieden werden, um die Gesamtdicke des auf dem Trägerwafer 360 abgeschiedenen kristallinen Halbleitermaterials zu vergrößern.
  • Gemäß einer Ausführungsform wird ein Verfahren zum Herstellen eines Verbundwafers bereitgestellt. Das Verfahren beinhaltet das Bereitstellen eines monokristallinen Halbleiterwafers mit einer ersten Seite und einer gegenüber der ersten Seite angeordneten zweiten Seite; Implantieren von Gasionen in die erste Seite des monokristallinen Halbleiterwafers zum Ausbilden einer Delaminierungsschicht in einer vordefinierten Tiefe; Bereitstellen eines Trägerwafers mit einem Graphitkern und einer den Graphitkern kapselnden Schutzstruktur; Bonden des Trägerwafers an die erste Seite des monokristallinen Halbleiterwafersubstrats; und Unterziehen des monokristallinen Halbleiterwafers und des Trägerwafers einer Wärmebehandlung zum Trennen des monokristallinen Halbleiterwafers entlang der Delaminierungsschicht.
  • Die Temperaturstabilität des Verbundwafers wie hierin beschrieben ist im Vergleich zu der Temperaturstabilität von reinen Siliziumwafern aufgrund der Wärmestabilität von Graphit nicht beeinträchtigt. Weiterhin weist Graphit ähnliche mechanische Eigenschaften wie Silizium und Siliziumcarbid auf und stört deshalb nicht diese Materialien. Graphit ist auch ausreichend mechanisch stabil, um als Trägermaterial geeignet zu sein. Zudem ist Graphit chemisch inert gegenüber den meisten oder fast allen Chemikalien, die in der Halbleiterverarbeitungstechnologie verwendet werden. Weiterhin kann Graphit mechanisch verarbeitet werden wie etwa geschliffen werden, um beispielsweise dünne Bauelemente auszubilden. Zudem kann Graphit auch durch CVD abgeschieden werden. Da Graphit auf entsprechende Weise ausgebildet werden kann, bevor die Verarbeitung der eigentlichen Halbleiterbauelemente oder Schaltungen startet, stören die Graphitabscheidung, das Bonden oder die Ausbildung nicht die Bauelementverarbeitung. Es ist jedoch auch möglich, den Graphitträger oder Graphitkern auszubilden oder den Graphitkern in einem späteren Stadium zu bonden.
  • Das Verwenden eines Graphitträgers oder Graphitkerns wie hierin beschrieben gestattet auch das Verdünnen der Bauelementschicht (Halbleiterschicht 20, 320, 520 mit oder ohne zusätzlicher Epitaxieschicht), bevor die Bauelementverarbeitung beginnt. Dies reduziert auch die Kosten, da der kritische Prozess des Verdünnens der Bauelementschicht zu Stadien verschoben wird, bevor die eigentliche Bauelementverarbeitung beginnt. Es ist weiterhin möglich, mit einem bereits verdünnten Halbleiterwafersubstrat zu beginnen, mit der nachfolgenden Ausbildung des Graphitträgers auf diesem Wafer. Die Ausbildung des Graphitträgers wie hierin beschrieben ist mechanisch weniger kritisch als beispielsweise das Bonden. Alternativ kann das verdünnte Halbleiterwafersubstrat in Kontakt mit einem separat ausgebildeten Graphitträger gebracht werden. Für beide Optionen ist die thermische und chemische Stabilität von Graphit, insbesondere, wenn er von einer Schutzschicht bedeckt ist, hilfreich. Dies reduziert weiterhin die Produktionskosten.
  • Wie hierin beschrieben, kann eine Bauelementschicht ausgebildet werden und ihre Zieldicke gut definiert werden. Dies kann dadurch erfolgen, dass eine geeignete Ätzstoppschicht und eine epitaktische Abscheidung einer Halbleiterschicht auf einem Halbleiterwafer, als Zwischensubstrat verwendet, verwendet wird, um den Verbundwafer wie hierin beschrieben aufzubauen.
  • Graphit kann durch den chemischen Angriff von Sauerstoff und Wasserstoff bei hohen Temperaturen dadurch geschützt werden, dass eine Schutzschicht ausgebildet wird, die Sauerstoff- oder Wasserstoffdiffusion verhindert. Zu geeigneten Barrierematerialien zählen kristallines Silizium, Polysilizium, amorphes Silizium, Siliziumcarbid und Siliziumnitrid, um nur einige zu nennen. Andererseits kann Graphit, falls gewünscht, durch Sauerstoff oder Wasserstoff in Plasma ohne irgendwelche Reste entfernt werden. Dieses Entfernen ist bezüglich anderer, bei der Halbleiterverarbeitung verwendeter Materialien sehr selektiv. Anders als bei anderen Trägersystemen bleiben auf dem Bauelement keine Reste wie etwa Kleberreste oder Folienreste zurück.
  • Indem ein Graphitträger oder ein Graphitkern verwendet wird, kann eine signifikante Kostenreduktion im Vergleich zu üblichen SOI-Wafern erzielt werden. Wenn eine isolierende Zwischenschicht zwischen der Halbleiterschicht und dem Graphitkern verwendet wird, können zudem Bauelemente mit einer SOI-Struktur hergestellt werden. Die Größe solcher Bauelemente kann reduziert werden, ohne dass pn-Übergänge für eine vertikale Isolation erforderlich sind, da die isolierende Zwischenschicht, die eine vergrabene Isolierschicht bildet, als vertikale Isolation dient. Das Material für die isolierende Zwischenschicht kann gemäß spezifischer Erfordernisse gewählt werden. Die Zwischenschicht kann eine einzelne Schicht oder ein Schichtstapel sein.
  • Bezüglich 6 wird eine weitere Ausführungsform beschrieben. In Prozess (A) wird ein Halbleiterwafer 650 mit einer ersten Seite oder Oberfläche 650a bereitgestellt. Der Halbleiterwafer 650 kann auch als ein Donor-Wafer bezeichnet werden, da mit ihm eine Halbleiterschicht auf einem Trägerwafer bereitgestellt wird. Der Donor- oder Halbleiterwafer 650 kann aus einem beliebigen geeigneten Halbleitermaterial hergestellt sein und insbesondere aus Halbleitermaterialien mit einer großen Bandbreite. Beispiele sind SiC, GaN, GaAs und andere Halbleitermaterialien sowie Stapel aus verschiedenen Halbleitermaterialien.
  • Die erste Seite 650a stellt eine Bondingoberfläche des Halbleiterwafers 650 dar. In Prozess (B) werden Gasionen wie etwa Protonen in die erste Seite 650a implantiert, um in einer vordefinierten Tiefe d eine Delaminierungsschicht oder Delaminierungsgrenzfläche 655 auszubilden, wie oben beschrieben.
  • Eine Metallisierungsschicht 670 wird auf der ersten Seite 650a des Halbleiterwafers 650 ausgebildet, wie in Prozess (C) dargestellt. Die Metallisierungsschicht 670 wird durch Metalle gebildet, die einen guten ohmschen Kontakt zu dem Halbleitermaterial des Halbleiterwafers 650 liefern können. Geeignete Metalle sind beispielsweise Ni, Mo, W, Ta, Nb, Ti, Cr, Al, Cu und V. Solche Metalle bilden beispielsweise mit SiC während Wärmebehandlungen, die Teil von nachfolgenden Prozessen sein können, einen ohmschen Kontakt. Ein derartiger Prozess ist ein epitaktischer Aufwachsprozess zum Ausbilden eines Driftgebiets, das hohe Sperrspannungen blockieren kann. Ein Prozess zum Ausbilden einer Epitaxieschicht wird später beschrieben.
  • Die oben erwähnten Metalle sind auch Carbid bildende Metalle, die es ihnen erlauben, mit Kohlenstoff oder einer Graphitschicht eines Trägerwafers zu reagieren, die später an den Halbleiterwafer 650 gebondet wird. Die Metallisierungsschicht 670 kann deshalb eine stabile, zuverlässige und dauerhafte niederohmige elektrische Verbindung zwischen dem Halbleiterwafer 650 und dem Trägerwafer bilden. Die Metallisierungsschicht 670 kann eine Dicke beispielsweise in einem Bereich von etwa 0,02 μm bis etwa 10 μm oder in einem Bereich von etwa 0,05 μm bis etwa 1 μm aufweisen. Nach dem Abscheidungsprozess kann ein Polierschritt wie etwa zum Beispiel CMP stattfinden.
  • Ein Trägerwafer 660 wird bereitgestellt, der mindestens eine Graphitschicht oder einen Graphitkern enthält, die oder der aus turbostratischem oder amorphem Graphit hergestellt sein kann, oder der einen kristallinen Graphitwafer oder einen isostatischen gepressten Graphitwafer enthält. Der Trägerwafer 660 kann eine optionale Beschichtung aufweisen, die aus einem Metall wie etwa beispielsweise Ni, Mo, W, Ta, Ti, Cr, Nb, Al, Cu und V besteht. Die Metallbeschichtung wird möglicherweise nicht über den ganzen Trägerwafer verteilt und kann beispielsweise auf die ganze oder einen Teil der Oberfläche des Trägerwafers 660 begrenzt sein, die an die Metallisierungsschicht 670 gebondet ist. Die Metallbeschichtung des Trägerwafers kann optional durch Wärmebehandlung vor dem in 6 gezeigten Prozessschritt getempert werden. Die Metallbeschichtung ist in 6 nicht dargestellt. Der Trägerwafer 660 kann eine optionale Schutzschicht enthalten, die in 6 nicht dargestellt ist. Eine Schutzschicht 338 ist in 3 dargestellt. Der Trägerwafer 660 kann über einen beliebigen geeigneten Prozess wie hierin beschrieben hergestellt werden. Gemäß einer Ausführungsform kann die Schutzschicht, beispielsweise wie in 2B oder 3 gezeigt, beispielsweise nur einen Teil des Trägerwafers 660 bedecken, während ein offener Bereich für die Metallisierungsschicht 670 zurückbleibt. Die Metallisierungsschicht 670 kann zusammen mit der Schutzschicht eine Schutzstruktur bilden. Gemäß einer Ausführungsform bedeckt die Schutzschicht den ganzen Trägerwafer 660 auch unter der Metallisierungsschicht 670. Gemäß weiterer Ausführungsformen bedeckt die Schutzschicht den Trägerwafer 660 und mindestens einen Teil des Halbleiterwafers 650.
  • Der Trägerwafer 660 wird in Prozess (D), der einen Halbleiterwafer 650 in Kontakt mit dem Trägerwafer 660 auf dem Kopf zeigt, durch die Metallisierungsschicht 670 an den Halbleiterwafer 650 gebondet. Eine nicht gezeigte Schutzschicht kann auf der ganzen freiliegenden Oberfläche der gebondeten Wafer oder nur auf dem Trägerwafer 660, falls gewünscht, ausgebildet werden.
  • Mit Hilfe einer Wärmebehandlung, wie in Prozess (E) dargestellt, wird der Halbleiterwafer 650 entlang der Delaminierungsschicht oder der Delaminierungsgrenzfläche 655 von dem Trägerwafer 660 delaminiert, sodass eine Halbleiterschicht 620 mit einer Dicke d an dem Trägerwafer 660 angebracht bleibt. Durch diesen Prozess entstehen ein Verbundwafer 613 und ein Teilwafer 658, wobei letzterer wie oben beschrieben wieder verwendet werden kann. Die Halbleiterschicht 620 des Verbundwafers 613 enthält eine Spaltoberfläche 625, entlang der es zu der Delaminierung oder Trennung kommt und die poliert oder geätzt werden kann, um eine flache und defektfreie Oberfläche auszubilden. Eine weitere Halbleiterschicht kann epitaktisch auf der Halbleiterschicht 620 abgeschieden werden, um die Gesamtdicke des auf dem Trägerwafer 660 angeordneten kristallinen Halbleitermaterials zu vergrößern.
  • Die Metallisierungsschicht 670 stellt eine Bondschicht zwischen dem Trägerwafer 660 und der Halbleiterschicht 620 dar und stellt zusätzlich eine gute ohmsche elektrische Verbindung zwischen der Halbleiterschicht 620 und dem Trägerwafer 670 bereit.
  • Mit Hilfe eines Epitaxieprozesses wird, wie in Prozess (F) dargestellt, eine Epitaxieschicht 680 auf der Spaltoberfläche 625 der Halbleiterschicht 620 ausgebildet. Der Epitaxieprozess wird bei hohen Temperaturen von bis zu etwa 1500°C ausgeführt. Bei solch hohen Temperaturen bildet die Metallisierungsschicht 670 einen ohmschen Kontakt, beispielsweise durch Ausbilden einer Metallsilizid-Grenzschicht, mit dem Halbleitermaterial der Halbleiterschicht 620 und auch eine Metallcarbid-Grenzschicht mit dem Graphitkern des Trägerwafers 660.
  • Die Epitaxieschicht 680 kann eine Dicke von etwa 0,1 μm bis etwa 100 μm oder in einem Bereich von etwa 1 μm bis etwa 20 μm aufweisen. Die Epitaxieschicht 680 kann während der Abscheidung in situ dotiert werden. In der Regel wird die Epitaxieschicht 680 mit einer Dotierkonzentration von etwa 1013 Dotieratomen pro cm3 bis etwa 1018 Dotieratomen pro cm3 ndotiert. Die Epitaxieschicht 680 kann auch p-dotiert werden, falls gewünscht.
  • Die freiliegende Oberfläche 681 der Epitaxieschicht 680 bildet die vordere Oberfläche des Verbundwafers 613, bei der die meisten der aktiven Strukturen der herzustellenden Bauelemente ausgebildet werden. Zu solchen Strukturen zählen Gräben für Gateelektroden, Feldelektroden oder seitliche Isolationen und Dotiergebiete wie etwa Bodygebiete oder Sourcegebiete.
  • Es können auch eine oder mehrere Epitaxieschichten auf den Halbleiterschichten 220, 320 oder 520 abgeschieden werden, wie oben beschrieben. Die Epitaxieschicht oder -schichten wird/werden in der Regel aus dem gleichen Halbleitermaterial wie die Halbleiterschichten 220, 320, 520 oder 620 sein. Es ist auch möglich, verschiedene Halbleitermaterialien zu verwenden, wie weiter unten beschrieben.
  • Bezüglich 7 wird eine weitere Ausführungsform beschrieben. Im Prozess (A) wird ein Halbleiterwafer 750 mit einer ersten Seite oder Oberfläche 750a bereitgestellt, bei der es sich um ein beliebiges geeignetes Halbleitermaterial handeln kann, insbesondere Si, SiC, GaN und GaAs. Die erste Seite 750a bildet eine Bondoberfläche des Halbleiterwafers 750.
  • Im Prozess (B) werden Dotierstoffe vom p-Typ in den Halbleiterwafer 750 an seiner ersten Seite 750a implantiert, um ein p-dotiertes Gebiet 754 auszubilden. Ein derartiges Gebiet 754 kann einen p-Emitter für IGBTs oder ähnliche Bauelemente bilden.
  • Der Halbleiterwafer 750 kann aus einem schwach dotierten Material vom n-Typ bestehen, beispielsweise SiC. Die Dotierkonzentration kann etwa 1·1015/cm3 bis etwa 1·1017/cm3 betragen. Die Dotierstoffe vom p-Typ wie etwa Al oder B werden implantiert und danach einer Wärmebehandlung unterzogen, um die Dotierstoffe zu aktivieren. Die Wärmebehandlung oder das Tempern kann beispielsweise bei etwa 1700°C ausgeführt werden.
  • Bei einem weiteren Prozess wie in (C) dargestellt, werden Gasionen wie etwa Protonen in die erste Seite 750a implantiert, um in einer vordefinierten Tiefe d eine Delaminierungsschicht oder Delaminierungsgrenzfläche 755 auszubilden.
  • Alternativ kann das Tempern zum Aktivieren der Dotierstoffe vom p-Typ in einem späteren Stadium ausgeführt werden oder kann Teil von anderen Wärmebehandlungen wie etwa epitaktischem Aufwachsen sein, wie oben beschrieben. Weiterhin erfolgen Wärmebehandlungen auch während der Verarbeitung der später ausgebildeten vorderen Oberfläche des Verbundhalbleiterwafer, wo die meisten der aktiven Strukturen integriert werden. Zu den zum Verarbeiten der vorderen Oberfläche verwendete Prozesse zählen Implantierung, Abscheidung und Tempern, die bei verschiedenen erhöhten Temperaturen ausgeführt werden. Diese Prozesse tragen auch zu dem Tempern der in die erste Seite 750a implantierten Dotierstoffe vom p-Typ bei.
  • Zusätzliche Prozesse können auch vor dem Bonden ausgeführt werden. Beispielsweise können n-dotierte Emitterkurzschlussverbindungen 756 auf der ersten Seite 750a des Halbleiterwafers 750 durch Implantieren unter Verwendung einer nicht gezeigten Maske ausgebildet werden, wie in 8 dargestellt. 8 zeigt einen Prozess, der nach dem Prozess (B) von 7 ausgeführt werden kann. Alternativ können n-dotierte Emitterkurzschlussverbindungen 756 vor dem Prozess (B) ausgebildet werden. Zudem können n-dotierte Feldstoppschichten zusätzlich oder alternativ durch maskenlose Implantierung ausgebildet werden, wobei beispielsweise eine vergleichsweise hohe Implantierungsenergie verwendet wird. Feldstoppschichten können die elektrische Charakteristik der finalen Bauelemente verbessern.
  • Eine Metallisierungsschicht 770 wie in Verbindung mit 6 beschrieben kann ebenfalls in diesem Stadium ausgebildet werden, siehe beispielsweise Prozess (D) in 7. Im Grunde kann jeder Prozess, der üblicherweise an der unteren oder hinteren Oberfläche eines Halbleiterwafers ausgeführt wird, vor dem Bonden ausgeführt werden.
  • Ein Trägerwafer 760 wird bereitgestellt, der mindestens eine Graphitschicht oder mindestens einen Graphitkern enthält oder der ein kristalliner Graphitwafer oder ein isostatisch gepresster Graphitwafer sein kann. Der Trägerwafer 760 kann eine optionale Beschichtung aufweisen, die aus einem Metall wie etwa beispielsweise Ni, Mo, W, Ta, Ti, Cr, Nb, Al, Cu und V besteht. Die Metallbeschichtung wird möglicherweise nicht über den ganzen Trägerwafer verteilt und kann beispielsweise auf die ganze oder einen Teil der Oberfläche des Trägerwafers 760 begrenzt sein, die an die Metallisierungsschicht 770 gebondet ist. Die Metallbeschichtung des Trägerwafers kann optional durch Wärmebehandlung vor dem in 7 gezeigten Prozessschritt getempert werden. Die Metallbeschichtung ist in 7 nicht dargestellt. Der Trägerwafer 760 kann eine optionale Schutzschicht enthalten, die in 7 nicht dargestellt ist. Der Trägerwafer 760 kann durch einen beliebigen geeigneten Prozess hergestellt werden, wie hierin beschrieben.
  • Der Trägerwafer 760 wird durch die Metallisierungsschicht 770 im Prozess (E) an den Halbleiterwafer 750 gebondet. Wenn keine Metallisierungsschicht 770 ausgebildet wurde, wird der Trägerwafer 760 an die erste Seite oder Oberfläche 750a des Halbleiterwafers 750 entweder direkt oder durch eine optionale Bondschicht wie etwa eine Graphitschicht gebondet, wie weiter unten erläutert.
  • Wie oben beschrieben, wird mit Hilfe der Wärmebehandlung, wie in Prozess (F) dargestellt, der Halbleiterwafer 750 entlang der Delaminierungsschicht oder der Delaminierungsgrenzfläche 755 von dem Trägerwafer 760 delaminiert, sodass eine Halbleiterschicht 720 mit einer Dicke d an dem Trägerwafer 760 angebracht bleibt. Dieser Prozess erzeugt einen Verbundwafer 713 und einen Teilwafer 758, wobei letzterer wie oben beschrieben wieder verwendet werden kann. Die Halbleiterschicht 720 enthält eine Spaltoberfläche 725, entlang derer die Delaminierung oder Trennung erfolgt und die poliert oder geätzt werden kann, um eine flache und defektfreie Oberfläche auszubilden. Eine weitere Halbleiterschicht kann epitaktisch auf der Spaltoberfläche 725 der Halbleiterschicht 720 nach einem optionalen Polierprozess abgeschieden werden, wie oben beschrieben.
  • Epitaxieprozesse werden oftmals in einer Wasserstoffatmosphäre ausgeführt. Um eine Reaktion zwischen Wasserstoff und dem Graphit des Trägerwafers zu reduzieren oder zu vermeiden, können zusätzliche Maßnahmen vorgesehen werden. Insbesondere offenporiger Graphit kann für eine Wasserstoffreaktion anfällig sein.
  • Gemäß einer Ausführungsform kann Graphit mit einer geringen Anzahl von Poren oder sogar im Wesentlichen porenfreier Graphit als Material für die Trägerwafer 215, 336, 560, 660, 760 verwendet werden. Solcher Graphit kann glasartiger oder glasähnlicher Kohlenstoff oder der oben beschriebene pyrolytisch abgeschiedene Kohlenstoff sein.
  • Gemäß einer Ausführungsform kann ein Graphitträgerwafer mit einer offenporigen Struktur von einer dichten Schutzschicht bedeckt werden oder seine Oberfläche kann in eine derartige dichte Schutzschicht umgewandelt werden. Eine Schutzschicht kann durch pyrolytische Abscheidung von Kohlenstoff auf dem Graphitträgerwafer ausgebildet werden. Zudem können hochtemperaturbeständige Metallcarbide zum Ausbilden einer Schutzschicht verwendet werden. Beispiele für Metalle, die sich zum Ausbilden von Metallcarbiden eigenen, sind Mo, W, Ni, Ta, Ti, Cr, Nb und V, wie oben angegeben. Weiterhin eignen sich auch ternäre Carbid- oder ternäre Nitridschichten als Schutzschichten. Die Ausbildung einer Schutzschicht 338 ist beispielsweise in 3(E) oben dargestellt.
  • Unter Bezugnahme auf 9, die eine Ausführungsform darstellt, kann eine Metallcarbid-Schutzschicht durch ein Metall ausgebildet werden, das auch zum elektrischen Kontaktieren des Halbleiterwafers verwendet wird. Ein Trägerwafer 960 mit einem Graphitschichtkern 961 wird im Prozess (A) bereitgestellt. Dann wird eine Metallschicht 938 auf der ganzen Oberfläche der Graphitschicht oder des Graphitkerns 961 des Trägerwafers 960 abgeschieden, wie in Prozess (B) dargestellt. Geeignete Metalle werden unter jenen ausgewählt, die hochtemperaturstabile Silizide und Carbide ausbilden können. Beispiele sind Mo, W, Ni, Ta, Ti, Cr, Nb und V. Die Dicke der Metallschicht 938 sollte ausreichend sein, um offene Poren des Graphitmaterials der Graphitschicht oder des Graphitkerns 961 zu schließen. Die Dicke kann beispielsweise in einem Bereich von etwa 200 nm bis etwa 2 μm liegen.
  • Der Trägerwafer 960 mit der Metallschicht 938 wird dann einer Wärmebehandlung bei beispielsweise etwa 1500°C unterzogen, um die Metallschicht in eine Metallcarbidschicht 938 umzuwandeln, die eine Schutzschicht des Trägerwafers 960 bildet. Die Schutzschicht 938 kann beispielsweise TaC oder NbC enthalten. Je nach der Dicke und Dauer und Temperatur der Wärmebehandlung wird das abgeschiedene Metall ganz oder nur ein Teil davon mit dem Graphitmaterial reagieren. Die Schutzschicht 938 kann deshalb eine innere Metallcarbidschicht in Kontakt mit dem Graphitmaterial und eine äußere Metallschicht enthalten.
  • Die Schutzschicht 938 schützt nicht nur das Graphitmaterial, sondern verhindert auch, dass Verunreinigungen in dem Graphitmaterial während nachfolgender Prozesse verdampfen und das Halbleitermaterial kontaminieren können. Die Schutzschicht 938 ist von besonderem Wert, wenn ein Hochtemperatur-Epitaxieabscheidungsprozess durchgeführt wird.
  • Die Oberfläche der Schutzschicht 938, an die ein Halbleiterwafer danach gebondet wird, kann in einem optionalen Prozess poliert werden. Das Polieren kann beispielsweise ein CMP-Prozess sein.
  • Das gleiche Material, wie es zum Ausbilden der Schutzschicht 938 verwendet wird, kann auch zum Ausbilden einer Metallisierungsschicht 970 auf einem Halbleiterwafer 950 verwendet werden, wie oben beschrieben. Eine Delaminierungsschicht oder Grenzfläche 955 könnte ebenfalls im Halbleiterwafer 950 ausgebildet werden, wie oben beschrieben. Auch die Metallisierungsschicht 970 kann einem CMP-Prozess unterzogen werden. Die Situation ist in Prozess (C) dargestellt.
  • Wie in Prozess (D) dargestellt, werden der Trägerwafer 960 und der Halbleiterwafer 950 an ihren polierten Oberflächen gebondet und dann im Prozess (E) einer Wärmebehandlung unterzogen, um eine Halbleiterschicht 920 von dem Halbleiterwafer 950 zu delaminieren, wie oben beschrieben. Dies führt zu der Ausbildung eines Teilwafers 958 und eines Verbundwafers 913, wobei der Trägerwafer oder Graphitwafer 960 durch die schützende Metallcarbidschicht 938 geschützt sind, und einer Metallisierungsschicht 970 und Halbleiterschicht 920 mit einer Spaltoberfläche 925. Wie oben beschrieben kann eine Epitaxieschicht auf der Spaltoberfläche 925 abgeschieden werden.
  • Die schützende Metallcarbidschicht 938 und die Metallisierungsschicht 970 bilden zusammen eine zuverlässige, stabile und robuste elektrische Verbindung zwischen dem Trägerwafer 960 und der Halbleiteschicht 920.
  • Die oben beschriebenen Prozesse sind nicht auf SiC beschränkt, sondern können auf andere Halbleitermaterialien angewendet werden, insbesondere Halbleitermaterialien mit einem größeren Bandabstand als Si, wobei der Bandabstand von Si 1,1 eV beträgt, so genannte Materialien mit einem breiten Bandabstand. Beispiele sind GaN und GaAs und Derivate dieser Materialien. Die oben beschriebenen Bond- und Delaminierungsprozesse gestatten eine effektive Verwendung des teuren monokristallinen Halbleitermaterials.
  • Weiterhin ist es auch möglich, Verbundwafer mit verschiedenen Halbleitermaterialien auszubilden. Beispielsweise kann die Halbleiterschicht 220, 320, 520, 620, 720, 920 aus einem ersten Halbleitermaterial bestehen, während die Epitaxieschicht 680 aus einem von dem ersten Halbleitermaterial verschiedenen zweiten Halbleitermaterial bestehen kann. Ein spezifisches Beispiel ist SiC für die Halbleiterschicht 220, 320, 520, 620, 720, 920 und GaN für die Epitaxieschicht 680. Oftmals werden Pufferschichten für das epitaktische Aufwachsen von GaN auf SiC verwendet, um für die Gitterfehlanpassung zwischen GaN und SiC zu sorgen. Pufferschichten werden auch benötigt, um die Fehlanpassung der jeweiligen Wärmeausdehnungskoeffizienten (CTE – Coefficients of Thermal Expansion) zu kompensieren.
  • Der Wärmeausdehnungskoeffizient des Trägerwafers oder der Graphitschicht 215, 336, 560, 660, 760, 960 kann variiert werden, um ihn auf den Wärmeausdehnungskoeffizienten des Materials der Halbleiterschicht 220, 320, 520, 620, 720, 920 einzustellen. Dies reduziert mechanische Spannungen zwischen der gebondeten Halbleiterschicht 220, 320, 520, 620, 720, 920 und dem Trägerwafer oder der Graphitschicht 215, 336, 560, 660, 760, 960. Beispielsweise beträgt der Wärmeausdehnungskoeffizient von SiC in der Regel etwa 3,8·10–6/K und von GaN in der Regel etwa 3,17·10–6/K.
  • Zum Einstellen des Wärmeausdehnungskoeffizienten des Trägerwafers können dem Graphit Verschnitt- oder Mischverbindungen zugesetzt werden. Trägerwafer mit unterschiedlichen, definierten Wärmeausdehnungskoeffizientenwerten können leicht gekauft werden.
  • Beim epitaktischen Abscheiden von beispielsweise GaN auf einer aus SiC hergestellten Halbleiterschicht 220, 320, 520, 620, 720, 920 können die Anzahl und Dicke der Pufferschichten reduziert werden, da die Halbleiterschicht 220, 320, 520, 620, 720, 920 möglicherweise nur eine vergleichsweise geringe Dicke aufweist. Der Wärmeausdehnungskoeffizient des Trägerwafers oder der Graphitschicht 215, 336, 560, 660, 760, 960 kann dann an den Wärmeausdehnungskoeffizienten der vergleichsweise dicken epitaktischen GaN-Schicht angepasst werden. Dies gestattet die Ausbildung einer dickeren GaN-Schicht, die eigentlich die Nutzschicht für finale Bauelemente bildet und die Kosten für die Pufferschichten reduziert. Dicke Nutzschichten für GaN können für eine höhere Strombelastbarkeit oder Stromtragfähigkeit pro Chipfläche für laterale Bauelemente verwendet werden, und um vertikale Bauelemente mit einer höheren Blockierspannung bereitzustellen.
  • Somit kann der Verbundwafer 13, 213, 313, 513, 613, 713, 913 gemäß einer Ausführungsform einen Graphitträger oder einen Trägerwafer mit einer Graphitschicht oder einem Graphitkern oder einen aus Graphit bestehenden Graphitträger oder Trägerwafer enthalten, wobei eine erste Halbleiterschicht aus einem ersten Halbleitermaterial an den Graphitträger oder die Graphitschicht oder den Graphitkern gebondet ist, und eine zweite Halbleiterschicht aus einem zweiten Halbleitermaterial auf der ersten Halbleiterschicht. Der Wärmeausdehnungskoeffizient des Graphitträgers ist an den Wärmeausdehnungskoeffizienten der zweiten Halbleiterschicht angepasst. Die zweite Halbleiterschicht kann eine Dicke aufweisen, die größer ist als die Dicke der ersten Halbleiterschicht.
  • Anstatt einen Delaminierungsprozess zu verwenden, kann der Halbleiterwafer 350, 550, 650, 750, 950 auch zurückpoliert werden, um eine an den Trägerwafer 336, 560, 660, 760, 960 gebondete Halbleiterschicht 320, 520, 620, 720, 920 auszubilden.
  • 10 veranschaulicht eine weitere Ausführungsform. Ein erstes Substrat 1050 mit einer ersten Seite 1050a und einer zweiten Seite 1050b wird bereitgestellt, wie in Prozess (A) dargestellt. Das erste Substrat 1050 kann beispielsweise ein Halbleiterwafer sein. Der Halbleiterwafer 1050 kann aus SiC, GaN, GaAs, Derivaten davon und Stapeln aus verschiedenen Halbleitermaterialien bestehen.
  • Eine Kohlenstoffschicht 1030 wird auf der ersten Seite 1050a des ersten Substrats 1050 ausgebildet. Die Kohlenstoffschicht 1030 kann Mesophasen-Kohlenstoff, Pech und eine Mischung davon enthalten. Die Kohlenstoffschicht 1030 wird als eine Kleber- oder Adhäsivschicht verwendet, um das erste Substrat 1050 an ein zweites Substrat 1060 mit einer ersten Seite 1060a zu bonden. Das zweite Substrat 1060 kann beispielsweise ein Trägerwafer mit einer Graphitschicht oder einem Graphitkern sein, wie oben beschrieben, oder es kann ein aus Graphit bestehendes Trägersubstrat sein.
  • Das erste Substrat 1050 wird mit dem zweiten Substrat 1060 verbunden, wobei die Kohlenstoffschicht zwischen das erste und zweite Substrat 1050, 1060 geschichtet ist, wie im Prozess (C) dargestellt, um einen Verbundwafer 1013 auszubilden. Die verbundenen Substrate 1050, 1060 (Verbundwafer 1013) werden bzw. wird einer Wärmebehandlung unterzogen, um zwischen dem ersten und zweiten Substrat 1050, 1060 eine stabile und dauerhafte Bindung auszubilden. Die Wärmebehandlung kann das Pyrolysieren des Mesophasen-Kohlenstoffs und Pechs beinhalten, um die Kohlenstoffschicht in eine Graphitschicht umzuwandeln. Der Mesophasen-Kohlenstoff kann als Paste oder als Pulver bereitgestellt werden.
  • 11 zeigt eine weitere Ausführungsform. Diese Ausführungsform ist ähnlich der Ausführungsform wie in 10 dargestellt. Bei dieser Ausführungsform jedoch ist die Kohlenstoffschicht 1030 auf der ersten Seite 1060a des zweiten Substrats 1060 ausgebildet.
  • Gemäß einer Ausführungsform kann die Kohlenstoffschicht 1030 auch sowohl auf dem ersten als auch dem zweiten Substrat 1050, 1060 ausgebildet werden.
  • Der oben beschriebene Ansatz gestattet das Bonden von porösen Graphitschichten oder Trägerwafern, die porösen Graphit enthalten, direkt mit anderen Materialien. Da die als Kleber verwendete Kohlenstoffschicht einer Wärmebehandlung unterzogen wird, sollten die Substrate den Prozesstemperaturen standhalten können.
  • Die Kohlenstoffschicht 1030 kann auf eines der Substrate 1050, 1060 oder auf beide aufgetragen werden. Geeignete Prozesse zum Auftragen der Kohlenstoffschicht 1030 sind beispielsweise Sprühen, Pastieren, Schleudern und Walzen. Das Rohmaterial für die Kohlenstoffschicht 1030 kann flüssiges Pech sein, eine Paste oder eine Pulverdispersion.
  • Das erste und zweite Substrat 1050, 1060 können beim Verbinden aufeinander gepresst werden und dann bei erhöhter Temperatur getempert werden. In dem Rohmaterial zum Ausbilden der Kohlenstoffschicht 1030 enthaltene flüssige Lösemittel verdampfen während des Temperns, und der Kohlenstoff beginnt sich in Graphit umzuwandeln. Die poröse Struktur des Graphits des zweiten Substrats 1060 erleichtert eine weitere Verdampfung von Lösemitteln oder anderen flüchtigen Komponenten wie etwa Bindemitteln in dem Rohmaterial, das zum Aufbringen der Kohlenstoffschicht oder -schichten 1030 verwendet wird.
  • Zu Beginn des Verbindungsprozesses kann das flüssige Pech das pastenartige Pulver in offene Poren an der Oberfläche des Graphitmaterials eindringen und kann eine Unebenheit füllen. Das Erhitzen der Substrate 1050, 1060 erleichtert dies, da das Pech flüssiger wird oder sich sogar nur während der Wärmebehandlung verflüssigt. Bei fortschreitender Wärmebehandlung pyrolysiert die Kohlenstoffschicht 1030 zunehmend und verwandelt sich in eine Graphitschicht, was zu einer temperaturbeständigen Bindung führen kann. Die Wärmebehandlung kann direkt nach dem Verbinden oder in einem späteren Stadium durchgeführt werden.
  • Nachdem die Kohlenstoffschicht 1030 begonnen hat, sich in eine Graphitschicht umzuwandeln, werden die Substrate 1050, 1060 irreversibel miteinander verbunden, da sich der teilweise oder ganz umgewandelte Kohlenstoff selbst bei hohen Temperaturen nicht verflüssigt. Das Aufheben der Bindung könnte jedoch mit einer Sauerstoffatmosphäre möglich sein. Es sollte dafür Sorge getragen werden, dass die Substrate nicht beeinflusst werden.
  • Die vollständig umgewandelte Kohlenstoffschicht 1030 besteht aus Graphit, das eine elektrische Verbindung zwischen dem ersten und dem zweiten Substrat 1050, 1060 bereitstellen kann, wie oben beschrieben.
  • Die oben beschriebenen Prozesse eignen sich besonders zum direkten Verbinden und Bonden eines Graphitmaterials mit anderen Materialien, die temperaturbeständig sein sollten, um den Temperaturen standzuhalten, die angewendet werden, um den Kohlenstoff (Pech oder Mesophasen-Kohlenstoff) in Graphit umzuwandeln. Beispielsweise kann ein Halbleiterwafer wie etwa ein SiC-Wafer an einen Graphitträger gebondet werden. Beispielsweise kann eine aus Graphit hergestellte Heizvorrichtung an Substraten fixiert werden, die erhitzt werden sollen, wobei die Graphitheizvorrichtung als Wärmequelle verwendet wird.
  • Zudem kann der Wärmeausdehnungskoeffizient der Kohlenstoffschicht 1030 wie oben beschrieben eingestellt werden, um eine Fehlanpassung der Wärmeausdehnungskoeffizienten des ersten und zweiten Substrats 1050, 1060 zu kompensieren.
  • Pech, Mesophasen-Kohlenstoff und Graphit können in einer Qualität hergestellt werden, die für die Halbleiterverarbeitung geeignet ist.
  • Die Qualität der adhäsiven Bindung unter Verwendung der Kohlenstoffschicht 1030 kann über mehrere Techniken evaluiert werden. Beispielsweise kann die Bindung einem Querschnittspolieren unterzogen werden, das die Bindung offen legt. Die Kohlenstoffschicht 1030 kann deutlich von den Substraten unterschieden werden, insbesondere von Halbleitermaterial und auch von dem Graphitbasismaterial des Trägerwafers. Weiterhin gestatten Raman-Spektroskopie und Röntgenanalyse eine Evaluierung der Qualität und Struktur der finalen Kohlenstoffschicht 1030 und gestatten auch Schlüsse über das verwendete Rohmaterial.
  • Unter Bezugnahme auf 12 wird eine weitere Ausführungsform beschrieben.
  • Ein erstes Substrat 1250 wie etwa ein Halbleiterwafer mit einer ersten Seite 1250a und einer zweiten Seite 1250b wird im Prozess (A) bereitgestellt. Eine Metallisierungsschicht 1270 wird im Prozess (B) auf der ersten Seite 1250a des ersten Substrats 1250 ausgebildet, wie oben beschrieben. Ein zweites Substrat 1260 wie etwa ein Trägerwafer mit einer Graphitschicht oder einem Graphitkern wird im Prozess (C) bereitgestellt. Das zweite Substrat 1260 weist eine erste Seite 1260a und eine zweite Seite 1260b auf. Eine Kohlenstoffschicht 1230 wird im Prozess (D) auf der zweiten Seite 1260b des zweiten Substrats 1260 ausgebildet, wie zuvor beschrieben.
  • Im Prozess (E) werden das erste und zweite Substrat 1250, 1260 mit der Kohlenstoffschicht 1230 verbunden und die Metallisierungsschicht 1270 wird zwischen das erste und das zweite Substrat 1250, 1260 geschichtet, um einen Verbundwafer 1213 auszubilden.
  • Unter Bezugnahme auf 13 wird eine weitere Ausführungsform beschrieben.
  • Ein Halbleiterwafer 1350 mit einer ersten Seite 1350a und einer zweiten Seite 1350b wird im Prozess (A) bereitgestellt. Der Halbleiterwafer 1350 bildet ein erstes Substrat. Der Halbleiterwafer 1350 kann beispielsweise ein SiC-Wafer, ein GaN-Wafer oder ein GaAs-Wafer sein. Wie weiter oben beschrieben, wird unter Verwendung einer Gasimplantierung wie etwa von Protonen in Prozess (B) eine Delaminierungsschicht 1355 in dem Halbleiterwafer 1350 ausgebildet.
  • Weiterhin wird im Prozess (C) ein Graphitwafer 1360 oder ein Trägerwafer 1360 mit einer Graphitschicht bereitgestellt. Der Graphitwafer oder Trägerwafer 1360 bildet hier ein zweites Substrat mit einer ersten Seite 1360a. Eine Kohlenstoffschicht 1330 wird im Prozess (D) auf der ersten Seite 1360a des Graphitwafers 1360 ausgebildet, wie oben beschrieben.
  • Der Graphitwafer 1360 und der Halbleiterwafer 1350 werden im Prozess (E) miteinander verbunden, sodass die Kohlenstoffschicht 1330 mit der ersten Seite 1350a des Halbleiterwafers 1350 in Kontakt steht. Bei einer oder mehreren nachfolgenden Wärmebehandlungen wie etwa Hochtemperaturtempern wird die Kohlenstoffschicht 1330 in eine Graphitschicht umgewandelt und der Halbleiterwafer 1350 wird entlang der Delaminierungsschicht oder Grenzfläche 1355 delaminiert. Dies führt zu der Ausbildung eines Verbundwafers 1313 mit einem Graphitwafer 1360, der durch die umgewandelte Kohlenstoffschicht 1330 (nun Graphitschicht) an eine Halbleiterschicht 1320 gebondet ist. Die Halbleiterschicht 1320 wird von dem Halbleiterwafer 1350 delaminiert. Die Spaltoberfläche 1325 der Halbleiterschicht 1320 kann poliert werden. Eine Epitaxieschicht kann auf der polierten Spaltoberfläche 1325 aufgewachsen werden.
  • Alternativ kommt es zu keiner Delaminierung, aber das Halbleitersubstrat 1350 wird zurückpoliert, um die dünne Halbleiterschicht 1320 auszubilden.
  • Eine Delaminierung führt auch zu der Ausbildung eines Teilwafers 1358.
  • Alternativ wird anstelle der Kohlenstoffschicht 1330 eine Metallisierungsschicht 1330 verwendet.
  • Gemäß einer Ausführungsform wird ein Mesophasen-Kohlenstoff oder Pech, die zum Sintern in der Lage sind, als Kleber zum Bonden von temperaturbeständigen Materialien mit einem Graphitbasismaterial wie etwa einem Graphitträgerwafer verwendet. Der Mesophasen-Kohlenstoff oder das Pech wird durch thermische Bearbeitung in eine temperaturbeständige Graphitschicht umgewandelt. Lösemittel und Pyrolyseprodukte des Mesophasen-Kohlenstoffs oder des Pechs können durch die offenporige Struktur des Graphitbasismaterials verdampfen. Der Wärmeausdehnungskoeffizient der ausgebildeten Graphitschicht kann durch Einstellen der Zusammensetzung des Mesophasen-Kohlenstoffs oder des Pechs und durch Variieren der Prozessparameter zum Pyrolysieren des Mesophasen-Kohlenstoffs oder Pechs variiert werden.
  • Gemäß einer Ausführungsform beinhaltet ein Verfahren zum Herstellen eines Verbundwafers das Bereitstellen eines monokristallinen Halbleiterwafers mit einer ersten Seite und einer gegenüber der ersten Seite angeordneten zweiten Seite; Abscheiden einer Formmasse mit einem Kohlenstoffpulver und/oder Pech auf der zweiten Seite des Halbleiterwafers; und Tempern der abgeschiedenen Formmasse zum Ausbilden eines an dem Halbleiterwafer angebrachten Graphitträgers.
  • Gemäß einer Ausführungsform enthält die Formmasse weiterhin ein Bindemittel.
  • Gemäß einer Ausführungsform beinhaltet das Abscheiden einer Formmasse das Spritzgießen und/oder Formpressen.
  • Gemäß einer Ausführungsform beinhaltet das Tempern der abgeschiedenen Formmasse einen ersten Temperprozess in einem ersten Temperaturbereich und einen nachfolgenden zweiten Temperprozess in einem von dem ersten Temperaturbereich verschiedenen zweiten Temperaturbereich.
  • Gemäß einer Ausführungsform beinhaltet das Verfahren das Ausbilden einer ersten Schutzschicht mindestens auf der ersten Seite des monokristallinen Halbleiterwafers vor dem Abscheiden der Formmasse.
  • Gemäß einer Ausführungsform beinhaltet das Verfahren weiterhin das Entfernen der ersten Schutzschicht von dem monokristallinen Halbleiterwafer nach dem Abscheiden der Formmasse oder nach dem Tempern der abgeschiedenen Formmasse.
  • Gemäß einer Ausführungsform beinhaltet das Verfahren weiterhin das Ausbilden einer zweiten Schutzschicht mindestens auf dem Graphitträger.
  • Gemäß einer Ausführungsform beinhaltet das Verfahren weiterhin das Ausbilden einer Zwischenschicht auf der zweiten Seite des monokristallinen Halbleiterwafers und Abscheiden der Formmasse auf der Zwischenschicht.
  • Gemäß einer Ausführungsform beinhaltet das Verfahren weiterhin das Ausbilden einer Ausnehmung in der zweiten Seite des monokristallinen Halbleiterwafers und Abscheiden der Formmasse in der Ausnehmung.
  • Gemäß einer Ausführungsform beinhaltet das Ausbilden einer Ausnehmung das Schleifen der zweiten Seite des monokristallinen Halbleiterwafers und Ätzen des monokristallinen Halbleiterwafer auf der zweiten Seite.
  • Gemäß einer Ausführungsform beinhaltet das Verfahren weiterhin das Ausbilden eines Dotiergebiets auf der ersten Seite des monokristallinen Halbleiterwafers, wobei das Dotiergebiet eine Ätzstoppschicht bildet; Ausbilden einer epitaktischen Halbleiterschicht auf der ersten Seite des monokristallinen Halbleiterwafers; und selektives Ätzen des Materials des monokristallinen Halbleiterwafers auf der zweiten Seite bezüglich der Ätzstoppschicht.
  • Gemäß einer Ausführungsform beinhaltet das Verfahren weiterhin das Schleifen der zweiten Seite des monokristallinen Halbleiterwafers nach dem Ausbilden der epitaktischen Halbleiterschicht.
  • Gemäß einer Ausführungsform beinhaltet das Verfahren weiterhin das Reduzieren der Dicke des monokristallinen Halbleiterwafers durch Entfernen von Halbleitermaterial auf der ersten Seite des monokristallinen Halbleiterwafers.
  • Gemäß einer Ausführungsform beinhaltet ein Verfahren zum Herstellen eines Verbundwafers das Bereitstellen eines Trägerwafers mit einem Graphitkern und einer den Graphitkern kapselnden Schutzstruktur und Bonden eines monokristallinen Halbleiterwafers an den Trägerwafer.
  • Gemäß einer Ausführungsform beinhaltet das Bereitstellen eines Trägerwafers das Bereitstellen eines polykristallinen Halbleiterwafers; Ausbilden einer Ausnehmung in dem polykristallinen Halbleiterwafer; Abscheiden einer Formmasse mit Kohlenstoffpulver und/oder Pech in der Ausnehmung des polykristallinen Halbleiterwafer; und Tempern der abgeschiedenen Formmasse zum Ausbilden des Graphitkerns.
  • Gemäß einer Ausführungsform beinhaltet das Verfahren weiterhin das Ausbilden einer Schutzschicht auf dem Graphitkern.
  • Gemäß einer Ausführungsform beinhaltet ein Verfahren zum Herstellen eines Verbundwafers das Bereitstellen eines monokristallinen Halbleiterwafers mit einer ersten Seite und einer gegenüber der ersten Seite angeordneten zweiten Seite; Implantieren von Gasionen in die erste Seite des monokristallinen Halbleiterwafers zum Ausbilden einer Delaminierungsschicht in einer vordefinierten Tiefe in dem monokristallinen Halbleiterwafer; Abscheiden einer Formmasse mit Kohlenstoffpulver und/oder Pech auf der ersten Seite des monokristallinen Halbleitersubstrats; und Unterwerfen des monokristallinen Halbleiterwafers und der Formmasse mindestens einer Wärmebehandlung zum Ausbilden eines an der ersten Seite des Halbleiterwafers angebrachten Graphitträgers und Teilen des monokristallinen Halbleiterwafers entlang der Delaminierungsschicht.
  • Gemäß einer Ausführungsform werden Gasionen unter Verwendung einer Implantierungsenergie von höchstens 150 keV in die erste Seite des monokristallinen Halbleiterwafers implantiert.
  • Gemäß einer Ausführungsform führt das Teilen des monokristallinen Halbleiterwafers zu der Ausbildung einer monokristallinen Halbleiterschicht, die an den Graphitträger angebracht bleibt, wobei die monokristalline Halbleiterschicht eine freiliegende Seite umfasst, wobei das Verfahren weiterhin Folgendes umfasst: Ausbilden einer epitaktischen Halbleiterschicht auf der freiliegenden Seite der monokristallinen Halbleiterschicht.
  • Gemäß einer Ausführungsform enthält ein Verbundwafer ein Trägersubstrat mit einem Graphitkern und ein monokristallines Halbleitersubstrat, ausgewählt aus Siliziumcarbid und Silizium, an dem Trägersubstrat angebracht.
  • Gemäß einer Ausführungsform enthält das Trägersubstrat turbostratischen oder amorphen oder isostatisch gepressten Graphit.
  • Gemäß einer Ausführungsform enthält das Trägersubstrat eine Halbleiterrandstruktur, die den Graphitkern seitlich umgibt.
  • Gemäß einer Ausführungsform enthält das Trägersubstrat einen Halbleiterwafer mit einer Ausnehmung, wobei der Graphitkern in der Ausnehmung angeordnet ist.
  • Gemäß einer Ausführungsform enthält ein Verbundwafer ein Trägersubstrat mit einem Graphitkern und einer den Graphitkern kapselnden Schutzstruktur und eine an dem Trägersubstrat angebrachte monokristalline Halbleiterschicht.
  • Gemäß einer Ausführungsform enthält der Graphitkern turbostratischen oder amorphen oder isostatisch gepressten Graphit.
  • Es versteht sich, dass Merkmale der hierin beschriebenen verschiedenen Ausführungsbeispiele miteinander kombiniert werden können, sofern nicht spezifisch etwas anderes angegeben ist.
  • Räumlich relative Ausdrücke wie etwa „unter”, „unterhalb”, „unterer”, „über”, „oberer” und dergleichen werden zur Erleichterung der Beschreibung verwendet, um die Positionierung eines Elements relativ zu einem zweiten Element zu erläutern. Diese Ausdrücke sollen verschiedene Orientierungen des Bauelements zusätzlich zu anderen Orientierungen als jenen in den Figuren dargestellten umfassen. Weiterhin werden auch Ausdrücke wie etwa „erster”, „zweiter” und dergleichen verwendet, um verschiedene Elemente, Gebiete, Abschnitte usw. zu beschreiben, und sie sollen ebenfalls nicht beschränken. In der Beschreibung beziehen sich gleiche Ausdrücke auf gleiche Elemente.
  • Wie sie hier verwendet werden, sind die Ausdrücke „haben”, „enthalten”, „mit”, „umfassen” und dergleichen offene Ausdrücke, die die Anwesenheit von erwähnten Elementen oder Merkmalen anzeigen, aber zusätzliche Elemente oder Merkmale nicht ausschließen. Die Artikel „ein”, „einer” und „der/die” sollen den Plural sowie den Singular beinhalten, sofern der Kontext nicht deutlich etwas Anderes anzeigt.
  • Angesichts des obigen Bereichs von Variationen und Anwendungen ist zu verstehen, dass die vorliegende Erfindung nicht durch die vorausgegangene Beschreibung beschränkt wird noch durch die beiliegenden Zeichnungen beschränkt wird. Stattdessen wird die vorliegende Erfindung nur durch die folgenden Ansprüche und ihre legalen Äquivalente beschränkt.

Claims (52)

  1. Verfahren zum Herstellen eines Verbundwafers, umfassen: Bereitstellen eines monokristallinen Halbleiterwafers mit einer ersten Seite und einer gegenüber der ersten Seite angeordneten zweiten Seite; Abscheiden einer Formmasse aufweisend zumindest Kohlenstoffpulver und/oder Pech auf der zweiten Seite des Halbleiterwafers; und Tempern der abgeschiedenen Formmasse zum Ausbilden eines an dem Halbleiterwafer angebrachten Graphitträgers.
  2. Verfahren nach Anspruch 1, wobei die Formmasse weiterhin ein Bindemittel umfasst.
  3. Verfahren nach Anspruch 1 oder 2, wobei das Abscheiden einer Formmasse zumindest das Spritzgießen und/oder Formpressen umfasst.
  4. Verfahren nach einem der Ansprüche 1 bis 3, wobei das Tempern der abgeschiedenen Formmasse einen ersten Temperprozess in einem ersten Temperaturbereich und einen nachfolgenden zweiten Temperprozess in einem von dem ersten Temperaturbereich verschiedenen zweiten Temperaturbereich umfasst.
  5. Verfahren nach einem der Ansprüche 1 bis 4, weiterhin umfassend: Ausbilden einer ersten Schutzschicht mindestens auf der ersten Seite des monokristallinen Halbleiterwafers vor dem Abscheiden der Formmasse.
  6. Verfahren nach Anspruch 5, weiterhin umfassend: Entfernen der ersten Schutzschicht von dem monokristallinen Halbleiterwafer nach dem Abscheiden der Formmasse oder nach dem Tempern der abgeschiedenen Formmasse.
  7. Verfahren nach einem der Ansprüche 1 bis 6, weiterhin umfassend: Ausbilden einer zweiten Schutzschicht mindestens auf dem Graphitträger.
  8. Verfahren nach einem der Ansprüche 1 bis 7, weiterhin umfassend: Ausbilden einer Zwischenschicht auf der zweiten Seite des monokristallinen Halbleiterwafers; und Abscheiden der Formmasse auf der Zwischenschicht.
  9. Verfahren nach einem der Ansprüche 1 bis 8, weiterhin umfassend: Ausbilden einer Ausnehmung in der zweiten Seite des monokristallinen Halbleiterwafers; und Abscheiden der Formmasse in der Ausnehmung.
  10. Verfahren nach Anspruch 9, wobei das Ausbilden einer Ausnehmung umfasst: Schleifen der zweiten Seite des monokristallinen Halbleiterwafers; und Ätzen des monokristallinen Halbleiterwafers auf der zweiten Seite.
  11. Verfahren nach einem der Ansprüche 1 bis 10, weiterhin umfassend: Ausbilden eines Dotiergebiets auf der ersten Seite des monokristallinen Halbleiterwafers, wobei das Dotiergebiet eine Ätzstoppschicht bildet; Ausbilden einer epitaktischen Halbleiterschicht auf der ersten Seite des monokristallinen Halbleiterwafers; und Ätzen des Materials des monokristallinen Halbleiterwafers auf der zweiten Seite selektiv bezüglich der Ätzstoppschicht.
  12. Verfahren nach Anspruch 11, weiterhin umfassend: Schleifen der zweiten Seite des monokristallinen Halbleiterwafers nach dem Ausbilden der epitaktischen Halbleiterschicht.
  13. Verfahren nach einem der Ansprüche 1 bis 12, weiterhin umfassend: Reduzieren der Dicke des monokristallinen Halbleiterwafers durch Entfernen von Halbleitermaterial auf der ersten Seite des monokristallinen Halbleiterwafers.
  14. Verfahren zum Herstellen eines Verbundwafers, weiterhin umfassend: Bereitstellen eines Trägerwafers mit einem Graphitkern und einer den Graphitkern kapselnden Schutzstruktur; und Verbinden eines monokristallinen Halbleiterwafers mit dem Trägerwafer.
  15. Verfahren nach Anspruch 14, wobei das Bereitstellen eines Trägerwafers umfasst: Bereitstellen eines polykristallinen Halbleiterwafers; Ausbilden einer Ausnehmung in dem polykristallinen Halbleiterwafer; Abscheiden einer Formmasse aufweisend zumindest Kohlenstoffpulver und/oder Pech in der Ausnehmung des polykristallinen Halbleiterwafer; und Tempern der abgeschiedenen Formmasse zum Ausbilden des Graphitkerns.
  16. Verfahren nach Anspruch 14 oder 15, weiterhin umfassend: Ausbilden einer Schutzschicht auf dem Graphitkern.
  17. Verfahren zum Herstellen eines Verbundwafers, umfassend: Bereitstellen eines monokristallinen Halbleiterwafers mit einer ersten Seite und einer gegenüber der ersten Seite angeordneten zweiten Seite; Implantieren von Gasionen in die erste Seite des monokristallinen Halbleiterwafers zum Ausbilden einer Delaminierungsschicht in einer vordefinierten Tiefe in dem monokristallinen Halbleiterwafer; Abscheiden einer Formmasse aufweisend zumindest Kohlenstoffpulver und/oder Pech auf der ersten Seite des monokristallinen Halbleitersubstrats; und Unterwerfen des monokristallinen Halbleiterwafers und der Formmasse mindestens einer Wärmebehandlung zum Ausbilden eines an der ersten Seite des Halbleiterwafers angebrachten Graphitträgers und Teilen des monokristallinen Halbleiterwafers entlang der Delaminierungsschicht.
  18. Verfahren nach Anspruch 17, wobei die Gasionen in die erste Seite des monokristallinen Halbleiterwafers unter Verwendung von Implantierungsenergie von höchstens 150 keV implantiert werden.
  19. Verfahren nach Anspruch 17 oder 18, wobei das Teilen des monokristallinen Halbleiterwafers zu der Ausbildung einer monokristallinen Halbleiterschicht führt, die an den Graphitträger angebracht bleibt, wobei die monokristalline Halbleiterschicht eine freiliegende Seite umfasst, wobei das Verfahren weiterhin Folgendes umfasst: Ausbilden einer epitaktischen Halbleiterschicht auf der freiliegenden Seite der monokristallinen Halbleiterschicht.
  20. Verbundwafer, umfassend: ein Trägersubstrat mit einem Graphitkern und ein monokristallines Halbleitersubstrat ausgewählt unter Siliziumcarbid und Silizium, an dem Trägersubstrat angebracht.
  21. Verbundwafer nach Anspruch 20, wobei das Trägersubstrat turbostratischen oder amorphen Graphit umfasst.
  22. Verbundwafer nach Anspruch 20 oder 21, wobei das Trägersubstrat eine Halbleiterrandstruktur umfasst, die den Graphitkern seitlich umgibt.
  23. Verbundwafer nach einem der Ansprüche 20 bis 22, wobei das Trägersubstrat einen Halbleiterwafer mit einer Ausnehmung umfasst, wobei der Graphitkern in der Ausnehmung angeordnet ist.
  24. Verbundwafer, umfassend: ein Trägersubstrat mit einem Graphitkern und einer den Graphitkern kapselnden Schutzstruktur und eine monokristalline Halbleiterschicht, die an dem Trägersubstrat angebracht ist.
  25. Verbundwafer nach Anspruch 24, wobei der Graphitkern turbostratischen oder amorphen Graphit umfasst.
  26. Verfahren zum Herstellen eines Verbundwafers, umfassend: Bereitstellen eines Trägerwafers mit einer Graphitschicht; Bereitstellen eines monokristallinen Halbleiterwafers mit einer ersten Seite und einer zweiten Seite; Ausbilden einer Bondschicht auf mindestens einer der ersten Seite des Halbleiterwafers und der Graphitschicht des Trägerwafers, wobei die Bondschicht ein Material aufweist ausgewählt aus der Gruppe bestehend aus einem Metall, Metallcarbid, Metallsilizid, Kohlenstoffpulver, Pech, Graphit, Alumina-Glas, Kieselglas und einer Mischung aus Alumina- und Kieselglas; Verbinden des monokristallinen Halbleiterwafers mit der Graphitschicht des Trägerwafers durch die Bondschicht; und Unterziehen des Trägerwafers, des monokristallinen Halbleiterwafers und der Bondschicht einer Wärmebehandlung zum Ausbilden einer elektrisch leitenden Bindung zwischen dem Trägerwafer und dem monokristallinen Halbleiterwafer.
  27. Verfahren nach Anspruch 26, wobei der monokristalline Halbleiterwafer ein Halbleitermaterial mit breitem Bandabstand umfasst.
  28. Verfahren nach Anspruch 26 oder 27, wobei das Material mit breiten Bandabstand ausgewählt ist aus der Gruppe bestehend aus SiC, GaN, GaAs, Derivaten davon und Kombinationen davon.
  29. Verfahren nach einem der Ansprüche 26 bis 28, wobei das Metall ein Metall umfasst, das Metallcarbid und/oder Metallsilizid bilden kann.
  30. Verfahren nach einem der Ansprüche 26 bis 29, wobei das Metall ausgewählt ist aus der Gruppe bestehend aus Mo, Ta, Nb, V, Ti, W, Ni, und Cr.
  31. Verfahren nach einem der Ansprüche 26 bis 30, weiterhin umfassend: Ausbilden einer Epitaxieschicht auf der zweiten Seite des monokristallinen Halbleiterwafers.
  32. Verfahren nach Anspruch 31, wobei der monokristalline Halbleiterwafer aus einem ersten Halbleitermaterial besteht und die Epitaxieschicht aus einem von dem ersten Halbleitermaterial verschiedenen zweiten Halbleitermaterial besteht.
  33. Verfahren nach Anspruch 31 oder 32, weiterhin umfassend: Anpassen des Wärmeausdehnungskoeffizienten der Graphitschicht des Trägerwafers an den Wärmeausdehnungskoeffizienten der Epitaxieschicht.
  34. Verfahren nach einem der Ansprüche 26 bis 33, weiterhin umfassend: Anpassen des Wärmeausdehnungskoeffizienten der Graphitschicht des Trägerwafers an den Wärmeausdehnungskoeffizienten des monokristallinen Halbleiterwafers.
  35. Verfahren nach einem der Ansprüche 26 bis 34, wobei das Verfahren weiterhin Folgendes umfasst: Ausbilden einer die Graphitschicht kapselnden Schutzstruktur.
  36. Verfahren nach Anspruch 35, wobei das Ausbilden der Schutzstruktur das Ausbilden einer die Graphitschicht kapselnden Metallschicht und das Unterwerfen der Graphitschicht und der Metallschicht einer Wärmbehandlung zum Ausbilden einer Metallcarbidschicht umfasst.
  37. Verfahren nach Anspruch 35 oder 36, wobei die Schutzstruktur glasartigen Kohlenstoff, pyrolytisch abgeschiedenen Kohlenstoff, Metallcarbid, Metallnitrid, ternäres Metallcarbid, ternäres Metallnitrid, Siliziumcarbid und/oder Kombinationen davon umfasst.
  38. Verfahren nach einem der Ansprüche 26 bis 37, wobei das Bereitstellen des Trägerwafers umfasst: Bereitstellen eines Halbleiterwafers; Ausbilden einer Ausnehmung in dem Halbleiterwafer; Abscheiden einer Formmasse mit Kohlenstoffpulver und/oder Pech in der Ausnehmung des Halbleiterwafers; und Tempern der abgeschiedenen Formmasse zum Ausbilden der Graphitschicht.
  39. Verfahren nach einem der Ansprüche 26 bis 38, wobei das Bereitstellen des Trägerwafers umfasst: Bereitstellen eines Halbleiterwafers; Ausbilden einer Ausnehmung in dem Halbleiterwafer; und Bonden eines vorgeformten Graphitwafers in der Ausnehmung des Halbleiterwafers unter Verwendung einer Bondschicht.
  40. Verfahren nach einem der Ansprüche 26 bis 39, wobei der Trägerwafer mit der Graphitschicht ein Trägersubstrat mit einer Graphitschicht, ein Trägersubstrat mit einem Graphitkern oder einen im Wesentlichen aus Graphit bestehenden Graphitträger umfasst.
  41. Verfahren zum Herstellen eines Verbundwafers, umfassend: Bereitstellen eines ersten Substrats; Bereitstellen eines zweiten Substrats mit einer Graphitschicht; Ausbilden einer Kohlenstoffschicht mit einem Mesophasen-Kohlenstoff, Pech und/oder einer Mischung daraus auf dem ersten Substrat und/oder der Graphitschicht des zweiten Substrats; Verbinden des ersten Substrats mit dem zweiten Substrat durch die Kohlenstoffschicht; und Unterwerfen der Kohlenstoffschicht, des ersten Substrats und des zweiten Substrats einer Wärmebehandlung zum Ausbilden einer stabilen Bindung zwischen dem ersten Substrat und dem zweiten Substrat.
  42. Verfahren nach Anspruch 41, wobei das erste Substrat ein monokristalliner Halbleiterwafer mit einem Halbleitermaterial mit breitem Bandabstand ist, ausgewählt aus der Gruppe bestehend aus SiC, GaN, GaAs, Derivaten davon und Kombinationen davon.
  43. Verfahren nach Anspruch 41 oder 42, wobei die Wärmebehandlung das Pyrolysieren der Kohlenstoffschicht umfasst.
  44. Verfahren nach einem der Ansprüche 41 bis 43, weiterhin umfassend: Einstellen des Wärmeausdehnungskoeffizienten der Kohlenstoffschicht.
  45. Verfahren zum Herstellen eines Verbundwafers, umfassend: Bereitstellen eines Trägerwafers mit einer Graphitschicht; Bereitstellen eines monokristallinen Halbleiterwafers mit einer ersten Seite und einer zweiten Seite gegenüber der ersten Seite; Ausbilden mindestens einer Struktur auf oder an der ersten Seite des monokristallinen Halbleiterwafers, wobei die Struktur ausgewählt ist aus der Gruppe bestehend aus Metallisierungsschicht und Dotiergebiet; und Verbinden des monokristallinen Halbleiterwafers auf seiner ersten Seite mit der Graphitschicht des Trägerwafers.
  46. Verfahren nach Anspruch 45, wobei der monokristalline Halbleiterwafer ein Halbleitermaterial mit breitem Bandabstand umfasst ausgewählt aus der Gruppe bestehend aus SiC, GaN, GaAs, Derivaten davon und Kombinationen davon.
  47. Verfahren nach Anspruch 45 oder 46, wobei die Metallisierungsschicht ein Metall umfasst ausgewählt aus der Gruppe bestehend aus Mo, Ta, Nb, V, Ti, W, Ni und Cr.
  48. Verfahren nach einem der Ansprüche 45 bis 47, weiterhin umfassend: Bilden einer die Graphitschicht kapselnden Schutzstruktur, wobei die Schutzstruktur glasartigen Kohlenstoff, pyrolytisch abgeschiedenen Kohlenstoff, Metallcarbid, Metallnitrid, ternäres Metallcarbid, ternäres Metallnitrid, Siliziumcarbid und/oder Kombinationen davon umfasst.
  49. Verfahren nach einem der Ansprüche 45 bis 48, weiterhin umfassend: Implantieren von Dotierstoffen in die erste Seite des monokristallinen Halbleiterwafers zum Ausbilden mindestens eines Dotiergebiets.
  50. Verfahren nach einem der Ansprüche 45 bis 49, weiterhin umfassend: Reduzieren der Dicke des monokristallinen Halbleiterwafers durch Entfernen von Halbleitermaterial auf der zweiten Seite des monokristallinen Halbleiterwafers.
  51. Verfahren nach einem der Ansprüche 45 bis 50, weiterhin umfassend: Implantieren von Gasionen in die erste Seite des monokristallinen Halbleiterwafers zum Ausbilden einer Delaminierungsschicht in einer vordefinierten Tiefe in dem monokristallinen Halbleiterwafer; und Unterwerfen des monokristallinen Halbleiterwafers einer Temperaturbehandlung, um den monokristallinen Halbleiterwafer entlang der Delaminierungsschicht zu teilen.
  52. Verfahren nach Anspruch 51, wobei das Teilen des monokristallinen Halbleiterwafers zur Ausbildung einer monokristallinen Halbleiterschicht führt, die an den Trägerwafer angebracht bleibt, wobei die monokristalline Halbleiterschicht eine freiliegende Seite umfasst, wobei das Verfahren weiterhin umfasst: Ausbilden einer Epitaxie-Halbleiterschicht auf der freiliegenden Seite der monokristallinen Halbleiterschicht.
DE102011054035.0A 2010-09-30 2011-09-29 Ein Verfahren zum Herstellen eines Verbundwafers mit einem Graphitkern und ein Verbundwafer mit einem Graphitkern Active DE102011054035B4 (de)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US12/894,344 2010-09-30
US12/894,344 US8404562B2 (en) 2010-09-30 2010-09-30 Method for manufacturing a composite wafer having a graphite core, and composite wafer having a graphite core
US13/206,029 2011-08-09
US13/206,029 US8822306B2 (en) 2010-09-30 2011-08-09 Method for manufacturing a composite wafer having a graphite core, and composite wafer having a graphite core

Publications (2)

Publication Number Publication Date
DE102011054035A1 true DE102011054035A1 (de) 2012-04-19
DE102011054035B4 DE102011054035B4 (de) 2020-08-20

Family

ID=45890167

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102011054035.0A Active DE102011054035B4 (de) 2010-09-30 2011-09-29 Ein Verfahren zum Herstellen eines Verbundwafers mit einem Graphitkern und ein Verbundwafer mit einem Graphitkern

Country Status (3)

Country Link
US (3) US8822306B2 (de)
CN (2) CN105428213B (de)
DE (1) DE102011054035B4 (de)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9349804B2 (en) 2013-02-12 2016-05-24 Infineon Technologies Ag Composite wafer for bonding and encapsulating an SiC-based functional layer
DE102016105610A1 (de) 2016-03-24 2017-09-28 Infineon Technologies Ag Halbleiterbauelement mit einer Graphenschicht und ein Verfahren zu deren Herstellung
DE102016114949A1 (de) * 2016-08-11 2018-02-15 Infineon Technologies Ag Verfahren zur Herstellung einer Wafer-Vorlage

Families Citing this family (37)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101807777B1 (ko) * 2010-03-31 2017-12-11 소이텍 본딩된 반도체 구조들 및 이를 형성하는 방법
US8822306B2 (en) * 2010-09-30 2014-09-02 Infineon Technologies Ag Method for manufacturing a composite wafer having a graphite core, and composite wafer having a graphite core
US8404562B2 (en) * 2010-09-30 2013-03-26 Infineon Technologies Ag Method for manufacturing a composite wafer having a graphite core, and composite wafer having a graphite core
US8883612B2 (en) 2011-09-12 2014-11-11 Infineon Technologies Austria Ag Method for manufacturing a semiconductor device
WO2015157202A1 (en) 2014-04-09 2015-10-15 Corning Incorporated Device modified substrate article and methods for making
US10543662B2 (en) 2012-02-08 2020-01-28 Corning Incorporated Device modified substrate article and methods for making
TWI617437B (zh) 2012-12-13 2018-03-11 康寧公司 促進控制薄片與載體間接合之處理
US9340443B2 (en) 2012-12-13 2016-05-17 Corning Incorporated Bulk annealing of glass sheets
US10014177B2 (en) 2012-12-13 2018-07-03 Corning Incorporated Methods for processing electronic devices
US10086584B2 (en) 2012-12-13 2018-10-02 Corning Incorporated Glass articles and methods for controlled bonding of glass sheets with carriers
US9082692B2 (en) 2013-01-02 2015-07-14 Micron Technology, Inc. Engineered substrate assemblies with epitaxial templates and related systems, methods, and devices
US9875935B2 (en) 2013-03-08 2018-01-23 Infineon Technologies Austria Ag Semiconductor device and method for producing the same
US11721547B2 (en) * 2013-03-14 2023-08-08 Infineon Technologies Ag Method for manufacturing a silicon carbide substrate for an electrical silicon carbide device, a silicon carbide substrate and an electrical silicon carbide device
US9548247B2 (en) 2013-07-22 2017-01-17 Infineon Technologies Austria Ag Methods for producing semiconductor devices
US10510576B2 (en) 2013-10-14 2019-12-17 Corning Incorporated Carrier-bonding methods and articles for semiconductor and interposer processing
US9219049B2 (en) 2013-12-13 2015-12-22 Infineon Technologies Ag Compound structure and method for forming a compound structure
WO2015113020A1 (en) * 2014-01-27 2015-07-30 Corning Incorporated Articles and methods for controlled bonding of polymer surfaces with carriers
JP6770432B2 (ja) 2014-01-27 2020-10-14 コーニング インコーポレイテッド 薄いシートの担体との制御された結合のための物品および方法
WO2016071064A1 (en) 2014-11-07 2016-05-12 Abb Technology Ag Semiconductor device manufacturing method using a sealing layer for sealing of a gap between two wafers bonded to each other
DE102015103323A1 (de) * 2015-03-06 2016-09-08 Infineon Technologies Austria Ag Verfahren zum Herstellen von Halbleitervorrichtungen durch Bonden einer Halbleiterscheibe auf ein Basissubstrat, zusammengesetzter Wafer und Halbleitervorrichtung
WO2016142239A1 (en) * 2015-03-11 2016-09-15 Nv Bekaert Sa Carrier for temporary bonded wafers
KR102573207B1 (ko) 2015-05-19 2023-08-31 코닝 인코포레이티드 시트와 캐리어의 결합을 위한 물품 및 방법
US11905201B2 (en) 2015-06-26 2024-02-20 Corning Incorporated Methods and articles including a sheet and a carrier
JP6590322B2 (ja) * 2015-07-16 2019-10-16 パナソニックＩｐマネジメント株式会社 グラファイトとシリコンとの結合体及びその製造方法
DE102015112649B4 (de) * 2015-07-31 2021-02-04 Infineon Technologies Ag Verfahren zum bilden eines halbleiterbauelements und halbleiterbauelement
US10049914B2 (en) * 2015-11-20 2018-08-14 Infineon Technologies Ag Method for thinning substrates
US20180019169A1 (en) * 2016-07-12 2018-01-18 QMAT, Inc. Backing substrate stabilizing donor substrate for implant or reclamation
US20180033609A1 (en) * 2016-07-28 2018-02-01 QMAT, Inc. Removal of non-cleaved/non-transferred material from donor substrate
FR3055064B1 (fr) * 2016-08-11 2018-10-05 Commissariat A L'energie Atomique Et Aux Energies Alternatives Procede de fabrication d'une couche epitaxiee sur une plaque de croissance
TW202216444A (zh) 2016-08-30 2022-05-01 美商康寧公司 用於片材接合的矽氧烷電漿聚合物
TWI810161B (zh) 2016-08-31 2023-08-01 美商康寧公司 具以可控制式黏結的薄片之製品及製作其之方法
US11331692B2 (en) 2017-12-15 2022-05-17 Corning Incorporated Methods for treating a substrate and method for making articles comprising bonded sheets
US10643860B2 (en) 2018-03-26 2020-05-05 Infineon Technologies Ag Methods of thinning and structuring semiconductor wafers by electrical discharge machining
CN108511384B (zh) * 2018-04-17 2021-03-16 广东工业大学 临时键合/解键合的材料及其制备方法和应用
US10967450B2 (en) 2018-05-04 2021-04-06 Infineon Technologies Ag Slicing SiC material by wire electrical discharge machining
DE102018132447B4 (de) 2018-12-17 2022-10-13 Infineon Technologies Ag Halbleitervorrichtung und Verfahren zum Herstellen einer Halbleitervorrichtung
US11626371B2 (en) * 2020-12-28 2023-04-11 Infineon Technologies Ag Semiconductor structure with one or more support structures

Family Cites Families (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4534951A (en) 1981-11-17 1985-08-13 Union Carbide Corporation Manufacture of high quality graphite electrodes using calcined anthracite coal as raw material
US4963414A (en) * 1989-06-12 1990-10-16 General Electric Company Low thermal expansion, heat sinking substrate for electronic surface mount applications
JPH05217824A (ja) * 1992-01-31 1993-08-27 Canon Inc 半導体ウエハ及びその製造方法
JP3242452B2 (ja) * 1992-06-19 2001-12-25 三菱電機株式会社 薄膜太陽電池の製造方法
JPH06209058A (ja) * 1993-01-12 1994-07-26 Mitsubishi Electric Corp 半導体装置及びその製造方法，並びにその実装方法
US5603779A (en) * 1995-05-17 1997-02-18 Harris Corporation Bonded wafer and method of fabrication thereof
US6013563A (en) * 1997-05-12 2000-01-11 Silicon Genesis Corporation Controlled cleaning process
US6353528B1 (en) * 1998-05-22 2002-03-05 Kyocera Corporation Solid activated carbon, process for manufacturing the same and electric double layer capacitor using the same
US6589333B1 (en) * 1999-09-17 2003-07-08 Max-Planck-Gesellschaft Zur Foerderung Der Wissenschaften E.V. Method for the manufacture of a substrate, substrate manufactured in accordance with this method, carrier wafer and diamond jewel
DE10043587B4 (de) 1999-09-17 2006-03-30 MAX-PLANCK-Gesellschaft zur Förderung der Wissenschaften e.V. Verfahren zur Herstellung eines Substrats, nach diesem Verfahren hergestelltes Substrat
FR2817395B1 (fr) * 2000-11-27 2003-10-31 Soitec Silicon On Insulator Procede de fabrication d'un substrat notamment pour l'optique, l'electronique ou l'optoelectronique et substrat obtenu par ce procede
US6562127B1 (en) * 2002-01-16 2003-05-13 The United States Of America As Represented By The Secretary Of The Navy Method of making mosaic array of thin semiconductor material of large substrates
US6995430B2 (en) * 2002-06-07 2006-02-07 Amberwave Systems Corporation Strained-semiconductor-on-insulator device structures
JP2004063730A (ja) 2002-07-29 2004-02-26 Shin Etsu Handotai Co Ltd Ｓｏｉウェーハの製造方法
FR2852974A1 (fr) * 2003-03-31 2004-10-01 Soitec Silicon On Insulator Procede de fabrication de cristaux monocristallins
JP4509488B2 (ja) * 2003-04-02 2010-07-21 株式会社Ｓｕｍｃｏ 貼り合わせ基板の製造方法
DE10318283A1 (de) 2003-04-22 2004-11-25 Forschungszentrum Jülich GmbH Verfahren zur Herstellung einer verspannten Schicht auf einem Substrat und Schichtstruktur
FR2878648B1 (fr) * 2004-11-30 2007-02-02 Commissariat Energie Atomique Support semi-conducteur rectangulaire pour la microelectronique et procede de realisation d'un tel support
US20060284167A1 (en) * 2005-06-17 2006-12-21 Godfrey Augustine Multilayered substrate obtained via wafer bonding for power applications
JP5168788B2 (ja) * 2006-01-23 2013-03-27 信越半導体株式会社 Ｓｏｉウエーハの製造方法
CN101295758B (zh) * 2007-04-29 2013-03-06 晶能光电（江西）有限公司 含有碳基衬底的铟镓铝氮发光器件以及其制造方法
JP2008294110A (ja) * 2007-05-23 2008-12-04 Nippon Telegr & Teleph Corp <Ntt> 電子デバイス用基板およびその製造方法
JP5097172B2 (ja) * 2009-06-23 2012-12-12 株式会社沖データ グラフェン層の剥離方法、グラフェンウエハの製造方法、及び、グラフェン素子の製造方法
CN101872718B (zh) * 2010-05-31 2012-09-12 中国电子科技集团公司第十三研究所 石墨烯晶片的制备方法
US8822306B2 (en) * 2010-09-30 2014-09-02 Infineon Technologies Ag Method for manufacturing a composite wafer having a graphite core, and composite wafer having a graphite core

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9349804B2 (en) 2013-02-12 2016-05-24 Infineon Technologies Ag Composite wafer for bonding and encapsulating an SiC-based functional layer
DE102016105610A1 (de) 2016-03-24 2017-09-28 Infineon Technologies Ag Halbleiterbauelement mit einer Graphenschicht und ein Verfahren zu deren Herstellung
US10134848B2 (en) 2016-03-24 2018-11-20 Infineon Technologies Ag Semiconductor device having a graphene layer, and method of manufacturing thereof
US10347723B2 (en) 2016-03-24 2019-07-09 Infineon Technologies Ag Method of manufacturing a semiconductor device having graphene material
DE102016114949A1 (de) * 2016-08-11 2018-02-15 Infineon Technologies Ag Verfahren zur Herstellung einer Wafer-Vorlage
US11557505B2 (en) 2016-08-11 2023-01-17 Infineon Technologies Ag Method of manufacturing a template wafer
DE102016114949B4 (de) 2016-08-11 2023-08-24 Infineon Technologies Ag Verfahren zur Herstellung eines Halbleiterbauelements

Also Published As

Publication number Publication date
CN102446706B (zh) 2015-12-16
US9224633B2 (en) 2015-12-29
DE102011054035B4 (de) 2020-08-20
US20160086844A1 (en) 2016-03-24
US8822306B2 (en) 2014-09-02
US9576844B2 (en) 2017-02-21
CN105428213A (zh) 2016-03-23
US20140335676A1 (en) 2014-11-13
CN102446706A (zh) 2012-05-09
US20120083098A1 (en) 2012-04-05
CN105428213B (zh) 2019-12-17

Similar Documents

Publication Publication Date Title
DE102011054035B4 (de) Ein Verfahren zum Herstellen eines Verbundwafers mit einem Graphitkern und ein Verbundwafer mit einem Graphitkern
DE102016105610B4 (de) Halbleiterbauelement mit einer Graphenschicht und ein Verfahren zu dessen Herstellung
DE102015112649B4 (de) Verfahren zum bilden eines halbleiterbauelements und halbleiterbauelement
DE102017127169B4 (de) Verfahren zur herstellung eines halbleiterbauelements
DE102016114949B4 (de) Verfahren zur Herstellung eines Halbleiterbauelements
DE102014101937B4 (de) Verfahren zum Herstellen einer Superübergang-Halbleitervorrichtung und Halbleitervorrichtung
DE112012004541B4 (de) Halbleitervorrichtung
DE102015101977B4 (de) Halbleitervorrichtung mit Einsatzstruktur an einer Rückseite und Herstellungsverfahren
DE102012103369B4 (de) Ein Verfahren zum Ausbilden eines Halbleiterbauelements und ein Halbleiterbauelement
DE102016119799B4 (de) Integrierte schaltung, die einen vergrabenen hohlraum enthält, und herstellungsverfahren
DE102014114683B4 (de) Verfahren zur herstellung eines halbleiter-wafers mit einer niedrigen konzentration von interstitiellem sauerstoff
DE102015112648B4 (de) Verfahren zum bilden einer waferstruktur, verfahren zum bilden eines halbleiterbauelements und einer waferstruktur
DE102016125030A1 (de) Ausbilden einer Metallkontaktschicht auf Siliziumcarbid und Halbleitervorrichtung mit einer Metallkontaktstruktur
DE102018132447A1 (de) Halbleitervorrichtung und Verfahren zum Herstellen einer Halbleitervorrichtung
DE102005030466B4 (de) Halbleiterwafer mit Verdrahtungsstrukturen und Halbleiterbauelement sowie Verfahren zur Herstellung desselben
DE102013107380B4 (de) Ein Verfahren zum Ausbilden eines Halbleiterbauelements
DE102017119568A1 (de) Siliziumkarbidbauelemente und Verfahren zum Herstellen von Siliziumkarbidbauelementen
DE102014116834B4 (de) Halbleitereinzelchip aufweisend eine Maskierungsstruktur, die Teil von Chip-Vereinzelung-Schnittfugengebieten ist und diese definiert, Verfahren zum Ausbildung eines Halbleiterchips sowie zugehöriger Wafer
DE102019119289A1 (de) Träger, laminat und verfahren zum herstellen von halbleitervorrichtungen
DE102017127010B4 (de) Verbundwafer und Verfahren zur Herstellung eines Halbleiterbauelements
DE102019120692A1 (de) Leistungshalbleitervorrichtung und Verfahren
DE102020119953A1 (de) Verfahren zum Bilden eines Halbleiterbauelements

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R081 Change of applicant/patentee

Owner name: INFINEON TECHNOLOGIES AG, DE

Free format text: FORMER OWNER: INFINEON TECHNOLOGIES AUSTRIA AG, VILLACH, AT

Effective date: 20130221

R082 Change of representative

Representative=s name: ZIMMERMANN & PARTNER PATENTANWAELTE MBB, DE

Effective date: 20130221

Representative=s name: ZIMMERMANN & PARTNER, DE

Effective date: 20130221

R016 Response to examination communication
R016 Response to examination communication
R016 Response to examination communication
R018 Grant decision by examination section/examining division
R020 Patent grant now final