DE102015101977B4 - Halbleitervorrichtung mit Einsatzstruktur an einer Rückseite und Herstellungsverfahren - Google Patents

Halbleitervorrichtung mit Einsatzstruktur an einer Rückseite und Herstellungsverfahren Download PDF

Info

Publication number
DE102015101977B4
DE102015101977B4 DE102015101977.9A DE102015101977A DE102015101977B4 DE 102015101977 B4 DE102015101977 B4 DE 102015101977B4 DE 102015101977 A DE102015101977 A DE 102015101977A DE 102015101977 B4 DE102015101977 B4 DE 102015101977B4
Authority
DE
Germany
Prior art keywords
semiconductor
layer
recess
insert structure
semiconductor layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
DE102015101977.9A
Other languages
English (en)
Other versions
DE102015101977A1 (de
Inventor
Johannes Georg Laven
Hans-Joachim Schulze
Anton Mauder
Erich Griebl
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Publication of DE102015101977A1 publication Critical patent/DE102015101977A1/de
Application granted granted Critical
Publication of DE102015101977B4 publication Critical patent/DE102015101977B4/de
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
    • H01L21/26513—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors of electrically active species
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/063—Reduced surface field [RESURF] pn-junction structures
    • H01L29/0634—Multiple reduced surface field (multi-RESURF) structures, e.g. double RESURF, charge compensation, cool, superjunction (SJ), 3D-RESURF, composite buffer (CB) structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02587—Structure
    • H01L21/0259—Microstructure
    • H01L21/02595—Microstructure polycrystalline
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02587—Structure
    • H01L21/0259—Microstructure
    • H01L21/02598—Microstructure monocrystalline
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
    • H01L21/02639—Preparation of substrate for selective deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
    • H01L21/02639—Preparation of substrate for selective deposition
    • H01L21/02642—Mask materials other than SiO2 or SiN
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
    • H01L21/02647—Lateral overgrowth
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
    • H01L21/02647—Lateral overgrowth
    • H01L21/0265—Pendeoepitaxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/22—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities
    • H01L21/225—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities using diffusion into or out of a solid from or into a solid phase, e.g. a doped oxide layer
    • H01L21/2251—Diffusion into or out of group IV semiconductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/22—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities
    • H01L21/225—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities using diffusion into or out of a solid from or into a solid phase, e.g. a doped oxide layer
    • H01L21/2251—Diffusion into or out of group IV semiconductors
    • H01L21/2254—Diffusion into or out of group IV semiconductors from or through or into an applied layer, e.g. photoresist, nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/22—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities
    • H01L21/225—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities using diffusion into or out of a solid from or into a solid phase, e.g. a doped oxide layer
    • H01L21/2251—Diffusion into or out of group IV semiconductors
    • H01L21/2254—Diffusion into or out of group IV semiconductors from or through or into an applied layer, e.g. photoresist, nitrides
    • H01L21/2257—Diffusion into or out of group IV semiconductors from or through or into an applied layer, e.g. photoresist, nitrides the applied layer being silicon or silicide or SIPOS, e.g. polysilicon, porous silicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30604—Chemical etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30625—With simultaneous mechanical treatment, e.g. mechanico-chemical polishing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H01L21/3247—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering for altering the shape, e.g. smoothing the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/04—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
    • H01L29/0623—Buried supplementary region, e.g. buried guard ring
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0642—Isolation within the component, i.e. internal isolation
    • H01L29/0649—Dielectric regions, e.g. SiO2 regions, air gaps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0642—Isolation within the component, i.e. internal isolation
    • H01L29/0649—Dielectric regions, e.g. SiO2 regions, air gaps
    • H01L29/0653—Dielectric regions, e.g. SiO2 regions, air gaps adjoining the input or output region of a field-effect device, e.g. the source or drain region
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • H01L29/0661—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body specially adapted for altering the breakdown voltage by removing semiconductor material at, or in the neighbourhood of, a reverse biased junction, e.g. by bevelling, moat etching, depletion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H01L29/0696—Surface layout of cellular field-effect devices, e.g. multicellular DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1095—Body region, i.e. base region, of DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic System
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/36—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the concentration or distribution of impurities in the bulk material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66234—Bipolar junction transistors [BJT]
    • H01L29/66325—Bipolar junction transistors [BJT] controlled by field-effect, e.g. insulated gate bipolar transistors [IGBT]
    • H01L29/66333—Vertical insulated gate bipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66234—Bipolar junction transistors [BJT]
    • H01L29/66325—Bipolar junction transistors [BJT] controlled by field-effect, e.g. insulated gate bipolar transistors [IGBT]
    • H01L29/66333—Vertical insulated gate bipolar transistors
    • H01L29/66348—Vertical insulated gate bipolar transistors with a recessed gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H01L29/7396—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions
    • H01L29/7397—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions and a gate structure lying on a slanted or vertical surface or formed in a groove, e.g. trench gate IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/8611—Planar PN junction diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
    • H01L21/26533—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors of electrically inactive species in silicon to make buried insulating layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68327—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/6834—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used to protect an active side of a device or wafer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54426—Marks applied to semiconductor devices or parts for alignment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54453—Marks applied to semiconductor devices or parts for use prior to dicing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54453—Marks applied to semiconductor devices or parts for use prior to dicing
    • H01L2223/5446—Located in scribe lines
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Composite Materials (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Plasma & Fusion (AREA)
  • Recrystallisation Techniques (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Element Separation (AREA)

Abstract

Verfahren zum Herstellen einer Halbleitervorrichtung, wobei das Verfahren umfasst:
Bilden einer Aussparung (205a, 205b) in einer auf einer halbleitenden Basisschicht (105) gebildeten ersten Halbleiterschicht (110a) eines Halbleitersubstrats (500a), wobei sich die Aussparung (205a, 205b) von einer Prozessoberfläche (101x) der ersten Halbleiterschicht (110a) wenigstens herab zu der Basisschicht (105) erstreckt,
Bilden einer rückgebildeten Maskenauskleidung (203) auf einem Teil einer Seitenwand der Aussparung (205a, 205b) entfernt zu der Prozessoberfläche (101x) oder eines Maskenstöpsels in einem Teil der Aussparung (205a, 205b) entfernt zu der Prozessoberfläche (101x),
Aufwachsen einer zweiten Halbleiterschicht (120a) des Halbleitersubstrats (500a) auf der Prozessoberfläche (101x) durch Epitaxie, wobei die zweite Halbleiterschicht (120a) die Aussparung (205a, 205b) überspannt,
Entfernen wenigstens eines Teiles der Basisschicht (105) nach Aufwachsen der zweiten Halbleiterschicht (120a), wobei die Aussparung (205) oder ein Material in der Aussparung (205) und eine zweite Oberfläche (102a) an der Rückseite des Halbleitersubstrats (500a) freigelegt werden, und
Ausbilden einer Rückseitenmetallisierung auf der zweiten Oberfläche (102a).

Description

  • HINTERGRUND
  • Die Herstellung von Halbleitervorrichtungen umfasst eine Bildung von leitenden und dielektrischen Strukturen sowie die Bildung von Fremdstoff- bzw. Dotierstoffzonen hauptsächlich an einer Vorder- bzw. Frontseite eines Halbleitersubstrats, wie beispielsweise eines Siliziumwafers. Eine Bildung von dielektrischen Strukturen und gemusterten bzw. strukturierten Fremdstoffzonen an einer Rückseite im Anschluss an ein Prozessieren auf der Wafer-Vorderseite ist engen bzw. strikten Prozesseinschränkungen unterworfen. Beispielsweise kann das thermische Budget, das für ein Rückseitenprozessieren verfügbar ist, eingeschränkt sein, was in weiteren Beschränkungen hinsichtlich der anwendbaren Materialien resultiert. Es ist wünschenswert, ein Verfahren zum Herstellen von Halbleitervorrichtungen vorzusehen, das die Bildung von gemusterten bzw. strukturierten Strukturen an einer Waferrückseite vereinfacht, und Halbleitervorrichtungen mit gemusterten Rückseiten anzugeben.
  • Die JP 2008-218 651 A beschreibt einen IGBT mit einer Messelektrode, die sich im Randbereich des IGBTs von der Rückseite durch die Kollektorschicht bis in eine stark n-dotierte Bufferschicht erstreckt und die Bufferschicht elektrisch kontaktiert. In der US 2013 / 0 005 101 A1 wird in einem mit dielektrischen Material seitlich ausgekleideten Gräben durch einen epitaktischen Prozess einkristallines Material aufgewachsen. Die EP 1 630 872 B1 zeigt das Ausbilden von Isolatorstrukturen auf der Rückseite eines RC-IBGTs durch Rückseitenstrukturierung.
  • Die Druckschrift US 2004 / 0 048 448 A1 beschreibt das Ausbilden eines Gruppe-III-Nitrid-Verbindungshalbleitersubstrats. Demnach wird auf einem Saphirsubstrat eine Bufferschicht und auf der Bufferschicht eine GaN Schicht aufgetragen. Durch die GaN Schicht und die Bufferschicht werden Gräben eingebracht. Zwischen den Gräben bleiben Mesen stehen, deren oberer Teil aus verbleibenden Abschnitten der GaN Schicht gebildet werden. Der untere Teil der Gräben wird mit einer ersten Maske gefüllt. Auf freiliegenden horizontalen und vertikalen Seitenflächen des aus GaN gebildeten Teils der Mesen wächst eine zweite GaN Schicht auf, die den oberen Teil der Gräben füllt. Daraufhin werden die aus den Resten der Bufferschicht und der ersten GaN Schicht bestehenden Mesen entfernt. Die unteren Abschnitte der neu entstandenen Gräben werden mit einer zweiten Maske gefüllt. Später werden das Saphirsubstrat und die Masken entfernt. Es verbleiben nur noch Abschnitte der zweiten GaN Schicht und eine im Weiteren aufgewachsene dritte GaN Schicht. Diejenigen Schichten, in denen die Gräben gebildet werden, also die Bufferschicht und die GaN Schicht, werden vollständig entfernt.
  • Es ist Aufgabe der vorliegenden Erfindung, ein Verfahren zum Herstellen einer Halbleitervorrichtung sowie eine Halbleitervorrichtung anzugeben, die jeweils den obigen Forderungen genügen.
  • Diese Aufgabe wird erfindungsgemäß durch ein Verfahren mit den Merkmalen des Patentanspruches 1 bzw. eine Halbleitervorrichtung mit den Merkmalen des Patentanspruches 12, 15 oder 16 gelöst. Vorteilhafte Weiterbildungen der Erfindung ergeben sich aus den Unteransprüchen.
  • ZUSAMMENFASSUNG
  • Ein Ausführungsbeispiel bezieht sich auf ein Verfahren zum Herstellen einer Halbleitervorrichtung. Das Verfahren umfasst ein Bilden einer Aussparung bzw. einer Vertiefung in einer ersten Halbleiterschicht, die auf einem halbleitenden Basissubstrat gebildet ist. Die Aussparung erstreckt sich von einer Prozessoberfläche der ersten Halbleiterschicht zu der Basisschicht. Eine rückgebildete Maskenauskleidung wird auf einem Teil einer Seitenwand der Aussparung entfernt zu der Prozessoberfläche gebildet, oder ein Maskenstöpsel wird in einem Teil der Aussparung entfernt zu der Prozessoberfläche gebildet. Eine zweite Halbleiterschicht wird durch Epitaxie auf der Prozessoberfläche aufgewachsen, wobei die zweite Halbleiterschicht die Aussparung überspannt.
  • Gemäß einem anderen Ausführungsbeispiel umfasst eine Halbleitervorrichtung einen Halbleiterkörper mit einer ersten Oberfläche an einer Vorderseite und einer zweiten Oberfläche parallel zu der ersten Oberfläche an einer Rückseite sowie einem aktiven Gebiet und einem Randabschlussgebiet. Das Randabschlussgebiet trennt das aktive Gebiet von einer äußeren Oberfläche des Halbleiterkörpers, wobei die äußere Oberfläche die ersten und zweiten Oberflächen verbindet. Elementstrukturen in dem aktiven Gebiet sind vorherrschend enger zu der ersten Oberfläche als zu der zweiten Oberfläche gebildet. Eine Rückseiteneinsatzstruktur erstreckt sich von der zweiten Oberfläche in den Halbleiterkörper im Randabschlussgebiet.
  • Gemäß einem anderen Ausführungsbeispiel umfasst eine Halbleitervorrichtung einen Halbleiterkörper mit einer ersten Oberfläche an einer Vorderseite und einer zweiten Oberfläche parallel zu der ersten Oberfläche an einer Rückseite. Elementstrukturen sind vorherrschend enger zu der ersten Oberfläche als zu der zweiten Oberfläche gebildet. Eine Einsatzstruktur erstreckt sich von der zweiten Oberfläche in den Halbleiterkörper, wobei die Einsatzstruktur ein Phasenänderungsmaterial, eine Rekombinationsstruktur mit einer Rekombinationsgeschwindigkeit von wenigstens 1E5 cm/s, Akzeptorfremdstoffe bzw. - dotierstoffe oder Donatorfremdstoffe bzw. -dotierstoffe umfasst.
  • Der Fachmann wird zusätzliche Merkmale und Vorteile nach Lesen der folgenden Detailbeschreibung und Betrachten der begleitenden Zeichnungen erkennen.
  • Figurenliste
  • Die beigefügten Zeichnungen sind beigeschlossen, um ein weiteres Verständnis der Erfindung zu geben, und sie sind in die Offenbarung der Erfindung einbezogen und bilden einen Teil von dieser. Die Zeichnungen veranschaulichen die Ausführungsbeispiele der vorliegenden Erfindung und dienen zusammen mit der Beschreibung zum Erläutern von Prinzipien der Erfindung. Andere Ausführungsbeispiele der Erfindung und beabsichtigte Vorteile werden sofort gewürdigt, da sie besser unter Hinweis auf die folgende Detailbeschreibung verstanden werden.
    • 1A ist eine schematische Schnittdarstellung eines Teiles eines Halbleitersubstrats zum Veranschaulichen eines Verfahrens zum Herstellen einer Halbleitervorrichtung gemäß einem Ausführungsbeispiel, das Ausricht- bzw. Justiermarken betrifft, nach Bilden von Aussparungen in einer auf einem Basissubstrat gebildeten ersten Halbleiterschicht.
    • 1B ist eine schematische Schnittdarstellung des Halbleitersubstratteiles von 1A nach Aufwachsen einer zweiten Halbleiterschicht auf der ersten Halbleiterschicht durch Epitaxie.
    • 1C ist eine schematische Schnittdarstellung des Halbleitersubstratteiles von 1B nach Entfernen der vollständigen Basisschicht.
    • 1D umfasst eine schematische Schnittdarstellung des Halbleitersubstratteiles von 1C während einer Belichtung einer Fotoresistschicht.
    • 1E ist eine schematische Schnittdarstellung des Halbleitersubstratteiles von 1D nach Bilden einer Vorderseitenstruktur ausgerichtet zu einer Rückseiteneinsatzstruktur.
    • 1F ist eine schematische Schnittdarstellung des Halbleitersubstratteiles von 1B nach Entfernen eines Teiles der Basisschicht.
    • 2A ist eine schematische Schnittdarstellung eines Teiles eines Halbleitersubstrates zum Veranschaulichen eines Verfahrens zum Herstellen einer Halbleitervorrichtung gemäß einem Ausführungsbeispiel, das überwachsene Aussparungen vorsieht, nach Bilden von Hilfskissen bzw. -pads.
    • 2B ist eine schematische Schnittdarstellung des Halbleitersubstratteiles von 2A nach selektivem Wachsen einer ersten Halbleiterschicht zwischen den Hilfskissen.
    • 2C ist eine schematische Schnittdarstellung des Halbleitersubstratteiles von 2B nach Vorsehen einer Maskenschicht.
    • 2D ist eine schematische Schnittdarstellung des Halbleitersubstratteiles von 2C nach Rückbildung der Maskenschicht.
    • 2E ist eine schematische Schnittdarstellung des Halbleitersubstratteiles von 2D nach Überdecken von Aussparungen in der ersten Halbleiterschicht.
    • 2F ist eine schematische Schnittdarstellung des Halbleitersubstratteiles von 2E nach Aufwachsen einer zweiten Halbleiterschicht durch Epitaxie.
    • 2G ist eine schematische Schnittdarstellung des Halbleitersubstratteiles von 2F nach Entfernen der Basisschicht.
    • 3A ist eine schematische Schnittdarstellung eines Teiles einer Halbleitervorrichtung gemäß einem Ausführungsbeispiel, das eine Rückseiteneinsatzstruktur in einem Randabschlussgebiet vorsieht.
    • 3B ist eine schematische laterale Schnittdarstellung der Halbleitervorrichtung von 3A.
    • 4A ist eine schematische Schnittdarstellung eines Teiles einer Halbleitervorrichtung gemäß einem Ausführungsbeispiel mit einer Rückseiteneinsatzstruktur, die eine Rückwärtssperrfähigkeit vergrößert.
    • 4B ist eine schematische laterale Schnittdarstellung der Halbleitervorrichtung von 4A.
    • 5A ist eine schematische Schnittdarstellung eines Teiles eines Halbleitersubstrates zum Veranschaulichen eines Verfahrens zum Herstellen einer Halbleitervorrichtung gemäß einem Ausführungsbeispiel, das Feldstoppteile vorsieht, die längs Einsatzstrukturen an einer Rückseite gebildet sind, nach Vorsehen von Einsatzstrukturen mit ein Prozessmaterial enthaltenden Fremdstoffen.
    • 5B ist eine schematische Schnittdarstellung des Halbleitersubstratteiles von 5A nach Ausdiffusion von Fremdstoffen bzw. Dotierstoffen.
    • 6 ist eine schematische Schnittdarstellung eines Teiles einer Halbleitervorrichtung gemäß einem Ausführungsbeispiel mit gegendotierten Inseln, die längs Einsatzstrukturen an einer Rückseite gebildet sind.
    • 7 ist eine schematische Schnittdarstellung eines Teiles einer Halbleitervorrichtung gemäß einem Ausführungsbeispiel mit Rückseiteneinsatzstrukturen, die ein Phasenänderungsmaterial umfassen.
    • 8 ist eine schematische Schnittdarstellung eines Teiles einer Halbleitervorrichtung gemäß einem Ausführungsbeispiel mit Leerräumen oder dielektrischen Inseln längs einer Zwischenfläche zwischen einer Basisschicht und einer ersten Halbleiterschicht.
  • DETAILBESCHREIBUNG
  • In der folgenden Detailbeschreibung wird Bezug genommen auf die begleitenden Zeichnungen, die einen Teil der Offenbarung bilden und in denen für Veranschaulichungszwecke spezifische Ausführungsbeispiele gezeigt sind, in denen die Erfindung ausgebildet werden kann. Es ist zu verstehen, dass andere Ausführungsbeispiele verwendet und strukturelle oder logische Änderungen gemacht werden können, ohne von dem Bereich der vorliegenden Erfindung abzuweichen. Beispielsweise können Merkmale, die für ein Ausführungsbeispiel veranschaulicht oder beschrieben sind, bei oder im Zusammenhang mit anderen Ausführungsbeispielen verwendet werden, um zu noch einem weiteren Ausführungsbeispiel zu gelangen. Es ist beabsichtigt, dass die vorliegende Erfindung derartige Modifikationen und Veränderungen einschließt. Die Beispiele sind mittels einer spezifischen Sprache beschrieben, die nicht als den Bereich der beigefügten Patentansprüche begrenzend aufgefasst werden sollte. Die Zeichnungen sind nicht maßstabsgetreu und dienen lediglich für Veranschaulichungszwecke. Zur Klarheit sind die gleichen Elemente mit entsprechenden Bezugszeichen in den verschiedenen Zeichnungen versehen, falls nicht etwas anderes festgestellt wird.
  • Die Begriffe „haben“, „enthalten“, „umfassen“, „aufweisen“ und ähnliche Begriffe sind offene Begriffe, und diese Begriffe geben das Vorhandensein der festgestellten Strukturen, Elemente oder Merkmale an, schließen jedoch zusätzliche Elemente oder Merkmale nicht aus. Die unbestimmten Artikel und die bestimmten Artikel sollen sowohl den Plural als auch den Singular umfassen, falls sich aus dem Zusammenhang nicht klar etwas anderes ergibt.
  • Der Begriff „elektrisch verbunden“ beschreibt eine permanente niederohmige Verbindung zwischen elektrisch verbundenen Elementen, beispielsweise einen direkten Kontakt zwischen den betreffenden Elementen oder eine niederohmige Verbindung über ein Metall und/oder einen hochdotierten Halbleiter. Der Begriff „elektrisch gekoppelt“ umfasst, dass ein oder mehrere dazwischenliegende Elemente, die für eine Signalübertragung geeignet sind, zwischen den elektrisch gekoppelten Elementen elektrisch angeordnet sein können, beispielsweise Elemente, die eine niederohmige Verbindung in einem ersten Zustand und eine hochohmige elektrische Entkopplung in einem zweiten Zustand vorsehen.
  • Die Figuren veranschaulichen relative Dotierungskonzentrationen durch Angabe von „-“ oder „+“ nächst zu dem Dotierungstyp „n“ oder „p“. Beispielsweise bedeutet „n-“ einen Bereich, der eine Dotierungskonzentration hat, die niedriger als die Dotierungskonzentration eines „n“-Dotierungsbereiches ist, während ein „n+“-Dotierungsbereich eine höhere Dotierungskonzentration hat als ein „n“-Dotierungsbereich. Dotierungsbereiche der gleichen relativen Dotierungskonzentration haben nicht notwendigerweise die gleiche absolute Dotierungskonzentration. Beispielsweise können zwei verschiedene „n“-Dotierungsbereiche die gleichen oder verschiedene absolute Dotierungskonzentrationen haben.
  • Die 1A bis 1E beziehen sich auf ein Verfahren zum Bilden von Rückseiteneinsatzstrukturen sowie Ausrichtmarken zum Ausrichten von Vorderseitenstrukturen zu den Rückseiteneinsatzstrukturen.
  • Eine erste Halbleiterschicht 110a ist durch Epitaxie auf einer halbleitenden Basisschicht 105 aufgewachsen. Die Basisschicht 105 ist eine Schicht oder eine Schichtstruktur aus einkristallinem Halbleitermaterial, beispielsweise Silizium (Si), Germanium (Ge), Silizium-Germanium-Kristall (SiGe), Siliziumcarbid (SiC), Galliumarsenid (GaAs), Galliumnitrid (GaN) oder einem anderen AIIIBV-Halbleiter. Die Basisschicht 105 kann eine homogene Schicht sein oder kann ein Basissubstrat und eine epitaktische Schicht umfassen, die durch Epitaxie auf dem Basissubstrat aufgewachsen ist, wobei das Basissubstrat und die epitaktische Schicht in dem Leitfähigkeits- bzw. Leitungstyp und/oder in der Fremdstoffkonzentration verschieden sein können. Das Kristallgitter der ersten Halbleiterschicht 110a wächst in Übereinstimmung mit dem Kristallgitter der Basisschicht 105 auf.
  • Ein oder mehrere erste und zweite Aussparungen 205a, 205b können in einer Prozessoberfläche 101x der ersten Halbleiterschicht 110a entgegengesetzt zu der Basisschicht 105 gebildet werden. Beispielsweise kann eine Hartmaske auf der Prozessoberfläche 101x durch einen Fotolithografieprozess gebildet werden, und die Aussparungen 205a, 205b können durch reaktives Ionenstrahlätzen geätzt werden, wobei die Aussparungen 205a, 205b sich in das Basissubstrat erstrecken können. Gemäß anderen Ausführungsbeispielen können die Aussparungen 205a, 205b durch lokales Maskieren des epitaktischen Wachstums der ersten Halbleiterschicht 110a gebildet werden.
  • 1A zeigt erste und zweite Aussparungen 205a, 205b, die sich von der Prozessoberfläche 101x zu der Basisschicht 105 erstrecken. Die erste Aussparung 205a kann in einem funktionalen Teil 100a des Halbleitersubstrates 500a gebildet werden, der einen Teil eines Halbleiterkörpers einer endgültigen bzw. finalen Halbleitervorrichtung bildet, die aus einem Halbleitersubstrat 500a erhalten ist, das die Basisschicht 105 und die erste Halbleiterschicht 110a umfasst. Die zweite Aussparung 205b kann in einem Kerfteil 100x gebildet werden, der während eines Trennungsprozesses verbraucht oder entfernt wird, um eine Vielzahl von identischen Halbleiterchips bzw. - dies einschließlich der funktionalen Teile 100a zu erhalten. Die ersten und zweiten Aussparungen 205a, 205b können jeweils bis zu der Basisschicht 105 reichen oder sich in diese erstrecken.
  • Eine erste Breite w1 der ersten Aussparung 205a kann kleiner sein als eine zweite Breite w2 der zweiten Aussparung 205b. Die Aussparungen 205a, 205b können mit einer Maskenauskleidung 203 ausgekleidet sein, die aus einer oder mehreren dielektrischen Schichten, wie Siliziumoxid, Siliziumoxynitrid, Siliziumnitrid, und/oder einer oder mehreren Diffusionsbarriereschichten, wie Titan (Ti), Titannitrid (TiN), Tantal (Ta), Tantalnitrid (TaN) oder Wolfram (W), bestehen oder solche Schichten umfassen kann. Die Maskenauskleidung 203 kann vollständig die erste Aussparung 205a oder beide Aussparungen 205a, 205b füllen oder kann Leerräume belassen. Ein weiteres Material kann die erste Aussparung 205a oder beide Aussparungen 205a, 205b teilweise oder vollständig füllen.
  • Eine zweite Halbleiterschicht 120a wird auf der Prozessoberfläche 101x der ersten Halbleiterschicht 110a gebildet. Die zweite Halbleiterschicht 120a überspannt die erste Aussparung 205a, wächst jedoch nicht auf oder belässt wenigstens einen Leerraum in der vertikalen Projektion der zweiten Aussparung 205b.
  • Gemäß einem Ausführungsbeispiel umfasst ein Aufwachsen der zweiten Halbleiterschicht 120a ein Überdecken der ersten Aussparung 205a mit dem Material der ersten Halbleiterschicht 110a und dann ein Aufwachsen der zweiten Halbleiterschicht 120a durch Epitaxie auf der ersten Halbleiterschicht 110a. Das Überdecken der ersten Aussparung 205a kann ein Verflüssigen und sodann Rekristallisieren von Teilen der ersten Halbleiterschicht 110a umfassen. Gemäß einem anderen Ausführungsbeispiel kann ein Überdecken der ersten Aussparung 205a einen Epitaxieprozess bei Prozessbedingungen umfassen, die ein ausreichendes laterales Wachstum unterstützen.
  • Eine ausgedehnte Aussparung, der durch die zweite Aussparung 205b und einen entsprechenden Leerraum in der zweiten Halbleiterschicht 120a in der vertikalen Projektion der zweiten Aussparung 250b gebildet ist, kann oder kann nicht teilweise oder vollständig mit einem Kontrastmaterial 219, beispielsweise Siliziumoxid, einem dielektrischen Polymer, einem Phasenänderungsmaterial oder polykristallinem Silizium, gefüllt werden.
  • 1B zeigt die zweite Halbleiterschicht 120a, die die erste Aussparung 205a überspannt und bedeckt. Die zweite Halbleiterschicht 120a kann vollständig in der vertikalen Projektion der zweiten Aussparung 205b fehlen, kann einen Leerraum belassen, der schmäler ist als die zweite Aussparung 205b, oder kann die zweite Aussparung 250b überwachsen, wobei Korngrenzen in der vertikalen Projektion der zweiten Aussparung 205b gebildet werden können.
  • Die Basisschicht 105 wird teilweise oder vollständig mittels eines Nassätzprozesses, eines Schleifprozesses oder eines Polierprozesses, beispielsweise CMP (chemisch-mechanisches Polieren) entfernt, wobei das Halbleitersubstrat 500a gedünnt wird und die ersten Aussparungen 205a, die zweiten Aussparungen 205b oder beide oder Material in dem Innern von wenigstens den ersten Aussparungen 205a, den zweiten Aussparungen 205 oder beiden freigelegt werden.
  • 1C zeigt das gedünnte Halbleitersubstrat 500a mit der freiliegenden Oberfläche der zweiten Halbleiterschicht 120a, die eine erste Oberfläche 101a auf einer Vorderseite des Halbleitersubstrats 500a bildet, und der entgegengesetzten Oberfläche der ersten Halbleiterschicht 110a, die durch den Schleif- oder Polierprozess freigelegt ist und eine zweite Oberfläche 102a an der Rückseite bildet. Die ersten und zweiten Oberflächen 101a, 102a sind im Wesentlichen parallel zueinander. Ein Abstand zwischen den ersten und zweiten Oberflächen 101a, 102a kann wenigstens 20 µm sein, beispielsweise wenigstens 45 µm, und kann bis zu einigen 100 µm reichen. In dem funktionalen Teil 100a erstreckt sich eine Rückseiteneinsatzstruktur 250a, die aus der ersten Aussparung 205a resultiert, von der zweiten Oberfläche 102a in das Halbleitersubstrat 500a, das die ersten und zweiten Halbleiterschichten 110a, 120a umfasst. Eine Ausrichtmarke 250b, die aus der zweiten Aussparung 205b resultiert, erstreckt sich durch das Halbleitersubstrat 500a von der ersten zur zweiten Oberfläche 101a bzw. 102a.
  • Eine Maskenschicht 810a kann auf der ersten Oberfläche 101a aufgetragen sein. Eine Resistschicht 820a kann auf der Maskenschicht 810a aufgetragen sein. Ein Justier- bzw. Registrierungssystem 920 bewertet die Position der Ausrichtmarke 250b. Beispielsweise emittiert das Justiersystem 920 Licht, das auf die erste Oberfläche 101a unter einem Winkel von beispielsweise etwa 45 Grad einfällt, und bewertet das von dem Halbleitersubstrat 500a reflektierte Licht, unter anderem Licht, das an Zwischenflächen zwischen der Ausrichtmarke 250b und der zweiten Halbleiterschicht 120a reflektiert und/oder gestreut ist. Auf der Grundlage der Lage- bzw. Positionsinformation über die Ausrichtmarke 250b richtet ein Fotolithografiegerät 910 eine Beleuchtungsmaske 911 zu dem Halbleitersubstrat 500a aus. Ein durch das Fotolithografiegerät 910 emittierter und durch die Beleuchtungsmaske 911 verlaufender bzw. daran reflektierter Lichtstrahl belichtet Abschnitte der Fotoresistschicht 820a definiert durch ein Maskenmuster der Beleuchtungsmaske 911.
  • Die belichtete Fotoresistschicht 820a wird entwickelt, wobei entweder die belichteten oder die nicht belichteten Abschnitte der Fotoresistschicht 820a entfernt werden. Verbleibende Abschnitte der Fotoresistschicht 820a bilden eine Resistmaske, die als eine Ätzmaske zum Mustern bzw. Strukturieren der Maskenschicht 810a verwendet oder als eine Implantationsmaske benutzt werden kann.
  • 1E zeigt eine Vorderseitenstruktur 810, die durch Mustern bzw. Strukturieren der Maskenschicht 810a erhalten ist. Die Vorderseitenstruktur 810 kann eine temporäre Ätz- oder Implantationsmaske oder eine funktionale Struktur der endgültigen bzw. finalen Vorrichtung sein. Die Rückseiteneinsatzstruktur 250a wird zu der Vorderseitenstruktur 810 und Strukturen ausgerichtet, die durch Verwenden der Vorderseitenstruktur 810 als eine Ätz- oder Implantationsmaske gebildet sind. Ein Abstand dx zwischen Rändern der Rückseiteneinsatzstruktur 250a und der Vorderseitenstruktur 810 kann wohldefiniert sein. Das Verfahren erlaubt ein Ausrichten von Strukturen auf der Vorderseite zu Strukturen auf der Rückseite mit Ausrichttoleranzen, die nicht größer sind als die Ausrichttoleranzen zwischen Strukturen, die durch zwei unabhängige Fotolithografieprozesse an derselben Seite erhalten sind. Da die Rückseiteneinsatzstruktur 250a gebildet wird, bevor die Vorderseite prozessiert wird, ist ein weiter Bereich an Materialien und Prozessen für die Rückseiteneinsatzstruktur 250a anwendbar.
  • Gemäß einem anderen Ausführungsbeispiel ist die zweite Aussparung 205b von 1B eine umfängliche Aussparung, die ein aktives Chipgebiet einschließlich Halbleitervorrichtungsstrukturen, wie Diodenstrukturen und/oder Transistorzellen, umgibt. Die zweite Aussparung 205b kann vollständig innerhalb eines Teiles des Halbleitersubstrates 500a, zugeordnet zu dem Halbleiterchip bzw. der Halbleiterdie einer finalen bzw. endgültigen Halbleitervorrichtung, und unter einem Abstand zu einer Seitenfläche des Halbleiterchips bzw. der Halbleiterdie gebildet sein, wobei die Seitenoberfläche die ersten und zweiten Oberflächen 101a, 102a der finalen Halbleiterdie verbindet und wobei die zweite Aussparung 205b als ein Chipping- bzw. Vereinzelungsstopp wirksam ist, der eine Ausbreitung von längs der Seitenoberfläche erzeugten Rissen in das aktive Chipgebiet verhindert. Die Seitenfläche kann vertikal zu den ersten und zweiten Oberflächen 101a, 102a sein.
  • 1F bezieht sich auf ein Ausführungsbeispiel, bei dem sich die erste Aussparung 205a von 1B in die Basisschicht 105 erstreckt. Die Basisschicht 105 kann lediglich teilweise derart entfernt werden, dass nach einem Dünnen sich eine Rückseiteneinsatzstruktur 250a, die auf der ersten Aussparung 205a von 1b beruht, in einem verbleibenden Teil 105a der Basisschicht 105 von 1b erstreckt.
  • Die 2A bis 2G zeigen Einzelheiten eines Verfahrens zum Bilden von Rückseiteneinsatzstrukturen mittels eines maskierten epitaktischen Wachstums.
  • Eine Basisschicht 105 umfasst eine Schicht oder eine geschichtete Struktur aus einkristallinem Halbleitermaterial, beispielsweise Silizium (Si), Germanium (Ge), einem Silizium-Germanium-Kristall (SiGe), Siliziumcarbid (SiC), Galliumarsenid (GaAs), Galliumnitrid (GaN) oder einem anderen AIIIBV-Halbleiter. Die Basisschicht 105 kann eine homogene Schicht sein oder kann ein Basissubstrat 105a und wenigstens eine epitaktische Schicht 105b, die durch Epitaxie auf dem Basissubstrat 105a aufgewachsen ist, umfassen, wobei ein Kristallgitter der epitaktischen Schicht 105b in die kristallographischen Orientierungen des Basissubstrats 105a eingreift bzw. mit diesem verriegelt ist. Das Basissubstrat 105a und die epitaktische Schicht 105b können verschiedene Leitfähigkeitstypen und/oder verschiedene Fremdstoffkonzentrationen haben. Die epitaktische Schicht 105b kann ein n-dotiertes oder p-dotiertes oder intrinsisches Halbleitermaterial sein.
  • Eine Hilfsschicht wird auf einer Oberfläche der Basisschicht 105 beispielsweise durch thermische Behandlung, z.B. Oxidation eines Teiles der Basisschicht 105, und/oder Auftragung bzw. Abscheidung, z.B. chemische Dampfabschneidung (CVD), hochdichte Plasma-(HDP-)Abscheidung oder plasmaverstärkte chemische Dampfabscheidung (PECVD) gebildet. Ein Fotolithografieprozess mustert bzw. strukturiert die Hilfsschicht, um ein oder mehrere isolierte, d.h. räumlich getrennte Hilfskissen bzw. -pads 201 aus der Hilfsschicht zu bilden. Die Hilfskissen 201 können kompakte Strukturen mit den beiden lateralen Abmessungen innerhalb der gleichen Größenordnung oder parallele Streifen sein. Gemäß einem Ausführungsbeispiel kann wenigstens ein Hilfskissen 201 eine Umfangsstruktur bilden.
  • 2A zeigt die Hilfskissen 201 auf einer Oberfläche 101w der Basisschicht 105. Die Hilfskissen 201 können aus dielektrischen Materialien bestehen oder solche enthalten. Die Hilfskissen 201 können eine hohe Schleifselektivität bezüglich des Materials der Basisschicht 105 aufweisen. Gemäß einem Ausführungsbeispiel bestehen die Hilfskissen 201 aus Siliziumoxid, Siliziumnitrid, Siliziumoxynitrid, Kohlenstoff oder einer Kombination von wenigstens zwei dieser erwähnten Materialien oder enthalten diese Materialien als Hauptbestandteil (e) .
  • Eine erste Halbleiterschicht 110a ist durch Epitaxie auf der Oberfläche 101w der Basisschicht 105 aufgewachsen, die die Hilfskissen 201 umfasst, wobei die epitaktische Schicht 105b als ein Keim wirksam sein kann. Die Hilfskissen 201 unterdrücken lokal ein epitaktisches Wachstum in Abschnitten der Basisschicht 105, die durch die Hilfskissen 201 bedeckt sind. Die Fremdstoffkonzentration in der ersten Halbleiterschicht 110a kann während eines epitaktischen Wachstums verändert werden.
  • 2B zeigt die erste Halbleiterschicht 110a mit Aussparungen 205, die in der vertikalen Projektion der Hilfskissen 201 gebildet sind. Seitenwände der Aussparungen 205 können vertikal zu einer freiliegenden Prozessoberfläche 101x der ersten Halbleiterschicht 110a entgegengesetzt zu der Basisschicht 105 sein oder können mit abnehmendem Abstand zu der Prozessoberfläche 101x spitz bzw. kegelförmig verlaufen.
  • Gemäß anderen Ausführungsbeispielen können die Aussparungen 205 gebildet werden, wie dies anhand von 1A beschrieben ist. Beispielsweise kann ein kontinuierlicher anisotroper Ätzprozess oder ein stufenweiser kontinuierlicher anisotroper Ätzprozess die Aussparungen 205 in dem Halbleitermaterial bilden.
  • Die zwei lateralen Abmessungen der Aussparungen 205 können innerhalb der gleichen Größenordnung, beispielsweise ungefähr gleich, sein. Beispielsweise kann ein lateraler Querschnitt der Aussparungen 205 in einer Ebene parallel zu der Prozessoberfläche 101x ein Kreis, ein Oval, eine Ellipse oder ein Rechteck mit oder ohne gerundete Ecken sein. Gemäß einem anderen Ausführungsbeispiel können die Aussparungen 205 gerade Streifen oder Streifen mit scharfen Biegungen, Kurven oder Zweigen sein. Das Halbleitersubstrat 500a kann einen oder mehrere Umfangsaussparungen 205 in jedem Halbleiterkörper 100 der aus dem Halbleitersubstrat 500a erhaltenen Halbleiterdies umfassen.
  • Eine Maskenschicht 203a wird auf der Prozessoberfläche 101x sowie längs der inneren Seitenwände der Aussparungen 205 gebildet. Das Bilden der Maskenschicht 203a kann eine Wärmebehandlung des Halbleitersubstrats 500a in einer Sauerstoff und/oder Stickstoff enthaltenden Umgebung und/oder eine Auftragung bzw. Abscheidung von wenigstens einem Maskenmaterial umfassen. Gemäß einem Ausführungsbeispiel umfasst ein Bilden der Maskenschicht 203a eine hochkonforme Abscheidung und/oder niedrig konforme Abscheidung, wobei beispielsweise TEOS (Tetraethylorthosilikat) als Vorläufermaterial verwendet wird.
  • 2C zeigt die Maskenschicht 203a, die die Prozessoberfläche 101x sowie Seitenwände der Aussparungen 205 bedeckt. Wenigstens eine Unterschicht der Maskenschicht 203a kann die Hilfskissen 201 bedecken.
  • Gemäß einem Ausführungsbeispiel besteht die Maskenschicht 203a aus einer Unterschicht aus thermisch aufgewachsenem Halbleiteroxid oder Halbleiternitrid, beispielsweise Siliziumoxid oder Siliziumnitrid, falls die erste Halbleiterschicht 110a eine Siliziumschicht ist, oder umfasst eine solche Unterschicht. Gemäß einem anderen Ausführungsbeispiel ist die Maskenschicht 203a eine angenähert konforme Schicht. Die Maskenschicht 203a kann Unterschichten aus Siliziumoxynitrid oder Siliziumnitrid umfassen. Die Maskenschicht 203a kann hochkonforme Unterschichten derart umfassen, dass die Maskenschicht 203a die Aussparungen 205 vollständig füllt.
  • Gemäß einem weiteren Ausführungsbeispiel umfasst die Maskenschicht 203a (eine) niedrig konforme Schicht(en), z.B. HDP-Oxid, das die Aussparungen 205 mit Maskenstöpseln, z.B. Oxidstöpseln, schließt, wobei Leerräume zwischen den Hilfskissen 201 und den Maskenstöpseln belassen werden. Die Maskenschicht 203a sowie die Hilfskissen 201 können eine hohe Schleifselektivität bezüglich der ersten Halbleiterschicht 110a aufweisen.
  • Die Maskenschicht 203a oder die Maskenstöpsel können derart rückgebildet werden, dass Teile der Maskenschicht 203a oder der Maskenstöpsel außerhalb der Aussparungen 205 und auf Teilen der Seitenwände der Aussparungen 205, die an die Prozessoberfläche 101x angrenzen, entfernt werden. Beispielsweise kann eine Maskenstöpsel bildende Maskenschicht 203a isotrop rückgebildet werden. Für eine Maskenschicht 203a, die keine Stöpsel in den Aussparungen 205 bildet, kann ein Opfermaterial, beispielsweise ein Resist, aufgetragen bzw. abgeschieden und rückgebildet werden, um Resiststöpsel in Teilen der Aussparungen 205, ausgerichtet zu den Hilfskissen 201, zu bilden. Die Resiststöpsel können als eine Ätzmaske während der Rückbildung der Maskenschicht 203a verwendet werden. Nach der Rückbildung der Maskenschicht 203a können die Resiststöpsel entfernt werden.
  • 2D zeigt eine Maskenauskleidung 203, die von verbleibenden Teilen der Maskenschicht 203a von 2C, ausgerichtet zu den Hilfskissen 201, gebildet ist, während Teile der Seitenwände der Aussparungen 205, ausgerichtet zu der Prozessoberfläche 101x, freigelegt sind.
  • Das Halbleitersubstrat 500a kann in einer Wasserstoff enthaltenden Umgebung bei hohen Temperaturen über 900 Grad Celsius oder über 1000 Grad Celsius oder zwischen 1050 und 1150 Grad Celsius für wenigstens 5 Minuten oder wenigstens 10 Minuten oder länger ausgeheilt werden. Aufgrund der hohen Oberflächenbeweglichkeit von beispielsweise Siliziumatomen in einer Wasserstoff enthaltenden Atmosphäre wird das Material der ersten Halbleiterschicht 110a viskos bzw. zähflüssig, und ein sich langsam bewegender Fluss des zähflüssigen Siliziums verschließt die Aussparungen 205. Wenn die Aussparungen 205 geschlossen sind, stoppt die Ausheilung, und das Halbleitermaterial rekristallisiert. Die modifizierte Prozessoberfläche 101y, die durch das rekristallisierte Halbleitermaterial gebildet ist, kann mittels beispielsweise eines Polierprozesses planarisiert werden.
  • Vor oder nach der Planarisierung kann eine Hilfsmaskenschicht aufgetragen bzw. abgeschieden und in der vertikalen Projektion der Aussparungen 205 geöffnet werden, um eine Hilfsimplantationsmaske zu bilden. Durch die Öffnungen in der Hilfsimplantationsmaske kann Sauerstoff bei niedriger Energie und hoher Dosis implantiert werden, um eine Oxidschicht zwischen der Prozessoberfläche 101x, 101y und der Aussparung 205 zu bilden. Die Oxidschicht, die Maskenauskleidung 203 und, falls anwendbar, die Hilfskissen 201 können vollständig die inneren Oberflächen der Aussparungen 205 bedecken. Die Hilfsimplantationsmaske kann nach der Sauerstoffimplantation entfernt werden.
  • 2E zeigt die rekristallisierte erste Halbleiterschicht 110a, die die Aussparungen 205 bedeckt und überspannt. Die Aussparungen 205 bilden geschlossene Leerräume in der vertikalen Projektion der Hilfskissen 201. Gemäß anderen Ausführungsbeispielen kann die rekristallisierte erste Halbleiterschicht 110a die Aussparungen 205 vollständig derart füllen, dass keine Leerräume in der vertikalen Projektion der Hilfskissen 201 gebildet sind.
  • Ein Epitaxieprozess wächst eine zweite Halbleiterschicht 120a auf der planarisierten Prozessoberfläche 101y auf, wobei ein Fremdstoffkonzentrationsgradient und eine Dicke der zweiten Halbleiterschicht 120a gemäß Spannungssperranforderungen und/oder Einschaltwiderstandanforderungen der endgültigen bzw. finalen Halbleitervorrichtung eingestellt sind. Die Dotierungskonzentration in der zweiten Halbleiterschicht 120a kann gleich wie oder niedriger als eine Dotierungskonzentration in der ersten Halbleiterschicht 110a sein.
  • Gemäß einem Ausführungsbeispiel können Ausrichtmarken durch Aussparungen gebildet werden, die ausreichend weit sind derart, dass während eines Ausheilens in der Wasserstoff enthaltenden Umgebung das zähflüssige bzw. viskose Halbleitermaterial der ersten Halbleiterschicht 110a nicht die den Ausrichtmarken zugeordneten Aussparungen verschließt und ein Aufwachsen der zweiten Halbleiterschicht 120a Leerräume über den betreffenden Aussparungen belässt.
  • Elementstrukturen und elektronische Komponenten, wie Sourcebereiche und/oder Gateelektroden von Transistorzellen von IGFETs (Feldeffekttransistoren mit isoliertem Gate), JFETs (Übergang- bzw. Junction-Feldeffekttransistoren), IGBTs (Bipolartransistoren mit isoliertem Gate) und/oder Thyristoren, Anodenbereiche von Halbleiterdioden oder Steuerelektroden von steuerbaren Halbleiterdioden sowie Superjunction- und Kompensationsstrukturen können in einer Steuerstruktur 615 durch auf die Vorderseite angewandte Prozesse gebildet werden. Die Elementstrukturen können Fremdstoffbereiche, leitende Strukturen sowie isolierende Strukturen umfassen.
  • Ein Träger 900 kann an der ersten Oberfläche 101a angebracht, beispielsweise angeheftet oder angeklebt, gebondet oder befestigt werden. Der Träger 900 kann ein Glasträger sein. Gemäß einem Ausführungsbeispiel kann der Träger 900 eine wiederverwendbare polierte Silizium(di)oxid-Scheibe oder eine polierte Siliziumscheibe sein.
  • 2F zeigt eine erste Oberfläche 101a des Halbleitersubstrates 500a, gebildet durch eine Oberfläche der zweiten Halbleiterschicht 120a entgegengesetzt zu der ersten Halbleiterschicht 110a. Der Träger 900 ist auf der durch die erste Oberfläche 101a definierten Vorderseite befestigt. Die Elementstrukturen der Steuerstruktur 615 sind vorherrschend enger zu der durch die erste Oberfläche 101a definierten Vorderseite als zu einer Zwischenfläche zwischen der ersten Halbleiterschicht 110a und der Basisschicht 106 gebildet.
  • Ein Schleif- oder Polierprozess entfernt die Basisschicht 105 und dünnt dadurch das Halbleitersubstrat 500a. Die Hilfskissen 201 können als Ätzstoppstrukturen und/oder Schleifstopp wirksam sein und können ein Ätzstoppsignal und/oder ein Schleifstoppsignal liefern, das ein Freilegen der Hilfskissen 201 oder eines anderen Materials im Inneren der Aussparungen 205 anzeigt.
  • Gemäß einem Ausführungsbeispiel entfernt der Schleifprozess Halbleitermaterial von einer freiliegenden Oberfläche der Basisschicht 105 bis zu einem Rand der an die Basisschicht 105 angrenzenden Hilfskissen 201. Gemäß einem anderen Ausführungsbeispiel kann nach einem Freilegen der Hilfskissen 201 der Schleifprozess um eine voreingestellte Zeit unter voreingestellten Schleifbedingungen derart fortschreiten, dass die Hilfskissen 201 teilweise oder vollständig entfernt werden können.
  • Ein Schleifen umfasst ein beliebiges Vereinzeln in Chips mit einem geometrisch undefinierten Schnittrand. Am Beginn kann ein Schleifen einen ersten Schleifkörper, beispielsweise ein Schleifkissen oder ein Schleifrad, das eine raue Oberfläche hat, bei einer hohen Abwärtskraft verwenden, um eine hohe Entfernungs- bzw. Abtragungsrate zu erzielen. Bevor erwartet wird, dass ein Schleifen die Hilfskissen 201 erreicht, kann der erste Schleifkörper durch einen zweiten Schleifkörper mit einer glatteren Oberfläche ersetzt werden und/oder die Abwärtskraft kann reduziert werden. Beispielsweise wird zuerst die Abwärtskraft reduziert, und später wird der Schleifkörper ausgetauscht. Mit dem die Hilfskissen 201 erreichenden Schleifkörper wird die Abtragungsrate merklich reduziert, was in einer merklichen Steigerung der Leistung oder des Drehmoments resultiert, die bzw. das zum Antreiben des Schleifkörpers benötigt ist. Ein höheres Drehmoment resultiert in einem höheren Motorstrom eines den Schleifkörper antreibenden Motors, und das Schleifen kann durch Überwachen des Antriebsstromes gesteuert werden.
  • Die Hilfskissen 201, die inselartige Kissen, Streifen oder Rahmen oder ein anderes Material im Inneren der Aussparungen 205 sein können, behindern ein weiteres Entfernen bzw. Abtragen des Halbleitermaterials. Die Abtragungsrate ist merklich reduziert, was in einer merklichen Steigerung eines den Schleifkörper antreibenden Motorstromes resultiert. Der Antriebsstrom und/oder das spektrale Ansprechen der geschliffenen zweiten Oberfläche 102 kann überwacht werden, um das Schleifen zu stoppen.
  • Wenn das Halbleitersubstrat 500a zu der Schleifoberfläche des Schleifkörpers geneigt ist, blockieren die Hilfskissen 201 ein weiteres Entfernen bzw. Abtragen von Material in Teilen des Halbleitersubstrates 500a, wo der Schleifprozess die Hilfskissen 201 zuerst erreicht. Als ein Ergebnis ist der Schleifprozess selbstjustiert und kompensiert automatisch einen Neigungswinkel zwischen der anfänglichen Rückfläche und der Schleifoberfläche des Schleifkörpers. Abhängig von der Starrheit bzw. Unnachgiebigkeit des den Schleifkörper tragenden Materials oder der Starrheit und Unnachgiebigkeit des Schleifkörpers selbst kann es auftreten, dass zwischen den Hilfskissen Halbleitermaterial in einem kleinen Ausmaß weiter entfernt bzw. abgetragen wird, was eine schalenförmige Krümmung der geschliffenen zweiten Oberfläche 102a zurücklässt. Dieser Effekt kann durch geeignete Auswahl der Schleifwerkzeuge und des Schleifprozesses gesteuert und minimiert werden.
  • 2G zeigt das gedünnte Halbleitersubstrat 500a nach Trennung von dem Träger 900. Die geschliffene zweite Oberfläche 102a an der Rückseite legt die Hilfskissen 201 frei, die in Abschnitten oder vollständig entfernt werden können. Weitere Prozessschritte, die von der Rückseite wirksam sind, können vor oder nach Trennung von dem Träger 900 durchgeführt werden, beispielsweise Implantationen zum Erzeugen von Rückseitenemittern oder Feldstoppzonen, und Abscheidungs- bzw. Auftragungsprozesse zum Vorsehen einer Rückseitenmetallisierung.
  • Rückseiteneinsatzstrukturen 250, die direkt an die zweite Oberfläche 102a angrenzen, sind von den Aussparungen 205 gebildet. Die Rückseiteneinsatzstrukturen 250 werden zu einer Stufe gebildet, wo ein Hochtemperaturbudget verfügbar ist derart, dass die Rückseiteneinsatzstrukturen 250 Materialien umfassen können, deren Bildung/Abscheidung mit einem Hochtemperaturbudget kombiniert ist, beispielsweise thermisch gewachsenes Oxid.
  • Die Rückseiteneinsatzstrukturen 250 können feste dielektrische Strukturen oder dielektrische Strukturen mit Leerräumen sein, die Fremdstoff- bzw. Dotierstoffzonen an der Rückseite trennen, beispielsweise p-dotierte und n-dotierte Kollektorzonen von RC-IGBTs. Dielektrische Rückseiteneinsatzstrukturen können lokal eine Kollektorwirksamkeit in IGBTs reduzieren oder können ein Waferbiegen bzw. -wölben reduzieren, das durch auf die Vorderseite angewandte Materialien bedingt ist.
  • Beispielsweise kompensiert ein Bilden einer ausreichenden Anzahl von Rückseiteneinsatzstrukturen 250 in zwei orthogonalen Richtungen eine mechanische Spannung, die durch Dickoxidstrukturen verursacht ist, welche auf die Vorderseite aufgetragen sind, sowie eine mechanische Spannung, die durch Komponenten der Steuerstruktur 615 bedingt ist, oder eine thermomechanische Spannung, die an einem Zwischenabschnitt zwischen dem Halbleiterkörper 100 und einer Lotschicht induziert ist, welche den Halbleiterkörper 100 mit einem Trägersubstrat, beispielsweise einem DCB- (Direkt-Kupfer-Bond-)Substrat oder einer PCB (gedruckte Schaltungsplatte), verbindet oder zwischen der Lotschicht und dem Trägersubstrat.
  • Gemäß anderen Ausführungsbeispielen können die Rückseiteneinsatzstrukturen 250 Hilfsstrukturen sein, die zeitweise mit Materialien gefüllt sind, die Fremdstoffe enthalten, die während einer Herstellung ausdiffundieren und die lokal Fremdstoffzonen in einem Abstand zu der zweiten Oberfläche 102 bilden. Die Fremdstoffzonen können beispielsweise zum Feldformen, zur Ladungsträgerlebensdauereinstellung oder zur Avalanche-Definition verwendet werden. Andere Ausführungsbeispiele können Rückseiteneinsatzstrukturen 250 vorsehen, die als Ausrichtmarken oder Stopper beim Vereinzeln in Chips bzw. Chipping-Stopper wirksam sind.
  • Gemäß weiteren Ausführungsbeispielen können die Aussparungen geöffnet werden, beispielsweise durch einen selektiven Ätzprozess, beispielsweise durch Entfernen der Hilfskissen 201 und, falls anwendbar, Teilen der Maskenauskleidung 203. Ein Öffnen der Aussparungen 205 kann weitere Prozesse zum Entfernen von Material vom Inneren der Aussparungen 205 umfassen. Fremdstoffe können von der Rückseite durch den freiliegenden Boden und Seitenwände der wieder geöffneten Aussparungen 205 mit oder ohne eine zu den Aussparungen 205 ausgerichtete laterale Strukturierung bzw. Musterung implantiert werden. Danach können die wieder geöffneten Aussparungen 205 beispielsweise mit einem dielektrischen Material wieder gefüllt werden, indem beispielsweise eine Niedertemperatur-CVD (chemische Dampfabscheidung) oder ein Spin-on- bzw. Aufschleuderprozess verwendet wird, um die endgültige bzw. finale Rückseiteneinsatzstruktur 250 zu bilden.
  • Die 3A und 3B beziehen sich auf eine Halbleitervorrichtung 500, deren Randabschlussgebiet 695 Umfangsrückseiteneinsatzstrukturen 250 umfasst.
  • Die Halbleitervorrichtung 500 umfasst wenigstens einen pn-Übergang in einem Halbleiterkörper 100 und einen Laststrompfad zwischen einer ersten und einer zweiten Lastelektrode 310 bzw. 320. Die Halbleitervorrichtung 500 kann eine laterale Vorrichtung sein, bei der beide Lastelektroden 310, 320 an einer durch eine erste Oberfläche 101 des Halbleiterkörpers 100 definierten Vorderseite angeordnet sind. Gemäß dem dargestellten Ausführungsbeispiel ist die Halbleitervorrichtung 500 eine vertikale Vorrichtung mit den Lastelektroden 310, 320, die auf entgegengesetzten Seiten des Halbleiterkörpers 100 angeordnet sind.
  • Die Halbleitervorrichtung 500 kann eine Halbleiterdiode, beispielsweise eine steuerbare Halbleiterdiode, ein IGFET, ein JFET, ein IGBT, beispielsweise ein RC-IGBT (rückwärts leitender IGBT) oder ein Thyristor, beispielsweise ein GTO (Gate-Abschaltthyristor) oder ein GCT (gatekommutierter Thyristor) als Beispiele sein. Die Halbleitervorrichtung 500 kann einen Superübergang oder eine Kompensationsstruktur umfassen. Das Material des Halbleiterkörpers 100 ist einkristallines Halbleitermaterial, beispielsweise Silizium Si, Siliziumcarbid SiC, Germanium Ge, ein Silizium-Germanium-Kristall SiGe, Galliumnitrid GaN oder Galliumarsenid GaAs oder ein anderer AIIIBV-Halbleiter. Richtungen parallel zu der ersten Oberfläche 101 sind laterale Richtungen, und eine Normale zu der ersten Oberfläche 101 definiert eine vertikale Richtung.
  • Der Halbleiterkörper 100 umfasst eine Driftzone 120 eines ersten Leitfähigkeitstyps und eine Sockelschicht 130 des ersten oder eines zweiten Leitfähigkeitstyps komplementär zu dem ersten Leitfähigkeitstyp. Die Sockelschicht 130 erstreckt sich parallel zu einer zweiten Oberfläche 102 des Halbleiterkörpers 100 parallel zu der ersten Oberfläche 101. In der Driftzone 120 kann die Fremdstoffkonzentration gleichmäßig sein oder graduell mit abnehmendem Abstand zu der zweiten Oberfläche 102 zunehmen oder abnehmen. Die Fremdstoffkonzentration in der Driftzone 120 kann beispielsweise zwischen 5E12 und 5E14 cm-3 sein.
  • Eine Feldstoppschicht 128 oder eine Pufferschicht kann zwischen der Driftzone 120 und der Sockelschicht 130 angeordnet sein. In dem dargestellten Ausführungsbeispiel trennt die Feldstoppschicht 128 die Sockelschicht 130 von der Driftzone 120. Eine maximale Fremdstoffkonzentration in der Feldstoppschicht 128 ist wenigstens fünf Mal, beispielsweise zehn Mal so hoch wie eine maximale Fremdstoffkonzentration in der Driftzone 120. Die Driftzone 120 und die Feldstoppschicht 128 bilden einen unipolaren Halbleiterübergang, beispielsweise einen nn--Übergang oder einen pp--Übergang, der angenähert parallel zu der zweiten Oberfläche 102 ist. Die Driftzone 120 kann einen pn-Übergang oder einen unipolaren Halbleiterübergang, beispielsweise einen nn+-Übergang oder einen pp+-Übergang mit der Sockelschicht 130 bilden.
  • In einem aktiven Gebiet 610 umfasst die Halbleitervorrichtung 500 eine vorrichtungsspezifische Steuerstruktur 615 zwischen der ersten Oberfläche 101 und der Driftzone 120. Ein das aktive Gebiet 610 umgebendes und das aktive Gebiet 610 von einer äußeren Oberfläche 103, die die ersten und zweiten Oberflächen 101, 102 verbindet, trennendes Randabschlussgebiet 690 kann eine Randabschlussstruktur 695 aufweisen, die jeweils beispielsweise eine laterale Variation der Dotierung, eine Feldplattenstruktur, Trenchabschlussstrukturen und/oder Schutzringe angrenzend an die erste Oberfläche 101 umfasst.
  • Die äußere Oberfläche bzw. Außenfläche 103 kann Abschnitte senkrecht zu der ersten Oberfläche 101 aufweisen. Beispielsweise kann die äußere Oberfläche 103 einen an die erste Oberfläche 101 angrenzenden und aus einem Trenchätzen resultierenden ersten Abschnitt sowie einen an die zweite Oberfläche 102 angrenzenden und aus einem mechanischen Trennungsprozess, wie beispielsweise Sägen, resultierenden zweiten Abschnitt umfassen.
  • Die Steuerstruktur 615 kann Elementstrukturen, wie Anodenbereiche einer Halbleiterdiode, Steuerstrukturen von steuerbaren Dioden oder Sourcebereiche 110, Bodybereiche 115 und Gatestrukturen 150 von Transistorzellen TC umfassen. Die Elementstrukturen sind vorherrschend näher bzw. enger zu der ersten Oberfläche 101 auf der Vorderseite als zu der zweiten Oberfläche 102 auf der Rückseite.
  • An der Rückseite erstreckt sich eine Einsatzstruktur 250 von der zweiten Oberfläche 102 in den Halbleiterkörper 100. Im Fall einer gestuften äußeren Oberfläche 103 kann die laterale Projektion der Einsatzstruktur 250 mit einem von einem Trenchätzprozess erhaltenen Abschnitt überlappen.
  • Die Einsatzstruktur 250 kann dielektrisches Material bzw. dielektrische Materialien, halbleitendes Material bzw. halbleitende Materialien und/oder leitende Materialien, Phasenänderungsmaterialien und/oder einen Leerraum umfassen, der Risse und Sprünge, die beispielsweise durch einen mechanischen Trennungsprozess an der äußeren Oberfläche 103 verursacht sind, daran hindert, in das aktive Gebiet 610 des Halbleiterkörpers 100 einzudringen. Beispielsweise umfasst die Einsatzstruktur 250 eine Halbleiteroxidschicht, z.B. eine Siliziumoxidschicht oder eine Siliziumoxynitridschicht, längs der Zwischenflächen mit dem Halbleiterkörper 100. Die Einsatzstruktur 250 kann vollständig gefüllt sein oder einen durch dielektrische Materialien ausgekleideten Leerraum enthalten.
  • Eine vertikale Abmessung der Einsatzstruktur 250 kann zwischen 0,2 Mikrometer und 10 Mikrometer, beispielsweise wenigstens 1 Mikrometer sein. Eine laterale Breite der Einsatzstruktur 250 kann von 0,1 µm bis einigen Mikrometern reichen.
  • Gemäß dem in den 3A und 3B veranschaulichten Ausführungsbeispiel ist die Einsatzstruktur 250 eine Umfangsstruktur und umgibt einen Teil einschließlich des aktiven Gebietes 610 des Halbleiterkörpers 100 in einem Abstand zu der äußeren Oberfläche 103. Ein Leerraum 255 in der Einsatzstruktur 250 kann die Ausbreitung von Rissen stoppen, die an der äußeren Oberfläche 103 während eines Trennungsprozesses erzeugt sind, der ein Halbleitersubstrat in eine Vielzahl von Halbleiterdies trennt, wobei die Risse sich später durch das Randabschlussgebiet 695 in das aktive Gebiet 610 fortpflanzen bzw. ausbreiten können. Die Einsatzstruktur 250 kann auch Fremdstoff- bzw. Dotierstoffatome, beispielsweise Kupferatome, von einem Verlauf durch das Randabschlussgebiet 690 in das aktive Gebiet 610 gettern.
  • Die 4A und 4B beziehen sich auf andere Ausführungsbeispiele mit Einsatzstrukturen 250 in dem Randabschlussgebiet 690 an der Rückseite. Die Einsatzstrukturen 250 sind wenigstens zeitweise mit einem Material gefüllt, das Fremd- bzw. Dotierstoffe enthält, beispielsweise Donator- und/oder Akzeptorfremdstoffe. Die Fremdstoffe diffundieren aus den Einsatzstrukturen 250 und können lokale n-Typ- oder p-Typ-Fremdstoffzonen 127 bilden, in welchen die Fremdstoffkonzentration mit zunehmendem Abstand von der jeweiligen Einsatzstruktur 250 in lateralen Richtungen und in der vertikalen Richtung, also in beiden Richtungen abnimmt.
  • Gemäß einem Ausführungsbeispiel, das sich auf IGBTs bezieht, können die lokalen Fremdstoffzonen 127 den Leitfähigkeitstyp der Sockelschicht 130 haben und sich von der jeweiligen Einsatzstruktur 250 in die Driftzone 120 derart erstrecken, dass in dem Randabschlussgebiet 690 ein Rückseiten-pn-Übergang der Driftzone 120 mit der Sockelschicht 130 und den lokalen Fremdstoffzonen weg von der zweiten Oberfläche 102 verschoben ist. An der äußeren Oberfläche 103 ist ein Abstand zwischen dem pn-Übergang und der zweiten Oberfläche 102 vergrößert. Wenn die zweite Lastelektrode 320 auf einen Träger, wie eine DCB-(Direkt-Kupfer-Bonding-)Platte, eine PCB (gedruckte Schaltungsplatte) oder einen Leiterrahmen, gelötet ist, kann das Lotmaterial über einen größeren Abstand von der Rückseite längs der äußeren Oberfläche 103 fließen, ohne einen Kurzschluss des pn-Überganges hervorzurufen.
  • Gemäß einem anderen Ausführungsbeispiel vermindern die Einsatzstrukturen 250 lokal die Kollektorwirksamkeit. Weniger Ladungsträger fluten das Randabschlussgebiet 690 in einem Ein-Zustand des IGBT oder dem rückwärts leitenden Modus eines RC-IGBT derart, dass die Kommutierungseigenschaften der Halbleitervorrichtung 500 verbessert sind.
  • Die Einsatzstruktur 250 kann mit HDR-(hohe dynamische Robustheit)Maßnahmen kombiniert werden. Beispielsweise kann das Randabschlussgebiet 690 eine Emitterwirksamkeit-Reduktionszone umfassen, die die Ladungsträgerinjektion von der Sockelschicht 130 in das Randabschlussgebiet 690 reduziert, was in einem reduzierten dynamischen Avalanche in dem Gebiet des Übergangsabschlusses resultiert.
  • Gemäß dem in 4B dargestellten Ausführungsbeispiel ist eine Vielzahl von Einsatzstrukturen 250 längs einer das aktive Gebiet 410 umgebenden Umfangslinie in dem Randabschlussgebiet 690 angeordnet.
  • Die 5A und 5B beziehen sich auf eine Halbleitervorrichtung 500 mit durch Rückseiteneinsatzstrukturen 250 eingeführten Fremdstoffen, die eine Feldstoppschicht 128 in einem Halbleiterkörper 100 formen bzw. gestalten.
  • Gemäß einem Ausführungsbeispiel können n-Typ-Fremdstoffe durch die zweite Oberfläche 102a, beispielsweise durch eine Implantation, eingebracht werden, um eine implantierte Schicht 128x längs der zweiten Oberfläche 102a zu bilden.
  • In dem Halbleiterkörper 100 können Einsatzstrukturen 250, die sich von der Oberfläche 102a in den Halbleiterkörper erstrecken und ein Prozessmaterial 254 umfassen, mittels einer der oben beschriebenen Verfahren gebildet werden.
  • Die Einsatzstrukturen 250 können als feste Strukturen gebildet werden, die ein Prozessmaterial 254 umfassen, das n-Typ-Fremdstoffe im Fall einer Halbleitervorrichtung 500 mit einer n-Typ-Driftzone 120 enthält, z.B. polykristallines oder einkristallines Silizium. Gemäß einem anderen Ausführungsbeispiel können die Einsatzstrukturen 250 als trench- bzw. grabenähnliche Strukturen einschließlich durch eine Maskenauskleidung 203 ausgekleideten Leerräumen gebildet werden, wobei das Prozessmaterial 254 von der Rückseite in die Leerräume gefüllt wird und wobei die Maskenauskleidung 203 vor Vorsehen des Prozessmaterials 254 entfernt werden kann. Gemäß einem weiteren Ausführungsbeispiel werden die Einsatzstrukturen 250 von einem Opfermaterial gebildet, das durch das Prozessmaterial 254 ersetzt werden kann. Die Einsatzstrukturen 250 können weiterhin Hilfskissen bzw. -pads 201 von einem dielektrischen Material umfassen. Andere Ausführungsbeispiele können von den Hilfskissen 201 frei sein.
  • 5A zeigt die implantierte Schicht 128x längs der zweiten Oberfläche 102 sowie die das Prozessmaterial 254 enthaltenden Einsatzstrukturen 250. Das Prozessmaterial 254 kann lediglich in einem vertikalen Abschnitt der Einsatzstruktur 250 vorgesehen sein oder kann sich über die gesamte vertikale Ausdehnung der Einsatzstruktur 250 erstrecken. Wenn das Prozessmaterial 254 vor einem Vorderseitenprozessieren vorgesehen ist, kann das Prozessmaterial 254 langsam diffundierende Fremdstoffe, wie beispielsweise Arsen As oder Phosphor P, umfassen. Wenn das Prozessmaterial 254 nach dem Vorderseitenprozessieren vorgesehen ist, kann das Prozessmaterial 254 rasch diffundierende Fremdstoffe, wie z.B. Selen Se, umfassen.
  • Ein Ausheilprozess induziert bzw. veranlasst eine Diffusion der n-Typ-Fremdstoffe, um einen Feldstoppschichtteil 128a in dem Halbleiterkörper 100 zu bilden, wie dies in 5B dargestellt ist. Gemäß Ausführungsbeispielen, die die ursprünglichen Einsatzstrukturen 250 von dem Prozessmaterial 254 vorsehen, können die n-Typ-Fremdstoffe aus dem Prozessmaterial 254 während Prozessen an der Vorderseite 101 diffundiert werden, und kein gesondertes thermisches Ausheilen muss vorgesehen werden, um die n-Typ-Fremdstoffe von dem Prozessmaterial 254 auszudiffundieren. N-Typ-Fremdstoffe, die durch die Rückseiteneinsatzstrukturen 250 eingeführt sind, bilden trenchausgerichtete Feldstoppzonen 128b, die direkt an die Driftzone 120 in dem Halbleiterkörper 100 angrenzen. N-Typ-Fremdstoffe, die durch die erste Oberfläche 101 eingeführt sind, bilden einen kontinuierlichen Feldstoppschichtteil 128a.
  • Der Diffusionsprozess kann gestoppt werden, bevor die trenchausgerichteten Feldstoppzonen 128b und der Feldstoppschichtteil 128a verschmolzen bzw. ineinander übergegangen sind. Gemäß einem anderen Ausführungsbeispiel wird der Diffusionsprozess gestoppt, nachdem die trenchausgerichteten Feldstoppzonen 128b mit dem Feldstoppschichtteil 128a verschmolzen bzw. vermischt sind. Die Fremdstoffkonzentration der trenchausgerichteten Feldstoppzonen 128b hat einen lateralen Gradienten und nimmt mit zunehmendem Abstand zu den Einsatzstrukturen 250 in den lateralen und vertikalen Richtungen, also beiden Richtungen, ab. Die trenchausgerichteten Feldstoppzonen 128b und der Feldstoppschichtteil 128a bilden eine gestaffelte oder gestufte Feldstoppschicht.
  • Eine Ausdiffusion von der Einsatzstruktur 250 kann durch die Maskenauskleidung 203 derart maskiert sein, dass die Fremdstoffe hauptsächlich aus einem vergrabenen Rand der Einsatzstrukturen 250 entgegengesetzt zu der zweiten Oberfläche 102a ausdiffundieren. Gemäß einem Ausführungsbeispiel kann eine Sockelschicht 130 zusammen mit oder nach der Feldstoppschicht 128 gebildet werden. Nach dem Diffusionsprozess kann das Prozessmaterial 254 entfernt und durch ein anderes Material ersetzt werden. Für weitere Einzelheiten wird Bezug genommen auf die Beschreibung der 3A bis 4B.
  • 6 veranschaulicht eine Halbleitervorrichtung 500, beispielsweise einen IGBT, eine Halbleiterdiode oder einen Leistungs-IGFET mit gegendotierten Inseln 129 in Teilen der Driftzone 120, ausgerichtet zu der zweiten Oberfläche 102, wobei das dargestellte Ausführungsbeispiel sich auf eine Halbleitervorrichtung 500 mit einer n-Typ-Driftzone 120 und p-dotierten, gegendotierten Inseln 129 bezieht. Die gegendotierten Inseln 129 können mittels des Verfahrens gebildet werden, das anhand der 5A und 5B beschrieben ist, wobei das Prozessmaterial 254 in den Einsatzstrukturen 250 p-Typ-Fremdstoffe anstelle von n-Typ-Fremdstoffen enthält. Für weitere Einzelheiten wird Bezug genommen auf die Beschreibung der 3A und 3B.
  • Das Prozessmaterial 254 kann stark dotiertes polykristallines Silizium sein, das nach Ausdiffusion der Fremdstoffe rekristallisiert werden kann, um einen Leckstrom zu reduzieren, der in einem Rückwärts-Operationsmodus auftritt. Gemäß einem anderen Ausführungsbeispiel sind die Einsatzstrukturen 250 anfänglich aus einem einkristallinen Material vorgesehen, das Fremdstoffe eines geeigneten Leitfähigkeitstyps enthält, wobei das einkristalline Material direkt an das Material des Halbleiterkörpers 100 angrenzen kann.
  • Die Einsatzstrukturen 250 können angenähert gleiche Breiten und Längen haben. Beispielsweise kann ein lateraler Querschnitt der Einsatzstrukturen 250 parallel zu der ersten Oberfläche 101 ein regelmäßiger Kreis, ein Ellipsoid, ein Oval oder ein Rechteck mit oder ohne gerundete Ecken sein. Gemäß einem anderen Ausführungsbeispiel können wenigstens einige der Einsatzstrukturen 250 streifenförmig mit einer Länge sein, die merklich die Breite überschreitet. Die Streifen können gerade, gekrümmt bzw. gewölbt, scharf gebogen und/oder verzweigt sein. Eine Vielzahl der Einsatzstrukturen 250 kann in dem Halbleiterkörper 100 verteilt sein. Die Einsatzstrukturen 250 können gleichmäßig verteilt sein. Gemäß anderen Ausführungsbeispielen nimmt eine Populations- bzw. Bestandsdichte der Einsatzstrukturen mit zunehmendem Abstand zu einer Mitte der Halbleitervorrichtung 500 zu oder ab.
  • 7 bezieht sich auf ein Ausführungsbeispiel mit Rückseiteneinsatzstrukturen 250, die ein hochthermisch leitendes Material 255 enthalten, das eine Kurzschlussrobustheit steigert. Gemäß einem Ausführungsbeispiel ist das hochthermisch leitende Material 255 ein Phasenänderungsmaterial (PCM). Das PCM kann eine Fest-Fest- oder Fest-Flüssig-Phasenänderung bei einer Phasenübergangstemperatur Tc zwischen 150°C und 400°C, beispielsweise zwischen 200°C und 300°C, aufweisen.
  • Gemäß einem Ausführungsbeispiel kann das PCM kristallin unter einer Phasenübergangstemperatur Tc und amorph über der Phasenübergangstemperatur Tc sein. Ein kurzer Hochstromimpuls in einem Teil des Halbleiterkörpers 100 angrenzend an die Einsatzstruktur 250 kann das PCM bis zu der Phasenänderungstemperatur Tc erwärmen derart, dass das PCM einen Phasenübergang von kristallin nach amorph innerhalb einer kurzen Zeitdauer, z.B. innerhalb einer Periode zwischen 50 ns bis 200 ns, ausführt. Die Phasenänderung absorbiert latente Wärme von dem Halbleiterkörper 100, während die Phasenänderungstemperatur Tc beibehalten wird. Das PCM wirkt als eine Wärmesenke, die wirksam Wärme verbraucht bzw. abführt und lokalen Erwärmungseffekten entgegenwirkt, die sonst die Halbleitervorrichtung 500 zerstören bzw. beschädigen können. Die Phasenänderung des PCM ist reversibel, und amorphe Teile des PCM können in die kristalline Phasenform durch einen geeigneten Prozess, beispielsweise ein Erholungsausheilen bzw. -glühen, wieder umgesetzt werden. Das Erholungs- bzw. Rückgewinnungsausheilen kann einen moderaten Rückgewinnungsstrom verwenden, der über eine ausgedehnte Zeit anliegt. Der Rückgewinnungsstrom erhitzt das amorphe Material bis zu der Kristallisierungstemperatur und hält das amorphe Material bei dieser Temperatur, bis eine Nukleation beginnt und das Material die Rekristallisierung startet. Das Wiedergewinnungsausheilen kann während eines normalen Betriebes der Halbleitervorrichtung 100 ausgeführt werden.
  • Das PCM kann Salz oder Salzhydrate, beispielsweise MnH2O, ein organisches PCM, beispielsweise CnH2n+2 enthalten oder kann eine eutektische Verbindung von PCMs sein, die charakteristische Phasenübergangstemperaturen TC und latente Wärmen haben. Gemäß einem Ausführungsbeispiel enthält das PCM ein Chalcogenid, z.B. GeSbTe (Germanium-Antimon-Tellur oder GST).
  • Gemäß einem anderen Ausführungsbeispiel umfasst das hochthermisch leitende Material 255 durch CVD abgeschiedene Diamantschichten oder irgendein anderes hochthermisch leitendes Material. Für weitere Einzelheiten wird Bezug genommen auf die Beschreibung der 3A und 3B sowie der 6.
  • Gemäß anderen Ausführungsbeispielen, die ähnlich zu dem anhand von 7 beschriebenen Ausführungsbeispiel sind, umfassen die Einsatzstrukturen 250 Leerräume, die Deformationen kompensieren und die mechanische Spannung in der Halbleitervorrichtung 500 reduzieren können. Die Leerräume können weiterhin die mechanische Spannung kompensieren, die während eines Prozessierens der Halbleitervorrichtung 500 in einer Waferzusammensetzung auftritt. Als ein Ergebnis umfasst die Halbleitervorrichtung weniger Defekte, beispielsweise Risse, und zeigt eine bessere Langzeitstabilität.
  • 8 zeigt eine Halbleitervorrichtung 500, beispielsweise eine Halbleiterdiode, ein IGFET oder ein IGBT mit oder ohne eine Superjunction- bzw. Superübergangstruktur und mit vergrabenen Einsatzstrukturen 250, die in einem Halbleiterkörper 100 in einem Abstand zu beiden ersten und zweiten Oberflächen 101, 102 gebildet sind. Die Einsatzstrukturen 250 können feste Strukturen einschließlich leitenden und/oder dielektrischen Unterschichten sein oder können Leerräume und keine, eine oder mehr Maskenauskleidungen umfassen, die die Leerräume auskleiden. Für weitere Einzelheiten wird Bezug genommen auf die Beschreibung der 3A und 3B sowie der 6.
  • Die vergrabenen Einsatzstrukturen 250 können die Ausbreitung von gleitenden Oberflächen und Liniendefekten stoppen und/oder können eine mechanische Beanspruchung in dem Halbleiterkörper 100 kompensieren. Weiterhin können die vergrabenen Einsatzstrukturen 250 Verunreinigungsatome, beispielsweise Sauerstoff- oder Kupferatome, gettern. Die vergrabenen Einsatzstrukturen 250 können gebildet werden, wie dies anhand der 1A bis 1E oder 2A bis 2G beschrieben ist, wobei anders als bei den Rückseiteneinsatzstrukturen der 1A bis 1E oder 2A bis 2G das Dünnen vollständig ausgelassen oder in einem Abstand zu den vergrabenen Einsatzstrukturen 250 gestoppt werden kann.
  • Gemäß einem weiteren Ausführungsbeispiel umfasst eine Halbleitervorrichtung einen Halbleiterkörper, der eine erste Oberfläche an einer Vorderseite und eine zweite Oberfläche parallel zu der ersten Oberfläche an einer Rückseite sowie Elementstrukturen hat, die vorwiegend enger bzw. näher zu der ersten Oberfläche als zu der zweiten Oberfläche gebildet sind, und eine Einsatzstruktur, die sich von der zweiten Oberfläche in den Halbleiterkörper erstreckt und ein Phasenänderungsmaterial umfasst.
  • Gemäß einem weiteren Ausführungsbeispiel umfasst eine Halbleitervorrichtung einen Halbleitervorrichtung mit einer ersten Oberfläche an einer Vorderseite und einer zweiten Oberfläche parallel zu der ersten Oberfläche an einer Rückseite sowie Elementstrukturen, die vorwiegend enger bzw. näher zu der ersten Oberfläche als zu der zweiten Oberfläche gebildet sind, sowie eine Basisschicht längs der zweiten Oberfläche und eine Halbleiterschicht zwischen der ersten Oberfläche und der Basisschicht, und eine dielektrische Struktur einschließlich eines Leerraumes in der Halbleiterschicht, wobei die dielektrische Struktur an eine Zwischenfläche zwischen der Halbleiterschicht und der Basisschicht angrenzt.
  • Gemäß einem weiteren Ausführungsbeispiel umfasst ein Verfahren zum Herstellen einer Halbleitervorrichtung ein Bilden einer Aussparung in einer ersten Halbleiterschicht, die auf einer halbleitenden Basisschicht gebildet ist, wobei sich die Aussparung von einer Prozessoberfläche der ersten Halbleiterschicht zu der Basisschicht erstreckt, und ein Aufwachsen einer zweiten Halbleiterschicht auf der Prozessoberfläche durch Epitaxie, wobei die zweite Halbleiterschicht die Aussparung überspannt.
  • Das Aufwachsen durch Epitaxie kann einen Leerraum in der vertikalen Projektion der Aussparung belassen, und das Verfahren umfasst weiterhin ein Auftragen bzw. Abscheiden einer Fotoresistschicht auf der zweiten Halbleiterschicht, ein Justieren einer Beleuchtungsmaske eines Fotolithografiegerätes auf die Aussparung durch Bewerten eines optischen Ansprechens der Aussparung und ein Freilegen der Fotoresistschicht für einen Beleuchtungsstrahl, der durch die Beleuchtungsmaske läuft oder daran reflektiert ist.

Claims (17)

  1. Verfahren zum Herstellen einer Halbleitervorrichtung, wobei das Verfahren umfasst: Bilden einer Aussparung (205a, 205b) in einer auf einer halbleitenden Basisschicht (105) gebildeten ersten Halbleiterschicht (110a) eines Halbleitersubstrats (500a), wobei sich die Aussparung (205a, 205b) von einer Prozessoberfläche (101x) der ersten Halbleiterschicht (110a) wenigstens herab zu der Basisschicht (105) erstreckt, Bilden einer rückgebildeten Maskenauskleidung (203) auf einem Teil einer Seitenwand der Aussparung (205a, 205b) entfernt zu der Prozessoberfläche (101x) oder eines Maskenstöpsels in einem Teil der Aussparung (205a, 205b) entfernt zu der Prozessoberfläche (101x), Aufwachsen einer zweiten Halbleiterschicht (120a) des Halbleitersubstrats (500a) auf der Prozessoberfläche (101x) durch Epitaxie, wobei die zweite Halbleiterschicht (120a) die Aussparung (205a, 205b) überspannt, Entfernen wenigstens eines Teiles der Basisschicht (105) nach Aufwachsen der zweiten Halbleiterschicht (120a), wobei die Aussparung (205) oder ein Material in der Aussparung (205) und eine zweite Oberfläche (102a) an der Rückseite des Halbleitersubstrats (500a) freigelegt werden, und Ausbilden einer Rückseitenmetallisierung auf der zweiten Oberfläche (102a).
  2. Verfahren nach Anspruch 1, weiterhin umfassend: Bilden eines Hilfskissens (201) auf einem ersten Abschnitt einer Oberfläche der halbleitenden Basisschicht (105), wobei das Hilfskissen (201) geeignet ist, ein epitaktisches Wachstum zu unterdrücken, und selektives Aufwachsen durch Epitaxie von der ersten Halbleiterschicht (110a) auf einem zweiten Abschnitt der Oberfläche, wobei die Aussparung (205) in einer vertikalen Projektion des Hilfskissens (201) gebildet wird.
  3. Verfahren nach Anspruch 1, wobei die Aussparung (205) in die erste Halbleiterschicht (110a) geätzt wird.
  4. Verfahren nach einem der Ansprüche 1 bis 3, weiterhin umfassend: Abdecken der Aussparung durch eine Wärmebehandlung der ersten Halbleiterschicht (110a) in einer Wasserstoff enthaltenden Umgebung vor Aufwachsen der zweiten Halbleiterschicht (120a), wobei Material der ersten Halbleiterschicht (110a) die Aussparung (205) überspannt.
  5. Verfahren nach einem der Ansprüche 1 bis 4, weiterhin umfassend: Füllen, vor Ausbilden der Rückseitenmetallisierung, der Aussparung (205) wenigstens teilweise mit einem Fremdstoffe enthaltenden Prozessmaterial (254), und Wärmebehandeln des Prozessmaterials (254), um Fremdstoffe aus dem Prozessmaterial zum Bilden einer Fremdstoffzone in dem Halbleiterkörper (100) zu diffundieren, wobei die Fremdstoffzone direkt an die gefüllte Aussparung (205) angrenzt und eine Fremdstoffkonzentration der in die Fremdstoffzone diffundierten Fremdstoffe mit zunehmendem Abstand zu der gefüllten Aussparung (205) abnimmt.
  6. Verfahren nach Anspruch 5, wobei das Prozessmaterial (254) in eine Vielzahl von räumlich getrennten Aussparungen (205) gefüllt wird und die Fremdstoffzonen angrenzend an die gefüllten Aussparungen eine zusammenhängende Schicht bilden.
  7. Verfahren nach Anspruch 6, wobei sich eine Fremdstoffkonzentration in dem Prozessmaterial (254) in den gefüllten Aussparungen (205) in einer vertikalen Richtung vertikal zu einer Zwischenfläche zwischen den ersten und zweiten Halbleiterschichten (110a, 120a) verändert.
  8. Verfahren nach einem der Ansprüche 5 bis 7, wobei das Prozessmaterial (254) polykristallines Halbleitermaterial ist und das Verfahren außerdem umfasst: Transformieren des polykristallinen Halbleitermaterials in einkristallines Halbleitermaterial.
  9. Verfahren nach einem der Ansprüche 5 bis 7, wobei das Prozessmaterial (254) einkristallines Halbleitermaterial ist.
  10. Verfahren nach einem der Ansprüche 1 bis 9, weiterhin umfassend: in der Aussparung (205) Bilden einer Rekombinationsstruktur mit einer Rekombinationsgeschwindigkeit von wenigstens 1E5 cm/s oder eines Phasenänderungsmaterials.
  11. Verfahren nach einem der Ansprüche 1 bis 10, weiterhin umfassend: selektives Entfernen von Material aus einem Innern der Aussparung (205) nach Freilegen der Aussparung (205) oder des Materials in der Aussparung (205), Implantieren von Fremdstoffen durch freiliegende Seitenwände und Böden der freiliegenden Aussparungen (205), und wenigstens teilweise erneutes Füllen der Aussparungen (205) .
  12. Halbleitervorrichtung, umfassend: einen Halbleiterkörper (100) einschließlich einer ersten Oberfläche (101) an einer Vorderseite und einer zweiten Oberfläche (102) parallel zu der ersten Oberfläche (101) an einer Rückseite sowie eines aktiven Gebietes (610) und eines das aktive Gebiet (610) von einer äußeren Oberfläche (103) des Halbleiterkörpers (100) trennenden Randabschlussgebietes (690), wobei die äußere Oberfläche (103) die ersten und zweiten Oberflächen (101, 102) verbindet und Elementstrukturen (615) vorwiegend näher zu der ersten Oberfläche (101) als zu der zweiten Oberfläche (102) gebildet sind, und eine Rückseiteneinsatzstruktur (250) in einem Abstand zum aktiven Gebiet (610), wobei die Rückseiteneinsatzstruktur (250) sich in dem Randabschlussgebiet (690) von der zweiten Oberfläche (102) aus in den Halbleiterkörper (100) erstreckt, von der ersten Oberfläche (101) beabstandet ist, und vollständig mit dielektrischem Material gefüllt ist oder einen mit dielektrischem Material ausgekleideten Leerraum enthält.
  13. Halbleitervorrichtung nach Anspruch 12, wobei die Einsatzstruktur (250) das aktive Gebiet (610) umrundet.
  14. Halbleitervorrichtung nach Anspruch 12 oder 13, wobei die Einsatzstruktur (250) ein zusammenhängender umlaufender Trench ist und ein Halbleiteroxid umfasst oder eine Vielzahl von getrennten Aussparungen (205) aufweist.
  15. Halbleitervorrichtung, umfassend: einen Halbleiterkörper (100) einschließlich einer ersten Oberfläche (101) an einer Vorderseite und einer zweiten Oberfläche (102) parallel zu der ersten Oberfläche (101) an einer Rückseite sowie Elementstrukturen (615), die vorliegend näher zu der ersten Oberfläche (101) als zu der zweiten Oberfläche (102) gebildet sind, eine Einsatzstruktur (250), die sich von der zweiten Oberfläche (102) in den Halbleiterkörper (100) erstreckt, wobei die Einsatzstruktur ein Phasenänderungsmaterial oder eine Rekombinationsstruktur mit einer Rekombinationsgeschwindigkeit von wenigstens 1 × 105 cm/s aufweist.
  16. Halbleitervorrichtung, umfassend: einen Halbleiterkörper (100) einschließlich einer ersten Oberfläche (101) an einer Vorderseite und einer zweiten Oberfläche (102) parallel zu der ersten Oberfläche (101) an einer Rückseite sowie Elementstrukturen (615), die vorliegend näher zu der ersten Oberfläche (101) als zu der zweiten Oberfläche (102) gebildet sind, eine Einsatzstruktur (250), die sich von der zweiten Oberfläche (102) in den Halbleiterkörper (100) erstreckt, wobei die Einsatzstruktur Akzeptorfremdstoffe oder Donatorfremdstoffe aufweist, und eine Fremdstoffzone (127) in dem Halbleiterkörper (100), wobei die Fremdstoffzone (127) direkt an die Einsatzstruktur (250) angrenzt und eine Fremdstoffkonzentration von Fremdstoffen entsprechend einem ersten Leitfähigkeitstyp mit zunehmendem Abstand zu der Einsatzstruktur (250) abnimmt.
  17. Halbleitervorrichtung nach Anspruch 16, wobei die Einsatzstruktur (250) polykristallines oder einkristallines Silizium umfasst.
DE102015101977.9A 2014-02-14 2015-02-11 Halbleitervorrichtung mit Einsatzstruktur an einer Rückseite und Herstellungsverfahren Active DE102015101977B4 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US14/180,924 2014-02-14
US14/180,924 US9385222B2 (en) 2014-02-14 2014-02-14 Semiconductor device with insert structure at a rear side and method of manufacturing

Publications (2)

Publication Number Publication Date
DE102015101977A1 DE102015101977A1 (de) 2015-08-20
DE102015101977B4 true DE102015101977B4 (de) 2022-05-05

Family

ID=53759068

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102015101977.9A Active DE102015101977B4 (de) 2014-02-14 2015-02-11 Halbleitervorrichtung mit Einsatzstruktur an einer Rückseite und Herstellungsverfahren

Country Status (3)

Country Link
US (3) US9385222B2 (de)
CN (2) CN108417625A (de)
DE (1) DE102015101977B4 (de)

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102014116759A1 (de) * 2014-11-17 2016-05-19 Infineon Technologies Austria Ag Halbleitervorrichtung mit struktur mit positivem temperaturkoeffizienten
JP6842616B2 (ja) * 2015-09-24 2021-03-17 東京エレクトロン株式会社 凹部フィーチャ内での膜のボトムアップ式付着のための方法
US10049914B2 (en) * 2015-11-20 2018-08-14 Infineon Technologies Ag Method for thinning substrates
JP6693131B2 (ja) * 2016-01-12 2020-05-13 富士電機株式会社 半導体装置
DE102016104968B3 (de) * 2016-03-17 2017-07-27 Infineon Technologies Ag Verfahren zum herstellen von halbleitervorrichtungen mit transistorzellen, halbleitervorrichtung und mikroelektromechanische vorrichtung
US10170559B1 (en) 2017-06-29 2019-01-01 Alpha And Omega Semiconductor (Cayman) Ltd. Reverse conducting IGBT incorporating epitaxial layer field stop zone and fabrication method
US10833021B2 (en) 2017-06-29 2020-11-10 Alpha And Omega Semiconductor (Cayman) Ltd. Method for precisely aligning backside pattern to frontside pattern of a semiconductor wafer
US20190006461A1 (en) 2017-06-29 2019-01-03 Alpha And Omega Semiconductor (Cayman) Ltd. Semiconductor device incorporating epitaxial layer field stop zone
DE102017127010B4 (de) * 2017-11-16 2021-12-09 Infineon Technologies Ag Verbundwafer und Verfahren zur Herstellung eines Halbleiterbauelements
US10720494B2 (en) * 2018-01-22 2020-07-21 Globalfoundries Inc. Field-effect transistors with airgaps
WO2019176327A1 (ja) * 2018-03-15 2019-09-19 富士電機株式会社 半導体装置
EP3550603B1 (de) * 2018-04-03 2020-11-18 IMEC vzw Verfahren zur kopplung eines halbleiterbauelements mit einem zielsubstrat durch transferdruck
US11101137B1 (en) * 2020-03-19 2021-08-24 Alpha And Omega Semiconductor International Lp Method of making reverse conducting insulated gate bipolar transistor
JP2022042903A (ja) * 2020-09-03 2022-03-15 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
GB202115514D0 (en) * 2021-10-28 2021-12-15 Rolls Royce Plc Current limiting diode
US20230296994A1 (en) * 2022-03-21 2023-09-21 Infineon Technologies Ag Back Side to Front Side Alignment on a Semiconductor Wafer with Special Structures

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040048448A1 (en) 2000-04-28 2004-03-11 Masayoshi Koike Production method of lll nitride compound semiconductor substrate and semiconductor device
US7176115B2 (en) 2003-03-20 2007-02-13 Matsushita Electric Industrial Co., Ltd. Method of manufacturing Group III nitride substrate and semiconductor device
JP2008218651A (ja) 2007-03-02 2008-09-18 Toyota Central R&D Labs Inc 半導体装置
US20100117144A1 (en) 2008-11-10 2010-05-13 Infineon Technologies Austria Ag Semiconductor device and method for the production of a semiconductor device
US20130005101A1 (en) 2011-06-30 2013-01-03 Infineon Technologies Austria Ag Method for producing a semiconductor device including a dielectric layer
US8421184B2 (en) 2009-06-29 2013-04-16 Denso Corporation Semiconductor device
US20130323875A1 (en) 2012-05-30 2013-12-05 Byung-Jun Park Methods of forming a through via structure
EP1630872B1 (de) 2003-06-05 2016-12-28 Mitsubishi Denki Kabushiki Kaisha Halbleiterbauelement und verfahren zu seiner herstellung

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001176805A (ja) * 1999-12-16 2001-06-29 Sony Corp 窒化物系ｉｉｉ−ｖ族化合物の結晶製造方法、窒化物系ｉｉｉ−ｖ族化合物結晶基板、窒化物系ｉｉｉ−ｖ族化合物結晶膜およびデバイスの製造方法
US6403451B1 (en) * 2000-02-09 2002-06-11 Noerh Carolina State University Methods of fabricating gallium nitride semiconductor layers on substrates including non-gallium nitride posts
JP4060511B2 (ja) * 2000-03-28 2008-03-12 パイオニア株式会社 窒化物半導体素子の分離方法
US7294536B2 (en) * 2000-07-25 2007-11-13 Stmicroelectronics S.R.L. Process for manufacturing an SOI wafer by annealing and oxidation of buried channels
US7619261B2 (en) * 2000-08-07 2009-11-17 Toyoda Gosei Co., Ltd. Method for manufacturing gallium nitride compound semiconductor
JP3714188B2 (ja) * 2001-04-19 2005-11-09 ソニー株式会社 窒化物半導体の気相成長方法及び窒化物半導体素子
US6939730B2 (en) * 2001-04-24 2005-09-06 Sony Corporation Nitride semiconductor, semiconductor device, and method of manufacturing the same
US6936908B2 (en) * 2001-05-03 2005-08-30 Ixys Corporation Forward and reverse blocking devices
DE10330571B8 (de) * 2003-07-07 2007-03-08 Infineon Technologies Ag Vertikale Leistungshalbleiterbauelemente mit Injektionsdämpfungsmittel im Rand bereich und Herstellungsverfahren dafür
KR100621884B1 (ko) * 2004-02-09 2006-09-14 삼성전자주식회사 보이드를 갖는 트렌치 구조 및 이를 포함하는 인덕터
US7425507B2 (en) 2005-06-28 2008-09-16 Micron Technology, Inc. Semiconductor substrates including vias of nonuniform cross section, methods of forming and associated structures
US8110868B2 (en) * 2005-07-27 2012-02-07 Infineon Technologies Austria Ag Power semiconductor component with a low on-state resistance
US7691732B2 (en) * 2008-06-18 2010-04-06 Sumitomo Electric Industries, Ltd. Manufacturing method of nitride substrate, nitride substrate, and nitride-based semiconductor device
US8080466B2 (en) * 2009-08-10 2011-12-20 Applied Materials, Inc. Method for growth of nitrogen face (N-face) polarity compound nitride semiconductor device with integrated processing system
WO2012020498A1 (ja) * 2010-08-12 2012-02-16 富士電機株式会社 半導体装置の製造方法
US20120206880A1 (en) * 2011-02-14 2012-08-16 Hamilton Sundstrand Corporation Thermal spreader with phase change thermal capacitor for electrical cooling
JP5757103B2 (ja) * 2011-02-21 2015-07-29 富士電機株式会社 ワイドバンドギャップ逆阻止ｍｏｓ型半導体装置
US9112053B2 (en) * 2011-06-30 2015-08-18 Infineon Technologies Austria Ag Method for producing a semiconductor device including a dielectric layer
TWI462295B (zh) * 2011-11-15 2014-11-21 Anpec Electronics Corp 溝渠型功率電晶體元件及其製作方法
WO2013172059A1 (ja) * 2012-05-15 2013-11-21 富士電機株式会社 半導体装置
US8921931B2 (en) 2012-06-04 2014-12-30 Infineon Technologies Austria Ag Semiconductor device with trench structures including a recombination structure and a fill structure

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040048448A1 (en) 2000-04-28 2004-03-11 Masayoshi Koike Production method of lll nitride compound semiconductor substrate and semiconductor device
US7176115B2 (en) 2003-03-20 2007-02-13 Matsushita Electric Industrial Co., Ltd. Method of manufacturing Group III nitride substrate and semiconductor device
EP1630872B1 (de) 2003-06-05 2016-12-28 Mitsubishi Denki Kabushiki Kaisha Halbleiterbauelement und verfahren zu seiner herstellung
JP2008218651A (ja) 2007-03-02 2008-09-18 Toyota Central R&D Labs Inc 半導体装置
US20100117144A1 (en) 2008-11-10 2010-05-13 Infineon Technologies Austria Ag Semiconductor device and method for the production of a semiconductor device
US8421184B2 (en) 2009-06-29 2013-04-16 Denso Corporation Semiconductor device
US20130005101A1 (en) 2011-06-30 2013-01-03 Infineon Technologies Austria Ag Method for producing a semiconductor device including a dielectric layer
US20130323875A1 (en) 2012-05-30 2013-12-05 Byung-Jun Park Methods of forming a through via structure

Also Published As

Publication number Publication date
CN108417625A (zh) 2018-08-17
CN104851907B (zh) 2018-11-09
DE102015101977A1 (de) 2015-08-20
US20150236142A1 (en) 2015-08-20
US9640401B2 (en) 2017-05-02
US20160300719A1 (en) 2016-10-13
CN104851907A (zh) 2015-08-19
US9385222B2 (en) 2016-07-05
US20160300937A1 (en) 2016-10-13
US9997359B2 (en) 2018-06-12

Similar Documents

Publication Publication Date Title
DE102015101977B4 (de) Halbleitervorrichtung mit Einsatzstruktur an einer Rückseite und Herstellungsverfahren
US10714609B2 (en) Semiconductor device with stripe-shaped trench gate structures, transistor mesas and diode mesas
DE102013107632B4 (de) Verfahren zum Herstellen von Halbleitervorrichtungen mittels Ionenimplantation
DE102017102127B4 (de) Verfahren zum Herstellen von Halbleitervorrichtungen unter Verwendung einer Epitaxie und Halbleitervorrichtungen mit einer lateralen Struktur
DE102015103072B4 (de) Halbleitervorrichtung mit grabenstruktur einschliesslich einer gateelektrode und einer kontaktstruktur fur ein diodengebiet
DE102011056157B4 (de) Verfahren zur Herstellung eines Halbleiterbauteils und Halbleiterbauteile mit isolierten Halbleitermesas
DE102015112649B4 (de) Verfahren zum bilden eines halbleiterbauelements und halbleiterbauelement
US7595241B2 (en) Method for fabricating silicon carbide vertical MOSFET devices
DE102014117719B4 (de) Verfahren zum Herstellen einer Halbleitervorrichtung mittels elektrochemischen Ätzens, Halbleitervorrichtung und Superjunction-Halbleitervorrichtung
DE102014108309B4 (de) Verfahren zum Herstellen einer Halbleitervorrichtung mit ausgerichteten Kontaktstöpseln und Halbleitervorrichtung
DE102012103369B4 (de) Ein Verfahren zum Ausbilden eines Halbleiterbauelements und ein Halbleiterbauelement
DE102016104327B4 (de) Verfahren zum Herstellen einer Halbleitervorrichtung
DE102014101937A1 (de) Verfahren zum Herstellen einer Superübergang-Halbleitervorrichtung und Halbleitervorrichtung
DE102014113214A1 (de) Bipolartransistor mit isoliertem gate mit mesaabschnitten zwischen zelltrenchstrukturen und verfahren zur herstellung
DE102012100234B4 (de) Verfahren zur Herstellung einer Halbleitervorrichtung
DE102016124207B4 (de) Verfahren zur bildung vergrabener isolierungsgebiete
DE102016120080B4 (de) Verfahren zum herstellen einer halbleitervorrichtung
DE102016125030A1 (de) Ausbilden einer Metallkontaktschicht auf Siliziumcarbid und Halbleitervorrichtung mit einer Metallkontaktstruktur
DE102018132447A1 (de) Halbleitervorrichtung und Verfahren zum Herstellen einer Halbleitervorrichtung
DE112017000947T5 (de) Verbindungshalbleitervorrichtung und herstellungsverfahren für dieverbindungshalbleitervorrichtung
DE102014101859A1 (de) Superjunction-Halbleitervorrichtung mit Überkompensationszonen
DE102017104918B4 (de) Verfahren zum Herstellen einer Halbleitervorrichtung mit epitaktischen Schichten und einer Ausrichtungsstruktur
DE102016104968B3 (de) Verfahren zum herstellen von halbleitervorrichtungen mit transistorzellen, halbleitervorrichtung und mikroelektromechanische vorrichtung
DE102014116834B4 (de) Halbleitereinzelchip aufweisend eine Maskierungsstruktur, die Teil von Chip-Vereinzelung-Schnittfugengebieten ist und diese definiert, Verfahren zum Ausbildung eines Halbleiterchips sowie zugehöriger Wafer
DE102013107380A1 (de) Ein Verfahren zum Ausbilden eines Halbleiterbauelements

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R016 Response to examination communication
R016 Response to examination communication
R016 Response to examination communication
R018 Grant decision by examination section/examining division
R020 Patent grant now final
R082 Change of representative