DE102012100234B4 - Verfahren zur Herstellung einer Halbleitervorrichtung - Google Patents

Verfahren zur Herstellung einer Halbleitervorrichtung Download PDF

Info

Publication number
DE102012100234B4
DE102012100234B4 DE102012100234.7A DE102012100234A DE102012100234B4 DE 102012100234 B4 DE102012100234 B4 DE 102012100234B4 DE 102012100234 A DE102012100234 A DE 102012100234A DE 102012100234 B4 DE102012100234 B4 DE 102012100234B4
Authority
DE
Germany
Prior art keywords
epitaxial
hardmask
trench
forming
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
DE102012100234.7A
Other languages
English (en)
Other versions
DE102012100234A1 (de
Inventor
Martin Poelzl
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies Austria AG
Original Assignee
Infineon Technologies Austria AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies Austria AG filed Critical Infineon Technologies Austria AG
Publication of DE102012100234A1 publication Critical patent/DE102012100234A1/de
Application granted granted Critical
Publication of DE102012100234B4 publication Critical patent/DE102012100234B4/de
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/66712—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/66734—Vertical DMOS transistors, i.e. VDMOS transistors with a step of recessing the gate electrode, e.g. to form a trench gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H01L29/7396—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions
    • H01L29/7397—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions and a gate structure lying on a slanted or vertical surface or formed in a groove, e.g. trench gate IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7811—Vertical DMOS transistors, i.e. VDMOS transistors with an edge termination structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H01L29/0852—Source or drain regions of field-effect devices of field-effect transistors with insulated gate of DMOS transistors
    • H01L29/0873—Drain regions
    • H01L29/0878—Impurity concentration or distribution
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H01L29/407—Recessed field plates, e.g. trench field plates, buried field plates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42364—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity
    • H01L29/42368—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity the thickness being non-uniform

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Element Separation (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

Verfahren zur Herstellung einer Halbleitervorrichtung, das Folgendes aufweist: Bereitstellen eines Halbleiterkörpers (40) mit einer waagrechten Fläche (15); Formen einer Epitaxie-Hartmaske auf der waagrechten Fläche (15); Formen zweier Epitaxialbereiche (2a, 3) durch selektive Epitaxie auf der waagrechten Fläche (15) bezüglich der Epitaxie-Hartmaske, so dass die zwei Epitaxialbereiche (2a, 3) durch die Epitaxie-Hartmaske voneinander beabstandet sind; Formen eines senkrechten Grabens (18, 19) von der waagrechten Fläche (15) in den Halbleiterkörper (40); Formen einer isolierten Feldplatte (12) in einem unteren Teil des senkrechten Grabens (18, 19), umfassend das Formen eines Feldoxids (9) auf einer Seitenwand und einer Bodenwand des senkrechten Grabens (18, 19); und Formen einer isolierten Gate-Elektrode (11) über der isolierten Feldplatte (12), wobei sich das Feldoxid (9) in einer senkrechten Richtung bis zu den Epitaxialbereichen (2a, 3) erstreckt.

Description

  • TECHNISCHES GEBIET
  • Diese Patentschrift bezieht sich auf Ausführungsformen von Herstellungsverfahren für Halbleitervorrichtungen, insbesondere Graben-Gate-Feldeffekt-Halbleitervorrichtungen mit verringerter Millerkapazität.
  • HINTERGRUND
  • Viele Funktionen moderner Vorrichtungen in Automobil-, Verbraucher- und industriellen Anwendungen, wie Computertechnologie, mobile Kommunikationstechnologie, Umwandlung elektrischer Energie und Antrieb eines Elektromotors oder einer elektrischen Maschine, beruhen auf Halbleiter-Feldeffekttransistoren.
  • Um die Schaltgeschwindigkeit des Transistors zu verbessern und/oder Verluste zu verringern, gibt es zusätzlich zu weiteren Fortschritten beim Verkleinern der Transistorabmessungen laufende Entwicklungen, um parasitäre Vorrichtungskapazitäten wie die Millerkapazität zu verringern, die mit der Gate-Drain-Ladung Qgd zwischen der Gate-Elektrode und dem Drain-Bereich des Feldeffekttransistors verbunden ist. Die Gate-Drain-Ladung Qgd ist proportional zum Überlappungsbereich und umgekehrt proportional zur Dicke des Gate-Dielektrikums entlang der Gate-Elektrode.
  • Es wurden mehrere Verfahren zum Verringern der Qgd vorgeschlagen, insbesondere für Graben-Gate-Feldeffekttransistoren mit in Gräben angeordneten isolierten Gate-Elektroden, wie sie bspw. aus der DE 10 2005 041 108 B3 bekannt sind. Diese Verfahren enthalten die Verringerung der Grabenbreite, die Verwendung eines dickeren Dielektrikums entlang des Grabenbodens, das Entfernen von Teilen des Gates entlang des flachen Grabenbodenteils, die Ausdehnung des p-Wannenbereichs von n-Kanal-Feldeffekttransistoren geringfügig tiefer als der Gate-Graben, und das Anordnen eines zusätzlichen p-Bereichs direkt unter dem Gate-Graben von n-Kanal-Feldeffekttransistoren. Jede dieser Techniken hat ihre eigenen Vorteile und Nachteile. Manche erfordern eine komplexere Prozesstechnologie, während andere bei der Verringerung von Qgd nicht so wirksam sind, ohne andere Vorrichtungseigenschaften nachteilig zu beeinflussen. Außerdem ist es oft erforderlich, die mit variierenden Verarbeitungsbedingungen verbundenen Qgd-Abweichungen zu minimieren, zum Beispiel, um die Verlässlichkeit zu verbessern und/oder die Millerkapazität-Veränderungen verschiedener Gate-Elektroden einer Leistungshalbleitervorrichtung zu minimieren.
  • ZUSAMMENFASSUNG
  • Gemäß einer Ausführungsform wird ein Verfahren zum Formen bzw. zur Herstellung einer Halbleitervorrichtung bereitgestellt. Das Verfahren enthält das Bereitstellen eines Halbleiterkörpers mit einer waagrechten Fläche. Eine Epitaxie-Hartmaske wird auf der waagrechten Fläche geformt. Zwei Epitaxialbereiche werden durch selektive Epitaxie auf der waagrechten Fläche bezüglich der Epitaxie-Hartmaske geformt, so dass die zwei Epitaxialbereiche durch die Epitaxie-Hartmaske beabstandet sind. Ein senkrechter Graben wird in dem Halbleiterkörper geformt. Eine isolierte Feldplatte wird in einem unteren Teil des senkrechten Grabens geformt, und eine isolierte Gate-Elektrode wird über der isolierten Feldplatte geformt. Das Formen einer isolierten Feldplatte enthält das Formen eines Feldoxids auf einer Seitenwand und einer Bodenwand des senkrechten Grabens. Das Feldoxid erstreckt sich in einer senkrechten Richtung bis zu den Epitaxialbereichen.
  • Gemäß einer Ausführungsform wird ein Verfahren zum Formen einer Halbleitervorrichtung bereitgestellt. Das Verfahren enthält das Bereitstellen eines Halbleiterkörpers mit einer waagrechten Fläche. Eine Epitaxie-Hartmaske wird auf der waagrechten Fläche geformt. Ein Halbleitermaterial wird durch epitaxiale Abscheidung selektiv zur Epitaxie-Hartmaske durch selektive Epitaxie auf den Halbleiterkörper aufgebracht, so dass in einem senkrechten Querschnitt mindestens zwei beabstandete Epitaxialbereiche geformt werden. Typischerweise wird das Halbleitermaterial nach der selektiven Epitaxie zur Epitaxie-Hartmaske zurückpoliert. Die Epitaxie-Hartmaske wird selektiv zum Halbleitermaterial entfernt, so dass im senkrechten Querschnitt die Seitenwände der mindestens zwei beabstandeten Epitaxialbereiche freigelegt werden. Eine Graben-Hartmaske wird geformt. Die Graben-Hartmaske enthält im senkrechten Querschnitt eine dielektrische Schicht, zum Beispiel eine Nitridschicht, auf jeder der Seitenwände der Epitaxialbereiche. Ein senkrechter Graben wird unter Verwendung der Graben-Hartmaske als Ätzmaske in den Halbleiterkörper geätzt. Eine isolierte Gate-Elektrode wird geformt, die im senkrechten Querschnitt zwischen den mindestens zwei beabstandeten Epitaxialbereichen angeordnet ist.
  • Gemäß einer Ausführungsform wird ein Verfahren zum Formen einer Halbleitervorrichtung bereitgestellt. Das Verfahren enthält das Bereitstellen eines Halbleiterkörpers mit einer waagrechten Fläche. Eine Epitaxie-Hartmaske wird durch thermisch erzeugte Oxidation und Fotolithografie auf der waagrechten Fläche geformt. Ein Halbleitermaterial wird auf den Halbleiterkörper durch epitaxiale Abscheidung selektiv zur Epitaxie-Hartmaske durch selektive Epitaxie aufgebracht, so dass in einem senkrechten Querschnitt mindestens zwei beabstandete Epitaxialbereiche geformt werden. Typischerweise wird das Halbleitermaterial nach der selektiven Epitaxie auf die Epitaxie-Hartmaske zurückpoliert. Die Epitaxie-Hartmaske wird selektiv zum Halbleitermaterial entfernt, so dass im senkrechten Querschnitt die Seitenwände der mindestens zwei beabstandeten Epitaxialbereiche freigelegt sind. Es wird eine Graben-Hartmaske geformt. Die Graben-Hartmaske enthält im senkrechten Querschnitt eine dielektrische Schicht, zum Beispiel eine Nitridschicht, auf jeder der Seitenwände der Epitaxialbereiche. Ein senkrechter Graben wird unter Verwendung der Graben-Hartmaske als Ätzmaske in den Halbleiterkörper geätzt. Eine Feldplatte wird in einem unteren Teil des senkrechten Grabens geformt. Es wird eine isolierte Gate-Elektrode geformt, die im senkrechten Querschnitt zwischen den mindestens zwei beabstandeten Epitaxialbereichen angeordnet ist.
  • Gemäß einer Ausführungsform wird ein Verfahren zum Formen einer Halbleitervorrichtung bereitgestellt. Das Verfahren enthält das Bereitstellen eines Halbleiterkörpers mit einer waagrechten Fläche. Eine Graben-Hartmaske wird auf der waagrechten Fläche geformt, und ein senkrechter Graben wird selbstjustierend zur Graben-Hartmaske im Halbleiterkörper geformt. Eine isolierte Feldplatte wird in einem unteren Teil des senkrechten Grabens geformt. Es wird eine Epitaxie-Hartmaske geformt, die zur Graben-Hartmaske selbstjustierend ist. Die Graben-Hartmaske wird selektiv zur Epitaxie-Hartmaske entfernt, um den Halbleiterkörper teilweise freizulegen. Es wird ein Halbleitermaterial durch epitaxiale Ablagerung selektiv zur Epitaxie-Hartmaske durch selektive Epitaxie auf den Halbleiterkörper aufgebracht, so dass im senkrechten Querschnitt mindestens zwei beabstandete Epitaxialbereiche geformt werden. Typischerweise wird das Halbleitermaterial nach der selektiven Epitaxie zur Epitaxie-Hartmaske zurückpoliert. Die Epitaxie-Hartmaske wird entfernt, so dass im senkrechten Querschnitt die Seitenwände der mindestens zwei beabstandeten Epitaxialbereiche freigelegt werden. Es wird eine isolierte Gate-Elektrode geformt, die im senkrechten Querschnitt zwischen den mindestens zwei beabstandeten Epitaxialbereichen angeordnet ist.
  • Gemäß einer Ausführungsform wird ein Verfahren zum Formen einer Halbleitervorrichtung bereitgestellt. Das Verfahren enthält das Bereitstellen eines Halbleiterkörpers mit einer waagrechten Fläche und einer auf der waagrechten Fläche angeordneten Hartmasken-Schicht. Ein senkrechter Graben wird in der Hartmasken-Schicht und im Halbleiterkörper geformt. Ein Feldoxid wird auf der Seitenwand und der Bodenwand des senkrechten Grabens geformt. Eine Feldplatte wird in einem unteren Teil des senkrechten Grabens geformt. Ein isolierender Bereich wird auf der Feldplatte geformt. Eine Auskleidungsschicht, die mindestens die Graben-Hartmaske und einen oberen Teil des Feldoxids bedeckt, wird geformt. Ein dielektrischer Stopfen wird in einem oberen Teil des senkrechten Grabens so geformt, dass der dielektrische Stopfen sich über die waagrechte Fläche hinaus erstreckt. Die Graben-Hartmaske wird entfernt, um den Halbleiterkörper teilweise freizulegen. Mindestens zwei im senkrechten Querschnitt beabstandete Epitaxialbereiche werden auf dem freigelegten Halbleiterkörper durch selektive Epitaxie geformt. Typischerweise werden die mindestens zwei in dem senkrechten Querschnitt beabstandeten Epitaxialbereiche nach der selektiven Epitaxie zum dielektrischen Stopfen zurückpoliert. Im senkrechten Querschnitt werden die Seitenwände der mindestens zwei beabstandeten Epitaxialbereiche freigelegt. Das Freilegen der Seitenwände der mindestens zwei beabstandeten Epitaxialbereiche enthält das Entfernen des dielektrischen Stopfens zumindest zwischen den mindestens zwei beabstandeten Epitaxialbereichen.
  • Die Fachleute erkennen zusätzliche Merkmale und Vorteile beim Lesen der nachfolgenden ausführlichen Beschreibung und beim Betrachten der beiliegenden Zeichnungen.
  • KURZE BESCHREIBUNG DER ZEICHNUNGEN
  • Die Bauteile in den Figuren sind nicht unbedingt maßstabsgerecht, stattdessen wird die Veranschaulichung der Prinzipien der Erfindung betont. Außerdem bezeichnen in den Figuren gleiche Bezugszeichen entsprechende Teile. In den Zeichnungen veranschaulichen:
  • die 1 bis 9 schematisch in senkrechten Querschnitten Herstellungsprozesse gemäß einer oder mehreren Ausführungsformen;
  • die 10 bis 23 schematisch in senkrechten Querschnitten Herstellungsprozesse gemäß einer oder mehreren Ausführungsformen;
  • die 24 bis 34 schematisch in senkrechten Querschnitten Herstellungsprozesse gemäß einer oder mehreren Ausführungsformen;
  • die 35 bis 40 schematisch in senkrechten Querschnitten Herstellungsprozesse gemäß einer oder mehreren Ausführungsformen.
  • AUSFÜHRLICHE BESCHREIBUNG
  • In der folgenden ausführlichen Beschreibung wird auf die beiliegenden Zeichnungen Bezug genommen, die ein Teil hiervon sind und in denen zur Veranschaulichung spezifische Ausführungsformen gezeigt werden, bei denen die Erfindung angewendet werden kann. In diesem Zusammenhang wird eine direktionale Terminologie wie zum Beispiel "oben," "unten," "vorne," "hinten," "vorderer," "hinterer," usw., in Bezug auf die Ausrichtung der beschriebenen Figur(en) verwendet. Da Bauteile der Ausführungsformen in vielen verschiedenen Ausrichtungen positioniert werden können, wird die direktionale Terminologie zum Zweck der Veranschaulichung verwendet und ist keineswegs einschränkend zu verstehen. Es ist klar, dass andere Ausführungsformen verwendet und strukturelle oder logische Veränderungen durchgeführt werden können, ohne den Rahmen der vorliegenden Erfindung zu verlassen. Daher ist die folgende ausführliche Beschreibung nicht in einem einschränkenden Sinn zu verstehen, und der Rahmen der vorliegenden Erfindung wird durch die beiliegenden Ansprüche definiert.
  • Nun wird im Einzelnen auf verschiedene Ausführungsformen Bezug genommen, von denen eines oder mehrere Beispiele in den Figuren veranschaulicht sind. Jedes Beispiel ist zur Erläuterung vorgesehen und stellt keine Einschränkung der Erfindung dar. Zum Beispiel können Merkmale, die als Teil einer Ausführungsform veranschaulicht oder beschrieben werden, in oder zusammen mit anderen Ausführungsformen verwendet werden, um noch eine weitere Ausführungsform zu liefern. Es ist beabsichtigt, dass die vorliegende Erfindung solche Abänderungen und Veränderungen umfasst. Die Beispiele werden unter Verwendung einer spezifischen Sprache beschrieben, die nicht als den Schutzumfang der beiliegenden Ansprüche einschränkend auszulegen ist. Die Zeichnungen sind nicht maßstabsgerecht und dienen nur der Veranschaulichung. Aus Gründen der Klarheit wurden die gleichen Elemente oder Herstellungsschritte in den verschiedenen Zeichnungen mit den gleichen Bezugszeichen versehen, wenn nicht anders angegeben.
  • Der Begriff "waagrecht", wie er in dieser Patentschrift verwendet wird, soll eine Ausrichtung im Wesentlichen parallel zu einer ersten oder einer im Wesentlichen waagrechten Fläche bzw. horizontalen Fläche eines Halbleitersubstrats oder -körpers beschreiben. Dies kann zum Beispiel die Fläche eines Wafers oder Chips sein.
  • Der Begriff "senkrecht", wie er in dieser Patentschrift verwendet wird, soll eine Ausrichtung beschreiben, die im Wesentlichen lotrecht zur ersten Fläche angeordnet ist, d.h. parallel zur Normalenrichtung der ersten Fläche des Halbleitersubstrats oder -körpers.
  • In dieser Patentschrift wird n-dotiert als erster Leitfähigkeitstyp bezeichnet, während p-dotiert als zweiter Leitfähigkeitstyp bezeichnet wird. Alternativ können die Halbleitervorrichtungen mit entgegengesetzten Dotierungsbeziehungen geformt sein, so dass der erste Leitfähigkeitstyp p-dotiert und der zweite Leitfähigkeitstyp n-dotiert sein kann. Weiter veranschaulichen einige Figuren relative Dotierungskonzentrationen durch die Angabe von "–" oder "+" neben dem Dotierungstyp. Zum Beispiel bedeutet "n–" eine Dotierungskonzentration, die geringer ist als die Dotierungskonzentration eines "n"-Dotierungsbereichs, während ein "n+"-Dotierungsbereich eine höhere Dotierungskonzentration hat als der "n"-Dotierungsbereich. Die Angabe der relativen Dotierungskonzentration bedeutet aber nicht, dass Dotierungsbereiche der gleichen relativen Dotierungskonzentration die gleiche absolute Dotierungskonzentration haben müssen, wenn nicht anders angegeben. Zum Beispiel können zwei verschiedene n+-Dotierungsbereiche unterschiedliche absolute Dotierungskonzentrationen haben. Gleiches gilt zum Beispiel für einen n+-Dotierungs- und einen p+-Dotierungsbereich.
  • In dieser Patentschrift beschriebene spezifische Ausführungsformen betreffen, ohne darauf beschränkt zu sein, Verfahren zum Formen von Halbleitervorrichtungen, insbesondere Verfahren zum Formen unipolarer oder bipolarer Feldeffekthalbleitervorrichtungen. Die geformte Halbleitervorrichtung ist typischerweise eine senkrechte Halbleitervorrichtung, wie ein senkrechter IGBT, ein senkrechter MOSFET oder ein senkrechter JFET (Übergangs-JET) mit einer isolierten Gate-Elektrode in einem senkrechten Graben angeordnet. Typischerweise ist die geformte Halbleitervorrichtung eine Leistungshalbleitervorrichtung mit einer aktiven Zone zum Führen und/oder Steuern eines Laststroms und einer Umfangszone mit einer Randabschlussstruktur, um das elektrische Feld bzw. elektrische Potential neu zu verteilen, so dass die Sperrspannung im Vergleich mit Halbleitervorrichtungen ohne die Randabschlussstruktur erhöht ist.
  • Der Begriff "Leistungshalbleitervorrichtung", wie er in dieser Patentschrift verwendet wird, soll eine Halbleitervorrichtung auf einem einzigen Chip mit hohen Spannungs- und/oder hohen Stromschaltfähigkeiten bezeichnen. Anders gesagt, Leistungshalbleitervorrichtungen sind für Hochstrom bestimmt, typischerweise im Amperebereich.
  • Im Kontext der vorliegenden Patentschrift soll der Begriff "in ohmschem Kontakt" einen ohmschen elektrischen Anschluss oder einen ohmschen Strompfad zwischen zwei Bereichen, Teil oder Bauteilen einer Halbleitervorrichtung, durch die Halbleitervorrichtung hindurch oder zwischen verschiedenen Endgeräten einer oder mehrerer Vorrichtungen, oder zwischen einem Endgerät oder einer Metallisierung und einem Teil oder Bauteil einer Halbleitervorrichtung bedeuten.
  • Die 1 bis 9 veranschaulichen ein Verfahren zum Formen einer Halbleitervorrichtung 100 gemäß mehreren Ausführungsformen in senkrechten Querschnitten. In einem ersten Prozess wird ein Wafer oder Substrat 40 mit einer waagrechten Fläche 15 und einer ersten Halbleiterschicht 1 des ersten Leitfähigkeitstyps (n-Typ) bereitgestellt. Die Halbleiterschicht 1 erstreckt sich zur waagrechten Fläche 15. Die Normalenrichtung en der ersten Fläche 15 ist im Wesentlichen parallel zur senkrechten Richtung.
  • Der Halbleiterkörper 40 kann ein einziger monokristalliner Festkörper sein. Es ist auch möglich, dass der Halbleiterkörper 40 einen monokristallinen Festkörper 20 und mindestens eine darauf geformte epitaxiale Schicht 30 enthält. Die Verwendung der epitaxialen Schicht(en) 30 liefert eine größere Freiheit beim Zuschnitt der Hintergrunddotierung des Materials, da die Dotierungskonzentration während des Aufbringens der epitaxialen Schicht oder Schichten eingestellt werden kann.
  • Nachfolgend werden Ausführungsformen bezüglich von Herstellungsverfahren zum Formen von Halbleitervorrichtungen hauptsächlich unter Bezug auf Silicium-(Si)Halbleitervorrichtungen erläutert. Dementsprechend ist ein(e) monokristalline(r) Halbleiterbereich oder -schicht typischerweise ein monokristalliner Si-Bereich oder Si-Schicht. Es ist aber klar, dass der Halbleiterkörper 40 aus jedem Halbleitermaterial bestehen kann, das zur Herstellung einer Halbleitervorrichtung geeignet ist. Beispiele solcher Materialien enthalten, ohne darauf beschränkt zu sein, elementare Halbleitermaterialien wie Silicium (Si) oder Germanium (Ge), Halbleiter-Verbundmaterialien der Gruppe IV wie Siliciumcarbid (SiC) oder Siliciumgermanium (SiGe), binäre, ternäre oder quaternäre III-V-Halbleitermaterialien wie Galliumnitrid (GaN), Galliumarsenid (GaAs), Galliumphosphid (GaP), Indiumphosphid (InP), Indiumgalliumphosphid (InGaPa), Aluminiumgalliumnitrid (AlGaN), Aluminiumindiumnitrid (AlInN), Indiumgalliumnitrid (InGaN), Aluminiumgalliumindiumnitrid (AlGaInN) oder Indiumgalliumarsenidphosphid (InGaAsP), und binäre oder ternäre II-VI-Halbleitermaterialien wie Cadmiumtellurid (CdTe) und Quecksilber-Cadmiumtellurid (HgCdTe), um nur einige zu nennen. Die oben erwähnten Halbleitermaterialien werden auch als Homoübergang-Halbleitermaterialien bezeichnet. Wenn zwei verschiedene Halbleitermaterialien kombiniert werden, wird ein Heteroübergang-Halbleitermaterial geformt. Beispiele von Heteroübergang-Halbleitermaterialien enthalten, ohne darauf beschränkt zu sein, Aluminiumgalliumnitrid(AlGaN)-Aluminiumgalliumindiumnitrid(AlGaInN), Indiumgalliumnitrid(InGaN)-Aluminiumgalliumindiumnitrid(AlGaInN), Indiumgalliumnitrid(InGaN)-Galliumnitrid(GaN), Aluminiumgalliumnitrid(AlGaN)-Galliumnitrid(GaN), Indiumgalliumnitrid(InGaN)-Aluminiumgalliumnitrid(AlGaN), Silicium-Siliciumcarbid (SixC1-x) und Silicium-SiGe-Heteroübergang-Halbleitermaterialien. Für Leistungshalbleiteranwendungen werden derzeit hauptsächlich Si, SiC, GaAs und GaN-Materialien verwendet. Wenn der Halbleiterkörper ein Material mit hoher Bandlücke wie SiC oder GaN aufweist, das eine hohe Durchschlagspannung bzw. eine hohe kritische Avalanche-Feldstärke hat, kann die Dotierung des jeweiligen Halbleiterbereichs höher gewählt werden, was den Durchlasswiderstand Ron verringert.
  • In der in 1 veranschaulichten beispielhaften Ausführungsform enthält der Halbleiterkörper 40 weiter eine zweite Halbleiterschicht 2 der ersten Leitfähigkeit, die an die erste Halbleiterschicht 1 angrenzt und sich zu einer Rückfläche 16 erstreckt, die entgegengesetzt zur waagrechten Fläche 15 angeordnet ist. Eine maximale Dotierungskonzentration der zweiten Halbleiterschicht 2 ist typischerweise höher als eine maximale Dotierungskonzentration der ersten Halbleiterschicht 1. In anderen Ausführungsformen ist die zweite Halbleiterschicht 2 von einem zweiten Leitfähigkeitstyp (p-Typ).
  • Gemäß einer Ausführungsform wird eine Siliciumnitridschicht 7 geformt, zum Beispiel durch einen LPCVD-Prozess (chemische Niederdruck-Dampfabscheidung, engl.: low pressure chemical vapor deposition) auf der waagrechten Fläche 15. Die Siliciumnitridschicht 7 kann direkt auf dem Halbleiterkörper 40 geformt werden, wie in 1 veranschaulicht, oder auf einer dünnen Siliciumoxid-Pufferschicht, die auf dem Halbleiterkörper 40 geformt ist.
  • Danach wird eine fotolithografisch strukturierte Maske auf der Siliciumnitridschicht 7 geformt. Die fotolithografisch strukturierte Maske wird als Ätzmaske verwendet, um eine Graben-Hartmaske 7 und senkrechte Gräben 18, 19 in dem Halbleiterkörper 40 zu formen. Danach wird die fotolithografisch strukturierte Maske entfernt. Dabei sind die senkrechten Gräben 18, 19 und die Graben-Hartmaske 7 selbstjustierend, da die senkrechten Gräben 18, 19 durch die Graben-Hartmaske 7 geätzt werden. Die resultierende Halbleiterstruktur 100 ist in 2 veranschaulicht.
  • Das Formen der Graben-Hartmaske 7 und der senkrechten Gräben 18, 19 kann auch in zwei Prozessen erfolgen, wobei die fotolithografisch strukturierte Maske schon nach dem Formen der Graben-Hartmaske 7 in einem ersten Prozess entfernt wird. In dieser Ausführungsform werden die senkrechten Gräben 18, 19 unter Verwendung nur der Graben-Hartmaske 7 als Ätzmaske geätzt. Dementsprechend sind die senkrechten Gräben 18, 19 und die Graben-Hartmaske 7 selbstjustierend, da die senkrechten Gräben 18, 19 durch die Graben-Hartmaske 7 geätzt werden. Der Begriff “Hartmaske”, wie er in dieser Patentschrift verwendet wird, soll eine strukturierte Maske beschreiben, die als ein Stopp eines CMP-Prozesses (“Chemisch-Mechanisches Polieren”) eines Halbleitermaterials verwendet werden kann, insbesondere als ein Stopp eines Silicium-CMP-Prozesses. Dementsprechend übertrifft die Abriebgeschwindigkeit des Halbleitermaterials die Abriebgeschwindigkeit der Hartmasken während des CMP-Prozesses zum Polieren des Halbleitermaterials, typischerweise mindestens um einen Faktor fünf, noch typischer um einen Faktor von mindestens zehn zumindest nahe der Fläche der Hartmaske, wo der CMP-Prozess gestoppt werden soll. Typische Materialien für die Hartmaske enthalten Siliciumoxid (SiO2), Siliciumnitrid (SiN) und Siliciumoxynitrid (SiOxNy). Die Hartmaske kann zum Beispiel als eine thermisch erzeugte Siliciumoxidschicht, eine TEOS-Schicht (TetraEthylOrthoSilicat-Schicht), eine USG-Schicht (Undotierte Silikatglas-Schicht), eine HDP-Oxidschicht (hochdichte Plasma-Oxidschicht) oder eine dotierte Oxidschicht, zum Beispiel eine PSG-Schicht (Phosphorsilikatglas), eine BPSG-Schicht (Borphosphorsilikatglas) oder eine BSG-Schicht (Borsilikatglas) geformt sein. Die TEOS-Schicht kann als ein thermisches TEOS oder plasmaverstärktes TEOS (PETEOS) geformt sein.
  • Die zur in 2 veranschaulichten Halbleiterstruktur 100 führenden Prozesse können auch als zwei Prozesse beschrieben werden. In einem ersten Prozess wird ein Halbleiterkörper 40 mit einer waagrechten Fläche 15 und einer Hartmasken-Schicht 7 auf der waagrechten Fläche 15 angeordnet bereitgestellt. In einem weiteren Prozess wird mindestens ein senkrechter Graben 18, 19 in der Hartmasken-Schicht 7 und dem Halbleiterkörper 40 geformt.
  • Danach wird ein Feldoxid 9 auf den Seitenwänden und den Bodenwänden der senkrechten Gräben 18, 19 geformt. Der Begriff “Feldoxid”, wie er in dieser Patentschrift verwendet wird, soll einen dielektrischen Bereich oder eine dielektrische Schicht bezeichnen, die die Seitenwände und die Bodenwand eines senkrechten Grabens bedeckt, der sich in den Halbleiterkörper erstreckt, um eine Feldplatte zu isolieren, die im senkrechten Graben vom Halbleiterkörper angeordnet ist, wobei die Dicke der dielektrischen Schicht oder des dielektrischen Bereichs in der Normalenrichtung der Schnittstelle, die zwischen dem Halbleiterkörper und dem Feldoxid geformt ist, größer als etwa 100 nm oder sogar größer als etwa 200 nm ist. Das Feldoxid wird typischerweise durch thermisch erzeugte Oxidation geformt, kann aber auch zum Beispiel in einem CVD-Prozess aufgebracht werden. Der Begriff “Feldoxid” soll ein “Feld-Dielektrikum” beschreiben, das verwendet wird, um eine Feldplatte zu isolieren. Typischerweise ist das Feldoxid als ein Oxid geformt, wie zum Beispiel ein Siliciumoxid, kann aber auch andere dielektrische Materialien wie ein Nitrid enthalten. Im Kontext der vorliegenden Patentschrift soll der Begriff "Feldplatte" eine Elektrode beschreiben, die neben einem Halbleiterbereich angeordnet ist, typischerweise einem Drift-Bereich, isoliert von dem Halbleiterbereich, und konfiguriert ist, um einen ladungsträgerverarmten Teil in dem Halbleiterbereich zu erweitern, indem eine geeignete Spannung angelegt wird, typischerweise eine positive Spannung für einen n-Typ-Drift-Bereich. Die Begriffe "ladungsträgerverarmt" und "vollständig ladungsträgerverarmt" sollen beschreiben, dass ein Halbleiterbereich im Wesentlichen keine freien Ladungsträger aufweist. Typischerweise sind isolierte Feldplatten nahe p-n-Übergängen angeordnet, die z.B. zwischen einem Drift-Bereich und einem Körperbereich geformt sind. Dementsprechend kann die Sperrspannung des p-n-Übergangs bzw. der Halbleitervorrichtung erhöht werden.
  • Danach wird eine Feldplatte 12 in einem unteren Teil jedes der senkrechten Gräben 18, 19 geformt. Dies kann durch Aufbringen einer leitenden Schicht, zum Beispiel einer hochdotierten Polysiliciumschicht, und Rückätzen der leitenden Schicht selektiv zur Graben-Hartmaske 7 und zum Feldoxid 9 erfolgen. Danach wird ein Isolierbereich 12a auf jeder der Feldplatten 12 geformt, zum Beispiel durch thermisch erzeugte Oxidation eines oberen Teils der rückgeätzten Polysiliciumschicht. Dabei wird eine isolierte Feldplatte in jedem der senkrechten Gräben 18, 19 geformt.
  • Danach wird eine Auskleidungsschicht (engl. liner layer) 7a als eine konforme Schicht aufgebracht, die zumindest die Graben-Hartmaske 7 und die oberen Teile des Feldoxids 9 bedeckt. Die resultierende Halbleiterstruktur 100 ist in 3 veranschaulicht. Typischerweise hat die Auskleidungsschicht 7a eine Dicke von etwa 20 nm bis etwa 40 nm, zum Beispiel 30 nm. In der in 3 veranschaulichten beispielhaften Ausführungsform ist die Auskleidungsschicht 7a als eine Siliciumnitridschicht oder Siliciumoxynitridschicht geformt.
  • Danach wird ein dielektrischer Stopfen 14a in einem oberen Teil jedes der senkrechten Gräben 18, 19 so geformt, so dass die dielektrischen Stopfen 14a sich über die waagrechte Fläche 15 des Halbleiterkörpers 40 hinaus erstrecken. Die resultierende Halbleiterstruktur 100 ist in 4 veranschaulicht. Das Formen der dielektrischen Stopfen 14a enthält typischerweise das Aufbringen eines dielektrischen Materials, zum Beispiel eines TEOS, und einen CMP-Prozess, der an oder nahe der Auskleidungsschicht 7a stoppt. Dadurch erstrecken sich die dielektrischen Stopfen 14a senkrecht nach oben zu einer weiteren waagrechten Fläche 15a. Der Abstand zwischen der waagrechten Fläche 15 des Halbleiterkörpers 40 und der weiteren waagrechten Fläche 15a wird im Wesentlichen durch die Dicke der Hartmaskenschicht 7 und der Auskleidungsschicht 7a definiert.
  • Danach werden die Hartmaske 7 und ein oberer Teil der Auskleidungsschicht 7a entfernt. Zum Beispiel kann heiße Phosphorsäure verwendet werden, um Siliciumnitrid von der Hartmaske 7 und einem oberen Teil der Auskleidungsschicht 7a selektiv zum Material der dielektrischen Stopfen 14a (TEOS oder Siliciumoxid) zu entfernen. Die resultierende Halbleitervorrichtung 100 ist in 5 veranschaulicht. Dementsprechend ist der Halbleiterkörper 40 teilweise zwischen benachbarten der dielektrischen Stopfen 14a freigelegt, die in einem folgenden Prozess als Epitaxie-Hartmaske 14a verwendet werden. Typischerweise weist die Epitaxie-Hartmaske 14a eine senkrechte Ausdehnung, gemessen von der waagrechten Fläche 15, von etwa 300 nm bis etwa 500 nm auf.
  • Danach wird Silicium auf die freigelegten Teile des Halbleiterkörpers 40 durch eine epitaxiale Ablagerung aufgebracht, die selektiv zu der von den dielektrischen Stopfen 14a geformten Epitaxie-Hartmaske ist. Dies erfolgt durch selektive Epitaxie, die zu einer Halbleitervorrichtung 100 wie in 6 veranschaulicht führt, und durch einen zusätzlichen Silicium-CMP-Prozess. Dementsprechend wird das Halbleitermaterial zur Epitaxie-Hartmaske 14a zurückpoliert, so dass in dem veranschaulichten senkrechten Querschnitt mindestens zwei beabstandete Epitaxialbereiche 2a, 3 geformt sind, die sich in der senkrechten Richtung im Wesentlichen nach oben zu der weiteren waagrechten Fläche 15a erstrecken. Der Begriff “selektive Epitaxie”, wie er in dieser Patentschrift verwendet wird, soll einen epitaxialen Prozess beschreiben, der z.B. auf CVD (chemische Gasphasenabscheidung, engl. chemical vapor deposition), MBE (Molekularstrahlepitaxie), oder SPE (Festphasenepitaxie) basiert, wobei der Halbleiterkörper ein einzelner Kristall und auf einer Fläche teilweise von einer amorphen Epitaxiemaske bedeckt ist, zum Beispiel von einer Siliciumoxidmaske. Während des Wachsens findet die Kristallisierung nur auf der freigelegten Fläche des einzelnen Kristall-Halbleiterkörpers statt. Dabei wachsen einzelne Halbleiterkristallbereiche auf der freigelegten Fläche des Halbleiterkörpers, d.h. an selektiven Stellen des Halbleiterkörpers, die durch die amorphe Epitaxiemaske definiert werden.
  • Typischerweise ist der Halbleiterkörper 40 in einem oberen Teil, der sich zur waagrechten Fläche 15 erstreckt, vom ersten Leitfähigkeitstyp (n-Typ), wie durch den Halbleiterbereich 1 veranschaulicht. Das Formen der Epitaxialbereiche 2a, 3 enthält typischerweise das Formen eines Epitaxialbereichs 2a des ersten Leitfähigkeitstyps auf dem Halbleiterkörper 40 und eines Epitaxialbereichs 3 eines zweiten Leitfähigkeitstyps (p-Typ) auf dem Epitaxialbereich 2a des ersten Leitfähigkeitstyps. Dabei wird ein sich waagrecht erstreckender p-n-Übergang in jedem der Epitaxialbereiche 2a, 3 geformt.
  • Danach wird die von den dielektrischen Stopfen 14a geformte Epitaxie-Hartmaske selektiv zu den Epitaxialbereichen 2, 3a entfernt, um einen oberen Teil der Seitenwände der Epitaxialbereiche 2a, 3 freizulegen. Die resultierende Halbleitervorrichtung 100 ist in 7 veranschaulicht.
  • Danach wird eine isolierte Gate-Elektrode 11 über der isolierten Feldplatte 12 in jedem der senkrechten Gräben 18, 19 geformt. Das Formen der isolierten Gate-Elektroden 11 umfasst typischerweise das Formen eines dünnen Gate-Dielektrikumbereichs 8 an den freigelegten Seitenwänden der Epitaxialbereiche 2a, 3, zum Beispiel durch thermisch erzeugte Oxidation. Darauf folgt typischerweise ein Aufbringen und teilweises Rückätzen eines leitenden Materials wie eines hochdotierten Poly-Si, um Gate-Elektroden 11 zu formen. Die resultierende Halbleitervorrichtung 100 ist in 8 veranschaulicht.
  • Danach wird ein Isolierstopfen 6 auf jeder der Gate-Elektroden 11 geformt, zum Beispiel durch thermisch erzeugte Oxidation.
  • Typischerweise formen der erste Halbleiterbereich 1 und die Epitaxialbereiche 2a einen Drift-Bereich, und die Epitaxialbereiche 3 formen Körperbereiche der Halbleitervorrichtung 100.
  • Hochdotierte Bodykontaktbereiche 4 des zweiten Leitfähigkeitstyps und hochdotierte Source-Bereiche 5 des ersten Leitfähigkeitstyps werden in den Körperbereichen 3, z.B. durch Implantation geformt. Eine erste Elektrode 10 in ohmschem Kontakt mit den Bodykontaktbereichen 4 und den Source-Bereichen 5 wird auf den Körperbereichen 3 geformt. Eine zweite Elektrode 13 in ohmschem Kontakt mit dem zweiten Halbleiterbereich 2 wird auf der Rückfläche 16 geformt. Die resultierende Halbleitervorrichtung 100 ist in 9 veranschaulicht. Abhängig vom Dotierungstyp des zweiten Halbleiterbereichs 2 kann die Halbleitervorrichtung 100 einen MOSFET für einen zweiten Halbleiterbereich 2 vom n-Typ oder einen IGBT für einen zweiten Halbleiterbereich 2 vom p-Typ formen.
  • In der in 9 veranschaulichten beispielhaften Ausführungsform formt die erste Elektrode 10 Flächenkontakte zu den Bodykontaktbereichen 4 und den Source-Bereichen 5. Diese Kontakte können aber auch als flache Grabenkontakte geformt sein.
  • Aufgrund des Formens der Epitaxialbereiche 2a, 3a und der senkrechten Gräben 18, 19 für die Feldplatten 12 selbstjustierend zueinander durch Verwendung einer Graben-Hartmaske und einer Epitaxie-Hartmaske wie oben beschrieben, können die Geometrie des Körperbereichs 3 und die Anordnung des Feldoxids 9 bezüglich der Körperbereiche 3 mit großer Präzision eingestellt werden. Die Epitaxialbereiche 2a, 3 wachsen von der waagrechten Fläche 15, und die senkrechten Gräben 18, 19 werden von der waagrechten Fläche 15 in den Halbleiterkörper 40 geformt. Dabei bestimmt die waagrechte Fläche 15 den Feldplatte-Übergangspunkt, d.h. die senkrechte Höhe, bis zu der das Feldoxid 9 sich erstreckt, mit einer Präzision von unter einigen nm. Weiter kann die senkrechte Ausdehnung der Epitaxialbereiche 2a und 3 mit einer Genauigkeit von 5 nm oder sogar darunter eingestellt werden. Die Veränderung der Millerkapazität zwischen den Gate-Elektroden 11 und dem Drift-Bereich 2a, 1 kann so klein gehalten werden. Dies ermöglicht die Optimierung der Gestaltung der Halbleitervorrichtung 100 derart, dass die Millerkapazität ohne eine ungünstige Veränderung für verschiedene Gate-Elektroden 11 verringert wird. Dementsprechend können Schaltverluste der Halbleitervorrichtung 100 reduziert werden. Weiter kann die senkrechte Ausdehnung der Körperbereiche 3 vergleichsweise klein gewählt werden, zum Beispiel zwischen etwa 150 nm und 250 nm. Dies wird durch die geringe Höhenveränderung der Körperbereiche 3 verursacht, die auf die Verwendung der Epitaxie-Hartmaske als CMP-Stopp zurückgeht. Dementsprechend kann die Länge des Kanalbereichs, der während des Vorrichtungsbetriebs zwischen dem Source-Bereich 5 und dem Drift-Bereich 2a in jedem Körperbereich 3 entlang des entsprechenden Gate-Dielektrikum-Bereichs 8 geformt werden kann, vergleichsweise klein und mit einer geringen Veränderung von nur einigen wenigen nm gewählt werden. Daher können Verluste im Durchlasszustand der Halbleitervorrichtung 100 deutlich verringert werden.
  • Die 10 bis 23 veranschaulichen ein Verfahren zum Formen einer Halbleitervorrichtung 200 gemäß mehreren Ausführungsformen in senkrechten Querschnitten. In einem ersten Prozess wird ein Wafer oder Substrat 40 mit einer waagrechten Fläche 15 und einer ersten Halbleiterschicht 1 des ersten Leitfähigkeitstyps (n-Typ) bereitgestellt. Die Halbleiterschicht 1 erstreckt sich zur waagrechten Fläche 15. Die Normalenrichtung en der ersten Fläche 15 ist im Wesentlichen parallel zur senkrechten Richtung. Eine Graben-Hartmaskenschicht 80, 7, 14 ist auf der waagrechten Fläche angeordnet. Die resultierende Halbleitervorrichtung 200 ist in 10 veranschaulicht.
  • Die Graben-Hartmaskenschicht 80, 7, 14 umfasst typischerweise einen Stapel von dielektrischen Schichten. Eine dünne Oxidschicht 80, zum Beispiel eine 10 nm thermisch erzeugte Oxidschicht, ist auf der waagrechten Fläche 15 angeordnet. Eine Nitridschicht 7, typischerweise etwa 10 nm dick, ist auf der dünnen Oxidschicht 7 angeordnet. Darauf wird eine TEOS-Schicht 14 oder USG-Schicht 14 geformt. Die senkrechte Dicke der TEOS-Schicht 14 oder USG-Schicht 14 beträgt typischerweise etwa 400 nm, kann aber in einem Bereich von etwa 300 nm bis etwa 600 nm gewählt werden.
  • Danach wird eine fotolithografisch strukturierte Maske 70 auf der Graben-Hartmaskenschicht 80, 7, 14 geformt. Senkrechte Gräben 18, 19 werden in der Graben-Hartmaskenschicht 80, 7, 14 und dem Halbleiterkörper 40 unter Verwendung der fotolithografisch strukturierten Maske 70 als Ätzmaske geformt. Die resultierende Halbleitervorrichtung 200 ist in 11 veranschaulicht.
  • Danach wird ein Feldoxid 9 auf den Seitenwänden und den Bodenwänden der senkrechten Gräben 18, 19 geformt. Das Feldoxid 9 wird typischerweise durch thermisch erzeugte Oxidation geformt. Die resultierende Halbleitervorrichtung 200 ist in 12 veranschaulicht.
  • Danach wird eine Feldplatte 12 in einem unteren Teil jedes der senkrechten Gräben 18, 19 geformt. Die resultierende Halbleitervorrichtung 200 ist in 13 veranschaulicht. Die Feldplatten 12 werden typischerweise durch Aufbringen eines leitenden Materials wie eines hochdotierten Polysiliciums und Rückätzen auf das aufgebrachte leitende Material geformt.
  • Danach wird ein Isolierbereich 12a auf jeder der Feldplatten 12 geformt, zum Beispiel durch thermisch erzeugte Oxidation eines oberen Teils des rückgeätzten leitenden Materials. Dabei wird eine isolierte Feldplatte in jedem der senkrechten Gräben 18, 19 geformt.
  • Danach wird eine Auskleidungsschicht 71 auf die Graben-Hartmaske 80, 7, 14 als eine konforme Schicht aufgebracht. Die resultierende Halbleiterstruktur 200 ist in 14 veranschaulicht.
  • Typischerweise hat die Auskleidungsschicht 71 eine Dicke von etwa 20 nm bis etwa 40 nm, zum Beispiel eine Dicke von etwa 30 nm. In der in 14 veranschaulichten beispielhaften Ausführungsform ist die Auskleidungsschicht 71 als eine amorphe Siliciumschicht geformt. Die Auskleidungsschicht 71 bedeckt mindestens die Graben-Hartmaske 7, 14, 80 und einen oberen Teil des Feldoxids 9.
  • Danach wird ein dielektrischer Stopfen 14a in einem oberen Teil jedes der senkrechten Gräben 18, 19 geformt, so dass die dielektrischen Stopfen 14a sich über die waagrechte Fläche 15 des Halbleiterkörpers 40 hinaus erstrecken. Das Formen der dielektrischen Stopfen 14a umfasst typischerweise das Aufbringen eines dielektrischen Materials, zum Beispiel eines TEOS, und einen Vertiefungsprozess unter Verwendung zum Beispiel eines Resist-Ätzwerkzeugs oder eines Oxid-Ätzwerkzeugs. Die resultierende Halbleiterstruktur 200 ist in 15 veranschaulicht.
  • Danach wird typischerweise ein Polysilicium-Material 121 aufgebracht. Die resultierende Halbleiterstruktur 200 ist in 16 veranschaulicht.
  • In einem CMP-Prozess wird das Polysilicium-Material 121 zur Graben-Hartmaske 7, 14, 80 zurückpoliert. Die resultierende Halbleiterstruktur 200 ist in 17 veranschaulicht.
  • Danach wird ein oberer Teil 14 der Graben-Hartmaske 7, 14, 80 selektiv zur Auskleidungsschicht 71 entfernt, um den Halbleiterkörper 40 teilweise freizulegen. Typischerweise wird die TEOS-Schicht 14 oder USG-Schicht 14 durch ein Oxid-Ätzen entfernt. Danach wird ein isotropes Silicium-Ätzen verwendet, um das Siliciummaterial über der waagrechten Fläche 15 des Halbleiterkörpers 40 zu entfernen. Danach kann die Nitridschicht 7 durch heiße Phosphorsäure entfernt werden, und die dünne Oxidschicht 80 kann unter Verwendung eines HF-Ätzens (Hydrofluorsäure-Ätzen) entfernt werden. Die resultierende Halbleiterstruktur 200 ist in 18 veranschaulicht. Die in 18 veranschaulichte Halbleitervorrichtung 200 ist ähnlich der in 5 veranschaulichten Halbleitervorrichtung 100. Die verbleibenden Teile der Auskleidungsschicht 7a werden in der Halbleitervorrichtung 200 aber von Polysilicium geformt.
  • Danach wird Silicium auf die freigelegten Teile des Halbleiterkörpers 40 durch eine epitaxiale Ablagerung bzw. epitaxiale Abscheidung aufgebracht, die zu der von den dielektrischen Stopfen 14a geformten Epitaxie-Hartmaske selektiv ist. Dies erfolgt durch selektive Epitaxie und einen Silicium-CMP-Prozess. Dementsprechend wird das Halbleitermaterial zur Epitaxie-Hartmaske 14a zurückpoliert, so dass in dem veranschaulichten senkrechten Querschnitt mindestens zwei beabstandete Epitaxialbereiche 2a, 3 mit einer senkrechten Ausdehnung geformt werden, die im Wesentlichen durch die Höhe der dielektrischen Stopfen 14a bestimmt wird, gemessen von der waagrechten Fläche 15. Die resultierende Halbleiterstruktur 200 ist in 19 veranschaulicht.
  • Das Formen der Epitaxialbereiche 2a, 3 umfasst typischerweise das Formen der Epitaxialbereiche 2a des ersten Leitfähigkeitstyps auf dem Halbleiterkörper 40 und der Epitaxialbereiche 3 eines zweiten Leitfähigkeitstyps (p-Typ) auf den Epitaxialbereichen 2a des ersten Leitfähigkeitstyps. Dementsprechend wird ein sich waagrecht erstreckender p-n-Übergang zwischen den Epitaxialbereichen 2a und 3 geformt.
  • Danach werden die dielektrischen Stopfen 14a zumindest zwischen den Epitaxialbereichen 2a, 3 entfernt, typischerweise unter Verwendung eines Oxid-Ätzprozesses. Ein kurzer isotroper Silicium-Ätzprozess wird typischerweise verwendet, um die Auskleidungsschicht 71 in einem oberen Teil der senkrechten Gräben 18, 19 zu entfernen und die Seitenwände der beabstandeten Epitaxialbereiche 2a, 3 freizulegen. Die resultierende Halbleiterstruktur 200 ist in 20 veranschaulicht.
  • Danach wird eine dünne thermisch erzeugte Oxidschicht 8 auf den Epitaxialbereichen 2a, 3 geformt. Dabei werden die verbleibenden Teile der Auskleidungsschicht 71 auch teilweise oxidiert, wie durch die Bezugszeichen 8a in 21 angezeigt. Die Teile der dünnen thermisch erzeugten Oxidschicht 8, die auf den Seitenwänden der Epitaxialbereiche 2a, 3 geformt werden, formen später typischerweise Gate-Dielektrikum-Bereiche.
  • Danach wird ein leitendes Material wie ein hochdotiertes Poly-Si aufgebracht und zurückgeätzt, um eine Gate-Elektrode 11 in jedem der Gräben 18, 19 zu formen. Die resultierende Halbleitervorrichtung 200 ist in 22 veranschaulicht.
  • Danach wird ein Isolierstopfen 6 auf jeder der Gate-Elektroden 11 geformt, zum Beispiel durch thermisch erzeugte Oxidation. Typischerweise formen der erste Halbleiterbereich 1 und die Epitaxialbereiche 2a einen Drift-Bereich, und die Epitaxialbereiche 3 formen Körperbereiche der Halbleitervorrichtung 200. Hochdotierte Bodykontaktbereiche 4 des zweiten Leitfähigkeitstyps und hochdotierte Source-Bereiche 5 des ersten Leitfähigkeitstyps werden in den Körperbereichen 3 z.B. durch Implantation geformt. Eine erste Elektrode 11 in ohmschem Kontakt mit den Bodykontaktbereichen 4 und den Source-Bereichen 5 wird auf den Körperbereichen 3 geformt. Eine zweite Elektrode 13 in ohmschem Kontakt mit dem zweiten Halbleiterbereich 2 wird auf der Rückfläche 16 geformt. Die resultierende Halbleitervorrichtung 200 ist in 23 veranschaulicht. Abhängig vom Dotierungstyp des zweiten Halbleiterbereichs 2 kann die Halbleitervorrichtung 200 auch einen MOSFET oder einen IGBT formen.
  • Die in 23 veranschaulichte Halbleitervorrichtung 200 ist ähnlich der in 9 veranschaulichten Halbleitervorrichtung 100. Die Prozesse zur Herstellung der Halbleitervorrichtungen 100, 200 haben gemeinsam, dass die Graben-Hartmaske vor dem Formen der Epitaxie-Hartmaske geformt wird, die Epitaxie-Hartmaske selbstjustierend zur Graben-Hartmaske geformt wird, und die Graben-Hartmaske selektiv zur Epitaxie-Hartmaske entfernt wird, ehe der Epitaxialbereich geformt wird. Dadurch kann die Veränderung der Millerkapazität verschiedener Gate-Elektroden klein gehalten werden. Dies verbessert die Leistungsfähigkeit der Vorrichtung, insbesondere die Schaltleistung von Leistungshalbleitervorrichtungen, die mehrere Graben-Gate-Strukturen in ihrem aktiven Bereich haben. Weiter kann die Länge der Kanalbereiche in den Körperbereichen klein gewählt werden, da die senkrechten Ausdehnungen der Epitaxialbereiche durch die Dicke der Epitaxie-Hartmaske mit geringer Veränderung definiert werden können. Dementsprechend kann der Widerstand im Durchlasszustand der Halbleitervorrichtungen 100, 200 verringert werden.
  • Die 24 bis 34 veranschaulichen ein Verfahren zum Formen einer Halbleitervorrichtung 300 gemäß mehreren Ausführungsformen in senkrechten Querschnitten. In einem ersten Prozess wird ein Wafer oder Substrat 40 mit einer waagrechten Fläche 15 und einer ersten Halbleiterschicht 1 des ersten Leitfähigkeitstyps (n-Typ) bereitgestellt. Die Halbleiterschicht 1 erstreckt sich zur waagrechten Fläche 15. Die Normalenrichtung en der ersten Fläche 15 ist im Wesentlichen parallel zur senkrechten Richtung. Eine Hartmaskenschicht 7, 14 wird auf der waagrechten Fläche 15 angeordnet. Die Hartmaskenschicht 7, 14 umfasst typischerweise eine Siliciumnitridschicht 7, die auf der waagrechten Fläche 15 angeordnet ist, und eine TEOS-Schicht 14, die auf der Siliciumnitridschicht 7 angeordnet ist. Anstelle der TEOS-Schicht 14 kann auch eine USG-Schicht auf der Siliciumnitridschicht 7 angeordnet werden. Die resultierende Halbleitervorrichtung 300 ist in 24 veranschaulicht. Die senkrechte Ausdehnung der Siliciumnitridschicht 7 wird typischerweise in einem Bereich von etwa 10 nm bis etwa 50 nm gewählt. Die senkrechte Ausdehnung der TEOS-Schicht 14 wird typischerweise in einem Bereich von etwa 300 nm bis etwa 600 nm gewählt.
  • Die Halbleitervorrichtung 300 ist typischerweise eine Leistungshalbleitervorrichtung mit einem aktiven Bereich 310 zum Führen und/oder Schalten eines Laststroms und einem Randbereich 320 mit geeigneten Feldnumverteilungsstrukturen bzw. Randabschlussstrukturen, um die Blockierfähigkeit der Halbleitervorrichtung 300 zu maximieren.
  • Danach wird die Hartmaskeschicht 7, 14 unter Verwendung einer fotolithografisch strukturierten Maske als Ätzmaske strukturiert. Dementsprechend wird eine Epitaxie-Hartmaske 7, 14, die sich von der waagrechten Fläche 15 des Halbleiterkörpers 40 zu einer weiteren waagrechten Fläche 15a erstreckt, geformt. Die resultierende Halbleitervorrichtung 300 ist in 25 nach Entfernung der fotolithografisch strukturierten Maske veranschaulicht.
  • Danach wird monokristallines Silicium auf den Halbleiterkörper 40 durch epitaxiale Ablagerung selektiv zur Epitaxie-Hartmaske 7, 14 durch selektive Epitaxie aufgebracht. Das aufgebrachte monokristalline Silicium wird zur Epitaxie-Hartmaske 7, 14 zurückpoliert, so dass im veranschaulichten senkrechten Querschnitt mehrere beabstandete Epitaxialbereiche 2a, 3 geformt sind. Dabei wird die Höhe der Epitaxialbereiche 2a, 3 durch die Höhe der Epitaxie-Hartmaske 7, 14 definiert. Die resultierende Halbleitervorrichtung 300 ist in 26 veranschaulicht.
  • Das Formen der Epitaxialbereiche 2a, 3 umfasst typischerweise das Formen von Epitaxialbereichen 2a des ersten Leitfähigkeitstyps auf dem Halbleiterkörper 40 und von Epitaxialbereichen 3 eines zweiten Leitfähigkeitstyps (p-Typ) auf den Epitaxialbereichen 2a des ersten Leitfähigkeitstyps. Dementsprechend wird ein sich waagrecht erstreckender p-n-Übergang zwischen den Epitaxialbereichen 2a, 3 geformt.
  • Danach wird die Epitaxie-Hartmaske 7, 14 teilweise selektiv zu den Epitaxialbereichen 2a, 3 entfernt, so dass im senkrechten Querschnitt die Seitenwände der Epitaxialbereiche 2a, 3 zumindest in einem oberen Teil freigelegt werden, der an den p-Typ-Halbleiterbereich 3 angrenzt, der später Körperbereiche formt. Dies erfolgt typischerweise durch ein vollständiges Entfernen der TEOS-Schicht 14 in einem Ätzprozess.
  • Danach wird eine dünne Siliciumnitridschicht 7a konform aufgebracht und anisotrop geätzt. Dabei werden die Seitenwände der Epitaxialbereiche 2a, 3 mit der Nitridschicht 7a bedeckt, und der Halbleiterkörper 40 zwischen benachbarten beabstandeten Epitaxialbereichen 2a, 3 wird typischerweise mit einem verbleibenden Teil der Siliciumnitridschicht 7 bedeckt. Das anisotrope Siliciumnitrid-Ätzen wird typischerweise so ausgeführt, dass das Siliciumnitrid über den Epitaxialbereichen 3 vollständig entfernt wird. Die resultierende Halbleitervorrichtung 300 ist in 27 veranschaulicht.
  • Danach wird ein thermisch erzeugtes Oxid 81 auf den Epitaxialbereichen 3 geformt. Das thermisch erzeugte Oxid 81 kann bei einer Temperatur von etwa 900°C so geformt werden, dass seine senkrechte Ausdehnung etwa 100 nm beträgt. Die resultierende Halbleitervorrichtung 300 ist in 28 veranschaulicht.
  • Danach wird ein weiterer anisotroper Siliciumnitrid-Ätzprozess ausgeführt, um den Halbleiterkörper 40 zwischen den beabstandeten Epitaxialbereichen 2a, 3 teilweise freizulegen. Die resultierende Halbleitervorrichtung 300 ist in 29 veranschaulicht. Wie gezeigt, wird eine Graben-Hartmaske 7a, 81 geformt. Die Graben-Hartmaske 7a, 81 umfasst eine dielektrische Schicht 7a, die im senkrechten Querschnitt jede der Seitenwände der beabstandeten Epitaxialbereiche 2a, 3 bedeckt.
  • Danach werden senkrechte Gräben 17, 18, 19 in den Halbleiterkörper 40 unter Verwendung der Graben-Hartmaske 7a, 81 als Ätzmaske geätzt. Ein Feldoxid 9 wird auf den Seitenwänden und den Bodenwänden der senkrechten Gräben 17, 18, 19 geformt. Das Feldoxid 9 wird typischerweise durch thermisch erzeugte Oxidation geformt.
  • Danach wird eine Feldplatte 12 in einem unteren Teil jedes der senkrechten Gräben 17, 18, 19 geformt. Dies kann durch Aufbringen einer leitenden Schicht, zum Beispiel einer hochdotierten Polysiliciumschicht, und Rückätzen der leitenden Schicht selektiv zu der Graben-Hartmaske 7 und zum Feldoxid 9 erfolgen.
  • Danach wird ein Isolierbereich 12a auf jeder der Feldplatten 12 geformt, zum Beispiel durch thermisch erzeugte Oxidation eines oberen Teils der rückgeätzten Polysiliciumschicht. Dabei wird eine isolierte Feldplatte in jedem der senkrechten Gräben 17, 18, 19 geformt. Die resultierende Halbleitervorrichtung 300 ist in 30 veranschaulicht.
  • Danach wird eine dielektrische Füllung 82, zum Beispiel aus TEOS oder einem HDP-Oxid, aufgebracht und in einem CMP-Prozess zurückpoliert. Die resultierende Halbleitervorrichtung 300 ist in 31 nach dem Bedecken des senkrechten Grabens 17 im Randbereich 320 mit einer Maske 142 veranschaulicht.
  • Danach wird das thermisch erzeugte Oxid 81 entfernt und die dielektrische Füllung 82 im aktiven Bereich 310 zurückgeätzt. Die resultierende Halbleitervorrichtung 300 ist in 32 nach dem Entfernen der Maske 142 veranschaulicht.
  • Danach wird ein isotropes Siliciumnitrid-Ätzen durchgeführt, um die Seitenwände der Epitaxialbereiche 2a, 3 in dem aktiven Bereich 310 freizulegen. Die resultierende Halbleitervorrichtung 300 ist in 33 veranschaulicht.
  • Danach wird eine isolierte Gate-Elektrode 11 über der isolierten Feldplatte 12 in jedem der senkrechten Gräben 18, 19 des aktiven Bereichs 310 geformt. Das Formen der isolierten Gate-Elektroden 11 umfasst typischerweise das Formen eines dünnen Gate-Dielektrikum-Bereichs 8 an den freigelegten Seitenwänden der Epitaxialbereiche 2a, 3, zum Beispiel durch thermisch erzeugte Oxidation. Darauf folgt typischerweise das Aufbringen eines leitenden Materials wie eines hochdotierten Poly-Si und das teilweise Rückätzen des leitenden Materials, um die Gate-Elektroden 11 zu formen. Dabei werden die isolierten Gate-Elektroden typischerweise so geformt, dass sie im senkrechten Querschnitt zwischen jeweiligen beabstandeten Epitaxialbereichen 2a, 3 angeordnet sind. Die resultierende Halbleitervorrichtung 300 ist in 34 veranschaulicht. Dementsprechend werden die isolierten Gate-Elektroden nur in dem aktiven Bereich 310 der Halbleitervorrichtung 300 geformt. Die in und auf dem senkrechten Graben 17 im Randbereich 320 angeordnete Struktur formt typischerweise eine Randabschlussstruktur zur Neuverteilung des elektrischen Felds bzw. elektrischen Potentials, so dass die Sperrspannung der Halbleitervorrichtung 300 aufrechterhalten wird.
  • Danach wird ein Isolierstopfen auf jeder der Gate-Elektroden 11 geformt, zum Beispiel durch thermisch erzeugte Oxidation. Typischerweise formen der erste Halbleiterbereich 1 und die Epitaxialbereiche 2a einen Drift-Bereich, und die Epitaxialbereiche 3 formen Körperbereiche der Halbleitervorrichtung 300. Hochdotierte Bodykontaktbereiche 4 des zweiten Leitfähigkeitstyps und hochdotierte Source-Bereiche 5 des ersten Leitfähigkeitstyps werden typischerweise in den Körperbereichen 3, z.B. durch Implantation geformt. Eine erste Elektrode in ohmschem Kontakt mit den Bodykontaktbereichen 4 und den Source-Bereichen 5 wird in dem Körperbereich 3 geformt. Eine zweite Elektrode in ohmschem Kontakt mit dem zweiten Halbleiterbereich wird auf der Rückfläche 16 geformt. Abhängig vom Dotierungstyp des zweiten Halbleiterbereichs kann die Halbleitervorrichtung 300 einen MOSFET oder einen IGBT formen.
  • Die 35 bis 40 veranschaulichen ein Verfahren zum Formen einer Halbleitervorrichtung 400 gemäß mehreren Ausführungsformen in senkrechten Querschnitten. In einem ersten Prozess werden ein Wafer oder Substrat 40 mit einer waagrechten Fläche 15 und eine erste Halbleiterschicht 1 des ersten Leitfähigkeitstyps (n-Typ) bereitgestellt. Die Halbleiterschicht 1 erstreckt sich zur waagrechten Fläche 15. Die Normalenrichtung en der ersten Fläche 15 ist im Wesentlichen parallel zur senkrechten Richtung. Eine Hartmaskenschicht 83, typischerweise eine Siliciumoxidschicht, ist auf der waagrechten Fläche 15 angeordnet. Die Hartmaskenschicht 83 wird typischerweise durch thermisch erzeugte Oxidation geformt und hat eine senkrechte Ausdehnung von etwa 200 nm bis etwa 500 nm. Die resultierende Halbleitervorrichtung 400 ist in 35 veranschaulicht.
  • Die Halbleitervorrichtung 400 ist typischerweise auch eine Leistungshalbleitervorrichtung mit einem aktiven Bereich 410 zum Führen und/oder Schalten eines Laststroms und mit einem Randbereich 420 mit geeigneten Feldumverteilungsstrukturen, um die Blockierfähigkeit der Halbleitervorrichtung 400 zu maximieren.
  • Danach wird die Hartmaskenschicht 83 unter Verwendung einer fotolithografisch strukturierten Maske strukturiert. Dementsprechend wird eine Epitaxie-Hartmaske 83, die sich von der waagrechten Fläche 15 des Halbleiterkörpers 40 zu einer weiteren waagrechten Fläche 15a erstreckt, geformt. Die resultierende Halbleitervorrichtung 400 ist in 36 nach dem Entfernen der fotolithografisch strukturierten Maske veranschaulicht.
  • Danach wird monokristallines Silicium durch epitaxiale Ablagerung selektiv zur Epitaxie-Hartmaske 83 durch selektive Epitaxie auf den Halbleiterkörper 40 aufgebracht. Das aufgebrachte monokristalline Silicium wird auf die Epitaxie-Hartmaske 83 zurückpoliert, so dass in dem veranschaulichten senkrechten Querschnitt mehrere beabstandete Epitaxialbereiche 2a, 3 geformt sind, die sich in senkrechter Richtung im Wesentlichen nach oben zur weiteren waagrechten Fläche 15a erstrecken. Dabei wird die Höhe der Epitaxialbereiche 2a, 3 durch die Höhe der Epitaxie-Hartmaske 83 definiert. Die resultierende Halbleitervorrichtung 400 ist in 37 veranschaulicht.
  • Das Formen der Epitaxialbereiche 2a, 3 umfasst typischerweise das Formen von Epitaxialbereichen 2a des ersten Leitfähigkeitstyps auf dem Halbleiterkörper 40 und von Epitaxialbereichen 3 eines zweiten Leitfähigkeitstyps (p-Typ) auf den Epitaxialbereichen 2a des ersten Leitfähigkeitstyps 2a. Dabei wird ein sich waagrecht erstreckender p-n-Übergang in jedem der Epitaxialbereiche 2a, 3 geformt. Die Epitaxialbereiche 2a und die Halbleiterschicht 1 formen typischerweise später einen gemeinsamen Drift-Bereich. Typischerweise formen die Epitaxialbereiche 3 später Körperbereiche.
  • Danach wird die Epitaxie-Hartmaske 83 selektiv zu den Epitaxialbereichen 2a, 3 und zum Halbleiterkörper 40 entfernt, so dass im senkrechten Querschnitt die Seitenwände der Epitaxialbereiche 2a, 3 freigelegt sind, und so dass im senkrechten Querschnitt der Halbleiterkörper 40 zwischen den Epitaxialbereichen 2a, 3 freigelegt ist. Dies erfolgt typischerweise durch vollständiges Entfernen der Epitaxie-Hartmaske 83 in einem Ätzprozess.
  • Danach wird eine dünne Siliciumnitridschicht 7a konform aufgebracht. Ein Resist 141 wird aufgebracht und zurückgeätzt, um die Teile der Siliciumnitridschicht 7a zu bedecken, die direkt auf dem Halbleiterkörper 40 angeordnet sind. Danach wird ein anisotropes Siliciumnitridätzen verwendet, um Teile der Siliciumnitridschicht 7a zu entfernen, die auf den Epitaxialbereichen 3 angeordnet sind. Die resultierende Halbleitervorrichtung 400 ist in 38 veranschaulicht.
  • Danach wird das Resist 141 entfernt, zum Beispiel verascht, und ein thermisch erzeugtes Oxid 81 wird auf den Epitaxialbereichen 3 geformt. Das thermisch erzeugte Oxid 81 kann bei einer Temperatur von etwa 900°C geformt werden. Die senkrechte Ausdehnung des thermisch erzeugten Oxids 81 kann etwa 100 nm betragen. Die resultierende Halbleitervorrichtung 400 ist in 39 veranschaulicht.
  • Danach wird ein weiteres anisotropes Siliciumnitrid-Ätzen verwendet, um die Teile der Siliciumnitridschicht 7a zu entfernen, die direkt auf dem Halbleiterkörper 40 angeordnet sind. Dadurch wird eine Graben-Hartmaske 7a, 81, die die Siliciumnitridschicht 7a und das thermisch erzeugte Oxid 81 enthält, selbstjustierend zu den Epitaxialbereichen 2a, 3 geformt. Die resultierende Halbleitervorrichtung 400 ist in 40 veranschaulicht. Die in 40 veranschaulichte Halbleitervorrichtung 400 ist ähnlich der in 29 veranschaulichten Halbleitervorrichtung 300.
  • Danach werden weitere Prozesse, wie sie für die Halbleitervorrichtung 300 unter Bezug auf die 30 bis 34 erläutert wurden, typischerweise auch für die Halbleitervorrichtung 400 durchgeführt, um einen MOSFET oder einen IGBT zu formen. Die senkrechten Gräben werden in den Halbleiterkörper 40 unter Verwendung der Graben-Hartmaske 7a, 81 als Ätzmaske geätzt. Eine Feldplatte wird in einem unteren Teil jedes der senkrechten Gräben geformt, und isolierte Gate-Elektroden werden über den senkrechten Gräben in dem aktiven Bereich 410, aber typischerweise nicht in dem Randbereich 420, geformt.
  • Die Verfahren zum Formen der Halbleitervorrichtungen 300 und 400 haben gemeinsam, dass die Graben-Hartmaske selbstjustierend zum Epitaxialbereich geformt wird, und dass die senkrechten Gräben in den Halbleiterkörper unter Verwendung der Graben-Hartmaske als Ätzmaske geätzt werden. Weiter haben die Verfahren zum Formen der Halbleitervorrichtungen 300 und 400 gemeinsam, dass die Epitaxie-Hartmaske selektiv zum Epitaxialbereich vor dem Formen der Graben-Hartmaske entfernt wird. Dadurch wird die Veränderung der Millerkapazität der Gate-Elektroden bzw. die Gate-Drain-Ladung Qgd typischerweise klein gehalten. Dies ermöglicht die Optimierung der Gestaltung der Halbleitervorrichtungen 300, 400 derart, dass die Millerkapazität ohne ungünstige Veränderung für die verschiedenen Gate-Elektroden 11 verringert wird. Dementsprechend können Schaltverluste der Halbleitervorrichtung 300, 400 verringert werden. Weiter kann die senkrechte Ausdehnung der Körperbereiche 3 vergleichsweise klein gewählt werden, zum Beispiel zwischen etwa 150 nm und 250 nm. Dies liegt an der geringen Höhenveränderung der Körperbereiche 3, die durch die Verwendung der Epitaxie-Hartmaske als ein CMP-Stopp verursacht wird, der die Höhe der Epitaxialbereiche 2a, 3 definiert. Dementsprechend kann die Länge des Kanalbereichs, der während des Vorrichtungsbetriebs geformt werden kann, vergleichsweise klein und mit einer geringen Veränderung von nur einigen wenigen nm gewählt werden. So können Durchlassverluste der Halbleitervorrichtungen 300, 400 deutlich verringert werden.
  • Raumbezogene Begriffe wie “darunter”, “unter”, "untere", “über”, “obere” und dergleichen, werden zur leichteren Beschreibung verwendet, um die Positionierung eines Elements bezüglich eines zweiten Elements zu erläutern. Diese Begriffe sollen andere Ausrichtungen der Vorrichtung zusätzlich zu anderen Ausrichtungen als die in den Figuren dargestellten umfassen. Weiter werden Begriffe wie “erste”, “zweite”, und dergleichen auch verwendet, um verschiedene Elemente, Bereiche, Abschnitte usw. zu beschreiben, und sind ebenfalls nicht einschränkend zu verstehen. Gleiche Begriffe beziehen sich in der ganzen Beschreibung auf die gleichen Elemente.
  • Wie hier verwendet, sind die Begriffe “habend”, “enthaltend”, “umfassend”, “aufweisend” und dergleichen offene Begriffe, die das Vorhandensein von angegebenen Elementen oder Merkmalen anzeigen, schließen aber zusätzliche Elemente oder Merkmale nicht aus. Die Artikel "ein" und “der/die/das” sollen sowohl den Plural als auch den Singular enthalten, wenn nicht ausdrücklich anders angegeben.

Claims (25)

  1. Verfahren zur Herstellung einer Halbleitervorrichtung, das Folgendes aufweist: Bereitstellen eines Halbleiterkörpers (40) mit einer waagrechten Fläche (15); Formen einer Epitaxie-Hartmaske auf der waagrechten Fläche (15); Formen zweier Epitaxialbereiche (2a, 3) durch selektive Epitaxie auf der waagrechten Fläche (15) bezüglich der Epitaxie-Hartmaske, so dass die zwei Epitaxialbereiche (2a, 3) durch die Epitaxie-Hartmaske voneinander beabstandet sind; Formen eines senkrechten Grabens (18, 19) von der waagrechten Fläche (15) in den Halbleiterkörper (40); Formen einer isolierten Feldplatte (12) in einem unteren Teil des senkrechten Grabens (18, 19), umfassend das Formen eines Feldoxids (9) auf einer Seitenwand und einer Bodenwand des senkrechten Grabens (18, 19); und Formen einer isolierten Gate-Elektrode (11) über der isolierten Feldplatte (12), wobei sich das Feldoxid (9) in einer senkrechten Richtung bis zu den Epitaxialbereichen (2a, 3) erstreckt.
  2. Verfahren nach Anspruch 1, das weiter das Polieren der Epitaxialbereiche (2a, 3) durch einen chemisch-mechanischen Polierprozess enthält, der auf der Epitaxie-Hartmaske stoppt.
  3. Verfahren nach Anspruch 1 oder 2, wobei die Epitaxie-Hartmaske eine senkrechte Ausdehnung von etwa 300 nm bis etwa 600 nm hat.
  4. Verfahren nach einem der vorhergehenden Ansprüche, wobei der Halbleiterkörper (40) in einem oberen Teil, der sich bis zur waagrechten Fläche (15) erstreckt, einen ersten Leitfähigkeitstyp aufweist, und wobei das Formen der Epitaxialbereiche das Formen eines Epitaxialbereichs (2a, 3) des ersten Leitfähigkeitstyps auf dem Halbleiterkörper (40) und eines Epitaxialbereichs (2a, 3) eines zweiten Leitfähigkeitstyps auf dem Epitaxialbereich (2a, 3) des ersten Leitfähigkeitstyps umfasst.
  5. Verfahren nach einem der vorhergehenden Ansprüche, das weiter das Formen einer Graben-Hartmaske aufweist, die zu den Epitaxialbereichen (2a, 3) selbstjustierend ist, und wobei das Formen eines senkrechten Grabens (18, 19) das Ätzen in den Halbleiterkörper (40) durch die Graben-Hartmaske aufweist.
  6. Verfahren nach Anspruch 5, das weiter das Entfernen der Epitaxie-Hartmaske selektiv zu den Epitaxialbereichen (2a, 3) vor dem Formen der Graben-Hartmaske aufweist.
  7. Verfahren nach einem der Ansprüche 1 bis 4, das weiter Folgendes umfasst: Formen einer Graben-Hartmaske vor dem Formen der Epitaxie-Hartmaske, wobei die Epitaxie-Hartmaske selbstjustierend zur Graben-Hartmaske geformt wird; und Entfernen der Graben-Hartmaske selektiv zur Epitaxie-Hartmaske vor dem Formen der Epitaxialbereiche.
  8. Verfahren nach einem der vorhergehenden Ansprüche, wobei die Epitaxie-Hartmaske eine thermisch erzeugte Oxidschicht, eine TEOS-Schicht, eine nicht dotierte Silikatglasschicht, eine hochdichte Plasmaoxidschicht und / oder eine dotierte Oxidschicht aufweist.
  9. Verfahren zur Herstellung einer Halbleitervorrichtung, das Folgendes aufweist: Bereitstellen eines Halbleiterkörpers (40) mit einer waagrechten Fläche (15); Formen einer Epitaxie-Hartmaske auf der waagrechten Fläche (15); Aufbringen eines Halbleitermaterials auf den Halbleiterkörper (40) durch epitaxiale Abscheidung mittels selektiver Epitaxie selektiv zur Epitaxie-Hartmaske, so dass in einem senkrechten Querschnitt mindestens zwei beabstandete Epitaxialbereiche geformt werden; Entfernen der Epitaxie-Hartmaske selektiv zum Halbleitermaterial, so dass im senkrechten Querschnitt die Seitenwände der mindestens zwei beabstandeten Epitaxialbereiche freigelegt werden; Formen einer Graben-Hartmaske, umfassend das Formen einer dielektrischen Schicht, so dass im senkrechten Querschnitt jede der Seitenwände der mindestens zwei beabstandeten Epitaxialbereiche von der dielektrischen Schicht bedeckt wird; Ätzen eines senkrechten Grabens (18, 19) in den Halbleiterkörper (40) unter Verwendung der Graben-Hartmaske als Ätzmaske; und Formen einer isolierten Gate-Elektrode (11), die im senkrechten Querschnitt zwischen den mindestens zwei beabstandeten Epitaxialbereichen angeordnet ist.
  10. Verfahren nach Anspruch 9, das weiter das Polieren des Halbleitermaterials zurück zur Epitaxie-Hartmaske umfasst.
  11. Verfahren nach Anspruch 9 oder 10, wobei das Formen der Epitaxie-Hartmaske Folgendes umfasst: Formen einer thermisch erzeugten Oxidschicht; und / oder Aufbringen einer Nitridschicht und Aufbringen einer TEOS-Schicht.
  12. Verfahren nach einem der Ansprüche 9 bis 11, das weiter das Formen einer isolierten Feldplatte (12) in einem unteren Teil des senkrechten Grabens (18, 19) umfasst.
  13. Verfahren nach einem der Ansprüche 9 bis 12, wobei die Halbleitervorrichtung einen aktiven Bereich und einen Randbereich aufweist, wobei das Verfahren weiter Folgendes umfasst: Formen einer Vielzahl von senkrechten Gräben (18, 19) in dem aktiven Bereich und mindestens eines senkrechten Grabens (17) im Randbereich; und Formen einer isolierten Gate-Elektrode (11) nur im aktiven Bereich.
  14. Verfahren zur Herstellung einer Halbleitervorrichtung, das Folgendes umfasst: Bereitstellen eines Halbleiterkörpers (40) mit einer waagrechten Fläche (15); Formen einer Epitaxie-Hartmaske auf der waagrechten Fläche (15) durch thermisch erzeugte Oxidation und Fotolithographie; Aufbringen eines Halbleitermaterials auf den Halbleiterkörper (40) durch epitaxiale Abscheidung mittels selektiver Epitaxie selektiv zur Epitaxie-Hartmaske, so dass in einem senkrechten Querschnitt mindestens zwei beabstandete Epitaxialbereiche geformt werden; Entfernen der Epitaxie-Hartmaske selektiv zum Halbleitermaterial, so dass im senkrechten Querschnitt die Seitenwände der mindestens zwei beabstandeten Epitaxialbereiche freigelegt werden; Formen einer Graben-Hartmaske, umfassend das Formen einer dielektrischen Schicht, so dass im senkrechten Querschnitt jede der Seitenwände der mindestens zwei beabstandeten Epitaxialbereiche von der dielektrischen Schicht bedeckt wird; Ätzen eines senkrechten Grabens (18, 19) in den Halbleiterkörper (40) unter Verwendung der Graben-Hartmaske als Ätzmaske; Formen einer Feldplatte (12) in einem unteren Teil des senkrechten Grabens; und Formen einer isolierten Gate-Elektrode (11), die im senkrechten Querschnitt zwischen den mindestens zwei beabstandeten Epitaxialbereichen und über der Feldplatte (12) angeordnet ist.
  15. Verfahren nach Anspruch 14, wobei die Epitaxie-Hartmaske eine senkrechte Ausdehnung von etwa 300 nm bis etwa 500 nm hat.
  16. Verfahren nach Anspruch 13 oder 14, wobei die Halbleitervorrichtung einen aktiven Bereich und einen Randbereich aufweist, wobei das Verfahren weiter Folgendes umfasst: Formen einer Vielzahl von senkrechten Gräben (18, 19) im aktiven Bereich und mindestens eines senkrechten Grabens (7) im Randbereich; und Formen von isolierten Gate-Elektroden (11) nur im aktiven Bereich.
  17. Verfahren zur Herstellung einer Feldeffekthalbleitervorrichtung, das Folgendes umfasst: Bereitstellen eines Halbleiterkörpers (40) mit einer waagrechten Fläche (15); Formen einer Graben-Hartmaske auf der waagrechten Fläche (15) und eines senkrechten Grabens (18, 19) im Halbleiterkörper (40) selbstjustierend zur Graben-Hartmaske; Formen einer isolierten Feldplatte (12) in einem unteren Teil des senkrechten Grabens; Formen einer Epitaxie-Hartmaske, die mit der Graben-Hartmaske selbstjustierend ist; Entfernen der Graben-Hartmaske selektiv zur Epitaxie-Hartmaske, um den Halbleiterkörper (40) teilweise freizulegen; Aufbringen eines Halbleitermaterials auf den Halbleiterkörper (40) durch epitaxiale Abscheidung mittels selektiver Epitaxie selektiv zur Epitaxie-Hartmaske, so dass in einem senkrechten Querschnitt mindestens zwei beabstandete Epitaxialbereiche geformt werden; Entfernen der Epitaxie-Hartmaske, so dass im senkrechten Querschnitt die Seitenwände der mindestens zwei beabstandeten Epitaxialbereiche freigelegt werden; und Formen einer isolierten Gate-Elektrode (11), die im senkrechten Querschnitt zwischen den mindestens zwei beabstandeten Epitaxialbereichen angeordnet ist.
  18. Verfahren nach Anspruch 17, wobei das Formen der Epitaxie-Hartmaske das Formen eines dielektrischen Stopfens (14a) im senkrechten Graben (18, 19) umfasst, derart, dass der dielektrische Stopfen (14a) sich über die waagrechte Fläche (15) hinaus erstreckt.
  19. Verfahren nach Anspruch 18, das weiter das Formen einer amorphen Siliciumschicht mindestens zwischen dem dielektrischen Stopfen (14a) und dem Halbleiterkörper (40) umfasst.
  20. Verfahren nach einem der Ansprüche 17 bis 19, wobei das Formen der Hartmaske und des senkrechten Grabens (18, 19) das Aufbringen einer Nitridschicht umfasst.
  21. Verfahren nach einem der Ansprüche 17 bis 20, wobei das Formen der isolierten Feldplatte (12) Folgendes umfasst: Isolieren von Wänden des senkrechten Grabens; Aufbringen einer leitenden Schicht; und Rückätzen der leitenden Schicht selektiv zur Graben-Hartmaske.
  22. Verfahren nach Anspruch 21, das Folgendes umfasst: Bedecken der Graben-Hartmaske und eines oberen Teils der isolierten Seitenwände mit einer weiteren Nitridschicht; Bedecken der Graben-Hartmaske und eines oberen Teils der isolierten Seitenwände mit einer amorphen Siliciumschicht; Aufbringen einer TEOS-Schicht; Aufbringen einer nicht dotierten Silikatglasschicht; und / oder Formen einer flachen waagrechten Fläche (15a) über der waagrechten Fläche (15) durch einen chemisch-mechanischen Polierprozess, der auf der Graben-Hartmaske stoppt.
  23. Verfahren zur Herstellung einer Feldeffekthalbleitervorrichtung, das Folgendes aufweist: das Bereitstellen eines Halbleiterkörpers (40) mit einer waagrechten Fläche (15) und einer Hartmasken-Schicht auf der waagrechten Fläche (15); Formen eines senkrechten Grabens (18, 19) in der Hartmasken-Schicht und dem Halbleiterkörper (40); Formen eines Feldoxids auf einer Seitenwand und einer Bodenwand des senkrechten Grabens; Formen einer Feldplatte (12) in einem unteren Teil des senkrechten Grabens (18, 19); Formen einer Auskleidungsschicht, die mindestens die Graben-Hartmaske und einen oberen Teil des Feldoxids bedeckt; Formen eines dielektrischen Stopfens (14a) in einem oberen Teil des senkrechten Grabens, wobei der dielektrische Stopfen (14a) sich über die waagrechte Fläche (15) hinaus erstreckt; Entfernen der Graben-Hartmaske, um den Halbleiterkörper (40) teilweise freizulegen; Aufbringen eines Halbleitermaterials auf den Halbleiterkörper (40) durch epitaxiale Abscheidung selektiv zum dielektrischen Stopfen (14a) durch selektive Epitaxie, so dass in einem senkrechten Querschnitt mindestens zwei beabstandete Epitaxialbereiche geformt werden; Freilegen in dem senkrechten Querschnitt von Seitenwänden der mindestens zwei beabstandeten Epitaxialbereiche durch Entfernen des dielektrischen Stopfens (14a) mindestens zwischen den mindestens zwei beabstandeten Epitaxialbereichen.
  24. Verfahren nach Anspruch 23, wobei die Graben-Hartmaske einen Stapel von dielektrischen Schichten umfasst.
  25. Verfahren nach Anspruch 23 oder 24, wobei die Auskleidungsschicht eine amorphe Siliciumschicht umfasst.
DE102012100234.7A 2011-01-13 2012-01-12 Verfahren zur Herstellung einer Halbleitervorrichtung Active DE102012100234B4 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US13/005,694 US8313995B2 (en) 2011-01-13 2011-01-13 Method for manufacturing a semiconductor device
US13/005,694 2011-01-13

Publications (2)

Publication Number Publication Date
DE102012100234A1 DE102012100234A1 (de) 2012-07-19
DE102012100234B4 true DE102012100234B4 (de) 2014-09-11

Family

ID=46491095

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102012100234.7A Active DE102012100234B4 (de) 2011-01-13 2012-01-12 Verfahren zur Herstellung einer Halbleitervorrichtung

Country Status (3)

Country Link
US (2) US8313995B2 (de)
CN (1) CN103094121B (de)
DE (1) DE102012100234B4 (de)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8610235B2 (en) * 2011-09-22 2013-12-17 Alpha And Omega Semiconductor Incorporated Trench MOSFET with integrated Schottky barrier diode
US9082746B2 (en) * 2012-01-16 2015-07-14 Infineon Technologies Austria Ag Method for forming self-aligned trench contacts of semiconductor components and a semiconductor component
US8765609B2 (en) 2012-07-25 2014-07-01 Power Integrations, Inc. Deposit/etch for tapered oxide
JP2014056913A (ja) 2012-09-12 2014-03-27 Sumitomo Electric Ind Ltd 炭化珪素半導体装置
JP5811973B2 (ja) 2012-09-12 2015-11-11 住友電気工業株式会社 炭化珪素半導体装置の製造方法
CN105390433A (zh) * 2014-09-05 2016-03-09 中国科学院微电子研究所 半导体器件制造方法
DE102015202764B4 (de) * 2015-02-16 2018-05-30 Infineon Technologies Austria Ag Verfahren zur Herstellung einer Graben-Halbleitervorrichtung mit einem Isolierblock in einem Halbleitergraben und Halbleitervorrichtung
DE102016104327B4 (de) * 2016-03-09 2023-12-28 Infineon Technologies Austria Ag Verfahren zum Herstellen einer Halbleitervorrichtung
CN113451395B (zh) * 2020-03-27 2023-01-24 长鑫存储技术有限公司 半导体结构及其形成方法
CN117637597B (zh) * 2024-01-26 2024-04-09 合肥晶合集成电路股份有限公司 一种半导体结构的制作方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102005041108B3 (de) * 2005-08-30 2007-05-31 Infineon Technologies Ag Verfahren zur Herstellung eines Trench-Transistors und Trench-Transistor

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5858830A (en) * 1997-06-12 1999-01-12 Taiwan Semiconductor Manufacturing Company, Ltd. Method of making dual isolation regions for logic and embedded memory devices
US5998833A (en) * 1998-10-26 1999-12-07 North Carolina State University Power semiconductor devices having improved high frequency switching and breakdown characteristics
KR100399583B1 (ko) * 1999-11-29 2003-09-26 한국전자통신연구원 자기 정렬 기술을 이용한 트렌치 게이트 전력 소자 제조방법
US7345342B2 (en) * 2001-01-30 2008-03-18 Fairchild Semiconductor Corporation Power semiconductor devices and methods of manufacture
US6635544B2 (en) * 2001-09-07 2003-10-21 Power Intergrations, Inc. Method of fabricating a high-voltage transistor with a multi-layered extended drain structure
TW564519B (en) * 2002-10-21 2003-12-01 Nanya Technology Corp Process for forming shallow trench isolation (STI) with corner protection layer
US6984553B2 (en) * 2003-03-12 2006-01-10 Macronix International Co., Ltd. Method for forming shallow trench isolation with control of bird beak
WO2005065385A2 (en) * 2003-12-30 2005-07-21 Fairchild Semiconductor Corporation Power semiconductor devices and methods of manufacture
US7268058B2 (en) * 2004-01-16 2007-09-11 Intel Corporation Tri-gate transistors and methods to fabricate same
US7767527B2 (en) * 2004-09-30 2010-08-03 Infineon Technologies Ag Method for producing a vertical transistor component
US7265415B2 (en) 2004-10-08 2007-09-04 Fairchild Semiconductor Corporation MOS-gated transistor with reduced miller capacitance
US7566622B2 (en) * 2005-07-06 2009-07-28 International Rectifier Corporation Early contact, high cell density process
US7598517B2 (en) * 2006-08-25 2009-10-06 Freescale Semiconductor, Inc. Superjunction trench device and method
KR100854501B1 (ko) * 2007-02-23 2008-08-26 삼성전자주식회사 리세스 채널 영역을 갖는 모스 트랜지스터 및 그 제조방법
US9000550B2 (en) * 2008-09-08 2015-04-07 Semiconductor Components Industries, Llc Semiconductor component and method of manufacture

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102005041108B3 (de) * 2005-08-30 2007-05-31 Infineon Technologies Ag Verfahren zur Herstellung eines Trench-Transistors und Trench-Transistor

Also Published As

Publication number Publication date
US8313995B2 (en) 2012-11-20
CN103094121B (zh) 2016-03-16
DE102012100234A1 (de) 2012-07-19
US9806187B2 (en) 2017-10-31
CN103094121A (zh) 2013-05-08
US20120184095A1 (en) 2012-07-19
US20130040443A1 (en) 2013-02-14

Similar Documents

Publication Publication Date Title
DE102012100234B4 (de) Verfahren zur Herstellung einer Halbleitervorrichtung
DE102009047786B4 (de) Halbleiterbauelemente, Leistungshalbleiterbauelemente und Verfahren zum Ausbilden von Halbleiterbauelementen
DE102013103099B4 (de) Feldeffekt-Halbleitervorrichtung mit verringerten Spannungen und Verfahren zu ihrer Herstellung
DE102011052731B4 (de) Verfahren zum Bilden einer Feldeffekt-Leistungshalbleitervorrichtung und Feldeffekt-Halbleitervorrichtung mit einer integrierten Polydiode
DE102011056157B4 (de) Verfahren zur Herstellung eines Halbleiterbauteils und Halbleiterbauteile mit isolierten Halbleitermesas
DE102012110133B4 (de) Ein Halbleiterbauelement mit einem Durchkontakt und Herstellungsverfahren dafür
DE102012113110B4 (de) Integrierte Halbleitervorrichtung mit Heteroübergang und Verfahren zur Erzeugung einer integrierten Halbleitervorrichtung mit Heteroübergang
DE102014101937A1 (de) Verfahren zum Herstellen einer Superübergang-Halbleitervorrichtung und Halbleitervorrichtung
DE102012103369B4 (de) Ein Verfahren zum Ausbilden eines Halbleiterbauelements und ein Halbleiterbauelement
DE102013109654A1 (de) Feldeffekt-Halbleiterbauelement und Verfahren zu seiner Herstellung
DE102016107714B4 (de) Halbleitervorrichtung mit einer Transistorzelle, die einen Sourcekontakt in einem Graben umfasst, Verfahren zum Herstellen der Halbleitervorrichtung und integrierte Schaltung
DE102012107326A1 (de) Ein Halbleiterbauelement und ein Verfahren zum Ausbilden eines Halbleiterbauelements
DE102014113946A1 (de) Integrierte Schaltung und Verfahren zum Herstellen einer integrierten Schaltung
DE102014108309A1 (de) Verfahren zum Herstellen einer Halbleitervorrichtung mit ausgerichteten Kontaktstöpseln und Halbleitervorrichtung
DE102015105679B4 (de) Halbleitervorrichtung, integrierte schaltung und verfahren zum herstellen der halbleitervorrichtung
DE102017102127A1 (de) Verfahren zum Herstellen von Halbleitervorrichtungen unter Verwendung einer Epitaxie und Halbleitervorrichtungen mit einer lateralen Struktur
DE102016226237A1 (de) Siliziumcarbid-halbleitervorrichtung und verfahren zum herstellen einer siliziumcarbid-halbleitervorrichtung
DE102014114897A1 (de) Verfahren zum Fertigen eines vertikalen Halbleiterbauelements und vertikales Halbleiterbauelement
DE102014107172A1 (de) Halbleitervorrichtung und herstellungsverfahren dafür
DE102013100422A1 (de) Verfahren zum Bilden von selbstjustierenden Grabenkontakten von Halbleiterkomponenten und Halbleiterkomponente
DE102014119603A1 (de) Verfahren zum herstellen einer halbleitervorrichtung und halbleitervorrichtung
DE102013111375A1 (de) Transistorbauelement und verfahren zum herstellen einestransistorbauelements
DE102016101545B4 (de) Verfahren zum herstellen einer halbleitervorrichtung mit silicidschichten und eine halbleitervorrichtung
DE102014116625B4 (de) Vertikale Halbleitervorrichtung und Verfahren für deren Herstellung
DE102013112646A1 (de) Verfahren für die spannungsreduzierte Herstellung von Halbleiterbauelementen

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R016 Response to examination communication
R016 Response to examination communication
R018 Grant decision by examination section/examining division
R020 Patent grant now final
R082 Change of representative