DE102017102127A1 - Verfahren zum Herstellen von Halbleitervorrichtungen unter Verwendung einer Epitaxie und Halbleitervorrichtungen mit einer lateralen Struktur - Google Patents

Verfahren zum Herstellen von Halbleitervorrichtungen unter Verwendung einer Epitaxie und Halbleitervorrichtungen mit einer lateralen Struktur Download PDF

Info

Publication number
DE102017102127A1
DE102017102127A1 DE102017102127.2A DE102017102127A DE102017102127A1 DE 102017102127 A1 DE102017102127 A1 DE 102017102127A1 DE 102017102127 A DE102017102127 A DE 102017102127A DE 102017102127 A1 DE102017102127 A1 DE 102017102127A1
Authority
DE
Germany
Prior art keywords
semiconductor
lateral
epitaxial
semiconductor substrate
epitaxy
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE102017102127.2A
Other languages
English (en)
Other versions
DE102017102127B4 (de
Inventor
Frank Hille
Daniel Schlögl
Hans-Joachim Schulze
Andre Brockmeier
Francisco Javier Santos Rodriguez
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Priority to DE102017102127.2A priority Critical patent/DE102017102127B4/de
Priority to US15/885,340 priority patent/US10276656B2/en
Priority to CN201810111658.8A priority patent/CN108389787B/zh
Publication of DE102017102127A1 publication Critical patent/DE102017102127A1/de
Application granted granted Critical
Publication of DE102017102127B4 publication Critical patent/DE102017102127B4/de
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0638—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for preventing surface leakage due to surface inversion layer, e.g. with channel stopper
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02634—Homoepitaxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/22—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/22—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities
    • H01L21/2205—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities from the substrate during epitaxy, e.g. autodoping; Preventing or using autodoping
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/22—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities
    • H01L21/225—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities using diffusion into or out of a solid from or into a solid phase, e.g. a doped oxide layer
    • H01L21/2251—Diffusion into or out of group IV semiconductors
    • H01L21/2252—Diffusion into or out of group IV semiconductors using predeposition of impurities into the semiconductor surface, e.g. from a gaseous phase
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30604—Chemical etching
    • H01L21/30608—Anisotropic liquid etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/7806—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices involving the separation of the active layers from a substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/782—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, each consisting of a single circuit element
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • H01L29/0661—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body specially adapted for altering the breakdown voltage by removing semiconductor material at, or in the neighbourhood of, a reverse biased junction, e.g. by bevelling, moat etching, depletion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/36—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the concentration or distribution of impurities in the bulk material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66234—Bipolar junction transistors [BJT]
    • H01L29/66325—Bipolar junction transistors [BJT] controlled by field-effect, e.g. insulated gate bipolar transistors [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66234—Bipolar junction transistors [BJT]
    • H01L29/66325—Bipolar junction transistors [BJT] controlled by field-effect, e.g. insulated gate bipolar transistors [IGBT]
    • H01L29/66333—Vertical insulated gate bipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/66712—Vertical DMOS transistors, i.e. VDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7811—Vertical DMOS transistors, i.e. VDMOS transistors with an edge termination structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/8611—Planar PN junction diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02378—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/02428—Structure
    • H01L21/0243—Surface structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02529—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02658—Pretreatments
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic System
    • H01L29/167—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic System further characterised by the doping material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66363—Thyristors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/74—Thyristor-type devices, e.g. having four-zone regenerative action

Abstract

Epitaxietröge werden in einem Halbleitersubstrat gebildet, wobei ein Matrixabschnitt des Halbleitersubstrats die Epitaxietröge lateral trennt und ein erstes Halbleitermaterial aufweist. Kristalline Epitaxiegebiete eines zweiten Halbleitermaterials werden in den Epitaxietrögen gebildet, wobei das zweite Halbleitermaterial sich von dem ersten Halbleitermaterial in Porosität und/oder Verunreinigungsgehalt unterscheidet. Aus den Epitaxiegebieten werden zumindest Hauptkörperbereiche von Halbleiterkörpern der Halbleitervorrichtungen gebildet.

Description

  • HINTERGRUND
  • Ein Ausbilden von Halbleitervorrichtungen, z.B. Leistungshalbleitervorrichtungen, die Leistungshalbleiterdioden, IGFETs (Feldeffekttransistoren mit isoliertem Gate) und IGBTs (Bipolartransistoren mit isoliertem Gate) umfassen, beinhaltet eine Ausbildung halbleitender Elemente in einem Halbleiterwafer und ein anschließendes Trennen einzelner Halbleiterdies von Halbleitervorrichtungen von dem Wafer durch einen Trennprozess, z.B. Zerteilen, Ätzen, Sägen oder Brechen. Der Trennprozess kann ein Halbleiterkristallgitter entlang lateralen Oberflächen der Halbleiterdies, die durch den Trennprozess freigelegt werden, nachteilig beeinflussen. Randstrukturen wie etwa Chipping-Stopper, Glasrahmen und Passivierungsschichten schützen typischerweise die Halbleiterdies gegen Absplittern, gegen eine Kristallschädigung, die sich von der lateralen Oberfläche aus ausbreitet, z.B. Bruchebenen, die sich in Hochtemperaturbehandlungen ausdehnen, und gegen Verunreinigungen, die durch die lateralen Oberflächen in den Halbleiterkörper eintreten. Zusätzlich oder alternativ dazu zielen Abschlussstrukturen, die leitfähige, dielektrische und/oder halbleitende Gebiete in einem Abschlussgebiet des Halbleiterdie umfassen, darauf ab, die laterale Oberfläche von elektrischen Feldern freizuhalten, so dass Gitterdefekte und Verunreinigungen, die entlang der lateralen Oberfläche vorhanden sind, keine oder nur eine geringe Auswirkung auf die Vorrichtungseigenschaften haben.
  • Es ist wünschenswert, die Auswirkung eines Zerteilens und von Randeffekten auf die elektrischen Eigenschaften von Halbleitervorrichtungen ohne großen Aufwand zu reduzieren.
  • ZUSAMMENFASSUNG
  • Die Aufgabe wird mit einem Gegenstand der unabhängigen Ansprüche gelöst. Abhängige Ansprüche betreffen weitere Ausführungsformen.
  • Die vorliegende Offenbarung, die ein Verfahren zum Herstellen von Halbleitervorrichtungen betrifft, umfasst ein Ausbilden von Epitaxietrögen in einem Halbleitersubstrat, wobei ein Matrixabschnitt des Halbleitersubstrats die Epitaxietröge lateral trennt. Der Matrixabschnitt umfasst ein erstes Halbleitermaterial. Kristalline Epitaxiegebiete eines zweiten Halbleitermaterials werden in den Epitaxietrögen gebildet, wobei das zweite Halbleitermaterial sich von dem ersten Halbleitermaterial in Porosität und/oder Verunreinigungsgehalt unterscheidet. Aus den Epitaxiegebieten werden Hauptkörperbereiche von Halbleiterkörpern der Halbleitervorrichtungen gebildet.
  • Die vorliegende Offenbarung betrifft ferner eine Halbleitervorrichtung, die eine dotierte Hauptstruktur in einem Halbleiterkörper enthält. Die dotierte Hauptstruktur bildet einen ersten pn-Übergang mit einer Anoden/Bodywanne an einer Vorderseite, die durch eine erste Oberfläche des Halbleiterkörpers definiert ist. Die dotierte Hauptstruktur umfasst ferner eine dotierte Elektrodenschicht, die direkt an eine zweite Oberfläche grenzt, die der ersten Oberfläche gegenüberliegt. Eine laterale Struktur grenzt direkt an die Hauptstruktur und eine laterale Oberfläche, welche die ersten und zweiten Oberflächen verbindet. In zumindest einem Bereich der lateralen Struktur nimmt eine Konzentration von zumindest einer Verunreinigung mit zunehmender Distanz zur lateralen Oberfläche ab. Eine Distanz zwischen der lateralen Oberfläche und einer Oberfläche gleicher Konzentration der zumindest einen Verunreinigung ist einheitlich oder nimmt mit zunehmender Distanz zur ersten Oberfläche um nicht mehr als 20 Mikrometer zu.
  • Der Fachmann wird zusätzliche Merkmale und Vorteile nach Lesen der folgenden Detailbeschreibung und Betrachten der begleitenden Zeichnungen erkennen.
  • Figurenliste
  • Die beigefügten Zeichnungen sind beigeschlossen, um ein weiteres Verständnis der Ausführungsformen zu liefern, und sie sind in diese Beschreibung einbezogen und bilden einen Teil von ihr. Die Zeichnungen veranschaulichen Ausführungsformen der vorliegenden Offenbarung und dienen zusammen mit der Beschreibung zum Erläutern der Prinzipien der Ausführungsformen. Andere Ausführungsformen und beabsichtigte Vorteile werden sofort gewürdigt, da sie unter Hinweis auf die folgende Detailbeschreibung besser verstanden werden.
    • 1A ist eine schematische perspektivische Ansicht eines Bereichs eines Halbleitersubstrats zum Veranschaulichen eines Verfahrens zum Herstellen von Halbleitervorrichtungen durch Ausbilden von Halbleiterkörpern der Halbleitervorrichtungen in Epitaxietrögen des Halbleitersubstrats gemäß einer Ausführungsform, nach einem Ausbilden der Epitaxietröge.
    • 1B ist eine schematische perspektivische Ansicht des Halbleitersubstratbereichs von FIG. 1A, nach einem Ausbilden von Epitaxiegebieten in den Epitaxietrögen.
    • 1C ist eine schematische perspektivische Ansicht des Halbleitersubstratbereichs von 1B nach einem Ausbilden von Halbleiterkörpern von Halbleitervorrichtungen aus den Epitaxiegebieten.
    • 1D ist eine schematische perspektivische Ansicht eines Halbleiterkörpers, der durch Zerteilen aus dem Halbleitersubstratbereich von 1C erhalten wird.
    • 2A ist eine schematische Draufsicht eines Halbleitersubstrats zum Veranschaulichen eines Verfahrens zum Herstellen von Halbleitervorrichtungen gemäß einer Ausführungsform unter Verwendung eines anisotropen Nassätzens zum Ausbilden von Epitaxietrögen, nach einem Ausbilden einer Ätzmaske.
    • 2B ist eine schematische vertikale Querschnittsansicht des Halbleitersubstratbereichs von 2A entlang einer Linie B-B.
    • 2C ist eine schematische Draufsicht des Halbleitersubstratbereichs von FIG. 2A, nach einem Ausbilden von Epitaxietrögen.
    • 2D ist eine schematische vertikale Querschnittsansicht des Halbleitersubstratbereichs von 2C entlang einer Linie D-D.
    • 2E ist eine schematische Draufsicht des Halbleitersubstratbereichs von FIG. 2C, nach einem Entfernen unterschnittener Abschnitte der Ätzmaske.
    • 2F ist eine schematische vertikale Querschnittsansicht des Halbleitersubstratbereichs von 2E entlang einer Linie F-F.
    • 2G ist eine schematische Draufsicht des Halbleitersubstratbereichs von FIG. 2E, nach einer Epitaxie in den Epitaxietrögen.
    • 2H ist eine schematische vertikale Querschnittsansicht des Halbleitersubstratbereichs von 2G entlang einer Linie H-H.
    • 2I ist eine schematische Draufsicht des Halbleitersubstratbereichs von FIG. 2G, nach einem Entfernen der Ätzmaske.
    • 2J ist eine schematische vertikale Querschnittsansicht des Halbleitersubstratbereichs von 2I entlang einer Linie J-J.
    • 2K ist eine schematische vertikale Querschnittsansicht des Halbleitersubstratbereichs von FIG. 2J, nach einem Planarisieren des durch Epitaxie abgeschiedenen Materials.
    • 2L ist eine schematische Draufsicht von Zerteilungsstraßen in dem Halbleitersubstratbereich von 2K.
    • 3A ist eine schematische Draufsicht eines Halbleitersubstratbereichs gemäß einer Ausführungsform, die eine epitaktische Überfüllung von Epitaxietrögen einschließt, nach einem Überwachsen der Ätzmaske.
    • 3B ist eine schematische vertikale Querschnittsansicht des Halbleitersubstratbereichs von 3A entlang einer Linie B-B.
    • 3C ist eine schematische Draufsicht des Halbleitersubstratbereichs von FIG. 3A, nach einem Planarisierprozess unter Verwendung der Ätzmaske als Ätzstopp.
    • 3D ist eine schematische vertikale Querschnittsansicht des Halbleitersubstratbereichs von 3C entlang einer Linie D-D.
    • 4A ist eine schematische vertikale Querschnittsansicht eines Bereichs eines Halbleitersubstrats zum Veranschaulichen eines Verfahrens zum Herstellen von Halbleitervorrichtungen gemäß einer Ausführungsform unter Bezugnahme auf eine laterale Diffusion von Verunreinigungen in laterale Randabschnitte von Epitaxiegebieten, nach einem Ausbilden von Epitaxietrögen.
    • 4B ist eine schematische vertikale Querschnittsansicht des Halbleitersubstratbereichs von FIG. 4A, nach einer Diffusion der Verunreinigungen in laterale Randabschnitte der Epitaxiegebiete.
    • 5A ist eine schematische vertikale Querschnittsansicht eines Bereichs eines Halbleitersubstrats zum Veranschaulichen eines Verfahrens zum Herstellen von Halbleitervorrichtungen gemäß einer Ausführungsform, das eine Implantation von Verunreinigungen in Rippen-Seitenwandabschnitte eines Matrixabschnitts eines Halbleitersubstrats einschließt, nach einem Implantieren der Verunreinigungen.
    • 5B ist eine schematische vertikale Querschnittsansicht des Halbleitersubstratbereichs von FIG. 5A, nach einer Diffusion der Verunreinigungen in laterale Randabschnitte der Epitaxiegebiete.
    • 6A ist eine schematische vertikale Querschnittsansicht eines Bereichs eines Halbleitersubstrats zum Veranschaulichen eines Verfahrens zum Herstellen von Halbleitervorrichtungen gemäß einer Ausführungsform, das eine Diffusion von Dotierstoffen aus dem Matrixabschnitt in die Epitaxiegebiete umfasst.
    • 6B ist eine schematische vertikale Querschnittsansicht des Halbleitersubstratbereichs von FIG. 6A, nach einem Ausbilden von Halbleiterkörpern von Halbleitervorrichtungen in den Epitaxiegebieten.
    • 6C ist eine schematische vertikale Querschnittsansicht eines Halbleiterkörpers, der aus dem Halbleitersubstrat von 6B durch einen den kompletten Matrixabschnitt entfernenden Trennprozess erhalten wird.
    • 6D ist eine schematische vertikale Querschnittsansicht des Halbleiterkörpers, der aus dem Halbleitersubstrat von 6B durch einen einen zentralen Bereich des Matrixabschnitts selektiv entfernenden Trennprozess erhalten wird.
    • 7A ist eine schematische vertikale Querschnittsansicht eines Bereichs eines Halbleitersubstrats zum Veranschaulichen eines Verfahrens zum Herstellen von Halbleitervorrichtungen gemäß einer Ausführungsform, das die Ausbildung lateraler Körperbereiche von Halbleitervorrichtungen in Rippen-Seitenwandabschnitten des Matrixabschnitts einschließt.
    • 7B ist eine schematische vertikale Querschnittsansicht des Halbleitersubstratbereichs von FIG. 7A, nach einem Ausbilden von Epitaxiegebieten, die Haupt- und laterale Körperbereiche umfassen.
    • 8A ist eine schematische vertikale Querschnittsansicht eines Bereichs eines Halbleitersubstrats zum Veranschaulichen eines Verfahrens zum Herstellen von Halbleitervorrichtungen gemäß einer Ausführungsform, das ein Erhöhen einer Porosität in einem Matrixabschnitt eines Halbleitersubstrats umfasst.
    • 8B ist eine schematische vertikale Querschnittsansicht eines Halbleiterkörpers, der durch selektives Entfernen des porösen Matrixabschnitts erhalten wird.
    • 9A ist eine schematische Draufsicht eines Halbleitersubstratbereichs zum Veranschaulichen eines Verfahrens zum Herstellen von Halbleitervorrichtungen, indem eine erhöhte Porosität in einem Matrixabschnitt für einen Trennprozess genutzt wird, nach einem Implantieren von Verunreinigungen durch den Boden von Epitaxietrögen.
    • 9B ist eine schematische vertikale Querschnittsansicht des Halbleitersubstratbereichs von 9A.
    • 9C ist eine schematische vertikale Querschnittsansicht des Halbleitersubstratbereichs von FIG. 9B, nach einem Erhöhen einer Porosität des Matrixabschnitts.
    • 9D ist eine schematische vertikale Querschnittsansicht des Halbleitersubstratbereichs von FIG. 9C, nach einer Epitaxie.
    • 9E ist eine schematische vertikale Querschnittsansicht des Halbleitersubstratbereichs von FIG. 9D, nach einem Ausbilden einer vorderseitigen Metallisierung.
    • 9F ist eine schematische vertikale Querschnittsansicht des Halbleitersubstratbereichs von FIG. 9E, nach einem Anbringen eines Schleifbandes an der Vorderseite des Halbleitersubstrats.
    • 9G ist eine schematische vertikale Querschnittsansicht des Halbleitersubstratbereichs von FIG. 9F, nach einem Abdünnen des Halbleitersubstrats von der Rückseite aus.
    • 9H ist eine schematische vertikale Querschnittsansicht des Komposits aus Halbleiterdies, das aus dem Halbleitersubstratbereich von 9G durch selektives Entfernen des Matrixabschnitts erhalten wird.
    • 9I ist eine schematische vertikale Querschnittsansicht des Komposits aus Halbleiterdies von FIG. 9H, nach einem Ausbilden einer zweiten Metallisierung an einer Rückseite.
    • 9J ist eine schematische vertikale Querschnittsansicht des Komposits aus Halbleiterdies von FIG. 9I, nach einem Entfernen eines Opfermaterials.
    • 10A ist eine schematische vertikale Querschnittsansicht eines Halbleitersubstratbereichs zum Veranschaulichen eines Verfahrens zum Herstellen von Halbleitervorrichtungen gemäß einer Ausführungsform, das eine Porosität selektiv in Rippen-Seitenwandabschnitten erhöht, nach einem Erhöhen der Porosität.
    • 10B ist eine schematische vertikale Querschnittsansicht des Halbleitersubstratbereichs von FIG. 10A, nach einer Epitaxie.
    • 11A ist eine schematische vertikale Querschnittsansicht eines Halbleitersubstratbereichs zum Veranschaulichen eines Verfahrens zum Herstellen von Halbleitervorrichtungen gemäß einer Ausführungsform unter Ausnutzung einer erhöhten Porosität zum Abspalten von Halbleiterkörpern von einem durchgehenden Basissubstrat, nach einem Ausbilden einer porösen Schicht unter Epitaxietrögen.
    • 11B ist eine schematische vertikale Querschnittsansicht des Halbleitersubstratbereichs von FIG. 11A, nach einem Ausbilden, mittels Epitaxie, von Epitaxiegebieten in den Epitaxietrögen.
    • 12A ist eine schematische vertikale Querschnittsansicht eines Halbleitersubstrats zum Veranschaulichen eines Verfahrens zum Herstellen von Halbleitervorrichtungen gemäß einer Ausführungsform unter Verwendung eines elektrochemischen Ätzens, nach einem Ausbilden horizontaler Gebiete vom n-Typ unter Epitaxietrögenn.
    • 12B ist eine schematische vertikale Querschnittsansicht des Halbleitersubstrats von FIG. 12A, nach einem Ausbilden von Epitaxiegebieten in den Epitaxietrögen.
    • 12C ist eine schematische vertikale Querschnittsansicht des Halbleitersubstrats von FIG. 12B, nach einem Ausbilden einer rückseitigen Maske.
    • 12D ist eine schematische vertikale Querschnittsansicht des Halbleitersubstrats von FIG. 12C während einer elektrochemischen Ätzung unter Verwendung der rückseitigen Maske als Ätzmaske.
    • 13A ist eine schematische vertikale Querschnittsansicht eines Komposits aus Halbleiterdies zum Veranschaulichen eines Verfahrens zum Herstellen von Halbleitervorrichtungen gemäß einer Ausführungsform, betreffend einen DBG- (Dicing Before Grinding) Prozess, nach einem selektiven Entfernen eines porösen Matrixabschnitts eines Halbleitersubstrats.
    • 13B ist eine schematische vertikale Querschnittsansicht des Komposits aus Halbleiterdies von FIG. 13A, nach einem Anbringen eines Schleifbandes an der Vorderseite.
    • 13C ist eine schematische vertikale Querschnittsansicht des Komposits aus Halbleiterdies von FIG. 13B, nach einem Ausbilden einer zweiten Metallisierung auf der Rückseite.
    • 13D ist eine schematische vertikale Querschnittsansicht des Komposits aus Halbleiterdies von FIG. 13C, nach einem Entfernen eines Opfermaterials.
    • 14A ist eine schematische Draufsicht eines Halbleitersubstratbereichs zum Veranschaulichen eines Verfahrens zum Herstellen von Halbleitervorrichtungen gemäß einer Ausführungsform, betreffend eine Ausbildung von Epitaxietrögen und eines gitterartigen Trenngrabens.
    • 14B ist eine schematische vertikale Querschnittsansicht des Halbleitersubstratbereichs von 14A.
    • 14C ist eine schematische vertikale Querschnittsansicht des Halbleitersubstratbereichs von FIG. 14B, nach einem Maskieren des Trenngrabens.
    • 14D ist eine schematische vertikale Querschnittsansicht des Halbleitersubstratbereichs von FIG. 14C, nach einer Epitaxie.
    • 14E ist eine schematische vertikale Querschnittsansicht des Halbleitersubstratbereichs von FIG. 14D, nach einem Ausbilden einer ersten Metallisierung.
    • 14F ist eine schematische vertikale Querschnittsansicht des Halbleitersubstratbereichs von FIG. 14E, nach einem Zerteilen.
    • 15A ist eine schematische vertikale Querschnittsansicht eines Bereichs eines Halbleitersubstrats zum Veranschaulichen eines Verfahrens zum Herstellen von Halbleitervorrichtungen gemäß einer Ausführungsform, einschließlich eines epitaktischen Wachstums einer Anoden/Bodywanne, nach einem Ausbilden einer Kanalstoppschicht.
    • 15B ist eine schematische vertikale Querschnittsansicht des Halbleitersubstratbereichs von FIG. 15A, nach einem Ausbilden von Epitaxietrögen und Zerteilungsrillen.
    • 15C ist eine schematische vertikale Querschnittsansicht des Halbleitersubstratbereichs von FIG. 15B, nach einem Ausbilden eines epitaktischen Gebiets in den Epitaxietrögen.
    • 15D ist eine schematische vertikale Querschnittsansicht eines Halbleiterkörpers einer Halbleitervorrichtung, der aus dem Halbleitersubstratbereich von 15C erhalten wird.
    • 16A ist eine schematische vertikale Querschnittsansicht einer Halbleitervorrichtung, die eine laterale Struktur einheitlicher Breite enthält, gemäß einer Ausführungsform.
    • 16B ist eine schematische vertikale Querschnittsansicht einer Halbleitervorrichtung, die eine laterale Struktur mit einer mit zunehmender Distanz zur Vorderseite zunehmenden Breite enthält, gemäß einer Ausführungsform.
    • 17A ist eine schematische vertikale Querschnittsansicht einer Halbleitervorrichtung mit einer lateralen Struktur einheitlicher Breite gemäß einer Ausführungsform, betreffend einen an einer Rückseite abgeschrägten Halbleiterkörper.
    • 17B ist eine schematische vertikale Querschnittsansicht einer Halbleitervorrichtung mit einer lateralen Struktur mit einer mit zunehmender Distanz zur ersten Oberfläche zunehmenden Breite gemäß einer anderen Ausführungsform, die einen an einer Rückseite abgeschrägten Halbleiterkörper betrifft.
    • 18A ist eine schematische vertikale Querschnittsansicht einer Leistungshalbleiterdiode gemäß einer Ausführungsform mit einer lateralen Struktur einheitlicher Breite, und nicht dotierende Verunreinigungen enthaltend.
    • 18B ist eine schematische vertikale Querschnittsansicht einer Leistungshalbleiterdiode gemäß einer anderen Ausführungsform mit einer lateralen Struktur mit einer Breite, die mit zunehmender Distanz zur Vorderseite zunimmt, und nicht dotierende Verunreinigungen enthaltend.
    • 19A ist eine schematische vertikale Querschnittsansicht eines IGFET gemäß einer Ausführungsform mit einer lateralen Struktur einheitlicher Breite, und Dotierstoffe enthaltend.
    • 19B ist eine schematische vertikale Querschnittsansicht eines IGFET gemäß einer anderen Ausführungsform mit einer lateralen Struktur mit einer Breite, die mit zunehmender Distanz zur Vorderseite zunimmt, und Dotierstoffe enthaltend.
    • 20A ist eine schematische vertikale Querschnittsansicht eines IGBT gemäß einer Ausführungsform mit einer lateralen Struktur einheitlicher Breite, und Dotierstoffe enthaltend.
    • 20B ist eine schematische vertikale Querschnittsansicht eines IGBT gemäß einer anderen Ausführungsform mit einer lateralen Struktur mit einer Breite, die mit zunehmender Distanz zur Vorderseite zunimmt, und Dotierstoffe enthaltend.
    • 21A ist eine schematische vertikale Querschnittsansicht eines Thyristors gemäß einer Ausführungsform mit einer lateralen Struktur einheitlicher Breite, und Dotierstoffe enthaltend.
    • 21B ist eine schematische vertikale Querschnittsansicht eines Thyristors gemäß einer anderen Ausführungsform mit einer lateralen Struktur mit einer Breite, die mit zunehmender Distanz zur Vorderseite zunimmt, und Dotierstoffe enthaltend.
  • DETAILBESCHREIBUNG
  • In der folgenden Detailbeschreibung wird Bezug genommen auf die begleitenden Zeichnungen, die einen Teil hiervon bilden und in denen mittels Veranschaulichung spezifische Ausführungsformen gezeigt sind, in denen die Ausführungsformen ausgestaltet werden können. Es ist zu verstehen, dass andere Ausführungsformen verwendet und strukturelle oder logische Änderungen vorgenommen werden können, ohne von dem Umfang der vorliegenden Offenbarung abzuweichen. Beispielsweise können Merkmale, die für eine Ausführungsform veranschaulicht oder beschrieben sind, bei oder im Zusammenhang mit anderen Ausführungsformen verwendet werden, um zu noch einer weiteren Ausführungsform zu gelangen. Es ist beabsichtigt, dass die vorliegende Offenbarung derartige Modifikationen und Veränderungen umfasst. Die Beispiele sind mittels einer spezifischen Sprache beschrieben, die nicht als den Umfang der beigefügten Patentansprüche begrenzend aufgefasst werden sollte. Die Zeichnungen sind nicht maßstabsgetreu und dienen lediglich für Veranschaulichungszwecke. Entsprechende Elemente sind mit den gleichen Bezugszeichen in den verschiedenen Zeichnungen versehen, falls nicht etwas anderes festgestellt wird.
  • Die Begriffe „haben“, „enthalten“, „umfassen“, „aufweisen“ und ähnliche Begriffe sind offene Begriffe, und die Begriffe geben das Vorhandensein der festgestellten Strukturen, Elemente oder Merkmale an, schließen jedoch zusätzliche Elemente oder Merkmale nicht aus. Die unbestimmten Artikel und die bestimmten Artikel sollen sowohl den Plural als auch den Singular umfassen, falls sich aus dem Zusammenhang nicht klar etwas anderes ergibt.
  • Der Begriff „elektrisch verbunden“ beschreibt eine permanente niederohmige Verbindung zwischen elektrisch verbundenen Elementen, beispielsweise einen direkten Kontakt zwischen den betreffenden Elementen oder eine niederohmige Verbindung über ein Metall und/oder einen hochdotierten Halbleiter. Der Begriff „elektrisch gekoppelt“ umfasst, dass ein oder mehrere dazwischenliegende Elemente, die für eine Signalübertragung geeignet sind, zwischen den elektrisch gekoppelten Elementen vorgesehen sein können, beispielsweise Elemente, die steuerbar sind, um zeitweise eine niederohmige Verbindung in einem ersten Zustand und eine hochohmige elektrische Entkopplung in einem zweiten Zustand vorzusehen.
  • Die Figuren veranschaulichen relative Dotierungskonzentrationen durch Angabe von „-“ oder „+“ neben dem Dotierungstyp „n“ oder „p“. Beispielsweise bedeutet „n-“ eine Dotierungskonzentration, die niedriger als die Dotierungskonzentration eines „n“-Dotierungsgebiets ist, während ein „n+“-Dotierungsgebiet eine höhere Dotierungskonzentration hat als ein „n“-Dotierungsgebiet. Dotierungsgebiete der gleichen relativen Dotierungskonzentration haben nicht notwendigerweise die gleiche absolute Dotierungskonzentration. Beispielsweise können zwei verschiedene „n“-Dotierungsgebiete die gleichen oder verschiedene absolute Dotierungskonzentrationen haben.
  • 1A bis 1D veranschaulichen die Ausbildung kompletter Halbleiterkörper oder zumindest von Hauptbereichen der Halbleiterkörper von Halbleitervorrichtungen in Epitaxietrögen 705, welche in einer Prozessoberfläche 701 eines flachen Halbleitersubstrats 700 ausgebildete Hohlräume sind. Richtungen parallel zur Prozessoberfläche 701 sind horizontale Richtungen. Eine Normale zur Prozessoberfläche 701 definiert die vertikale Richtung.
  • Das Halbleitersubstrat 700 kann eine Scheibe sein, die z.B. durch Sägen von einem einkristallinen Ingot erhalten wird. Beispielsweise ist das Halbleitersubstrat 700 ein Halbleiterwafer aus einem kristallinen Material wie etwa Silizium (Si), Germanium (Ge), Siliziumgermanium (SiGe), Siliziumcarbid (SiC) oder einem AIIIBV-Halbleiter. Das Halbleitersubstrat 700 kann einen Durchmesser von 150 mm, 200 mm, 300 mm oder 450 mm und eine Dicke in einem Bereich von 400 µm bis 800 µm aufweisen. Gemäß einer Ausführungsform ist das Halbleitersubstrat 700 ein Fz:Si- (Floating-Zone-Silizium-) Wafer, der aus einem Kristallstab erhalten wird, der aus einer Schmelzzone eines Stabs aus einem nicht einkristallinen Quellenmaterial gezogen wurde, ein Cz:Si- (Czochralski-Silizium-) Wafer, der durch Sägen eines einkristallinen Ingots erhalten wird, der aus einer Schmelze in einem Schmelztiegel in einem Czochralski-Prozess gezogen wurde, oder ein m-Cz:Si- (MCZ-) Wafer, der durch einen von einem Magnetfeld unterstützten Czochralski-Prozess erhalten wurde. Typischerweise zeigen die verschiedenen Prozesse zum Ausbilden einkristallinen Siliziums charakteristische Verunreinigungssignaturen. Beispielsweise enthalten Cz:Si-Wafer mehr Sauerstoff und Kohlenstoff als Fz:Si-Wafer.
  • Durch Verwenden einer durch Fotolithografie strukturierten Maske werden Epitaxietröge 705 gebildet, die sich von der Prozessoberfläche 701 an der Vorderseite des Halbleitersubstrats 700 in das Halbleitersubstrat 700 erstrecken, wobei die Epitaxietröge 705 Hohlräume sind, die zwei orthogonale horizontale Abmessungen innerhalb der gleichen Größenordnung aufweisen.
  • Ein Ausbilden der Epitaxietröge 705 kann einen Hauptätzprozess und einen oder mehrere Hilfs- bzw. Zusatzprozesse umfassen. Der Hauptätzprozess kann ein Trockenätzen sein, zum Beispiel ein Bosch-Prozess oder ein TCP- (Transformer Coupling Plasma) Prozess, oder ein Nassätzprozess, z.B. ein isotropes oder anisotropes Ätzen. Ein anisotropes Nassätzen verwendet zum Beispiel eine Lösung, die alkalische Ionen enthält, wie etwa wässrige Natriumhydroxid- (NaOH) oder wässrige Kaliumhydroxid-(KOH) Lösungen, welche weitere Additive enthalten können.
  • Ein Ausbilden der Epitaxietröge 705 kann auch Hilfsprozesse zum Glätten der Oberfläche von Seitenwänden der Epitaxietröge 705 nach der Hauptätzung einschließen. Die Hilfsprozesse können eine Wärmebehandlung in einer Wasserstoff (H2) oder Ammoniak (NH3) enthaltenden Atmosphäre einschließen, um die Halbleiteratome umzuordnen, die an den Seitenwänden entlang Hauptkristallebenen freigelegt sind, oder eine Wärmebehandlung in einer sauerstoffhaltigen Atmosphäre, um ein Opferoxid zu züchten, das in einer zusätzliche Ätzung entfernt wird.
  • 1A zeigt eine Vielzahl von Epitaxietrögen 705, die sich von der Prozessoberfläche 701 in das Halbleitersubstrat 700 erstrecken. Rippen eines nicht geätzten Halbleitersubstrats 700 zwischen den Epitaxietrögen 705 bilden einen Matrixabschnitt 710, der die Epitaxietröge 705 in horizontalen Richtungen parallel zur Prozessoberfläche 701 voneinander trennt.
  • Ein unstrukturierter, durchgehender Basisabschnitt 720 des Halbleitersubstrats 700 erstreckt sich von einem Boden 706 der Epitaxietröge 705 zu einer Auflagefläche auf der Rückseite des Halbleitersubstrats 700, wobei die Auflagefläche zur Prozessoberfläche 701 parallel ist.
  • Der Matrixabschnitt 710 kann ein regelmäßiges, orthogonales Gitter mit rechtwinkligen Epitaxietrögen 705 bilden, die in Zeilen und Spalten angeordnet sind. Gemäß anderen Ausführungsformen können benachbarte Zeilen von Epitaxietrögen 705 gegeneinander verschoben sein.
  • Eine horizontale Querschnittsfläche der Epitaxietröge 705 parallel zur Prozessoberfläche 701 kann in einem Bereich von 0,2 mm2 bis 4 cm2, beispielsweise in einem Bereich von 0,5 mm2 bis 4 cm2 oder zum Beispiel in einem Bereich 0,8 mm2 bis 2 cm2 liegen. Eine Troglänge 11 in der horizontalen Ebene kann in einem Bereich von 0,5 mm bis 2 cm liegen, und eine Trogbreite w1 in der horizontalen Ebene und orthogonal zur Troglänge 11 kann in einem Bereich von 0,5 mm bis 2 cm liegen. Eine Trogtiefe v1 in einer vertikalen Richtung orthogonal zur Prozessoberfläche 701 kann in einem Bereich von 5 µm bis 200 µm, zum Beispiel in einem Bereich von 40 µm bis 140 µm, liegen.
  • Eine Rippenbreite w3 der Rippen des Matrixabschnitts 710 kann für erste Rippen, die sich parallel zur Troglänge 11 erstrecken, und für zweite Rippen, die sich parallel zur Trogbreite w1 erstrecken, die gleiche sein. Die Rippenbreite w3 liegt in einem Bereich von 30 µm bis 500 µm, zum Beispiel in einem Bereich von 50 µm bis 200 µm.
  • Rippen-Seitenwände 711 des Matrixabschnitts 710 können vollständig vertikal sein. Nach einem anisotropen Nassätzen können die Rippen-Seitenwände 711 einen Neigungswinkel α ≥ 90° aufweisen, so dass die Epitaxietröge 705 sich mit zunehmender Distanz zur Prozessoberfläche 701 verjüngen, wobei der Neigungswinkel α kleiner als 95°, zum Beispiel kleiner als 92°, sein kann. Ein Bosch-Prozess kann einen Neigungswinkel α < 90° zur Folge haben, wobei der Neigungswinkel α α > 85°, z.B. α > 88°, sein kann.
  • Gemäß einer anderen Ausführungsform kann ein erster Abschnitt der Rippen-Seitenwände 711, der direkt an die Prozessoberfläche 701 grenzt, vertikal sein, und ein zweiter Abschnitt, der direkt an den Boden 706 der Epitaxietröge 705 grenzt, kann einen Neigungswinkel α > 90° aufweisen, so dass die Kanten der Epitaxietröge 705 entlang dem Boden 706 abgeschrägt sind.
  • Ein kristallines erstes Halbleitermaterial bildet den kompletten Matrixabschnitt 710 oder zumindest Rippen-Seitenwandabschnitte, die sich entlang den Rippen-Seitenwänden 711 von der Prozessoberfläche 701 zum Boden 706 der Epitaxietröge 705 erstrecken. Das erste Halbleitermaterial ist definiert durch die Atome, die das Kristallgitter bilden, durch Typ und Konzentration von Verunreinigungen an Kristallgitterstellen, durch Typ und Konzentration von interstitiellen Verunreinigungen und durch den Grad einer Porosität des Kristallgitters. Die Atome, die den Kristall bilden, können Silizium- und/oder Germaniumatome umfassen. Die Verunreinigungen an Gitterstellen können typische Dotierstoffatome wie Bor-, Gallium-, Aluminium-, Arsen-, Phosphor-, Selen- und/oder Schwefelatome sein. Andere Verunreinigungen wie Sauerstoff-, Stickstoff-, Kohlenstoff- und/oder schwere Metallatome können stellvertretend, interstitiell oder beides sein. Die Porosität ist definiert durch den Bruchteil des Gesamtvolumens von Leerräumen im Kristallgitter über das Gesamtvolumen des Kristallgitters und hat einen Wert zwischen 0 % und 95 %.
  • Das erste Halbleitermaterial kann das Ausgangsmaterial des Halbleitersubstrats 700 sein. Beispielsweise ist das erste Halbleitermaterial Cz:Si mit der typischen Verunreinigungssignatur von Cz:Si oder einem MCZ-Material und einer geringeren Porosität als 0,1 %. Gemäß anderen Ausführungsformen ist das erste Halbleitermaterial durch eine Vorbehandlung des Ausgangsmaterials vor oder nach der Ausbildung der Epitaxietröge 705 definiert. Beispielsweise können Verunreinigungen in zumindest Rippen-Seitenwandabschnitte entlang den Rippen-Seitenwänden 711 nach einer Ausbildung der Epitaxietröge 705 diffundiert oder implantiert werden.
  • Epitaxiegebiete 760 eines kristallinen zweiten Halbleitermaterials werden in den Epitaxietrögen 705 von 1A gebildet, wobei das Kristallgitter des Basismaterials des zweiten Halbleitermaterials mit dem Kristallgitter des Basisabschnitts 720 und dem Basismaterial des ersten Halbleitermaterials zusammenpasst, so dass das kristalline zweite Halbleitermaterial in Übereinstimmung mit dem kristallinen Basisabschnitt 720 und mit dem ersten Halbleitermaterial wächst.
  • Beispielsweise liefert ein Epitaxieprozess Atome des zweiten Halbleitermaterials, die sich auf dem Boden 706 und auf den Rippen-Seitenwänden 711 abscheiden, wobei die Atome des zweiten Halbleitermaterials das Kristallgitter des Basisabschnitts 702 übernehmen und fortsetzen. Das abgeschiedene zweite Halbleitermaterial kann gleichmäßig dotiert, z.B. schwach n-dotiert, sein, kann einen Dotierungsgradienten entlang der vertikalen Richtung aufweisen oder kann eine geschichtete Struktur mit horizontalen Schichten verschiedener mittlerer Dotierstoffkonzentration sein.
  • Eine Abscheidung des zweiten Halbleitermaterials auf den Rippen des Matrixabschnitts 710 kann durch eine Epitaxiemaske unterdrückt werden, welche aus einer die Epitaxietröge 705 von 1A definierenden Ätzmaske gebildet werden kann. Ein Ausbilden der Epitaxiegebiete 760 kann ferner einen Polierprozess einschließen, der planare Oberflächen 761 an der Vorderseite der Epitaxiegebiete 760 zurücklässt und der bei oder nahe der Oberseite der Epitaxiemaske, zwischen der Oberseite der Rippen des Matrixabschnitts 710 und der Oberseite der Epitaxiemaske, auf dem Matrixabschnitt 710 oder unterhalb der Epitaxiemaske stoppen kann.
  • In FIG. 1B füllen die Epitaxiegebiete 760 die Epitaxietröge 705 von 1A vollständig.
  • Das kristalline zweite Halbleitermaterial, das die Epitaxiegebiete 760 bildet, unterscheidet sich von dem ersten Halbleitermaterial, welches zumindest Seitenwandabschnitte des Matrixabschnitts 710 bildet, in zumindest einer Verunreinigung, die in nur einem der ersten und zweiten Halbleitermaterialien enthalten ist, und/oder in einer Differenz einer mittleren Konzentration von zumindest einem Verunreinigungstyp, der in sowohl dem ersten als auch dem zweiten Halbleitermaterial enthalten ist, um zumindest einen Faktor Zwei oder sogar 5 oder sogar 10 oder gar 100 oder sogar 1000 oder in einer Unterschied in einer Porosität um zumindest 5 %, z.B. zumindest 10 % oder zumindest 50 %, beispielsweise mindestens 90 %.
  • Das erste Halbleitermaterial und das zweite Halbleitermaterial haben den gleichen Hauptbestandteil oder die gleichen Hauptbestandteile. Beispielsweise enthalten sowohl das erste als auch das zweite Halbleitermaterial Silizium (Si) oder Germanium (Ge) als alleinigen Hauptbestandteil. Gemäß einer anderen Ausführungsform enthalten sowohl das erste als auch das zweite Halbleitermaterial Silizium (Si) und Kohlenstoff (C) als alleinige Hauptbestandteile, wobei die Silizium- und Kohlenstoffatome ein SiC-Kristallgitter, z.B. ein hexagonales Kristallgitter, bilden.
  • Beispielsweise enthalten der Matrixabschnitt 710 und die Epitaxiegebiete 760 Dotierstoffe des gleichen Typs, aber in Konzentrationen, die sich um zumindest eine oder zwei Größenordnungen unterscheiden. Alternativ dazu oder zusätzlich kann sich eine mittlere Konzentration bestimmter Verunreinigungen, wie etwa Sauerstoff-, Stickstoff-, Kohlenstoff- oder schwere Metallatome, in dem Matrixabschnitt 710 von der mittleren Konzentration der gleichen Verunreinigung in dem Epitaxiegebiet 760 um zumindest eine Größenordnung, zum Beispiel zwei Größenordnungen, unterscheiden. Alternativ dazu oder zusätzlich kann die Porosität des Matrixabschnitts 710 oder von zumindest Bereichen des Matrixabschnitts 710 signifikant höher sein. Beispielsweise beträgt die Porosität des zweiten Halbleitermaterials höchstens 0,1 %, und die Porosität des ersten Halbleitermaterials beträgt zumindest 5 %, zumindest 20 % oder zumindest 50 %.
  • In jedem der Epitaxiegebiete 760 wird ein kompletter Halbleiterkörper 100 oder zumindest ein Hauptbereich eines Halbleiterkörpers 100 einer Halbleitervorrichtung ausgebildet. Die Prozesse, die zum Ausbilden des Halbleiterkörpers 100 angewendet werden, hängen von der Art der Ziel-Halbleitervorrichtung ab, die aus dem Halbleitersubstrat 700 erhalten wird. Die Halbleitervorrichtung kann eine Leistungshalbleitervorrichtung sein, zum Beispiel eine Leistungshalbleiterdiode, ein Thyristor, ein IGFET, z.B. ein Leistungs-MOSFET, oder ein IGBT, wobei IGFETs und IGBTs eine Vielzahl identischer Transistorzellen enthalten, die parallel elektrisch verbunden sind. Die Halbleitervorrichtung kann ferner einen LV- (Niederspannungs-) Bereich umfassen, der beispielsweise eine Schnittstellenlogik und Steuerschaltungen für einen Kurzschlussschutz enthält. Eine Ausbildung der Halbleiterkörper 100 kann eine Sequenz aus Abscheidungs-, Ätz-, Implantations- und Strukturierungsprozessen umfassen.
  • 1C zeigt beispielhaft Epitaxiegebiete 760, in welchen zumindest Hauptbereiche von Halbleiterkörpern 100 vertikaler Leistungshalbleitervorrichtungen ausgebildet sind, wobei in vertikalen Leistungshalbleitervorrichtungen ein Laststrom von der Vorderseite zur Rückseite oder umgekehrt fließt. Jeder Halbleiterkörper 100 umfasst ein aktives Gebiet 610, welches ein Anodengebiet einer Halbleiterdiode oder die aktiven Transistorzellen TC in einem IGFET, Leistungs-MOSFET oder IGBT enthalten kann. Eine Anoden/Bodywanne 120 bildet einen ersten pn-Übergang pnl mit einer schwachdotierten Driftzone 131 und kann das Anodengebiet einer Halbleiterdiode oder die Bodygebiete von Transistorzellen TC bilden. Ein Randgebiet 690 umgibt lateral das aktive Gebiet 610, wobei das Randgebiet 690 einen Übergangsabschluss wie etwa z.B. Feldringe, Feldplatten und eine Variation einer lateralen Dotierung enthalten kann. Die planare Oberfläche 761 des Epitaxiegebiets 760 bildet eine erste Oberfläche 101 an einer Vorderseite des Halbleiterkörpers 100.
  • Die Halbleiterkörper 100 werden dann von dem Halbleitersubstrat 700 durch einen Zerteilungs- oder Trennprozess entlang Zerteilungsstraßen 730 getrennt, die parallel zu den Rippen des Matrixabschnitts 710 verlaufen. In den Zerteilungsstraßen 730 verbraucht der Trennprozess, welcher ein Sägen, Schneiden, Ätzen oder eine Kombination davon umfassen kann, das Material des Halbleitersubstrats 700. Eine Schnittfugenbreite w4 der Zerteilungsstraßen 730 kann schmaler, gleich oder breiter als die Rippenbreite w3 sein.
  • Der Trennprozess kann ein mechanisches Sägen durch die Rippen des Matrixabschnitts 710, ein Schneiden vertikal durch die Rippen unter Verwendung eines Laserstrahls, ein Ätzen der kompletten Rippen des Matrixabschnitts 710 oder ein Ätzen von zumindest Seitenwandabschnitten des Matrixabschnitts 710 umfassen, die direkt an die Halbleiterkörper 100 grenzen. Der Ätzprozess kann die verschiedenen Materialeigenschaften der ersten und zweiten Halbleitermaterialien ausnutzen. Beispielsweise kann eine höhere Porosität des zweiten Halbleitermaterials genutzt werden, um die Rippen des Matrixabschnitts 710 bezüglich der Halbleiterkörper 100 zu entfernen und/oder um das Halbleitersubstrat 700 entlang den porösen Rippen zu brechen. Der Trennprozess kann auch eine Entfernung des Basisabschnitts 720 vor oder nach einem Ausbilden der Zerteilungsstraßen 730 einschließen, wobei eine zweite Oberfläche 102 der Halbleiterkörper 100 freigelegt wird. Nach einer Entfernung des Basisabschnitts 720 können Implantations-, Abscheidungs- und Strukturierungs- und Laserausheilprozesse auf die freigelegte zweite Oberfläche 102 angewendet werden, um eine dotierte horizontale Elektroden/Emitterschicht 139 zu bilden, welche einen rückseitigen Emitter oder ein Draingebiet realisieren kann.
  • 1D zeigt einen der Halbleiterkörper 100, die durch den Trennprozess aus dem Halbleitersubstrat 700 von 1C erhalten werden. Die dotierte Elektroden/Emitterschicht 139, welche ein rückseitiger Emitter oder ein Draingebiet sein kann, kann nach einer Freilegung der zweiten Oberfläche 102 entlang der zweiten Oberfläche 102 gebildet werden. Eine laterale Oberfläche 103 verbindet die ersten und zweiten Oberflächen 101, 102. Der Halbleiterkörper 100 kann ausschließlich zumindest einen Teil des Epitaxiegebiets 760 von FIG. 1C oder nicht mehr als den kompletten Halbleiterkörper 100 oder zusätzlich zum Epitaxiegebiet 760 einen angrenzenden Abschnitt des Basisabschnitts 720 und/oder angrenzende Abschnitte der Rippen des Matrixabschnitts 710 von 1C als einen Teil des Randgebiets 690 umfassen. Eine Vorrichtungslänge 12 kann gleich der Troglänge 11 von 1A sein oder kann die Troglänge 11 um höchstens 50 %, z.B. höchstens 10 %, übersteigen. Eine Vorrichtungsbreite w2 kann gleich der Trogbreite w1 von 1A sein oder kann die Trogbreite w1 um höchstens 50 %, z.B. höchstens 10 %, übersteigen. Eine vertikale Ausdehnung v2 des Halbleiterkörpers 100 kann gleich der Trogtiefe v1 von 1A sein oder übertrifft die Trogtiefe v1 um höchstens 50 %.
  • Das Halbleitersubstrat 700 kann ein vergleichsweise günstiges Substrat sein. Beispielsweise sind Cz:Si-Wafer weniger teuer als Fz:Si-Wafer mit dem gleichen Durchmesser auf Kosten eines höheren Gehalts an Verunreinigungen wie etwa Sauerstoff, Stickstoff und/oder Kohlenstoff. Im Gegensatz dazu ist das zweite Halbleitermaterial von vergleichsweise hoher Qualität, hat z.B. einen signifikant geringeren Gehalt an Verunreinigungen wie etwa Sauerstoff, Stickstoff und/oder Kohlenstoff. Daher ermöglicht das Verfahren, die Qualität des Halbleitermaterials der Halbleitervorrichtung von der Qualität des Halbleitermaterials des Substrats zu entkoppeln. Cz:Si-Wafer mit einem Durchmesser von 200 mm, 300 mm oder mehr können verwendet werden, um Halbleitervorrichtungen mit einem geringeren Sauerstoff- und Kohlenstoffgehalt als ein Cz:Si-Material in effektiver Weise herzustellen.
  • Außerdem kann die Differenz im Verunreinigungsgehalt und/oder der Porosität der kristallinen ersten und zweiten Halbleitermaterialien in dem Epitaxiegebiet 760 und dem Matrixabschnitt 710 genutzt werden, um das Randgebiet 690 entlang der vollständigen vertikalen Ausdehnung des Halbleiterkörpers 100 ohne komplexe Maskierungs- und ohne lange Diffusionsprozesse an der Vorderseite und/oder auf der Rückseite zu modifizieren. Alternativ dazu oder zusätzlich kann eine Trennung der Halbleiterkörper 100 von dem Halbleitersubstrat 700 bei einer geringeren Prozesskomplexität und mit reduzierter Auswirkung auf eine Kristallqualität des Halbleiterkörpers 100 ausgeführt werden.
  • 2A bis 2L beziehen sich auf Details des Prozesses der 1A bis 1D gemäß einer Ausführungsform unter Verwendung eines anisotropen Nassätzprozesses zum Ausbilden von Epitaxietrögen in einem Halbleitersubstrat.
  • Eine Maskenschicht wird auf der Prozessoberfläche 701 eines Halbleitersubstrats 700 abgeschieden und durch Fotolithografie strukturiert, um eine Ätzmaske 410 mit Maskenöffnungen 415 zu bilden.
  • 2A und 2B zeigen die Ätzmaske 410 auf der Prozessoberfläche 701 des Halbleitersubstrats 700. Das Halbleitersubstrat 700 kann ein Fz:Si-Wafer oder ein Cz:Si-Wafer sein, wobei die Prozessoberfläche 701 eine {001}-Kristallebene sein kann.
  • Die Ätzmaske 410 kann eine einzige Schicht umfassen oder kann ein Schichtstapel sein, der zwei oder mehr Schichten, zum Beispiel eine Schicht eines thermischen Oxids, eine Schicht eines Siliziumnitrids, das durch LPCVD (chemische Gasphasenabscheidung bei niedrigem Druck) gebildet wird, a-C:H (amorpher Kohlenwasserstoff), DLC (diamantartiger Kohlenstoff) oder SiC (Siliziumcarbid) umfasst.
  • Die Maskenöffnungen 415 können Vierecke, zum Beispiel Quadrate, sein, wobei konkave Ecken der Maskenöffnungen 415 konkave Eckkompensationsmerkmale 412 enthalten können. Seitenwände der Maskenöffnungen 415 können parallel zu der <010>-Kristallrichtung und parallel zu der <0-10>-Kristallrichtung sein. Eine Öffnungslänge 15 und eine Öffnungsbreite w5 der Maskenöffnungen 415 sowie eine Maskenrippenbreite w6 von Rippenbereichen 411 der Ätzmaske 410 werden ausgewählt, um die Ziel-Troglänge 11 und Ziel-Trogbreite w1 wie in FIG. 1A und 2D unten veranschaulicht zu erreichen.
  • Der Ätzprozess kann ein Nassätzen mit einer isotropen Komponente umfassen, die die Ätzmaske 410 in einem gewissen Maße unterschneidet. Hochisotropes Ätzen kann die Ätzmaske um etwa die Hälfte der Trogtiefe v1 unterschneiden, so dass sowohl 15 11 um v1 übersteigt als auch w5 w1 um v1 übersteigt.
  • Gemäß einer Ausführungsform umfasst der Ätzprozess ein anisotropes, von der Kristallorientierung abhängiges Nassätzen, das verschiedene Kristallebenen mit verschiedenen Raten ausnimmt bzw. vertieft. Beispielsweise kann eine alkalische Lösung, z.B. eine wässrige alkalische NaOH-Lösung oder wässrige alkalische KOH-Lösung, mit dem Halbleitersubstrat 700 durch die Maskenöffnungen 415 in Kontakt gebracht werden, wobei Temperatur und Konzentration der alkalischen Lösung ausgewählt werden, um senkrechte Seitenwände zu erreichen. Beispielsweise wird eine alkalische KOH-Lösung mit einer Konzentration von 25 Gew.-% bei einer Temperatur von 75°C angewendet.
  • 2C und 2D zeigen Epitaxietröge 705, die aus einem anisotropen Nassätzen erhalten wurden. Bei ausreichend hohen Konzentrationen und bei ausreichend niedrigen Temperaturen legt ein Nassätzen {100}-Kristallebenen senkrecht zur Prozessoberfläche 701 frei. Falls die Prozessoberfläche 701 in einer {001}-Kristallebene liegt, können geeignete, angepasste Eckkompensationsmerkmale 412 in einem gewissen Maße die Ausbildung von {111}-Kristallebenen in den Ecken der Epitaxietröge 705 unterdrücken.
  • Gemäß anderen Ausführungsformen kann die Ätzung so gesteuert werden, dass obere erste Abschnitte der Epitaxietröge 705 vertikale {100}-Kristallebenen sind, wohingegen untere zweite Abschnitte {110}-Kristallebenen mit einem Neigungswinkel α > 90°, zum Beispiel etwa 135°, bezüglich eines Bodens 706 der Epitaxietröge 705 sind. {111}-Kristallebenen können sich in den Ecken der unteren zweiten Abschnitte bilden und können benachbarte {110}-Kristallebenen verbinden. Für die Ausbildung der {111}-Kristallebenen in den Ecken können die Eckkompensationsmerkmale 412 weggelassen werden.
  • Bereiche der Ätzmaske 410, die durch die Epitaxietröge 705 unterschnitten wurden, z.B. die Eckkompensationsmerkmale 412, können entfernt werden. Beispielsweise kann ein weiteres Nassätzen das unterschnittene Material der Ätzmaske 410 bezüglich des Halbleitersubstrats 700 selektiv entfernen, um eine Epitaxiemaske 420 auszubilden.
  • 2E und 2F zeigen die Epitaxiemaske 420 ohne durch die Epitaxietröge 705 unterschnittene Bereiche und mit Rippen 421, welche die gleiche Breite wie die Rippenbereiche 411 von 2A aufweisen können. Falls das Nassätzen die Epitaxiemaske 420 unterschneidet, können die Rippen 421 schmaler als die Rippenbereiche 411 von 2A sein. Gemäß einer anderen Ausführungsform kann die Ätzmaske 410 vollständig entfernt werden.
  • Rippen des Halbleitersubstrats 700 zwischen den Epitaxietrögen 705 bilden einen Matrixabschnitt 710 und ein Bereich des Halbleitersubstrats 700 unter den Epitaxietrögen 705 einen Basisabschnitt 720 des Halbleitersubstrats 700. Ein erstes Halbleitermaterial von zumindest Rippen-Seitenwandabschnitten des Matrixabschnitts 710 wird durch das Basismaterial des Halbleitersubstrats 700, z.B. Cz:Si, oder durch eine Vorbehandlung definiert, die die Konzentration von zumindest einer Verunreinigung und/oder die Porosität von zumindest Rippen-Seitenwandabschnitten ändert.
  • In 2G und 2H unterdrückt eine Rippen 421 umfassende Epitaxiemaske 420 die Abscheidung eines zweiten Halbleitermaterials 750 auf den Rippen des Matrixabschnitts 710 während eines Epitaxieprozesses, der die Epitaxietröge 705 von 2F mit dem kristallinen zweiten Halbleitermaterial 750 füllt. Das Kristallgitter des zweiten Halbleitermaterials 750 wächst in Übereinstimmung mit dem Kristallgitter des Halbleitersubstrats 700 und unterscheidet sich von dem ersten Halbleitermaterial in den Rippen des Matrixabschnitts 710 bezüglich des Vorhandenseins oder einer Konzentration von Verunreinigungen wie etwa Akzeptoren, Donatoren, Sauerstoff, Stickstoff, Kohlenstoff und/oder schwere Metalle und/oder bezüglich der Porosität.
  • Die resultierende Epitaxieoberfläche 751 des zweiten Halbleitermaterials 750 wird entweder nach einer Entfernung der Epitaxiemaske 420 oder mit der auf dem Matrixabschnitt 710 noch vorhandenen Epitaxiemaske 420 von 2H planarisiert. In der veranschaulichten Ausführungsform wird die Epitaxiemaske 420 z.B. durch einen selektiven Nassätzprozess vor einem Planarisieren der Epitaxieoberfläche 751 entfernt.
  • 2I und 2J zeigen das Halbleitersubstrat 700 mit Abschnitten des zweiten Halbleitermaterials 750, die durch Rippen des freigelegten Matrixabschnitts 710 des Halbleitersubstrats 700 getrennt sind.
  • Ein Schleifen und/oder CMP (chemisch-mechanisches Polieren) planarisiert die Epitaxieoberfläche 751 hinab bis zu zumindest der Prozessoberfläche 701 auf den Rippen des Matrixabschnitts 710.
  • 2K zeigt das planarisierte Halbleitersubstrat 700, wobei Abschnitte des zweiten Halbleitermaterials 750 zwischen Rippen des Matrixabschnitts 710 Epitaxiegebiete 760 mit planaren Oberflächen 761 bilden. In den Epitaxiegebieten 760 werden durch eine Sequenz von Implantations-, Ätz-, Abscheidungs- und Strukturierungsprozessen halbleitende, isolierende und leitende Strukturen von Halbleitervorrichtungen ausgebildet.
  • Ein Trennprozess trennt ganz oder überwiegend in den Epitaxiegebieten 760 von 2K ausgebildete Halbleiterkörper 100 entlang Zerteilungsstraßen 730 von dem Halbleitersubstrat 700.
  • 2L zeigt Zerteilungsstraßen 730, die innerhalb der Rippen des Matrixabschnitts 710 verlaufen. Der Trennprozess umfasst einen Prozess zum Abdünnen des Basisabschnitts 720 des Halbleitersubstrats 700 oder Abspalten von zumindest einem Teil des Basisabschnitts 720. In dem veranschaulichten Beispiel enthält jeder Halbleiterkörper 100 ein Epitaxiegebiet 760 und direkt angrenzende Rippen-Seitenwandabschnitte 712 des Matrixabschnitts 710.
  • 3A bis 3D betreffen eine Ausführungsform, die die Epitaxiemaske 420 zum Steuern des Planarisierungsprozesses der Epitaxieoberfläche 751 nutzt.
  • Von der Epitaxiemaske 420 wie in 2E und 2F veranschaulicht ausgehend wird der Epitaxieprozess so gesteuert, dass das zweite Halbleitermaterial 750 die Epitaxiemaske 420 zumindest teilweise überwächst, und so, dass die Epitaxieoberfläche 751 über dem oberen Rand der Epitaxiemaske 420 liegt.
  • 3A und 3B zeigen das epitaktische zweite Halbleitermaterial 750, das die Epitaxietröge 705 von FIG. 2F füllt und die Epitaxiemaske 420 einbettet. Schleif- und/oder Polierprozesse können eine Freilegung der Epitaxiemaske 420 zum Steuern des Endes des Schleif- und Polierprozesses nutzen.
  • Wie in 3C und 3D veranschaulicht ist, können die freigelegten Rippen 421 der Epitaxiemaske 420 die allgemeine Flachheit und Gleichmäßigkeit der planaren Oberflächen 761 der Epitaxiegebiete 760 über das komplette Halbleitersubstrat 700 verbessern.
  • Unterschiede zwischen dem kristallinen ersten Halbleitermaterial in den Rippen des Matrixabschnitts und dem zweiten Halbleitermaterial, das durch Epitaxie in den Epitaxietrögen aufgewachsen wurde, bezüglich Verunreinigungsgehalt und Morphologie, z.B. Porosität, können genutzt werden, um einen Abschnitt eines Halbleiterkörpers entlang der lateralen Oberfläche über die komplette vertikale Ausdehnung der lateralen Oberfläche zu strukturieren. Beispielsweise können Konzentrationsunterschiede bestimmter Verunreinigungen in den ersten und zweiten Halbleitermaterialien genutzt werden, um Verunreinigungen aus den Rippen des Matrixabschnitts durch die laterale Oberfläche in die Epitaxiegebiete oder umgekehrt diffundieren zu lassen, wobei die Verunreinigungen die elektrischen Eigenschaften, zum Beispiel eine Netto-Dotierstoffkonzentration, einen Leitfähigkeitstyp oder eine Lebensdauer von Ladungsträgern, und/oder eine mechanische Festigkeit von entweder einem äußeren Randabschnitt des Epitaxiegebiets, der direkt an die Rippen des Matrixabschnitts grenzt, oder in lateralen Bereichen der Rippen des Matrixabschnitts, die direkt an die Epitaxiegebiete grenzen, lokal ändern, wobei die lateralen Bereiche oder zumindest ein Teil der lateralen Bereiche der Rippen Teil der Halbleiterkörper wird, die im Rest die Epitaxiegebiete enthalten.
  • 4A und 4B betreffen eine Ausdiffusion von Verunreinigungen aus zumindest den Rippen des Matrixabschnitts 710 in ein Epitaxiegebiet 760. Epitaxietröge 705 sind wie oben beschrieben in einem Halbleitersubstrat 700 ausgebildet.
  • 4A zeigt Rippen eines Matrixabschnitts 710 eines ersten Halbleitermaterials, das Verunreinigungen enthält, wobei die Rippen benachbarte Epitaxietröge 705 trennen. Das erste Halbleitermaterial des Matrixabschnitts 710 kann das gleiche wie das Material des Basisabschnitts 720 sein. Beispielsweise ist das Halbleitersubstrat 700 ein Cz:Si-Wafer mit einem vergleichsweise hohen Sauerstoffgehalt, hohen Stickstoffgehalt und/oder hohen Kohlenstoffgehalt.
  • In einem lateralen Querschnitt parallel zur Prozessoberfläche 701 zeigt ein erstes horizontales Konzentrationsprofil 771 der Verunreinigung beispielsweise eine annähernd gleichmäßige Verteilung mit einem Mittelwert N1 innerhalb der Rippen des Matrixabschnitts 710. Alternativ dazu kann die Verteilung für den Fall Gauß-artig sein, dass Verunreinigungen implantiert und in die Seitenwände der Rippen eindiffundiert wurden, oder kann ein komplementäres, fehlerfunktionsartiges (erfc(x)) Profil für den Fall zeigen, dass die Verunreinigungen aus der Gasphase in die Seitenwände eindiffundiert wurden.
  • Ein zweites Halbleitermaterial wird durch Epitaxie im Epitaxietrog 705 von 4A gezüchtet und planarisiert, um Epitaxiegebiete 760 zu bilden. In dem abgeschiedenen zweiten Halbleitermaterial ist eine mittlere Konzentration N2 der Verunreinigung signifikant, zum Beispiel um zumindest eine oder um zumindest zwei Größenordnungen, niedriger als in dem Matrixabschnitt 710.
  • Während eines epitaktischen Wachstums und/oder während Wärmebehandlungen, die nach einem epitaktischen Wachstum angewendet werden, diffundieren Verunreinigungen horizontal aus den Rippen des Matrixabschnitts 710 in laterale Randabschnitte 769 der Epitaxiegebiete 760. Die Wärmebehandlungen können zielgerichtete Wärmebehandlungen sein, die ausschließlich auf ein Ausdiffundieren der Verunreinigungen aus den Rippen des Matrixabschnitts 710 in die lateralen Randabschnitte 769 gerichtet sind, oder können Wärmebehandlungen sein, die während der Ausbildung eines Halbleiterkörpers einer Halbleitervorrichtung in dem Epitaxiegebiet 760 genutzt werden. Nach der Wärmebehandlung umfasst ein zweites horizontales Konzentrationsprofil 772 der Verunreinigung beispielsweise Gauß-Verteilungen, die zu den Rippen der Matrixabschnitte 710 zentriert sind und sich in die lateralen Randabschnitte 769 lateral ausbreiten. Abgesehen von einer während der Epitaxie auftretenden Diffusion ist das horizontale Dotierstoffprofil entlang der kompletten vertikalen Ausdehnung des Epitaxiegebiets 760 zwischen der planaren Oberfläche 761 und einer unteren Oberfläche 762 des Epitaxiegebiets 760 im Wesentlichen das Gleiche.
  • Verunreinigungen können ebenfalls aus dem Basisabschnitt 720 durch die untere Oberfläche 762 des Epitaxiegebiets 760 diffundieren. Eine Diffusion durch die untere Oberfläche 762 kann durch eine Passierung der unteren Oberfläche 762, z.B. durch selektive Ausbildung einer Passivierungsschicht am Boden 706 der Epitaxietröge von FIG. 4A, unterdrückt werden. Ein unterer Bereich des Epitaxiegebiets 760, der direkt an die untere Oberfläche 762 grenzt und eindiffundierte Verunreinigungen enthält, kann Teil eines Halbleiterkörpers werden, der aus dem Epitaxiegebiet 760 im Rest erhalten wird. Alternativ dazu kann ein Schleifprozess von der Rückseite aus Bereiche der Epitaxiegebiete 760 entfernen, die durch eine Diffusion durch die untere Oberfläche 762 der Epitaxiegebiete 760 beeinflusst wurden.
  • Der Unterschied im Verunreinigungsgehalt zwischen dem ersten Halbleitermaterial in den Rippen des Matrixabschnitts 710 und dem in den Epitaxietrögen 705 ausgebildeten zweiten Halbleitermaterial kann sich aus den Eigenschaften des ursprünglichen Halbleitersubstrats 700 oder aus einer Vorbehandlung zumindest des Matrixabschnitts 710 ergeben. Die Vorbehandlung kann eine Ausdiffusion von Verunreinigungen aus einer festen Verunreinigungsquelle, die entlang zumindest den Rippen-Seitenwänden 711 des Matrixabschnitts 710 zeitweise abgeschieden wurde, durch Ausdiffusion aus einer gasförmigen Phase oder durch eine oder mehrere Implantationen einschließen.
  • 5A bis 5B beziehen sich auf ein Einführen von Verunreinigungen, zum Beispiel Donatoren, Akzeptoren, Sauerstoff-, Kohlenstoff-, Stickstoff- oder schweren Metallatomen, in Rippen-Seitenwandabschnitte 712 des Matrixabschnitts 710.
  • Beispielsweise werden Verunreinigungen mit der Epitaxiemaske 420, die obere Oberflächen der Rippen des Matrixabschnitts 710 bedeckt, implantiert, wobei ein Implantationsstrahl zur vertikalen Richtung geneigt ist und Verunreinigungen in die Rippen-Seitenwandabschnitte 712 des Matrixabschnitts 710 selektiv implantiert werden. Ein drittes horizontales Konzentrationsprofil 773 der implantierten Verunreinigungen enthält Maxima bei oder nahe den Rippen-Seitenwänden 711. Innerhalb jeder Rippe können die implantierten Rippen-Seitenwandabschnitte 712 voneinander getrennt sein.
  • Während und/oder nach einem epitaktischen Wachstum des zweiten Halbleitermaterials diffundieren die implantierten Verunreinigungen aus den Rippen-Seitenwandabschnitten 712 in die lateralen Randabschnitte 769 der Epitaxiegebiete 760 aus. Beispielsweise kann das Halbleitersubstrat 700 ein Fz:Si-Wafer mit einer vergleichsweise geringen Konzentration an Sauerstoff sein, und die implantierten Verunreinigungen sind Sauerstoffatome.
  • 5B zeigt die lateralen Randabschnitte 769, die die aus dem Matrixabschnitt 710 ausdiffundierten Verunreinigungen enthalten. Ein viertes horizontales Konzentrationsprofil 742 der diffundierten Verunreinigungen kann zwei überlappende Gauß-Verteilungen je Rippe des Matrixabschnitts 710 zeigen.
  • 6A bis 6D beziehen sich auf die Ausbildung eines vertikalen p-dotierten Gebiets in einem Randgebiet eines Halbleiterkörpers einer Halbleitervorrichtung.
  • Gemäß 6A enthält zumindest ein Matrixabschnitt 710 eines Halbleitersubstrats 700, wie oben beschrieben, einen signifikanten Gehalt an Dotierstoffen, z.B. Akzeptoratomen. Der Akzeptorgehalt kann durch das als Halbleitersubstrat 700 verwendete Ausgangsmaterial gegeben sein, welches ein hochdotierter Cz:Si-Wafer vom p-Typ sein kann, oder kann in einer Vorbehandlung, z.B. durch Implantieren von Akzeptorionen vor oder nach einem Ausbilden von Epitaxietrögen 705, erhöht werden.
  • Ein Epitaxieprozess bildet schwachdotierte Epitaxiegebiete 760 vom n-Typ in den Epitaxietrögen 705 von 6A. Halbleiterkörper 100 von Halbleitervorrichtungen werden dann gebildet, wobei jeder Halbleiterkörper 100 durch eine Sequenz von Implantations-, Ätz-, Abscheidungs- und Strukturierungsprozessen vorwiegend oder ganz in einem der Epitaxiegebiete 760 gebildet wird.
  • Wie in 6B veranschaulicht ist, kann eine Ausbildung eines Halbleiterkörpers 100 ein Ausbilden einer Anoden/Bodywanne 120 vom p-Typ zwischen der planaren Oberfläche 761 eines Epitaxiegebiets 760 und einer schwachdotierten Driftzone 131 vom n-Typ einschließen, die von dem ursprünglich abgeschiedenen Epitaxiematerial gebildet wird. Die Anoden/Bodywanne 120 kann Bodygebiete von Transistorzellen eines IGBT bilden oder kann eine weitere Wanne 110 vom n-Typ von der Driftzone 131 trennen, falls der Halbleiterkörper 100 derjenige eines Thyristors ist. Ein Randgebiet 129 vom p-Typ, das von der Anoden/Bodywanne 120 beabstandet ist, kann die Anoden/Bodywanne 120 entlang der planaren Oberfläche 761 umgeben.
  • Während einer Epitaxie oder während Wärmebehandlungen, die nach einer Epitaxie angewendet werden, diffundieren Akzeptoratome aus dem Matrixabschnitt 710 durch laterale Oberflächen 763 der Epitaxiegebiete 760 aus. Außerdem können Akzeptoratome aus dem Basisabschnitt 720 des Halbleitersubstrats 700 durch die untere Oberfläche 762 des Epitaxiegebiets 760 in das Epitaxiegebiet 760 diffundieren.
  • Durch die die laterale Oberfläche 763 diffundierte Akzeptoratome können ein vertikales Gebiet 134 vom p-Typ entlang der lateralen Oberfläche 763 bilden. Durch die untere Oberfläche 762 des Epitaxiegebiets 760 diffundierte Akzeptoratome können eine horizontale Elektroden/Emitterschicht 139 bilden oder können zumindest zur Ausbildung der horizontalen Elektroden/Emitterschicht 139 beitragen.
  • Nach einem Entfernen des Basisabschnitts 720 können weitere Prozesse auf eine Rückseite von Halbleiterkörpern 100 angewendet werden, die vorwiegend oder vollständig aus den Epitaxiegebieten 760 gebildet sind. Beispielsweise kann eine weitere Implantation von der Rückseite aus die Dotierstoffkonzentration in der horizontalen Elektroden/Emitterschicht 139 erhöhen.
  • Ein Trennprozess kann Halbleiterkörper 100 so definieren, dass die Halbleiterkörper 100 ausschließlich das in die Epitaxietröge 705 von 6A abgeschiedene zweite Halbleitermaterial enthalten, oder so, dass die Halbleiterkörper 100 ferner angrenzende Bereiche des Basisabschnitts 720 des Halbleitersubstrats 700, der Rippen-Seitenwandabschnitte 712 des Matrixabschnitts 710 oder beides einschließen.
  • In 6C umfasst der Halbleiterkörper 100 ausschließlich das Epitaxiegebiet 760 von 6B. Das vertikale Gebiet 134 vom p-Typ verbindet das umlaufende Randgebiet 129 vom p-Typ mit der horizontalen Elektroden/Emitterschicht 139 entlang der lateralen Oberfläche 103, welche mit der lateralen Oberfläche 763 des Epitaxiegebiets 760 von 6B zusammenfällt. Das vertikale Gebiet 134 vom p-Typ ermöglicht zum Beispiel die Realisierung von IGBTs mit einem Rückwärts-Sperrvermögen.
  • In FIG. 6D lässt der Trennprozess Halbleiterkörper 100 übrig, die einen lateralen Körperbereich 109, der auf dem ersten Halbleitermaterial des Matrixabschnitts 710 basiert, sowie einen Basisbereich 104 des Basisabschnitts 720 aufweisen. Ein Hauptkörperbereich 105 entspricht einem Epitaxiegebiet 760.
  • Die horizontale Elektroden/Emitterschicht 139 kann ausschließlich durch den Basisbereich 104 gebildet werden, kann ausschließlich durch Eindiffusion aus dem Basisabschnitt 720 wie in 6C veranschaulicht gebildet werden oder kann eine Kombination von beidem sein, wie in 6D veranschaulicht ist. Falls die horizontale Elektroden/Emitterschicht 139 aus dem Basisbereich 104 gebildet ist, übersteigt eine Sauerstoffkonzentration in der Elektroden/Emitterschicht 139 um zumindest eine oder zwei Größenordnungen eine Sauerstoffkonzentration in dem Hauptkörperbereich 105.
  • Das vertikale Gebiet 134 vom p-Typ kann ausschließlich aus einem Rippen-Seitenwandabschnitt des Matrixabschnitts gebildet sein, kann ausschließlich durch Diffusion durch die lateralen Oberflächen 763 des Epitaxiegebiets 760 wie in 6C veranschaulicht gebildet sein oder kann eine Kombination von beidem sein, wie in 6D veranschaulicht ist. Falls das vertikale Gebiet 134 vom p-Typ aus dem Rippen-Seitenwandabschnitt des Matrixabschnitts gebildet ist, übertrifft eine Sauerstoffkonzentration in dem vertikalen Gebiet 134 vom p-Typ eine Sauerstoffkonzentration in dem Hauptkörperbereich 105 um zumindest eine oder zwei Größenordnungen.
  • 7A und 7B beziehen sich auf die Ausbildung eines lateralen Feldstopps vom n-Typ.
  • Das in 7A veranschaulichte Halbleitersubstrat 700 kann ein Cz:Si-Wafer sein, welcher annähernd intrinsisch, vom n-Typ oder p-Typ sein kann. Epitaxietröge 705 sind wie oben beschrieben ausgebildet.
  • Donatoratome, zum Beispiel Arsen-, Phosphor- Schwefel- oder Selenatome, werden zumindest in Rippen-Seitenwandabschnitte 712 des Matrixabschnitts 710 implantiert, wobei eine obere Oberfläche des Matrixabschnitts 710 freigelegt oder durch Reste einer Ätzmaske bedeckt sein kann, die die Epitaxietröge 705 definiert. Im Fall einer geneigten Implantation kann der Boden 706 der Epitaxietröge 705 durch die Rippen des Matrixabschnitts 710 abgeschattet sein. Gemäß anderen Ausführungsformen werden die Donatoratome auch durch den Boden 706 der Epitaxietröge 705 implantiert. Ein zentraler Rippenabschnitt 715, der frei von implantierten Donatoratomen ist, kann die implantierten Rippen-Seitenwandabschnitte 712 trennen.
  • Ein Epitaxieprozess bildet Epitaxiegebiete 760, die eine schwachdotierte Driftzone 131 vom n-Typ in den Epitaxietrögen 705 von 7A enthalten, wobei die Dotierstoffe vom n-Typ, die vorher in den Matrixabschnitt 710 implantiert wurden, teilweise durch die lateralen Oberflächen 763 der Epitaxiegebiete 760 in laterale Randabschnitte 769 der Epitaxiegebiete 760 diffundieren können.
  • Ein Trennprozess, der die Halbleiterkörper 100 vom Halbleitersubstrat 700 trennt, definiert die lateralen Oberflächen 103 des Halbleiterkörpers 100.
  • 7B bezieht sich auf eine Ausführungsform, in der der Trennprozess nur einen zentralen Rippenabschnitt 715 des Matrixabschnitts 710 entfernt und jeder Halbleiterkörper 100 einen umlaufenden lateralen Körperbereich 109 umfasst, der auf dem ersten Halbleitermaterial basiert, wobei der laterale Körperbereich 109 einen viereckigen, z.B. quadratischen, Hauptkörperbereich 105 aus dem zweiten Halbleitermaterial umgibt. Ein vertikaler Feldstopp 135 umfasst einen ersten Bereich, der in dem Rippen-Seitenwandabschnitt 712 von 6A ausgebildet ist, und kann einen zweiten Bereich umfassen, der durch Ausdiffusion in den lateralen Randabschnitt 769 des Epitaxiegebiets 760 gebildet wurde.
  • Gemäß einer weiteren Ausführungsform kann der Trennprozess den kompletten Matrixabschnitt 710 so entfernen, dass die laterale Oberfläche 103 des Halbleiterkörpers 100 mit der lateralen Oberfläche 763 des Epitaxiegebiets 760 übereinstimmt, und der vertikale Feldstopp 135 wird ausschließlich durch Ausdiffusion aus dem Rippen-Seitenwandabschnitt 712 von 7A gebildet. Im Betrieb einer Halbleitervorrichtung, die aus dem Halbleiterkörper 100 erhalten wird, verhindert der vertikale Feldstopp 135, dass das laterale elektrische Feld die laterale Oberfläche 103 des Halbleiterkörpers 100 erreicht.
  • Falls die Implantation durch den Boden 706 der Epitaxietröge 705 ebenfalls wirksam ist, kann ein Bereich einer horizontalen Feldstoppschicht im Basisabschnitt 720 oder durch Ausdiffusion aus einer Opferschicht, die die implantierten Dotierstoffe enthält, gebildet werden. Falls das Substrat eine ausreichend hohe Donatorkonzentration aufweist, können diese Donatoratome auch für eine laterale Ausdiffusion in das Halbleitersubstrat 700 genutzt werden, wodurch diese ausdiffundierte Schicht vom n-Typ und optional auch die Donatoratome in dem Matrixabschnitt 710 als laterale Kanalstopper dienen können.
  • 8A bis 8B beziehen sich auf Ausführungsformen, die Gebiete einer erhöhten Porosität für einen Trennprozess nutzen.
  • Nach Ausbilden von Epitaxietrögen 705 und vor einer Epitaxie in den Epitaxietrögen 705, wie oben beschrieben, erhöht ein Prozess zum Erzeugen von Hohlräumen im Nanobereich oder Mikrobereich in einem Kristallgitter die Porosität von zumindest Bereichen des Matrixabschnitts 710. Beispielsweise wird eine Fluor (F) enthaltende Lösung angewendet, um eine anodische Oxidation von Silizium oder Siliziumcarbid durchzuführen. Gemäß einer Ausführungsform kann die Lösung Fluorwasserstoffsäure (HF) und zumindest eines von Ethanol und Essigsäure enthalten. Gemäß anderen Ausführungsformen kann die Lösung Mischungen aus HF und Dimethylformamid, Fluorwasserstoffsäure und Acetonnitril enthalten. Der Prozess zum Erhöhen einer Porosität kann ein Bestrahlen des Halbleitersubstrats 700 mit Strahlung, z.B. Licht, einschließen, um eine fotochemische Reaktion zu induzieren, die eine Porosität selektiv in einem Halbleitermaterial vom p-Typ erhöht und die ein Halbleitermaterial vom n-Typ nahezu unbeeinflusst zurücklässt. Eine Maskenschicht kann horizontale Bereiche des Halbleitersubstrats 700 so bedecken, dass der Prozess zum Erhöhen der Porosität nur in dem Matrixabschnitt 710 wirksam ist.
  • Der Prozess zum Erhöhen einer Porosität erzeugt eine Menge an Hohlräumen, z.B. Mesaporen und/oder Nanoporen, wobei ein maximaler Durchmesser der Nanoporen unter 2 nm liegt und der Durchmesser von Mesaporen zwischen 2 nm und 100 nm liegt. Porosität ist der Bruchteil eines freien Raums in allen Poren, verglichen mit dem kompletten Volumen des Matrixabschnitts 710, und ist ein Wert zwischen 0 % und 100 %. Obgleich sie Poren enthält, ist eine poröse kristalline Schicht noch kristallin und als eine Basis für epitaktisches Wachstum geeignet.
  • In 8A ist das zumindest Bereiche des Matrixabschnitts 710 bildende zweite Halbleitermaterial durch eine Porosität von zumindest 5 %, z.B. zumindest 20 %, zum Beispiel zumindest zum Beispiel 50 %, definiert. Wahlweise wird vor dem Schritt einer epitaktischen Abscheidung ein Ausheilschritt in einer wasserstoffhaltigen Atmosphäre angewendet. Dieses Ausheilen kann aufgrund einer Glättung der Oberfläche der porösen Seitenwand der Matrix den Epitaxieprozess erleichtern.
  • Epitaxiegebiete 760 werden in den Epitaxietrögen 705 von 8A wie oben beschrieben gebildet. Ein Trennprozess, der vor oder nach einer Entfernung des Basisabschnitts 720 des Halbleitersubstrats 700 von 8A angewendet werden kann, entfernt das poröse erste Halbleitermaterial des Matrixabschnitts 710 selektiv bezüglich des nicht porösen, massiven zweiten Halbleitermaterials der Epitaxiegebiete 760. Der Trennprozess kann das Material des Halbleitersubstrats 700 in Zerteilungsstraßen 730 aufbrauchen. Die laterale Breite der Zerteilungsstraßen 730 kann gleich der Rippenbreite der Rippen des Matrixabschnitts 710 sein. Der Trennprozess kann eine selektive Ätzung, da poröses Silizium viel schneller als nicht poröses Silizium geätzt werden kann, oder eine Behandlung mit Wasserstoff in Kombination mit einer Wärmebehandlung einschließen. Eine Einführung von Wasserstoff in einen porösen Halbleiter verteilt die Poren entlang einer Ebene um, so dass die Verbindung zwischen zwei benachbarten Halbleiterkörpern 100 aufbricht oder mechanisch leicht aufgebrochen werden kann, ohne Auswirkung auf die Kristallqualität entlang den lateralen Oberflächen 103 von Halbleiterkörpern 100, die aus dem Halbleitersubstrat 700 erhalten wurden.
  • 9A bis 9J beziehen sich auf Details eines Trennprozesses unter Verwendung eines porösen Matrixabschnitts, um eine Trennung von Halbleiterkörpern von einem Halbleitersubstrat zu vereinfachen, wobei ein Prozess eine Porosität eines Halbleitermaterials durch eine fotochemische Reaktion lokal erhöht, die selektiv nur auf einen Leitfähigkeitstyp, z.B. auf ein Halbleitermaterial vom p-Typ, wirksam ist.
  • Epitaxietröge 705 sind in einer Prozessoberfläche 701 eines Halbleitersubstrats 700 wie oben beschrieben ausgebildet.
  • 9A zeigt die Epitaxietröge 705, die sich von der Prozessoberfläche 701 in das Halbleitersubstrat 700 erstrecken. Das Halbleitersubstrat 700 kann p-dotiert sein. Die Epitaxietröge 705 sind in Zeilen und Spalten angeordnet und sind durch Rippen eines Matrixabschnitts 710 des Halbleitersubstrats 700 getrennt. Der Boden 706 der Epitaxietröge 705 legt Bereiche eines durchgehenden Basisabschnitts 720 frei, aus welchem die Rippen des Matrixabschnitts 710 herausragen. Eine Epitaxiemaske 420 kann die Prozessoberfläche 701 bedecken, welche die oberen Oberflächen der Rippen des Matrixabschnitts 710 bildet.
  • Eine vertikale Implantation kann Donatoratome durch den Boden 706 der Epitaxietröge 705 in freigelegten Bereichen des Basisabschnitts 720 einführen. Die Implantation ändert lokal den Leitfähigkeitstyp vom p-Typ zu einem n-Typ und bildet Passivierungsgebiete 729, die pn-Übergänge mit dem Rest des Basisabschnitts 720 bilden.
  • 9B zeigt Passivierungsgebiete 729 eines Leitfähigkeitstyps, der zu demjenigen des Matrixabschnitts 710 entgegengesetzt ist, entlang dem Boden 706 der Epitaxietröge 705. Ein eine Porosität in einem Halbleitergitter erhöhender Prozess wird angewendet. Beispielsweise wird eine HF enthaltende Lösung angewendet, die die Epitaxietröge 705 füllt.
  • Wie in 9C veranschaulicht ist, bildet die Lösung Poren 707 mit einem Durchmesser von bis zu 200 nm selektiv in dem Matrixabschnitt 710 vom p-Typ und lässt die Passivierungsgebiete 729 unbeeinflusst. Die Passivierungsgebiete 729 sind porös, aber kristallin, so dass ein zweites, in den Epitaxietrögen 705 abgeschiedenes Halbleitermaterial 750 mit hoher Kristallqualität auf dem Boden 706 und auf den Rippen-Seitenwänden 711 wächst.
  • 9D zeigt das zweite Halbleitermaterial 750, das die Epitaxiemaske 420 teilweise überwächst. Ein planarisierender Prozess planarisiert die Epitaxieoberfläche 751 des zweiten Halbleitermaterials 750, um in jedem Epitaxietrog 705 von 9C ein Epitaxiegebiet 760 mit einer planaren Oberfläche 761 auszubilden. In jedem Epitaxiegebiet 760 ist ein Halbleiterkörper 100 oder zumindest ein Hauptkörperbereich eines Halbleiterkörpers 100 einer Halbleitervorrichtung wie oben beschrieben ausgebildet, wobei die planare Oberfläche 761 eine erste Oberfläche 101 der Halbleiterkörper 100 definiert. Ein Zwischenschicht-Dielektrikum und eine erste Metallisierung 360, die durch das Zwischenschicht-Dielektrikum von dem Halbleiterkörper 100 teilweise getrennt ist, können an der Vorderseite der Halbleiterkörper 100 ausgebildet sein.
  • 9E zeigt schematisch die erste Metallisierung 360 an der Vorderseite, die durch die erste Oberfläche 101 der Halbleiterkörper 100 definiert ist. Die Halbleiterkörper 100 können beispielsweise eine Anoden/Bodywanne 120, die einen ersten pn-Übergang pnl mit einer Hauptstruktur 130 bildet, Transistorzellen und Kompensationsstrukturen enthalten. Ein steifes Trägerelement 810, z.B. ein Schleifband, wird zum Beispiel durch Klebung auf der ersten Metallisierung 360 an der Vorderseite der Halbleiterkörper 100 reversibel angebracht.
  • In 9F kann das Trägerelement 810 ein Glasträger sein. Gemäß einer Ausführungsform umfasst das Trägerelement 810 einen festen, sich nicht dehnenden Film, zum Beispiel ein temporäres Bonding-Klebeband, das einen Basisfilm 812 aus PET/LCP (Polyethylenterephthalat/Flüssigkristallpolymer) und einen mittels Strahlung oder thermisch lösbaren Klebefilm 811 zum reversiblen Kleben des Basisfilms 812 an die erste Metallisierung 360 umfasst.
  • Beginnend von der Rückseite des Halbleitersubstrats 700 aus, die dem Trägerelement 810 gegenüberliegt, kann ein Schleifprozess einen Teil bzw. Bereich des Basisabschnitts 720 entfernen. Beispielsweise schleift eine Schleifscheibe das Halbleitersubstrat 700 von der Rückseite aus.
  • Der Schleifprozess kann nach Detektion des pn-Übergangs am Boden der Passivierungsgebiete 729 stoppen. Gemäß anderen Ausführungsformen kann ein Hilfsmaterial, z.B. Sauerstoff, durch den Boden 706 der Epitaxietröge 705 vor, nach oder anstelle der Implantation für die Passivierungsgebiete 729 implantiert werden, um eine Schicht mit einer erhöhten mechanischen Festigkeit auszubilden, die als Stoppschicht für das Schleifen effektiv ist.
  • 9G zeigt die Passivierungsgebiete 729, die durch Schleifen freigelegt wurden. Rückseitige Prozesse können angewendet werden, um eine zweite Oberfläche 102 der Halbleiterkörper 100 zu definieren, die der ersten Oberfläche 101 gegenüberliegt, zum Beispiel indem ein Bereich der freigelegten Passivierungsgebiete 729 entfernt wird oder indem die Passivierungsgebiete 729 komplett entfernt werden. Weitere Prozesse können weitere dotierte Gebiete in den Passivierungsgebieten 729 oder in Bereichen der Halbleiterkörper 100 ausbilden, die durch den Boden des Epitaxiegebiets 760 zugänglich sind.
  • Das poröse erste Halbleitermaterial des Matrixabschnitts 710 kann z.B. durch einen Ätzprozess entfernt werden, der Halbleitermaterial hoher Porosität selektiv gegen Halbleitermaterial geringer Porosität entfernt. Alternativ dazu kann Wasserstoff in den Matrixbereich 710 bei einer geeigneten Temperatur eingeführt werden, bei welcher sich die Poren im Matrixabschnitt 710 umordnen und die mechanische Festigkeit der Rippen des Matrixabschnitts 710 drastisch abnimmt.
  • 9H zeigt ein Komposit aus Halbleiterdies 590, die matrixartig in Zeilen und Spalten auf dem Trägerelement 810 angeordnet sind. Jedes Halbleiterdie 590 umfasst einen Halbleiterkörper 100 mit einer ersten Metallisierung 360. Zumindest Bereiche bzw. Teile der Passivierungsgebiete 729 können dotierte Gebiete der Halbleiterkörper 100 bilden, z.B. eine Feldstoppschicht oder, wie veranschaulicht, eine hochdotierte Elektroden/Emitterschicht 139. Auf diese Weise werden die Halbleiterdies 590 durch einen Prozess physisch getrennt, der laterale Oberflächen 103 der Halbleiterkörper 100 nicht beschädigt. Eine Entfernung der Rippen des Matrixabschnitts 710 lässt Zerteilungsrillen 735 zurück, die die lateralen Oberflächen 103 der Halbleiterkörper 100 freilegen. Die Zerteilungsrillen 735 können mit einem Opfermaterial 820, z.B. durch einen Schablonendruckprozess, gefüllt werden, und eine zweite Metallisierungsschicht 371 kann auf der Rückseite der Halbleiterdies 590 gebildet werden.
  • 9I zeigt die zweite Metallisierungsschicht 371, die das Opfermaterial 820 und die zweiten Oberflächen 102 der Halbleiterkörper 100 bedeckt.
  • Von der zweiten Metallisierungsschicht 371 aus kann ein Strukturierungsprozess eine zweite Metallisierung 370 bilden, die eine zweite Elektrodenstruktur auf den Halbleiterkörpern 100 umfasst. Das Opfermaterial 820 und gegebenenfalls Reste der Epitaxiemaske 420 werden entfernt.
  • 9J zeigt das Komposit 599 aus Halbleiterdies, das isolierte Halbleiterdies 590 umfasst, die auf einem Trägerelement 810 angebracht sind. Ein dehnbares Aufnahmeband kann an der zweiten Metallisierung 370 angebracht werden, und das Trägerelement 810 kann von der Vorderseite entfernt werden.
  • In 10A erhöht eine Vorbehandlung, statt eine Porosität in dem gesamten Querschnitt der Rippen des Matrixabschnitts 10 zu erhöhen, die Porosität nur in den Rippen-Seitenwandabschnitten 712 entlang den Rippen-Seitenwänden 711, wobei zentrale Rippenabschnitte 715 unbeeinflusst gelassen werden und die gleiche Porosität wie der Basisabschnitt 720 aufweisen können.
  • 10B zeigt ein zweites Halbleitermaterial 750, das die Epitaxiemaske 420 teilweise überwachsen kann. Der Prozess kann wie in 9E bis 9J veranschaulicht fortschreiten, wobei der zentrale Rippenabschnitt 715 entfernt werden kann, bevor oder nachdem das Opfermaterial 820 die Zerteilungsrillen 735 von FIG. 9H füllt.
  • 11A bis 11B beziehen sich auf ein Verfahren, das eine Porosität nicht nur im Matrixabschnitt 710, sondern auch in einem Bereich des Basisabschnitts 720 direkt unter den Epitaxietrögen 705 erhöht.
  • 11A zeigt eine horizontale poröse Schicht 725, die in einem Abschnitt des Basisabschnitts 720 ausgebildet ist, der direkt an die Epitaxietröge 705 gegrenzt. Abgesehen von den Poren 707 ist das Kristallgitter des Halbleitermaterials in der porösen Schicht 725 und dem Matrixabschnitt 710 intakt, und ein kristallines zweites Halbleitermaterial 750 wächst auf dem Boden 706 der Epitaxietröge 705 mit einer hohen Kristallqualität. Die Bearbeitung kann wie in Bezug auf 9E und 9F beschrieben fortschreiten.
  • Ein erster Bereich des Halbleitersubstrats 700, der den Matrixabschnitt 710 und die Halbleiterkörper 100 umfasst, wird dann von dem Basisabschnitt 720 entlang der porösen Schicht 725 getrennt. Beispielsweise kann Wasserstoff bei einer Temperatur angewendet werden, bei der sich die Poren umordnen. Beispielsweise wird ein Wasserstoffstrahl auf die poröse Schicht 725 gerichtet. Die Poren 707 in der porösen Schicht 725 ordnen sich entlang einer Ebene innerhalb der porösen Schicht 725 um, so dass ein erster Bereich des Halbleitersubstrats 700, der den Matrixabschnitt 710 und die Halbleiterkörper 100 umfasst, sich von einem zweiten Bereich des Basisabschnitts 710 unter der porösen Schicht 725 abspaltet, wie in 11B veranschaulicht ist.
  • Das in 12A bis 12D veranschaulichte Verfahren nutzt eine dotierte Schicht 728 vom n-Typ als einen Ätzstopp für ein elektrochemisches Ätzen eines Basisabschnitts 720 vom p-Typ.
  • Epitaxietröge 705 sind in einem Halbleitersubstrat 700 wie oben beschrieben ausgebildet. Nach Ausbilden einer Epitaxiemaske 420, z.B. indem unterschnittene Bereiche einer Ätzmaske entfernt werden, werden Donatoratome durch den Boden 706 der Epitaxietröge 705 implantiert.
  • 12A zeigt Implantationsgebiete 728a, die Donatoren in der vertikalen Projektion der Epitaxietröge 705 enthalten. Epitaxiegebiete 760 mit planaren Oberflächen 761 werden in den Epitaxietrögen 705 wie oben beschrieben ausgebildet. In jedem Epitaxiegebiet 760 wird durch eine Sequenz von Implantations-, Abscheidungs-, Ätz- und Strukturierungsprozessen ein Halbleiterkörper 100 einer Halbleitervorrichtung gebildet.
  • 12B zeigt Halbleiterkörper 100, die in den Epitaxiegebieten 760 ausgebildet sind, wobei die Halbleiterkörper 100 Anoden/Bodywannen 120 enthalten können, die erste pn-Übergänge pnl mit einer Hauptstruktur bilden, die eine schwachdotierte Driftzone 131 enthalten kann. Die Implantationsgebiete 728a können in einem bestimmten Maße diffundieren und können eine durchgehende horizontale Schicht 728 bilden.
  • Eine Metallelektrode 831, welche eine nicht strukturierte erste Metallisierungsschicht sein kann, aus der die erste Metallisierung an der Vorderseite der Halbleiterkörper 100 gebildet wird, kann auf der Prozessoberfläche 701 des Halbleitersubstrats 700 abgeschieden werden. Eine Hartmaskenschicht wird auf einer Auflagefläche 702 des Halbleitersubstrats 700 abgeschieden, die der Prozessoberfläche 701 gegenüberliegt. Die Hartmaskenschicht kann durch Lithografie strukturiert werden, um eine rückseitige Maske 490 mit einer Öffnung 491 in der vertikalen Projektion eines zentralen Abschnitts des Halbleitersubstrats 700 zu bilden, wobei der zentrale Abschnitt die Halbleiterkörper 100 enthält.
  • 12C zeigt die rückseitige Maske 490, die direkt an eine äußere Oberfläche 703 des Halbleitersubstrats 700 angrenzen kann.
  • Das Halbleitersubstrat 700 wird in eine elektrochemische Lösung 835 in einer Prozesskammer 839 eingetaucht, die eine Kathode 832 enthält. Die Kathode 832 wird an der der Metallelektrode 831 gegenüberliegenden Rückseite des Halbleitersubstrats 700 angeordnet. Die Metallelektrode 831 wird mit einem positiven Potential elektrisch verbunden und ist als Anode wirksam. Die Kathode 832 wird mit einem negativen Potential elektrisch verbunden. Die elektrochemische Ätzung des Basisabschnitts 720 in der vertikalen Projektion der Öffnung 491 in der rückseitigen Maske 490 stoppt an dem pn-Übergang, der zwischen dem Basisabschnitt 720 vom p-Typ und der horizontalen dotierten Schicht 728 vom n-Typ ausgebildet ist.
  • Wie in 12D veranschaulicht ist, kann der Halbleiterkörper 100 zumindest einen Bereich der horizontalen dotierten Schicht 728 vom n-Typ als eine horizontale Feldstoppschicht mit einer höheren Dotierstoffkonzentration als die Driftzone 131 oder als eine Elektroden/Emitterschicht 139 umfassen.
  • 13A bis 13D beziehen sich auf einen DBG- (Dicing Before Grinding) Prozess, der einen Wafer zuerst unvollständig zerteilt, indem Zerteilungsrillen 735 gebildet werden, die benachbarte Halbleiterkörper 100 trennen, und dann die Halbleiterkörper 100 komplett getrennt werden, indem ein Halbleitersubstrat 700 von der Rückseite aus geschliffen wird, um die Zerteilungsrillen 735 freizulegen.
  • Halbleiterkörper 100 von Halbleitervorrichtungen werden in Epitaxiegebieten gebildet, die erhalten werden, indem Epitaxietröge wie beispielsweise in Bezug auf 9A bis 9E beschrieben gefüllt werden. Nach Ausbilden der ersten Metallisierung 360 an der Vorderseite werden die Epitaxiemaske 420 sowie die Rippen des Matrixabschnitts 710 entfernt, um Zerteilungsrillen 735 zu bilden.
  • 13A zeigt die Zerteilungsrillen 735, die benachbarte Halbleiterkörper 100 trennen und laterale Oberflächen 103 der Halbleiterkörper 100 freilegen.
  • Gemäß 13B wird ein starres Trägerelement 810 auf die erste Metallisierung 360 an der Vorderseite wie mit Verweis auf 9F beschrieben aufgebracht. Ein Schleif- oder Polierprozess entfernt den Basisabschnitt 720 und legt die Zerteilungsrillen 735 frei. Die Zerteilungsrillen 735 können mit einem Opfermaterial 820, z.B. einem Polymer, gefüllt sein. Alternativ dazu kann eine dünne Seitenwandpassivierung die freigelegten lateralen Oberflächen 103 der Halbleiterkörper 100 während Prozessen, die auf die Rückseite der Halbleiterkörper 100 angewendet werden, wie etwa Implantationen und einer Abscheidung von Metallschichten, schützen.
  • 13C zeigt das Opfermaterial 820, das die Zerteilungsrillen 735 von FIG. 13B füllt. Eine durchgehende zweite Metallisierungsschicht 371 bedeckt die zweiten Oberflächen 102 auf der Rückseite der Halbleiterkörper 100, welche zumindest Bereiche der Passivierungsgebiete 729 von 13B, z.B. als Elektroden/Emitterschicht 139, enthalten können. Die zweite Metallisierungsschicht 371 auf der Rückseite kann strukturiert werden, und das Opfermaterial 820 kann entfernt werden.
  • 13D zeigt isolierte Halbleiterdies 590, die in Zeilen und Spalten auf einem Trägerelement 810 angeordnet sind. Jedes Halbleiterdie 590 umfasst einen Halbleiterkörper 100 mit einer ersten Metallisierung 360 an einer Vorderseite und einer zweiten Metallisierung 370 auf der Rückseite.
  • 14A bis 14F betreffen eine Ausführungsform, die eine Ausbildung der Epitaxietröge 705 mit einer Ausbildung eines gitterförmigen Trenngrabens 735 in dem Matrixabschnitt 710 kombiniert.
  • Wie in 14A gezeigt ist, können ein Trenngraben 735 und die Epitaxietröge 705 durch die gleiche Ätzmaske 410 definiert werden. Der Trenngraben 735 bildet ein reguläres Gitter mit viereckigen Maschen, wobei jede Masche einen Epitaxietrog 705 enthält.
  • Gemäß 14B ist eine vertikale Ausdehnung des Trenngrabens 735 annähernd die gleiche wie eine vertikale Ausdehnung der Epitaxietröge 705. Gemäß anderen Ausführungsformen kann der Trenngraben 735 flacher oder tiefer als die Epitaxietröge 705 sein. Vor einer Epitaxie in den Epitaxietrögen 705 wird der Trenngraben 735 gegen epitaktisches Wachstum maskiert. Gemäß einer Ausführungsform kann eine Wärmebehandlung in einer Wasserstoff enthaltenden Atmosphäre den Trenngraben 735 selektiv schließen und kann die Epitaxietröge 705 annähernd unbeeinflusst lassen. Gemäß einer anderen Ausführungsform kann eine Hilfsschicht gebildet werden, die die Öffnung des Trenngrabens 735 selektiv bedeckt und die Epitaxietröge 705 offen lässt.
  • 14C bezieht sich auf eine zeitweise Füllung des Trenngrabens 735 mit einer Pfropfenstruktur aus einem Opfermaterial 820. Die Pfropfenstruktur aus einem Opfermaterial 820 kann z.B. durch eine konforme Abscheidung gebildet werden, gefolgt von einer isotropen Ätzung, die Bereiche des Opfermaterials 820 entfernt, die außerhalb des Trenngrabens 735 abgeschieden wurden.
  • 14C zeigt das Opfermaterial 820, das die Pfropfenstruktur in dem Trenngraben 735 bildet. Das Opfermaterial 820 kann jedes beliebige Material mit einer ausreichenden Ätzselektivität gegen das Material des Matrixabschnitts 710 und mit geeigneten Abscheidungseigenschaften sein. Beispielsweise kann das Opfermaterial 820 ein Siliziumoxid, Kohlenstoff, ein Resistmaterial oder eine Kombination verschiedener Schichten sein.
  • 14D zeigt das Halbleitersubstrat 700 nach einer Expitaxie, wobei eine Epitaxiemaske 420 Abschnitte der Ätzmaske 410 von FIG. 14B und das Opfermaterial 820 in dem Trenngraben 735 umfassen kann. Die Epitaxie züchtet ein zweites Halbleitermaterial 750 in Übereinstimmung mit dem Kristallgitter des Halbleitersubstrats 700. Der Prozess kann mit einer Planarisierung des zweiten Halbleitermaterials 750 und mit einer Ausbildung von Halbleiterelementen in den Halbleiterkörpern 100 weitergehen, die aus dem zweiten Halbleitermaterial 750 und aus Restbereichen des Matrixabschnitts 710 wie oben beschrieben erhalten wurden.
  • 14E zeigt eine Vielzahl von Halbleiterkörpern 100 nach Ausbilden einer ersten Metallisierung 360 an einer Vorderseite. Ein starres Trägerelement 810 kann an der ersten Metallisierung 360 angebracht werden, bevor das Substrat 700 von der der ersten Metallisierung 360 gegenüberliegenden Seite aus abgedünnt wird. Weitere Prozesse können auf die freigelegte Rückseite angewendet werden.
  • 14F zeigt eine Elektroden/Emitterschicht 139, die z.B. durch Implantation gebildet wurde. Vor oder nach einem Ausbilden einer zweiten Metallisierung 370 wird das Opfermaterial 820 entfernt, um isolierte Halbleiterdies 590 zu trennen. Der Halbleiterkörper 100 jedes Halbleiterdie 590 enthält einen Hauptkörperbereich 105 aus dem zweiten Halbleitermaterial und einen lateralen Körperbereich 109 aus Restbereichen des Matrixabschnitts 710 von FIG. 14D, wobei der laterale Körperbereich 109 den Hauptkörperbereich 105 auf allen Seiten horizontal umschließt.
  • 15A bis 15D beziehen sich auf die Ausbildung eines lateralen Kanalstoppers unter Verwendung epitaktischen Wachstums in Epitaxietrögen, wobei die Epitaxietröge genutzt werden, um eine Anoden/Bodywanne auszubilden, die einen lateralen pn-Übergang mit dem Kanalstopper bildet.
  • Ein Halbleitersubstrat 700 kann auf der Basis eines hochdotierten Basisbereichs 721 gebildet werden, welcher ein hochdotiertes Substrat vom n-Typ oder eine hochdotierte epitaktische Schicht sein kann, die auf einem beliebig dotierten Basissubstrat aufgewachsen wurde. Ein schwachdotierter Driftbereich 722 vom n-Typ wird auf dem hochdotierten Basisbereich 721 vom n-Typ gebildet. Ein Kanalstoppbereich 717 vom n-Typ mit einer Dotierstoffkonzentration, die eine mittlere Netto-Dotierstoffkonzentration in dem Driftbereich 722 zumindest zehnfach übertrifft, wird auf dem Driftbereich 722 aufgewachsen.
  • 15A zeigt den schwachdotierten Driftbereich 722 vom n-Typ, der zwischen dem Kanalstoppbereich 717 vom n-Typ und dem hochdotierten Basisbereich 721 vom n-Typ angeordnet ist. Der Kanalstoppbereich 717 besteht aus einem kristallinen ersten Halbleitermaterial, welches ein n-dotierter Siliziumkristall mit einer höheren Donatorkonzentration als in dem Driftbereich 722 sein kann. Epitaxietröge 705 werden in den Kanalstoppbereich 717 geätzt. Außerdem können Zerteilungsrillen 735 in eine Prozessoberfläche 701 des Kanalstoppbereichs 717 geätzt werden, wobei die Zerteilungsrillen 735 ein Gitter bilden, wobei die Epitaxietröge 705 in den Maschen des Gitters angeordnet sind.
  • Gemäß 15B erstrecken sich die Epitaxietröge 705 durch den Kanalstoppbereich 717 von FIG. 15A und legen den Driftbereich 722 frei. Die Zerteilungsrillen 735 schneiden durch den Kanalstoppbereich 717 und durch den Driftbereich 722 und können sich in den hochdotierten Basisbereich 721 erstrecken. In jeder Masche des Gitters bildet ein Restbereich des Kanalstoppbereichs 717 einen Matrixabschnitt 710, der die Epitaxietröge 705 jeweils umgibt.
  • Eine Epitaxiemaske kann gebildet werden, die epitaktisches Wachstum in zumindest den Zerteilungsrillen 735 und gegebenenfalls auf dem Restbereich des Kanalstoppbereichs 717 unterdrückt. Die Epitaxiemaske kann Reste einer Ätzmaske enthalten, die die Epitaxietröge 705 definiert. Ein kristallines zweites Halbleitermaterial 750 wird dann abgeschieden, das eine epitaktische Schicht in den Epitaxietrögen 705 wie oben beschrieben bildet.
  • 15C zeigt das zweite Halbleitermaterial 750, das in den Epitaxietrögen 705 von 15B ausgebildet ist. Das kristalline zweite Halbleitermaterial 750 weist den komplementären Leitfähigkeitstyp des kristallinen ersten Halbleitermaterials auf. Eine Sequenz von Implantations-, Ätz-, Abscheidungs- und Strukturierungsprozessen kann weitere Strukturen von Halbleitervorrichtungen in den Halbleiterkörpern 100 ausbilden, die in den Maschen des durch die Zerteilungsrillen 735 gebildeten Gitters definiert sind.
  • Ein Trennprozess kann ein Abscheiden eines Opfermaterials in den Zerteilungsrillen 735 und ein Anbringen eines Trägerelements an einer Vorderseite, die durch die Prozessoberfläche 701 des Halbleitersubstrats 700 definiert ist, umfassen. Ein Schleifprozess entfernt Material des hochdotierten Basisbereichs 721, beginnend von einer Auflagefläche aus, die der Prozessoberfläche 701 gegenüberliegt. Das Schleifen kann nach einem Freilegen der Zerteilungsrillen 735 stoppen. Ein Opfermaterial, das die Zerteilungsrillen 735 vorübergehend füllt, kann entfernt werden, um isolierte Halbleiterdies 590, die die Halbleiterkörper 100 von Halbleitervorrichtungen umfassen, zu erhalten.
  • 15D zeigt ein Halbleiterdie 590, das einen Halbleiterkörper 100 mit einer ersten Oberfläche 101, die durch die Prozessoberfläche 701 definiert ist, und einer zweiten Oberfläche 102 umfasst, die der ersten Oberfläche 101 gegenüberliegt und durch den Schleifprozess freigelegt wurde. Eine laterale Oberfläche 103, die die ersten und zweiten Oberflächen 101, 102 verbindet, wird durch die Seitenwände der Zerteilungsrillen 735 von 15C definiert.
  • Eine hochdotierte Elektroden/Emitterschicht 139 kann Überreste des hochdotierten Basisbereichs 721 von 15C zur Folge haben. Ein Abschnitt des Driftbereichs 722 von 15A bildet eine Driftzone 131, die einen ersten pn-Übergang pnl mit einer Anoden/Bodywanne 120 aus dem zweiten Halbleitermaterial 750 von 15C bilden kann. Überreste des Kanalstoppbereichs 717 entlang der lateralen Oberfläche 103 bilden einen lateralen Kanalstopper 128, der einen lateralen pn-Übergang pn4 mit der Anoden/Bodywanne 120 bildet.
  • 16A und 16B beziehen sich auf Halbleitervorrichtungen 500, die einen Halbleiterkörper 100 aus einen kristallinen Halbleitermaterial wie etwa Silizium (Si), Germanium (Ge), Siliziumgermanium (SiGe), Siliziumcarbid (SiC) oder irgendeinem AIIIBV-Halbleiter umfassen. Der Halbleiterkörper 100 hat eine planare erste Oberfläche 101 an einer Vorderseite und eine zweite Oberfläche 102 parallel zur ersten Oberfläche 101 auf der Rückseite. Der Halbleiterkörper 100 umfasst eine dotierte Hauptstruktur 130, die einen ersten pn-Übergang pnl mit einer Anoden/Bodywanne 120 bildet, welche zwischen der ersten Oberfläche 101 und der Hauptstruktur 130 ausgebildet ist. Die Hauptstruktur 130 enthält eine dotierte Elektroden/Emitterschicht 139, die direkt an die zweite Oberfläche 102 grenzt. Eine laterale Oberfläche 103 verbindet die erste Oberfläche 101 und die zweite Oberfläche 102. Die laterale Oberfläche 101 kann vertikal sein oder kann zumindest einen direkt an die erste Oberfläche 101 grenzenden vertikalen Abschnitt umfassen.
  • Richtungen parallel zur ersten Oberfläche 101 sind horizontale Richtungen, und eine Normale zur ersten Oberfläche 101 definiert eine vertikale Richtung. Eine horizontale Querschnittsfläche des Halbleiterkörpers 100 liegt in einem Bereich von 0,5 mm2 bis 2 cm2, z.B. in einem Bereich von 1 mm2 bis 1 cm2. Eine vertikale Ausdehnung v2 des Halbleiterkörpers 100 kann in einem Bereich von 5 µm bis 300 µm, beispielsweise in einem Bereich von 40 µm bis 200 µm oder bis 140 µm, liegen.
  • Die Halbleitervorrichtung 500 kann eine Leistungshalbleitervorrichtung mit einem vertikalen Ein-Zustand- oder Durchlassstrom zwischen der ersten Oberfläche 101 und der zweiten Oberfläche 102 sein. Beispielsweise ist die Halbleitervorrichtung 500 eine Leistungshalbleiterdiode, ein IGFET, ein IGBT, ein Thyristor, eine Leistungs-MOSFET oder eine Halbleitervorrichtung, die LV- (Niederspannungs-) Schaltungen enthält, zum Beispiel eine Schaltung zur Detektion von Kurzschlüssen oder eine Temperatursteuerungsschaltung, zusätzlich zu einem HV- (Hochspannungs-) Abschnitt, der eine vertikale Leistungshalbleiterdiode, einen IGFET, einen IGBT oder einen Thyristor umfasst.
  • Die Anoden/Bodywanne 120 kann beispielsweise das Anodengebiet einer Leistungshalbleiterdiode oder die Bodygebiete von Transistorzellen bilden, die elektrisch parallel verbunden sind, wobei die Bodygebiete zweite pn-Übergänge mit Sourcezonen zwischen der ersten Oberfläche 101 und der Anoden/Bodywanne 120 bilden. Die Anoden/Bodywanne 120 kann mit einer ersten Elektrode an der Vorderseite elektrisch verbunden sein.
  • Die dotierte Elektroden/Emitterschicht 139 bildet einen ohmschen Kontakt mit einer zweiten Elektrode, die direkt an die zweite Oberfläche 102 auf der Rückseite grenzt.
  • Die dotierte Hauptstruktur 130 kann eine schwachdotierte Driftzone, eine Superjunction-Struktur, eine Feldstopp- oder Pufferschicht zwischen der schwachdotierten Driftzone und der dotierten Elektroden/Emitterschicht 139 sowie gegendotierte Gebiete, z.B. CIBH-(gesteuerte Injektion rückseitiger Löcher) Strukturen, umfassen.
  • Eine laterale Struktur 108 grenzt direkt an die laterale Oberfläche 103 und die Hauptstruktur 130. Die laterale Struktur 108 enthält zumindest eine Verunreinigung, welche in der Hauptstruktur 130 in der gleichen Distanz y zur ersten Oberfläche 101 nicht enthalten ist oder deren Konzentration in der Hauptstruktur 130 bei der gleichen Distanz y zur ersten Oberfläche 101 z.B. zumindest eine oder zwei Größenordnungen niedriger als ein Maximum in der lateralen Struktur 108 ist.
  • Innerhalb zumindest eines Bereichs der lateralen Struktur 108 nimmt eine Konzentration der zumindest einen Verunreinigung mit zunehmender Distanz x von der lateralen Oberfläche 103 stetig ab. Die laterale Struktur 108 umgibt die Hauptstruktur 103 in den horizontalen Richtungen. Oberflächen gleicher Konzentration der zumindest einen Verunreinigung erstrecken sich bei einer gleichen Distanz zu der lateralen Oberfläche 103, wie in 16A veranschaulicht ist.
  • Die Konzentration der zumindest einen Verunreinigung kann in der kompletten lateralen Struktur 108 stetig abnehmen. Beispielsweise ist das laterale Konzentrationsprofil der betreffenden Verunreinigung gleich einer Sigmoid-Funktion, approximiert z.B. eine komplementäre Fehlerfunktion erfc(x), falls die Verunreinigungen von den Seitenwänden eindiffundiert sind. Falls die Verunreinigungen durch die Seitenwände implantiert werden, kann das laterale Konzentrationsprofil der betreffenden Verunreinigung eine Gaußsche Verteilung approximieren.
  • In 16B nimmt eine Distanz x1 zwischen der lateralen Oberfläche 103 und einer Oberfläche einer gleichen Verunreinigungskonzentration mit zunehmender Distanz y zur ersten Oberfläche 101 geringfügig zu, wobei eine Steigung Δx1/Δy von den Diffusionseigenschaften der Verunreinigung und den Prozessparametern des Epitaxieprozesses abhängt. Beispielsweise kann bei oder nahe der zweiten Oberfläche 102 eine Distanz einer Oberfläche gleicher Verunreinigungskonzentration zur lateralen Oberfläche 103 höchstens 20 µm, z.B. höchstens 10 µm, größer als bei oder nahe der ersten Oberfläche 101 sein.
  • Die Verunreinigungen, die die laterale Struktur 108 definieren, können nicht dotierende Verunreinigungen wie etwa Kohlenstoff-, Sauerstoff-, Stickstoff- und/oder schwere Metallatome und/oder Dotierstoffe wie etwa Bor, Phosphor, Arsen, Selen und/oder Schwefel sein. Die laterale Oberfläche 103 kann von der ersten Oberfläche 101 zur zweiten Oberfläche 102 komplett vertikal sein.
  • Die Ausführungsform in 17A und 17B basiert auf einem anisotropen Nassätzen, das Epitaxietröge bildet, die in einer <010>-Kristallrichtung ausgerichtet sind. Das Nassätzen kann eine laterale Oberfläche 103 mit einem ersten Abschnitt 103a bilden, der z.B. von einer {100}-Kristallebene gebildet wird und direkt an die erste Oberfläche 101 grenzt, und einem zweiten Abschnitt 103b, der von {110}-Ebenen gebildet wird und direkt an die zweite Oberfläche 102 grenzt.
  • Ein Neigungswinkel α zwischen der zweiten Oberfläche 102 und dem zweiten Abschnitt 103b der lateralen Oberfläche 103 kann etwa 135° betragen. Der erste Abschnitt 103a kann sich über zumindest 50 %, z.B. zumindest 80 % oder zumindest 90 %, z.B. 100 % der gesamten vertikalen Ausdehnung v2 des Halbleiterkörpers 100 erstrecken. In sowohl dem ersten Abschnitt 103a als auch dem zweiten Abschnitt 103b wird eine Distanz zwischen der lateralen Oberfläche 103 und der Oberfläche gleicher Konzentration der Verunreinigung senkrecht zur lateralen Oberfläche 103 gemessen, so dass die Oberflächen einer gleichmäßigen Dotierstoffkonzentration sich bei einer vertikalen Distanz y1 zur ersten Oberfläche 101 biegen, die durch die Kante zwischen dem ersten Abschnitt 103a und dem zweiten Abschnitt 103b der lateralen Oberfläche 103 definiert ist.
  • Eine Metallschicht 325 kann die zweite Oberfläche 102 und zumindest einen Bereich des zweiten Abschnitts 103b der lateralen Oberfläche 103 bedecken. Falls die Halbleitervorrichtung 500 mit der Rückseite nach unten auf einen Chipträger gelötet wird, kann sich überschüssiges Lötmittel in einem freien Raum zwischen dem Chipträger und dem zweiten Abschnitt 103b der lateralen Oberfläche 103 akkumulieren bzw. ansammeln und bedeckt nicht den ersten Abschnitt 103a der lateralen Oberfläche 103, welche anders als der zweite Abschnitt 103b nicht durch eine metallische Schicht oder einen Schichtstapel beschichtet ist. 18A und 18B veranschaulichen Halbleitervorrichtungen mit einer höheren Konzentration von nicht dotierenden Verunreinigungen wie etwa Sauerstoff-, Stickstoff-, Kohlenstoff- und/oder schweren Metallatomen in einer lateralen Struktur 108 auf der Basis einer Ausführungsform, die sich auf eine Halbleiterdiode 501 bezieht.
  • Die Anoden/Bodywanne 120 bildet eine Anode vom p-Typ, und die Hauptstruktur 130 bildet die Kathode vom n-Typ. Die Anoden/Bodywanne 120 bildet einen ohmschen Kontakt mit einer ersten Elektrodenstruktur 310, die direkt an die erste Oberfläche 101 grenzt, wobei die erste Elektrodenstruktur 310 ein Anodenanschluss A sein kann oder mit einem solchen elektrisch verbunden oder gekoppelt sein kann. Die dotierte Elektroden/Emitterschicht 139 grenzt direkt an eine zweite Elektrodenstruktur 320 und bildet einen ohmschen Kontakt mit dieser, die einen Kathodenanschluss K bildet oder die mit einem solchen elektrisch verbunden oder gekoppelt ist.
  • Die Hauptstruktur 130 kann ferner eine schwachdotierte Driftzone 131 vom n-Typ enthalten, die den ersten pn-Übergang pnl mit der Anoden/Bodywanne 120 bildet. Eine horizontale Feldstoppschicht 138 kann zwischen der Driftzone 131 und der dotierten Elektroden/Emitterschicht 139 angeordnet sein, wobei eine mittlere Dotierstoffkonzentration in der horizontalen Feldstoppschicht 138 mindestens dreimal oder zumindest fünfmal so hoch wie eine mittlere Dotierstoffkonzentration in der Driftzone 131 ist und wobei eine maximale Dotierstoffkonzentration in der dotierten Elektroden/Emitterschicht 139 zumindest eine Größenordnung höher als in der horizontalen Feldstoppschicht 138 ist.
  • Für die Beschreibung der lateralen Struktur 108 wird auf die Beschreibung der 16A bis 16B verwiesen. In der lateralen Struktur 108 ist eine maximale Dotierstoffkonzentration von Sauerstoff, Stickstoff und/oder Kohlenstoff zumindest eine, z.B. zwei, Größenordnungen höher als in Bereichen des Halbleiterkörpers 100 außerhalb der lateralen Struktur 108. Die zusätzlichen Verunreinigungen können das Kristallgitter des Halbleiterkörpers 100 lokal härten. Die gehärtete laterale Struktur 108 ist weniger anfällig für Defekte, die z.B. durch Spannung induziert werden, die durch Ausheilschritte oder durch einen Trennprozess induziert wird, der den Halbleiterkörper 100 von einem Halbleitersubstrat trennt, wobei der Trennprozess beispielsweise einen mechanischen Prozess wie etwa Sägen einschließen kann. Das Eindringen von Gleitlinien (engl. slip lines) kann durch den Einbau von Sauerstoff- oder Stickstoffatomen in der lateralen Struktur 108 signifikant erschwert werden. Die laterale Struktur 108 kann durch Diffusion aus einem Matrixmaterial gebildet werden, das die Verunreinigungen wie etwa Sauerstoff, Stickstoff und/oder Kohlenstoff enthält, oder kann einen Bereich des Matrixmaterials einschließen.
  • Die lateralen Strukturen 108, wie in 18A und 18B veranschaulicht, können beispielsweise auch in den Halbleiterkörpern von IGFETs, IGBTs, MOSFETs und Thyristoren ausgebildet werden.
  • 19A und 19B veranschaulichen Halbleitervorrichtungen mit lateralen Strukturen 108, die dotierte Gebiete bilden, die sich entlang der lateralen Oberfläche 103 erstrecken, auf der Basis einer IGFETs 502 betreffenden Ausführungsform.
  • Die IGFETs 502 enthalten Transistorzellen TC an der Vorderseite, wobei die Anoden/Bodywanne 120 die Bodyzonen der Transistorzellen TC bildet. Die Bodyzonen bilden zweite pn-Übergänge mit Sourcezonen, die zwischen der ersten Oberfläche 101 und der Anoden/Bodywanne 120 ausgebildet sind, und trennen die Sourcezonen von der Hauptstruktur 130. Die Transistorzellen TC können planare Transistorzellen mit steuerbaren Kanälen sein, die parallel zur ersten Oberfläche 101 ausgebildet sind, und mit Gateelektroden, die auf der ersten Oberfläche 101 ausgebildet sind, oder vertikale Transistorzellen mit einem steuerbaren Kanal, der sich vertikal zur ersten Oberfläche 101 erstreckt, und mit Graben-Gatestrukturen, die sich von der ersten Oberfläche 101 in den Halbleiterkörper 100 erstrecken. Der Halbleiterkörper 100 kann ferner Kompensationsstrukturen wie etwa Feldelektroden enthalten, die sich in eine Driftzone 131 in der Hauptstruktur 130 erstrecken.
  • Die Anoden/Bodywanne 120 sowie die Sourcezonen der Transistorzellen TC sind mit einer ersten Elektrodenstruktur 310 elektrisch verbunden, welche einen Sourceanschluss S bilden kann oder welche mit einem solchen elektrisch gekoppelt sein kann. Gateelektroden der Transistorzellen TC sind mit einer Steuerelektrodenstruktur 330 elektrisch verbunden, die einen Gateanschluss G bildet oder die mit einem solchen elektrisch verbunden oder gekoppelt sein kann. Die zweite Elektrodenstruktur 320 auf der Rückseite kann einen Drainanschluss D bilden oder kann mit einem solchen elektrisch verbunden sein.
  • Die laterale Struktur 108 erstreckt sich von der ersten Oberfläche 101 zur zweiten Oberfläche 102. Die laterale Struktur 108 ist definiert durch Typ und/oder Konzentration eines ersten Dotierstoffes, z.B. Phosphor- oder Arsenatome. Die laterale Struktur 108 überlagert die Driftzone 131, die Feldstoppschicht 138 und die dotierte Elektroden/Emitterschicht 139, welche ausschließlich zweite Dotierstoffe, die von dem ersten Dotierstoff verschieden sind, enthalten können oder welche auch den ersten Dotierstoff enthalten können, wobei die Überlagerung zur Folge hat, dass die Dotierstoffkonzentration der lateralen Struktur 108 sich zur Dotierstoffkonzentration in der Driftzone 131, der Feldstoppschicht 138 und der Elektroden/Emitterschicht 139 hinzuaddiert.
  • In jedem Fall nimmt in der lateralen Struktur 108 eine Konzentration der ersten Dotierstoffe mit zunehmender Distanz zur lateralen Oberfläche 103 ab.
  • Falls der erste Dotierstoff in der Hauptstruktur 130 nicht enthalten ist, ist eine Distanz zwischen der lateralen Oberfläche 103 und einer Oberfläche gleicher Konzentration des ersten Dotierstoffs wie in 19A veranschaulicht gleichmäßig oder nimmt mit zunehmender Distanz zur ersten Oberfläche 101 um nicht mehr als 20 µm, z.B. höchstens 10 µm, zu.
  • Falls die Hauptstruktur 130 die ersten Dotierstoffe enthält, ist in der lateralen Struktur 108 die Distanz zwischen der lateralen Oberfläche 103 und einer Oberfläche gleicher Überschusskonzentrationen der ersten Dotierstoffe in der lateralen Struktur 108 bezüglich einer Referenzkonzentration der ersten Dotierstoffe in einem Bereich der Halbleiterstruktur 130 in der Mitte des Halbleiterkörpers 100 bei der gleichen Distanz y zur ersten Oberfläche 101 gleichmäßig oder nimmt mit zunehmender Distanz zur ersten Oberfläche 101 zu.
  • Die dotierte laterale Struktur 108 verbindet die Elektroden/Emitterschicht 139 mit einer Struktur an der ersten Oberfläche 101, so dass die laterale Oberfläche 103 frei von elektrischen Feldern ist. Eine Feldelektrode kann an der Vorderseite über der lateralen Struktur 108 ausgebildet sein. Die laterale Struktur 108 kann einen vertikalen Feldstopp 135 oder lateralen Kanalstopper bilden.
  • 20A bis 20B veranschaulichen die Ausbildung einer lateralen Struktur 108 vom p-Typ, die vertikale Gebiete 134 vom p-Typ bildet, auf der Basis eines IGBT 503.
  • Anders als in der Ausführungsform der 19A und 19B bildet die erste Elektrodenstruktur 310 einen Emitteranschluss E oder ist mit einem solchen elektrisch verbunden. Die dotierte Elektroden/Emitterschicht 139 ist vom p-Typ, und die zweite Elektrodenstruktur 320 verbindet die dotierte Elektroden/Emitterschicht 139 elektrisch mit einem Kollektoranschluss C. Die laterale Struktur 108 enthält Akzeptoratome wie etwa Bor und bildet ein umlaufendes vertikales Gebiet 134 vom p-Typ, das ein dotiertes Randgebiet 129, das sich von der ersten Oberfläche 101 in den Halbleiterkörper 100 erstreckt, mit der Elektroden/Emitterschicht 139 vom p-Typ verbindet. Bezüglich Details der lateralen Struktur 108 wird auf die Beschreibung der 19A bis 19B verwiesen.
  • 21A und 21B zeigen Thyristoren 504 mit lateralen Strukturen 108 wie oben beschrieben.
  • Obwohl spezifische Ausführungsformen hier veranschaulicht und beschrieben sind, ist es für den Fachmann selbstverständlich, dass eine Vielzahl von alternativen und/oder äquivalenten Gestaltungen für die gezeigten und beschriebenen spezifischen Ausführungsformen herangezogen werden kann, ohne von dem Umfang der vorliegenden Erfindung abzuweichen. Diese Anmeldung soll jegliche Anpassungen oder Veränderungen der hier diskutierten spezifischen Ausführungsformen abdecken. Daher ist beabsichtigt, dass diese Erfindung lediglich durch die Patentansprüche und deren Äquivalente begrenzt ist.

Claims (31)

  1. Verfahren zum Herstellen von Halbleitervorrichtungen, wobei das Verfahren umfasst: Ausbilden von Epitaxietrögen in einem Halbleitersubstrat, wobei ein Matrixabschnitt des Halbleitersubstrats die Epitaxietröge lateral trennt und ein erstes Halbleitermaterial aufweist; Ausbilden kristalliner Epitaxiegebiete eines zweiten Halbleitermaterials in den Epitaxietrögen, wobei das zweite Halbleitermaterial sich von dem ersten Halbleitermaterial in Porosität und/oder Verunreinigungsgehalt unterscheidet; und Ausbilden, aus den Epitaxiegebieten, von zumindest Hauptkörperbereichen der Halbleiterkörper der Halbleitervorrichtungen.
  2. Verfahren nach Anspruch 1, wobei die ersten und zweiten Halbleitermaterialien den gleichen Hauptbestandteil oder gleiche Hauptbestandteile aufweisen.
  3. Verfahren nach Anspruch 2, wobei der gleiche Hauptbestandteil Silizium ist oder die gleichen Hauptbestandteile Silizium und Kohlenstoff sind.
  4. Verfahren nach einem der Ansprüche 1 bis 3, wobei ein Ausbilden von zumindest den Hauptkörperbereichen ein Ausbilden, in jedem Hauptkörperbereich, einer Anoden/Bodywanne umfasst, die einen ersten pn-Übergang mit einer Hauptstruktur in dem Halbleiterkörper bildet.
  5. Verfahren nach einem der Ansprüche 1 bis 4, wobei ein Ausbilden von zumindest den Hauptkörperbereichen ein Ausbilden, in jedem Hauptkörperbereich, einer Vielzahl von Transistorzellen umfasst, die elektrisch in Reihe angeordnet sind.
  6. Verfahren nach einem der Ansprüche 1 bis 5, ferner umfassend: Diffundieren von Verunreinigungen von dem Matrixabschnitt in die Epitaxiegebiete.
  7. Verfahren nach Anspruch 6, wobei die Verunreinigungen nicht dotierende Verunreinigungen umfassen.
  8. Verfahren nach Anspruch 6, wobei die Verunreinigungen Sauerstoffatome umfassen.
  9. Verfahren nach einem der Ansprüche 6 bis 8, wobei die Verunreinigungen Dotierstoffe umfassen.
  10. Verfahren nach einem der Ansprüche 1 bis 9, wobei ein Leitfähigkeitstyp des Epitaxiegebiets komplementär zu einem Leitfähigkeitstyp des Matrixabschnitts ist.
  11. Verfahren nach einen der Ansprüche 1 bis 10, ferner umfassend: Vorbehandeln von zumindest Rippen-Seitenwandabschnitten des Matrixabschnitts, um das erste Halbleitermaterial zu bilden.
  12. Verfahren nach einem der Ansprüche 1 bis 11, ferner umfassend: Ausbilden, nach einem Ausbilden der Epitaxietröge, einer horizontalen porösen Schicht in dem Halbleitersubstrat.
  13. Verfahren nach einem der Ansprüche 1 bis 12, ferner umfassend: Erhöhen, um zumindest 10 %, einer Porosität in zumindest Rippen-Seitenwandabschnitten des Matrixabschnitts, um das erste Halbleitermaterial zu bilden.
  14. Verfahren nach Anspruch 13, ferner umfassend: Trennen der Halbleiterkörper vom Halbleitersubstrat, indem zumindest die porösen Rippen-Seitenwandabschnitte des Matrixabschnitts entfernt werden.
  15. Verfahren nach einem der Ansprüche 1 bis 14, ferner umfassend: Trennen der Halbleiterkörper vom Halbleitersubstrat entlang Zerteilungsstraßen, die in Rippen des Matrixabschnitts verlaufen.
  16. Verfahren nach einem der Ansprüche 1 bis 15, wobei die Halbleiterkörper laterale Körperbereiche umfassen, die aus dem ersten Halbleitermaterial gebildet sind, wobei die lateralen Körperbereiche die Hauptkörperbereiche umgeben.
  17. Verfahren nach einem der Ansprüche 1 bis 16, wobei die Halbleiterkörper Basisbereiche aus dem Halbleitersubstrat umfassen.
  18. Verfahren nach einem der Ansprüche 1 bis 15, wobei die Halbleiterkörper aus den Epitaxiegebieten gebildet werden.
  19. Halbleitervorrichtung, umfassend: eine dotierte Hauptstruktur in einem Halbleiterkörper, die einen Haupt-pn-Übergang mit einer Anoden/Bodywanne an einer Vorderseite bildet, die durch eine erste Oberfläche des Halbleiterkörpers definiert ist, und umfassend eine dotierte Elektroden/Emitterschicht, die direkt an eine zweite Oberfläche grenzt, die der ersten Oberfläche gegenüberliegt; und eine laterale Struktur, die direkt an die Hauptstruktur und eine laterale Oberfläche grenzt, die die ersten und zweiten Oberflächen verbindet, wobei in zumindest einem Bereich der lateralen Struktur eine Konzentration von zumindest einer Verunreinigung mit zunehmender Distanz zur lateralen Oberfläche abnimmt, eine Distanz zwischen der lateralen Oberfläche und einer Oberfläche gleicher Konzentration der zumindest einen Verunreinigung gleichmäßig ist oder mit zunehmender Distanz zur ersten Oberfläche um nicht mehr als 20 µm zunimmt.
  20. Halbleitervorrichtung nach Anspruch 19, wobei die Distanz zwischen der lateralen Oberfläche und einer Oberfläche gleicher Konzentration der Verunreinigung über die vertikale Ausdehnung der lateralen Struktur gleich ist.
  21. Halbleitervorrichtung nach einem der Ansprüche 19 und 20, wobei die zumindest eine Verunreinigung eine nicht dotierende Verunreinigung ist.
  22. Halbleitervorrichtung nach einem der Ansprüche 19 bis 21, wobei in der kompletten lateralen Struktur die Konzentration der zumindest einen Verunreinigung mit zunehmender Distanz zur lateralen Oberfläche stetig abnimmt.
  23. Halbleitervorrichtung nach einem der Ansprüche 19 bis 21, wobei in der lateralen Struktur eine Konzentration der zumindest einen Verunreinigung einen maximalen Wert hat.
  24. Halbleitervorrichtung nach einem der Ansprüche 19 bis 23, wobei die zumindest eine Verunreinigung zumindest eine von Sauerstoff und Stickstoff ist.
  25. Halbleitervorrichtung nach einem der Ansprüche 19 bis 24, wobei die laterale Struktur sich von der ersten Oberfläche zur zweiten Oberfläche erstreckt.
  26. Halbleitervorrichtung nach einem der Ansprüche 19 bis 24, wobei die zumindest eine Verunreinigung ein Dotierstoff ist.
  27. Halbleitervorrichtung nach Anspruch 26, ferner umfassend: ein Randgebiet, das sich von der ersten Oberfläche in den Halbleiterkörper erstreckt und einen unipolaren Übergang mit der lateralen Struktur bildet, wobei die dotierte Elektroden/Emitterschicht einen weiteren unipolaren Übergang mit der lateralen Struktur bildet, wobei das Randgebiet einen zentralen Bereich des Halbleiterkörpers lateral umgibt.
  28. Halbleitervorrichtung nach einem der Ansprüche 26 bis 27, wobei in der lateralen Struktur ein laterales Konzentrationsprofil der zumindest einen Verunreinigung gleich einer Gaußschen Verteilung ist.
  29. Halbleitervorrichtung nach einem der Ansprüche 26 bis 27, wobei in der lateralen Struktur ein laterales Konzentrationsprofil der zumindest einen Verunreinigung gleich einer Sigmoid-Funktion ist.
  30. Halbleitervorrichtung nach einem der Ansprüche 19 bis 29, wobei eine Sauerstoffkonzentration in der Elektroden/Emitterschicht eine Sauerstoffkonzentration in der Anoden/Bodywanne um zumindest eine Größenordnung übersteigt.
  31. Halbleitervorrichtung nach einem der Ansprüche 19 bis 30, wobei die Hauptstruktur eine horizontale Feldstoppschicht mit einer Sauerstoffkonzentration umfasst, die eine Sauerstoffkonzentration in der Anoden/Bodywanne um zumindest eine Größenordnung übersteigt.
DE102017102127.2A 2017-02-03 2017-02-03 Verfahren zum Herstellen von Halbleitervorrichtungen unter Verwendung einer Epitaxie und Halbleitervorrichtungen mit einer lateralen Struktur Active DE102017102127B4 (de)

Priority Applications (3)

Application Number Priority Date Filing Date Title
DE102017102127.2A DE102017102127B4 (de) 2017-02-03 2017-02-03 Verfahren zum Herstellen von Halbleitervorrichtungen unter Verwendung einer Epitaxie und Halbleitervorrichtungen mit einer lateralen Struktur
US15/885,340 US10276656B2 (en) 2017-02-03 2018-01-31 Method of manufacturing semiconductor devices by using epitaxy and semiconductor devices with a lateral structure
CN201810111658.8A CN108389787B (zh) 2017-02-03 2018-02-05 半导体器件及其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE102017102127.2A DE102017102127B4 (de) 2017-02-03 2017-02-03 Verfahren zum Herstellen von Halbleitervorrichtungen unter Verwendung einer Epitaxie und Halbleitervorrichtungen mit einer lateralen Struktur

Publications (2)

Publication Number Publication Date
DE102017102127A1 true DE102017102127A1 (de) 2018-08-09
DE102017102127B4 DE102017102127B4 (de) 2023-03-09

Family

ID=62909691

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102017102127.2A Active DE102017102127B4 (de) 2017-02-03 2017-02-03 Verfahren zum Herstellen von Halbleitervorrichtungen unter Verwendung einer Epitaxie und Halbleitervorrichtungen mit einer lateralen Struktur

Country Status (3)

Country Link
US (1) US10276656B2 (de)
CN (1) CN108389787B (de)
DE (1) DE102017102127B4 (de)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102017106202B4 (de) * 2017-03-22 2018-11-29 Infineon Technologies Ag Verfahren zum herstellen einer halbleitervorrichtung, umfassend eine ätzung eines halbleitermaterials
KR102442933B1 (ko) * 2017-08-21 2022-09-15 삼성전자주식회사 3차원 반도체 장치
US11121211B2 (en) * 2017-09-29 2021-09-14 The Texas A&M University System Fabrication of lateral superjunction devices using selective epitaxy
US11145572B2 (en) 2019-10-09 2021-10-12 Newport Fab, Llc Semiconductor structure having through-substrate via (TSV) in porous semiconductor region
US11195920B2 (en) * 2019-10-09 2021-12-07 Newport Fab, Llc Semiconductor structure having porous semiconductor segment for RF devices and bulk semiconductor region for non-RF devices
US11164740B2 (en) 2019-10-09 2021-11-02 Newport Fab, Llc Semiconductor structure having porous semiconductor layer for RF devices
DE102020115687A1 (de) * 2020-06-15 2021-12-16 Infineon Technologies Ag Herstellung von halbleitervorrichtungen durch dünnen und zerteilen

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5273929A (en) 1990-08-24 1993-12-28 Thomson-Csf Method of manufacture transistor having gradient doping during lateral epitaxy
US6677183B2 (en) 2001-01-31 2004-01-13 Canon Kabushiki Kaisha Method of separation of semiconductor device
US20080017896A1 (en) 2004-06-01 2008-01-24 Quick Nathaniel R Embedded semiconductor component
US20120252164A1 (en) 2011-03-30 2012-10-04 Tokyo Electron Limited Method for manufacturing semiconductor device
US20130207226A1 (en) 2012-02-13 2013-08-15 International Business Machines Corporation Recessed device region in epitaxial insulating layer
EP2950339A1 (de) 2014-05-26 2015-12-02 Renesas Electronics Corporation Halbleiterbauelement

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5837607A (en) * 1996-12-05 1998-11-17 Quick; Nathaniel R. Method of making a laser synthesized ceramic electronic devices and circuits
EP1163696B1 (de) * 1999-02-03 2010-08-04 Cree Sweden AB LATERALER SiC-BASIERTER FELDEFFEKTTRANSITOR, DESSEN HERSTELLUNGSVERFAHREN UND DER GEBRAUCH EINES SOLCHEN TRANSISTORS
JP2004221125A (ja) * 2003-01-09 2004-08-05 Sharp Corp 半導体装置及びその製造方法
US7473929B2 (en) * 2003-07-02 2009-01-06 Panasonic Corporation Semiconductor device and method for fabricating the same
DE102007026745B4 (de) * 2007-06-06 2009-05-20 Infineon Technologies Austria Ag Halbleiterbauelement und Verfahren zur Herstellung desselben
WO2008157722A1 (en) * 2007-06-19 2008-12-24 Vertical Circuits, Inc. Wafer level surface passivation of stackable integrated circuit chips
US8193094B2 (en) * 2010-06-21 2012-06-05 Taiwan Semiconductor Manufacturing Company, Ltd. Post CMP planarization by cluster ION beam etch
JP5667485B2 (ja) * 2011-03-17 2015-02-12 ルネサスエレクトロニクス株式会社 半導体装置の製造方法、及び半導体装置
US8633095B2 (en) * 2011-06-30 2014-01-21 Infineon Technologies Austria Ag Semiconductor device with voltage compensation structure
US8603868B2 (en) * 2011-12-19 2013-12-10 International Business Machines Corporation V-groove source/drain MOSFET and process for fabricating same
US9293558B2 (en) * 2012-11-26 2016-03-22 Infineon Technologies Austria Ag Semiconductor device
US8822290B2 (en) * 2013-01-25 2014-09-02 Taiwan Semiconductor Manufacturing Company, Ltd. FinFETs and methods for forming the same
DE102014109208A1 (de) * 2014-07-01 2016-01-07 Infineon Technologies Austria Ag Ladungskompensationsvorrichtung und ihre herstellung
JP6492980B2 (ja) * 2015-06-01 2019-04-03 富士電機株式会社 半導体装置の製造方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5273929A (en) 1990-08-24 1993-12-28 Thomson-Csf Method of manufacture transistor having gradient doping during lateral epitaxy
US6677183B2 (en) 2001-01-31 2004-01-13 Canon Kabushiki Kaisha Method of separation of semiconductor device
US20080017896A1 (en) 2004-06-01 2008-01-24 Quick Nathaniel R Embedded semiconductor component
US20120252164A1 (en) 2011-03-30 2012-10-04 Tokyo Electron Limited Method for manufacturing semiconductor device
US20130207226A1 (en) 2012-02-13 2013-08-15 International Business Machines Corporation Recessed device region in epitaxial insulating layer
EP2950339A1 (de) 2014-05-26 2015-12-02 Renesas Electronics Corporation Halbleiterbauelement

Also Published As

Publication number Publication date
US10276656B2 (en) 2019-04-30
CN108389787A (zh) 2018-08-10
US20180226471A1 (en) 2018-08-09
CN108389787B (zh) 2022-04-12
DE102017102127B4 (de) 2023-03-09

Similar Documents

Publication Publication Date Title
DE102017102127B4 (de) Verfahren zum Herstellen von Halbleitervorrichtungen unter Verwendung einer Epitaxie und Halbleitervorrichtungen mit einer lateralen Struktur
DE102014101937B4 (de) Verfahren zum Herstellen einer Superübergang-Halbleitervorrichtung und Halbleitervorrichtung
DE102016120771B3 (de) Verfahren zum Herstellen von Halbleitervorrichtungen und Halbleitervorrichtung, die wasserstoff-korrelierte Donatoren enthält
DE102011056157B4 (de) Verfahren zur Herstellung eines Halbleiterbauteils und Halbleiterbauteile mit isolierten Halbleitermesas
DE102006025218B4 (de) Leistungshalbleiterbauelement mit Ladungskompensationsstruktur und Verfahren zur Herstellung desselben
DE102014117719B4 (de) Verfahren zum Herstellen einer Halbleitervorrichtung mittels elektrochemischen Ätzens, Halbleitervorrichtung und Superjunction-Halbleitervorrichtung
DE102015101977B4 (de) Halbleitervorrichtung mit Einsatzstruktur an einer Rückseite und Herstellungsverfahren
DE102014108309B4 (de) Verfahren zum Herstellen einer Halbleitervorrichtung mit ausgerichteten Kontaktstöpseln und Halbleitervorrichtung
DE102017124872B4 (de) Verfahren zur Herstellung eines IGBT mit dV/dt-Steuerbarkeit
DE102014114683B4 (de) Verfahren zur herstellung eines halbleiter-wafers mit einer niedrigen konzentration von interstitiellem sauerstoff
DE102016124207B4 (de) Verfahren zur bildung vergrabener isolierungsgebiete
DE102012100234B4 (de) Verfahren zur Herstellung einer Halbleitervorrichtung
DE102016120080B4 (de) Verfahren zum herstellen einer halbleitervorrichtung
DE3242736A1 (de) Verfahren zum herstellen feldgesteuerter elemente mit in vertikalen kanaelen versenkten gittern, einschliesslich feldeffekt-transistoren und feldgesteuerten thyristoren
DE102019108754A1 (de) Halbleitervorrichtung mit einem porösen bereich, waferverbundstruktur und verfahren zum herstellen einerhalbleitervorrichtung
DE102017120535B4 (de) Halbleitervorrichtung und Halbleitersubstrat, das eine poröse Schicht enthält, und Herstellungsverfahren
DE112017000947T5 (de) Verbindungshalbleitervorrichtung und herstellungsverfahren für dieverbindungshalbleitervorrichtung
DE102016122217B4 (de) Verfahren zum dünnen von substraten
DE102011054372B4 (de) Verfahren zur Herstellung einer Halbleitertransistorstruktur
DE102014116631B4 (de) Junction-feldeffekttransistorzelle mit lateralem kanalbereich
DE102017106202B4 (de) Verfahren zum herstellen einer halbleitervorrichtung, umfassend eine ätzung eines halbleitermaterials
DE102017127010B4 (de) Verbundwafer und Verfahren zur Herstellung eines Halbleiterbauelements
DE102018010396B3 (de) Verfahren zum erzeugen eines dotierten halbleitersubstrats
DE102018129594A1 (de) Teilweises entfernen eines halbleiterwafers
DE102013112862B4 (de) Verfahren zur Herstellung einer Halbleitervorrichtung

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R079 Amendment of ipc main class

Free format text: PREVIOUS MAIN CLASS: H01L0021782000

Ipc: H01L0021205000

R016 Response to examination communication
R018 Grant decision by examination section/examining division
R020 Patent grant now final
R082 Change of representative