DE102016101545B4 - Verfahren zum herstellen einer halbleitervorrichtung mit silicidschichten und eine halbleitervorrichtung - Google Patents

Verfahren zum herstellen einer halbleitervorrichtung mit silicidschichten und eine halbleitervorrichtung Download PDF

Info

Publication number
DE102016101545B4
DE102016101545B4 DE102016101545.8A DE102016101545A DE102016101545B4 DE 102016101545 B4 DE102016101545 B4 DE 102016101545B4 DE 102016101545 A DE102016101545 A DE 102016101545A DE 102016101545 B4 DE102016101545 B4 DE 102016101545B4
Authority
DE
Germany
Prior art keywords
silicide
semiconductor substrate
trenches
forming
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
DE102016101545.8A
Other languages
English (en)
Other versions
DE102016101545A1 (de
Inventor
Rolf Weis
Marko Lemke
Stefan Tegen
Martin Bartels
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies Dresden & Co Kg De GmbH
Original Assignee
Infineon Technologies Dresden GmbH and Co KG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies Dresden GmbH and Co KG filed Critical Infineon Technologies Dresden GmbH and Co KG
Priority to DE102016101545.8A priority Critical patent/DE102016101545B4/de
Priority to US15/417,436 priority patent/US9941375B2/en
Publication of DE102016101545A1 publication Critical patent/DE102016101545A1/de
Priority to US15/925,192 priority patent/US10490642B2/en
Application granted granted Critical
Publication of DE102016101545B4 publication Critical patent/DE102016101545B4/de
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45—Ohmic electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/74—Making of localized buried regions, e.g. buried collector layers, internal connections substrate contacts
    • H01L21/743—Making of internal connections, substrate contacts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H01L29/0696—Surface layout of cellular field-effect devices, e.g. multicellular DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H01L29/0852—Source or drain regions of field-effect devices of field-effect transistors with insulated gate of DMOS transistors
    • H01L29/0856—Source regions
    • H01L29/0865—Disposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1095—Body region, i.e. base region, of DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45—Ohmic electrodes
    • H01L29/456—Ohmic electrodes on silicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/66681—Lateral DMOS transistors, i.e. LDMOS transistors
    • H01L29/66696—Lateral DMOS transistors, i.e. LDMOS transistors with a step of recessing the source electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/66712—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/66727—Vertical DMOS transistors, i.e. VDMOS transistors with a step of recessing the source electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/66712—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/66734—Vertical DMOS transistors, i.e. VDMOS transistors with a step of recessing the gate electrode, e.g. to form a trench gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7809—Vertical DMOS transistors, i.e. VDMOS transistors having both source and drain contacts on the same surface, i.e. Up-Drain VDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7816—Lateral DMOS transistors, i.e. LDMOS transistors
    • H01L29/7825—Lateral DMOS transistors, i.e. LDMOS transistors with trench gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/28518—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table the conductive layers comprising silicides

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

Verfahren zum Herstellen einer Halbleitervorrichtung, aufweisend:
Bereitstellen eines Halbleitersubstrats (100) mit einer ersten Seite (101);
Bilden eines Grabens (108) mit einem Boden (108a), wobei der Graben (108) sich von der ersten Seite (101) des Halbleitersubstrats (100) in das Halbleitersubstrat (100) hinein erstreckt und ein in dem Halbleitersubstrat (100) gebildetes erstes Mesagebiet (107a) von einem in dem Halbleitersubstrat (100) gebildeten zweiten Mesagebiet (107b) trennt;
Füllen des Grabens (108) mit einem isolierenden Material (160);
Entfernen des zweiten Mesagebiets (107b) relativ zu dem isolierenden Material (160), das in den Graben (108) gefüllt wurde, um eine Vertiefung (109) in dem Halbleitersubstrat (100) zu bilden, wobei die Vertiefung (109) wenigstens eine Seitenwand (109b), die mit dem isolierenden Material (160) bedeckt ist, und einen Boden (109a) aufweist; und
Bilden einer ersten Silicidschicht (151) auf und in Kontakt mit einem Oberseitengebiet (110) des ersten Mesagebiets (107a) an der ersten Seite (101) des Halbleitersubstrats (100) und einer zweiten Silicidschicht (152) auf und in Kontakt mit dem Boden (109a) der Vertiefung (109) in einem gemeinsamen Prozess.

Description

  • TECHNISCHES GEBIET
  • Hier beschriebene Ausführungsformen betreffen Verfahren zum Herstellen von Halbleitervorrichtungen mit Silicidschichten und Halbleitervorrichtungen, wie etwa Leistungs-FETs.
  • HINTERGRUND
  • Niederohmige elektrische Verbindungen zwischen Leitern und Dotierungsgebieten, die in dem Halbleitersubstrat von Halbleitervorrichtungen gebildet sind, werden benötigt, um Verluste und Schaltkapazitäten zu reduzieren. Eine Möglichkeit, den Übergangswiderstand an einem Übergang zwischen zum Beispiel einer Metallschicht und einem Halbleitermaterial zu reduzieren, besteht darin, Kontaktdotierungsgebiete mit hoher Dotierungskonzentration bereitzustellen. Eine andere Möglichkeit besteht darin, eine Silicidschicht zwischen der Metallschicht und dem Halbleitersubstrat bereitzustellen. Integrieren von Silicidschichten in existierende Herstellungsprozesse erfordert jedoch typischerweise zusätzliche Schritte und erhöhen folglich die Herstellungskosten.
  • Die US 2007 / 0 170 498 A1 beschreibt ein Verfahren zur Bildung von Silizidkontaktregionen Gates und Mesaregionen eines MOSFET.
  • Die US 8 039 339 B2 beschreibt ein Verfahren, bei dem Silizidregionen auf einem Gatestack und dem Halbleitersubstrate gebildet werden.
  • Die DE 10 2004 007 895 A1 beschreibt ein selektives Silizidierungsverfahren für Speicher.
  • Es besteht daher ein Bedarf an verbesserten Herstellungsprozessen.
  • KURZDARSTELLUNG
  • Gemäß einer Ausführungsform umfasst ein Verfahren zum Herstellen einer Halbleitervorrichtung Folgendes: Bereitstellen eines Halbleitersubstrats mit einer ersten Seite; Bilden eines Grabens mit einem Boden, wobei der Graben sich von der ersten Seite des Halbleitersubstrats in das Halbleitersubstrat hinein erstreckt und ein erstes Mesagebiet, das in dem Halbleitersubstrat gebildet wird, von einem zweiten Mesagebiet, das in dem Halbleitersubstrat gebildet wird, trennt; Füllen des Grabens mit einem isolierenden Material; Entfernen des zweiten Mesagebiets relativ zu dem isolierenden Material, das in den Graben gefüllt wird, um eine Vertiefung in dem Halbleitersubstrat zu bilden, wobei die Vertiefung wenigstens eine Seitenwand, die mit dem isolierenden Material bedeckt ist, und einen Boden aufweist; und Bilden einer ersten Silicidschicht auf und in Kontakt mit einem Oberseitengebiet des ersten Mesagebiets an der ersten Seite des Halbleitersubstrats und einer zweiten Silicidschicht auf und in Kontakt mit dem Boden der Vertiefung in einem gemeinsamen Prozess.
  • Gemäß einer Ausführungsform umfasst ein Verfahren zum Herstellen einer Halbleitervorrichtung Folgendes: Bereitstellen eines Halbleitersubstrats mit einer ersten Seite; Bilden mehrerer Gräben, die sich von der ersten Seite des Halbleitersubstrats in das Halbleitersubstrat hinein erstrecken, und mehrerer Halbleitermesagebiete, die sich zu der ersten Seite erstrecken, wobei ein jeweiliges Halbleitermesagebiet zwischen zwei angrenzenden Gräben angeordnet ist; Entfernen ausgewählter Halbleitermesagebiete zwischen gegebenen angrenzenden Gräben, um vereinigte Gräben mit freigelegten Bodenteilen zu bilden; Bilden jeweiliger erster Dotierungsgebiete in verbleibenden Halbleitermesagebieten an der ersten Seite des Halbleitersubstrats; Bilden zweiter Dotierungsgebiete in den freigelegten Bodenteilen; Bilden jeweiliger erster Silicidschichten auf und in Kontakt mit den ersten Dotierungsgebieten und zweiter Silicidschichten auf und in Kontakt mit den zweiten Dotierungsgebieten; und Bilden jeweiliger erster Metallschichten auf und in Kontakt mit den ersten Silicidschichten und zweiter Metallschichten auf und in Kontakt mit den zweiten Silicidschichten.
  • Gemäß einer Ausführungsform umfasst ein Verfahren zum Herstellen einer Halbleitervorrichtung Folgendes: Bereitstellen eines Halbleitersubstrats mit einer ersten Seite; Bilden mehrerer erster und zweiter Gräben, die sich von der ersten Seite des Halbleitersubstrats in das Halbleitersubstrat hinein erstrecken, und mehrerer erster und zweiter Halbleitermesagebiete, die sich zu der ersten Seite erstrecken, wobei ein jeweiliges erstes Halbleitermesagebiet zwischen zwei benachbarten ersten Gräben angeordnet ist, und wobei ein jeweiliges zweites Halbleitermesagebiet zwischen zwei benachbarten zweiten Gräben angeordnet ist; Entfernen wenigstens eines ersten Halbleitermesagebiets zwischen zwei benachbarten ersten Gräben, so dass die zwei benachbarten ersten Gräben vereinigt werden und einen ersten gemeinsamen Graben bilden, und Entfernen wenigstens eines zweiten Halbleitermesagebiets zwischen zwei benachbarten zweiten Gräben, so dass die zwei benachbarten zweiten Gräben vereinigt werden und einen zweiten gemeinsamen Graben bilden; Bilden erster Dotierungsgebiete eines ersten Leitfähigkeitstyps in verbleibenden ersten Mesagebieten und zweiter Dotierungsgebiete des ersten Leitfähigkeitstyps in einem Bodenteil oder Bodenbereich des ersten gemeinsamen Grabens; Bilden erster Dotierungsgebiete eines zweiten Leitfähigkeitstyps in verbleibenden zweiten Mesagebieten und zweiter Dotierungsgebiete des zweiten Leitfähigkeitstyps in einem Bodenteil oder Bodenbereich des zweiten gemeinsamen Grabens; Bilden erster Silicidschichten auf und in Kontakt mit den ersten Dotierungsgebieten und zweiter Silicidschichten auf und in Kontakt mit den zweiten Dotierungsgebieten; und Bilden erster Metallschichten auf und in Kontakt mit den ersten Silicidschichten und zweiter Metallschichten auf und in Kontakt mit den zweiten Silicidschichten.
  • Gemäß einer Ausführungsform umfasst eine Halbleitervorrichtung Folgendes: ein Halbleitersubstrat mit einer ersten Seite; eine Grabenstruktur mit einem Boden und einer Seitenwand, wobei der Boden wenigstens einen ersten Bodenteil oder ersten Bodenbereich und einen seitlich zum ersten Bodenteil benachbarten zweiten Bodenteil oder zweiten Bodenbereich aufweist, wobei der erste und zweite Bodenteil jeweils eine konkave Form mit einer Erhöhung, die zwischen dem ersten und zweiten Bodenteil gebildet ist, aufweisen; isolierendes Material, das die Seitenwand und den ersten Bodenteil der Vertiefung bedeckt, während es den zweiten Bodenteil der Vertiefung unbedeckt belässt; ein Mesagebiet, das sich zu der ersten Seite des Halbleitersubstrats erstreckt und das die Seitenwand der Grabenstruktur bildet; eine erste Silicidschicht auf einem Oberseitengebiet des Mesagebiets; eine zweite Silicidschicht auf dem zweiten Bodenteil der Grabenstruktur; eine erste Metallschicht auf und in Kontakt mit der ersten Silicidschicht; und eine zweite Metallschicht auf und in Kontakt mit der zweiten Silicidschicht.
  • Zusätzliche Merkmale und Vorteile werden für einen Fachmann bei der Lektüre der folgenden ausführlichen Beschreibung und bei der Betrachtung der begleitenden Zeichnungen ersichtlich.
  • Figurenliste
  • Die Komponenten in den Figuren sind nicht notwendigerweise maßstabsgetreu, stattdessen wird Wert auf Veranschaulichung der Prinzipien der Erfindung gelegt. Darüber hinaus bezeichnen in den Figuren gleiche Bezugszeichen entsprechende Teile. In den Zeichnungen gilt:
    • 1A bis 1D veranschaulichen einen Prozess zum Herstellen einer Halbleitervorrichtung gemäß einer Ausführungsform;
    • 2 veranschaulicht eine Halbleitervorrichtung gemäß einer Ausführungsform;
    • 3 veranschaulicht eine Draufsicht auf eine Halbleitervorrichtung gemäß einer Ausführungsform;
    • 4 veranschaulicht eine Querschnittsansicht eines Teils der Halbleitervorrichtung aus 3;
    • 5 veranschaulicht eine 3-dimensionale Ansicht eines Teils einer Halbleitervorrichtung gemäß einer hier beschriebenen Ausführungsform;
    • 6A veranschaulicht eine Querschnittsansicht und 6B veranschaulicht eine Draufsicht einer Halbleitervorrichtung gemäß einer Ausführungsform, um einen Prozess zum Herstellen einer Halbleitervorrichtung zu veranschaulichen;
    • 7A veranschaulicht eine Querschnittsansicht und 7B veranschaulicht eine Draufsicht einer Halbleitervorrichtung gemäß einer Ausführungsform, um einen Prozess zum Herstellen einer Halbleitervorrichtung zu veranschaulichen;
    • 8A veranschaulicht eine Querschnittsansicht und 8B veranschaulicht eine Draufsicht einer Halbleitervorrichtung gemäß einer Ausführungsform, um einen Prozess zum Herstellen einer Halbleitervorrichtung zu veranschaulichen;
    • 9A veranschaulicht eine Querschnittsansicht und 9B veranschaulicht eine Draufsicht einer Halbleitervorrichtung gemäß einer Ausführungsform, um einen Prozess zum Herstellen einer Halbleitervorrichtung zu veranschaulichen;
    • 10A veranschaulicht eine Querschnittsansicht und 10B veranschaulicht eine Draufsicht einer Halbleitervorrichtung gemäß einer Ausführungsform, um einen Prozess zum Herstellen einer Halbleitervorrichtung zu veranschaulichen;
    • 11A veranschaulicht eine Querschnittsansicht und 11 B veranschaulicht eine Draufsicht einer Halbleitervorrichtung gemäß einer Ausführungsform, um einen Prozess zum Herstellen einer Halbleitervorrichtung zu veranschaulichen;
    • 12A veranschaulicht eine Querschnittsansicht und 12B veranschaulicht eine Draufsicht einer Halbleitervorrichtung gemäß einer Ausführungsform, um einen Prozess zum Herstellen einer Halbleitervorrichtung zu veranschaulichen;
    • 13A veranschaulicht eine Querschnittsansicht und 13B veranschaulicht eine Draufsicht einer Halbleitervorrichtung gemäß einer Ausführungsform, um einen Prozess zum Herstellen einer Halbleitervorrichtung zu veranschaulichen;
    • 14A veranschaulicht eine Querschnittsansicht und 14B veranschaulicht eine Draufsicht einer Halbleitervorrichtung gemäß einer Ausführungsform, um einen Prozess zum Herstellen einer Halbleitervorrichtung zu veranschaulichen;
    • 15A veranschaulicht eine Querschnittsansicht und 15B veranschaulicht eine Draufsicht einer Halbleitervorrichtung gemäß einer Ausführungsform, um einen Prozess zum Herstellen einer Halbleitervorrichtung zu veranschaulichen; und
    • 15C veranschaulicht eine Draufsicht auf einen Teil der in 15A und 15C veranschaulichten Halbleitervorrichtung.
  • AUSFÜHRLICHE BESCHREIBUNG
  • In der folgenden ausführlichen Beschreibung wird auf die beiliegenden Zeichnungen Bezug genommen, die einen Teil hiervon bilden und in denen als Veranschaulichung spezielle Ausführungsformen gezeigt sind, in denen die Erfindung praktiziert werden kann. In dieser Hinsicht wird Richtungsterminologie wie etwa „Oberseite“, „Boden“, „Vorderseite“, „Rückseite“, „vorderer“, „hinterer“, „seitlich“, „vertikal“ usw. unter Bezugnahme auf die Orientierung der beschriebenen Figur(en) verwendet. Weil Komponenten von Ausführungsformen in einer Reihe verschiedener Orientierungen positioniert sein können, wird die Richtungsterminologie zum Zweck der Veranschaulichung verwendet und ist in keinerlei Weise beschränkend. Es versteht sich, dass andere Ausführungsformen genutzt und strukturelle oder logische Änderungen vorgenommen werden können, ohne von dem Schutzumfang der vorliegenden Erfindung abzuweichen. Die folgende ausführliche Beschreibung ist deshalb nicht in einem beschränkenden Sinn zu verstehen und der Schutzumfang der vorliegenden Erfindung wird durch die angehängten Ansprüche definiert. Die beschriebenen Ausführungsformen verwenden eine spezifische Sprache, die nicht als den Schutzumfang der angehängten Ansprüche beschränkend ausgelegt werden soll.
  • In dieser Beschreibung wird eine zweite Seite oder Oberfläche eines Halbleitersubstrats als durch die untere Oberfläche oder Rückseite gebildet betrachtet, während eine erste Seite oder erste Oberfläche als durch die Oberseite oder Hauptseite oder Oberfläche des Halbleitersubstrats gebildet betrachtet wird. Die Begriffe „oberhalb“ und „unterhalb“, wie sie in dieser Beschreibung verwendet werden, ebenso wie „Oberseite“ und „Boden“, beschreiben daher eine relative Lage eines strukturellen Merkmals gegenüber einem anderen strukturellen Merkmal unter Berücksichtigung dieser Orientierung. Weiterhin werden räumlich relative Begriffe, wie „unter“, „unterhalb“, „unterer“, „über“, „oberer“ und dergleichen, der Einfachheit der Beschreibung halber verwendet, um die Positionierung eines Merkmals relativ zu einem zweiten Merkmal zu erklären. Es wird beabsichtigt, dass diese Begriffe verschiedene Orientierungen der Vorrichtung zusätzlich zu den verschiedenen in den Figuren dargestellten einschließen. Ferner werden Begriffe wie „erster“, „zweiter“ und dergleichen auch verwendet, um verschiedene Merkmale, Gebiete, Abschnitte usw. zu beschreiben, und es wird auch hier nicht beabsichtigt, dass diese beschränkend sind. Über die gesamte Beschreibung hinweg können gleiche Begriffe auf gleiche Merkmale verweisen.
  • Die Ausdrücke „elektrische Verbindung“ und „elektrisch verbunden“ beschreiben eine ohmsche Verbindung zwischen zwei Merkmalen.
  • Eine „normale Projektion“ auf eine Ebene oder Oberfläche bedeutet hierin eine senkrechte Projektion auf die Ebene oder Oberfläche. Mit anderen Worten ist die Blickrichtung senkrecht zu der Oberfläche oder Ebene.
  • Das Halbleitersubstrat kann aus einem beliebigen Halbleitermaterial gefertigt werden, das zum Herstellen von Halbleiterkomponenten geeignet ist. Beispiele für solche Materialien beinhalten unter anderem elementare Halbleitermaterialien, wie etwa Silicium (Si), Gruppe-IV-Verbindungshalbleitermaterialien, wie etwa Siliciumcarbid (SiC) oder Silicium-Germanium (SiGe), binäre, ternäre oder quaternäre Ill-V-Halbleitermaterialien, wie etwa Galliumarsenid (GaAs), Galliumphosphid (GaP), Indiumphosphid (InP), Galliumnitrid (GaN), Aluminiumgalliumnitrid (AIGaN), Indiumgalliumphosphid (InGaP) oder Indiumgalliumarsenidphosphid (InGaAsP), und binäre oder ternäre II-VI-Halbleitermaterialien, wie etwa Kadmiumtellurid (CdTe) und Quecksilberkadmiumtellurid (HgCdTe), um nur einige zu nennen. Die oben genannten Halbleitermaterialien werden auch als „Homojunction-Halbleitermaterialien“ bezeichnet. Wenn zwei verschiedene Halbleitermaterialien kombiniert werden, wird ein Heterojunction-Halbleitermaterial gebildet. Beispiele für Heterojunction-Halbleitermaterialien beinhalten unter anderem Silicium- (SixC1-x) und SiGe-Heterojunction-Halbleitermaterial. Für Leistungshalbleiteranwendungen werden zurzeit hauptsächlich Si-, SiC- und GaN-Materialien verwendet.
  • Es werden n-dotierte Gebiete als von einem „ersten Leitfähigkeitstyp“ bezeichnet, wohingegen p-dotierte Gebiete als von einem „zweiten Leitfähigkeitstyp“ bezeichnet werden. Es ist jedoch möglich, den ersten und zweiten Leitfähigkeitstyp auszutauschen, so dass der erste Leitfähigkeitstyp p-dotiert und der zweite Leitfähigkeitstyp n-dotiert ist.
  • Wie hier verwendet, sind die Begriffe „aufweisend“, „enthaltend“, „beinhaltend“, „umfassend“ und dergleichen offene Begriffe, die das Vorhandensein der angegebenen Elemente oder Merkmale anzeigen, die aber zusätzliche Elemente oder Merkmale nicht ausschließen. Es wird beabsichtigt, dass die Artikel „ein“, „eine“ und „der/die/das“ sowohl den Plural als auch den Singular beinhalten, es sei denn, dass der Zusammenhang klar anderes angibt.
  • 1A bis 1D veranschaulichen Prozesse eines Verfahrens zum Herstellen einer Halbleitervorrichtung. Die linke Veranschaulichung jeder der 1A bis 1D zeigt eine Querschnittsansicht in einer vertikalen Richtung und die rechte Veranschaulichung jeder der 1A bis 1 D zeigt eine Draufsicht auf relevante Teile der Halbleitervorrichtung.
  • Ein Halbleitersubstrat 100 wird bereitgestellt, das eine erste Seite oder erste Oberfläche 101 aufweist, die durch die Hauptoberfläche des Halbleitersubstrats 100 gebildet wird. Das Halbleitersubstrat 100 ist typischerweise ein monokristallines Substrat, das von einem einzigen monokristallinen Volumenmaterial oder einem monokristallinen Basismaterial und einer monokristallinen Epitaxieschicht, die auf dem monokristallinen Basismaterial gebildet wird, gebildet werden kann. Die erste Seite 100 kann durch eine spezielle kristallographische Fläche gebildet werden, zum Beispiel im Fall von Silicium durch die <100>-Fläche. Andere Materialien können ebenso verwendet werden, wie etwa Siliciumcarbid.
  • Gemäß einer Ausführungsform wird eine erste Ätzmaske 181 auf der ersten Seite 101 des Halbleitersubstrats 100, typischerweise in Kontakt mit der ersten Seite 101, gebildet. Die erste Ätzmaske 181 beinhaltet eine oder mehrere Öffnungen 181a zum Definieren eines Gebiets oder von Gebieten, wo ein oder mehrere Gräben während eines anschließenden Ätzprozesses zu bilden sind. Die erste Ätzmaske 181 kann aus einem organischen Material, wie etwa einem Harz oder einem Fotolack, gefertigt werden oder kann aus einem anorganischen Material, wie etwa einem Oxid, gefertigt werden.
  • Unter Verwendung der ersten Ätzmaske 181 wird ein Graben 108 oder werden Gräben 108 unter Verwendung eines Ätzprozesses gebildet. Typischerweise wird ein anisotroper Trockenätzprozess, wie etwa ein plasmaunterstützter Ätzprozess, verwendet, um einen Graben 108 oder Gräben zu bilden, der oder die ein Aspektverhältnis von wenigstens 1:1 (Tiefe / Breite) und besonders von wenigstens 2:1 und insbesondere von 10:1 und mehr aufweisen.
  • Wie in 1A veranschaulicht, weist der Graben 108 einen Boden 108a auf, die infolge des Ätzprozesses eine konkave Form aufweisen kann. Grabenseitenwände 108b erstrecken sich von der Grabenunterseite 108a zu der ersten Seite 101 des Halbleitersubstrats 100. Der Graben 108 erstreckt sich dementsprechend von der ersten Seite 101 des Halbleitersubstrats 100 in das Halbleitersubstrat 100 hinein.
  • Der Graben 108 trennt ferner ein erstes Mesagebiet 107a, das infolge des vorigen Ätzprozesses in dem Halbleitersubstrat 100 gebildet wurde, von einem zweiten Mesagebiet 107b, das ebenfalls infolge des Ätzprozesses in dem Halbleitersubstrat 100 gebildet wurde. Das erste und zweite Mesagebiet 107a und 107b bilden dementsprechend die gegenüberliegenden Seitenwände 108b des Grabens 108.
  • Der Graben 108 kann so gebildet werden, dass er das zweite Mesagebiet 107b seitlich vollständig umgibt. Die rechte Veranschaulichung in 1A zeigt eine Draufsicht auf die erste Seite 101 des Halbleitersubstrats 100. Die Öffnung 181a der Maske 181 weist eine rechteckige ringartige Form auf, wobei die Form die abschließende Form oder Gestaltung des Grabens 108, bei Betrachtung in einer Ebenenprojektion auf die erste Seite 101 des Halbleitersubstrats 100, als geschlossenen Ring definiert. Die Form des Grabens 108, die durch die Öffnung 181a der Maske 181 definiert wird, kann länglich sein, so dass, bei Betrachtung in einer Ebenenprojektion auf die erste Seite 101, ein dünnes zweites Mesagebiet 107b gebildet wird. Bei weiteren Ausführungsformen werden zwei konzentrische ringförmige Gräben 108 gebildet, die das zweite Mesagebiet 107b zwischen den Gräben 108 definieren. Zu diesem Zweck beinhaltet die erste Ätzmaske 181 zwei oder mehr ringartige Öffnungen 181a, die konzentrisch zueinander sind.
  • Bei der in 1A bis 1D gezeigten Ausführungsform wird ein ringartiger Graben 108 gebildet, wie in der rechten Veranschaulichung in 1A in einer Ebenenprojektion auf die erste Seite 101 gezeigt ist, und die zwei Böden 108a, die in der linken Veranschaulichung in 1A gezeigt sind, sind ein Teil eines gemeinsamen Bodens des ringartigen Grabens 108. Der ringartige Graben 108 umgibt und definiert das zweite Mesagebiet 107b.
  • Gemäß einer Ausführungsform ist das zweites Mesagebiet 107b seitlich vollständig durch den Graben 108 oder die Gräben 108 von dem ersten Mesagebiet 107a getrennt.
  • Gemäß einer Ausführungsform bildet das zweite Mesagebiet 107b, bei Betrachtung in einer Ebenenprojektion auf die erste Seite 101 des Halbleitersubstrats 100, eine geschlossene Ringstruktur, wobei das zweite Mesagebiet 107b seitlich durch einen inneren Graben 108 und einen äußeren Graben 108 eingefasst wird.
  • In einem weiteren Prozess wird der Graben 108, wie in 1B veranschaulicht, mit einem isolierenden Material 160 gefüllt, um den Boden 108a und die Seitenwand 108b des ersten Grabens 108, der durch das erste Mesagebiet 107a gebildet wird, zu bedecken. Bei einer Ausführungsform wird der Graben 108 vollständig mit isolierendem Material 160 gefüllt, so dass die Seitenwände des ersten Grabens 108 vollständig von dem isolierenden Material 160 bedeckt sind. Wenn der Graben 108 das zweite Mesagebiet 107b vollständig umgibt, ist das zweite Mesagebiet 107b auch vollständig von dem isolierenden Material 160 umgeben.
  • In einem weiteren Prozess wird das zweite Mesagebiet 107b, wie in 1B veranschaulicht, durch einen Ätzprozess relativ zu dem isolierenden Material 160, das in den Graben 108 gefüllt wird, entfernt, um eine Vertiefung 109 in dem Halbleitersubstrat 100 zu bilden. Die Vertiefung 109 weist wenigstens eine Seitenwand 109b, die durch das isolierende Material 160 gebildet wird, und eine Boden 109a auf. Der Boden 109 weist eine gerundete oder konkave Form auf. Jeweilige Erhöhungen 109c werden zwischen dem Boden 109a der Vertiefung 109 und dem Boden 108a der jeweiligen Gräben 108 gebildet. Die Erhöhungen 109c verlaufen entlang der Ausdehnung der Gräben 108.
  • Die Vertiefung 109 und die angrenzenden Gräben 108 bilden zusammen einen vereinigten Graben mit Seitenwänden 109b, die durch die äußeren Seitenwände 108b der jeweiligen Gräben 108 definiert werden und die von dem isolierenden Material 160 bedeckt werden. Ein Raum, der durch die Vertiefung 109 definiert wird, wird zwischen gegenüberliegenden Schichten von isolierendem Material 160 gebildet. Dieser Raum entspricht grundsätzlich dem entfernten zweiten Mesagebiet 107b.
  • Der vereinigte Graben bildet eine Grabenstruktur mit einem ersten Bodenteil (oder Bodenabschnitt), der der Boden 108a des Grabens 108 entspricht, und einem zweiten Bodenteil (oder Bodenabschnitt), der der Boden 109a der Vertiefung 109 entspricht. Der erste Bodenteil ist vom isolierenden Material 160 bedeckt, während der zweite Bodenteil freigelegt verbleibt. Typischerweise ist der zweite Bodenteil seitlich vollständig von dem ersten Bodenteil oder den ersten Bodenteilen umgeben.
  • Zum Entfernen des zweiten Mesagebiets 107b kann ein Ätzprozess verwendet werden, der zum Beispiel ein isotroper Trockenätzprozess oder ein isotroper Nassätzprozess sein kann. Wie in 1B veranschaulicht, wird die erste Ätzmaske 181 entfernt und durch eine zweite Ätzmaske 182 ersetzt, die das erste Mesagebiet 107a bedeckt, aber das zweite Mesagebiet 107b in Öffnung 182a unbedeckt belässt. Die Öffnung 182a der zweiten Ätzmaske 182 ist typischerweise breiter als die Breite des zweiten Mesagebiets 107b, um bezüglich einer Fehlausrichtung der zweiten Ätzmaske 182 vorzusorgen. Der Ätzprozess zum Entfernen des zweiten Mesagebiets 107b setzt die zweite Ätzmaske 182 zum Schutz der ersten Mesagebiete 107a ein. Die erste Ätzmaske 181 kann vor dem Füllen der Gräben 108 mit dem isolierenden Material 160 entfernt werden. Alternativ dazu kann die erste Ätzmaske 181 nach dem Füllen der Gräben 108 mit dem isolierenden Material 160 entfernt werden.
  • Die Vertiefung 109 weist eine Tiefe d auf, die grundsätzlich der Tiefe des Grabens 108 entsprechen kann. Die Tiefe d der Vertiefung 109, die als Abstand zwischen der ersten Seite 101 des Halbleitersubstrats 100 und der Boden 109a der Vertiefung 109 definiert ist, kann durch Steuern der Ätzzeit angepasst werden, so dass der Boden 109a der Vertiefung 109 oberhalb, unterhalb oder im Wesentlichen auf der gleichen Ebene wie der Boden 108a der Gräben 108 liegen kann. Die Tiefe d kann zum Beispiel wenigstens 500 nm und insbesondere wenigstens 800 nm oder wenigstens 1200 nm betragen.
  • Ein erstes Dotierungsgebiet 116 in einem Oberseitengebiet 110 des ersten Mesagebiets 107a und ein zweites Dotierungsgebiet 114 in einem Teil des Bodens 109a können dann zum Beispiel durch Implantation gebildet werden. Es wäre auch möglich, nur eines des ersten und zweiten Dotierungsgebiets 116, 114 zu bilden. Das erste und zweite Dotierungsgebiet 116, 114 sind typischerweise vom gleichen Leitfähigkeitstyp, können aber alternativ dazu vom gegenteiligen Leitfähigkeitstyp sein.
  • In einem gemeinsamen Prozess wird, wie in 1C und 1D gezeigt, eine erste Silicidschicht 151 auf und in Kontakt mit dem Oberseitengebiet 110 des ersten Mesagebiets oder der ersten Mesagebiete 107a an der ersten Seite 101 des Halbleitersubstrats 100 gebildet und wird eine zweite Silicidschicht 152 auf und in Kontakt mit dem Boden 109a der Vertiefung 109 gebildet. Falls erste und zweite Dotierungsgebiete 116, 114 gebildet wurden, befinden sich die jeweiligen Silicidschichten 151, 152 in Kontakt mit den jeweiligen Dotierungsgebieten 116, 114. Zum Beispiel kann sich die erste Silicidschicht 151 in Kontakt mit dem ersten Dotierungsgebiet 116 befinden und kann sich die zweite Silicidschicht 152 in Kontakt mit dem zweiten Dotierungsgebiet 114 befinden.
  • Der gemeinsame Prozess zum Bilden der ersten und zweiten Silicidschicht 151, 152 kann gemäß einer Ausführungsform Abscheiden einer Metallauskleidung 150, die wenigstens ein silicidbildendes Metall auf der ersten Seite 101 des Halbleitersubstrats 100 und in der Vertiefung 109 beinhaltet, zum Beispiel durch konforme Abscheidung auf dem Oberseitengebiet 110 des ersten Mesagebiets 107a, auf freigelegten Teilen des Isolationsmaterials 160 und auf dem Boden 109a der Vertiefung 109 beinhalten. 1C zeigt, dass die Metallauskleidung 150 konform abgeschieden ist und dass sie der Boden 109a sowie die freigelegten Gebiete des isolierenden Materials 160 und das freigelegte Oberseitengebiet 110 des ersten Mesagebiets 107a auskleidet.
  • Die Metallauskleidung 150 kann vergleichsweise dünn sein, zum Beispiel eine Dicke zwischen 5 nm und 50 nm aufweisen. Geeignete Metalle für die Metallauskleidung 150 sind Ti, Co, Ni, W, Ta, Mo, Pt.
  • Durch Abscheiden der Metallauskleidung 150 werden Halbleiterteile, die an dem Boden 109a der Vertiefung 109 und an dem Oberseitengebiet 110 des ersten Mesagebiets 107a freigelegt sind, mit der Metallauskleidung 150 bedeckt. Die Seitenwände 109b des vereinigten Grabens werden durch das isolierende Material 160 geschützt, das eine ausreichende Dicke aufweist, um eine anschließende Reaktion zwischen dem silicidbildenden Metall und dem Halbleitermaterial des ersten Mesagebiets 107a zu verhindern.
  • Vor dem Abscheiden der Metallauskleidung 150 kann ein Reinigungsschritt angewandt werden, um natürliche Oxidfilme zu entfernen, die auf freigelegten Teilen des Halbleitersubstrats 100 gewachsen sein können.
  • In einem weiteren Prozess wird, wie in 1D veranschaulicht, eine Wärmebehandlung durchgeführt, so dass das silicidbildende Metall der Metallauskleidung 150 mit den freigelegten Gebieten des Halbleitersubstrats 100 reagiert, um die erste und zweite Silicidschicht 151, 152 zu bilden. Da das isolierende Material 160 einen Kontakt zwischen der Metallauskleidung 150 und den Seitenwänden 109b des vereinigten Grabens, d.h. den Seitenwänden der ersten Mesagebiete 107a, die einander zugewandt sind und die zu dem vereinigten Graben hin gerichtet sind, verhindert, werden die erste und zweite Silicidschicht 151, 152 nur auf oder in freigelegten Gebieten des Halbleitersubstrats 100 gebildet. Bei der in 1D gezeigten Ausführungsform sind die freigelegten Gebiete die Oberseitengebiete 110 der ersten Mesagebiete 107a und die freigelegten Teile des Grabens 109a der Vertiefung 109. Die Seitenwände 109b des vereinigten Grabens 109 verbleiben frei von Silicidschichten. Daher ist die erste Silicidschicht 151, die auf und in Kontakt mit dem Oberseitenteil 110 des ersten Mesagebiets 107a gebildet wird, von der zweiten Silicidschicht 152, die auf freigelegten Teilen des Bodens 109a gebildet wird, getrennt.
  • Die erste und zweite Silicidschicht 151, 152 werden in einem gemeinsamen Prozess aus einer gemeinsamen Metallauskleidung 150 gebildet, so dass die erste und zweite Silicidschicht 151, 152 aus dem gleichen Material gefertigt werden.
  • Der vertikale Abstand zwischen der ersten Silicidschicht 151 und der zweiten Silicidschicht 152 entspricht etwa dem Abstand d zwischen der ersten Seite 101 des Halbleitersubstrats 100 und dem Boden 109a der Vertiefung 109. Dieser vertikale Abstand kann zum Beispiel wenigstens 500 nm und insbesondere wenigstens 800 nm betragen. Bei weiteren Ausführungsformen kann der vertikale Abstand kann zum Beispiel wenigstens 1000 nm und insbesondere wenigstens 1500 nm betragen.
  • Die Wärmebehandlung, die zum Reagieren des silicidbildenden Metalls der Metallauskleidung 150 mit den freigelegten Gebieten des Halbleitersubstrats 100 geeignet ist, kann Tempern der Metallauskleidung 150 in einer inerten Atmosphäre bei einer Temperatur von etwa 300°C bis etwa 1000°C für etwa 10 Sekunden bis etwa 180 Minuten beinhalten.
  • Nach Durchführen der Wärmebehandlung wird unreagiertes silicidbildendes Metall, das auf den gebildeten Silicidschichten 151, 152 und dem isolierenden Material 160 verblieb, entfernt. Dieses Entfernen kann Entfernen einer elektrischen ohmschen Verbindung zwischen der ersten Silicidschicht 151 und der zweiten Silicidschicht 152 durch die Metallauskleidung 150 beinhalten. Diese ohmsche Trennung stellt getrennte elektrische Verbindungen zu unterschiedlichen Dotierungsgebieten bereit, die jeweils vor dem Bilden der Silicidschichten 151, 152 an dem Boden 109a der Vertiefung 109 und an dem Oberseitengebiet 110 des ersten Mesagebiets 107a gebildet werden können.
  • Da das isolierende Material 160 die Seitenwände der ersten Mesagebiete 107a und auch den Boden 108a der Gräben 108 bedeckt, werden keine Silicidschichten in dem Halbleitermaterial 100 in diesen Gebieten gebildet. Bei den in 1A bis 1D veranschaulichten Ausführungsformen erstreckt sich die zweite Silicidschicht 152 daher näherungsweise zwischen den Erhöhungen 109c, die jeweils zwischen dem Boden 108a der Gräben 108 und dem Boden 109a der Vertiefung 109 gebildet sind.
  • In Abhängigkeit von der Temperatur und der Dauer der Wärmebehandlung kann sich die zweite Silicidschicht 152 auch teilweise unterhalb des isolierenden Materials 160 erstrecken und besetzt dementsprechend Teile der Böden 108a der Gräben 108, die direkt an die Erhöhungen 109c angrenzen. Typischerweise besetzt die zweite Silicidschicht 152 keinen großen Teil der Böden 108a der Gräben 108 und verbleibt seitlich von den Seitenwänden 108b der Gräben 108, die auch die Seitenwände der ersten Mesagebiete 107a bilden, beabstandet.
  • Die erste Silicidschicht 151 bedeckt typischerweise den zuvor freigelegten Oberseitenteil 110 der ersten Mesagebiete 107a vollständig und erstreckt sich seitlich bis zu den Seitenwänden des ersten Mesagebiets 107a.
  • In einem weiteren Prozess wird, wie in 1D veranschaulicht, eine gemeinsame Metallschicht auf und in Kontakt mit der ersten Silicidschicht 151 und auf und in Kontakt mit der zweiten Silicidschicht 152 abgeschieden. Die gemeinsame Metallschicht füllt typischerweise die Vertiefung 109, überfüllt den Oberseitenteil von 109 und bedeckt das isolierende Material 160. Hohlräume und Fugen können in Abhängigkeit von den gewählten Bedingungen an dem Boden der Vertiefung 109 verbleiben. Die gemeinsame Metallschicht bedeckt daher die erste Seite 101 des Halbleitersubstrats 100 vollständig und kann eine im Wesentlichen ebene Fläche bilden. Um die Ebenheit der gemeinsamen Metallschicht zu verbessern, kann ein Polierschritt, wie etwa chemisch-mechanisches Polieren (CMP), nach dem Abscheiden der gemeinsamen Metallschicht ausgeführt werden.
  • Durch Verwenden einer Maskenschicht, die zum Definieren erster und zweiter Gebiete auf der gemeinsamen Metallschicht gebildet ist, wird die gemeinsame Metallschicht unter Verwendung der Maskenschicht als Ätzmaske geätzt, um eine erste Metallschicht 171 auf und in Kontakt mit der ersten Silicidschicht 151 und eine zweite Metallschicht 172 auf und in Kontakt mit der zweiten Silicidschicht 152 zu bilden. Dieses Ätzen kann auch ohmsches Trennen der ersten Metallschicht 171 von der zweiten Metallschicht 172 beinhalten, so dass elektrisch und strukturell getrennte Metallkontakte auf und in Kontakt mit der jeweiligen ersten und zweiten Silicidschicht 151 und 152 gebildet werden. Die erste Metallschicht 171 und die zweite Metallschicht 172 sind voneinander beabstandet und befinden sich typischerweise nicht in Kontakt miteinander.
  • Die oben beschriebenen Prozesse ermöglichen dementsprechend eine Bildung von getrennten Silicidschichten auf unterschiedlichen Ebenen durch einen gemeinsamen Prozess. Die getrennten Silicidschichten 151, 152 können vertikal um einen Abstand von wenigstens 500 nm voneinander beabstandet sein, wobei der Abstand durch die Tiefe d der Vertiefung 109 definiert wird oder allgemeiner durch eine Stufe, die an der ersten Seite 101 des Halbleitersubstrats 100 gebildet ist. Die getrennten Silicidschichten können sich in Kontakt mit unterschiedlichen Dotierungsgebieten befinden, die voneinander beabstandet sind, so dass ein niedriger elektrischer Kontaktwiderstand zu verschiedenen Dotierungsgebieten, die auf verschiedenen Ebenen angeordnet sind, bereitgestellt werden kann.
  • Die Prozesse ermöglichen ferner eine Bildung getrennter Metallschichten 171, 172 durch einen zweiten gemeinsamen Prozess nach dem ersten gemeinsamen Prozess zum Bilden der getrennten Silicidschichten 151, 152. Die getrennten Metallschichten 171, 172 werden durch Strukturieren einer gemeinsamen Metallschicht unter Verwendung eines maskengestützten anisotropen Ätzprozesses, wie etwa eines RIE-Ätzprozesses, gebildet. Die getrennten Metallschichten 171, 172, d.h. die erste Metallschicht 171 und die zweite Metallschicht 172, stellen jeweilige ohmsche Kontakte für die erste Silicidschicht 151 und für die zweite Silicidschicht 152 bereit und können daher auch als Kontaktstrukturen zum Kontaktieren von Silicidgebieten oder Dotierungsgebieten, die diese Silicidschichten zum Reduzieren des Kontaktwiderstands zu den Kontaktstrukturen beinhalten, beschrieben werden.
  • Wenigstens eine der Kontaktstrukturen, die in der in 1A bis 1D gezeigten Ausführungsform diejenige Kontaktstruktur ist, die von der zweiten Metallschicht 172 gebildet wird, wird als Säule oder Grat gebildet, die oder der sich von der zweiten Silicidschicht 152 am Boden 109b der Vertiefung 109 bis oberhalb der ersten Seite 101 des Halbleitersubstrats 100 erstreckt. Ein elektrischer Kontakt kann dementsprechend für ein Dotierungsgebiet bereitgestellt werden, das von der ersten Seite 101 des Halbleitersubstrats 100 um eine Tiefe d beabstandet ist. Eine seitliche elektrische Isolation zwischen der zweiten Metallschicht 172 und den ersten Mesagebieten 107a wird durch das isolierende Material 160 bereitgestellt, das in die zuvor gebildeten Gräben 108 gefüllt wurde. Bei weiteren Ausführungsformen wird das isolierende Material 160 entfernt und durch andere isolierende Strukturen ersetzt.
  • Gemäß einer Ausführungsform weist die zweite Metallschicht 172 eine größere Dicke als die erste Metallschicht 171 auf und erstreckt sich von der zweiten Silicidschicht 152 bis oberhalb der ersten Seite 101 des Halbleitersubstrats 100.
  • Gemäß einer Ausführungsform wird eine Halbleitervorrichtung mit einem Halbleitersubstrat 100 mit einer ersten Seite 101 bereitgestellt. Das Halbleitersubstrat 100 beinhaltet eine Grabenstruktur 108, 109 mit einem Boden 108a, 109a und einer Seitenwand 109b. Die Grabenstruktur kann wie oben beschrieben erst durch Bilden mehrerer Gräben 108 und anschließendes Entfernen ausgewählter Gräben gebildet werden. Jede Grabenstruktur beinhaltet einen Boden mit wenigstens einem ersten Bodenteil 108a und einem zweiten Bodenteil 109a, der seitlich an den ersten Bodenteil 108a angrenzt. Jeder des ersten und zweiten Bodenteils 108a, 109a weist eine konkave Form mit einer Erhöhung 109c, die zwischen dem ersten und zweiten Bodenteil 108a, 109a gebildet ist, auf.
  • Ein isolierendes Material 160 bedeckt die Seitenwände 109b und den ersten Bodenteil 108a der Vertiefung 109, während es den zweiten Bodenteil 109a der Vertiefung 109 unbedeckt belässt. Ein Mesagebiet 107a erstreckt sich zu der ersten Seite 101 des Halbleitersubstrats 100 und bildet die Seitenwand 109b der Grabenstruktur 108, 109.
  • Eine erste Silicidschicht 151 wird auf einem Oberseitengebiet 100 des Mesagebiets 107a angeordnet und eine zweite Silicidschicht 152 wird auf dem zweiten Bodenteil 109a der Grabenstruktur 108, 109 angeordnet. Eine erste Metallschicht 171 wird auf und in Kontakt mit der ersten Silicidschicht 151 angeordnet und eine zweite Metallschicht 172 wird auf und in Kontakt mit der zweiten Silicidschicht 152 angeordnet.
  • Mit Bezugnahme auf 2 bis 5 sind Ausführungsformen von Halbleitervorrichtungen, die vertikale Leistungshalbleitervorrichtungen sind, beschrieben.
  • 2 zeigt ein äquivalentes Schaltungsdiagramm einer Halbleitervorrichtung 230 gemäß einer Ausführungsform. Die Halbleitervorrichtung 230 umfasst einen Anreicherungstransistor 231 (selbstsperrenden Transistor) und mehrere Verarmungstransistoren 230a bis 230d (selbstleitende Transistoren). Der Anreicherungstransistor 231 umfasst eine Gateelektrode, ein Draingebiet und ein Sourcegebiet. Die Gateelektrode G des Anreicherungstransistors 231 ist auch das Steuergate für die Halbleitervorrichtung 230. Der Anreicherungstransistor 231 und die Verarmungstransistoren 230a bis 230d sind in einem gemeinsamen Halbleitersubstrat integriert.
  • Wenn eine geeignete Spannung an die Gateelektrode G angelegt wird, wird der Anreicherungstransistor 231 leitfähig gemacht. Die mehreren Verarmungstransistoren 230a bis 230d sind miteinander und mit dem Anreicherungstransistor 231 in Reihe geschaltet. Die Gesamtheit der Verarmungstransistoren 230a bis 230d kann so betrachtet werden, dass sie als eine Driftzone 237 des Anreicherungstransistors 231 fungieren. In diesem Fall kann der Anschluss D als ein Drainanschluss der Leistungshalbleitervorrichtung 230 aufgefasst werden. Der Anschluss S, der mit der Source des Anreicherungstransistors 231 verbunden ist, fungiert als Source der Halbleitervorrichtung 230.
  • Wie in 2 gezeigt, wird die Spannung, die an dem Drain des Anreicherungstransistors 231 erscheint, an das Gate des Verarmungstransistors 230b angelegt. Die Spannung, die an der Source des Anreicherungstransistors 231 erscheint, wird an das Gate des Transistors 230a angelegt. Jeder der Verarmungstransistoren 230c bis 230d weist eine Gateelektrode auf, die mit dem Drain eines anderen Verarmungstransistors 230a bis 230b verbunden ist, welcher in der Reihe zwei Positionen vor dem jeweiligen Verarmungstransistor 230c bis 230d angeordnet ist. Daher bestimmt die Ausgabe eines beliebigen Transistors 231, 230a bis 230d in der Reihe die Gatespannung, die an einen Transistor in einer späteren Position innerhalb der Reihe angelegt wird. Die dementsprechend gebildete Halbleitervorrichtung 230 ist ein sogenannter ADZFET („Active Drift Zone Field Effect Transistor“) mit einer steuerbaren Driftzone, die durch die Verarmungstransistoren 230a bis 230d gebildet wird.
  • Die Halbleitervorrichtung aus 2 veranschaulicht vier Verarmungstransistoren 230a bis 230d und einen Anreicherungstransistor 231. Während die Halbleitervorrichtung typischerweise einen Anreicherungstransistor 231 beinhaltet, ist die Anzahl an Verarmungstransistoren 230a bis 230d nicht beschränkt und kann in Anbetracht der gewünschten Sperrspannung angepasst werden.
  • Die Halbleitervorrichtung 230 kann zusätzlich mehrere Klemmelemente 233, 232a bis 232d umfassen, wobei jedes der Klemmelemente jeweils mit den Transistoren 231 und 230a bis 230d parallelgeschaltet ist. Ein Überspannungsschutz für den jeweiligen Transistor 231 und 230a bis 230d wird durch die Klemmelemente 233, 232a bis 232d bereitgestellt. Das Klemmelement kann Zenerdioden oder andere geeignete Elemente, wie etwa pin-Dioden, Tunneldioden, Avalanche-Dioden oder dergleichen, darstellen. Die Klemmelemente 233, 232a bis 232d sind optional.
  • Jeder der Transistoren 231, 230a bis 230d ist dazu in der Lage, eine gegebene Spannung, wie etwa zum Beispiel 20 V, zu blockieren. Aufgrund der Reihenschaltung ist die gesamte Sperrspannung der Halbleitervorrichtung 230 viel größer und ist etwa gleich der Sperrspannung jedes Transistors 231, 230a bis 230d, multipliziert mit der Anzahl der Transistoren 231, 230a bis 230d. Es ist dementsprechend möglich, eine Leistungshalbeitervorrichtung 230 zu bilden, die dazu in der Lage ist, große Spannungen durch eine Reihe von Transistoren zu blockieren, von denen jeder dazu in der Lage ist, eine viel niedrigere Spannung zu blockieren. Da die Sperrspannung, der jeder der Transistoren 231, 230a bis 230d wiederstehen muss, moderat ist, sind die Vorrichtungsanforderungen nicht so hoch wie für einen einzigen Transistor, der eine viel höhere Spannung blockieren müsste.
  • Die Transistoren 231, 230a bis 230d werden hier auch als Halbleiterelemente bezeichnet.
  • 3 veranschaulicht eine Draufsicht auf die Halbleitervorrichtung 230, die mehrere konzentrische Elementmesagebiete 205, die seitlich durch jeweilige Elementtrenngräben 206 voneinander getrennt sind, beinhalten. 4 veranschaulicht eine Querschnittsansicht durch zwei angrenzende Elementmesagebiete 205, die durch einen Elementtrenngraben 206 voneinander getrennt werden. In jedem der Elementmesagebiete 205 ist ein jeweiliges Halbleiterelement 230a und 230b integriert. Jedes Elementmesagebiet 205 beinhaltet erste Mesagebiete 207 und vereinigte Gräben 209, die zwischen angrenzenden ersten Mesagebieten 207 gebildet sind und diese seitlich trennen. Jedes der ersten Mesagebiete 207 bildet, bei Betrachtung in einer Ebenenprojektion auf die erste Seite 201 des Halbleitersubstrats 200, eine geschlossene ringartige Struktur.
  • Zu Veranschaulichungszwecken veranschaulicht 4 lediglich die vereinigten Gräben 209, wobei das isolierende Material 260 auf den Seitenwänden der angrenzenden ersten Mesagebiete 207 gebildet ist.
  • 5 veranschaulicht einen Teil eines einzigen Halbleiterelements 230b.
  • Die erste Seite 201 des Halbleitersubstrats 200 ist als von der oberen Seite der ersten Mesagebiete 207 gebildet gezeigt. Jedes der ersten Mesagebiete 207 bildet einen jeweiligen Grat des Halbleiterelements 230a. Zwischen angrenzenden ersten Mesagebieten 207 sind Gräben 208, die mit isolierendem Material gefüllt sind und die jeweilige Gateelektroden 221 beinhalten, und eine zweite Metallschicht 272, die eine Kontaktstruktur bildet, angeordnet. Typischerweise bilden die ersten Mesagebiete 207 und die zweite Metallschicht 272 eine sich abwechselnde Anordnung von leitfähigen Sourcekontakten und Mesagebieten 207, in denen Bodygebiete 212, Driftgebiete 213 und Draingebiete 216 gebildet sind. Ein erstes Mesagebiet 207 und eine angrenzende zweite Metallschicht 272 bilden zusammen eine einzige Zelle des Halbleiterelements 230a. Daher kann jedes der Halbleiterelemente 230a bis 203d mehrere Transistorzellen beinhalten, von denen jede ein Mesagebiet und einen Sourcekontakt aufweist, wobei sowohl das Mesagebiet als auch der Sourcekontakt eine gratartige Form aufweisen.
  • Die Halbleiterelemente können auch durch andere Arten der FETs, wie etwa IGBTs, gebildet werden. In diesem Fall wird das Draingebiet durch ein Emittergebiet vom gegenteiligen Leitfähigkeitstyp ersetzt.
  • Die zweite Metallschicht 272, die jeweilige Sourcekontakte bildet, kann aus einem stark dotierten Halbleitermaterial oder aus einem Metall oder einer Metalllegierung gefertigt werden. Der Sourcekontakt erstreckt sich von der ersten Seite 201 zu einer jeweiligen zweiten Silicidschicht 152, die am Boden des vereinigten Grabens gebildet ist. Die zweiten Silicidschichten 252 befinden sich in Kontakt mit stark dotierten Sourcekontaktgebieten 214, die am Boden der vereinigten Gräben, wie oben beschrieben, in das Halbleitersubstrat 200 integriert sind.
  • Die ersten Mesagebiete 207 sind aus Halbleitermaterial gefertigt. Die ersten Mesagebiete 207 können Volumenmaterial sein oder können durch epitaktische Abscheidung gefolgt von Ätzen gebildet werden. Wie in 5 veranschaulicht, werden p-dotierte Bodygebiete 212, schwach n-dotierte Driftgebiete 213 und stark n-dotierte Draingebiete 216 in dieser Reihenfolge von einem unteren Ende des ersten Mesagebiets 207 zu der ersten Seite 201 gebildet. Die Dotierungsverhältnisse können auch umgekehrt sein und sind nicht auf spezielle hier veranschaulichte Ausführungsformen beschränkt.
  • Gateelektroden 221 sind zwischen je zwei beliebigen ersten angrenzenden Mesagebieten 207 gebildet. Im engeren Sinne ist eine Gateelektrode 221 seitlich zwischen einem Bodygebiet 212, das in das erste Mesagebiet 207 integriert ist, und der zweiten Metallschicht 272, die den Sourcekontakt bildet, angeordnet. Die Gateelektroden 221 sind durch ein Gatedielektrikum 222 von dem Halbleitersubstrat 200, genauer gesagt von dem Sourcegebiet 211, den ersten Mesagebieten 207 und der zweiten Metallschicht 272 isoliert.
  • Wenn eine Spannung oberhalb einer gegebenen Schwellenspannung an die Gateelektroden 221 angelegt wird, wird im Fall einer Anreicherungsvorrichtung ein Anreicherungskanal in dem Bodygebiet 212 entlang des Gatedielektrikums zwischen dem Sourcegebiet 211 und dem Driftgebiet 213 gebildet. Im Fall einer Verarmungsvorrichtung wird der intrinsisch gebildete Kanal verarmt, wenn die Gatespannung eine gegebene Schwellenspannung überschreitet (d.h., im Fall eines n-Kanal-MOSFET negativer ist), und dementsprechend wird die ohmsche Verbindung zwischen dem Sourcegebiet 211 und dem Driftgebiet 213 unterbrochen.
  • Wie in 5 veranschaulicht, bildet die zweite Metallschicht 272 eine Sourcemetallisierung, die sich zu der ersten Seite 201 des Halbleitersubstrats 200 erstreckt und über diese hinausragt. Weiterhin ist eine Drainmetallisierung 271 auf der ersten Seite 201 des Halbleitersubstrats 200 und in Kontakt mit Draingebieten 216 gebildet. Die Drainmetallisierung 271 wird durch die oben beschriebene erste Metallschicht gebildet. 5 veranschaulicht auch eine Gatemetallisierung 273, die sich in ohmscher Verbindung mit den Gateelektroden 221 befindet. Lediglich zu Veranschaulichungszwecken ist der Oberseitenteil der ersten und zweiten Metallschicht 271, 272 in dem linken Teil von 5 entfernt.
  • Da jede der Transistorzellen nur eine vergleichsweise niedrige Spannung, wie etwa 20 V, blockieren muss, sind die Blockierfähigkeiten nicht hoch. Dies verbessert die Zuverlässigkeit der Halbleitervorrichtung 230. Daher kann die Isolation zwischen der Gateelektrode 221 und dem Sourcekontakt, der durch die zweite Metallschicht 272 gebildet ist, durch das vergleichsweise dünne Gatedielektrikum bereitgestellt werden, das auch zwischen der Gateelektrode 221 und dem angrenzenden Bodygebiet 212 angeordnet ist.
  • Bei den in 2 bis 5 veranschaulichten Ausführungsformen sind die zuvor gebildeten zweiten Mesagebiete nicht gezeigt, da sie entfernt und durch die zweite Metallschicht 272, die die jeweiligen Sourcekontakte bildet, ersetzt sind.
  • Mit Bezugnahme auf 6 bis 14 sind Prozesse zum Bilden von Halbleitervorrichtungen gemäß einer Ausführungsform ausführlicher beschrieben. Die von A vorgeschlagenen Figuren veranschaulichen eine Querschnittsansicht und die von B vorgeschlagenen Figuren veranschaulichen eine Aufsicht oder Draufsicht eines Teils eines Halbleitersubstrats, in dem die Halbleitervorrichtungen integriert sind.
  • Ähnlich wie in den oben beschriebenen Ausführungsformen wird ein Halbleitersubstrat 300 mit einer ersten Seite 301, die von der Oberseite oder Hauptseite des Halbleitersubstrats 300 gebildet wird, bereitgestellt. Das Halbleitersubstrat 300 kann zum Beispiel durch eine n-dotierte Epitaxieschicht, die auf einem Volumenhalbleitermaterial angeordnet ist, oder nur durch das Volumenmaterial gebildet werden. Teile der Epitaxieschicht oder des Volumenmaterials werden später jeweilige Sourcegebiete der Halbleitervorrichtungen bilden.
  • Eine erste Ätzmaske 381 wird auf der ersten Seite 301 des Halbleitersubstrats 300 gebildet. Die erste Ätzmaske 381 beinhaltet Öffnungen 381a. Wie am besten in 6B gezeigt ist, beinhaltet die erste Ätzmaske 381 stab- oder streifenartige Maskenteile, die von den Öffnungen 381a umgeben werden. Die stabartigen Maskenteile definieren die Größe und Lage der anschließend gebildeten ersten und zweiten Mesagebiete 307a und 307b.
  • Typischerweise werden die ersten und zweiten Mesagebiete 307a und 307b die gleiche Größe aufweisen und werden um einen gegebenen Mittenabstand voneinander beabstandet sein. Bilden der ersten und zweiten Mesagebiete 307a und 307b als eine regelmäßige Struktur erleichtert Maskenbildung und den Ätzprozess.
  • Wie am besten in 6A gezeigt ist, wird das Halbleitersubstrat 300 unter Verwendung eines anisotropen Ätzprozesses geätzt, um Gräben 308 zu bilden, die die ersten und zweiten Mesagebiete 307a und 307b voneinander trennen. Jeder der Gräben 308 weist einen Boden 308a und jeweilige Seitenwände 308b, die den jeweiligen Seitenwänden der jeweiligen ersten und zweiten Mesagebieten 307a und 307b entsprechen, auf. Wie in 6B gezeigt, bilden die Gräben eine Grabenstruktur, die das erste und zweite Mesagebiet 307a und 307b umgibt.
  • Typischerweise werden mehrere Gräben 308 geätzt, die sich von der ersten Oberfläche oder der ersten Seite 301 des Halbleitersubstrats 300 in das Halbleitersubstrat 300 hinein erstrecken, so dass mehrere erste und zweite Halbleitermesagebiete 307a und 307b definiert werden, die sich zu der ersten Oberfläche oder der ersten Seite 301 erstrecken. Zwischen zwei angrenzenden Gräben 308 wird ein jeweiliges Halbleitermesagebiet 307a, 307b angeordnet. Die ersten und zweiten Halbleitermesagebiete 307a, 307b werden typischerweise seitlich vollständig durch die Gräben 308 getrennt.
  • Nach dem Entfernen der ersten Ätzmaske 381 werden die Gräben 308, wie in 7A und 7B veranschaulicht, mit einem isolierenden Material 360 oder mit Schichten unterschiedlicher Materialien gefüllt, die die Gräben vollständig überfüllen. Eines oder mehrere des isolierenden Materials 360 können die erste Seite 301 des Halbleitersubstrats 300 auch vollständig bedecken. Geeignete Materialien, die als isolierendes Material verwendet werden, sind anorganische Oxide oder Nitride, wie etwa Siliciumoxid oder -nitrid, oder organische Materialien, wie etwa Harze oder Kohlenstoff. Material für leitende oder eingebettete leitende Schichten kann amorphes oder Polysilicium oder Metalle, wie TiN oder W, enthalten.
  • Das isolierende Material 360 kann rückgeätzt werden, um die erste Seite 301 des Halbleitersubstrats 300 freizulegen, bis das Oberseitengebiet der ersten und zweiten Mesagebiete 307a und 307b freigelegt wird, wie am besten in 8A gezeigt ist. Die Gräben 308 verbleiben mit dem isolierenden Material 360 gefüllt, das Abstandsstücke 361 bildet, die die Seitenwände der Gräben 308 und der ersten und zweiten Mesagebiete 307a und 307b bedecken.
  • Wie in 9A und 9B gezeigt, wird die zweite Ätzmaske 382 dann auf der ersten Seite 301 des Halbleitersubstrats 300 gebildet, um die ersten Mesagebiete 307a zu bedecken, während sie die zweiten Mesagebiete 307b in Öffnungen 382a der zweiten Ätzmaske 382 unbedeckt belässt. Die Öffnungen 382a können, bei Betrachtung in einer Ebenenprojektion auf die erste Seite 301, größer als die zweiten Mesagebiete 307b sein, wobei die Ränder der Öffnungen 382a von den zweiten Mesagebieten 307b beabstandet sind. Die zweite Ätzmaske 382 und das isolierende Material 360 in den Gräben 308 bilden zusammen eine gemeinsame Ätzmaske für ein anschließendes selektives Entfernen der zweiten Mesagebiete 307b. Das selektive Entfernen der zweiten Mesagebiete 307b führt zu der Bildung von vereinigten Gräben 309, die die Gräben 308, die mit dem isolierenden Material 360 gefüllt sind, und jeweilige Vertiefungen beinhalten. Jeder vereinigte Graben 309 beinhaltet Seitenwände 309b und einen Boden 309a, die sich zwischen gegenüberliegenden Seitenwänden 309b erstreckt.
  • Wie in 9A gezeigt, verbleibt ein zentraler Teil des Bodens 309a unbedeckt, während äußere Teile des Bodens 309a durch die Abstandsstücke 361 bedeckt sind, die durch das isolierende Material 360, das in den Gräben 308 verbleibt, gebildet sind.
  • Mit Bezugnahme auf 10A und 10B wird ein erster Prozess zum Bilden von Dotierungsgebieten beschrieben. Eine erste Implantationsmaske 391 wird in einem ersten Vorrichtungsgebiet 341 gebildet, während ein zweites Vorrichtungsgebiet 342 der Halbleitervorrichtung unbedeckt belassen wird. Dotierungsstoffe werden dann in unbedeckte Oberseitengebiete der ersten Mesagebiete 307a in dem zweiten Vorrichtungsgebiet 342 und in die freigelegten Teile des Bodens 309a des vereinigten Grabens 309 in den zweiten Vorrichtungsgebieten 342 implantiert. Durch diesen ersten Implantationsprozess werden Dotierungsgebiete 314a und 316a vom n-Typ gebildet. Die Dotierungsgebiete 316a, die in Oberseitenteilen der freigelegten ersten Mesagebiete 307a gebildet werden, werden als erste Dotierungsgebiete des ersten Leitfähigkeitstyps bezeichnet, während die Dotierungsgebiete 314a, die in freigelegten Bodenteilen des vereinigten Grabens 309 gebildet werden, als zweite Dotierungsgebiete des ersten Leitfähigkeitstyps bezeichnet werden. Die ersten Dotierungsgebiete 316a werden später jeweilige Draingebiete bilden, während die zweiten Dotierungsgebiete 314a später Sourcekontaktgebiete bilden werden.
  • Wie in 11A und 11B veranschaulicht, wird die erste Implantationsmaske 391 entfernt und wird eine zweite Implantationsmaske 392 gebildet, um das zweite Vorrichtungsgebiet 342 zu bedecken, während das erste Vorrichtungsgebiet 341 unbedeckt belassen wird. Die erste und zweite Implantationsmaske 391, 392 können komplementär zueinander gebildet werden.
  • Unter Verwendung eines weiteren Implantationsprozesses, zum Beispiel zum Implantieren von Dotierungsstoffen vom p-Typ, werden erste und zweite Dotierungsgebiete 314b, 316b in den freigelegten Oberseitengebieten der ersten Mesagebiete 307a und Bodengebieten 309a der vereinigten Gräben 309 des ersten Vorrichtungsgebiets 341 gebildet. Diese Dotierungsgebiete 314b, 316b sind von dem zweiten Leitfähigkeitstyp und werden als erste und zweite Dotierungsgebiete des zweiten Leitfähigkeitstyps bezeichnet.
  • 11A und 11B veranschaulichen eine Integration von Halbleiterelementen von gegenteiligem Leitfähigkeitstyp in einer Halbleitervorrichtung, wobei ein erstes Halbleiterelement in das erste Vorrichtungsgebiet 341 integriert wird und ein zweites Halbleiterelement in das zweite Vorrichtungsgebiet 342 integriert wird. Falls Halbleiterelemente von gegenteiligem Leitfähigkeitstyp nicht benötigt werden, kann ein einziger Implantationsschritt angewandt werden und es kann auf Bildung der ersten und zweiten Implantationsmaske 391, 392 verzichtet werden.
  • Das erste Vorrichtungsgebiet 341 kann auch als mehrere erste Mesagebiete und erste Gräben 308 aufweisend beschrieben werden, wobei wenigstens ein erstes Halbleitermesagebiet zwischen zwei angrenzenden ersten Gräben entfernt wird, so dass die zwei angrenzenden ersten Gräben vereinigt werden und einen ersten gemeinsamen Graben bilden. Das erste Vorrichtungsgebiet 342 kann auch als mehrere zweite Mesagebiete und zweite Gräben 308 aufweisend beschrieben werden, wobei wenigstens ein zweites Halbleitermesagebiet zwischen zwei angrenzenden zweiten Gräben entfernt wird, so dass die zwei angrenzenden zweiten Gräben vereinigt werden und einen zweiten gemeinsamen Graben 309 bilden. Der in dem ersten Vorrichtungsgebiet 341 gezeigte gemeinsame Graben 309 bildet zum Beispiel einen ersten gemeinsamen Graben und der in dem zweiten Halbleitervorrichtungsgebiet 342 gezeigte gemeinsame Graben 309 bildet zum Beispiel einen zweiten gemeinsamen Graben. Die 10A, 10B, 11A und 11B veranschaulichen daher auch, dass erste Dotierungsgebiete 316a eines ersten Leitfähigkeitstyps angrenzend an den ersten gemeinsamen Graben in verbleibenden ersten Mesagebieten in dem ersten Vorrichtungsgebiet 341 gebildet werden und dass zweite Dotierungsgebiete 314a des ersten Leitfähigkeitstyps in einem Bodenteil des ersten gemeinsamen Grabens in dem ersten Vorrichtungsgebiet 341 gebildet werden. Weiterhin werden erste Dotierungsgebiete 316b eines zweiten Leitfähigkeitstyps angrenzend an den zweiten gemeinsamen Graben in verbleibenden zweiten Mesagebieten in dem zweiten Vorrichtungsgebiet 342 gebildet und werden zweite Dotierungsgebiete 314b des zweiten Leitfähigkeitstyps in einem Bodenteil des zweiten gemeinsamen Grabens in dem zweiten Vorrichtungsgebiet 342 gebildet.
  • Nach dem Entfernen der zweiten Implantationsmaske 392 werden erste Silicidschichten 351 auf und in Kontakt mit den ersten Dotierungsgebieten 316a, 316b an der ersten Seite 301 des Halbleitersubstrats 300 gebildet und werden zweite Silicidschichten 352 auf und in Kontakt mit den zweiten Dotierungsgebieten 314a, 314b an den freigelegten Bodenteilen 309a der vereinigten Gräben 309 gebildet, wie in 12A und 12B veranschaulicht ist. Die ersten und zweiten Silicidschichten 351 und 352 können, wie in Verbindung mit den 1A bis 1D beschrieben, zunächst durch Abscheiden einer gemeinsamen Metallauskleidung mit einem silicidbildenden Metall gebildet werden, das dann einer Wärmebehandlung ausgesetzt wird, um eine Reaktion des silicidbildenden Metalls mit den freigelegten Teilen des Halbleitersubstrats 300 zu ermöglichen.
  • Wie in 13a und 13B veranschaulicht, wird eine gemeinsame Metallschicht 370 abgeschieden, die die vereinigten Gräben 309 vollständig füllt, um sich zu den zweiten Silicidschichten 352 an den Boden 309a der vereinigten Gräben 309 zu erstrecken. Das Abscheiden der gemeinsamen Metallschicht 370 kann Abscheiden einer ersten Auskleidung, wie etwa Ti, TaN, TiN/Ti oder WN, gefolgt von der Abscheidung eines Metallmaterials, wie W, Cu oder einer aluminiumhaltigen Legierung, wie etwa AlSiCu, beinhalten.
  • In weiteren Prozessen wird, wie in 14A und 14B veranschaulicht, eine dritte Ätzmaske 383 auf einer Oberseite der gemeinsamen Metallschicht 370 gebildet, welche die Größe und Lage der ersten und zweiten Metallschichten 371, 372 definiert.
  • Die ersten Metallschichten 371 werden so gebildet, dass sie sich auf und in Kontakt mit den ersten Silicidschichten 351 befinden, und die zweiten Metallschichten 372 werden so gebildet, dass sie sich auf und in Kontakt mit den zweiten Silicidschichten 352 befinden. Wie in 14A gezeigt, erstreckt sich die zweite Metallschicht 372 von dem Boden eines jeweiligen vereinigten Grabens 309 bis oberhalb der ersten Seite 301 des Halbleitersubstrats 300. Die zweite Metallschicht 372 bildet eine säulenartige Kontaktstruktur, die es ermöglicht, die zweiten Dotierungsgebiete 314a, 314b, die an den Böden 309a der vereinigten Gräben 309 gebildet sind, zu kontaktieren. In der endgültigen Halbleitervorrichtung fungiert die zweite Metallschicht 372 als Sourcekontakt. Die erste Metallschicht 371 bildet auch eine Kontaktstruktur, die eine ohmsche Verbindung zu den ersten Dotierungsgebieten 316a, 316b an dem Oberseitenteil der ersten Mesagebiete 307a bereitstellt. In der endgültigen Halbleitervorrichtung wird die erste Metallschicht 37a als Drainkontakt verwendet.
  • Die erste und zweite Metallschicht 371, 372 werden so strukturiert, dass sie getrennte und ungleiche metallische Strukturen, jeweils zum Verbinden eines unterschiedlichen Dotierungsgebiets, bilden.
  • 15A und 15B veranschaulichen die Struktur einer endgültigen Halbleitervorrichtung 330a. Die Halbleitervorrichtung 330a ist eine Anreicherungsvorrichtung. 15B veranschaulicht eine Modifikation der Struktur der Halbleitervorrichtung 330a zum Bereitstellen einer Bodykontaktstruktur 330b, um einen elektrischen Kontakt zu dem Bodygebiet bereitzustellen. Die Struktur der Halbleitervorrichtung wird relativ zu der in 15A gezeigten Halbleitervorrichtung 330a besprochen und dann werden die Unterschiede zwischen 15A und 15B erklärt.
  • Die Halbleitervorrichtung 330a und die Bodykontaktstruktur 330b sind typischerweise in einem gemeinsamen Halbleitersubstrat 300 integriert. Die linken und rechten Teile aus 15A und 15B veranschaulichen Modifikationen hinsichtlich des Leitfähigkeitstyps der Halbleitervorrichtungen. Für Leistungsvorrichtungen werden typischerweise sogenannte n-Kanal-Vorrichtungen verwendet, die ein n-dotiertes Sourcegebiet 311, ein p-dotiertes Bodygebiet 312, ein stark n-dotiertes Driftgebiet 313 und ein stark p-dotiertes Draingebiet 316 beinhalten. Das Bodygebiet 312, das Driftgebiet 313 und das Draingebiet 316 sind in dem ersten Mesagebiet 307a, wie oben beschrieben, gebildet. Das Sourcegebiet 311 ist unterhalb des ersten Mesagebiets 307a und der vereinigten Gräben 309 gebildet. Zum Verbessern eines ohmschen Kontakts zwischen dem Sourcegebiet 311 und dem metallischen Sourcekontakt, der durch die zweite Metallschicht 372 gebildet ist, ist ein stark n-dotiertes Sourcekontaktgebiet 314 an dem Boden des vereinigten Grabens 309 gebildet, das mit einer zweiten Silicidschicht 352 bedeckt ist, die dem Sourcekontaktgebiet 314 und der zweiten Metallschicht 372 angeordnet ist.
  • Zum Beispiel veranschaulicht der linke Teil jeder der 15A und 15B die Dotierungsverhältnisse einer n-Kanal-Vorrichtung 330a und veranschaulicht der rechte Teil jeder der 15A und 15B die Dotierungsverhältnisse einer Bodykontaktstruktur 330b.
  • 15A und 15B veranschaulichen außerdem, dass das isolierende Material 360, das zwischen der zweiten Metallschicht 372 und den Seitenwänden 309b des vereinigten Grabens 309 angeordnet ist, ein Gatedielektrikum, oder eine erste isolierende Schicht, 322, eine Gateelektrode 321 und eine isolierende Schicht, eine oder zweite isolierende Schicht, 323 oberhalb der Gateelektrode 321 beinhaltet. Dieser Schichtenstapel kann eine leitende Schicht beinhalten, die jeweilige Gateelektroden 321, die angrenzend an das Bodygebiet 312 gebildet werden, bildet.
  • Typischerweise kann das isolierende Material 360 mehrere oder wenigstens zwei isolierende Schichten und wenigstens eine leitfähige Schicht, die zwischen den wenigstens zwei isolierenden Schichten angeordnet ist, beinhalten. Der oben erwähnte Schichtenstapel kann zum Beispiel während der in 8A und 8B gezeigten Prozesse gebildet werden. Für ein einfacheres Verständnis wurde die Bildung dieses Schichtenstapels in den 8A und 8B nicht gezeigt. Der Schichtenstapel beinhaltet die Gateelektrode, wie unten beschrieben. Das isolierende Material 360 kann daher das Gatedielektrikum 322, die Gateelektrode 321 und die zweite isolierende Schicht 323 oberhalb der Gateelektrode 321 beinhalten. Es wäre möglich, den Schichtenstapel in einer späteren Phase zu bilden, zum Beispiel durch Entfernen des isolierenden Materials 360 und anschließendes Bilden des Schichtenstapels.
  • Zum Beispiel kann zuerst eine Dielektrikumsschicht (eine erste isolierende Schicht 322) konform in den Gräben 308 abgeschieden werden, wobei die Dielektrikumsschicht 322, mit optionalen Oxidations- oder Temperschritten, die Gatedielektrikumsschicht 322 bildet. In einem weiteren Schritt wird ein leitfähiges Material, wie etwa Polysilicium, abgeschieden, um die verbleibende Öffnung der Gräben 308 vollständig zu füllen. Mit einem Gatevertiefungsprozess, z.B. einer isotropen Polysiliciumätzung, wird die Gateelektrode 321 gebildet. Die Gatedielektrikumsschicht 322 verbleibt typischerweise auf den Seitenwänden der Gräben 308 und schützt das Halbleitermaterial der ersten Mesagebiete 307a. Um die Gateelektrode 321 mit einem dielektrischen Material zu bedecken, wird eine zweite isolierende Schicht 323 abgeschieden, um die Gräben 308 vollständig zu füllen, welche zusammen mit der ersten isolierenden Schicht 321 isolierendes Material 360 bilden, das wie zuvor beschrieben zu der ersten Seite 301 planarisiert werden kann. Dieser Schichtenstapel mit der Polysiliciumgateelektrode 321 entspricht grundsätzlich dem isolierenden Material 360, das den Graben 308 füllt. Die Gateelektrode 321 ist dementsprechend in das isolierende Material eingebettet, das durch das Gatedielektrikum 322 und die zweite isolierende Schicht 323 gebildet wird.
  • In einem weiteren Prozess wird eine elektrische Verbindung von der Oberfläche oder der ersten Seite 301 zu der Gateelektrode 321 gebildet, zum Beispiel durch Abscheiden eines leitfähigen Materials, wie etwa von stark dotiertem Polysilicium, in ein Loch oder eine Kontaktöffnung, das oder die in die zweite isolierende Schicht 323 bis herab zu der Oberseite der Gateelektrode 321 geätzt wurde, gefolgt von einem Rückätzprozess, um das abgeschiedene leitfähige Material zu der Seite 301 zurückzusetzen.
  • Die elektrische Verbindung zu der Gateelektrode 321 kann auch in einem seitlich vergrößerten Teil des Grabens 308 gebildet werden. Zum Beispiel kann der Graben 308 einen Teil beinhalten, der eine größere seitliche Breite als der übrige Teil des Grabens 308 aufweist. Wenn die zweite isolierende Schicht 323 in dem vergrößerten Teil konform abgeschieden wird, ist der Teil nicht vollständig gefüllt. Unter Verwendung eines anisotropen Rückätzprozesses werden Abstandsstücke oberhalb der Gateelektrode an den Seitenwänden des Grabens 308 aus dem abgeschiedenen Material der zweiten isolierenden Schicht 323 gebildet, während das abgeschiedene Material zwischen den Abstandsstücken von der Gateelektrode entfernt wird. Ein leitfähiges Material kann dann abgeschieden werden, um die elektrische Verbindung zu der Gateelektrode 321 zu bilden.
  • Die Bodykontaktstruktur 330b weist grundsätzlich die gleiche Struktur wie die jeweiligen Halbleitervorrichtungen auf, mit dem Unterschied, dass eine Dotierungswanne 318, die von der gleichen Leitfähigkeit wie das jeweilige Bodygebiet 312 ist, in das Sourcegebiet 311 eingebettet wird. Weiterhin wird anstelle eines Sourcekontaktgebiets 314, das von dem gleichen Leitfähigkeitstyp wie das Sourcegebiet 311 ist, ein Wannenkontaktgebiet 315 gebildet, das von dem gleichen Leitfähigkeitstyp wie das Bodygebiet 312 ist. Diese Modifikation stellt eine ohmsche Verbindung zwischen der zweiten Metallschicht 372 und den Bodygebieten 312 durch die zweite Silicidschicht 352, das Wannenkontaktgebiet 315 und die Dotierungswanne 318 bereit.
  • 15C veranschaulicht eine Draufsicht auf einen Abschnitt der Halbleitervorrichtung einschließlich des Halbleiterelements 330a und der Bodykontaktstruktur 330b. 15C zeigt nur die Dotierungsgebiete relativ zu der ersten Metallschicht 371, die die Drainkontakte bildet. Durch zusätzliches Implantieren der Dotierungswanne 318 und Umkehren des Leitfähigkeitstyps der Sourcekontaktgebiete 314, um Wannenkontaktgebiete 315 zu bilden, können sowohl das Sourcegebiet 311 als auch das Bodygebiet 312, das unterhalb der ersten Metallschicht 371 angeordnet ist, elektrisch verbunden werden.
  • In Anbetracht des Obigen beinhaltet ein Verfahren zum Herstellen einer Halbleitervorrichtung Bereitstellen eines Halbleitersubstrats 100 mit einer ersten Seite 101. Ein Graben 108 mit einem Boden 108a wird gebildet. Der Graben 108 trennt ein erstes Mesagebiet 107a von einem zweiten Mesagebiet 107b, die in dem Halbleitersubstrat 100 gebildet sind. Der Graben 108 wird mit einem isolierenden Material 160 gefüllt und das zweite Mesagebiet 107b wird relativ zu dem isolierenden Material 160, das in den Graben 108 gefüllt ist, entfernt, um eine Vertiefung 109 in dem Halbleitersubstrat 100 zu bilden. In einem gemeinsamen Prozess wird eine erste Silicidschicht 151 auf und in Kontakt mit einem Oberseitengebiet 110 des ersten Mesagebiets 107a an der ersten Seite 101 des Halbleitersubstrats 100 gebildet und wird eine zweite Silicidschicht 152 auf und in Kontakt mit dem Boden 109a der Vertiefung 109 gebildet.
  • Bezugszeichenliste
    • 100, 200, 300
    Halbleitersubstrat
    101, 201, 301
    erste Oberfläche oder Seite
    205
    Elementmesagebiet
    206
    Elementtrenngraben
    107a, 107b, 207, 307a, 307b
    Halbleitermesagebiet / Gratgebiet
    108, 208, 308
    Graben
    108a
    Boden von Graben
    108b
    Seitenwand von Graben
    109, 309
    Vertiefung, vereinigter Graben
    309a
    Bodenteil
    309b
    Seitenwand des vereinigten Grabens
    109c
    Erhöhung
    110
    Oberseitengebiet
    211, 311
    Sourcegebiet
    212, 312
    Bodygebiet
    213, 313
    Driftgebiet
    214, 314s, 314b
    Sourcekontaktgebiet / zweites Dotierungsgebiet
    315
    Wannenkontaktgebiet
    216, 316a, 316b
    Draingebiet / erstes Dotierungsgebiet
    318
    Dotierungswanne
    221, 321
    Gateelektrode (erste isolierende Schicht) / Gategebiet
    222, 322
    Gatedielektrikum
    323
    zweite isolierende Schicht
    230
    Halbleitervorrichtung
    230a, 230b, 230c, 230d
    Halbleiterelemente / MOSFETs
    330a
    Halbleiterelemente / MOSFETs
    330b
    Bodykontaktstruktur
    231
    Anreicherungsvorrichtung
    232a, 232b, 232c, 232d
    Zener-Diode
    233
    Zener-Diode
    341, 342
    Vorrichtungsgebiet
    151, 251, 351
    erste Silicidschicht
    152, 252, 352
    zweite Silicidschicht
    160, 260, 360, 361
    isolierendes Material
    370
    gemeinsame Metallschicht
    271, 371
    Drainmetallisierung / erste Metallisierung
    272, 372
    Sourcemetallisierung / Sourcekontakt / zweite Metallisierung
    273
    Gatemetallisierung
    181, 381
    erste Ätzmaske
    181a
    Öffnung in erster Ätzmaske
    182, 382
    zweite Ätzmaske
    182a
    Öffnung in zweiter Ätzmaske
    383
    dritte Ätzmaske
    391
    erste Implantationsmaske
    392
    zweite Implantationsmaske
    D
    Drainanschluss
    G
    Gateanschluss
    S
    Sourceanschluss

Claims (20)

  1. Verfahren zum Herstellen einer Halbleitervorrichtung, aufweisend: Bereitstellen eines Halbleitersubstrats (100) mit einer ersten Seite (101); Bilden eines Grabens (108) mit einem Boden (108a), wobei der Graben (108) sich von der ersten Seite (101) des Halbleitersubstrats (100) in das Halbleitersubstrat (100) hinein erstreckt und ein in dem Halbleitersubstrat (100) gebildetes erstes Mesagebiet (107a) von einem in dem Halbleitersubstrat (100) gebildeten zweiten Mesagebiet (107b) trennt; Füllen des Grabens (108) mit einem isolierenden Material (160); Entfernen des zweiten Mesagebiets (107b) relativ zu dem isolierenden Material (160), das in den Graben (108) gefüllt wurde, um eine Vertiefung (109) in dem Halbleitersubstrat (100) zu bilden, wobei die Vertiefung (109) wenigstens eine Seitenwand (109b), die mit dem isolierenden Material (160) bedeckt ist, und einen Boden (109a) aufweist; und Bilden einer ersten Silicidschicht (151) auf und in Kontakt mit einem Oberseitengebiet (110) des ersten Mesagebiets (107a) an der ersten Seite (101) des Halbleitersubstrats (100) und einer zweiten Silicidschicht (152) auf und in Kontakt mit dem Boden (109a) der Vertiefung (109) in einem gemeinsamen Prozess.
  2. Verfahren nach Anspruch 1, wobei ein Abstand d zwischen der ersten Seite (101) des Halbleitersubstrats (100) und der Boden (109a) der Vertiefung (109) wenigstens 500 nm, insbesondere wenigstens 800 nm, beträgt.
  3. Verfahren nach Anspruch 1 oder 2, weiterhin aufweisend: Abscheiden einer gemeinsamen Metallschicht auf und in Kontakt mit der ersten Silicidschicht (151) und auf und in Kontakt mit der zweiten Silicidschicht (152); Bilden einer Maskenschicht auf der Metallschicht; und Ätzen der Metallschicht unter Verwendung der Maskenschicht als Ätzmaske, um eine erste Metallschicht (171) auf und in Kontakt mit der ersten Silicidschicht (151) und eine zweite Metallschicht (172) auf und in Kontakt mit der zweiten Silicidschicht (152) zu bilden.
  4. Verfahren nach einem der vorhergehenden Ansprüche, weiterhin aufweisend: Bilden eines ersten Dotierungsgebiets (116) in dem ersten Mesagebiet (107a), wobei sich die erste Silicidschicht (151) in ohmschem Kontakt mit dem ersten Dotierungsgebiet (116) befindet; und Bilden eines zweiten Dotierungsgebiets (114) in dem Halbleitersubstrat (100) am Boden (109a) der Vertiefung (109), wobei sich die zweite Silicidschicht (152) in ohmschem Kontakt mit dem zweiten Dotierungsgebiet (114) befindet.
  5. Verfahren nach einem der vorhergehenden Ansprüche, wobei der Graben (108), bei Betrachtung in einer Projektion auf die erste Seite (101) des Halbleitersubstrats (100), das zweite Mesagebiet (107b) seitlich vollständig umgibt.
  6. Verfahren nach einem der vorhergehenden Ansprüche, wobei das zweite Mesagebiet (107b), bei Betrachtung in einer Projektion auf die erste Seite des Halbleitersubstrats (100), eine geschlossene Ringstruktur bildet, wobei das zweite Mesagebiet (107b) seitlich durch einen inneren Graben und einen äußeren Graben begrenzt wird.
  7. Verfahren nach einem der vorhergehenden Ansprüche, weiterhin aufweisend: Abscheiden einer Metallauskleidung (150), die wenigstens ein silicidbildendes Metall aufweist, auf der ersten Seite des Halbleitersubstrats (100) und in der Vertiefung (109); Durchführen einer Wärmebehandlung, so dass das silicidbildende Metall der Metallauskleidung (150) mit den freigelegten Gebieten des Halbleitersubstrats (100) reagiert, um die ersten und zweiten Silicidschichten (151, 152) zu bilden; und Entfernen von unreagiertem silicidbildendem Metall von dem isolierenden Material (160).
  8. Verfahren zum Herstellen einer Halbleitervorrichtung, aufweisend: Bereitstellen eines Halbleitersubstrats (300) mit einer ersten Seite (301); Bilden mehrerer Gräben (308), die sich von der ersten Seite (301) des Halbleitersubstrats (300) in das Halbleitersubstrat (300) hinein erstrecken, und mehrerer Halbleitermesagebiete (307a, 307b), die sich zu der ersten Seite (301) erstrecken, wobei ein jeweiliges Halbleitermesagebiet (307a, 307b) zwischen zwei angrenzenden Gräben (308) angeordnet ist; Entfernen ausgewählter Halbleitermesagebiete (307b) zwischen gegebenen angrenzenden Gräben (308), um vereinigte Gräben (309) mit freigelegten Bodenbereichen (309a) zu bilden; Bilden jeweiliger erster Dotierungsgebiete (316a, 316b) in verbleibenden Halbleitermesagebieten (307a) an der ersten Seite (301) des Halbleitersubstrats (300); Bilden zweiter Dotierungsgebiete (314a, 314b) in den freigelegten Bodenbereichen (309a); Bilden jeweiliger erster Silicidschichten (351) auf und in Kontakt mit den ersten Dotierungsgebieten (316a, 316b) und zweiter Silicidschichten (352) auf und in Kontakt mit den zweiten Dotierungsgebieten (314a, 314b); und Bilden jeweiliger erster Metallschichten (371) auf und in Kontakt mit den ersten Silicidschichten (351) und zweiter Metallschichten (372) auf und in Kontakt mit den zweiten Silicidschichten (352).
  9. Verfahren nach Anspruch 8, weiterhin aufweisend: Füllen der Gräben (308) mit einem isolierenden Material (360) vor dem Entfernen der ausgewählten Halbleitermesagebiete (307b), wobei die ausgewählten Halbleitermesagebiete (307b) durch ein Ätzen, das gegenüber isolierendem Material (360), das als Abstandsstück (361) auf Seitenwänden (309b) der vereinigten Gräben (309) verbleibt, selektiv ist, von Halbleitermaterial entfernt werden.
  10. Verfahren nach Anspruch 8 oder 9, weiterhin aufweisend: Abscheiden einer Metallauskleidung (150), die wenigstens ein silicidbildendes Metall auf und in Kontakt mit der ersten Seite (101) des Halbeitersubstrats (100) aufweist, auf dem isolierenden Material (160) und auf und in Kontakt mit den freigelegten Bodenbereichen, die durch Entfernen der ausgewählten Halbleitermesagebiete (107) gebildet wurden; Durchführen einer Wärmebehandlung, so dass das silicidbildende Metall die ersten und zweiten Silicidschichten (151, 152) bildet; Entfernen von verbleibendem silicidbildendem Metall von dem isolierenden Material (160).
  11. Verfahren nach einem der Ansprüche 8 bis 10, wobei das Bilden der ersten und zweiten Metallschichten (371, 372) aufweist: Abscheiden einer gemeinsamen Metallschicht (370), die wenigstens ein silicidbildendes Metall umfasst, das die vereinigten Gräben (309) füllt und die ersten und zweiten Silicidschichten (351, 352) bedeckt; Strukturieren der gemeinsamen Metallschicht (370), um die ersten und zweiten Metallschichten (371, 372) zu bilden, wobei die zweiten Metallschichten (372) die vereinigten Gräben (309) füllen und seitlich von dem isolierenden Material (306) der Abstandsstücke (361) umgeben sind.
  12. Verfahren nach einem der Ansprüche 8 bis 11, wobei das Füllen der Gräben (308) mit einem isolierenden Material (360) aufweist: Bilden eines Gatedielektrikums (321) wenigstens auf dem Boden und den unteren Teilen der Seitenwände der Gräben (308); Bilden einer Gateelektrode (322) auf dem Gatedielektrikum (321) in den Gräben (308); und Bedecken der Gateelektrode (322) mit einer zweiten isolierenden Schicht (323).
  13. Verfahren nach Anspruch 12, weiterhin aufweisend: Ätzen einer Kontaktöffnung in der zweiten isolierenden Schicht (323) zu der Gateelektrode (322); und Füllen der Kontaktöffnung mit einem leitfähigen Material, um eine elektrische Verbindung zwischen der Gateelektrode (322) und der ersten Seite (301) bereitzustellen.
  14. Verfahren zum Herstellen einer Halbleitervorrichtung, aufweisend: Bereitstellen eines Halbleitersubstrats (300) mit einer ersten Seite (301); Bilden mehrerer erster und zweiter Gräben (308), die sich von der ersten Seite (301) des Halbleitersubstrats (300) in das Halbleitersubstrat (300) hinein erstrecken, und mehrerer erster und zweiter Halbleitermesagebiete (307), die sich zu der ersten Seite (301) erstrecken, wobei ein jeweiliges erstes Halbleitermesagebiet (307) zwischen zwei benachbarten ersten Gräben (308) angeordnet ist, und wobei ein jeweiliges zweites Halbleitermesagebiet (307) zwischen zwei benachbarten zweiten Gräben (308) angeordnet ist; Entfernen wenigstens eines ersten Halbleitermesagebiets (307) zwischen zwei benachbarten ersten Gräben (308), so dass die zwei benachbarten ersten Gräben (308) vereinigt werden und einen ersten gemeinsamen Graben (309) bilden, und Entfernen wenigstens eines zweiten Halbleitermesagebiets (307) zwischen zwei benachbarten zweiten Gräben (308), so dass die zwei benachbarten zweiten Gräben (308) vereinigt werden und einen zweiten gemeinsamen Graben bilden; Bilden erster Dotierungsgebiete (316a) eines ersten Leitfähigkeitstyps in verbleibenden ersten Mesagebieten (307a) und zweiter Dotierungsgebiete (314a) des ersten Leitfähigkeitstyps in einem Bodenbereich des ersten gemeinsamen Grabens (309); Bilden erster Dotierungsgebiete (316b) eines zweiten Leitfähigkeitstyps in verbleibenden zweiten Mesagebieten (307) und zweiter Dotierungsgebiete (314b) des zweiten Leitfähigkeitstyps in einem Bodenbereich des zweiten gemeinsamen Grabens (309); Bilden erster Silicidschichten (351) auf und in Kontakt mit den ersten Dotierungsgebieten (316a, 316b) und zweiter Silicidschichten (352) auf und in Kontakt mit den zweiten Dotierungsgebieten (314a, 314b); und Bilden erster Metallschichten (371) auf und in Kontakt mit den ersten Silicidschichten (351) und zweiter Metallschichten (372) auf und in Kontakt mit den zweiten Silicidschichten (352).
  15. Verfahren nach Anspruch 14, weiterhin aufweisend: Füllen des ersten und zweiten Grabens (308) mit einem isolierenden Material (360); Bilden einer ersten Maske (381) mit jeweiligen Öffnungen zum Freilegen des wenigstens einen ersten Halbleitermesagebiets (307) und des wenigstens einen zweiten Halbleitermesagebiets (307); wobei das wenigstens eine erste und das wenigstens eine zweite Halbleitermesagebiet durch ein Ätzen, das gegenüber dem isolierenden Material (360) und der ersten Ätzmaske (381) selektiv ist, des Halbleitermaterials entfernt werden, so dass das isolierende Material (360) als Abstandsstücke (361) an gegenüberliegenden Seitenwänden (309b) des ersten und zweiten gemeinsamen Grabens verbleibt.
  16. Verfahren nach Anspruch 14 oder 15, weiterhin aufweisend: Abscheiden einer Metallauskleidung (150), die wenigstens ein silicidbildendes Metall auf und in Kontakt mit der ersten Seite (101) des Halbeitersubstrats (100) aufweist, auf dem isolierenden Material (160) und auf und in Kontakt mit den freigelegten Bodenbereichen, die durch Entfernen der ausgewählten Halbleitermesagebiete (107) gebildet werden; Durchführen einer Wärmebehandlung, so dass das silicidbildende Metall die ersten und zweiten Silicidschichten (151, 152) bildet; Entfernen von verbleibendem silicidbildendem Metall von dem isolierenden Material (160).
  17. Verfahren nach einem der Ansprüche 14 bis 16, wobei die ersten Silicidschichten und die zweite Silicidschicht in einem gemeinsamen Prozess gebildet werden.
  18. Verfahren nach einem der Ansprüche 14 bis 17, wobei das Bilden der ersten und zweiten Metallschichten (371, 372) aufweist: Abscheiden einer gemeinsamen Metallschicht (370), die wenigstens ein silicidbildendes Metall aufweist, das den ersten und zweiten vereinigten Graben (309) füllt und die ersten und zweiten Silicidschichten (351, 352) bedeckt; Strukturieren der gemeinsamen Metallschicht (370), um die ersten und zweiten Metallschichten (371, 372) zu bilden, wobei die zweiten Metallschichten (372) den ersten und zweiten gemeinsamen Graben (309) füllen und seitlich von dem isolierenden Material (306) der Abstandsstücke (361) umgeben werden.
  19. Halbleitervorrichtung, aufweisend: ein Halbleitersubstrat (100) mit einer ersten Seite (101); eine Grabenstruktur (108, 109) mit einem Boden (108a, 109a) und einer Seitenwand (109b), wobei der Boden (108a, 109a) wenigstens einen ersten Bodenbereich (108a) und einen seitlich zum ersten Bodenbereich (108a) benachbarten zweiten Bodenbereich (109a) aufweist, wobei der erste und der zweite Bodenbereich (108a, 109a) jeweils eine konkave Form mit einer Kante (109c), die zwischen dem ersten und zweiten Bodenbereich (108a, 109a) gebildet ist, aufweist; isolierendes Material (160), das die Seitenwand (109b) und den ersten Bodenbereich (108a) der Vertiefung (109) bedeckt, während es den zweiten Bodenbereich (109a) der Vertiefung (109) unbedeckt belässt; ein Mesagebiet (107a), das sich zu der ersten Seite (101) des Halbleitersubstrats (100) erstreckt und das die Seitenwand (109b) der Grabenstruktur (108, 109) bildet; eine erste Silicidschicht (151) auf einem Oberseitengebiet (100) des Mesagebiets (107a); eine zweite Silicidschicht (151) auf dem zweiten Bodenbereich (109a) der Grabenstruktur (108, 109); eine erste Metallschicht (171) auf und in Kontakt mit der ersten Silicidschicht (151); und eine zweite Metallschicht (172) auf und in Kontakt mit der zweiten Silicidschicht (152).
  20. Halbleitervorrichtung nach Anspruch 19, wobei die zweite Metallschicht (172) eine größere Dicke als die erste Metallschicht (171) aufweist und sich von der zweiten Silicidschicht (152) bis oberhalb der ersten Seite (101) des Halbleitersubstrats (100) erstreckt.
DE102016101545.8A 2016-01-28 2016-01-28 Verfahren zum herstellen einer halbleitervorrichtung mit silicidschichten und eine halbleitervorrichtung Active DE102016101545B4 (de)

Priority Applications (3)

Application Number Priority Date Filing Date Title
DE102016101545.8A DE102016101545B4 (de) 2016-01-28 2016-01-28 Verfahren zum herstellen einer halbleitervorrichtung mit silicidschichten und eine halbleitervorrichtung
US15/417,436 US9941375B2 (en) 2016-01-28 2017-01-27 Method for manufacturing a semiconductor device having silicide layers
US15/925,192 US10490642B2 (en) 2016-01-28 2018-03-19 Semiconductor device having silicide layers

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE102016101545.8A DE102016101545B4 (de) 2016-01-28 2016-01-28 Verfahren zum herstellen einer halbleitervorrichtung mit silicidschichten und eine halbleitervorrichtung

Publications (2)

Publication Number Publication Date
DE102016101545A1 DE102016101545A1 (de) 2017-08-03
DE102016101545B4 true DE102016101545B4 (de) 2020-10-08

Family

ID=59327860

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102016101545.8A Active DE102016101545B4 (de) 2016-01-28 2016-01-28 Verfahren zum herstellen einer halbleitervorrichtung mit silicidschichten und eine halbleitervorrichtung

Country Status (2)

Country Link
US (2) US9941375B2 (de)
DE (1) DE102016101545B4 (de)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7075172B2 (ja) * 2017-06-01 2022-05-25 エイブリック株式会社 基準電圧回路及び半導体装置
US10971533B2 (en) * 2018-01-29 2021-04-06 Stmicroelectronics (Crolles 2) Sas Vertical transfer gate with charge transfer and charge storage capabilities
US10868157B2 (en) * 2018-09-26 2020-12-15 Taiwan Semiconductor Manufacturing Co., Ltd. Gated metal-insulator-semiconductor (MIS) tunnel diode having negative transconductance
FR3098075A1 (fr) 2019-06-28 2021-01-01 Stmicroelectronics (Crolles 2) Sas Pixel et son procédé de commande

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6309948B1 (en) * 1998-05-22 2001-10-30 Vlsi Technology, Inc. Method for fabrication of a semiconductor device
DE102004007895A1 (de) * 2003-02-28 2004-09-09 Infineon Technologies Ag Selektives Silizidierungsverfahren für Speichervorrichtungen und zugehörige Halbleitervorrichtung
US20070170498A1 (en) * 2006-01-24 2007-07-26 Alpha & Omega Semiconductor, Ltd Configuration and method to form mosfet devices with low resistance silicide gate and mesa contact regions
US8039339B2 (en) * 2007-04-23 2011-10-18 Freescale Semiconductor, Inc. Separate layer formation in a semiconductor device

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7229895B2 (en) * 2005-01-14 2007-06-12 Micron Technology, Inc Memory array buried digit line
US8362547B2 (en) * 2005-02-11 2013-01-29 Alpha & Omega Semiconductor Limited MOS device with Schottky barrier controlling layer
US8426925B2 (en) * 2010-11-12 2013-04-23 Nanya Technology Corp. Memory device and method of fabricating the same
US8502302B2 (en) * 2011-05-02 2013-08-06 Alpha And Omega Semiconductor Incorporated Integrating Schottky diode into power MOSFET
US8946814B2 (en) * 2012-04-05 2015-02-03 Icemos Technology Ltd. Superjunction devices having narrow surface layout of terminal structures, buried contact regions and trench gates

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6309948B1 (en) * 1998-05-22 2001-10-30 Vlsi Technology, Inc. Method for fabrication of a semiconductor device
DE102004007895A1 (de) * 2003-02-28 2004-09-09 Infineon Technologies Ag Selektives Silizidierungsverfahren für Speichervorrichtungen und zugehörige Halbleitervorrichtung
US20070170498A1 (en) * 2006-01-24 2007-07-26 Alpha & Omega Semiconductor, Ltd Configuration and method to form mosfet devices with low resistance silicide gate and mesa contact regions
US8039339B2 (en) * 2007-04-23 2011-10-18 Freescale Semiconductor, Inc. Separate layer formation in a semiconductor device

Also Published As

Publication number Publication date
DE102016101545A1 (de) 2017-08-03
US10490642B2 (en) 2019-11-26
US20180212031A1 (en) 2018-07-26
US20170222010A1 (en) 2017-08-03
US9941375B2 (en) 2018-04-10

Similar Documents

Publication Publication Date Title
DE102009061851B3 (de) Halbleiterbauelement mit Kanalstoppgraben
DE102011052731B4 (de) Verfahren zum Bilden einer Feldeffekt-Leistungshalbleitervorrichtung und Feldeffekt-Halbleitervorrichtung mit einer integrierten Polydiode
DE102013022570B4 (de) Halbleiterbauelement und verfahren zu seiner herstellung
DE102013114842B4 (de) Halbleitervorrichtung und Verfahren zum Herstellen einer Halbleitervorrichtung
DE102011056157B4 (de) Verfahren zur Herstellung eines Halbleiterbauteils und Halbleiterbauteile mit isolierten Halbleitermesas
DE102012206605B4 (de) Transistoranordnung mit einem mosfet und herstellungsverfahren
DE102012110133B4 (de) Ein Halbleiterbauelement mit einem Durchkontakt und Herstellungsverfahren dafür
DE102014111140B4 (de) Halbleitervorrichtung mit Feldeffektstrukturen mit verschiedenen Gatematerialien und Verfahren zur Herstellung davon
DE102011053147B4 (de) Halbleiterstruktur mit grabenstrukturen in direktem kontakt
DE102012103369B4 (de) Ein Verfahren zum Ausbilden eines Halbleiterbauelements und ein Halbleiterbauelement
DE102013109654A1 (de) Feldeffekt-Halbleiterbauelement und Verfahren zu seiner Herstellung
DE102017127856B4 (de) Verfahren zum Herstellen eines Halbleiterbauelements und Leistungshalbleiterbauelement
DE102016101545B4 (de) Verfahren zum herstellen einer halbleitervorrichtung mit silicidschichten und eine halbleitervorrichtung
DE102015105679B4 (de) Halbleitervorrichtung, integrierte schaltung und verfahren zum herstellen der halbleitervorrichtung
DE102014107172A1 (de) Halbleitervorrichtung und herstellungsverfahren dafür
DE102014114897A1 (de) Verfahren zum Fertigen eines vertikalen Halbleiterbauelements und vertikales Halbleiterbauelement
DE102013112646A1 (de) Verfahren für die spannungsreduzierte Herstellung von Halbleiterbauelementen
DE102011055816B4 (de) Verfahren zur Herstellung eines Bipolartransistors und Halbleitervorrichtung aufweisend einen Bipolartransistor; Verfahren zur Herstellung einer Halbleitervorrichtung und Halbleitervorrichtung
DE102013111375A1 (de) Transistorbauelement und verfahren zum herstellen einestransistorbauelements
DE102015109538B3 (de) Transistor mit verbessertem Lawinendurchbruchsverhalten und Verfahren zur Herstellung
DE102016107203A1 (de) Leistungshalbleiterbauelementgraben mit Feldplatte und Gateelektrode
DE102017107327B4 (de) Feldeffekt-Halbleiterbauelement und Verfahren zu dessen Herstellung
DE102013107380B4 (de) Ein Verfahren zum Ausbilden eines Halbleiterbauelements
DE102013100423B4 (de) Halbleitertransistor mit Grabenkontakten und Herstellungsverfahren dafür
DE102011054372B4 (de) Verfahren zur Herstellung einer Halbleitertransistorstruktur

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R016 Response to examination communication
R016 Response to examination communication
R018 Grant decision by examination section/examining division
R020 Patent grant now final
R082 Change of representative
R081 Change of applicant/patentee

Owner name: INFINEON TECHNOLOGIES DRESDEN GMBH & CO. KG, DE

Free format text: FORMER OWNER: INFINEON TECHNOLOGIES DRESDEN GMBH, 01099 DRESDEN, DE