DE102005041108B3 - Verfahren zur Herstellung eines Trench-Transistors und Trench-Transistor - Google Patents

Verfahren zur Herstellung eines Trench-Transistors und Trench-Transistor Download PDF

Info

Publication number
DE102005041108B3
DE102005041108B3 DE102005041108A DE102005041108A DE102005041108B3 DE 102005041108 B3 DE102005041108 B3 DE 102005041108B3 DE 102005041108 A DE102005041108 A DE 102005041108A DE 102005041108 A DE102005041108 A DE 102005041108A DE 102005041108 B3 DE102005041108 B3 DE 102005041108B3
Authority
DE
Germany
Prior art keywords
trench
trenches
electrode
gate
electrodes
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE102005041108A
Other languages
English (en)
Inventor
Martin Pölzl
Franz Dr. Hirler
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Priority to DE102005041108A priority Critical patent/DE102005041108B3/de
Priority to US11/512,749 priority patent/US7816210B2/en
Application granted granted Critical
Publication of DE102005041108B3 publication Critical patent/DE102005041108B3/de
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H01L29/407—Recessed field plates, e.g. trench field plates, buried field plates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42356—Disposition, e.g. buried gate electrode
    • H01L29/4236—Disposition, e.g. buried gate electrode within a trench, e.g. trench gate electrode, groove gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/66712—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/66727—Vertical DMOS transistors, i.e. VDMOS transistors with a step of recessing the source electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/66712—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/66734—Vertical DMOS transistors, i.e. VDMOS transistors with a step of recessing the gate electrode, e.g. to form a trench gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H01L29/0696—Surface layout of cellular field-effect devices, e.g. multicellular DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42372—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out
    • H01L29/42376—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out characterised by the length or the sectional shape

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

Die Erfindung betrifft ein Verfahren zur Herstellung eines Trench-Transistors, der wenigstens zwei Gräben mit jeweils einer darin angeordneten Feldelektrode und einer darin angeordneten Gate-Elektrode aufweist. Bei dem Verfahren ist vorgesehen, die Gräben mit unterschiedlichen Grabenbreiten zu realisieren und anschließend die Feldelektroden durch Auffüllen der Gräben mit einem Elektrodenmaterial und einem anschließenden Rückätzen des Elektrodenmaterials herzustellen. Die unterschiedliche Grabenbreite führt dabei zu unterschiedlichen Ätzraten bei der Rückätzung des Elektrodenmaterials und damit zu Feldelektroden, die unterschiedlich weit zu einer Oberkante der Gräben beabstandet sind. Anschließend werden die Gate-Elektroden hergestellt, die sich aufgrund der unterschiedlichen Abmessungen der Feldelektroden unterschiedlich tief in die Gräben hinein erstrecken, woraus unterschiedliche Gate-Kapazitäten für die Gate-Elektroden in den beiden Gräben resultieren.

Description

  • Die Erfindung betrifft ein Verfahren zur Herstellung eines Trench-Transistors (Graben-Transistors), der wenigstens einen Graben mit einer in dem Graben angeordneten Feldelektrode und einer in dem Graben angeordneten Gate-Elektrode aufweist.
  • Ein solcher Trench-Transistor und ein Verfahren zu dessen Herstellung ist beispielsweise in der DE 102 34 996 A1 beschrieben.
  • Die Gate-Elektrode ist bei solchen Bauelementen benachbart zu einer Body-Zone ausgebildet und dielektrisch gegenüber diese Body-Zone isoliert. Die Gate-Elektrode dient in bekannter Weise dazu, bei Anlegen eines geeigneten Ansteuerpotentials einen leitenden Kanal in der Body-Zone auszubilden, die zwischen einer Source-Zone und einer Driftzone, die einen Teil der Drain-Zone bildet, angeordnet ist.
  • Die Feldelektrode, die auf einem anderen Potential wie die Gate-Elektrode, beispielsweise auf Source-Potential, liegen kann, ist benachbart zu der Driftzone angeordnet und dielektrisch gegen die Driftzone isoliert. Die Feldelektrode dient bei sperrendem Bauelement dazu, Ladungsträger in der Driftzone, die aus der Dotierung der Driftzone resultieren, zu kompensieren, um dadurch die Spannungsfestigkeit des Bauelements im Sperrfall zu erhöhen. Diese Kompensationswirkung von Feldelektroden ist beispielsweise in der US 4,941,026 , der US 5,973,360 oder der US 5,283,201 beschrieben.
  • Um die Ausbildung eines leitenden Kanals in der Body-Zone bei Anlegen eines geeigneten Ansteuerpotentials an die Gate-Elektrode sicher zu stellen, ist es erforderlich dass die Gate-Elektrode die Source-Zone und die Driftzone überlappt oder dass die Gate-Elektrode zumindest exakt an der Grenze zwischen Body-Zone und Source-Zone und der Grenze zwischen Body-Zone und Driftzone endet. Mit zunehmender Überlappung erhöht sich dabei die zwischen der Source-Zone und der Gate-Elektrode gebildete Gate-Source-Kapazität und die zwischen der Driftzone und der Gate-Elektrode gebildete Gate-Drain-Kapazität, was sich negativ auf die Schaltgeschwindigkeit das Bauelements auswirkt. Reicht die Gate-Elektrode dagegen ausgehend von der Body-Zone nicht bis an die Grenze zwischen Body-Zone und Source-Zone bzw. Body-Zone und Driftzone heran, so reduzieren sich zwar die zuvor genannten Gate-Kapazitäten. Allerdings erhöht sich der Einschaltwiderstand bei einem gegebenen Ansteuerpotential bzw. das Ansteuerpotential ist auf Werte größer als die Einsatzspannung zu erhöhen, um noch einen leitenden Kanal auszubilden. Im Extremfall, wenn der Abstand zwischen dem Ende der Body-Zone und der Gate-Elektrode zu groß ist, wird die Ausbildung eines leitenden Kanals völlig verhindert.
  • Der Abstand zwischen der Gate-Elektrode und den Grenzen der Body-Zone zu den benachbarten Source- und Driftzonen ist über Prozessparameter bei der Herstellung des Bauelements einstellbar. Herstellungsprozesse für Halbleiterbauelemente unterliegen unvermeidlich Schwankungen, die bei der Konzeptionierung des Bauelements zu berücksichtigen sind. So kann beispielsweise bei der Herstellung eines Trench-MOSFET die relative Position des unteren Endes der Gate-Elektrode bezogen auf die Grenze zwischen Body-Zone und Driftzone um eine herstellungsbedingte Toleranz schwanken. Um zu verhindern, dass ein Bauelement entsteht, bei dem die Gate-Elektrode nicht bis an die Grenze zwischen Body-Zone und Driftzone reicht, werden die Bauelemente so dimensioniert, dass Gate-Elektrode die Driftzone mindestens um das Maß dieser Toleranz überlappt. Bei Bauelementen, bei denen die maximalen Prozesstoleranzen nicht erreicht werden, führt dieser Überlapp allerdings zu einer erhöhten Gate-Drain-Kapazität.
  • Eine Maßzahl für MOSFET, die es im Hinblick auf Schaltverluste und Schaltgeschwindigkeit zu optimieren gilt, ist das flächenneutrale, d.h. auf die Transistorfläche bezogene, Produkt aus dem Einschaltwiderstand Ron und der Gate-Drain-Kapazität. Diese Maßzahl wird auch als "Figure of Merit" (FOM) bezeich-net.
  • Die US 2003/0080379 A1 beschreibt einen Trench-Leistungstransistor und ein Verfahren zur Herstellung eines Trench-Leistungstransistors, beidem ein im Randbereich eines Zellenfeldes angeordneter Graben mit einer darin angeordneten Gate-Elektrode sich weniger tief in einen Halbleiterkörper hineinerstreckt, als übrige Gräben mit Gate-Elektroden des Transistors.
    •
  • Aufgabe der vorliegenden Erfindung ist es, ein Verfahren zur Herstellung eines im Hinblick auf Einschaltwiderstand und Gate-Drain-Kapazität optimierten Trench-MOSFET und einen im Hinblick auf Einschaltwiderstand und Gate-Drain-Kapazität optimierten Trench-MOSFET zur Verfügung zu stellen.
  • Diese Aufgabe wird durch ein Verfahren nach Anspruch 1 und durch einen Trench-MOSFET nach Anspruch 10 gelöst.
  • Das erfindungsgemäße Verfahren zur Herstellung eines Trench-Transistors sieht vor, einen fialbleiterkörper mit einer ersten und einer zweiten Seite bereitzustellen und wenigstens einen ersten Graben und wenigstens einen zweiten Graben zu erzeugen, die beabstandet zueinander angeordnet sind und die sich jeweils ausgehend von einer Seite in den Halbleiterkörper hinein erstrecken. Der wenigstens eine erste Graben weist dabei eine erste Grabenbreite auf und der wenigstens eine zweite Graben weist eine zweite Grabenbreite, die geringer als die erste Grabenbreite ist, auf.
  • Die Herstellung des wenigstens einen ersten und wenigstens einen zweiten Grabens erfolgt dabei während derselben Verfahrensschritte.
  • Auf freiliegende Flächen des ersten und zweiten Grabens wird dann eine Dielektrikumsschicht aufgebracht, und die ersten und zweiten Gräben werden mit einem Elektrodenmaterial bis zu einer gleichen Höhe mit einem Elektrodenmaterial aufgefüllt. Anschließend wird das Elektrodenmaterials teilweise aus dem wenigstens einen ersten und wenigstens einen zweiten Graben entfernt, indem ein Ätzverfahren angewendet wird, bei dem ein Ätzmittel für eine vorgegebene Ätzdauer auf das Elektrodenmaterial einwirkt, um eine erste Feldelektrode in dem ersten Graben und eine zweite Feldelektrode in dem zweiten Graben zu erzeugen.
  • An diese Herstellung der ersten und zweiten Feldelektroden schließen sich Verfahrensschritte zur Herstellung von ersten und zweiten Gate-Elektroden in dem ersten und zweiten Graben oberhalb der ersten und zweiten Feldelektrode an, die durch eine Gate-Dielektrikumsschicht gegenüber dem Halbleiterkörper isoliert sind.
  • Die geringere Grabenbreite des zweiten Grabens im Vergleich zur Grabenbreite des ersten Verfahrens führt dazu, dass innerhalb des wenigstens einen zweiten Grabens der mit Elektrodenmaterial aufgefüllte Raum in einer lateralen Richtung des Halbleiterkörpers schmaler ist als der mit Elektrodenmaterial aufgefüllte Raum innerhalb des ersten Grabens. Die während des Ätzverfahrens freiliegende Fläche des Elektrodenmaterials ist innerhalb des zweiten Grabens damit geringer als innerhalb des ersten Grabens. Diese Fläche, an der das eingesetzte Ätzmittel während des Ätzverfahrens angreifen kann, beeinflusst wiederum die Ätztiefe, die innerhalb einer gegebenen Ätzdauer erreicht werden kann. Dabei gilt, dass die Ätztiefe mit abnehmender "Ätzfläche" abnimmt. Die geringere Grabenbreite des zweiten Grabens führt nach Abschluss des Ätzverfahrens dazu, dass die Tiefe einer Aussparung in dem zweiten Graben oberhalb der zweiten Feldelektrode geringer ist als die Tiefe einer Aussparung in dem ersten Graben oberhalb der ersten Feldelektrode. Diese Aussparungen bestimmen die Abmessungen der ersten und zweiten Gate-Elektroden, was im Ergebnis dazu führt, dass sich die zweite Gate-Elektrode in dem zweiten Graben in vertikaler Richtung weniger tief in den Halbleiterkörper hinein erstreckt als die erste Gate-Elektrode in dem ersten Graben.
  • Die Gate-Elektroden sind bei dem fertigen Bauelement benachbart zu einer Body-Zone angeordnet, die zwischen einer Source-Zone und einer Driftzone liegt. Dabei besteht die Möglichkeit, die Body-Zone und die Source-Zone erst dann herzustellen, beispielsweise mittels eines Implantationsverfahrens, nachdem die Gate-Elektroden hergestellt wurden. Die Source-Zone wird dabei vorzugsweise im Bereich der Seite angeordnet, ausgehend von der sich die Gräben in den Halbleiterkörper hinein erstrecken.
  • Die sich aufgrund der unterschiedlichen Breite der ersten zweiten Gräben bei dem Verfahren automatisch einstellende unterschiedliche Tiefe der ersten und zweiten Gate-Elektroden in den ersten und zweiten Gräben führt dazu, dass die ersten und zweiten Gate-Elektroden die Driftzone unterschiedlich stark überlappen, wobei die erste Gate-Elektrode bezogen auf die Grenze zwischen Body-Zone und Driftzone vorzugsweise so hergestellt wird, dass die erste Gate-Elektrode die Driftzone selbst unter Berücksichtigung von Prozesstoleranzen noch überlappt oder auf Höhe der Grenze zwischen Body-Zone und Driftzone endet. Die zweite Gate-Elektrode überlappt die Driftzone wegen der geringeren Tiefe dieser zweiten Elektrode weniger stark, so dass die Gate-Drain-Kapazität im Bereich der zweiten Gate-Elektrode geringer ist.
  • Wegen der geringeren Überlappung zwischen der zweiten Gate-Elektrode und der Driftzone ist der Einschaltwiderstand des Bauelements im Bereich der zweiten Gate-Elektrode höher. Allerdings nimmt der Einschaltwiderstand nicht im selben Maß zu, wie die Gate-Drain-Kapazität bei Verringerung der Überlappung zwischen Gate-Elektrode und Driftzone abnimmt, so dass bei dem erfindungsgemäßen Bauelement die eingangs erläuterte Maßzahl FOM, die dem flächenneutralen Produkt aus Einschaltwiderstand und Gate-Drain-Kapazität entspricht, kleiner ist als bei einem herkömmlichen Bauelement, welches nur solche Gate-Elektroden aufweist, die der ersten Gate-Elektrode des erfindungsgemäßen Bauelements entsprechen.
  • Für den Fall, dass die Herstellung der ersten Gate-Elektrode so erfolgt, dass die erste Gate-Elektrode die Driftzone um einen prozessbedingten Toleranzwert überlappt, endet bei maximaler Prozesstoleranz die erste Gate-Elektrode auf Höhe der Grenze zwischen Body-Zone und Driftzone. In diesem Fall kann es dazu kommen, dass die zweite Gate-Elektrode bereits oberhalb dieser Grenze zwischen Body-Zone und Driftzone endet. Dies kann im Bereich der zweiten Gate-Elektrode zu einem erhöhten Einschaltwiderstand führen, wobei ein Übergangsbereich für den Abstand zwischen der zweiten Gate-Elektrode und die Driftzone existiert, für den der Einschaltwiderstand und auch die Einsatzspannung nicht oder nur in geringem Maß zunehmen.
  • Der erfindungsgemäße Trench-Transistor weist wenigstens einen ersten und wenigstens einen zweiten Graben auf, die beabstandet zueinander angeordnet sind und die sich jeweils ausgehend von einer ersten Seite in einer vertikalen Richtung in einen Halbleiterkörper hinein erstrecken. In dem ersten Graben ist eine erste Feldelektrode und in dem zweiten Graben ist eine zweite Feldelektrode angeordnet, die jeweils benachbart zu einer Driftzone des ersten Leitungstyps angeordnet sind und die elektrisch gegenüber dem Halbleiterkörper isoliert sind. In dem ersten Graben ist außerdem eine erste Gate-Elektrode und in dem zweiten Graben ist eine zweite Gate-Elektrode angeordnet, wobei die Gate-Elektroden jeweils dielektrisch gegenüber dem Halbleiterkörper isoliert und benachbart zu einer Body-Zone des zweiten Leitungstyps angeordnet sind. Die in dem wenigstens einen ersten Graben angeordnete erste Gate-Elektrode ist dabei so ausgebildet, dass sie die Driftzone stärker überlappt als die in dem zweiten Graben angeordnete zweite Gate-Elektrode.
    •
  • Die vorliegende Erfindung wird nachfolgend anhand von Figuren näher erläutert.
  • 1 veranschaulicht Verfahrensschritte zur Herstellung erster und zweiter Feldelektroden in beabstandet zueinander angeordneten ersten und zweiten Gräben unterschiedlicher Breite in einem Halbleiterkörper.
  • 2 veranschaulicht weitere Verfahrensschritte zur Herstellung von ersten und zweiten Gate-Elektroden in den ersten und zweiten Gräben oberhalb der Feldelektroden.
  • In den Figuren bezeichnen, sofern nicht anders angegeben, gleiche Bezugszeichen gleiche Bauelementbereiche mit gleicher Bedeutung.
  • 1a zeigt einen Halbleiterkörper 100 mit einer ersten Seite 101, die nachfolgend als Vorderseite bezeichnet wird, und einer zweiten Seite 102, die nachfolgend als Rückseite bezeichnet wird, nach Durchführung erster Verfahrensschritte zur Herstellung von Feldelektroden in ersten und zweiten Gräben 21, 22 eines Halbleiterkörpers 100. Hierzu werden ausgehend von der Vorderseite 101 erste und zweite Gräben 21, 22 beabstandet zueinander in den Halbleiterkörper 100 eingebracht, wobei in 1a zwei erste Gräben 21 und ein zweiter Graben 22 dargestellt sind.
  • Die Herstellung dieser ersten und zweiten Gräben 21, 22 erfolgt derart, dass die ersten Gräben 21 in einer ersten lateralen Richtung des Halbleiterkörpers 100 eine erste Grabenbreite d1 aufweisen, die geringer ist, als eine zweite Grabenbreite d2 der zweiten Gräben 22. Der Abstand zwischen zwei benachbarten Gräben 21, 22 ist dabei vorzugsweise jeweils gleich groß.
  • Die Herstellung der Gräben 21, 22 erfolgt beispielsweise durch Aufbringen einer strukturierten Ätzmaske 200 (gestrichelt dargestellt) auf die Vorderseite 101 und Durchführen eines Ätzschrittes, bei dem ein Ätzmittel für eine vorgegebe nen Zeitdauer auf die Bereiche des Halbleiterkörpers 100 einwirkt, die durch die Ätzmaske 200 freiliegen. Das Ätzverfahren ist insbesondere ein anisotropes Ätzverfahren, so dass nur Halbleitermaterial in einer vertikalen Richtung des Halbleiterkörpers 100 ausgehend von der Vorderseite entfernt wird.
  • 1b zeigt einen Querschnitt durch den Halbleiterkörper 100 in einer in 1a eingezeichneten Schnittebene A-A. Wie in dieser 1b dargestellt ist, sind die ersten und zweiten Gräben 21, 22 vorzugsweise durch einen quer zu den ersten und zweiten Gräben 21, 22 verlaufenden dritten Graben 23 verbunden, an welchen sich in einer zweiten lateralen Richtung, die einer Längsrichtung der ersten und zweiten Gräben 21, 22 entspricht, weitere Gräben 24 anschließen können. Feldelektroden und Gate-Elektroden, die in nachfolgend erläuterter Weise in den ersten und zweiten Gräben 21, 22 hergestellt werden, werden entsprechend in dem dritten Graben hergestellt, wodurch die Feldelektroden in den ersten und zweiten Gräben 21, 22 elektrisch leitend miteinander verbunden sind und die Gate-Elektroden in den ersten und zweiten Gräben 21, 22 elektrisch leitend miteinander verbunden sind. Über die dritten Gräben kann dann eine elektrische Kontaktierung der in den ersten und zweiten Gräben 21, 22 hergestellten Feldelektroden und Gate-Elektroden erfolgen.
  • Die nachfolgenden Ausführung beschränken sich auf eine Darstellung der Verhältnisse in den ersten und zweiten Gräben 21, 22, wobei darauf hinzuweisen ist, dass die Breite des dritten Grabens insbesondere der ersten Grabenbreite d1 entsprechen kann, so dass die nachfolgend dargestellten und erläuterten Querschnittsdarstellungen für die ersten Gräben 21, 22 auch einem Querschnitt durch den dritten Graben 23 entsprechen.
  • 1c zeigt den Halbleiterkörper 100 im Querschnitt nach Durchführung weiterer Verfahrensschritte, durch welche eine erste Dielektrikumsschicht 31 auf freiliegenden Bereichen des Halbleiterkörpers 100, und zwar sowohl im Bereich der Vorderseite 101 als auch an Seitenwänden und am Boden der ersten und zweiten Gräben 21, 22, erzeugt wird. Diese Dielektrikumsschicht 31 ist beispielsweise eine abgeschiedene Oxidschicht, wie TEOS (Tetraethoxysilan), oder eine thermische Oxidschicht, die durch thermische Oxidation des Halbleiterkörpers 100 hergestellt wird. Darüber hinaus besteht auch die Möglichkeit, die Dielektrikumsschicht 31 aus zwei Schichten 31A, 31B aufzubauen, wie dies gestrichelt in 1c dargestellt ist. Eine der beiden Schichten, insbesondere die sich unmittelbar an den Halbleiterkörper 100 anschließende Schicht, kann dabei eine thermische Oxidschicht sein, während die andere der beiden Schichten 31b eine abgeschiedene Oxidschicht sein kann.
  • Nach Herstellen der Dielektrikumsschicht 31 werden die ersten und zweiten Gräben 21, 22 wenigstens teilweise, jedoch bis jeweils auf eine gleiche Höhe, mit einem Elektrodenmaterial 41 aufgefüllt, was im Ergebnis in 1d dargestellt ist. In dem dargestellten Beispiel sind die ersten und zweiten Gräben 21, 22 vollständig mit dem Elektrodenmaterial 41 aufgefüllt, das in dem dargestellten Beispiel außerdem die Dielektrikumsschicht 31 oberhalb der Vorderseite 101 des Halbleiterkörpers überdeckt.
  • Durch das Auffüllen der ersten und zweiten Gräben 21, 22 mit Elektrodenmaterial 41 entstehen in den ersten und zweiten Gräben 21, 22 Elektrodenabschnitte, die sich in vertikaler Richtung in den Halbleiterkörper 100 hinein erstrecken und die durch die erste Dielektrikumsschicht 31 gegenüber dem Halbleiterkörper 100 isoliert sind. Die Elektrodenabschnitte in den ersten Gräben 21 besitzen in der ersten lateralen Richtung des Halbleiterkörpers 100 eine erste Elektrodenbreite d3. Diese erste Elektrodenbreite ist wegen der im Vergleich zur zweiten Grabenbreite d2 größeren ersten Grabenbreite d1 größer ist als eine zweite Elektrodenbreite d4, die die Elektrodenabschnitte in den zweiten Gräben 22 aufweisen. In diesem Zusammenhang sei darauf hingewiesen, dass das Verhältnis zwischen den ursprünglichen Grabenbreiten d1, d2 und den nach Herstellen der ersten Dielektrikumsschicht 31 verbleibenden Grabenbreiten d3, d4, die den Elektrodenbreiten entsprechen, abhängig davon ist, wie die Dielektrikumsschicht 31 hergestellt wird. So verbleibt nach Herstellen einer thermischen Oxidschicht ein breiterer Graben, da sich das thermische Oxid auch in den Halbleiterkörper hinein ausdehnt, was zu einer Verringerung der Breite des Halbleitergebiets zwischen den Gräben, das auch als Mesa-Gebiet bezeichnet wird, führt. Bei der Herstellung der Dielektrikumsschicht 31 mittels eines Abscheideverfahrens verbleibt ein schmälerer Graben, da hierbei ausschließlich Dielektrikumsmaterial auf die Seitenwände und den Boden der Gräben 21, 22 aufgebracht wird, während das Mesa-Gebiet sein ursprüngliche Breite beibehält. Unabhängig von der Art des Herstellungsverfahrens der Dielektrikumsschicht entspricht die Differenz d1–d2 zwischen der ersten und zweiten Grabenbreite d1, d2 jedoch der Differenz d3–d4 zwischen den ersten und zweiten Elektrodenbreiten d3, d4. Es gilt also: d1 – d2 = d3 – d4 (1).
  • Bezug nehmend auf 1e wird das Elektrodenmaterial 41 unter Anwendung eines Ätzverfahrens in den ersten und zweiten Gräben 21, 22 teilweise entfernt, wobei nach Abschluss des Ätzverfahrens in den ersten Gräben 21 erste Feldelektroden 42 und in den zweiten Gräben 22 zweite Feldelektroden 43 verbleiben, die jeweils durch die erste Dielektrikumsschicht 31 gegenüber dem Halbleiterkörper 100 dielektrisch isoliert sind. Während des Ätzverfahrens wirkt ein Ätzmittel auf freiliegende Bereich des Elektrodenmaterials 41 für eine vorgegebene Ätzdauer ein, um das Elektrodenmaterial 41 in den ersten und zweiten Gräben 21, 22 bis auf Höhe der am Ende verbleibenden ersten und zweiten Feldelektroden 42, 43 zurück zu ätzen. Das Ätzverfahren ist beispielsweise ein Plasma- Ätzverfahren, bei dem als Ätzmittel ein Ätzgas, wie beispielsweise SF6 verwendet wird. Das Elektrodenmaterial 41 ist beispielsweise in hochdotiertes polykristallines Halbleitermaterial, wie beispielsweise Polysilizium, welches durch das verwendete Ätzmittel geeignet geätzt werden kann.
  • Die unterschiedliche Grabenbreite der ersten und zweiten Gräben und die daraus resultierende unterschiedliche Elektrodenbreite d3, d4 führt dazu, dass das Elektrodenmaterial 41 in den ersten und zweiten Gräben 21, 22 während der vorgegebenen Ätzdauer unterschiedlich weit zurückgeätzt wird. Grundsätzlich gilt, dass die Ätztiefe, also die Tiefe auf welche das Elektrodenmaterial 41 in den Gräben 21, 22 während einer vorgegebenen Ätzdauer zurückgeätzt wird, umso größer ist, je größer die Breite der zu ätzenden Gräben ist. Die Ausdehnung der Gräben in deren Längsrichtung spielt für die Ätztiefe, die während einer vorgegebenen Ätzdauer erreicht wird, keine oder allenfalls eine untergeordnete Rolle.
  • Die Erfindung macht sich somit zu Nutze, dass bei üblichen Ätzverfahren, die zur Grabenätzung in Halbleitermaterial eingesetzt werden, die Ätzraten von der gewünschten Grabenbreite abhängig sind, wobei die Ätzraten mit zunehmender Grabenbreite zunehmen. Verantwortlich hierfür könnte sein, dass die beim Ätzen entstehenden Reaktionsprodukte bei breiteren Gräben besser abgeführt werden können.
  • Im Ergebnis führt dies dazu, dass das Elektrodenmaterial 41 im Bereich der ersten Gräben 21 weiter zurückgeätzt wird, als im Bereich des zweiten Grabens 22, wodurch eine Aussparung in dem ersten Graben 21 oberhalb der ersten Feldelektrode 42 in vertikaler Richtung des Halbleiterkörpers tiefer ist als eine Aussparung in dem zweiten Graben 22 oberhalb der zweiten Feldelektrode 43. Die Tiefe dieser Aussparung bezogen auf die Vorderseite 101 des Halbleiterkörpers ist für den ersten Graben 21 in 1e mit d5 und für den zweiten Graben 22 mit d6 bezeichnet, wobei in erläuterter Weise d5 > d6 gilt. Mit anderen Worten: eine Oberkante der zweiten Feldelektrode 43 ist nach Durchführung des Ätzverfahrens näher an der Vorderseite 101 als eine Oberkante der ersten Feldelektrode 42 angeordnet.
  • Die Differenz zwischen dem ersten Abstand d5 zwischen der ersten Feldelektrode 42 und der Vorderseite 101 und dem zweiten Abstand d6 zwischen der zweiten Feldelektrode 43 und der Vorderseite 101 wird nachfolgend als Δd bezeichnet. Die Dauer des Ätzverfahrens wird vorzugsweise so eingestellt, bis die Differenz der Ätztiefen Δd wenigstens annähernd der Differenz d1–d2 der ursprünglichen Grabenbreiten d1, d2 entspricht. Die erste Grabenbreite beträgt beispielsweise zwischen 600 nm und 700 nm, die Differenz zwischen der ersten und zweiten Grabenbreite d1, d2 beträgt beispielsweise 100 nm, so dass sich die Tiefen der nach Rückätzen der Elektrodenschicht 41 entstehenden Gräben ebenfalls um etwa 100 nm unterscheiden.
  • Die Dicke der ersten Dielektrikumsschicht beträgt beispielsweise zwischen 150 nm und 200 nm, so dass die Grabenbreite d3 nach Abscheiden der ersten Dielektrikumsschicht 31 zwischen 200 nm und 400 nm beträgt. Die Grabenbreite d4 ist entsprechend geringer.
  • An das erläuterte Verfahren zur Herstellung der ersten und zweiten Feldelektroden 42, 43, die unterschiedlich weit zu der Vorderseite 101 des Halbleiterkörpers beabstandet angeordneten sind, schließen sich weitere, grundsätzlich bekannte Verfahrensschritte zur Herstellung von Gate-Elektroden an, die in den ersten und zweiten Gräben 21, 22 oberhalb der ersten und zweiten Feldelektroden 42, 43 angeordnet sind. In diesem Zusammenhang wird darauf hingewiesen, dass das Verfahren zur Herstellung solcher Gate-Elektroden oberhalb von Feldelektroden grundsätzlich bekannt und beispielsweise in der eingangs bereits erläuterten DE 102 34 996 A1 beschrieben sind.
  • Ein mögliches Verfahren zur Herstellung dieser Gate-Elektroden wird nachfolgend anhand von 2 erläutert.
  • Bezug nehmend auf die 2a und 2b sehen erste Verfahrensschritte zur Herstellung der Gate-Elektroden vor, eine zweite Dielektrikumsschicht 51 an den Seitenwänden der ersten und zweiten Gräben 21, 22 oberhalb der Feldelektroden 42, 43 herzustellen, die insbesondere dünner ist, als die erste Dielektrikumsschicht 31, die die Feldelektroden 42, 43 gegenüber dem Halbleiterkörper 100 dielektrisch isoliert.
  • Die zweite Dielektrikumsschicht, die als Gate-Dielektrikum bzw. Gate-Isolation dient, kann Bezug nehmend auf die 2a und 2b dadurch hergestellt werden, dass zunächst die erste Dielektrikumsschicht 31 in den ersten und zweiten Gräben 21, 22 von deren Seitenwänden oberhalb der ersten und zweiten Feldelektrode 42, 43 entfernt wird. Hierzu eignet sich insbesondere ein isotropes Ätzverfahren. Das Entfernen der ersten Dielektrikumsschicht 31 erfolgt vorzugsweise derart, dass die Dielektrikumsschicht 31 in vertikaler Richtung bis unterhalb der oberen Kanten der ersten und zweiten Feldelektroden 42, 43 zurückgeätzt wird. Die Dielektrikumsschicht wird in den ersten und zweiten Gräben 21, 22 dabei etwa jeweils gleich weit bis unter die Oberkanten der ersten und zweiten Feldelektroden 42, 43 zurückgeätzt, was eine Folge des isotropen Ätzverfahrens ist. An dieses Entfernen der ersten Dielektrikumsschicht 31 schließt sich Bezug nehmend auf 2b die Herstellung der zweiten Dielektrikumsschicht 51 an. Die Herstellung dieser zweiten Dielektrikumsschicht erfolgt beispielsweise durch thermische Oxidation, durch Abscheiden einer dünnen Oxidschicht oder auch durch Feucht-Oxidation. Hierbei wird auf der Vorderseite 101 des Halbleiterkörpers 100, an den Seitenwänden der ersten und zweiten Gräben 21, 22 als auch auf der freiliegenden Oberseite der ersten und zweiten Feldelektroden 42, 43 eine Oxidschicht als zweite Dielektrikumsschicht hergestellt.
  • Bezug nehmend auf 2c werden die ersten und zweiten Gräben 21, 22 anschließend mit einem weiteren Elektrodenmaterial, das beispielsweise aus einem hochdotierten polykristallinen Halbleitermaterial, wie beispielsweise Polysilizium, besteht, aufgefüllt, um dadurch erste und zweite Gate-Elektroden 62, 63 zu erzeugen. Die Herstellung dieser ersten und zweiten Gate-Elektroden 62, 63 kann entsprechend der anhand der 1d und 1e erläuterten Herstellung der Feldelektroden 42, 43 dadurch erfolgen, dass zunächst ganzflächig eine Elektrodenschicht abgeschieden wird, die auch die Gate-Isolationsschicht 51 oberhalb der Vorderseite 101 des Halbleiterkörpers überdeckt und dass diese Elektrodenschicht anschließend zurückgeätzt wird. Die entstehenden ersten und zweiten Gate-Elektroden 62, 63 reichen in vertikaler Richtung vorzugsweise bis auf Höhe der Vorderseite 101 oder bis knapp unter die Vorderseite 101 des Halbleiterkörpers 100.
  • Der Halbleiterkörper 100, der den Ausgangspunkt der zuvor erläuterten Verfahrensschritte zur Herstellung der Feldelektroden und der Gate-Elektroden bildet, umfasst beispielsweise eine hochdotierte Halbleiterzone 11, die die Drain-Zone des späteren Trench-Transistors bildet. An diese hochdotierte Halbleiterzone 11, die beispielsweise durch ein Halbleitersubstrat gebildet ist, schließt sich eine schwächer dotierte Halbleiterzone 12 an, die abschnittsweise die Driftzone des späteren Trench-Transistors bildet. Diese schwächer dotierte Halbleiterzone 12 ist beispielsweise mittels eines Epitaxieverfahrens auf das Halbleitersubstrat 11 aufgebracht.
  • Bezug nehmend auf 2d werden in der schwächer dotierten Halbleiterzone 12 nach Herstellung der Gate-Elektroden 62, 63 weitere Halbleiterzonen 13, 14 hergestellt, die die Body-Zone und die Source-Zone des Trench-Transistors bilden. Die Body-Zone 13 ist dabei komplementär zu der die Driftzone bildenden Halbleiterzone 12 und komplementär zu der Source-Zone 14 dotiert. Die Body-Zone 13 ist zwischen der Source-Zone 14 und der Driftzone 12 angeordnet und ist bei einem n-Kanal-MOSFET p-dotiert, während die Source-Zone 14, die Driftzone 12 und die Drain-Zone 11 n-dotiert sind. Bei einem p-Kanal-MOSFET sind diese Halbleiterzonen entsprechend komplementär dotiert. Die Dotierungsverhältnisse bei einem IGBT entsprechen den Dotierungsverhältnissen bei einem n-Kanal-MOSFET mit dem Unterschied, dass die Drain-Zone 11 p-dotiert ist.
  • Die Herstellung der Body-Zone 13 und der Source-Zone 14 erfolgt beispielsweise mittels eines Implantationsverfahren bei dem Dotierstoffatome über die Vorderseite 101 in den Halbleiterkörper implantiert und anschließend mittels eines Temperaturschrittes aktiviert werden. Die Implantationsenergien und die Temperaturen bzw. die Zeitdauern eines sich an die Implantation anschließenden Diffusionsverfahren sind dabei so gewählt, dass die Dotierstoffatome zur Herstellung der Body-Zone 13 in vertikaler Richtung des Halbleiterkörpers 100 tiefer in den Halbleiterkörper vordringen, als die Dotierstoffatome der Source-Zone 14, die lediglich im Bereich der Vorderseite 101 des Halbleiterkörpers hergestellt wird.
  • Bezug nehmend auf 2e wird anschließend eine weitere Isolationsschicht bzw. Passivierungsschicht 71 über den Gate-Elektroden 62, 63 bzw. auf der Gate-Isolationsschicht 51 oberhalb der Vorderseite 101 des Halbleiterkörpers aufgebracht. In diese Isolationsschicht 71 werden anschließend Kontaktlöcher geätzt, die die Isolationsschicht 71, die Gate-Isolation 51 oberhalb der Vorderseite 101 sowie die Source-Zone 14 durchdringen und die bis in die Body-Zone 13 reichen. Anschließend wird eine weitere Elektrodenschicht 72 abgeschieden, die die Kontaktlöcher auffüllt und die als Source-Elektrode des Bauelements dient. In nicht näher dargestellter Weise wird auf die Rückseite 102 eine entsprechende Elektrodenschicht aufgebracht, die als Drain-Elektrode dieses Bauelements funktioniert.
  • Die ersten Gate-Elektroden 62 erstrecken sich bei dem erfindungsgemäßen Bauelement ausgehend von der Vorderseite 101 in vertikaler Richtung tiefer in den Halbleiterkörper hinein als die zweiten Gate-Elektroden 63.
  • Die Herstellung der Body-Zone 13 erfolgt abgestimmt auf die Eindringtiefe der ersten Gate-Elektrode 62 derart, dass die Body-Zone 13 in vertikaler Richtung ausgehend von der Vorderseite 101 noch oberhalb eines unteren Endes der ersten Gate-Elektrode 62 endet, so dass die erste Gate-Elektrode 62 in vertikaler Richtung, getrennt durch die Gate-Isolationsschicht 51, die Driftzone 12 überlappt. Die Länge, auf welcher die erste Gate-Elektrode 62 die Driftzone 12 in vertikaler Richtung überlappt, ist in 2e mit d7 bezeichnet, wobei sich die zweite Gate-Elektrode 62 in dem dargestellten Beispiel abschnittsweise, nämlich zwischen der ersten Feldelektrode 42 und der Driftzone 12 bis unter eine obere Kante der Feldelektrode 42 erstreckt. Der Bereich der ersten Gate-Elektrode 62, der sich unter die obere Kante der ersten Feldelektrode 42 erstreckt, bildet dabei einen Teil des Abschnittes der ersten Gate-Elektrode 62, der die Driftzone 12 überlappt. In diesem Zusammenhang sei darauf hingewiesen, dass die Gate-Elektroden 62 auch so hergestellt werden können, dass sie mit den Oberkanten der Feldelektroden 42, 43 enden. Die Herstellung der Body-Zone 13 wird in jedem Fall so auf die Abmessungen der ersten Gate-Elektroden 62 abgestimmt, dass die ersten Gate-Elektroden 62 die Driftzone 12 in vertikaler Richtung abschnittsweise überlappen.
  • Da die zweiten Gate-Elektroden 63 sich weniger tief ausgehend von der Vorderseite 101 in den Halbleiterkörper hinein erstrecken, und da sich die Body-Zone 13 überall gleich weit in vertikaler Richtung in den Halbleiterkörper hinein erstreckt, ist der Überlappungsbereich zwischen der zweiten Gate-Elektroden 63 und der Driftzone 12 geringer als zwischen den ersten Gate-Elektroden 62 und der Driftzone 12. Für die zweite Gate-Elektrode 63 ergibt sich dadurch eine geringere Gate-Drain-Kapazität für die ersten Gate-Elektroden 62, allerdings ist der Einschaltwiderstand des Bauelements im Be reich der zweiten Gate-Elektroden 63 erhöht. Da der Einschaltwiderstand bei verringertem Überlappungsbereich jedoch nicht im gleichen Maße zunimmt, wie die Gate-Drain-Kapazität abnimmt, ist die anfangs erläuterte Maßzahl FOM für das in 2e dargestellte Bauelement geringer als für ein herkömmliches Bauelement, welches ausschließlich Gate-Elektroden aufweist, die entsprechend der ersten Gate-Elektroden 62 des Bauelements gemäß 2e dimensioniert sind.
  • Die Differenz zwischen den Eindringtiefen d5, d6 der ersten und zweiten Feldelektroden 42, 43 entspricht der Differenz zwischen den Eindringtiefen der ersten und zweiten Gate-Elektroden 62, 63. Diese Differenz, die aus den unterschiedlichen Ätztiefen bei der Herstellung der ersten und zweiten Feldelektroden 42, 43 resultiert, entspricht in etwa der Differenz der Grabenbreiten d3, d4 gemäß 1d nach Abscheiden der ersten Dielektrikumsschicht 31.
  • Das erfindungsgemäße Bauelement weist vorzugsweise eine Vielzahl von Gräben mit darin angeordneten Feldelektroden 42, 43 und Gate-Elektroden 62, 63 auf, die gemeinsam ein Zellenfeld des Bauelements bilden. Der Einschaltwiderstand und die Gate-Drain-Kapazität ist bei dem erfindungsgemäßen Bauelement über das Verhältnis der Anzahl breiterer erster Gräben 62 und schmälerer zweiter Gräben 63 einstellbar. Unter der Annahme, dass die einzelnen Gräben jeweils in einer Richtung senkrecht zu den dargestellten Schnittebenen gleichlang sind, variiert das Verhältnis der Anzahl erster Gräben 21 zur Anzahl zweiter Gräben 22 vorzugsweise zwischen 1:1 und 4:1.
  • Die ersten und zweiten Gräben können dabei jeweils in einem vorgegebenen Schema abwechselnd in dem Halbleiterkörper angeordnet sein. Des weiteren besteht die Möglichkeit, in einem Bereich des Halbleiterkörpers nur erste Gräben 21 und in einem zweiten Bereich des Halbleiterkörpers nur zweite Gräben 22 herzustellen.
  • Abschließend sei darauf hingewiesen, dass die unterschiedliche Grabenbreite d1, d2 der ersten und zweiten Gräben 21, 22 auch dazu führt, dass die ersten Gräben 21 tiefer als die zweiten Gräben geätzt werden, was bei dem fertigen Bauelement dazu führt, dass sich die ersten Feldelektroden 42 tiefer in den Halbleiterkörper hinein erstrecken als die zweiten Feldelektroden 43. Auf die Gate-Drain-Kapazität des Bauelements hat dies allerdings keinen Einfluss.
  • Zusammenfassend ist bei dem erfindungsgemäßen Verfahren vorgesehen, für die Herstellung eines Trench-Transistors Gräben mit unterschiedlichen Grabenbreiten zu realisieren und anschließend Feldelektroden durch Auffüllen der Gräben mit einem Elektrodenmaterial und einem anschließenden Rückätzen des Elektrodenmaterials herzustellen. Die unterschiedliche Grabenbreite führt dabei zu unterschiedlichen Ätzraten bei der Rückätzung des Elektrodenmaterials und damit zu Feldelektroden, die unterschiedlich weit zu einer Oberkante der Gräben beabstandet sind. Anschließend werden die Gate-Elektroden hergestellt, die sich aufgrund der unterschiedlichen Abmessungen der Feldelektroden unterschiedlich tief in die Gräben hinein erstrecken, woraus unterschiedliche Gate-Kapazitäten für die Gate-Elektroden in den Gräben unterschiedlicher Breite resultieren.
    • 11
    Drain-Zone
    12
    Driftzone
    13
    Body-Zone
    14
    Source-Zone
    21, 22
    erste und zweite Gräben
    23
    Verbindungsgraben
    24
    weitere Gräben
    31
    erste Dielektrikumsschicht
    31A, 31B
    Teilschichten der ersten Dielektrikumsschicht
    32, 33
    Feldelektroden-Dielektrikum
    41
    Elektrodenschicht, Elektrodenmaterial
    42, 43
    erste und zweite Feldelektroden
    51
    Gate-Dielektrikum
    62, 63
    erste und zweite Gate-Elektroden
    71
    Isolationsschicht
    72
    Elektrodenschicht
    100
    Halbleiterkörper
    101
    Vorderseite des Halbleiterkörpers
    102
    Rückseite des Halbleiterkörpers

Claims (12)

  1. Verfahren zur Herstellung eines Trench-Transistors, das folgende Verfahrensschritte umfasst: – Bereitstellen eines Halbleiterkörpers (100) mit einer ersten und einer zweiten Seite (101, 102), – Herstellen wenigstens eines ersten Grabens (21) und wenigstens eines zweiten Grabens (22), die beabstandet zueinander angeordnet sind und die sich jeweils ausgehend von einer Seite (101) in den Halbleiterkörper (100) hinein erstrecken, – Aufbringen einer ersten Dielektrikumsschicht (31) auf freiliegende Flächen des wenigstens einen ersten und zweiten Grabens (21, 22), – Auffüllen des wenigstens einen ersten und zweiten Grabens (21, 22) mit einem Elektrodenmaterial (41) bis zu einer gleichen Höhe, – teilweises Entfernen des Elektrodenmaterials (41) aus dem wenigstens einen ersten zweiten Graben (21, 22) durch Anwenden eines Ätzverfahrens, bei dem ein Ätzmittel für eine vorgegebene Ätzdauer auf das Elektrodenmaterial (41) einwirkt, um eine erste Feldelektrode (42) in dem wenigstens einen ersten Graben (21) und eine zweite Feldelektrode (43) in dem wenigstens einen zweiten Graben (22) zu erzeugen, – Ausbilden von ersten und zweiten Gate-Elektroden (62, 63) in dem ersten und zweiten Graben (21, 22) oberhalb der ersten und zweiten Feldelektrode, die durch eine Gate-Dielektrikumsschicht (51) gegenüber dem Halbleiterkörper (100) isoliert sind, – wobei der wenigstens eine erste Graben (21) in einer ersten lateralen Richtung des Halbleiterkörpers (100) eine erste Grabenbreite (d1) aufweist, die breiter ist als eine zweite
  2. Verfahren nach Anspruch 1 bei dem mehrere erste Gräben (21) und mehrere zweite Gräben (22) ausgebildet werden, wobei das Verhältnis zwischen der Anzahl erster Gräben und der Anzahl zweiter Gräben zwischen 1:1 und 4:1 beträgt.
  3. Verfahren nach Anspruch 1 oder 2, bei dem ein dritter Graben (23) ausgebildet wird, der die ersten und zweiten Gräben (21, 22) verbindet.
  4. Verfahren nach einem der vorangehenden Ansprüche, bei dem die Gate-Elektroden (62, 63) in den ersten und zweiten Gräben (21, 22) derart ausgebildet werden, dass sie dielektrisch isoliert gegenüber den ersten und zweiten Feldelektroden (42, 43) angeordnet sind.
  5. Verfahren nach einem der vorangehenden Ansprüche, bei dem die Gate-Elektroden in den ersten und zweiten Gräben derart ausgebildet werden, dass sie mit den ersten und zweiten Feldelektroden elektrisch leitend verbunden sind
  6. Verfahren nach einem der vorangehenden Ansprüche, bei dem die Abstände zwischen benachbarten Gräben (21, 22) jeweils gleich groß sind.
  7. Verfahren nach einem der vorangehenden Ansprüche, bei dem der Halbleiterkörper (100) eine dotierte erste Halbleiterschicht (11) und eine schwächer als die erste Halbleiterschicht (11) dotierte zweite Halbleiterschicht (12) aufweist und bei dem die ersten und zweiten Gräben (21, 22) in der zweiten Halbleiterschicht (12) ausgebildet werden.
  8. Verfahren nach Anspruch 7, bei dem in der zweiten Halbleiterschicht (12) eine komplementär zu der zweiten Halbleiterschicht (12) dotierte Halbleiterzone (13) benachbart zu den ersten und zweiten Gate-Elektroden (62, 63) ausgebildet wird.
  9. Verfahren nach Anspruch 1, bei dem das Ätzverfahren ein Plasma-Ätzverfahren ist.
  10. Trench-Transistor, der folgende Merkmale aufweist: – einen Halbleiterkörper (100), – wenigstens einen ersten und wenigstens einen zweiten Graben (21, 22), die beabstandet zueinander angeordnet sind und die sich jeweils ausgehend von einer ersten Seite (101) in einer vertikalen Richtung in den Halbleiterkörper (100) hinein erstrecken, – eine in dem ersten Graben (21) angeordnete erste Feldelektrode (42) und eine in dem zweiten Graben (22) angeordnete zweite Feldelektrode (43), die jeweils benachbart zu einer Halbleiterzone (12) des ersten Leitungstyps angeordnet sind und die dielektrisch gegenüber dem Halbleiterkörper (100) isoliert sind, – eine erste Gate-Elektrode (62), die in dem ersten Graben angeordnet (21) angeordnet ist und eine zweite Gate-Elektrode (63), die in dem zweiten Graben (22) angeordnet ist, wobei die ersten und zweiten Gate-Elektroden (62, 63) jeweils in Richtung der ersten Seite (101) benachbart zu den ersten und zweiten Feldelektroden (42, 43) angeordnet sind und jeweils benachbart zu einer Halbleiterzone (13) des zweiten Leitungstyps angeordnet und dielektrisch gegenüber dem Halbleiterkörper (100) isoliert sind, – wobei die in dem wenigstens einen ersten Graben (21) angeordnete erste Gate-Elektrode (62) die erste Halbleiterzone (12) stärker überlappt als die in dem wenigstens einen zweiten Graben (22) angeordnete zweite Gate-Elektrode (63). Grabenbreite (d2) des wenigstens einen zweiten Grabens (22), so dass während des Ätzverfahrens das Elektrodenmaterial (41) in dem ersten Graben (21) ausgehend von der einen Seite (101) tiefer geätzt wird als in dem zweiten Graben (22).
  11. Trench-Transistor nach Anspruch 10, bei dem die erste Feldelektrode (42) dielektrisch gegenüber der ersten Gate-Elektrode (62) isoliert ist und die zweite Feldelektrode (43) dielektrisch gegenüber der zweiten Gate-Elektrode (63) isoliert ist.
  12. Trench-Transistor nach Anspruch 10 oder 11, bei dem mehrere erste Gräben (21) und mehrere zweite Gräben (22) mit darin angeordneten ersten und zweiten Feldelektroden (42, 42) und ersten und zweiten Gate-Elektroden (62, 63) vorhanden sind, wobei das Verhältnis zwischen der Anzahl erster Gräben und der Anzahl zweiter Gräben zwischen 1:1 und 4:1 beträgt.
DE102005041108A 2005-08-30 2005-08-30 Verfahren zur Herstellung eines Trench-Transistors und Trench-Transistor Expired - Fee Related DE102005041108B3 (de)

Priority Applications (2)

Application Number Priority Date Filing Date Title
DE102005041108A DE102005041108B3 (de) 2005-08-30 2005-08-30 Verfahren zur Herstellung eines Trench-Transistors und Trench-Transistor
US11/512,749 US7816210B2 (en) 2005-08-30 2006-08-30 Method for producing a trench transistor and trench transistor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE102005041108A DE102005041108B3 (de) 2005-08-30 2005-08-30 Verfahren zur Herstellung eines Trench-Transistors und Trench-Transistor

Publications (1)

Publication Number Publication Date
DE102005041108B3 true DE102005041108B3 (de) 2007-05-31

Family

ID=37855722

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102005041108A Expired - Fee Related DE102005041108B3 (de) 2005-08-30 2005-08-30 Verfahren zur Herstellung eines Trench-Transistors und Trench-Transistor

Country Status (2)

Country Link
US (1) US7816210B2 (de)
DE (1) DE102005041108B3 (de)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8633539B2 (en) 2011-06-27 2014-01-21 Infineon Technologies Austria Ag Trench transistor and manufacturing method of the trench transistor
DE102012100234B4 (de) * 2011-01-13 2014-09-11 Infineon Technologies Austria Ag Verfahren zur Herstellung einer Halbleitervorrichtung

Families Citing this family (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100832718B1 (ko) * 2006-12-27 2008-05-28 동부일렉트로닉스 주식회사 트랜치 게이트 모스 소자 및 그 제조 방법
US7718505B2 (en) * 2007-06-22 2010-05-18 Infineon Technologies Austria Ag Method of forming a semiconductor structure comprising insulating layers with different thicknesses
DE102007037858B4 (de) 2007-08-10 2012-04-19 Infineon Technologies Ag Halbleiterbauelement mit verbessertem dynamischen Verhalten
US8796764B2 (en) * 2008-09-30 2014-08-05 Infineon Technologies Austria Ag Semiconductor device comprising trench gate and buried source electrodes
US7897462B2 (en) * 2008-11-14 2011-03-01 Semiconductor Components Industries, L.L.C. Method of manufacturing semiconductor component with gate and shield electrodes in trenches
KR101095745B1 (ko) * 2010-04-07 2011-12-21 주식회사 하이닉스반도체 반도체 소자 및 그 제조 방법
US8860025B2 (en) 2011-09-07 2014-10-14 Infineon Technologies Ag Semiconductor device and method for manufacturing the semiconductor device
US9070585B2 (en) * 2012-02-24 2015-06-30 Semiconductor Components Industries, Llc Electronic device including a trench and a conductive structure therein and a process of forming the same
ITMI20121123A1 (it) * 2012-06-26 2013-12-27 St Microelectronics Srl Transistore mos a gate verticale con accesso ad armatura di campo
US8946002B2 (en) * 2012-07-24 2015-02-03 Semiconductor Components Industries, Llc Method of forming a semiconductor device having a patterned gate dielectric and structure therefor
US8748976B1 (en) * 2013-03-06 2014-06-10 Texas Instruments Incorporated Dual RESURF trench field plate in vertical MOSFET
US8871593B1 (en) 2013-07-15 2014-10-28 Infineon Technologies Austria Ag Semiconductor device with buried gate electrode and gate contacts
CN103887342B (zh) * 2014-04-10 2018-11-02 矽力杰半导体技术(杭州)有限公司 沟槽mosfet及其制作方法
JP6385755B2 (ja) * 2014-08-08 2018-09-05 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
DE102014114235B3 (de) * 2014-09-30 2016-01-28 Infineon Technologies Ag Verfahren zum Bilden eines Transistors, Verfahren zum Strukturieren eines Substrates und Transistor
US11257944B2 (en) * 2015-04-27 2022-02-22 Rohm Co., Ltd. Semiconductor device and semiconductor device manufacturing method
DE102015121563B4 (de) * 2015-12-10 2023-03-02 Infineon Technologies Ag Halbleiterbauelemente und ein Verfahren zum Bilden eines Halbleiterbauelements
CN105742185B (zh) * 2016-02-23 2019-06-11 深圳尚阳通科技有限公司 屏蔽栅功率器件及其制造方法
CN107785273B (zh) * 2016-08-31 2020-03-13 无锡华润上华科技有限公司 半导体器件及其制造方法
CN107785426B (zh) * 2016-08-31 2020-01-31 无锡华润上华科技有限公司 一种半导体器件及其制造方法
CN108447911B (zh) * 2018-03-09 2021-07-27 香港商莫斯飞特半导体股份有限公司 一种深浅沟槽半导体功率器件及其制备方法
US11469312B2 (en) * 2020-04-06 2022-10-11 Semiconductor Components Industries, Llc Remote contacts for a trench semiconductor device and methods of manufacturing semiconductor devices
TWI763033B (zh) * 2020-09-10 2022-05-01 新唐科技股份有限公司 半導體結構及其形成方法
JP7414677B2 (ja) * 2020-09-15 2024-01-16 株式会社東芝 半導体装置及びその製造方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030080379A1 (en) * 2001-09-25 2003-05-01 Makoto Oikawa Semiconductor device and method for manufacturing the same

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4941026A (en) 1986-12-05 1990-07-10 General Electric Company Semiconductor devices exhibiting minimum on-resistance
US5283201A (en) 1988-05-17 1994-02-01 Advanced Power Technology, Inc. High density power device fabrication process
US5560804A (en) * 1991-03-19 1996-10-01 Tokyo Electron Limited Etching method for silicon containing layer
DE19611045C1 (de) 1996-03-20 1997-05-22 Siemens Ag Durch Feldeffekt steuerbares Halbleiterbauelement
DE10234996B4 (de) 2002-03-19 2008-01-03 Infineon Technologies Ag Verfahren zur Herstellung einer Transistoranordnung mit Trench-Transistorzellen mit Feldelektrode
JP4398185B2 (ja) * 2003-06-24 2010-01-13 セイコーインスツル株式会社 縦形ｍｏｓトランジスタ
DE10350684B4 (de) * 2003-10-30 2008-08-28 Infineon Technologies Ag Verfahren zur Herstellung einer Leistungstransistoranordnung und mit diesem Verfahren hergestellte Leistungstransistoranordnung
US7183610B2 (en) * 2004-04-30 2007-02-27 Siliconix Incorporated Super trench MOSFET including buried source electrode and method of fabricating the same
DE102004029435B4 (de) * 2004-06-18 2017-02-16 Infineon Technologies Ag Feldplattentrenchtransistor

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030080379A1 (en) * 2001-09-25 2003-05-01 Makoto Oikawa Semiconductor device and method for manufacturing the same

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102012100234B4 (de) * 2011-01-13 2014-09-11 Infineon Technologies Austria Ag Verfahren zur Herstellung einer Halbleitervorrichtung
US9806187B2 (en) 2011-01-13 2017-10-31 Infineon Technologies Austria Ag Method for manufacturing a semiconductor device
US8633539B2 (en) 2011-06-27 2014-01-21 Infineon Technologies Austria Ag Trench transistor and manufacturing method of the trench transistor

Also Published As

Publication number Publication date
US20070059887A1 (en) 2007-03-15
US7816210B2 (en) 2010-10-19

Similar Documents

Publication Publication Date Title
DE102005041108B3 (de) Verfahren zur Herstellung eines Trench-Transistors und Trench-Transistor
DE102011087845B4 (de) Laterales transistorbauelement und verfahren zu dessen herstellung
DE102007030755B3 (de) Halbleiterbauelement mit einem einen Graben aufweisenden Randabschluss und Verfahren zur Herstellung eines Randabschlusses
DE102009035688B4 (de) Halbleiterbauelement mit Trenchgatestruktur und Verfahren zur Herstellung desselben
DE102006037510B3 (de) Verfahren zum Herstellen einer Grabenstruktur, die Verwendung dieses Verfahrens zur Herstellung einer Halbleiteranordnung und Halbleiteranordnung mit einer Grabenstruktur
DE102009002813B4 (de) Verfahren zur Herstellung eines Transistorbauelements mit einer Feldplatte
DE102005012217B4 (de) Lateraler MISFET und Verfahren zur Herstellung desselben
DE19949364A1 (de) Halbleiterbauteil mit MOS-Gate-Steuerung und Grabenstruktur
DE102005028640A1 (de) Verfahren zur Herstellung eines Transistors mit einem Dreifachkanal in einem Speicherbauelement
DE102010042971A1 (de) Transistorbauelement mit einer Feldelektrode
DE10234996B4 (de) Verfahren zur Herstellung einer Transistoranordnung mit Trench-Transistorzellen mit Feldelektrode
DE102006029701B4 (de) Halbleiterbauteil sowie Verfahren zur Herstellung eines Halbleiterbauteils
DE112007002739B4 (de) Verfahren zur Herstellung eines Halbleiterbauelements mit Isolationsgraben und Kontaktgraben
DE10214175B4 (de) Mittels Feldeffekt steuerbares Halbleiterbauelement und Verfahren zu dessen Herstellung
DE102006049043A1 (de) Durch Feldeffekt steuerbares Halbleiterbauelement und Verfahren zu dessen Herstellung
EP1631990B1 (de) Herstellungsverfahren für einen feldeffekttransistor
DE102006001922B3 (de) Lateraler Leistungstransistor und Verfahren zu dessen Herstellung
DE102005043916B3 (de) Leistungshalbleiterbauelement mit einer Feldelektrode und Verfahren zu dessen Herstellung
DE102020128891B4 (de) Halbleitervorrichtung
DE10063443B4 (de) Verfahren zur Herstellung einer Elektrode eines mittels Feldeffekt steuerbaren Halbleiterbauelements und mittels Feldeffekt steuerbares Halbleiterbauelement
DE10361715B4 (de) Verfahren zur Erzeugung eines Übergangsbereichs zwischen einem Trench und einem den Trench umgebenden Halbleitergebiet
DE10043904A1 (de) Halbleitervorrichtung und Verfahren zu ihrer Herstellung
DE102004063991B4 (de) Verfahren zur Herstellung von dotierten Halbleitergebieten in einem Halbleiterkörper eines lateralen Trenchtransistors
DE10245249B4 (de) Verfahren zum Herstellen eines Trenchtransistors
DE102007010884B4 (de) Verfahren zur Herstellung einer Halbleiterbauelementanordnung mit einem Trench-Transistor und Halbleiterbauelementanordnung mit einem Trench-Transistor

Legal Events

Date Code Title Description
8100 Publication of patent without earlier publication of application
8364 No opposition during term of opposition
R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee