CN102446706A - 具有石墨芯的复合晶片及其制造方法 - Google Patents

具有石墨芯的复合晶片及其制造方法 Download PDF

Info

Publication number
CN102446706A
CN102446706A CN2011102954627A CN201110295462A CN102446706A CN 102446706 A CN102446706 A CN 102446706A CN 2011102954627 A CN2011102954627 A CN 2011102954627A CN 201110295462 A CN201110295462 A CN 201110295462A CN 102446706 A CN102446706 A CN 102446706A
Authority
CN
China
Prior art keywords
semiconductor wafer
layer
graphite
wafer
carrier
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN2011102954627A
Other languages
English (en)
Other versions
CN102446706B (zh
Inventor
R.贝尔格
H.格鲁贝尔
W.莱纳特
G.鲁尔
R.弗尔格
A.莫德
H-J.舒尔策
K.凯勒曼
M.佐默
C.罗特迈尔
R.鲁普
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies Austria AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from US12/894,344 external-priority patent/US8404562B2/en
Application filed by Infineon Technologies Austria AG filed Critical Infineon Technologies Austria AG
Priority to CN201510782054.2A priority Critical patent/CN105428213B/zh
Publication of CN102446706A publication Critical patent/CN102446706A/zh
Application granted granted Critical
Publication of CN102446706B publication Critical patent/CN102446706B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H01L21/76254—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques with separation/delamination along an ion implanted layer, e.g. Smart-cut, Unibond
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C30B25/18—Epitaxial-layer growth characterised by the substrate
    • C30B25/186—Epitaxial-layer growth characterised by the substrate being specially pre-treated by, e.g. chemical or physical means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02115—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material being carbon, e.g. alpha-C, diamond or hydrogen doped carbon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02282—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process liquid deposition, e.g. spin-coating, sol-gel techniques, spray coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02587—Structure
    • H01L21/0259—Microstructure
    • H01L21/02598—Microstructure monocrystalline
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • H01L21/2003—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy characterised by the substrate
    • H01L21/2007—Bonding of semiconductor wafers to insulating substrates or to semiconducting substrates using an intermediate insulating layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/32115—Planarisation
    • H01L21/3212—Planarisation by chemical mechanical polishing [CMP]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic System
    • H01L29/1608—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds

Abstract

本发明涉及具有石墨芯的复合晶片及其制造方法。根据一个实施例，一种复合晶片包括具有石墨层的载体基板以及附着到载体基板的单晶半导体层。

Description

具有石墨芯的复合晶片及其制造方法
相关申请
本申请是在2010年9月30日提交的先前提交的美国序列号12/894,344的部分继续，并且其整体内容通过引用合并于此。
技术领域
这里描述的实施例涉及具有石墨芯或层的复合晶片、以及用于制造具有石墨载体的复合晶片的方法的实施例。一些实施例涉及具有石墨芯或层以及单晶半导体层的复合晶片。另外的实施例涉及用于制造多个半导体器件的方法。
背景技术
处置起来是充分机械稳定的、具有不同厚度的诸如硅晶片的半导体晶片用于制造半导体器件和集成电路。在大多数情况下，出于制造期间的机械原因而非对于最终的器件，主要需要比较厚的晶片。
对于许多应用，例如诸如快速开关CMOS电路的电子元件，电路的各个器件与晶片的大半导体体积的寄生电气耦合可能导致各个器件之间的不需要的耦合并且可能限制开关速度。因此，常常采用绝缘体上硅（SOI）晶片。这些晶片包括掩埋氧化物层，其使用于形成器件的硅层与剩余的半导体基板电气绝缘。然而，SOI晶片比较昂贵。
另一方面，对于许多应用，诸如用于芯片卡的器件或者其中电流路径从顶表面去往底表面的器件，期望薄的单晶半导体晶片。对于这些薄的晶片，出于加工期间的机械原因而需要另外的载体。尽管另外的载体改进了机械稳定性，但是招致了另外的成本。此外，载体常常仅容忍半导体晶片所经历的适度加工条件并且因此限制了它们的应用。
例如诸如被粘接到半导体晶片的玻璃载体的载体常常因粘合剂的有限热稳定性而被限于350℃以下的温度。玻璃载体还易碎，从而在低压和真空工艺期间必须小心。另一方面，昂贵的SOI载体系统能够承受高温，但是它们的制造，特别是部分地或完整地加工的晶片的接合工艺在技术上是困难的。
发明内容
根据一个或多个实施例，一种用于制造复合晶片的方法包括：提供具有石墨层的载体晶片；提供具有第一面和第二面的单晶半导体晶片；在半导体晶片的第一面和载体晶片的石墨层中的至少一个上形成接合层，该接合层具有选自由金属、金属碳化物、金属硅化物、碳粉、沥青、石墨、氧化铝玻璃、氧化硅玻璃、以及氧化铝和氧化硅玻璃的混合物构成的组的材料；通过接合层使单晶半导体晶片与载体晶片的石墨层连结；以及使载体晶片、单晶半导体晶片和接合层经历热处理以形成载体晶片和单晶半导体晶片之间的导电接合。
根据一个或多个实施例，一种用于制造复合晶片的方法包括：提供第一基板；提供具有石墨层的第二基板；在第一基板和第二基板的石墨层中的至少一个上形成具有中间相碳、沥青以及它们的混合物中的至少一个的碳层；通过碳层使第一基板与第二基板连结；以及使碳层、第一基板和第二基板经历热处理以形成第一基板和第二基板之间的稳定接合。
根据一个或多个实施例，一种用于制造复合晶片的方法包括：提供具有石墨层的载体晶片；提供具有第一面和与第一面相对的第二面的单晶半导体晶片；在单晶半导体晶片的第一面上或第一面处形成至少一个结构，该结构选自由金属化层和掺杂区构成的组；以及使单晶半导体晶片在其第一面处与载体晶片的石墨层接合。
根据一个或多个实施例，具有石墨层的载体晶片或者具有石墨层的第二基板包括具有石墨层的载体基板、具有石墨芯的载体基板和基本上由石墨构成的石墨载体中的一个。
根据一个或多个实施例，石墨可以是乱层（turbostratic）石墨、热解石墨、等静压石墨以及它们的混合物中的一个。
根据一个或多个实施例，提供了一种用于制造复合晶片的方法。该方法包括：提供具有第一面和被布置为与第一面相对的第二面的单晶半导体晶片；将包括碳粉和沥青中的至少一个的成型组合物沉积在半导体晶片的第二面上；并且使沉积的成型组合物退火以形成附着到半导体晶片的石墨载体。根据一个实施例，此外或可替选地，成型组合物包括形成膏状或可流动聚合物组合物的诸如芳香烃的烃。
根据一个或多个实施例，提供了一种用于制造复合晶片的方法。该方法包括：提供具有石墨芯和封装石墨芯的保护结构的载体晶片；以及使单晶半导体基板接合到载体晶片。根据一个或多个实施例，保护结构包括阻挡层材料，其具有足以防止在含氧气氛中的加工期间的氧和/或氢扩散的氧扩散和/或氢扩散阻挡层性质。保护结构可以例如是硅层。保护结构可以在接合位置处相对于载体晶片的剩余部分不同。例如，可以使保护结构变薄，部分地移除保护结构或者由另一材料部分地替换保护结构。
根据一个或多个实施例，提供了一种用于制造复合晶片的方法。该方法包括：提供具有第一面和被布置为与第一面相对的第二面的单晶半导体晶片；将气体离子（例如质子）注入到单晶半导体晶片的第二面以在单晶半导体晶片的预先限定的深度处形成层离层；在相对低的温度（例如T<400℃或者更好地<100℃）下将包括碳粉和沥青中的至少一个的成型组合物沉积在单晶半导体基板的第二面上；以及使单晶半导体晶片和成型组合物经历至少一个热处理以形成附着到半导体晶片的第二面的石墨载体并且沿层离层分裂单晶半导体晶片。根据一个或多个实施例，层离层可以由微泡层或微孔层形成。可选地，具有明确限定的厚度的半导体材料的外延层可以沉积在单晶半导体材料的表面上。
根据一个或多个实施例，提供了一种用于制造多个半导体器件的方法。该方法包括：提供具有石墨载体和附着到石墨载体的单晶半导体层的复合晶片；按压单晶半导体层以形成多个半导体器件；以及切割经加工的单晶半导体层以形成多个分离的半导体器件。
根据一个实施例，进一步包括在切割之前从经加工的单晶半导体层移除石墨载体。
根据一个实施例，进一步包括在切割之后从经加工的单晶半导体层移除石墨载体。
根据一个实施例，提供一种复合晶片包括：提供具有第一面和被布置为与第一面相对的第二面的半导体基板；将具有碳粉和沥青中的至少一个的成型组合物沉积在半导体基板的第二面上；并且使沉积的成型组合物退火以形成附着到半导体基板的石墨载体。根据一个实施例，半导体基板可以是多晶半导体基板或者单晶半导体基板。
根据一个或多个实施例，提供了一种复合晶片。该复合晶片包括具有石墨芯的载体基板、以及附着到载体基板的选自碳化硅和硅的单晶半导体基板或层。
根据一个或多个实施例，提供了一种复合晶片。该复合晶片包括具有石墨芯和封装石墨芯的保护结构的载体基板、以及附着到载体基板的单晶半导体层或基板。
根据一个或多个实施例，载体基板包括乱层石墨、无定形石墨和等静压石墨中的至少一个。根据一个或多个实施例，载体基板进一步包括横向围绕石墨芯的半导体边（rim）或缘（edge）结构。边结构（缘结构）可以是保护结构的一部分。根据一个或多个实施例，载体基板进一步包括具有凹陷的半导体晶片，其中石墨芯设置在该凹陷中。
本领域的技术人员在阅读下面的具体实施方式之后并且在查看附图之后将认识到另外的特征和优点。
附图说明
图中的元件不必依照比例，相反重点在于图示本发明的原理。而且，在附图中，相似的附图标记表示对应的部件。在附图中：
图1A至1J图示了根据实施例的用于制造复合晶片的方法的工艺。
图2A至2B图示了根据实施例的用于制造复合晶片的方法的工艺。
图3图示了根据实施例的用于制造复合晶片的方法的工艺。
图4图示了在根据实施例的复合晶片制造期间使用的质子的注入分布。
图5图示了根据实施例的用于制造复合晶片的方法的工艺。
图6图示了根据实施例的用于制造复合晶片的方法的工艺。
图7图示了根据实施例的用于制造复合晶片的方法的工艺。
图8图示了图7中图示的工艺的变化。
图9图示了根据实施例的用于制造复合晶片的方法的工艺。
图10图示了根据实施例的用于制造复合晶片的方法的工艺。
图11图示了根据实施例的用于制造复合晶片的方法的工艺。
图12图示了根据实施例的用于制造复合晶片的方法的工艺。
图13图示了根据实施例的用于制造复合晶片的方法的工艺。
具体实施方式
在下面的具体实施方式中，参照形成具体实施方式的一部分的附图，并且在附图中作为说明示出了可以实施本发明的特定实施例。在这一点上，诸如“顶”、“底”、“前”、“后”、“头”、“尾”等的方向术语是参照所描述的（一幅或多幅）附图的取向使用的。由于实施例的元件可以被定位在许多不同的取向上，因此方向术语用于说明的目的而决非进行限制。将理解，在不偏离本发明的范围情况下，可以利用其他实施例并且可以进行结构或逻辑的改变。因此，下面的具体实施方式不要被视为限制性意义，并且本发明的范围由所附权利要求限定。所描述的实施例使用特定的语言，其不应被解释为限制所附权利要求的范围。
将理解，除非另外具体指出，否则这里描述的各种示例性实施例的特征可以彼此组合。例如，被图示或描述为一个实施例的一部分的特征可以结合其他实施例的特征使用以产生另外的实施例。本描述旨在包括这些修改和变化。
如本说明书中使用的术语“横向”旨在描述与半导体基板的主表面平行的取向。
如本说明书中使用的术语“竖直”旨在描述被布置为与半导体基板的主表面垂直的取向。
在本说明书中，半导体基板的第二表面被视为由下或背面表面形成而第一表面被视为由半导体基板的上、前或主表面形成。因此如本说明书中使用的术语“上方”和“下方”描述了在考虑该取向的情况下的结构特征相对于另一结构特征的相对位置。
在提到半导体器件时，意味着至少两端子器件，示例是二极管。半导体器件还可以是三端子器件，诸如场效应晶体管（FET）、绝缘栅双极型晶体管（IGBT）、结型场效应晶体管（JFET）以及闸流管（仅举几个例子）。半导体器件还可以包括不止三个端子。根据一个实施例，半导体器件是功率器件。集成电路包括多个集成器件。
这里描述的特定实施例涉及但不限于具有石墨芯的复合晶片，并且特别地涉及具有包括乱层或无定形或等静压石墨的石墨芯的复合晶片。
参照图1A至1J，描述了用于制造复合晶片13的方法的第一实施例。简言之，提供了具有第一面或第一表面11以及被布置为与第一面11相对的第二面或第二表面12的单晶半导体晶片10。半导体晶片10也可以是多晶硅晶片。复合晶片13还包括第一面13a和第二面13b。第一面13a在图中被取向为顶部，而第二面13b被取向为底部。除非另外说明，否则术语复合晶片13的第一面13a和第二面13b不必意味着给定层的特定表面，而是通常描述复合晶片13的各个面，与设置在一个面上的实际材料或层无关。
半导体晶片10可以由适用于制造半导体器件的任何半导体材料制成。这些材料的示例包括但不限于：元素半导体材料，诸如硅（Si）；族IV化合物半导体材料，诸如碳化硅（SiC）或锗化硅（SiGe）；二元、三元或四元III-V半导体材料，诸如砷化镓（GaAs）、磷化镓（GaP）、磷化铟（InP）、氮化镓（GaN）、氮化铝镓（AlGaN）、磷化铟镓（InGaPa）或者磷砷化铟镓（InGaAsP）；以及二元或三元II-VI半导体材料，诸如碲化镉（CdTe）和碲化汞镉（HgCdTe）（仅举几个例子）。以上提及的半导体材料还被称为同质结半导体材料。当组合两种不同的半导体材料时，形成了异质结半导体材料。异质结半导体材料的示例包括但不限于硅（SixC1-x）和SiGe异质结半导体材料。对于功率半导体应用，当前主要使用Si、SiC和GaN材料。
在一个后继工艺中，包括碳粉和沥青中的至少一个的成型组合物35被沉积在复合晶片13的第二面13b上，其可以通过任何适当的工艺由半导体晶片10的第二面12形成，该工艺诸如例如使用模具在给定压力下将一定量的成型组合物35带到半导体基板10的第二面12上的注射成型、压缩成型、粉末成型或者按压、或者能够用膏状或粘性层覆盖第二面的任何其他工艺。复合晶片13的第二面13b可以由半导体晶片10的暴露的半导体材料形成或者可以包括覆盖半导体材料的一个或多个层。在一个后继工艺中，使成型组合物35退火以形成附着到半导体晶片10的石墨载体或芯36。可替选地，由乱层或无定形或等静压石墨制成的预先形成的石墨芯可以用接合层而固定在第二面12上。
根据一个实施例，退火可以包括在第一温度范围中退火并且随后在不同于第一温度范围的第二温度范围中退火。第二温度范围可以涵盖高于第一温度范围的温度。例如，第一温度范围可以是从约室温到约600℃。第二温度范围可以是例如从约500℃到约1000℃或甚至更高。第一退火工艺可以用于从成型组合物移除诸如粘结剂的添加剂和辅助成分。该辅助成分或添加剂被热驱离成型组合物或者被热分解以形成挥发性化合物。第二退火工艺可以用于将成型组合物转化为石墨材料。
根据一个实施例，可以使用在不同温度下执行的三个退火工艺。根据一个实施例，退火工艺可以组合为具有给定温度分布的单个工艺。
一个或多个退火工艺被适当地选择和配置以形成石墨芯，该石墨芯主要包括乱层或无定形或等静压石墨。这种石墨改进了半导体晶片的机械稳定性。此外，石墨具有与SiC的热膨胀系数相似的热膨胀系数，这使得石墨是SiC的最看好的载体材料。然而，石墨也适用于其他半导体材料，诸如硅。
最终的复合晶片13包括载体基板或晶片以及与其附着的器件层。载体基板至少由石墨芯36形成，并且根据一个实施例由单晶边或缘结构15形成（在下面的边结构中），而器件层由单晶半导体层20形成。载体基板还可以进一步包括另外的层诸如掩埋绝缘层和用于保护石墨芯的至少一个保护层。
根据一个实施例，半导体层10可以是通过Czochralski工艺制造的CZ晶片或者通过浮区工艺制造的FZ晶片。仅出于说明的目的，在该实施例中半导体晶片10是Si晶片。如图1A中所示，半导体晶片10可以包括在其第一面或表面11处形成的高p掺杂层14。p掺杂层14在一个后继工艺中形成刻蚀停止层。高p掺杂层14可以例如通过注入或者通过从沉积在半导体晶片10的第一面11上的BSG（硅酸硼玻璃）层的外扩散而形成。通过适当地选择外扩散步骤的时长和温度，可以调整p掺杂层14的层厚度。
根据一个实施例，如图1B中所示，在半导体晶片10的第一面11上外延形成半导体层20。如果预先已形成高掺杂层14，则半导体层20沉积在高掺杂层14上。半导体层20以后将形成器件层，即其中集成半导体器件或电路的基板。因此半导体层20还可以被称为器件层。
在半导体晶片10上形成外延半导体层20允许调控（tailor）掺杂浓度以满足特定的需要。这还可以促进半导体层20内的掺杂浓度的变化。
根据一个实施例，如果如图1B中所示，形成第一保护层22，则第一保护层22可以提供在半导体晶片10的第一面11上或者在半导体层20上。第一保护层22可以是在一个后继工艺中防刻蚀的钝化层。出于该目的，可以使用允许半导体晶片10的材料相对于第一保护层22的选择性刻蚀的任何适当的材料。示例是多晶硅、氮化硅或氧化硅。另一示例是CVD石墨层，该CVD石墨层可以使用诸如烯烃（甲烷、乙烷等）的挥发性烃通过热解来形成。另一示例是一层无定形碳（所谓的类金刚石碳（DLC）），其可以使用PE-CVD（物理增强化学汽相沉积）由烃形成。
第一保护层22还可以是覆盖复合晶片13的第一面13a（即半导体层20上）的箔。当第一保护层22应防止碎屑或其他污染物在石墨载体或芯36的后继形成期间到达半导体层20时，箔是非常成本有效的解决方案并且是足够的。箔也可以被移除。图1B中图示了形成复合晶片13的初始阶段的得到的结构13。
在如图1C中所示的另一工艺中，半导体晶片10的材料在其第二面12处被移除以局部减少半导体晶片10的厚度。例如，可以使用研磨来移除材料直到给定厚度。在一个实施例中，研磨在高掺杂层14暴露之前停止。在另一工艺中，通过将半导体晶片10的半导体材料选择性地刻蚀到高p掺杂层14，可以进一步移除半导体材料。例如，可以使用利用碱性溶液的湿法化学刻蚀。当到达高p掺杂层14时刻蚀停止，从而该层在复合晶片13的第二面13b处暴露。
根据一个实施例，可以执行研磨，使得半导体晶片10的边结构15保留。边结构15形成了与复合晶片13的剩余材料一体的单晶半导体材料的环并且机械支撑变薄的晶片结构。为了形成边结构15，仅在半导体晶片10的中心部分中执行研磨以形成凹陷29，使小的外围区域未被研磨。然而，形成边结构15仅是可选的而不是必需的。
图1C图示了研磨之后的复合晶片13的得到的结构并且图1D图示了另外的刻蚀之后的复合晶片13的得到的结构。边结构15或环15具有竖直方向上的，即与半导体晶片10的第一和第二表面11、12垂直的方向上的厚度，该厚度基本上等于半导体晶片10的初始厚度。典型地，半导体晶片10的初始厚度约为几百微米。研磨和刻蚀之后的半导体晶片10的目标厚度明显小于初始厚度并且根据为了确保器件的期望的阻挡能力而必须选择的最终加工器件的厚度可以在几十微米的范围内。由于在大多数情况下p掺杂层14将在以后被移除，因此p掺杂层14的实际厚度不是重要的，只要其具有足以可靠地用作刻蚀停止层的厚度。器件的最终厚度由半导体层20的厚度确定，其可以是例如140 μm或更小。对于包括具有正面金属化和背面金属化的竖直功率半导体器件的很多应用，该厚度是足够的。
在图1A至1J中图示的实施例中半导体晶片10被用作“中间”载体，用于提供外延半导体层20可以沉积在其上的基板并且用于构建复合晶片13。
可替选地，如果未形成外延半导体层20，则可以使半导体晶片10变薄到给定的目标厚度，从而半导体晶片10的薄“膜”保留。
图1E示出了刻蚀之后的复合晶片13的放大部分以图示湿法化学刻蚀的各向同性刻蚀特性。在湿法化学刻蚀期间，环结构15也被部分地刻蚀，导致如图1E中图示的部分欠刻蚀。然而这不是关键的，原因在于将通过湿法化学刻蚀而移除的半导体材料的总厚度相当小，从而仅需要短的刻蚀。典型地，在研磨之后保留的半导体材料的厚度在例如10 μm的约几个μm的范围内，从而各向同性刻蚀还将横向移除相似范围内的材料。如果期望，环结构15可以被形成为较厚以补偿刻蚀移除。
在如图1F中图示的另一工艺中，在凹陷29中暴露的高掺杂层14被各向同性刻蚀和移除以使半导体层20的背面24暴露。各向同性湿法化学刻蚀可以用于移除高掺杂层14。在该工艺之后，可以执行为集成器件或电路所需的背面注入工艺和/或退火工艺。
p掺杂层14在上文已被用作刻蚀停止层。作为该工艺的替选方案，可以使用其他工艺来限定“器件层”的最终或目标厚度。例如，SiGe层可以用作刻蚀停止层，器件层形成到该刻蚀停止层上。另一种选择是将pn结用作刻蚀停止。例如，如果期望n掺杂器件层，则可以将n掺杂半导体层20外延沉积到弱p掺杂半导体晶片10上。在n掺杂半导体层20和p掺杂半导体之间形成的pn结随后针对半导体晶片10或刻蚀溶液被反向偏置，并且因此一旦刻蚀达到pn结的耗尽区，便可以用作刻蚀停止。剩余的p掺杂半导体材料最终通过短的各向同性刻蚀工艺移除。
在另一工艺中，在凹陷29中并且特别地在半导体基板层20的暴露的背面24上形成中间层31。中间层31可以是单层或叠层（layer stack）。在这里图示的实施例中，中间层31由绝缘层30和用于改进与后继沉积的石墨材料的粘合和接触的粘合剂层32形成。绝缘层30可以是例如热氧化物层30或者氮化铝层30。可替选地，可以使用导电层来替代绝缘层或者甚至可以省略绝缘层30。粘合剂层32可以是例如多晶硅层。图1G中图示了得到的结构。
在另一工艺中，如图1H中所示，凹陷29填充有成型组合物35。成型组合物35包括碳粉和诸如沥青的长链烃中的至少一个。可以添加粘结剂以获得塑性或可流动团块。成型组合物35填充凹陷29并且例如通过注射成型工艺来沉积。注射成型是用于形成零件的成本高效的工艺并且在这里可以用于填充凹陷29。另一适当的工艺是将给定量的成型组合物35带到凹陷中并且随后按压该组合物以可靠地填充该凹陷。该工艺有时被称为压缩成型。
适当地选择成型组合物35的稠度（consistence）以促进凹陷29的填充。例如，成型组合物可以是包括中间相碳的软组合物。中间相碳可以被描述为但不限于固体相和液体相之间的中间状态下的沥青状态。沥青也可以处于中间相状态并且可以包括诸如芳香烃的烃的复杂掺合物或混合物。
在填充凹陷29之后，使成型组合物35退火以形成包括乱层或无定形石墨的石墨载体或芯36。退火可以包括用于移除粘结剂或其他添加剂的第一退火步骤以及用于烧结诸如成型组合物中包括的粉末或高分子量烃的碳材料的典型地在高于第一退火步骤的温度下的第二退火步骤。上文已描述了用于退火步骤的适当的温度范围。在实施例中，还可以采用具有诸如缓慢增加的温度斜升的给定温度分布的单个退火步骤。
如果需要，随后可以通过机械研磨或者任何其他适当的工艺来移除多余的石墨材料。也已在半导体晶片10的第二面上形成并且仍存在于边结构15上的第一保护层22可以在研磨期间用作停止层。
因此形成的复合晶片13具有比半导体晶片10的初始厚度超过了半导体层20和第一保护层22的厚度的厚度。还可以被称为“加强结构”或“加强环”的边结构15横向保护石墨芯36并且防止石墨芯36的横向缘在处置复合晶片13时被损坏。由于边结构15包括通常使用的晶片的单晶半导体材料，因此无需修改该处置和加工工具。此外，可以向复合晶片13提供由公知晶片使用的典型圆形缘。这也促进了复合晶片13的处置。
如这里描述的石墨载体或芯36的形成是成本高效的和快速的过程。而且，实际上任何形状的凹陷29可以被填充有成型组合物，这也促进了石墨载体的形成。
为了保护石墨芯36以防半导体器件或电路的制造期间执行的工艺期间的氧和氢的攻击，可以在复合晶片13的整个表面上或者仅在石墨芯36的暴露表面部分上形成第二保护层38。第二保护层38应用作氧和氢扩散阻挡层以防止碳例如在高温下与含氧气氛中的CO2反应或者与挥发性烃反应。适当的扩散阻挡层材料是例如硅、氮化硅、二氧化硅、碳化硅和多晶硅。边结构15也形成阻挡层。第二保护层38和边结构15一起形成封装石墨芯36的保护结构。图1I图示了具有覆盖复合晶片13的完整表面的第二保护层38的复合晶片13。
在另一工艺中，如图1J中所示，在复合晶片13的第一面13a处移除第一保护层22和第二保护层38以使半导体层20暴露。移除可以包括但不限于等离子体刻蚀、湿法化学刻蚀和化学机械刻蚀。得到的复合晶片13准备好用作用于集成半导体器件或电路的晶片。
在将器件结构集成到复合晶片13的第一面13a中，即集成到半导体层20中之后，可以移除石墨芯36或者可以使其包括到最终器件中。例如，如果期望与诸如CMOS-SOI的SOI结构相似的器件结构，则石墨芯36保留在适当的位置并且未被移除。在该情况下，石墨芯36形成最终器件的载体结构。
如果例如对于具有背面金属化的竖直功率器件，需要加工半导体层20（器件层）的背面24，则可以通过研磨、刻蚀、含氧气氛中的燃烧或者它们任何适当的组合来移除石墨芯36。还可以例如通过湿法化学刻蚀工艺来移除可选的中间层31，导致半导体层20的背面暴露。在另外的工艺中，可以执行用于完成半导体器件或电路的任何期望的工艺，包括注入和形成背面金属化。
当期望具有竖直电流流动（即电流从器件的正面流动到背面）的器件时，可以省略可选的中间层31。复合晶片13包括与半导体层20电接触的石墨芯36。可替选地，可以仅形成导电中间层。石墨的材料特性可以被选择为具有足以用作背面电极或接触层的电导率。由于器件的总基板厚度增加，这还促进了最终器件的处置。
根据一个实施例，具有石墨载体或芯36以及附着到石墨载体或芯36的单晶半导体基板或层20的复合晶片13用于加工多个半导体器件或者将其集成到单晶半导体基板或层20中。在部分或完全集成之后，例如在含氧等离子体中从经加工的单晶半导体层移除石墨芯36。在另一工艺中，例如通过锯切或划片来切割单晶半导体基板或层20以形成多个分离的半导体器件。
根据一个实施例，如这里描述的，石墨载体被使用并且构成针对需要昂贵的单晶半导体材料的通常SOI基板的成本高效的替选方案。可以调整石墨材料的热膨胀系数以与半导体材料的热膨胀系数相似，从而减少复合晶片的扭曲。
图2A和2B图示了减少单晶材料的使用的另一实施例。基于诸如多晶硅晶片210的多晶半导体晶片来形成复合晶片213。复合晶片213也可以基于单晶半导体晶片来形成。图2A图示了关于复合晶片213的俯视图，而图2B图示了复合晶片213的横截面视图。
与如上文所述的相似，凹陷在第二面213b处在多晶晶片210中形成，通过上文描述的任何一个工艺而填充有成型组合物，并且随后经历一个或多个退火工艺以形成石墨芯236。在另一工艺中，在复合晶片213的整个表面上形成保护层238。例如，Si3N4可以用作保护层238的材料。如同上文，复合晶片213包括横向保护石墨芯236的边结构215。边结构215包括多晶材料。保护层238和边结构215形成了封装石墨芯236的保护结构。
在复合晶片13的第一面213a上设置了在该实施例中形成器件层的单晶半导体层220。半导体层220可以例如通过接合而附着到石墨芯236。还将可以把多晶晶片210接合到半导体层220并且随后形成到其的凹陷。因此，可以预先形成由石墨芯236、边结构215和保护层238形成的载体基板并且随后将该载体基板接合到半导体层220，或者可替选地，可以在将多晶晶片210接合到半导体层220之后形成载体基板。
最终的复合晶片213包括载体基板或晶片以及附着到其的器件层。载体基板至少由石墨芯236和多晶边结构215形成，而器件层由多晶半导体层220形成。载体基板还可以包括另外的层，诸如掩埋绝缘层和至少覆盖石墨芯236的第二面213b用于保护石墨芯236的至少一个保护层238。
关于图3和4，描述了制造复合晶片313的另一实施例，该实施例可以与这里公开的任何其他实施例组合。在工艺（A）中，提供具有第一面350a以及被布置为与第一面350a相对的第二面350b的单晶半导体晶片350。半导体晶片350可以有如上文所述的任何适当的半导体材料。对于许多应用，使用硅或碳化硅。在工艺（B）中，在半导体晶片350的第一面350a上形成接合层330，其以后形成中间层或掩埋层。接合层330可以是例如诸如氧化物层的绝缘层。例如，可以使用热氧化来形成接合层330。此外，还可以沉积接合层330。接合层330在后继工艺中用作促进与载体基板或晶片的接合的层。因此接合层330的材料被选择为提供热稳定层。绝缘接合层的示例是二氧化硅。导电接合层的示例是多晶硅。如果不需要绝缘层，则接合层不是绝对必要的。
在如（C）中所示的另一工艺中，将诸如质子的气体离子注入到半导体晶片350的第一面350a中达到给定深度。通过选择注入能量，可以调整注入深度。如下文进一步描述的，注入深度限定了器件层的厚度d。
气体原子或气体离子（例如质子）的注入分别引起了层离层355的形成，该层离层355可以是微泡层或微孔层，通过以后的工艺使半导体晶片350沿该层离层355层离。
如工艺（D）中所示，在半导体晶片350的第一面350a上形成石墨载体或芯336。半导体晶片350在（D）中倒转，从而第一面350a现在是底面而第二面350b现在是顶面。如上文所述，可以形成石墨载体336，包括将成型组合物带到半导体晶片350的第一面350a上。可以执行温和的退火步骤以移除可选的粘结剂或者任何其他辅助化合物。可替选地，诸如由乱层石墨、热解石墨或等静压石墨制成的预先形成的石墨载体可以用接合层而固定在半导体晶片上。
在如（E）中所示的另一工艺中，保护层338至少在石墨芯336的暴露部分上形成。保护层338还可以在包括半导体晶片350的第二面350b的、复合晶片313的整个表面上形成。保护层338可以是单层或叠层。用于形成保护层338的适当材料是多晶硅、氮化硅（Si3N4）或二氧化硅（SiO2）或碳化硅。保护层338可以在比较低的温度下形成以避免层离层355内的热应力。保护层338保护石墨芯336和接合层330以防在包括用于集成半导体器件和电路的工艺的后继工艺期间可能发生的机械和化学应力。
可以根据特定需要来选择保护层338的厚度和材料。例如，如上文所述，保护层338应被配置为用作氧和氢扩散阻挡层。
如（F）中所示，复合晶片313经历热处理以使半导体晶片350沿用作解理面的层离层355层离。该热处理引起机械张力，其导致沿层离层355的分离。比较薄的半导体层320通过接合层330保持接合到石墨芯336。半导体层320具有由工艺（C）中的气体离子的注入能量限定的厚度d。
层离工艺导致了可以再次用于制造另外的复合晶片的部分晶片358的形成。这是非常成本高效的并且对于SiC而言特别有兴趣。部分晶片358可以在重新使用之前进行抛光。
复合晶片313包括单晶半导体层320，其保持附着到石墨芯336。通过层离工艺而脱离半导体晶片350的半导体层320包括解理表面325，如果需要可以抛光该解理表面325。
根据一个实施例，可以在半导体层320上形成外延层（未示出）以例如调控器件层的掺杂浓度。外延层和半导体层320随后一起形成器件层。
根据一个实施例，接合层330可以被省略或者由诸如多晶硅层的导电层替换以允许形成具有从最终器件的顶面到底面的竖直电流路径的器件。
根据一个实施例，代替形成用于切分半导体晶片350的层离层355，可以研磨、抛光和/或刻蚀半导体晶片350以减少其厚度并且形成具有期望厚度d的半导体层320。
如上文所述，根据实施例提供了一种用于制造复合晶片的方法。该方法包括：提供包括第一面以及被布置为与第一面相对的第二面的单晶半导体基板；在单晶半导体基板的第一面上形成绝缘层；将包含碳粉、沥青、芳香烃、粘结剂和它们的组合中的至少一个的成型组合物沉积在绝缘层上；以及使沉积的成型组合物退火以形成附着到半导体基板的石墨载体。
根据一个实施例，在形成绝缘层之后将气体离子注入到单晶半导体基板的第一面中以在预先限定的深度中形成诸如微泡层的层离层。单晶半导体经历热处理以沿层离层切分或分裂单晶半导体基板。
根据一个实施例，单晶半导体晶片的分裂导致保持附着到石墨载体的单晶半导体层的形成，该单晶半导体层包括暴露面。另一工艺包括在单晶半导体层的暴露面上形成外延半导体层。
根据一个实施例，通过在单晶半导体晶片的第一面处移除半导体材料以形成用作器件层的薄半导体层，可以减少单晶半导体晶片的厚度。
根据一个实施例，接合层330的总厚度和半导体层320的期望厚度d应为约1.3 μm或更小以减少为注入气体离子所需的注入能量，特别是在使用质子时。在将总厚度限制到该范围时，质子注入能量可以是150 keV或更小。在此不是很高的注入能量下，强X射线辐射的生成比较低，这对设备是有利的。在将注入能量限制到约150 keV或更小时，不需要另外的安全设备。此外，限制注入能量还减少了到半导体材料中的能量冲击并且因此允许增加注入剂量（即束流）以减少注入时长。然而，如果需要，还可以使用更高的注入能量。
根据一个实施例，对于比较薄的半导体层320，相对于接合层330的上表面的总注入深度对应于接合层的厚度加上另外的几十纳米或微米的十分之几。接合层330可以是例如约50 nm至约500 nm厚。半导体层320的厚度d可以在从约10 nm到约200 μm的范围内。半导体层320可以比较薄并且甚至比器件层的期望的最终厚度薄，这是因为可以在分裂之后在半导体层320上形成外延层以达到最终厚度。
根据一个实施例，使用不超过150 keV的注入能量将气体离子注入到单晶半导体晶片350的第一面350a中。
图4示出了与设置在硅晶片350的表面上的200 nm厚的SiO2的表面垂直的用150 keV的能量注入的质子的示例性掺杂分布。这种注入导致了从SiO2层的顶表面测量时的约1.29 μm的深度处的层离层的形成。在该深度处，在热处理期间发生层离。通过适当地选择注入能量，可以调整层离层355的位置并且因此可以调整半导体层320的目标厚度。
如这里描述的层离工艺对于基于SiC的功率器件也是有吸引力的。示例是二极管、J-FET、IGBT、MOSFET、SiC-SOI器件等。该工艺开始于提供SiC晶片350并且形成可以是绝缘的或导电的可选接合层。在层离之后，SiC晶片350可以重新使用若干次，其中每次使用晶片，其厚度减少了与保持附着到载体基板或晶片的半导体层320的厚度对应的量。在层离之后，SiC晶片350的表面在重新使用之前可以进行抛光。
在SiC的情况下，质子典型地用于生成层离层355。可替选地，可以使用掺杂剂的组合，例如质子和硼离子。后者的方法允许减少所需的注入剂量。
具有石墨芯的载体晶片可以通过任何上述方法诸如注射成型或压缩成型而直接在SiC晶片350上形成，或者如下文进一步描述的，可以被预先制造并且随后接合到SiC晶片。还可以提供晶体或等静压石墨载体基板，其随后接合到SiC晶片350。
根据一个实施例，石墨芯接合到的或者石墨在其上成型的SiC晶片350的表面可以通过适当的热工艺被转换为碳层。通过这样做，由于通过成型或接合使石墨材料与碳层直接接触，因此可以改进与石墨材料的接触。由于未形成掩埋绝缘层，因此该方法特别适用于具有竖直电流路径的器件。
根据一个实施例，此外可以使用接合到半导体晶片的晶体石墨载体，该半导体晶片经历上述层离过程或者回刻蚀以形成附着到晶体石墨载体的薄半导体层。晶体石墨具有呈现各向异性的热导率的特定晶格结构，这可以用于改进特别是在横向方向上的散热。这减少了最终器件内的热点生成的可能性或者减少了这些热点的最大温度。晶体石墨也是比较廉价的。
关于图5，描述了另一实施例。在工艺（A）中，提供了半导体晶片550，其可以是任何适当的半导体材料，特别是Si和SiC。如结合图3描述的，在工艺（B）中在半导体晶片550的第一面550a上形成接合层530并且随后在工艺（C）中将诸如质子的气体离子注入到第一面550a中以在预先限定的深度d处形成层离层555。
提供载体晶片560，其至少包括乱层或无定形石墨或者等静压石墨的石墨芯或者可以是晶体石墨晶片。载体晶片560可以包括图5中未示出的可选保护层。如这里描述的，载体晶片560可以通过任何适当的工艺制造。
随后在工艺（D）中通过接合层530将载体晶片560接合到半导体晶片550，工艺（D）示出了与载体晶片560接触的倒转半导体晶片550。可以在接合晶片的整个暴露表面上或者仅在载体晶片560上（如果需要的话）形成保护层（未示出）。
借助于如工艺（E）中所示的热处理，半导体晶片550沿层离层555从载体晶片560层离，从而具有厚度d的半导体层520保持附着到载体晶片560。该工艺产生了复合晶片513和可以如上文所述的那样被重新使用的部分晶片558。半导体层520包括解理表面525，沿该解理表面525发生层离或分离并且该解理表面525可以被抛光或刻蚀以形成平坦的且无缺陷的表面。另一半导体层可以外延沉积在半导体层520上以增加设置在载体晶片360上的晶体半导体材料的总厚度。
根据一个实施例，提供了一种用于制造复合晶片的方法。该方法包括：提供具有第一面以及被布置为与第一面相对的第二面的单晶半导体晶片；将气体离子注入到单晶半导体晶片的第一面中以在预先限定的深度中形成层离层；提供具有石墨芯和封装石墨芯的保护结构的载体晶片；将载体晶片接合到单晶半导体晶片基板的第一面；以及使单晶半导体晶片和载体晶片经历热处理，用于使单晶半导体晶片沿层离层分裂。
由于石墨的热稳定性，如这里描述的复合晶片的温度稳定性与纯硅晶片的温度稳定性相比未被削弱。此外，石墨呈现与硅和碳化硅相似的机械性质并且因此不干扰这些材料。石墨也是足够机械稳定的以适合作为载体材料。而且，石墨针对半导体加工技术中典型使用的大多数或者几乎所有化学物质是化学惰性的。此外，石墨可以被机械加工诸如被研磨，例如以形成薄的器件。而且，石墨也可以通过CVD沉积。由于石墨可以在实际的半导体器件或电路的加工开始之前以适当的方式形成，因此石墨的沉积、接合或形成不干扰器件加工。然而，还可以形成石墨载体或芯或者在以后的阶段中接合石墨载体。
使用如这里描述的石墨载体或芯还允许在器件加工开始之前使器件层（具有或不具有另外的外延层的半导体层20、320、520）变薄。由于使器件层变薄的关键工艺移至实际的器件加工开始之前的阶段，这也减少了成本。还可以开始于已经变薄的半导体晶片基板，随后在该晶片上形成石墨载体。如这里描述的石墨载体的形成与例如接合相比在机械上是不太关键的。可替选地，可以使变薄的半导体晶片基板与分离形成的石墨载体接触。对于这两种选择，石墨的热和化学稳定性，特别是在由保护层覆盖时，是有帮助的。这此外减少了生产成本。
如这里描述的，可以形成器件层并且明确地限定其目标厚度。这可以通过使用适当的刻蚀停止层以及在用作中间基板的半导体晶片上外延沉积半导体层以构建如这里描述的复合晶片来完成。
通过形成防止氧或氢扩散的保护层，可以保护石墨以防高温下的氧和氢的化学攻击。适当的阻挡层材料包括晶体硅、多晶硅、无定形硅、碳化硅和氮化硅（仅举几个例子）。另一方面，如果需要，可以通过等离子体中的氧或氢来移除石墨而不会有任何残余。该移除相对于半导体加工中使用的其他材料是非常有选择性的。不同于其他载体系统，没有诸如胶残余或箔残余的残余保持在器件上。
通过使用石墨载体或芯，可以实现与通常SOI晶片相比明显的成本减少。此外，当在半导体层和石墨芯之间使用绝缘中间层时，可以制造具有SOI结构的器件。由于形成掩埋绝缘层的绝缘中间层用作竖直绝缘，因此可以减少这些器件的尺寸而不需要pn结用于竖直绝缘。可以根据特定需要来选择用于绝缘中间层的材料。中间层可以是单层或叠层。
关于图6，描述了另一实施例。在工艺（A）中，提供具有第一面或表面650a的半导体晶片650。由于半导体晶片650用于提供载体晶片上的半导体层，因此其还可以被称为施主晶片。施主或半导体晶片650可以由任何适当的半导体材料制成，特别是由具有大带隙的半导体材料制成。示例是SiC、GaN、GaAs和其他半导体材料、以及不同半导体材料的叠层。
第一面650a构成了半导体晶片650的接合表面。在工艺（B）中，如上文所述，诸如质子的气体离子被注入到第一面650a中以在预先限定的深度d处形成层离层或层离界面655。
如工艺（C）中所示，在半导体晶片650的第一面650a上形成金属化层670。金属化层670由金属形成，其可以提供与半导体晶片650的半导体材料的良好欧姆接触。适当的金属是例如，Ni、Mo、W、Ta、Nb、Ti、Cr、Al、Cu和V。这些金属在可以作为后继工艺的一部分的热处理期间例如与SiC形成欧姆接触。一个这样的工艺是用于形成能够阻挡高反向电压的漂移区的外延生长工艺。以后将描述用于形成外延层的工艺。
上述金属也是碳化物形成金属，这允许它们与以后将接合到半导体晶片650的载体晶片的碳或石墨层反应。因此金属化层670可以形成半导体晶片650和载体晶片之间的稳定的、可靠的和耐用的低欧姆电连接。金属化层670可以具有例如在从约0.02 μm至约10 μm的范围内或者在从约0.05 μm至约1 μm的范围内的厚度。在沉积工艺之后，可以进行如例如CMP的抛光步骤。
提供至少包括石墨层或芯的载体晶片660，其可以由乱层或无定形石墨制成，或者包括晶体石墨晶片或者等静压石墨晶片。载体晶片660可以具有由如例如Ni、Mo、W、Ta、Ti、Cr、Nb、Al、Cu和V的金属制出的可选涂层。金属涂层可以不在整个载体晶片上展开并且可以例如限于接合到金属化层670的载体晶片660的整个或部分表面。载体晶片的金属涂层可选地可以在图6中所示的工艺步骤之前通过热处理进行退火。图6中未图示金属涂层。载体晶片660可以包括图6中未图示的可选保护层。图3中图示了保护层338。载体晶片660可以通过如这里描述的任何适当的工艺制造。根据实施例，例如如图2B或3中所示，保护层可以例如仅覆盖载体晶片660的一部分，同时留下用于金属化层670的开放区域。金属化层670可以与保护层一起形成保护结构。根据一个实施例，保护层覆盖也在金属化层670下面的整个载体晶片660。根据另外的实施例，保护层覆盖载体晶片660和至少部分半导体晶片650。
在工艺（D）中载体晶片660通过金属化层670接合到半导体晶片650，工艺（D）示出了与载体晶片660接触的倒转半导体晶片650。可以在接合晶片的整个暴露表面上或者仅在载体晶片660上（如果需要的话）形成保护层（未示出）。
借助于如工艺（E）中所示的热处理，半导体晶片650沿层离层或层离界面655从载体晶片660层离，从而具有厚度d的半导体层620保持附着到载体晶片660。该工艺产生了复合晶片613和部分晶片658，后者可以被重新使用，如上文所述。复合晶片613的半导体层620包括解理表面625，沿该解理表面625发生层离或分离并且该解理表面625可以被抛光或刻蚀以形成平坦的且无缺陷的表面。另一半导体层可以外延沉积在半导体层620上以增加设置在载体晶片660上的晶体半导体材料的总厚度。
金属化层670构成了载体晶片660和半导体层620之间的接合层，并且此外提供了半导体层620和载体晶片670之间的良好欧姆电连接。
借助于外延工艺，如工艺（F）中所示，在半导体层620的解理表面625上生长外延层680。在高达约1500℃的高温下执行该外延工艺。在这种高温下，金属化层670例如通过形成金属硅化物界面层而形成与半导体层620的半导体材料的欧姆接触，并且还通过形成金属碳化物界面层而形成与载体晶片660的石墨芯的欧姆接触。
外延层680可以具有从约0.1 μm至约100 μm或者在从约1 μm至约20 μm的范围内的厚度。外延层680可以在沉积期间被原位掺杂。典型地，外延层680被n掺杂到从约1013掺杂原子每cm3至约1018掺杂原子每cm3的掺杂浓度。如果需要，外延层680也可以被p掺杂。
外延层680的暴露表面681形成了复合晶片613的前表面，在此处将形成待制造的器件的大多数有源结构。这些结构包括用于栅电极、场电极或横向绝缘的沟槽、以及诸如体区或源区的掺杂区。
如上文所述，一个或多个外延层也可以沉积在半导体层220、320或520上。一个或多个外延层将典型地有与半导体层220、320、520或620相同的半导体材料。如下文进一步描述的，还可能使用不同的半导体材料。
关于图7，描述了另一实施例。在工艺（A）中，提供具有第一面或表面750a的半导体晶片750，其可以是任何适当的半导体材料，特别是Si、SiC、GaN和GaAs。第一面750a形成了半导体晶片750的接合表面。
在工艺（B）中，在半导体晶片750的第一面750a处将p型掺杂剂注入到半导体晶片750中以形成p掺杂区754。该区754可以形成IGBT或相似器件的p发射极。
半导体晶片750可以包括低掺杂的n型材料，例如SiC。掺杂浓度可以是约1*1015/cm3至约1*1017/cm3。诸如Al或B的p型掺杂剂被注入并且随后经历用于激活掺杂剂的热处理。可以例如在约1700℃下执行热处理或退火。
在如（C）中所示的另一工艺中，将诸如质子的气体离子注入到第一面750a中以在预先限定的深度d处形成层离层或层离界面755。
可替选地，用于激活p型掺杂剂的退火可以在以后的阶段中执行或者可以是诸如上文描述的外延生长的其他热处理的一部分。此外，在对以后形成的其中将集成大多数有源结构的复合半导体晶片的前表面的加工期间也将发生热处理。用于加工前表面的工艺包括在不同的升高温度下执行的注入、沉积和退火。这些工艺也将对注入到第一面750a中的p型掺杂剂的退火有贡献。
在接合之前还可以执行另外的工艺。例如，如图8中所示，通过使用掩模（未示出）的注入而在半导体晶片750的第一面750a处形成n掺杂发射极短路756。图8图示了可以在图7的工艺（B）之后执行的工艺。可替选地，n掺杂发射极短路756可以在工艺（B）之前形成。而且，此外或者可替选地可以通过例如使用比较高的注入能量的无掩模注入来形成n掺杂场停止层。场停止层可以改进最终器件的电气特性。
如结合图6描述的金属化层770也可以在该阶段中形成；例如参见图7中的工艺（D）。在接合之前可以执行通常在半导体晶片的下或后表面处执行的基本上任何工艺。
提供载体晶片760，其至少包括石墨层或芯或者可以是晶体石墨晶片或者等静压石墨晶片。载体晶片760可以具有由如例如Ni、Mo、W、Ta、Ti、Cr、Nb、Al、Cu和V的金属制出的可选涂层。金属涂层可以不在整个载体晶片上展开并且可以例如限于接合到金属化层770的载体晶片760的整个或部分表面。载体晶片的金属涂层可选地可以在图7中所示的工艺步骤之前通过热处理进行退火。图7中未图示金属涂层。载体晶片760可以包括图7中未图示的可选保护层。载体晶片760可以通过如这里描述的任何适当的工艺制造。
在工艺（E）中载体晶片760通过金属化层770接合到半导体晶片750。当未形成金属化层770时，如下文进一步解释的，载体晶片760直接地或者通过诸如石墨层的可选接合层而接合到半导体晶片750的第一面或表面750a。
如上文所述，借助于如工艺（F）中所示的热处理，半导体晶片750沿层离层或层离界面755从载体晶片760层离，从而具有厚度d的半导体层720保持附着到载体晶片760。该工艺产生了复合晶片713和部分晶片758，后者可以被重新使用，如上文所述。半导体层720包括解理表面725，沿该解理表面725发生层离或分离并且该解理表面725可以被抛光或刻蚀以形成平坦的且无缺陷的表面。如上文所述，在可选的抛光工艺之后，另一半导体层可以外延沉积在半导体层720的解理表面725上。
外延工艺常常在氢气氛中执行。为了减少或避免氢和载体晶片的石墨之间的反应，可以提供另外的措施。特别地，开孔石墨可能倾向于氢反应。
根据一个实施例，具有低的孔量的石墨或甚至基本上没有孔的石墨可以用作载体晶片215、336、560、660、760的材料。这种石墨可以是玻璃状或玻璃质的碳或者上述热解沉积的碳。
根据一个实施例，具有开孔结构的石墨载体晶片可以由致密保护层覆盖或者其表面被转化为致密保护层。通过将碳热解沉积到石墨载体晶片上可以形成保护层。此外，抗高温金属碳化物可以用于形成保护层。对形成金属碳化物有用的金属的示例是如上文给出的Mo、W、Ni、Ta、Ti、Cr、Nb和V。此外，三元碳化物或三元氮化物层也适合作为保护层。例如在上文的图3（E）中图示了保护层338的形成。
参照图示一个实施例的图9，金属碳化物保护层可以由金属形成，这种金属还用于电接触半导体晶片。在工艺（A）中提供具有石墨层芯961的载体晶片960。随后如工艺（B）中所示，将金属层938沉积在载体晶片960的石墨层或芯961的整个表面上。适当的金属选自能够形成高温稳定硅化物和碳化物的那些金属。示例是Mo、W、Ni、Ta、Ti、Cr、Nb和V。金属层938的厚度应足以封闭石墨层或芯961的石墨材料的开孔。厚度可以例如在从约200 nm至约2 μm的范围内。
具有金属层938的载体晶片960随后例如在约1500℃下经历热处理，用于将金属层转换为形成载体晶片960的保护层的金属碳化物层938。保护层938可以包括例如TaC或NbC。根据厚度以及热处理的时长和温度，所有的或者仅部分的沉积的金属将与石墨材料反应。因此保护层938可以包括与石墨材料接触的内金属碳化物层和外金属层。
保护层938不仅保护石墨材料，而且还将防止石墨材料中的杂质可能在后继工艺期间蒸发并且污染半导体材料。当执行高温外延沉积工艺时，保护层938有特别的价值。
半导体晶片随后将接合到的保护层938的表面可以在可选的工艺中被抛光。抛光可以是例如CMP工艺。
如上文所述，与用于形成保护层938的金属相同的金属还可以用于在半导体晶片950上形成金属化层970。如上文所述，还可能在半导体晶片950中形成层离层或界面955。金属化层970也可以经历CMP工艺。在工艺（C）中图示了该情形。
如工艺（D）中所示，载体晶片960和半导体晶片950在它们的抛光表面处接合，并且随后在工艺（E）中经历热处理以使半导体层920从半导体晶片950层离，如上文所述。这导致了部分晶片958和复合晶片913的形成，该复合晶片913具有由保护金属碳化物层938保护的载体晶片或者石墨晶片960、以及金属化层970和具有解理表面925的半导体层920。如上文所述，外延层可以沉积在解理表面925上。
保护金属碳化物层938和金属化层970一起形成载体晶片960和半导体层920之间的可靠的、稳定的和牢固的电连接。
上述工艺不限于SiC，而是可以应用于其他半导体材料，特别是应用于具有比Si大的带隙（其中Si的带隙是1.1 eV）的半导体材料，即所谓的宽带隙材料。示例是GaN和GaAs以及这些材料的衍生物。上述接合和层离工艺允许有效地使用昂贵的单晶半导体材料。
此外，还可以形成具有不同半导体材料的复合晶片。例如，半导体层220、320、520、620、720、920可以包括第一半导体材料，而外延层680可以包括不同于第一半导体材料的第二半导体材料。对于半导体层220、320、520、620、720、920，特定示例是SiC，并且对于外延层680，特定示例是GaN。缓冲层常常用于SiC上的GaN的外延生长以提供GaN和SiC之间的晶格失配。还需要缓冲层用于补偿各个热膨胀系数（CTE）的失配。
载体晶片或石墨层215、336、560、660、760、960的CTE可以改变以将其调整到半导体层220、320、520、620、720、920的材料的CTE。这减少了接合的半导体层220、320、520、620、720、920和载体晶片或石墨层215、336、560、660、760、960之间的机械张力。例如，SiC的CTE典型地是约3.8*10-6/K并且GaN的CTE典型地是约3.17*10-6/K。
为了调整载体晶片的CTE，可以将掺合或混合化合物添加到石墨。可以容易地购买具有不同的、限定的CTE值的载体晶片。
当在由SiC制成的半导体层220、320、520、620、720、920上例如外延沉积GaN时，由于SiC半导体层220、320、520、620、720、920可以仅具有比较小的厚度，因此可以减少缓冲层的数目和厚度。随后可以将载体晶片或石墨层215、336、560、660、760、960的CTE调节到比较厚的外延GaN层的CTE。这允许形成较厚的GaN层，这实际上形成了用于最终器件的使用层，并且减少了缓冲层的成本。用于GaN的较厚使用层可以用于横向器件的单位芯片面积的较高安培容量或电流承载容量，并且可以用于提供具有较高阻挡电压的竖直器件。
因此，根据一个实施例，复合晶片13、213、313、513、613、713、913可以包括：具有石墨层或芯的石墨载体或载体晶片或者包括石墨的石墨载体或载体晶片，接合到石墨载体或者石墨层或芯的第一半导体材料的第一半导体层，以及第一半导体层上的第二半导体材料的第二半导体层。石墨载体的CTE被调节到第二半导体层的CTE。第二半导体层的厚度可以大于第一半导体层的厚度。
代替使用层离工艺，还可以对半导体晶片350、550、650、750、950进行回抛光（polish back）以形成接合到载体晶片336、560、660、760、960的半导体层320、520、620、720、920。
图10图示了另一实施例。如工艺（A）中所示，提供具有第一面1050a和第二面1050b的第一基板1050。第一基板1050可以是例如半导体晶片。半导体晶片1050可以包括SiC、GaN、GaAs、它们的衍生物以及不同半导体材料的叠层。
在第一基板1050的第一面1050a上形成碳层1030。碳层1030可以包括中间相碳、沥青和它们的混合物。碳层1030将用作胶或粘合剂层以将第一基板1050接合到具有第一面1060a的第二基板1060。第二基板1060可以是例如如上文所述的具有石墨层或芯的载体晶片，或者可以是包括石墨的载体基板。
如工艺（C）中所示，第一基板1050用夹在第一和第二基板1050、1060之间的碳层而与第二基板1060连结以形成复合晶片1013。连结的基板1050、1060（复合晶片1013）经历热处理以形成第一和第二基板1050、1060之间的稳定的和耐用的接合。热处理可以包括热解中间相碳和沥青以将碳层转化为石墨层。中间相碳可以被提供为膏或为粉末。
图11图示了另一实施例。该实施例与如图10中所示的实施例相似。然而，在该实施例中，碳层1030在第二基板1060的第一面1060a上形成。
根据一个实施例，碳层1030还可以在第一和第二基板1050、1060两者上形成。
上述方法允许使多孔石墨层或者包括多孔石墨的载体晶片直接与其他材料接合。由于用作粘合剂的碳层将经历热处理，因此基板应能够承受工艺温度。
碳层1030可以施加到基板1050、1060中的一者或两者。用于施加碳层1030的适当的工艺是例如喷涂、抹涂、旋涂和滚涂。用于碳层1030的原材料可以是液体沥青、膏或粉末分散体。
当连结第一和第二基板1050、1060时可以彼此按压第一和第二基板1050、1060并且随后在升高的温度下退火。原材料中包括的用于形成碳层1030的液体溶剂在退火期间蒸发，并且碳开始转化为石墨。第二基板1060的石墨的多孔结构进一步促进溶剂或者原材料中的用于施加一个或多个碳层1030的诸如粘结剂的其他挥发性成分的蒸发。
在连结工艺开始时，液体沥青或者膏状粉末可以在石墨层的表面处渗入开孔中并且可能填补不平坦。加热基板1050、1060促进了这一点，这是因为沥青仅在热处理期间变得更加液态或甚至液化。当热处理进行时，碳层1030日益热解并且转换为石墨层，其导致耐温接合。热处理可以在连结之后或者在以后的阶段中直接执行。
一旦碳层1030开始转化为石墨层，则基板1050、1060不可逆地彼此接合，这是因为部分或完全转化的碳即使在高温下也不会液化。然而，使用氧气氛的解接合（debonding）也许是可能的。应小心不要影响基板。
完全转化的碳层1030包括石墨，其可以提供第一和第二基板1050、1060之间的电连接，如上文所述。
上述工艺特别适合于使石墨材料直接与其他材料连结和接合，所述其他材料应是耐温的以承受为了将碳（沥青或中间相碳）转化为石墨而施加的温度。例如，诸如SiC晶片的半导体晶片可以接合到石墨载体。此外，由石墨制成的加热器可以固定到基板，这些基板应使用石墨加热器作为加热源进行加热。
此外，如上文所述，可以调整碳层1030的CTE以补偿第一和第二基板1050、1060的CTE的失配。
沥青、中间相碳和石墨可以以适合于半导体加工的等级来制造。
使用碳层1030的粘合接合的质量可以通过若干种技术进行评估。例如，可以使接合经历使接合显现的横截面抛光。碳层1030可以清楚地区别于基板，特别是区别于半导体材料并且还区别于载体晶片的石墨基材料。此外，Raman光谱学和X射线分析允许评估最终碳层1030的质量和结构并且还允许对所使用的原材料下结论。
参照图12，将描述另一实施例。
在工艺（A）中将提供具有第一面1250a和第二面1250b的诸如半导体晶片的第一基板1250。如上文所述，在工艺（B）中将在第一基板1250的第一面1250a上形成金属化层1270。在工艺（C）中将提供诸如具有石墨层或芯的载体晶片的第二基板1260。第二基板1260具有第一面1260a和第二面1260b。如上文所述，在工艺（D）中在第二基板1260的第二面1260b上形成碳层1230。
在工艺（E）中，第一和第二基板1250、1260与夹在第一和第二基板1250、1260之间的碳层1230和金属化层1270连结以形成复合晶片1213。
参照图13，将描述另一实施例。
在工艺（A）中提供具有第一面1350a和第二面1350b的半导体晶片1350。半导体晶片1350形成第一基板。半导体晶片1350可以是例如SiC晶片、GaN晶片或者GaAs晶片。如上文进一步描述的，在工艺（B）中使用诸如质子的气体注入而在半导体晶片1350中形成层离层1355。
此外，在工艺（C）中提供石墨晶片1360或者具有石墨层的载体晶片1360。石墨晶片或载体晶片1360在这里形成具有第一面1360a的第二基板。如上文所述，在工艺（D）中在石墨晶片1360的第一面1360a上形成碳层1330。
在工艺（E）中使石墨晶片1360和半导体晶片1350彼此连结，从而碳层1330与半导体晶片1350的第一面1350a接触。在一个或多个后继的热处理诸如高温退火中，碳层1330被转化为石墨层，并且半导体晶片1350沿层离层或界面1355层离。这导致了形成具有通过被转化的碳层1330（现在是石墨层）而接合到半导体层1320的石墨晶片1360的复合晶片1313。半导体层1320是从半导体晶片1350层离的层。半导体层1320的解理表面1325可以被抛光。可以在抛光的解理表面1325上生长外延层。
可替选地，不发生层离，但是半导体基板1350被回抛光以形成薄的半导体层1320。
层离还导致部分晶片1358的形成。
可替选地，使用金属化层1330代替碳层1330。
根据一个实施例，能够烧结的中间相碳或沥青被用作用于使耐温材料与诸如石墨载体晶片的石墨基材料接合的粘合剂。中间相碳或沥青通过热加工被转化成耐温石墨层。中间相碳或沥青的溶剂和热解产物可以通过石墨基材料的开孔结构蒸发。通过调整中间相碳或沥青的组合物以及通过改变用于热解中间相碳或沥青的工艺参数，可以改变所形成的石墨层的CTE。
根据一个实施例，一种用于制造复合晶片的方法包括：提供具有第一面以及被布置为与第一面相对的第二面的单晶半导体晶片；将具有碳粉和沥青中的至少一个的成型组合物沉积在半导体晶片的第二面上；以及使沉积的成型组合物退火以形成附着到半导体晶片的石墨载体。
根据一个实施例，成型组合物进一步包括粘结剂。
根据一个实施例，沉积成型组合物包括注射成型和压缩成型中的至少一个。
根据一个实施例，使沉积的成型组合物退火包括第一温度范围内的第一退火工艺和不同于第一温度范围的第二温度范围内的后继的第二退火工艺。
根据一个实施例，该方法包括在沉积成型组合物之前至少在单晶半导体晶片的第一面上形成第一保护层。
根据一个实施例，该方法进一步包括在沉积成型组合物之后或者在使沉积的成型组合物退火之后从单晶半导体晶片移除第一保护层。
根据一个实施例，该方法进一步包括至少在石墨载体上形成第二保护层。
根据一个实施例，该方法进一步包括：在单晶半导体晶片的第二面上形成中间层；以及在中间层上沉积成型组合物。
根据一个实施例，该方法进一步包括：在单晶半导体晶片的第二面中形成凹陷；以及将成型组合物沉积到凹陷中。
根据一个实施例，形成凹陷包括：研磨单晶半导体晶片的第二面；以及在第二面处刻蚀单晶半导体晶片。
根据一个实施例，该方法进一步包括：在单晶半导体晶片的第一面处形成掺杂区，掺杂区形成刻蚀停止层；在单晶半导体晶片的第一面上形成外延半导体层；以及在第二面处相对于刻蚀停止层选择性地刻蚀单晶半导体晶片的材料。
根据一个实施例，该方法进一步包括在形成外延半导体层之后研磨单晶半导体晶片的第二面。
根据一个实施例，该方法进一步包括通过在单晶半导体晶片的第一面处移除半导体材料来减少单晶半导体晶片的厚度。
根据一个实施例，一种用于制造复合晶片的方法包括：提供具有石墨芯和封装石墨芯的保护结构的载体晶片；以及使单晶半导体晶片接合到载体晶片。
根据一个实施例，提供载体晶片包括：提供多晶半导体晶片；在多晶半导体晶片中形成凹陷；在多晶半导体晶片的凹陷中沉积具有碳粉和沥青中的至少一个的成型组合物；以及使沉积的成型组合物退火以形成石墨芯。
根据一个实施例，该方法进一步包括在石墨芯上形成保护层。
根据一个实施例，一种用于制造复合晶片的方法包括：提供具有第一面以及被布置为与第一面相对的第二面的单晶半导体晶片；将气体离子注入到单晶半导体晶片的第一面中以在单晶半导体晶片中的预先限定的深度处形成层离层；将具有碳粉和沥青中的至少一个的成型组合物沉积在单晶半导体基板的第一面上；以及使单晶半导体晶片和成型组合物经历至少一个热处理以形成附着到半导体晶片的第一面的石墨载体并且使单晶半导体晶片沿层离层分裂。
根据一个实施例，使用不超过150 keV的注入能量将气体离子注入到单晶半导体晶片的第一面中。
根据一个实施例，单晶半导体晶片的分裂导致保持附着到石墨载体的单晶半导体层的形成，单晶半导体层具有暴露面，该方法进一步包括在单晶半导体层的暴露面上形成外延半导体层。
根据一个实施例，一种复合晶片包括具有石墨芯的载体基板、以及附着到载体基板的选自碳化硅和硅的单晶半导体基板。
根据一个实施例，载体基板包括乱层或无定形或等静压石墨。
根据一个实施例，载体基板包括横向围绕石墨芯的半导体边结构。
根据一个实施例，载体基板包括具有凹陷的半导体晶片，其中石墨芯设置在凹陷中。
根据一个实施例，一种复合晶片包括：载体基板，具有石墨芯和封装石墨芯的保护结构；以及单晶半导体层，附着到载体基板。
根据一个实施例，石墨芯包括乱层或无定形或等静压石墨。
将理解，除非另外具体指出，否则这里描述的各种示例性实施例的特征可以彼此组合。
诸如“下面”、“下方”、“下”、“上方”、“上”等的空间相对术语为易于描述而用于解释一个元件相对于第二元件的定位。这些术语旨在涵盖除了与图中示出的那些取向不同的取向以外的器件的不同取向。此外，诸如“第一”、“第二”等的术语也用于描述各种元件、区域、部分等，并且也不旨在进行限制。在通篇描述中相似的术语表示相似的元件。
如这里使用的术语“具有”、“含有”、“包含”、“包括”等是开放性的术语，其指示所陈述的元件或特征的存在，但是并未排除另外的元件或特征。除非上下文清楚地指示其他情况，否则冠词“一”、“一个”和“该”旨在包括复数以及单数。
考虑到以上变化和应用的范围，应理解，本发明不受前面描述的限制，它也不受附图的限制。相反，本发明仅由所附权利要求及其等同物限定。

Claims (52)

1.一种用于制造复合晶片的方法，包括：
提供包括第一面以及被布置为与所述第一面相对的第二面的单晶半导体晶片；
将包括碳粉和沥青中的至少一个的成型组合物沉积在所述半导体晶片的所述第二面上；以及
使沉积的成型组合物退火以形成附着到所述半导体晶片的石墨载体。
2.根据权利要求1所述的方法，其中所述成型组合物进一步包括粘结剂。
3.根据权利要求1或2所述的方法，其中沉积成型组合物包括注射成型和压缩成型中的至少一个。
4.根据权利要求1至3中任一项所述的方法，其中使沉积的成型组合物退火包括第一温度范围内的第一退火工艺和不同于所述第一温度范围的第二温度范围内的后继的第二退火工艺。
5.根据权利要求1至4中任一项所述的方法，进一步包括：
在沉积所述成型组合物之前至少在所述单晶半导体晶片的所述第一面上形成第一保护层。
6.根据权利要求5所述的方法，进一步包括：
在沉积所述成型组合物之后或者在使沉积的成型组合物退火之后从所述单晶半导体晶片移除所述第一保护层。
7.根据权利要求1至6中任一项所述的方法，进一步包括：
至少在所述石墨载体上形成第二保护层。
8.根据权利要求1至7中任一项所述的方法，进一步包括：
在所述单晶半导体晶片的所述第二面上形成中间层；以及
在所述中间层上沉积所述成型组合物。
9.根据权利要求1至8中任一项所述的方法，进一步包括：
在所述单晶半导体晶片的所述第二面中形成凹陷；以及
将所述成型组合物沉积到所述凹陷中。
10.根据权利要求9所述的方法，其中形成凹陷包括：
研磨所述单晶半导体晶片的所述第二面；以及
在所述第二面处刻蚀所述单晶半导体晶片。
11.根据权利要求1至10中任一项所述的方法，进一步包括：
在所述单晶半导体晶片的所述第一面处形成掺杂区，所述掺杂区形成刻蚀停止层；
在所述单晶半导体晶片的所述第一面上形成外延半导体层；以及
在所述第二面处相对于所述刻蚀停止层选择性地刻蚀所述单晶半导体晶片的材料。
12.根据权利要求11所述的方法，进一步包括：
在形成所述外延半导体层之后研磨所述单晶半导体晶片的所述第二面。
13.根据权利要求1至12中任一项所述的方法，进一步包括：
通过在所述单晶半导体晶片的所述第一面处移除半导体材料来减少所述单晶半导体晶片的厚度。
14.一种用于制造复合晶片的方法，包括：
提供包括石墨芯和封装所述石墨芯的保护结构的载体晶片；以及
使单晶半导体晶片接合到所述载体晶片。
15.根据权利要求14所述的方法，其中提供载体晶片包括：
提供多晶半导体晶片；
在所述多晶半导体晶片中形成凹陷；
在所述多晶半导体晶片的所述凹陷中沉积包括碳粉和沥青中的至少一个的成型组合物；以及
使沉积的成型组合物退火以形成所述石墨芯。
16.根据权利要求14或15所述的方法，进一步包括：
在所述石墨芯上形成保护层。
17.一种用于制造复合晶片的方法，包括：
提供包括第一面以及被布置为与所述第一面相对的第二面的单晶半导体晶片；
将气体离子注入到所述单晶半导体晶片的所述第一面中以在所述单晶半导体晶片中的预先限定的深度处形成层离层；
将包括碳粉和沥青中的至少一个的成型组合物沉积在所述单晶半导体基板的所述第一面上；以及
使所述单晶半导体晶片和所述成型组合物经历至少一个热处理以形成附着到所述半导体晶片的所述第一面的石墨载体并且使所述单晶半导体晶片沿所述层离层分裂。
18.根据权利要求17所述的方法，其中使用不超过150 keV的注入能量将所述气体离子注入到所述单晶半导体晶片的所述第一面中。
19.根据权利要求17或18所述的方法，其中所述单晶半导体晶片的分裂导致保持附着到所述石墨载体的单晶半导体层的形成，所述单晶半导体层包括暴露面，所述方法进一步包括：
在所述单晶半导体层的暴露面上形成外延半导体层。
20.一种复合晶片，包括：
载体基板，包括石墨芯，以及
附着到载体基板的单晶半导体基板，选自碳化硅和硅。
21.根据权利要求20所述的复合晶片，其中所述载体基板包括乱层或无定形石墨。
22.根据权利要求20或21所述的复合晶片，其中所述载体基板包括横向围绕所述石墨芯的半导体边结构。
23.根据权利要求20至22中任一项所述的复合晶片，其中所述载体基板包括具有凹陷的半导体晶片，其中所述石墨芯设置在所述凹陷中。
24.一种复合晶片，包括：
载体基板，包括石墨芯和封装所述石墨芯的保护结构；以及
单晶半导体层，附着到所述载体基板。
25.根据权利要求24所述的复合晶片，其中所述石墨芯包括乱层或无定形石墨。
26.一种用于制造复合晶片的方法，包括：
提供包括石墨层的载体晶片；
提供包括第一面和第二面的单晶半导体晶片；
在所述半导体晶片的所述第一面和所述载体晶片的所述石墨层中的至少一个上形成接合层，所述接合层包括选自由金属、金属碳化物、金属硅化物、碳粉、沥青、石墨、氧化铝玻璃、氧化硅玻璃、以及氧化铝和氧化硅玻璃的混合物构成的组的材料；
通过所述接合层使所述单晶半导体晶片与所述载体晶片的所述石墨层连结；以及
使所述载体晶片、所述单晶半导体晶片和所述接合层经历热处理以形成所述载体晶片和所述单晶半导体晶片之间的导电接合。
27.根据权利要求26所述的方法，其中所述单晶半导体晶片包括宽带隙半导体材料。
28.根据权利要求26或27所述的方法，其中所述宽带隙材料选自由SiC、GaN、GaAs、它们的衍生物以及它们的组合构成的组。
29.根据权利要求26至28中任一项所述的方法，其中所述金属包括能够形成金属碳化物和金属硅化物中的至少一个的金属。
30.根据权利要求26至29中任一项所述的方法，其中所述金属选自由Mo、Ta、Nb、V、Ti、W、Ni和Cr构成的组。
31.根据权利要求26至30中任一项所述的方法，进一步包括：
在所述单晶半导体晶片的所述第二面上形成外延层。
32.根据权利要求31所述的方法，其中所述单晶半导体晶片包括第一半导体材料并且所述外延层包括不同于所述第一半导体材料的第二半导体材料。
33.根据权利要求31或32所述的方法，进一步包括：
将所述载体晶片的所述石墨层的热膨胀系数调节到所述外延层的热膨胀系数。
34.根据权利要求26至33中任一项所述的方法，进一步包括：
将所述载体晶片的所述石墨层的热膨胀系数调节到所述单晶半导体晶片的热膨胀系数。
35.根据权利要求26至34中任一项所述的方法，进一步包括：
形成封装所述石墨层的保护结构。
36.根据权利要求35所述的方法，其中形成所述保护结构包括：形成封装所述石墨层的金属层，以及使所述石墨层和所述金属层经历热处理以形成金属碳化物层。
37.根据权利要求35或36所述的方法，其中所述保护结构包括玻璃状碳、热解沉积碳、金属碳化物、金属氮化物、三元金属碳化物、三元金属氮化物、碳化硅以及它们的组合中的至少一个。
38.根据权利要求26至37中任一项所述的方法，其中提供所述载体晶片包括：
提供半导体晶片；
在所述半导体晶片中形成凹陷；
在所述半导体晶片的所述凹陷中沉积包括碳粉和沥青中的至少一个的成型组合物；以及
使沉积的成型组合物退火以形成所述石墨层。
39.根据权利要求26至38中任一项所述的方法，其中提供所述载体晶片包括：
提供半导体晶片；
在所述半导体晶片中形成凹陷；以及
使用接合层在所述半导体晶片的所述凹陷中接合预先形成的石墨晶片。
40.根据权利要求26至39中任一项所述的方法，其中包括所述石墨层的所述载体晶片包括以下之一：包括石墨层的载体基板，包括石墨芯的载体基板，和基本上由石墨构成的石墨载体。
41.一种用于制造复合晶片的方法，包括：
提供第一基板；
提供包括石墨层的第二基板；
在所述第一基板和所述第二基板的所述石墨层中的至少一个上形成包括中间相碳、沥青以及它们的混合物中的至少一个的碳层；
通过碳层使所述第一基板与所述第二基板连结；以及
使所述碳层、所述第一基板和所述第二基板经历热处理以形成所述第一基板和所述第二基板之间的稳定接合。
42.根据权利要求41所述的方法，其中所述第一基板是包括宽带隙半导体材料的单晶半导体晶片，所述宽带隙半导体材料选自由SiC、GaN、GaAs、它们的衍生物和它们的组合构成的组。
43.根据权利要求41或42所述的方法，其中所述热处理包括热解所述碳层。
44.根据权利要求41至43中任一项所述的方法，进一步包括：
调整所述碳层的热膨胀系数。
45.一种用于制造复合晶片的方法，包括：
提供包括石墨层的载体晶片；
提供包括第一面和与所述第一面相对的第二面的单晶半导体晶片；
在所述单晶半导体晶片的所述第一面上或所述第一面处形成至少一个结构，所述结构选自由金属化层和掺杂区构成的组；以及
使所述单晶半导体晶片在其第一面处与所述载体晶片的石墨层接合。
46.根据权利要求45所述的方法，其中所述单晶半导体晶片包括选自由SiC、GaN、GaAs、它们的衍生物和它们的组合构成的组的宽带隙半导体材料。
47.根据权利要求45或46所述的方法，其中所述金属化层包括选自由Mo、Ta、Nb、V、Ti、W、Ni和Cr构成的组的金属。
48.根据权利要求45至47中任一项所述的方法，进一步包括：
形成封装所述石墨层的保护结构，所述保护结构包括玻璃状碳、热解沉积碳、金属碳化物、金属氮化物、三元金属碳化物、三元金属氮化物、碳化硅以及它们的组合中的至少一个。
49.根据权利要求45至48中任一项所述的方法，进一步包括：
将掺杂剂注入到所述单晶半导体晶片的所述第一面中以形成至少一个掺杂区。
50.根据权利要求45至49中任一项所述的方法，进一步包括：
通过在所述单晶半导体晶片的所述第二面处移除半导体材料来减少所述单晶半导体晶片的厚度。
51.根据权利要求45至50中任一项所述的方法，进一步包括：
将气体离子注入到所述单晶半导体晶片的所述第一面中以在所述单晶半导体晶片中的预先限定的深度处形成层离层；以及
使所述单晶半导体晶片经历热处理以使所述单晶半导体晶片沿所述层离层分裂。
52.根据权利要求51的方法，其中所述单晶半导体晶片的分裂导致保持附着到所述载体晶片的单晶半导体层的形成，所述单晶半导体层包括暴露面，所述方法进一步包括：
在所述单晶半导体层的所述暴露面上形成外延半导体层。
CN201110295462.7A 2010-09-30 2011-09-30 具有石墨芯的复合晶片及其制造方法 Active CN102446706B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201510782054.2A CN105428213B (zh) 2010-09-30 2011-09-30 具有石墨芯的复合晶片及其制造方法

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US12/894344 2010-09-30
US12/894,344 US8404562B2 (en) 2010-09-30 2010-09-30 Method for manufacturing a composite wafer having a graphite core, and composite wafer having a graphite core
US13/206,029 US8822306B2 (en) 2010-09-30 2011-08-09 Method for manufacturing a composite wafer having a graphite core, and composite wafer having a graphite core
US13/206029 2011-08-09

Related Child Applications (1)

Application Number Title Priority Date Filing Date
CN201510782054.2A Division CN105428213B (zh) 2010-09-30 2011-09-30 具有石墨芯的复合晶片及其制造方法

Publications (2)

Publication Number Publication Date
CN102446706A true CN102446706A (zh) 2012-05-09
CN102446706B CN102446706B (zh) 2015-12-16

Family

ID=45890167

Family Applications (2)

Application Number Title Priority Date Filing Date
CN201510782054.2A Active CN105428213B (zh) 2010-09-30 2011-09-30 具有石墨芯的复合晶片及其制造方法
CN201110295462.7A Active CN102446706B (zh) 2010-09-30 2011-09-30 具有石墨芯的复合晶片及其制造方法

Family Applications Before (1)

Application Number Title Priority Date Filing Date
CN201510782054.2A Active CN105428213B (zh) 2010-09-30 2011-09-30 具有石墨芯的复合晶片及其制造方法

Country Status (3)

Country Link
US (3) US8822306B2 (zh)
CN (2) CN105428213B (zh)
DE (1) DE102011054035B4 (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103985676A (zh) * 2013-02-12 2014-08-13 英飞凌科技股份有限公司 复合晶片及其制造方法
CN106449507A (zh) * 2015-07-31 2017-02-22 英飞凌科技股份有限公司 用于形成半导体器件的方法以及半导体器件
CN108511384A (zh) * 2018-04-17 2018-09-07 广东工业大学 临时键合/解键合的材料及其制备方法和应用

Families Citing this family (37)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101807777B1 (ko) * 2010-03-31 2017-12-11 소이텍 본딩된 반도체 구조들 및 이를 형성하는 방법
US8822306B2 (en) * 2010-09-30 2014-09-02 Infineon Technologies Ag Method for manufacturing a composite wafer having a graphite core, and composite wafer having a graphite core
US8404562B2 (en) * 2010-09-30 2013-03-26 Infineon Technologies Ag Method for manufacturing a composite wafer having a graphite core, and composite wafer having a graphite core
US8883612B2 (en) * 2011-09-12 2014-11-11 Infineon Technologies Austria Ag Method for manufacturing a semiconductor device
US10543662B2 (en) 2012-02-08 2020-01-28 Corning Incorporated Device modified substrate article and methods for making
TWI617437B (zh) 2012-12-13 2018-03-11 康寧公司 促進控制薄片與載體間接合之處理
US9340443B2 (en) 2012-12-13 2016-05-17 Corning Incorporated Bulk annealing of glass sheets
US10086584B2 (en) 2012-12-13 2018-10-02 Corning Incorporated Glass articles and methods for controlled bonding of glass sheets with carriers
US10014177B2 (en) 2012-12-13 2018-07-03 Corning Incorporated Methods for processing electronic devices
US9082692B2 (en) 2013-01-02 2015-07-14 Micron Technology, Inc. Engineered substrate assemblies with epitaxial templates and related systems, methods, and devices
US9875935B2 (en) 2013-03-08 2018-01-23 Infineon Technologies Austria Ag Semiconductor device and method for producing the same
US11721547B2 (en) * 2013-03-14 2023-08-08 Infineon Technologies Ag Method for manufacturing a silicon carbide substrate for an electrical silicon carbide device, a silicon carbide substrate and an electrical silicon carbide device
US9548247B2 (en) 2013-07-22 2017-01-17 Infineon Technologies Austria Ag Methods for producing semiconductor devices
US10510576B2 (en) 2013-10-14 2019-12-17 Corning Incorporated Carrier-bonding methods and articles for semiconductor and interposer processing
US9219049B2 (en) 2013-12-13 2015-12-22 Infineon Technologies Ag Compound structure and method for forming a compound structure
WO2015113020A1 (en) * 2014-01-27 2015-07-30 Corning Incorporated Articles and methods for controlled bonding of polymer surfaces with carriers
WO2015112958A1 (en) 2014-01-27 2015-07-30 Corning Incorporated Articles and methods for controlled bonding of thin sheets with carriers
SG11201608442TA (en) 2014-04-09 2016-11-29 Corning Inc Device modified substrate article and methods for making
WO2016071064A1 (en) 2014-11-07 2016-05-12 Abb Technology Ag Semiconductor device manufacturing method using a sealing layer for sealing of a gap between two wafers bonded to each other
DE102015103323A1 (de) * 2015-03-06 2016-09-08 Infineon Technologies Austria Ag Verfahren zum Herstellen von Halbleitervorrichtungen durch Bonden einer Halbleiterscheibe auf ein Basissubstrat, zusammengesetzter Wafer und Halbleitervorrichtung
WO2016142239A1 (en) * 2015-03-11 2016-09-15 Nv Bekaert Sa Carrier for temporary bonded wafers
WO2016187186A1 (en) 2015-05-19 2016-11-24 Corning Incorporated Articles and methods for bonding sheets with carriers
US11905201B2 (en) 2015-06-26 2024-02-20 Corning Incorporated Methods and articles including a sheet and a carrier
JP6590322B2 (ja) * 2015-07-16 2019-10-16 パナソニックＩｐマネジメント株式会社 グラファイトとシリコンとの結合体及びその製造方法
US10049914B2 (en) * 2015-11-20 2018-08-14 Infineon Technologies Ag Method for thinning substrates
DE102016105610B4 (de) 2016-03-24 2020-10-08 Infineon Technologies Ag Halbleiterbauelement mit einer Graphenschicht und ein Verfahren zu dessen Herstellung
US20180033609A1 (en) * 2016-07-28 2018-02-01 QMAT, Inc. Removal of non-cleaved/non-transferred material from donor substrate
US20180019169A1 (en) * 2016-07-12 2018-01-18 QMAT, Inc. Backing substrate stabilizing donor substrate for implant or reclamation
FR3055064B1 (fr) 2016-08-11 2018-10-05 Commissariat A L'energie Atomique Et Aux Energies Alternatives Procede de fabrication d'une couche epitaxiee sur une plaque de croissance
DE102016114949B4 (de) 2016-08-11 2023-08-24 Infineon Technologies Ag Verfahren zur Herstellung eines Halbleiterbauelements
TW201825623A (zh) 2016-08-30 2018-07-16 美商康寧公司 用於片材接合的矽氧烷電漿聚合物
TWI821867B (zh) 2016-08-31 2023-11-11 美商康寧公司 具以可控制式黏結的薄片之製品及製作其之方法
WO2019118660A1 (en) 2017-12-15 2019-06-20 Corning Incorporated Method for treating a substrate and method for making articles comprising bonded sheets
US10643860B2 (en) 2018-03-26 2020-05-05 Infineon Technologies Ag Methods of thinning and structuring semiconductor wafers by electrical discharge machining
US10967450B2 (en) 2018-05-04 2021-04-06 Infineon Technologies Ag Slicing SiC material by wire electrical discharge machining
DE102018132447B4 (de) 2018-12-17 2022-10-13 Infineon Technologies Ag Halbleitervorrichtung und Verfahren zum Herstellen einer Halbleitervorrichtung
US11626371B2 (en) * 2020-12-28 2023-04-11 Infineon Technologies Ag Semiconductor structure with one or more support structures

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0553854A2 (en) * 1992-01-31 1993-08-04 Canon Kabushiki Kaisha Semiconductor wafer, and process for production thereof
EP0606522A2 (en) * 1993-01-12 1994-07-20 Mitsubishi Denki Kabushiki Kaisha Semiconductor device and methods for producing and mounting the semiconductor device
US5603779A (en) * 1995-05-17 1997-02-18 Harris Corporation Bonded wafer and method of fabrication thereof
US6589333B1 (en) * 1999-09-17 2003-07-08 Max-Planck-Gesellschaft Zur Foerderung Der Wissenschaften E.V. Method for the manufacture of a substrate, substrate manufactured in accordance with this method, carrier wafer and diamond jewel
WO2006058984A1 (fr) * 2004-11-30 2006-06-08 Commissariat A L'energie Atomique Support semi-conducteur rectangulaire pour la microelectronique et procede de realisation d’un tel support
CN1894795A (zh) * 2003-04-02 2007-01-10 株式会社Sumco 贴合半导体衬底及其制造方法
CN101295758A (zh) * 2007-04-29 2008-10-29 晶能光电（江西）有限公司 含有碳基衬底的铟镓铝氮发光器件以及其制造方法

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4534951A (en) 1981-11-17 1985-08-13 Union Carbide Corporation Manufacture of high quality graphite electrodes using calcined anthracite coal as raw material
US4963414A (en) * 1989-06-12 1990-10-16 General Electric Company Low thermal expansion, heat sinking substrate for electronic surface mount applications
JP3242452B2 (ja) * 1992-06-19 2001-12-25 三菱電機株式会社 薄膜太陽電池の製造方法
US6162705A (en) * 1997-05-12 2000-12-19 Silicon Genesis Corporation Controlled cleavage process and resulting device using beta annealing
US6353528B1 (en) * 1998-05-22 2002-03-05 Kyocera Corporation Solid activated carbon, process for manufacturing the same and electric double layer capacitor using the same
DE10043587B4 (de) 1999-09-17 2006-03-30 MAX-PLANCK-Gesellschaft zur Förderung der Wissenschaften e.V. Verfahren zur Herstellung eines Substrats, nach diesem Verfahren hergestelltes Substrat
FR2817395B1 (fr) * 2000-11-27 2003-10-31 Soitec Silicon On Insulator Procede de fabrication d'un substrat notamment pour l'optique, l'electronique ou l'optoelectronique et substrat obtenu par ce procede
US6562127B1 (en) * 2002-01-16 2003-05-13 The United States Of America As Represented By The Secretary Of The Navy Method of making mosaic array of thin semiconductor material of large substrates
US6995430B2 (en) * 2002-06-07 2006-02-07 Amberwave Systems Corporation Strained-semiconductor-on-insulator device structures
JP2004063730A (ja) 2002-07-29 2004-02-26 Shin Etsu Handotai Co Ltd Ｓｏｉウェーハの製造方法
FR2852974A1 (fr) * 2003-03-31 2004-10-01 Soitec Silicon On Insulator Procede de fabrication de cristaux monocristallins
DE10318283A1 (de) 2003-04-22 2004-11-25 Forschungszentrum Jülich GmbH Verfahren zur Herstellung einer verspannten Schicht auf einem Substrat und Schichtstruktur
US20060284167A1 (en) * 2005-06-17 2006-12-21 Godfrey Augustine Multilayered substrate obtained via wafer bonding for power applications
JP5168788B2 (ja) * 2006-01-23 2013-03-27 信越半導体株式会社 Ｓｏｉウエーハの製造方法
JP2008294110A (ja) * 2007-05-23 2008-12-04 Nippon Telegr & Teleph Corp <Ntt> 電子デバイス用基板およびその製造方法
JP5097172B2 (ja) * 2009-06-23 2012-12-12 株式会社沖データ グラフェン層の剥離方法、グラフェンウエハの製造方法、及び、グラフェン素子の製造方法
CN101872718B (zh) * 2010-05-31 2012-09-12 中国电子科技集团公司第十三研究所 石墨烯晶片的制备方法
US8822306B2 (en) * 2010-09-30 2014-09-02 Infineon Technologies Ag Method for manufacturing a composite wafer having a graphite core, and composite wafer having a graphite core

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0553854A2 (en) * 1992-01-31 1993-08-04 Canon Kabushiki Kaisha Semiconductor wafer, and process for production thereof
EP0606522A2 (en) * 1993-01-12 1994-07-20 Mitsubishi Denki Kabushiki Kaisha Semiconductor device and methods for producing and mounting the semiconductor device
US5770468A (en) * 1993-01-12 1998-06-23 Mitsubishi Denki Kabushiki Kaisha Process for mounting a semiconductor chip to a chip carrier by exposing a solder layer to a reducing atmosphere
US5603779A (en) * 1995-05-17 1997-02-18 Harris Corporation Bonded wafer and method of fabrication thereof
US5744852A (en) * 1995-05-17 1998-04-28 Harris Corporation Bonded wafer
US6589333B1 (en) * 1999-09-17 2003-07-08 Max-Planck-Gesellschaft Zur Foerderung Der Wissenschaften E.V. Method for the manufacture of a substrate, substrate manufactured in accordance with this method, carrier wafer and diamond jewel
CN1894795A (zh) * 2003-04-02 2007-01-10 株式会社Sumco 贴合半导体衬底及其制造方法
WO2006058984A1 (fr) * 2004-11-30 2006-06-08 Commissariat A L'energie Atomique Support semi-conducteur rectangulaire pour la microelectronique et procede de realisation d’un tel support
CN101295758A (zh) * 2007-04-29 2008-10-29 晶能光电（江西）有限公司 含有碳基衬底的铟镓铝氮发光器件以及其制造方法

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103985676A (zh) * 2013-02-12 2014-08-13 英飞凌科技股份有限公司 复合晶片及其制造方法
CN103985676B (zh) * 2013-02-12 2017-04-12 英飞凌科技股份有限公司 复合晶片及其制造方法
CN107017152A (zh) * 2013-02-12 2017-08-04 英飞凌科技股份有限公司 复合晶片及其制造方法
CN107017152B (zh) * 2013-02-12 2020-06-09 英飞凌科技股份有限公司 复合晶片及其制造方法
CN106449507A (zh) * 2015-07-31 2017-02-22 英飞凌科技股份有限公司 用于形成半导体器件的方法以及半导体器件
CN106449507B (zh) * 2015-07-31 2020-01-14 英飞凌科技股份有限公司 用于形成半导体器件的方法以及半导体器件
CN108511384A (zh) * 2018-04-17 2018-09-07 广东工业大学 临时键合/解键合的材料及其制备方法和应用

Also Published As

Publication number Publication date
US20160086844A1 (en) 2016-03-24
DE102011054035A1 (de) 2012-04-19
US20140335676A1 (en) 2014-11-13
CN105428213B (zh) 2019-12-17
US8822306B2 (en) 2014-09-02
CN102446706B (zh) 2015-12-16
CN105428213A (zh) 2016-03-23
US20120083098A1 (en) 2012-04-05
US9224633B2 (en) 2015-12-29
US9576844B2 (en) 2017-02-21
DE102011054035B4 (de) 2020-08-20

Similar Documents

Publication Publication Date Title
CN102446706B (zh) 具有石墨芯的复合晶片及其制造方法
US10134848B2 (en) Semiconductor device having a graphene layer, and method of manufacturing thereof
CN109804456B (zh) 集成有工程化衬底的电子功率器件
KR102645364B1 (ko) 전력 디바이스를 위한 질화 갈륨 에피택셜 구조
US7023010B2 (en) Si/C superlattice useful for semiconductor devices
US10002981B2 (en) Multi-junction solar cells
US9252045B2 (en) Method for manufacturing a composite wafer having a graphite core
US9219049B2 (en) Compound structure and method for forming a compound structure
TW201041164A (en) Photovoltaic cell
CN111512415B (zh) 用于工程化衬底上的集成式器件的系统和方法
US20140038329A1 (en) Epitaxial growth on thin lamina
JP2008004807A (ja) ヘテロ接合バイポーラトランジスタ
KR20130091871A (ko) 실리콘 기판상에 ⅲ-질화계 에피층을 성장하는 방법 및 그 반도체 기판
Thomas et al. Fabrication and characterization of InGaP/GaAs heterojunction bipolar transistors on GOI substrates
JP7382804B2 (ja) 半導体装置、半導体装置の製造方法、及び、電界効果型トランジスタ
KR20240052943A (ko) 전력 디바이스를 위한 질화 갈륨 에피택셜 구조
FR2987168A1 (fr) Procede de fabrication d&#39;une tranche composite ayant un noyau de graphite, et tranche composite ayant un noyau de graphite

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
ASS Succession or assignment of patent right

Owner name: INFINEON TECHNOLOGIES AG

Free format text: FORMER OWNER: INFINEON TECHNOLOGIES AUSTRIA

Effective date: 20130227

C41 Transfer of patent application or patent right or utility model
TA01 Transfer of patent application right

Effective date of registration: 20130227

Address after: Munich, Germany

Applicant after: Infineon Technologies AG

Address before: Villach

Applicant before: Infineon Technologies Austria

C14 Grant of patent or utility model
GR01 Patent grant