FR2987168A1 - Procede de fabrication d'une tranche composite ayant un noyau de graphite, et tranche composite ayant un noyau de graphite - Google Patents

Procede de fabrication d'une tranche composite ayant un noyau de graphite, et tranche composite ayant un noyau de graphite Download PDF

Info

Publication number
FR2987168A1
FR2987168A1 FR1300612A FR1300612A FR2987168A1 FR 2987168 A1 FR2987168 A1 FR 2987168A1 FR 1300612 A FR1300612 A FR 1300612A FR 1300612 A FR1300612 A FR 1300612A FR 2987168 A1 FR2987168 A1 FR 2987168A1
Authority
FR
France
Prior art keywords
layer
wafer
graphite
semiconductor wafer
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
FR1300612A
Other languages
English (en)
Other versions
FR2987168B1 (fr
Inventor
Rudolf Berger
Hermann Gruber
Wolfgang Lehnert
Guenther Ruhl
Raimund Foerg
Anton Mauder
Hans Joachim Schulze
Karsten Kellermann
Michael Sommer
Christian Rottmair
Roland Rupp
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from US13/206,029 external-priority patent/US8822306B2/en
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Priority to FR1300612A priority Critical patent/FR2987168B1/fr
Publication of FR2987168A1 publication Critical patent/FR2987168A1/fr
Application granted granted Critical
Publication of FR2987168B1 publication Critical patent/FR2987168B1/fr
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H01L21/76254—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques with separation/delamination along an ion implanted layer, e.g. Smart-cut, Unibond
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002—Preparing wafers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Recrystallisation Techniques (AREA)

Abstract

Procédé de fabrication d'une tranche (13) composite, caractérisé en ce qu'on se procure une tranche de support comprenant une couche de graphite, on se procure une tranche (10) semiconductrice monocristalline ayant une première face (11) et une deuxième face (12) ; et on forme une couche de liaison sur au moins l'une de la première face (11) de la tranche semiconductrice et de la couche de graphite de la tranche de support.

Description

Procédé de fabrication d'une tranche composite ayant un noyau de graphite, et tranche composite ayant un noyau de graphite DOMAINE DE L'INVENTION Les modes de réalisation exposés dans le présent mémoire se rapportent à des tranches composites ayant un noyau ou couche de graphite et à -des modes de réalisation de procédés de fabrication de tranches composites ayant un support en graphite. Certains modes de réalisation se rapportent à des tranches composites ayant un noyau, une couche en graphite et une couche semiconductrice monocristalline. D'autres modes de réalisation visent des procédés de fabrication d'une pluralité de dispositifs à semiconducteur.
ARRIERE -PLAN Les tranches semiconductrices, telles que des tranches de silicium, qui ont des épaisseurs différentes qui sont suffisamment stables mécaniquement pour une manipulation, sont utilisées pour fabriquer des dispositifs à semiconducteur et des circuits intégrés. Dans la plupart des cas, on a besoin de tranches relativement épaisses, principalement pour des raisons mécaniques, pendant la fabrication, mais non pour les dispositifs finaux.
Pour de nombreuses applications, par exemple pour des composants électroniques, tels que des circuits CMOS à commutation rapide, un couplage électrique parasite des dispositifs individuels du circuit au grand volume semiconducteur de la tranche peut se traduire par un couplage intempestif entre des dispositifs individuels et peut limiter la vitesse de commutation. C'est pourquoi on emploie souvent des tranches silicium sur isolant (SOI). Des tranches de ce genre comprennent une couche d'oxyde enterrée, qui isole électriquement la couche de silicium utilisée pour former les dispositifs du substrat semiconducteur restant. Mais les tranches SOI sont relativement coûteuses. D'autre part, des tranches semiconductrices monocristallines minces sont souhaitées dans de nombreuses applications, telles que les dispositifs ou cartes à puces ou des dispositifs dans lesquels le trajet du courant va de la surface supérieure à la surface inférieure. Pour des tranches minces de ce genre, on a besoin de supports supplémentaires pour des raisons mécaniques pendant le traitement. Bien que les supports supplémentaires améliorent la stabilité mécanique, cela entraîne des coûts supplémentaires. En outre, les supports tolèrent souvent des conditions de traitement seulement modérées auxquelles les tranches semiconductrices sont soumises et en limitent donc l'application. C'est ainsi, par exemple, que des supports, tels que des supports en verre collés à des tranches semiconductrices, sont souvent limités à des températures plus basses que 350°C en raison de la stabilité thermique limitée de la colle. Les supports en verre ont aussi tendance à se briser, de sorte qu'il faut faire attention pendant des opérations à basse pression et sous vide. En revanche, un système coûteux à support de SOI peut résister à des températures hautes, mais sa fabrication, en particulier les opérations de liaison de tranches traitées en tout ou partie, est difficile technologiquement.
RESUME La présente invention a pour objet un procédé de fabrication d'une tranche composite, caractérisé en ce qu'on se procure une tranche de support comprenant une couche de graphite ; on se procure une tranche semiconductrice monocristalline ayant une première face et une deuxième face ; on forme une couche de liaison sur au moins l'une de la première face de la tranche semiconductrice et de la couche de graphite de la tranche de support, la couche de liaison comprenant une matière choisie dans le groupe consistant en un métal, en un carbure métallique, en un silicium métallique, en de la poudre de carbone, en de la poix, en du graphite, en du verre à l'alumine, en du verre à la silice et en un mélange de verre à l'alumine et à la silice ; on réunit la tranche semiconductrice monocristalline à la couche de graphite de la tranche de support par la couche de liaison ; et on soumet la tranche de support, la tranche semiconductrice monocristalline et la couche de liaison à un traitement thermique pour former une liaison conductrice de l'électricité entre la tranche de support et la tranche semiconductrice monocristalline. L'invention a aussi pour objet un procédé de fabrication d'une tranche composite, caractérisé en ce qu'on se procure un premier substrat ; on se procure un deuxième substrat comprenant une couche de graphite ; on forme une couche de carbone comprenant au moins l'un d'un carbone mésophase, de la poix et de leurs mélanges sur au moins l'un du premier substrat et de la couche de graphite du deuxième substrat ; on réunit le premier substrat au deuxième substrat par la couche de carbone ; et on soumet la couche de carbone, le premier substrat et le deuxième substrat à un traitement thermique pour former une liaison stable entre le premier substrat et le deuxième substrat. L'invention a aussi pour objet un procédé de fabrication d'une tranche composite, caractérisé en ce qu'on se procure une tranche de support comprenant une couche de graphite ; on se procure une tranche semiconductrice monocristalline comprenant un premier côté et un deuxième côté opposé au premier côté ; on forme au moins une structure sur ou au premier côté de la tranche semiconductrice monocristalline, la structure étant choisie dans le groupe consistant en une couche de métallisation et en une région de dopage ; et on lie la tranche semiconductrice monocristalline sur son premier côté à la couche de graphite de la tranche de support.
Suivant un ou plusieurs modes de réalisation, la tranche de support ayant la couche de graphite ou le deuxième substrat ayant la couche de graphite comprend l'un d'un substrat de support ayant une couche de graphite, d'un substrat de support ayant un noyau de graphite et d'un substrat de graphite consistant essentiellement en graphite. Suivant un ou plusieurs modes de réalisation, le graphite peut être l'un d'un graphite turbostratique, d'un graphite pyrolytique, d'un graphite à compression 25 isostatique et de leurs mélanges. Suivant un ou plusieurs modes de réalisation, il est prévu un procédé de fabrication d'une tranche composite. Le procédé comprend se procurer une tranche semiconductrice monocristalline ayant une première face 30 et une deuxième face disposée à l'opposée de la première face, déposer une composition de moulage comprenant au moins l'un d'une poudre de carbone et de la poix sur la deuxième face de la tranche semiconductrice et recuire la composition de moulage déposée pour former un support de graphite relié à la tranche semiconductrice. Suivant un mode de réalisation, la composition de moulage comprend en plus ou en variante des hydrocarbures, tels que des hydrocarbures aromatiques formant une composition en polymère analogue à une pâte ou susceptible de s'écouler. Suivant un ou plusieurs modes de réalisation, il est prévu un procédé de fabrication d'une tranche composite. Le procédé comprend se procurer une tranche de support ayant un noyau de graphite et une structure de protection encapsulant le noyau de graphite ; et relier un substrat semiconducteur monocristallin à la tranche de support. Suivant un ou plusieurs modes de réalisation, la structure de protection comprend une matière barrière qui a des propriétés faisant barrière à la diffusion de l'oxygène et/ou à la diffusion de l'hydrogène suffisantes pour empêcher de l'oxygène et/ou de l'hydrogène de diffuser pendant un traitement dans des atmosphères contenant de l'oxygène. La structure de protection peut être une couche de silicium par exemple. La structure de protection peut être différente à l'emplacement de la liaison de celle aux parties restantes de la tranche de support. C'est ainsi par exemple que la structure de protection peut être amincie et enlevée ou remplacée en partie par un autre matériau.
Suivant un ou plusieurs modes de réalisation, il est prévu un procédé de fabrication d'une tranche composite. Le procédé comprend se procurer une tranche semiconductrice monocristalline ayant une première face et une deuxième face disposée à l'opposée de la première face ; implanter des ions gazeux (par exemple des protons) dans la deuxième face de la tranche semiconductrice monocristalline pour former une couche de délamination à une profondeur définie à l'avance dans la tranche semiconductrice monocristalline ; déposer une composition de moulage comprenant au moins l'un d'une poudre de carbone et de la poix sur la deuxième face du substrat semiconducteur monocristalline à des températures relativement basses (par exemple T<400°C ou mieux >100°C) ; et soumettre la tranche semiconductrice monocristalline et la composition de moulage à au moins un traitement thermique pour former un support de graphite relié à la deuxième face de la tranche semiconductrice et séparer la tranche semiconductrice monocristalline le long de la couche de délamination. Suivant un ou plusieurs modes de réalisation, on peut former la couche de délamination par une couche à microbulles ou par une couche microporeuse. Eventuellement, on peut déposer une couche épitaxiale du matériau semiconducteur d'une épaisseur bien définie à la surface du matériau semiconducteur monocristallin. Suivant un ou plusieurs modes de réalisation, il est prévu un procédé de fabrication d'une pluralité de dispositifs à semiconducteur. Le procédé comprend se 20 procurer une tranche composite ayant un support de graphite et une couche semiconductrice monocristalline reliée au support de graphite ; traiter la couche semiconductrice monocristalline pour former une pluralité de dispositifs à semiconducteur ; et découper la couche 25 semiconductrice monocristalline traitée pour former une pluralité de dispositifs à semiconducteurs distincts. Un mode de réalisation comprend en outre l'enlèvement du support de graphite de la couche semiconductrice monocristalline traitée après la découpe. 30 Suivant un mode de réalisation se procurer une tranche composite comprend se procurer un substrat à semiconducteur ayant une première face et une face disposée à l'opposée de la première face ; déposer une composition de moulage ayant au moins l'un d'une poudre de carbone et de la poix sur la deuxième face du substrat semiconducteur ; et recuire la composition de moulage déposée pour former un support de graphite reliée au substrat semiconducteur. Suivant un mode de réalisation le substrat semiconducteur peut être un substrat semiconducteur en polysilicium ou un substrat semiconducteur monocristallin. Suivant un ou plusieurs modes de réalisation, on se procure une tranche composite. La tranche composite comprend un substrat de support ayant un noyau de graphite et un substrat ou une couche semiconducteur monocristallin choisi parmi du carbure de silicium et du silicium relié au substrat de support. Suivant un ou plusieurs modes de réalisation, on se 15 procure une tranche composite. La tranche composite comprend un substrat de support ayant un noyau de graphite et une structure de protection encapsulant le noyau de graphite et une couche ou un substrat semiconducteur monocristallin relié au substrat de 20 support. Suivant un ou plusieurs modes de réalisation, le substrat de support comprend au moins l'un d'un graphite turbostratique, d'un graphite amorphe et d'un graphite à compression isostatique. Suivant un ou plusieurs modes de 25 réalisation, le substrat de support comprend en outre une structure d'arête ou de bord semiconductrice entourant latéralement le noyau de graphite. La structure de bord (structure d'arête) peut faire partie de la structure de protection. Suivant un ou plusieurs modes de réalisation, 30 le substrat de support comprend en outre une tranche semiconductrice ayant une cavité dans laquelle le noyau de graphite est placé. De préférence : - la tranche semiconductrice monocristalline comprend une matière semiconductrice à bande interdite large ; - la matière à bande interdite large est choisie 5 dans le groupe consistant en SiC, GaN, GaAs, leurs dérivés et leurs combinaisons ; - le métal comprend un métal apte à former au moins un carbure métallique et un silicium métallique ; - le métal est choisi dans le groupe consistant en 10 Mo, Ta, Nb, V, Ti, W, Ni et Cr ; - on forme une couche épitaxiale sur le deuxième côté de la tranche semiconductrice monocristalline ; - la tranche semiconductrice monocristalline est constituée d'une première matière semiconductrice et la 15 couche épitaxiale est constituée d'une deuxième matière semiconductrice différente de la première matière semiconductrice ; - on adapte le coefficient de dilatation thermique de la couche de graphite de la tranche de support au 20 coefficient dilatation thermique de la couche épitaxiale ; - on adapte le coefficient de dilatation thermique de la couche de graphite de la tranche de support au coefficient de dilatation thermique de la tranche 25 semiconductrice monocristalline ; - on forme une structure de protection encapsulant la couche de graphite ; - former la structure de protection comprend former une couche métallique encapsulant la couche de graphite 30 et soumettre la couche de graphite et la couche métallique à un traitement thermique pour former une couche de carbure métallique ; - la structure de protection comprend au moins l'un d'un carbone vitreux, d'un carbone déposé par voie pyrolytique, d'un carbure métallique, d'un nitrure métallique, de carbure métallique ternaire, d'un nitrure métallique ternaire, d'un carbure de silicium et de leurs combinaisons ; - se procurer la tranche de support comprend se procurer une tranche semiconductrice, former une cavité dans la tranche semiconductrice, déposer une composition de moulage comprenant au moins l'un d'une poudre de carbone et de poix dans la cavité de la tranche semiconductrice et recuire la composition de moulage déposée pour former la couche de graphite ; - se procurer la tranche de support comprend se procurer une tranche semiconductrice, former une cavité dans la tranche semiconductrice et lier une tranche de graphite préformée dans la cavité de la tranche semiconductrice en utilisant une couche de liaison ; - la tranche de support comprenant la couche de graphite comprend l'un d'un substrat de support comprenant une couche de graphite d'un substrat de support comprenant un noyau de graphite et d'un support de graphite consistant essentiellement en graphite ; - le premier substrat est une tranche semiconductrice monocristalline comprenant une matière semiconductrice à bande interdite large choisie dans le groupe consistant en SiC, en GaN, en GaAs, en leurs dérivés et en leurs combinaisons ; le traitement thermique comprend la pyrolyse de la couche de carbone ; - on ajuste le coefficient de dilatation thermique 30 de la couche de carbone ; - on se procure une tranche de support comprenant une couche de graphite, on se procure une tranche semiconductrice monocristalline comprenant un premier côté et un deuxième côté opposé au premier côté, on forme au moins une structure sur ou au premier côté de la tranche semiconductrice monocristalline, la structure étant choisie dans le groupe consistant en une couche de métallisation et en une région de dopage et on lie la tranche semiconductrice monocristalline sur son premier côté à la couche de graphite de la tranche de support ; - la tranche semiconductrice monocristalline comprend une matière semiconductrice à bande interdite large choisie dans le groupe consistant en SiC, GaN, 10 GaAs, leurs dérivées et leurs combinaisons ; - la couche de métallisation comprend un métal choisi dans le groupe consistant en Mo, Ta, Nb, V, Ti, W, Ni et Cr ; - on forme une structure de protection encapsulant 15 la couche de graphite, la structure de protection comprenant au moins l'un d'un carbone vitreux, d'un carbone déposé par voie pyrolytique, d'un carbure métallique, d'un nitrure métallique, d'un carbure métallique ternaire, d'un nitrure métallique ternaire, 20 d'un carbure de silicium et de leurs combinaisons ; - on implante des agents de dopage dans le premier côté de la tranche semiconductrice monocristalline pour former au moins une région de dopage. De préférence : 25 - on réduit l'épaisseur de la tranche semiconductrice monocristalline en enlevant de la matière semiconductrice à la deuxième face de la tranche semiconductrice monocristalline ; - on implante des ions gazeux dans la première face 30 de la tranche semiconductrice monocristalline pour former une couche de délamination à une profondeur définie à l'avance dans la tranche semiconductrice monocristalline ; et on soumet la tranche semiconductrice monocristalline à une coupure pour couper la tranche semiconductrice monocristalline à une séparation pour séparer la couche semiconductrice monocristalline le long de la couche de délamination ; - la séparation de la tranche semiconductrice 5 monocristalline se traduit par la formation d'une couche semiconductrice monocristalline qui reste reliée à la tranche de support, la couche semiconductrice monocristalline comprenant une face mise à nu, le procédé comprenant en outre la formation d'une couche 10 semiconductrice épitaxiale sur la face mise à nu de la couche semiconductrice monocristalline. DESCRIPTION SUCCINCTE DES DESSINS Les composants des figures ne sont pas nécessairement à l'échelle bien au contraire on met 15 l'accent sur l'illustration des principes de l'invention. En outre, dans les figures de mêmes repères désignent des parties qui se correspondent. Aux dessins : les figures lA à 1J illustrent des opérations d'un 20 procédé de fabrication d'une tranche composite suivant un mode de réalisation ; les figures 2A à2B illustrent des opérations d'un procédé de fabrication d'une tranche composite suivant un mode de réalisation ; 25 la figure 3 illustre des opérations d'un procédé de fabrication d'une tranche composite suivant un mode de réalisation ; la figure 4 illustre un profil d'implantation de protons utilisés pendant la fabrication d'une tranche 30 composite suivant un mode de réalisation ; la figure 5 illustre des opérations d'un procédé de fabrication d'une tranche composite suivant un mode de réalisation ; la figure 6 illustre des opérations d'un procédé de fabrication d'une tranche composite suivant un mode de réalisation ; la figure 7 illustre des opérations d'un procédé de fabrication d'une tranche composite suivant un mode de réalisation ; la figure 8 illustre une variation des opérations illustrée à la figure 7 ; la figure 9 illustre des opérations d'un procédé de fabrication d'une tranche composite suivant un mode de réalisation ; la figure 10 illustre des opérations d'un procédé de fabrication d'une tranche composite suivant un mode de 15 réalisation ; la figure 11 illustre des opérations d'un procédé de fabrication d'une tranche composite suivant un mode de réalisation ; la figure 12 illustre des opérations d'un procédé de 20 fabrication d'une tranche composite suivant un mode de réalisation ; et la figure 13 illustre des opérations d'un procédé de fabrication d'une tranche composite suivant un mode de réalisation. 25 DESCRIPTION DETAILLEE Dans la description détaillée qui va suivre on se reporte aux dessins annexés qui en forment une partie et dans lesquels sont représentés à titre d'illustration des modes de réalisation précis de mise en oeuvre de 30 l'invention. A cet égard, la terminologie directionnelle telle que "haut", "bas", "avant", "arrière", "menant", "à la traîne" etc. est utilisée en se reportant à l'orientation de la ou des figures décrites. Comme des composants de mode de réalisation peuvent être placés dans un certain nombre d'orientations différentes, la terminologie directionnelle est utilisée à des fins d'illustration et n'est limitative en aucune façon. Il va de soi que l'on peut utiliser d'autres modes de réalisation et que l'on peut apporter des changements de structure ou logique sans sortir de la portée de la présente invention. La description détaillée qui va suivre ne doit donc pas être prise dans un sens limitatif. Les modes de réalisation décrits utilisent un langage précis qui ne doit pas être considéré comme limitant la portée de l'invention. Il va de soi que les caractéristiques des divers 15 modes de réalisation donnés à titre d'exemple et exposés dans le présent mémoire peuvent être combinées les unes aux autres sauf mention contraire expresse. C'est ainsi, par exemple, que des caractéristiques illustrées ou décrites comme faisant partie d'un mode de réalisation 20 peuvent être utilisées en conjonction avec des caractéristiques d'autres modes de réalisation pour fournir encore un autre mode de réalisation. L'intention est que la présente description englobe des modifications et variations de ce genre. 25 Le mot "latéral" tel qu'utilisé dans cet exposé vise à décrire une orientation parallèle à la surface principale du substrat semiconducteur. Le mot "vertical" tel qu'utilisé dans cet exposé vise à décrire une orientation qui est perpendiculaire à 30 la surface principale du substrat semiconducteur. Dans cet exposé, une deuxième surface d'un substrat semiconducteur est considérée comme étant formée par la surface inférieure ou la surface du côté arrière, tandis qu'une première surface est considérée comme étant formée par la surface supérieure avant ou principale du substrat semiconducteur. Les expressions "au-dessus" et "en dessous" telles qu'utilisées dans cet exposé décrivent donc un emplacement relatif d'une caractéristique de structure par rapport à une autre caractéristique de structure en considération de cette orientation. Lorsque l'on se rapporte à des dispositifs à semiconducteurs, on entend des dispositifs à au moins deux bornes, un exemple en étant une diode. Des dispositifs à semiconducteur peuvent aussi être des dispositifs à trois bornes, tels que des transistors à effet de champ (FET), des transistors bipolaires à grille isolée (IGBT), des transistors à effet de champ à jonction (JFET), et des thyristors pour en nommer quelques-uns. Les dispositifs à semiconducteur peuvent comprendre aussi plus que trois bornes. Suivant un mode de réalisation, les dispositifs à semiconducteur sont des dispositifs de puissance. Les circuits intégrés englobent une pluralité de dispositifs intégrés.
Les modes de réalisation précis décrits dans le présent exposé appartiennent sans y être limités à des tranches composites ayant un noyau de graphite et en particulier à des tranches composites ayant un noyau de graphite constituées de graphite turbostratique ou amorphe ou à compression isostatique. En se reportant aux figures lA à 1J, on décrit un premier mode de réalisation d'un procédé de fabrication d'une tranche 13 composite. En bref, une tranche 10 semiconductrice monocristalline ayant une première face ou première surface 11 et une deuxième face ou deuxième surface 12 disposée à l'opposé de la première face 11 est prévue. La tranche 10 semiconductrice peut être aussi une tranche en polysilicium. La tranche 13 composite comprend aussi une première face 13A et une deuxième face 13B. La première face 13A est orientée dans les figures vers le sommet, tandis que la deuxième face 13B est orientée vers le fond. Les expressions première face 13A et deuxième face 13B de la tranche 13 composite ne signifient pas nécessairement une surface précise d'une couche donnée, sauf mention contraire expresse, mais, d'une manière générale, décrivent les côtés respectifs de la tranche 13 composite quel que soit le matériau réel ou la couche disposée sur l'une des faces.
La tranche 10 semiconductrice peut être en tout matériau semiconducteur propre à la fabrication de dispositif à semiconducteur. Comme exemple de matériau de ce genre, on peut citer sans limitation des matériaux semiconducteurs élémentaires tels que les siliciums (Si), des matériaux semiconducteurs à composé du groupe IV, tels que du carbure de silicium (SiC) ou du germanure de silicium (SiGe), les matériaux semiconducteurs binaires, ternaires ou quaternaires III-V, tels que l'arséniure de gallium (GaAs), le phosphure de gallium (GaP), le phosphure d'indium (InP), le nitrure de gallium (GaN), le nitrure d'aluminium et de gallium (AlGaN), le phosphure d'indium et de gallium (InGaPa) ou le phosphure arséniure d'indium et de gallium (InGaAsP) et des matériaux semiconducteurs binaires ou ternaires II-VI, tels que tellurure de cadmium (CdTe) et tellurure de mercure et de cadmium (HgCdTe) pour en nommer quelques-uns. Les matériaux semiconducteurs mentionnés ci-dessus sont aussi désignés comme étant des matériaux semiconducteurs à homojonction. Lorsque l'on combine deux matériaux semiconducteurs différents, il se forme un matériau semiconducteur à hétérojonction. Comme exemple de matériau semiconducteur à hétérojonction, on peut citer du matériau semiconducteur à hétérojonction en silicium (SixCl') et en SiGe. Pour des applications de semiconducteurs de puissance, on utilise présentement principalement des matériaux en Si, en SiC et en GaN. Dans l'une des opérations venant ensuite, une composition 35 de moulage comprenant au moins l'un d'une poudre de carbone et de la poix est déposée sur la deuxième face 13b de la tranche 13 composite, qui peut être formée par la deuxième face 12 de la tranche 10 semiconductrice par toute opération appropriée, telle que, par exemple, par moulage par injection, par moulage par compression, par moulage de poudre ou par compression, en utilisant une matrice pour mettre une certaine quantité de la composition 35 de moulage sous une pression donnée sur la deuxième face 12 du substrat 10 semiconducteur ou toute autre opération permettant de recouvrir la deuxième face d'une couche pâteuse ou visqueuse. La deuxième face 13b du composite 13 peut être formée par le matériau semiconducteur mis à nu de la tranche 10 semiconductrice ou peut comprendre une couche ou plusieurs couches recouvrant le matériau semiconducteur. Dans l'une des opérations venant ensuite, on recuit la composition 35 de moulage pour former un support en graphite ou un noyau 36 en graphite relié à la tranche 10 semiconductrice. En variante, un noyau de graphite préformé en graphite turbostratique ou amorphe ou à compression isostatique peut être fixé à la deuxième face 12 sans une couche de liaison. Recuire peut comprendre, suivant un mode de réalisation, recuire dans une première plage de température et ensuite dans une deuxième plage de température qui est différente de la première plage de température. La deuxième plage de température peut englober des températures plus hautes que la première plage de température. C'est ainsi, par exemple, qu'une première plage de température peut aller d'environ la température ambiante à 600°C environ. La deuxième plage de température peut aller par exemple d'environ 500°C à environ 1 000°C ou même plus. La première opération de recuit peut être utilisée pour éliminer des additifs et des adjuvants, tels que des liants, de la composition de moulage. Les adjuvants ou les additifs sont extraits thermiquement de la composition de moulage ou sont décomposés thermiquement en des composés volatils. On peut utiliser la deuxième opération de recuit pour transformer la composition de moulage en un matériau de graphite. Suivant un mode de réalisation, on peut utiliser trois opérations de recuit effectuées à des températures différentes. Suivant un mode de réalisation, on peut combiner les opérations de recuit en une opération unique ayant un profil donné de température. On sélectionne et on configure d'une manière appropriée l'opération de recuit ou les plusieurs opérations de recuit pour former un noyau de graphite constitué principalement de graphite turbostratique ou amorphe ou à compression isostatique. Un graphite de ce genre améliore la stabilité mécanique de la tranche semiconductrice. En outre, le graphite a un coefficient de dilatation thermique semblable à celui de SiC, ce qui fait du graphite un matériau de support très prometteur pour du SiC. Mais le graphite convient aussi pour d'autres matériaux semiconducteurs, tels que le silicium. La tranche 13 composite finale comprend un substrat de support ou une tranche de support et une couche de dispositif qui y est reliée. Le substrat de support est formé au moins par le noyau 36 de graphite et, suivant un mode de réalisation, par la structure 15 de bord ou d'arête monocristalline (dans la suite structure de bord), tandis que la couche du dispositif est formée par la couche 20 semiconductrice monocristalline. Le substrat de support peut comprendre aussi d'autres couches, telles qu'une couche isolante enterrée et au moins une couche de protection pour protéger le noyau de graphite. Suivant un mode de réalisation, la tranche 10 semiconductrice peut être une tranche CZ fabriquée par une opération de Czochralski ou une tranche FZ fabriquée par une opération en zone flottante. A des fins d'illustration seulement, une tranche 10 semiconductrice est une tranche en Si dans ce mode de réalisation. La tranche 10 semiconductrice peut comprendre une couche 14 à grand dopage p formée sur sa première face ou surface 11, comme représentée à la figure 1A. La couche 14 à dopage P forme une couche d'arrêt d'attaque dans l'une des opérations venant ensuite. On peut former une couche 14 à grand dopage p, par exemple, par implantation ou par diffusion à partir d'une couche en BSG (verre au borosilicate) déposée sur la première face 11 de la tranche 10 semiconductrice. En sélectionnant de manière appropriée la durée et la température du stade de diffusion, on peut régler l'épaisseur de la couche 14 à dopage p. Suivant un mode de réalisation, on forme par épitaxie une couche 20 semiconductrice sur la première face 11 de la tranche 10 semiconductrice, comme représentée à la figure 1B. Si une couche 14 très dopée a été formée à l'avance, on dépose la couche 20 semiconductrice sur la couche 14 très dopée. La couche 20 semiconductrice formera ensuite la couche de dispositif, c'est-à-dire le substrat dans lequel les dispositifs à semiconducteur ou circuits à semiconducteur sont intégrés. On peut donc désigner la couche 20 semiconductrice également par couche de dispositif.
Former une couche 20 semiconductrice épitaxiale sur la tranche 10 de semiconducteur permet de régler la concentration de dopage pour satisfaire des besoins précis. Cela facilite aussi une variation de la concentration de dopage au sein de la couche 20 semiconductrice. Suivant un mode de réalisation, une première couche 22 de protection peut être prévue sur la première face 11 de la tranche 10 semiconductrice ou sur une 10 couche 20 semiconductrice, si elle est formée comme représentée à la figure 1B. La première couche 22 de protection peut être une couche de passivation à l'encontre d'une attaque chimique dans l'une des opérations venant ensuite. A cet effet, tout matériau 15 approprié, qui autorise une attaque sélective du matériau de la tranche 10 semiconductrice par rapport à la couche 22 de protection, peut être utilisé. Des exemples en sont le polysilicium, le nitrure de silicium ou l'oxyde de silicium. Un autre exemple est une couche de 20 graphite en CVD, qui peut être formée par pyrolyse en utilisant des hydrocarbures volatils tels qu'un alcane (méthane, éthane, etc.). Un autre exemple est une couche de carbone amorphe, dénommée carbone analogue à du diamant (DLC), qui peut être formée à partir 25 d'hydrocarbures en utilisant une PE-CVD (dépôt chimique en phase vapeur assisté physiquement). La première couche 22 de protection peut être aussi une feuille recouvrant la première face 13a de la tranche 13 composite, c'est-à-dire sur la couche 20 30 semiconductrice. Une feuille est une solution très peu coûteuse et est suffisante lorsque la première couche 22 de protection doit empêcher des débris ou d'autres pollutions d'atteindre la couche 20 semiconductrice pendant une formation ultérieure du support ou du noyau 36 en graphite. Une feuille peut être aussi enlevée. La structure 13 qui s'ensuit formant un état préliminaire de la tranche 13 composite est illustrée à la figure 1B.
Dans une opération ultérieure, telle qu'illustrée à la figure 1C, on enlève du matériau de la tranche 10 semiconductrice sur sa deuxième face 12 pour réduire localement l'épaisseur de la tranche 10 semiconductrice. On peut utiliser par exemple un rodage pour éliminer du matériau jusqu'à une épaisseur donnée. Dans un mode de réalisation, le rodage s'arrête avant que la couche 14 très dopée soit mise à nu. Dans une autre opération, on continue à enlever le matériau semiconducteur en attaquant le matériau semiconducteur de la tranche 10 semiconductrice sélectivement jusqu'à la couche 14 à grand dopage p. On peut utiliser par exemple une attaque chimique en voie humide en utilisant une solution basique. L'attaque s'arrête lorsque la couche 14 à grand dopage p est atteinte, de sorte que cette couche est mise à nu sur la deuxième face 13B de la tranche 13 composite. Suivant un mode de réalisation, on peut effectuer un rodage de manière à ce qu'une structure 15 de bord de la tranche 10 semiconductrice subsiste. La structure 15 de bord forme un anneau de matériau semiconducteur monocristallin d'un seul tenant avec le matériau restant de la tranche 13 composite et supporte mécaniquement la structure de tranche amincie. Pour former la structure 15 de bord, le rodage est effectué seulement dans la section centrale de la tranche 10 semiconductrice pour former une cavité 29 laissant non rodée une petite région périphérique. Mais former une structure 15 de bord est seulement facultatif et n'est pas obligatoire. La figure 1C illustre la structure obtenue de la tranche 13 composite après rodage et la figure 1D après une attaque supplémentaire. La structure 15 de bord ou anneau 15 a une épaisseur dans la direction verticale, c'est-à-dire dans la direction perpendiculaire à la première et à la deuxième surfaces 11 et 12 de la tranche 10 semiconductrice, qui est sensiblement égale à l'épaisseur initiale de la tranche 10 semiconductrice. Typiquement, l'épaisseur initiale de la tranche 10 semiconductrice est d'environ quelques centaines de microns. L'épaisseur visée de la tranche 10 semiconductrice après rodage et attaque est significativement plus petite que l'épaisseur initiale et peut être de l'ordre de quelques dizaines de microns selon l'épaisseur du dispositif traité finalement qui a été choisie, de manière à garantir la capacité souhaitée de blocage du dispositif. Comme la couche 14 à dopage p sera éliminée plus tard dans la plupart des cas, l'épaisseur réelle de la couche 14 à dopage p n'a pas d'importance dans la mesure où elle a une épaisseur suffisante pour servir de manière fiable de couche d'arrêt d'attaque. L'épaisseur finale du dispositif est déterminée par l'épaisseur de la couche 20 semiconductrice ; qui peut être par exemple supérieure ou égale à 140 pm. Cette épaisseur est suffisante pour de nombreuses applications, y compris des dispositifs verticaux à semiconducteurs de puissance ayant une métallisation du côté avant et une métallisation du côté arrière. On utilise la tranche 10 semiconductrice dans le mode de réalisation illustré aux figures lA à 1J comme support "intermédiaire" pour procurer un substrat sur lequel la couche 20 semiconductrice épitaxiale peut être déposée et pour former la tranche 13 composite. En variante, si une couche 20 semiconductrice épitaxiale n'est pas formée, on peut amincir la tranche 10 semiconductrice jusqu'à une épaisseur visée donnée, de manière à ce qu'il reste une "membrane" mince de la tranche 10 semiconductrice. La figure lE montre une section à plus grande 5 échelle d'une tranche 13 composite après attaque pour illustrer les caractéristiques isotropes de l'attaque chimique en voie humide. Pendant l'attaque humide en voie humide, la structure 15 annulaire est attaquée aussi en partie, ce qui donne une attaque latérale comme 10 l'illustre la figure 1E. Mais cela n'est pas grave, puisque l'épaisseur totale du matériau semiconducteur à enlever par l'attaque chimique en voie humide est plutôt petite, de sorte que l'on a besoin d'une attaque brève. D'une manière typique, l'épaisseur du matériau 15 semiconducteur qui reste après un rodage est de l'ordre de quelques um environ, par exemple de 10 pm, de sorte qu'une attaque isotrope éliminera aussi latéralement du matériau dans le même ordre de grandeur. Si on le souhaite, on peut donner à la structure 15 annulaire une 20 épaisseur plus grande pour compenser l'élimination par attaque. Dans une autre opération telle qu'illustrée à la figure 1F, on attaque de manière isotrope la couche 14 très dopée mise à nu dans la cavité 29 et on l'élimine 25 pour mettre à nu une face 24 arrière de la couche 20 semiconductrice. On peut utiliser une attaque chimique en voie humide isotrope pour éliminer la couche 14 très dopée. Après cette opération, on peut effectuer des opérations d'implantation du côté arrière et/ou des 30 opérations de recuit dont on a besoin pour intégrer les dispositifs ou circuits. La couche 14 à dopage P a été utilisée ci-dessus comme couche d'arrêt d'attaque. En variante à cette opération, on peut utiliser d'autres opérations pour définir l'épaisseur finale ou visée de la "couche de dispositif". C'est ainsi, par exemple, que l'on peut utiliser une couche en SiGe comme couche d'arrêt d'attaque, sur laquelle la couche de dispositif est formée. Une autre possibilité réside dans l'utilisation d'une jonction pn comme arrêt d'attaque. C'est ainsi, par exemple, que, si l'on souhaite avoir une couche de dispositif à dopage n, on peut déposer épitaxialement une couche 20 semiconductrice à dopage n sur une tranche 10 semiconductrice à faible dopage p. La jonction pn formée entre la couche 20 semiconductrice à dopage n et le semiconducteur à dopage p est alors polarisée en inverse contre la tranche 10 semiconductrice ou la solution d'attaque et peut donc servir d'arrêt d'attaque une fois que l'attaque a atteint la zone d'appauvrissement de la jonction pn. On élimine finalement le matériau semiconducteur à dopage p qui subsiste par une opération d'attaque isotrope brève. Dans une autre opération, on forme une couche 31 20 intermédiaire dans la cavité 29 et en particulier sur le côté 24 arrière mis à nu d'une couche 20 de substrat semiconductrice. La couche 31 intermédiaire peut être une couche unique ou être une pile de couches. Dans le mode de réalisation illustré, la couche 31 intermédiaire est 25 formée d'une couche 30 isolante et d'une couche 32 adhésive utilisée pour améliorer l'adhérence et le contact avec le matériau en graphite déposé ultérieurement. La couche 30 isolante peut être par exemple une couche 30 d'oxyde thermique ou une couche 30 30 de nitrure d'aluminium. En variante, on peut utiliser une couche conductrice au lieu d'une couche isolante ou on peut même omettre une couche 30 isolante. La couche 32 adhésive peut être par exemple une couche en polysilicium. La structure obtenue est illustrée à la figure 1G. Dans une autre opération, telle qu'illustrée à la figure 1H, on remplit la cavité 29 d'une composition 35 de moulage. La composition 35 de moulage comprend au moins l'un d'une poudre de carbone et d'hydrocarbures à chaîne longue, telle que de la poix. On peut ajouter un liant pour obtenir une masse plastique ou pouvant s'écouler. La composition 35 de moulage remplit la cavité 29 et est déposée par exemple par une opération de moulage par injection. Le moulage par injection est une opération efficace du point de vue du coût pour former des pièces et peut être utilisé ici pour remplir la cavité 29. Une autre opération qui convient consiste à mettre une quantité donnée de la composition 35 de moulage dans la cavité, puis à tasser la composition pour bien remplir la cavité. On désigne parfois cette opération par moulage par compression. La consistance de la composition 35 de moulage est choisie avantageusement, de manière à faciliter le remplissage de la cavité 29. La composition de moulage peut être par exemple une composition souple comprenant du carbone mésophase. On peut décrire du carbone mésophase sans s'y limiter comme un état de la poix dans un état intermédiaire entre une phase solide et une phase liquide. De la poix peut être aussi dans un état mésophase et peut comprendre un mélange ou une mixture complexe d'hydrocarbures, telle que des hydrocarbures aromatiques. Après avoir rempli la cavité 29, on recuit la composition 35 de moulage pour former un support ou un noyau 36 de graphite composé de graphite turbostratique ou amorphe. Recuire peut comprendre un premier stade de recuit pour éliminer le liant ou d'autres additifs et un deuxième stade de recuit normalement à une température plus haute que celle du premier stade de recuit pour fritter le matériau carboné, tel que de la poudre ou des hydrocarbures de haut poids moléculaire inclus dans la composition de moulage. Des plages de températures appropriées pour les stades de recuit ont été mentionnées ci-dessus. Dans un mode de réalisation, on peut employer aussi un stade de recuit unique ayant un profil de température donnée, tel qu'une rampe de température croissant lentement.
Si nécessaire, on peut éliminer ensuite du matériau en graphite en excès par rodage mécanique ou par toute autre opération appropriée. Une première couche 22 de protection, qui a été formée aussi sur la deuxième face de la tranche 10 semiconductrice et qui existe encore sur le bord de la structure 15, peut être utilisée comme couche d'arrêt pendant le rodage. La tranche 13 composite ainsi formée a une épaisseur qui dépasse l'épaisseur initiale de la tranche 10 semiconductrice de l'épaisseur de la couche 20 semiconductrice et de la première couche 22 de protection. La structure 15 de bord, qui peut être désignée aussi comme une "structure de renfort" ou un "anneau de renfort", protége latéralement le noyau 36 de graphite et empêche que le bord latéral du noyau 36 de graphique soit endommagé, lorsque l'on manipule la tranche 13 composite. Comme la structure 15 de bord est composée de matériau semiconducteur monocristallin de tranches utilisées habituellement, on n'a pas besoin de modifier les outils de manipulation et de traitement. En outre, la tranche 13 composite peut être pourvue des bords arrondis typiques utilisés dans des tranches connues habituellement. Cela facilite aussi la manipulation de la tranche 13 composite. La formation du support ou du noyau 36 en graphite, telle que décrite ci-dessus, est peu coûteuse et rapide. En outre, on peut remplir une cavité 29 de virtuellement n'importe quelle forme de la composition de moulage, ce qui facile aussi la formation du support de graphite.
Pour protéger le noyau 36 de graphite de l'attaque par l'oxygène et l'hydrogène pendant des opérations effectuées au cours de la fabrication des dispositifs ou des circuits à semiconducteur, on peut former une deuxième couche 38 de protection sur toute la surface de la tranche 13 composite ou seulement sur les parties de surface mises à nu du noyau 36 de graphite. La deuxième couche 38 de protection agira en tant que barrière à la diffusion de l'oxygène et de l'hydrogène pour empêcher que le carbone réagisse, par exemple en donnant du CO2 dans une atmosphère contenant de l'oxygène ou en donnant des hydrocarbures volatils à des températures hautes. Des matériaux appropriés comme barrière de diffusion sont par exemple le silicium, le nitrure de silicium, le dioxyde de silicium, le carbure de silicium et le polysilicium.
La structure 15 de bord forme aussi une barrière. La deuxième couche 38 de protection et la structure 15 de bord forment ensemble une structure de protection encapsulant le noyau 36 de graphite. La figure 1I illustre la tranche 13 composite ayant une deuxième couche 38 de protection recouvrant toute la surface de la tranche 13 composite. Dans une autre opération, telle qu'illustrée à la figure 1J, on élimine la première couche 22 de protection et la deuxième couche 38 de protection sur la première face 13a de la tranche 13 composite pour mettre à nu la couche 20 semiconductrice. L'élimination peut comprendre, sans y être limitée, une attaque au plasma, une attaque chimique en voie humide et une attaque chémiomécanique. La tranche 13 composite obtenue est prête à être utilisée comme tranche pour intégrer des dispositifs ou des circuits à semiconducteur. Après avoir intégré des structures de dispositif dans la première face 13a de la tranche 13 composite, 5 c'est-à-dire dans la couche 20 semiconductrice, on peut éliminer le noyau 36 de graphite ou on peut le laisser afin qu'il reste incorporé dans le dispositif final. C'est ainsi, par exemple, que, si l'on souhaite avoir une structure de dispositif similaire à une structure SOI, 10 telle qu'une SOI-CMOS, le noyau 36 de graphite reste en place et n'est pas enlevé. Dans ce cas, le noyau 36 de graphite forme la structure de support du dispositif final. Si la face 24 arrière de la couche 20 15 semiconductrice (couche de dispositif) doit être traitée, par exemple pour des dispositifs de puissance verticaux ayant une métallisation sur la face arrière, on peut éliminer le noyau 36 de graphite par rodage, attaque, combustion dans une atmosphère contenant de l'oxygène ou 20 tout autre de leurs combinaisons appropriées. on peut aussi éliminer une couche 31 intermédiaire facultative, par exemple par une opération d'attaque chimique en voie humide, ce qui donne une mise à nu de la face arrière de la couche 20 semiconductrice. Dans des opérations venant 25 ensuite, on peut effectuer toute opération souhaitée pour finaliser les dispositifs ou circuits semiconducteurs, y compris une implantation et une formation de métallisation sur la face arrière. La couche 31 intermédiaire facultative peut être 30 mise lorsque l'on souhaite des dispositifs ayant un flux de courant vertical, c'est-à-dire que le courant passe de la face avant à la face arrière du dispositif. Une tranche 13 composite comprend alors un noyau 36 de graphite, qui est en contact électrique avec la couche 20 semiconductrice. En variante, on peut former seulement une couche intermédiaire conductrice. Les caractéristiques de matériau du graphite peuvent être sélectionnées pour avoir une conductivité électrique suffisante pour servir d'électrode de face arrière ou de couche de contact. Cela facilite aussi la manipulation des dispositifs finaux, puisque l'épaisseur totale du substrat des dispositifs est augmentée. Suivant un mode de réalisation, la tranche 36 composite ayant le support ou le noyau 36 de graphite et le substrat ou la couche 20 semiconductrice monocristalline fixée au support ou au noyau 36 de graphite est utilisé pour le traitement ou l'intégration d'une pluralité de dispositifs à semiconducteur dans le substrat ou la couche 20 semiconductrice monocristalline. Après intégration partielle ou complète, on élimine le noyau 36 de graphite de la couche semiconductrice monocristalline traitée, par exemple dans un plasma contenant de l'oxygène. Dans une opération ultérieure, on découpe le substrat ou la couche 20 semiconductrice monocristalline, par exemple à la scie ou au trusquin, pour former une pluralité de dispositifs à semiconducteur distincts. Suivant un mode de réalisation tel qu'exposé dans le présent mémoire, on utilise un support de graphite et il constitue une possibilité peu coûteuse pour obtenir un substrat SOI habituel qui exige un matériau semiconducteur monocristallin coûteux. On peut régler le coefficient de dilatation thermique du matériau en graphite de manière à ce qu'il soit semblable à celui du matériau semiconducteur pour réduire le gauchissement de la tranche composite. Les figures 2A et 2B illustrent un autre mode de réalisation faisant un usage réduit du matériau monocristallin. Une tranche 213 composite est formée sur la base d'une tranche semiconductrice polycristalline telle qu'une tranche 210 en polysilicium. On peut former aussi la tranche 213 composite sur la base d'une tranche semiconductrice monocristalline. La figure 2A est une vue en plan de la tranche 213 composite, tandis que la figure 2B est une vue en coupe transversale de la tranche 213 composite. D'une manière similaire à ce que l'on a décrit ci- dessus, une cavité est formée dans la tranche 210 polycristalline sur la deuxième face 213B, est emplie d'une composition de moulage par l'une quelconque des opérations décrites ci-dessus, puis est soumise à une opération ou à des opérations de recuit pour former un noyau 236 de graphite. Dans une autre opération, on forme une couche 238 de protection sur toute la surface de la tranche 213 composite. On peut utiliser par exemple Si3N4 comme matériau pour la couche 238 de protection. La tranche 213 composite comprend, comme ci-dessus, une structure 215 de bord qui protège latéralement le noyau 236 de graphite. La structure 215 de bord est composée de matériau monocristallin. La structure 215 de bord est composée de matériau polycristallin. La couche 238 de protection et la structure 215 de bord forment une structure de protection encapsulant le noyau 236 de graphite. Sur la première face 213a de la tranche 213 composite est disposée une couche 220 semiconductrice monocristalline formant la couche de dispositif dans ce mode de réalisation. La couche 220 semiconductrice peut être reliée au noyau 236 de graphite, par exemple par liaison. Il serait aussi possible de lier la couche 210 polycristalline à la couche 220 semiconductrice et d'y former ensuite la cavité. Le substrat de support formé par le noyau 236 de graphite par la structure 215 de bord et par la couche 238 de protection peut ainsi être formé à l'avance, puis être lié à la couche 220 semiconductrice ou en variante on peut former le substrat de support après liaison de la tranche 210 polycristalline à la couche 220 semiconductrice. La tranche 213 composite finale comprend un substrat ou tranche de support et une couche de dispositif, qui y est reliée. Le substrat de support est formé au moins par le noyau 236 de graphite et par la structure 215 de bord polycristalline, tandis que la couche de dispositif est formée par la couche 220 semiconductrice monocristalline. Le substrat de support peut comprendre aussi en outre des couches, telles qu'une couche isolante enterrée et au moins une couche 238 de protection recouvrant au moins la deuxième face 213b du noyau 236 de graphite pour protéger le noyau 236 de graphite. En regard des figures 3 et 4, on décrit un autre mode de réalisation de fabrication d'une tranche 313 composite, qui peut être combiné à l'un quelconque des autres modes de réalisation exposés dans ce mémoire. Dans l'opération (A), on se procure une tranche 350 semiconductrice monocristalline ayant une première face 350a et une deuxième face 350b disposée à l'opposé de la première face 350a. La tranche 350 semiconductrice peut être en n'importe quel matériau semiconducteur approprié, comme décrit ci-dessus. Pour de nombreuses applications, on utilise du silicium ou du carbure de silicium. Dans l'opération (B), une couche 330 de liaison, qui forme ultérieurement une couche intermédiaire ou couche enterrée, est formée sur la première face 350a de la tranche 350 semiconductrice. La couche 330 de liaison peut être par exemple une couche isolante, telle qu'une couche d'oxyde. On peut utiliser par exemple une oxydation thermique pour former la couche 330 de liaison. On peut en outre déposer la couche 330 de liaison. La couche 330 de liaison sert dans des opérations venant ensuite de couche facilitant la liaison à un substrat ou à une tranche de support. Le matériau 330 de liaison est donc sélectionné pour fournir une couche stable thermiquement. Le dioxyde de silicium est un exemple d'une couche de liaison isolante. Le polysilicium est un exemple d'une couche de liaison conductrice de l'électricité. Si une couche isolante n'est pas exigée, la couche de liaison n'est pas absolument nécessaire. Dans une autre opération telle qu'illustrée dans (C), des ions de gaz tels que des protons sont implantés 15 dans la première face 350a de la tranche 350 semiconductrice jusqu'à une profondeur donnée. On peut régler la profondeur d'implantation en sélectionnant l'énergie d'implantation. La profondeur d'implantation définit l'épaisseur d de la couche de dispositif, comme 20 décrit davantage ci-dessous. L'implantation d'atomes de gaz ou d'ions de gaz (par exemple des protons) respectivement provoque la formation d'une couche 355 de délamination, qui peut être une couche à microbulles ou une couche microporeuse, le long 25 de laquelle la tranche 350 semiconductrice est délaminée par une opération ultérieure. Comme illustré dans le procédé (D), on forme un support ou un noyau 336 de graphite sur la première face 350a de la tranche 350 semiconductrice. La 30 tranche 350 semiconductrice est mise (D) sens dessus dessous, de manière à ce que la première face 350a soit maintenant le côté de fond, tandis que la deuxième face 350b soit maintenant le côté de sommet. On peut former le support 336 de graphite comme décrit ci-dessus, y compris en mettant une composition de moulage sur la première face 350a de la tranche 350 semiconductrice. On peut effectuer un stade doux de recuit pour éliminer d'éventuels liants ou tout autre adjuvant. En variante, on peut fixer un support de graphite préformé, tel que fait de graphite turbostratique, de graphite pyrolytique ou de graphite à compression isostatique, sur la tranche semiconductrice par une couche de liaison. Dans une autre opération, telle qu'illustrée dans (E), on forme une couche 338 de protection au moins sur deux parties mises à nu du noyau 336 de graphite. On peut former aussi la couche 338 de protection sur toute la surface de la tranche 313 composite, y compris la deuxième face 350b de la tranche 350 semiconductrice. La couche 338 de protection peut être une couche unique ou une pile de couches. Des matériaux qui conviennent pour former la couche 338 de protection sont le polysilicium, le nitrure de silicium (Si3N4) ou le dioxyde dé silicium (SiO2) ou le carbure de silicium. On peut former la couche 338 de protection à des températures relativement basses pour éviter une contrainte thermique au sein de la couche 355 de délamination. La couche 338 de protection protège le noyau 336 et la couche 330 de liaison de sollicitations mécaniques et chimiques qui peuvent se produire pendant des opérations venant ensuite, y compris des opérations utilisées pour intégrer des dispositifs et circuits à semiconducteur. On peut choisir l'épaisseur et le matériau de la couche 338 de protection suivant les besoins. C'est ainsi, par exemple, que la couche 338 de protection doit être configurée pour servir de barrière de diffusion à l'oxygène et à l'hydrogène comme décrit ci-dessus. Comme illustré dans (F) on soumet la tranche 313 composite à un traitement thermique pour délaminer la tranche 350 semiconductrice le long de la couche 355 de délamination qui sert de plan de clivage. Le traitement thermique provoque des tensions mécaniques qui se traduisent par une séparation le long de la couche 355 de délamination. Une couche 320 semiconductrice relativement mince reste liée au noyau 336 de graphite par la couche 330 de liaison. La couche 320 semiconductrice a une épaisseur d qui est définie par l'énergie d'implantation des ions de gaz dans l'opération (C).
L'opération de délamination conduit à la formation d'une tranche 358 partielle qui peut être utilisée à nouveau pour la fabrication d'autres tranches composites. Cela est efficace du point de vue du coût et est particulièrement intéressant pour du SiC. On peut polir la tranche 358 partielle avant de la réutiliser. La tranche 313 composite comprend la couche 320 semiconductrice monocristalline qui reste reliée au noyau 336 de graphite. La couche 320 semiconductrice, qui est détachée de la tranche 350 semiconductrice par l'opération de délamination, comprend une surface 325 de clivage, qui peut être polie si on le souhaite. Suivant un mode de réalisation, on peut former une couche épitaxiale (qui n'est pas représentée) sur la couche 320 semiconductrice, pour régler par exemple la concentration de dopage de la couche de dispositif. La couche épitaxiale et la couche 320 semiconductrice forment alors ensemble la couche de dispositif. Suivant un mode de réalisation, on peut omettre la couche 330 de liaison ou la remplacer par une couche conductrice de l'électricité, telle qu'une couche de polysilicium, pour permettre la formation de dispositifs ayant un trajet de courant vertical allant du côté du sommet ou côté de fond des dispositifs finaux. Suivant un mode de réalisation, au lieu de former une couche 355 de délamination pour couper la tranche 350 semiconductrice, on peut roder, polir et/ou attaquer la tranche 350 semiconductrice pour réduire son épaisseur et former une couche 320 semiconductrice ayant l'épaisseur d souhaitée. Comme décrit ci-dessus, il est procuré un procédé de fabrication d'une tranche composite suivant un mode de réalisation. Le procédé comprend se procurer un substrat semiconducteur monocristallin comprenant une première face et une deuxième face disposée à l'opposé de la première face ; former une couche isolante sur la première face du substrat semiconducteur monocristallin ; déposer une composition de moulage contenant au moins l'un d'une poudre de carbone, de la poix, des hydrocarbures aromatiques, d'un liant et de leurs combinaisons sur la couche isolante ; et recuire la composition de moulage déposé pour former un support de graphite relié au substrat semiconducteur. Suivant un mode de réalisation, des ions de gaz sont implantés dans la première face du substrat semiconducteur monocristallin pour former une couche de délamination, telle qu'une couche à microbulles à une profondeur définie à l'avance après formation de la couche isolante. On soumet le semiconducteur monocristallin au traitement thermique pour couper ou séparer le substrat semiconducteur monocristallin le long de la couche de délamination. Suivant un mode de réalisation, la découpe de la tranche semiconductrice monocristalline se traduit par la formation d'une couche semiconductrice monocristalline qui reste reliée au support de graphite, la couche semiconductrice monocristalline comprenant une face mise à nu. Une autre opération comprend former une couche semiconductrice épitaxiale sur la face mise à nu de la couche semiconductrice monocristalline. Suivant un mode de réalisation, l'épaisseur de la tranche semiconductrice monocristalline peut être réduite en élimant du matériau semiconducteur sur la première face de la tranche semiconductrice monocristalline pour former une mince couche semiconductrice servant de couche de dispositif. Suivant un mode de réalisation, l'épaisseur totale de la couche 330 de liaison et l'épaisseur d souhaitée de 10 la couche 320 semiconductrice doivent être inférieures ou égales à 1,3 um environ pour réduire l'énergie d'implantation nécessaire pour implanter les ions de gaz, en particulier lorsque l'on utilise des protons. Lorsque l'on restreint l'épaisseur totale à cette plage, 15 l'énergie d'implantation des protons peut être inférieure ou égale à 150 keV. A cette énergie d'implantation qui n'est pas très grande, la production d'un fort rayonnement de rayon X est relativement petite, ce qui est bénéfique pour l'équipement. Lorsque l'on restreint 20 l'énergie d'implantation à une valeur inférieure ou égale à 150 keV environ, on n'a pas besoin d'équipement de sécurité supplémentaire. En outre, restreindre l'énergie d'implantation réduit aussi l'impact énergétique dans le matériau semiconducteur et permet ainsi d'avoir une 25 augmentation de la dose d'implantation, c'est-à-dire du courant du faisceau, pour réduire la durée d'implantation. Il est toutefois possible aussi d'utiliser des énergies d'implantation assez grandes si on le souhaite. 30 Suivant un mode de réalisation, l'épaisseur totale d'implantation par rapport à la surface supérieure de la couche 330 de liaison correspond à l'épaisseur de la couche de liaison plus quelques dizaines de nanomètres ou plusieurs dizaines de microns supplémentaires pour la couche 320 semiconductrice relativement mince. La couche 330 de liaison peut avoir par exemple une épaisseur d'environ 50 nm à 500 nm. L'épaisseur d de la couche 320 semiconductrice peut être de l'ordre de 10 nm 5 à environ 200 pm. La couche 320 semiconductrice peut être relativement mince et plus mince que l'épaisseur finale souhaitée de la couche de dispositif, puisqu'une couche épitaxiale peut être formée à la suite de la découpe sur la couche 320 semiconductrice pour atteindre l'épaisseur 10 finale. Suivant un mode de réalisation, on implante les ions de gaz dans la première face 350a de la tranche 350 semiconductrice monocristalline en utilisant une énergie d'implantation qui n'est pas supérieure à 150 keV. 15 La figure 4 représente un profil de dopage à titre d'exemple pour des protons implantés à une énergie de 150 keV perpendiculairement à la surface d'un SiO2 de 200 nm d'épaisseur disposée sur la surface d'une tranche 350 de silicium. Une implantation de ce genre se 20 traduit par la formation d'une couche de délamination à une profondeur d'environ 1,29 um, telle que mesurée à partir de la surface de sommet de la couche de SiO2. A cette profondeur, une délamination se produit pendant le traitement thermique. En choisissant de manière 25 appropriée l'énergie d'implantation, on peut régler l'implantation de la couche 355 de délamination et ainsi l'épaisseur visée de la couche 320 semiconductrice. L'opération de délamination, telle que décrite ci-dessus, est attrayante aussi pour les dispositifs de 30 puissance à base de SIC. Des exemples en sont des diodes, des J-FET, des IGBT, des MOSFET, des dispositifs SIC-SOI etc. L'opération débute en se procurant une tranche 350 de SIC et en formant une couche de liaison éventuelle, qui peut être isolante ou conductrice de l'électricité.
Après délamination, on peut réutiliser la tranche 350 de SIC plusieurs fois, l'épaisseur de la tranche étant réduite chaque fois qu'on l'utilise de la quantité correspondant à l'épaisseur de la couche 320 semiconductrice qui reste reliée au substrat ou à la tranche de support. Après délamination, la surface de la tranche 350 de SIC peut être polie avant réutilisation. Dans le cas de SIC, on utilise typiquement des protons pour produire la couche 355 de délamination. En variante, on peut utiliser une combinaison d'agents de dopage, par exemple des protons et des ions bore. Cette dernière solution permet de réduire la dose d'implantation dont on a besoin. La tranche de support ayant un noyau de graphite peut être formée par n'importe lequel des procédés décrits ci-dessus, tels qu'un moulage par injection ou un moulage par compression, directement sur la tranche 350 de SIC, ou peut être fabriquée à l'avance, puis liée à la tranche de SIC comme décrit davantage ci-dessous. Il est possible aussi de prévoir un substrat de support en graphique cristallin ou comprimé isostatiquement que l'on lie ensuite à la tranche 340 de SIC. Suivant un mode de réalisation, la surface de la tranche 350 de SIC, à laquelle le noyau de graphite est lié ou sur laquelle le graphite est moulé, peut être transformée en une couche de carbone par une opération thermique appropriée. En faisant cela, on peut améliorer le contact avec le matériau de graphite, puisque le matériau de graphite est mis par moulage ou par liaison en contact direct avec la couche de carbone. Cette solution convient particulièrement pour des dispositifs ayant un trajet de courant vertical, puisqu'une couche isolante enterrée n'est pas formée. Suivant un mode de réalisation, il est en outre possible d'utiliser un support de graphite cristallin, qui est lié à une tranche semiconductrice qui subit les processus de délamination décrits ci-dessous ou une attaque latérale pour former une mince couche semiconductrice reliée au support de graphite cristallin. Le graphite cristallin a une structure de réseau particulière qui présente une conductivité thermique anisotrope, qui peut être utilisée pour améliorer la dissipation de la chaleur, en particulier dans la direction latérale. Cela réduit la probabilité de la production de points chauds au sein des dispositifs finaux ou abaisse la température maximum de points chauds cristallin est de ce genre. Le graphite relativement peu coûteux.
Un autre mode de réalisation aussi est décrit en se reportant à la figure 5. Dans l'opération (A), on se procure une tranche 552 semiconductrice, qui peut être en tout matériau semiconducteur approprié, en particulier en Si et en SIC. Comme décrit en liaison avec la figure 3, on forme une couche 530 de liaison sur la première face 553a de la tranche 550 semiconductrice par l'opération (B), puis on implante des ions de gaz, tels que des protons, dans la première face 550a pour former une couche 555 de délamination à une profondeur d définie à l'avance dans l'opération (C). On se procure une tranche 560 de support, qui comprend au moins un noyau de graphite en graphite turbostratique ou amorphe ou en graphite à compression isostatique ou qui peut être une tranche de graphite cristallin. La tranche 560 de graphite peut comprendre une couche de protection facultative qui n'est pas illustrée à la figure 5. La tranche 560 de support peut être fabriquée par toute opération appropriée, comme décrit dans le présent exposé.
On lie ensuite la tranche 560 de support à la tranche 550 semiconductrice par une couche 530 de liaison dans l'opération (B) qui montre la tranche 550 semiconductrice mise sens dessus dessous en contact avec la tranche 560 de support. On peut former une couche de protection (qui n'est pas représentée) sur toute la surface mise à nu des tranches liées ou seulement sur la tranche 560 de support si on le souhaite. Au moyen d'un traitement thermique, tel qu'illustré dans l'opération (E), on délamine la tranche 550 semiconductrice de la tranche 560 de support le long de la couche 555 de délamination, de manière à ce qu'une couche 520 semiconductrice d'une épaisseur d reste reliée à la couche 560 de support. Cette opération produit une tranche 513 composite et une tranche 558 partielle qui peut être réutilisée comme ci-dessus. La couche 520 semiconductrice comprend une surface 525 de clivage le long de laquelle se produit la délamination ou la séparation et qui peut être polie ou attaquée pour former une surface plane et exempte de défaut. On peut déposer épitaxialement une autre couche semiconductrice sur la couche 520 semiconductrice pour augmenter l'épaisseur totale du matériau semiconducteur cristallin disposé sur la tranche 360 de support.
Suivant un mode de réalisation, il est prévu un procédé de fabrication d'une tranche composite. Le procédé comprend se procurer une tranche semiconducteur monocristalline ayant une première face et une deuxième face disposée à l'opposé de la première face ; implanter des ions de gaz dans la première face de la tranche semiconductrice monocristalline pour former une couche de délamination à une profondeur définie à l'avance ; se procurer une tranche de support ayant un noyau de graphite et une structure de protection encapsulant le noyau de graphite ; lier la tranche de support à la première face du substrat de tranche semiconductrice monocristalline ; et soumettre la tranche semiconductrice monocristalline et la tranche de support à un traitement thermique pour séparer la tranche semiconductrice monocristalline le long de la couche de délamination. Il n'est pas porté atteinte à la stabilité en température de la tranche composite telle que décrite par rapport à celle de tranches en silicium pur en raison de la stabilité thermique du graphite. En outre, le graphite présente des propriétés mécaniques similaires à celles du silicium et du carbure de silicium et n'interfère donc pas avec ces matériaux. Le graphite est suffisamment stable mécaniquement pour convenir comme matériau de support. En outre, le graphite est inerte chimiquement vis-à-vis de la plupart ou de presque tous les produits chimiques utilisés normalement dans la technologie de traitement des semiconducteurs. De plus, le graphite peut être traité mécaniquement, tel que rodé par exemple, pour former des dispositifs minces. De plus, on peut déposer aussi le graphite par CVD. Comme du graphite peut être formé d'une manière appropriée avant que ne débute le traitement des dispositifs ou des circuits à semiconducteurs, le dépôt, la liaison ou la formation de graphite n'interfère avec le traitement des dispositifs. Il est toutefois possible aussi de former le support ou le noyau de graphite ou de lier le support de graphite à un stade ultérieur. Utiliser un support ou un noyau de graphite comme décrit dans le présent exposé permet également d'amincir la couche de dispositif (20, 320, 520 semiconductrice avec ou sans couche épitaxiale supplémentaire) avant que ne débute la fabrication du dispositif. Cela réduit aussi les coûts, puisque l'opération critique d'amincissement de la couche de dispositif est décalée vers des stades avant que ne débute la fabrication proprement dite du dispositif. Il est en outre possible de débuter avec un substrat de tranche semiconducteur déjà aminci, avec formation ultérieure du support de graphite sur cette tranche. La formation du support de graphite comme décrit dans le présent exposé est mécaniquement moins critique que, par exemple, la liaison. En variante, le substrat de tranche semiconductrice aminci peut être mis en contact avec un support de graphite formé séparément. Dans les deux cas, la stabilité thermique et chimique du graphite, en particulier lorsqu'il est recouvert d'une couche protection, est utile. Cela réduit encore les coûts de protection.
Comme décrit dans le présent exposé, on peut former une couche de dispositif et on peut bien définir son épaisseur visée. Cela peut s'effectuer en utilisant une couche d'arrêt d'attaque appropriée et un dépôt épitaxial d'une couche semiconductrice sur une tranche semiconductrice utilisée comme substrat intermédiaire pour constituer la tranche composite telle que décrite dans le présent exposé. On peut protéger le graphite d'une attaque chimique par l'oxygène et l'hydrogène à des températures hautes en formant une couche de protection empêchant une diffusion de l'oxygène ou de l'hydrogène. Des matériaux formant barrière qui sont appropriés comprennent du silicium cristallin, du polysilicium, du silicium amorphe, du carbure de silicium et du nitrure de silicium pour en nommer quelques-uns. D'autre part, on peut éliminer du graphite si on le souhaite par de l'oxygène ou par de l'hydrogène dans du plasma sans laisser de résidu. L'élimination est très sélective par rapport à d'autres matériaux utilisés dans la fabrication de semiconducteurs. A la différence d'autres systèmes de support, il ne reste pas des résidus tels que des résidus de colle ou des résidus de feuille sur le dispositif. En utilisant un support ou un noyau de graphite, on peut obtenir une réduction de coût significative par rapport à des tranches habituelles de SOI. En outre, lorsque l'on utilise une couche intermédiaire isolante enter la couche semiconductrice et le noyau de graphite, on peut fabriquer des dispositifs ayant une structure SOI. On peut réduire la dimension de dispositif de ce genre sans recourir à des jonctions pn pour un isolant vertical, puisque la couche intermédiaire isolante formant une couche isolante enterrée sert d'isolant vertical. Le matériau de la couche intermédiaire isolante peut être choisi suivant les besoins. La couche intermédiaire peut être une couche unique ou une pile de couches. On décrit un autre mode de réalisation en se reportant à la figure 6. Dans l'opération (A) on se procure une tranche 650 semiconductrice ayant une première face ou surface 650a. On peut désigner aussi la tranche 650 semiconductrice comme tranche donneuse, puisqu'elle est utilisée pour fournir une couche semiconductrice sur une tranche de support. On peut faire la tranche 650 donneuse ou semiconductrice en tout matériau semiconducteur approprié et en particulier en les matériaux semiconducteurs ayant une grande bande interdite. Comme exemples, on peut citer SIC, GaN, GaAs et d'autres matériaux semiconducteurs ainsi que des piles de matériaux semiconducteurs différents. La première face 650a constitue une surface de liaison de la tranche 650 semiconductrice. Dans l'opération (B), on implante des ions de gaz, tels que des protons, dans la première face 650a pour former une couche de délamination ou interface 655 de délamination à une profondeur d définie à l'avance comme décrit ci-dessus. On forme une couche 670 de métallisation sur la première face 650a de la tranche 650 semiconductrice, comme illustré dans l'opération (C). On forme une couche 670 de métallisation par des métaux qui peuvent donner un bon contact ohmique avec le matériau semiconducteur de la tranche 650 semiconductrice. Des métaux qui conviennent sont par exemple Ni, Mo, W, Ta, Nb, Ti, Cr, Al, Cu et V. Des métaux de ce genre forment par exemple avec du SIC un contact ohmique pendant des traitements thermiques qui peuvent faire partie d'opérations venant ensuite. Une opération de ce genre est une opération de croissance épitaxiale pour former une région de migration apte à bloquer des tensions inverses hautes. On décrira ultérieurement une opération de formation d'une couche épitaxiale. Les métaux mentionnés ci-dessus sont aussi des métaux formant un carbure, ce qui leur permet de réagir sur du carbone ou sur une couche de graphite d'une tranche de support qui sera liée ultérieurement à la tranche 650 semiconductrice. La couche 670 de métallisation peut donc former une liaison électrique stable, fiable et durable, de petite valeur ohmique entre la tranche 650 semiconductrice et la tranche de support. La couche 670 de métallisation peut avoir une épaisseur, par exemple, allant d'environ 0,2 pm à environ 10 pm ou dans une plage allant d'environ 0,005 pm à environ 1 pm.
Après l'opération de dépôt, un stade de polissage, tel que par exemple un CMP, peut avoir lieu. Il est prévu une tranche 660 de support, qui comprend au moins une couche ou un noyau de graphite qui peut être en graphite turbostratique ou amorphe ou qui comprend une tranche de graphite cristallin ou une tranche de graphite à compression isostatique. La couche 660 de support peut avoir un revêtement facultatif fait en un métal comme par exemple en Ni, Mo, W, Ta, Ti, Cr, Nb, Al, Cu et V. Le revêtement de métal peut ne pas s'étendre sur toute la tranche de support et peut être limité par exemple à tout ou partie de la surface de la tranche 660 de support liée à la couche 670 de métallisation. On peut éventuellement recuire le revêtement de métal de la tranche de support par un traitement thermique avant le stade opératoire représenté à la figure 6. Le revêtement de métal n'est pas illustré à la figure 6. La tranche 660 de support peut comprendre une couche facultative de protection, qui n'est pas illustrée à la figure 6. Une couche 338 de protection est illustrée à la figure 3. On peut fabriquer la tranche 660 de support par toute opération appropriée, comme décrit dans le présent exposé. Suivant un mode de réalisation, la couche de protection, par exemple telle que représentée à la figure 2B ou à la figure 3, peut recouvrir par exemple seulement une partie de la tranche 660 de support, en laissant une zone ouverte pour la couche 670 de métallisation. La couche 670 de métallisation peut former ensemble avec la couche de protection une structure de protection. Suivant un mode de réalisation, la couche de protection recouvre toute la tranche 660 de support, donc en dessous de la couche 670 de métallisation. Suivant d'autres modes de réalisation, la couche de protection recouvre la tranche 660 de support et au moins la tranche 650 semiconductrice. La tranche 660 de support est liée à la tranche 650 semiconductrice par la couche 670 de métallisation dans l'opération (D) qui montre la tranche 650 semiconductrice sens dessus dessous en contact avec la tranche 660 de support. On peut former une couche de protection (elle n'est pas représentée) sur toute la surface mise à nu des tranches liées ou seulement sur la tranche 660 de support, si on le souhaite.
Au moyen d'un traitement thermique, tel qu'illustré dans l'opération (E), on délamine la tranche 650 semiconductrice de la tranche 660 de support le long d'une couche de délamination ou d'une interface 655 de délamination, de manière à ce qu'une couche 620 semiconductrice d'une épaisseur d reste reliée à la couche 660 de support. Cette opération produit une tranche 613 composite et une tranche 658 partielle, la dernière pouvant être réutilisée comme décrit ci-dessus. La couche 620 semiconductrice de la tranche 613 composite comprend une surface 625 de clivage, le long de laquelle la délamination ou la séparation se produit et qui peut être polie ou attaquée pour former une surface plane et sans défaut. On peut déposer par épitaxie une autre couche semiconductrice sur la couche 620 semiconductrice pour augmenter l'épaisseur totale du matériau semiconducteur cristallin disposé sur la tranche 660 de support. La couche 670 de métallisation constitue une couche de liaison entre la couche 660 de support et la couche 620 semiconductrice et procure supplémentairement une bonne connexion électrique ohmique entre la couche 620 semiconductrice et la tranche 670 de support. Au moyen d'une opération d'épitaxie, telle qu'illustrée dans l'opération (F), on fait croître qu'une couche 680 épitaxiale sur la surface 625 de clivage de la couche 620 semiconductrice. On effectue l'opération par épitaxie à des températures hautes allant jusqu'à 1 500°C environ. A ces températures hautes, la couche 670 de métallisation formé un contact ohmique, en formant par exemple une couche d'interface en silicium métallique avec le matériau semiconducteur de la couche 620 semiconductrice et également une couche interfaciale en carbure métallique avec le noyau de graphite de la tranche 660 de support. La couche 680 épitaxiale peut avoir une épaisseur allant d'environ 0,1 pm à environ 100 pm ou allant d'environ 1 pm à environ 20 pm. La couche 680 épitaxiale peut être dopée in situ pendant le dépôt. D'une manière typique, la couche 680 épitaxiale est à dopage n en ayant une concentration de dopage allant d'environ 1013 atomes de dopage par cm3 à environ 1018 atomes de dopage par cm3. On peut aussi, si on le souhaite, donner à la couche 680 épitaxiale un dopage p.
La surface 681 mise à nu de la couche 680 épitaxiale forme la surface avant de la tranche 613 composite, sur laquelle seront formées la plupart des structures actives des dispositifs à fabriquer. Des structures de ce genre englobent des sillons pour des électrodes de grille, des électrodes de champ ou des isolants latéraux et des régions de dopage, telles que des régions de corps ou de source. On peut déposer aussi une couche ou plusieurs couches épitaxiales sur les couches 220, 320 ou 520 semiconductrices comme décrit ci-dessus. La couche épitaxiale ou les couches épitaxiales seront typiquement en le même matériau semiconducteur que les couches 220, 320, 520 ou 620 semiconductrices. Il est possible aussi d'utiliser des matériaux semiconducteurs différents, comme décrit d'une manière plus détaillée ci-dessous. On décrit un autre mode de réalisation en se reportant à la figure 7. Dans l'opération (A), on se procure une tranche 750 semiconductrice ayant une première face ou surface 750a qui peut être en tout matériau semiconducteur approprié, en particulier en Si, SiC, GaN et GaAs. La première face 750a forme une surface de liaison de la tranche 750 semiconductrice. Dans l'opération (B), on implante des agents de dopage de type p dans la tranche 750 semiconductrice sur sa première face 750a pour former une région 754 à dopage p. Une région 750 de ce genre peut former un émetteur p pour des IGBT ou pour des dispositifs similaires.
La tranche 750 semiconductrice peut être constituée d'un matériau de type n à faible dopage, par exemple en SIC. La concentration de dopage peut être d'environ 1*1015/cm3 à environ 1*1017/cm3. Les agents de dopage de type p, tels que Al ou B, sont implantés et soumis ensuite à un traitement thermique pour activer les agents de dopage. On peut effectuer le traitement thermique ou le recuit par exemple à environ 1 700°C. Dans une autre opération, telle qu'illustrée dans (C), des ions de gaz tels que des protons sont implantés 20 dans la première face 750a pour former une couche de délamination ou une interface 755 de délamination à une profondeur d définie à l'avance. En variante, on peut effectuer un recuit pour activer les agents de dopage de type p à un stade 25 ultérieur ou il peut faire parti d'autres traitements thermiques, tels qu'une croissance par épitaxie, telle que décrite ci-dessus. En outre, des traitements thermiques se produiront aussi pendant la fabrication de la surface avant formée en dernier de la tranche 30 semiconductrice composite ou la plupart des structures actives sera intégrée. Les opérations utilisées pour la fabrication de la surface avant comprennent une implantation, un dépôt et un recuit, qui sont effectués à différentes températures hautes. Ces opérations contribueront aussi au recuit des agents de dopage de type p implantés dans la première face 750a. On peut effectuer aussi des opérations supplémentaires avant la liaison. On peut par exemple former des courts-circuits 756 d'émetteur à dopage n sur la première face 750a de la tranche 750 semiconductrice par implantation en utilisant un masque (non représenté) tel qu'illustré à la figure 8. La figure 8 illustre une opération qui peut être effectuée à la suite de l'opération B de la figure 7. En variante, on peut former des courts-circuits 756 d'émetteur à dopage n avant l'opération (B). En outre, on peut former supplémentairement ou en variante des couches d'arrêt de champ à dopage n par une implantation sans masque, en utilisant par exemple une énergie d'implantation relativement grande. Des couches d'arrêt de champ peuvent améliorer la caractéristique électrique des dispositifs finaux. On peut aussi former à ce stade une couche 770 de métallisation, telle que décrite en liaison avec la figure 6 ; voir par exemple opération (D) à la figure 7. Fondamentalement toute opération qui est effectuée habituellement à la surface inférieure ou arrière d'une tranche semiconductrice peut être exécutée avant la liaison.
Il est prévu une tranche 760 de support, qui comprend une couche ou un noyau de graphite ou qui peut être une tranche de graphite cristallin ou une tranche de graphite à compression isostatique. La tranche 760 de support peut avoir un revêtement facultatif en un métal, comme par exemple en Ni, Mo, W, Ta, Ti, Cr, Nb, Al, Cu et V. Le revêtement métallique peut ne pas s'étaler sur toute la tranche de support et peut être par exemple limité à tout ou partie de la surface de la tranche 760 de support lié à la couche 770 de métallisation. Le revêtement métallique de la tranche de support peut éventuellement être recuit par un traitement thermique avant le stade opératoire représenté à la figure 7. Le revêtement métallique n'est pas illustré à la figure 7.
La tranche 760 de support peut comporter une couche de protection facultative qui n'est pas illustrée à la figure 7. On peut fabriquer la tranche 760 de support par toute opération appropriée, telle que décrite dans le présent exposé.
La tranche 760 de support est liée dans l'opération (E) à la tranche 750 semiconductrice par une couche 770 de métallisation. si on ne forme pas de couche 770 de métallisation, la tranche 760 de support est liée à une première face ou surface 750a de la tranche 750 15 semiconductrice soit directement, soit par une couche de liaison facultative, telle qu'une couche de graphite comme expliqué plus en détail ci-dessous. Comme décrit ci-dessus, au moyen du traitement thermique tel qu'illustré dans l'opération (F), une 20 tranche 750 semiconductrice est délaminée de la tranche 760 de support le long d'une couche de délamination ou d'une interface 755 de délamination, de sorte qu'une couche 720 semiconductrice d'une épaisseur d reste reliée à la tranche 760 de support. Cette opération 25 produit une tranche 713 composite et une tranche 758 partielle, la dernière pouvant être réutilisée comme décrit ci-dessus. La couche 720 semiconductrice comprend une surface 725 de clivage, le long de laquelle se produit la délamination ou la séparation et qui peut être 30 polie ou attaquée pour former une surface plane et sans défaut. On peut déposer par épitaxie une autre couche semiconductrice sur la surface 725 de clivage de la couche 720 semiconductrice après une opération éventuelle de polissage comme décrit ci-dessus.
Les opérations d'épitaxie sont effectuées souvent dans une atmosphère d'hydrogène. Pour réduire ou empêcher une réaction entre l'hydrogène et le graphite de la tranche de support, on peut prévoir des mesures supplémentaires. Du graphite à pores ouverts est particulièrement sujet à une réaction sur l'hydrogène. Suivant un mode de réalisation, on peut utiliser du graphite ayant une petite quantité de pores ou même sensiblement sans pore comme matériau pour les tranches 215, 336, 560, 660, 760 de support. Ce graphite peut être du carbone analogue à du verre ou vitreux ou le carbone déposé pyrolytiquement décrit ci-dessus. Suivant un mode de réalisation, une tranche de support en graphite ayant une structure à pores ouverts peut être recouverte sur sa surface d'une couche de protection dense ou sa surface peut être transformée en une couche de protection dense. On peut former une couche de protection par dépôt pyrolytique sur la tranche de support en graphite. En outre, on peut utiliser des carbures métalliques résistants aux températures hautes pour former une couche de protection. Des exemples de métaux utiles pour former des carbures métalliques sont Mo, W, Ni, Ta, Ti, Cr, Nb et V tels que mentionnés ci-dessus. En outre, des couches en carbure ternaire ou en nitrure ternaire conviennent aussi comme couches de protection. La formation d'une couche 338 de protection est illustrée par exemple à la figure 3 (E) ci-dessus. En se reportant à la figure 9 qui illustre un mode de réalisation, on peut former une couche de protection en carbure métallique par un métal qui est utilisé aussi pour la mise en contact électrique de la tranche semiconductrice. Une tranche 960 de support ayant un noyau 961 de couche de graphite est prévue dans l'opération (A). Une couche 938 de métal est alors déposée sur toute la surface de la couche du noyau 961 de graphite de la tranche 960 de support, tel qu'illustré dans l'opération (B). Des métaux appropriés sont choisis parmi ceux qui sont capables de former des siliciures et 5 des carbures stables à des températures hautes. Des exemples en sont Mo, W, Ni, Ta, Ti, Cr, Nb et V. L'épaisseur de la couche 938 de métal doit être suffisante pour fermer des pores ouverts, du matériau en graphite de la couche du noyau 961 de graphite. 10 L'épaisseur peut être par exemple de l'ordre d'environ 200 nm à environ 2 pm. La tranche 960 de support ayant la couche 938 métallique est ensuite soumise à un traitement thermique, par exemple à environ 1 500°C, pour transformer la couche 15 métallique en une couche 938 de carbure métallique qui forme une couche de protection de la tranche 960 de support. La couche 938 de protection peut comprendre par exemple TaC ou NbC. Suivant l'épaisseur et la durée et la température du traitement thermique, tout ou seulement 20 une partie du métal déposé réagira sur le matériau en graphite. La couche 938 de protection peut donc inclure une couche de carbure métallique intérieure en contact avec le matériau en graphite et une couche de métal extérieur. 25 La couche 938 de protection ne protège pas seulement le matériau en graphite, mais empêchera aussi que des impuretés dans le matériau en graphite puissent s'évaporer pendant les opérations venant ensuite et polluer le matériau semiconducteur. La couche 938 de 30 protection a une valeur particulière lorsque l'on effectue une opération de dépôt par épitaxie à une température haute. La surface de la couche 938 de protection à laquelle une tranche semiconductrice sera liée ultérieurement peut être polie dans une opération facultative. Le polissage peut être par exemple une opération CMP. On peut utiliser aussi le même métal que celui utilisé pour former la couche 938 de protection pour 5 former une couche 970 de métallisation sur une tranche 950 semiconductrice comme décrit ci-dessus. Une couche ou une interface 955 de délamination pourrait être aussi formée dans la tranche 950 semiconductrice comme décrit ci-dessus. On peut soumettre aussi la couche 970 10 de métallisation à une opération CMP. La situation est illustrée dans l'opération (C). Comme illustré dans l'opération (D), la tranche 960 de support et la tranche 950 semiconductrice sont liées à leurs surfaces polies, puis sont soumises à un traitement 15 thermique dans l'opération (E) pour délaminer une couche 920 semiconductrice de la tranche 950 comme décrit ci-dessus. Cela se traduit par la formation d'une tranche 958 partielle et d'une tranche 913 composite ayant la tranche de support ou la tranche 960 de graphite 20 protégée par une couche 938 de protection en carbure métallique et une couche 970 de métallisation et une couche 920 semiconductrice ayant une surface 925 de clivage. Comme décrit ci-dessus, on peut déposer une couche par épitaxie sur la surface 925 de clivage. 25 La couche 938 de protection en carbure métallique et la couche 970 de métallisation forment ensemble une liaison électrique fiable, stable et robuste entre la tranche 960 de support et la couche 920 semiconductrice. Les opérations décrites ci-dessus ne sont pas 30 restreintes à du SiC, mais peuvent être appliquées à d'autres matériaux semiconducteurs, en particulier à des matériaux semiconducteurs ayant une bande interdite plus grande que celle de Si, la bande interdite de Si étant de 1,1eV, matériaux qui sont dénommés à bande interdite large. Des exemples en sont Gan et GaAs et des dérivés de ces matériaux. Les opérations décrites ci-dessus de liaison et de délamination permettent une utilisation efficace du matériau semiconducteur monocristallin qui est coûteux. Il est aussi possible de former des tranches composites avec des matériaux semiconducteurs différents. C'est ainsi, par exemple, que la couche 220, 320, 520, 620, 720, 920 semiconductrice peut être constituée d'un premier matériau conducteur, tandis que la couche 680 épitaxiale peut être constituée d'un deuxième matériau semiconducteur différent du premier matériau semiconducteur. Un exemple précis est du SiC pour la couche 220, 320, 520, 620, 720, 920 semiconductrice et du GaN pour la couche 680 épitaxiale. On utilise souvent des couches tampons pour une couche épitaxiale de GaN sur SiC afin de procurer une désadaptation de réseau entre GaN et SiC. Des couches tampons sont aussi nécessaires pour compenser la désadaptation des coefficients de dilation thermique respectifs (CTE). Le coefficient de dilation thermique de la tranche de support ou de la couche 215, 336, 560, 660, 760, 960 de graphite peut être modifié pour l'ajuster au coefficient de dilation thermique du matériau de la couche 220, 320, 520, 620, 720, 920 semiconductrice. Cela réduit des tensions mécaniques entre la couche 220, 320, 520, 620, 720, 920 semiconductrice liée et la tranche de support ou la couche 215, 336, 560, 660, 760, 960 de graphite. C'est ainsi, par exemple, que le coefficient de dilatation thermique du SiC est typiquement d'environ 3,8*10-6/K et celui du GaN typiquement d'environ 3,17*10-6/K. Pour régler le coefficient de dilation thermique de la tranche de support, on peut ajouter au graphite un mélange de composés. Les tranches de support ayant des valeurs de coefficient de dilation thermique différentes définies sont disponibles facilement sur le marché. Lorsque l'on dépose par épitaxie par exemple du GaN sur une couche 220, 320, 520, 620, 720, 920 semiconductrice en SiC, le nombre et l'épaisseur de couches tampons peuvent être réduits, puisque la couche 220, 320, 520, 620, 720, 920 semiconductrice en SiC peut avoir seulement une épaisseur relativement petite. Le coefficient de dilation thermique de la tranche de support ou de la couche 215, 336, 560, 660, 720, 960 de graphite peut alors être adapté à celui de la couche de GaN épitaxiale relativement épaisse. Cela permet la formation d'une couche de GaN plus épaisse, qui forme vraiment la couche d'usage pour des dispositifs finaux et cela réduit les coûts pour les couches tampons. Les couches d'usage plus épaisses pour le GaN peuvent être utilisées pour une plus grande aptitude à porter le courant par zone de puce pour des dispositifs latéraux et peuvent être utilisées pour fournir des dispositifs verticaux ayant une tension de blocage plus haute. La tranche 13, 213, 313, 513, 613, 713, 913 composite peut ainsi comprendre, suivant un mode de réalisation, un support de graphite ou une tranche de support ayant une couche ou un noyau de graphite ou un support de graphite ou une tranche de support constitué de graphite, une première couche semiconductrice en un premier matériau semiconducteur lié au support de graphite ou à la couche ou au noyau de graphite et une deuxième couche semiconductrice en un deuxième matériau semiconducteur sur la première couche semiconductrice. Le coefficient de dilation thermique du support de graphite est adapté à celui de la deuxième couche semiconductrice. La deuxième couche semiconductrice peut avoir une épaisseur qui est plus grande que l'épaisseur de la première couche semiconductrice. Au lieu d'utiliser une opération de délamination, la tranche 350, 550, 650, 750, 950 semiconductrice peut être aussi polie pour former la couche 320, 520, 620, 720, 920 semiconductrice liée à la tranche 336, 560, 660, 760, 960 de support. La figure 10 illustre un autre mode de réalisation. On se procure un premier substrat 1050 ayant une première face 1050a et une deuxième face 1050b, comme illustré dans l'opération (A). Le premier substrat 1050 peut être par exemple une tranche semiconductrice. La tranche 1050 semiconductrice peut être constituée de SiC, GaN, GaAs, leurs dérivés et de piles de matériaux semiconducteurs différents. On forme une couche 1030 de carbone sur la première face 1050a du premier substrat 1050. La couche 1030 de carbone peut comprendre du carbone mésophase, de la poix et l'un de leurs mélanges. La couche 1030 de carbone sera utilisée comme colle ou couche adhésive pour lier le premier substrat 1050 à un deuxième substrat 1060 ayant une première face 1060a. Le deuxième substrat 1060 peut être par exemple une tranche de support ayant une couche de graphite ou un noyau de graphite, comme décrit ci- dessus, ou peut être un substrat de support constitué de graphite. Le premier substrat 1050 est réuni au deuxième substrat 1060 par la couche de carbone prise en sandwich entre le premier et le deuxième substrats 1050, 1060, 30 comme illustré dans l'opération (C), pour former une tranche 1013 composite. Les substrats 1050, 1060 réunis (tranche 1013 composite) sont (est) soumis à un traitement thermique pour former une liaison stable et durable entre le premier et le deuxième substrats 1050, 1060. Le traitement thermique peut comprendre une pyrolyse du carbone mésophase et de la poix pour transformer la couche de carbone en une couche de graphite. On peut fournir le carbone mésophase sous la forme d'une pâte ou d'une poudre. La figure 11 illustre un autre mode de réalisation. Ce mode de réalisation est semblable au mode de réalisation illustré à la figure 10. Mais dans ce mode de réalisation, on forme la couche 1030 de carbone sur la première face 1060a du deuxième substrat 1060. Suivant un mode de réalisation, on peut former aussi la couche 1030 de carbone à la fois sur le premier et le deuxième substrat 1050, 1060. La solution décrite ci-dessus permet de lier des couches de graphite poreux ou des tranches de support comprenant du graphite poreux directement à d'autres matériaux. Comme la couche de carbone utilisée comme adhésif sera soumise à un traitement thermique, les substrats doivent être aptes à résister aux températures opératoires. On peut appliquer la couche 1030 de carbone à l'un des substrats 1050, 1060 ou aux deux. Des opérations appropriées pour appliquer la couche 1030 de carbone sont par exemple la projection, l'empâtage, le filage et le laminage. La matière première pour la couche 1030 de carbone peut être de la poix liquide, une pâte ou une dispersion de poudre. On peut presser l'un contre l'autre le premier et le deuxième substrats 1050, 1060 lorsqu'on les réunit, puis les recuire à une température haute. Des solvants liquides inclus dans la matière première pour former la couche 1030 de carbone s'évaporent pendant le recuit et le carbone commence à se transformer en graphite. La structure poreuse du graphite du deuxième substrat 1060 facilite l'évaporation de solvants ou d'autres constituants volatils, tels que des liants, de la matière première utilisée pour appliquer la couche ou les couches 1030 de carbone.
Au début de l'opération de réunion, la poix liquide ou la poudre pâteuse peut pénétrer dans des pores ouverts à la surface de la couche de graphite et peut combler des inégalités. Chauffer les substrats 1050, 1060 facilite cela, puisque la poix devient plus liquide ou se liquéfie même seulement pendant le traitement thermique. Au fur et à mesure que le traitement thermique progresse, la couche 1030 de carbone se pyrolyse de plus en plus et se transforme en une couche de graphite, qui peut donner une liaison résistante à la température. On peut effectuer le traitement thermique directement après la réunion ou à un stade ultérieur. Une fois que la couche 1030 de carbone a commencé à se transformer en une couche de graphite, les substrats 1050, 1060 sont liés d'une manière irréversible l'un à l'autre, puisque le carbone transformé en tout ou partie ne se liquéfiera pas même à des températures hautes. Néanmoins une déliaison pourrait être possible en utilisant une atmosphère d'oxygène. Il faut prendre garde de ne pas porter atteinte au substrat.
La couche 1030 de carbone transformée complètement est constituée de graphite, qui peut fournir une connexion électrique entre les premier et deuxième substrats 1050, 1060 comme décrit ci-dessus. Les opérations décrites ci-dessus conviennent particulièrement pour réunir et lier un matériau en graphite directement à d'autres matériaux qui doivent être résistants à la température pour résister aux températures appliquées pour transformer le carbone (poix ou carbone mésophase) en graphite. C'est ainsi, par exemple, qu'une tranche semiconductrice, telle qu'une tranche en SiC, peut être liée à un support de graphite. En outre, un dispositif de chauffage en graphite peut être fixé à des substrats qui doivent être chauffés en utilisant le dispositif de chauffage en graphite comme source de chaleur. En outre, le coefficient de dilatation thermique de la couche 1030 de carbone peut être réglé comme décrit ci-dessus pour compenser des adaptations des coefficients de dilatation thermique des premier et deuxième substrats 1050, 1060. De la poix, du carbone mésophase et du graphite peuvent être fabriqués en une qualité appropriée pour une fabrication de semiconducteurs.
La qualité de la liaison adhésive utilisant la couche 1030 de carbone peut être évaluée par plusieurs techniques. C'est ainsi, par exemple, que l'on peut soumettre la liaison à un polissage en section transversale qui révèle la liaison. La couche 1030 de carbone peut être distinguée nettement des substrats, en particulier du matériau semiconducteur et également du matériau à base de graphite de la tranche de support. En outre, une analyse par spectroscopie Raman aux rayons X permet d'évaluer la qualité et la structure de la couche 1030 de carbone finale et également permet de tirer des conclusions sur la matière première utilisée. On décrira un autre mode de réalisation en se reportant à la figure 12. On se procure dans l'opération (A) un premier 30 substrat 1250, tel qu'une tranche semiconductrice, et ayant une première face 1250a et une deuxième face 1250b. Une couche 1270 de métallisation sera formée dans l'opération (B) sur la première face 1250a du premier substrat 1250 comme décrit ci-dessus. On se procure dans l'opération (C) un deuxième substrat 1260, tel qu'une tranche de support ayant un couche ou un noyau de graphite. Le deuxième substrat 1260a a une deuxième face 1260b. On forme une couche 1230 de carbone sur une deuxième face 1260b du deuxième substrat 1260 dans l'opération (D) comme décrit ci-dessus. Dans l'opération (E), on réunit le premier et le deuxième substrats 1250, 1260 à la couche 1230 de carbone et à la couche 1270 de métallisation prise en sandwich entre le premier et le deuxième substrats 1250, 1260 pour former une tranche 1213 composite. On décrira un autre mode de réalisation en se reportant à la figure 13. On se procure dans l'opération (A) une tranche 1350 semiconductrice ayant une première face 1350a et une deuxième face 1350b. La tranche 1350 semiconductrice forme un premier substrat. La tranche 1350 semiconductrice peut être par exemple une tranche en SiC, et une tranche en GaN ou une tranche en GaAs. Comme décrit plus en détail ci-dessus, on forme une couche 1355 de délamination dans la tranche 1350 semiconductrice dans l'opération (B) en utilisant un implant gazeux, tel que des protons. En outre, on se procure dans l'opération (C) une tranche 1360 de graphite ou une tranche 1360 de support ayant une couche de graphite. La tranche de graphite ou la tranche 1360 de support forme dans ce cas un deuxième substrat ayant une première face 1360a. On forme une couche 1330 de carbone dans l'opération (D) sur la première face 1360a de la tranche 1360 de graphite, comme décrit ci-dessus. On réunit la tranche 1360 de graphite et la tranche 1350 semiconductrice l'une à l'autre dans l'opération (E), de manière à ce que la couche 1330 de carbone soit en contact avec la première face 1350a de la tranche 1350 semiconductrice. Dans un traitement thermique venant ensuite ou dans plusieurs traitements thermiques venant ensuite, tel qu'un recuit à haute température, on transforme la couche 1330 de carbone en une couche de graphite et on délamine la tranche 1350 semiconductrice le long de la couche ou de l'interface 1355 de délamination. Cela se traduit par la formation d'une tranche 1313 composite ayant une tranche 1360 de graphite liée à la couche 1320 conductrice par la couche 1320 de carbone transformée (qui est maintenant une couche de graphite). La couche 1320 semiconductrice est une couche délaminée de la tranche 1350 semiconductrice. On peut polir la surface 1325 de clivage de la couche 1320 semiconductrice. On peut faire croître une couche épitaxiale sur la surface 1325 de clivage polie. En variante, il ne se produit pas de délamination, mais le deuxième substrat 1350 semiconducteur est poli 20 pour former une mince couche 1320 semiconductrice. La délamination se traduit aussi par la formation d'une tranche 1358 partielle. En variante, on utilise une couche 1330 de métallisation au lieu d'une couche 1330 de carbone. 25 Suivant un mode de réalisation, on utilise un carbone mésophase ou de la poix apte à fritter comme adhésif pour lier des matériaux résistants à la température à un matériau à base de graphite, tel qu'une tranche de support en graphite. On transforme le carbone 30 mésophase ou la poix en une couche de graphite résistante à la température par un traitement thermique. Les solvants et les produits de pyrolyse du carbone mésophase ou de la poix peuvent s'évaporer par la structure à pores ouverts à base de graphite. Le coefficient de dilatation thermique de la couche de graphite formée peut être modifié en réglant la composition du carbone mésophase ou de la poix et en modifiant les paramètres opératoires de pyrolyse du carbone mésophase ou de la poix.
Suivant un mode de réalisation, un procédé de fabrication d'une tranche composite comprend se procurer une tranche semiconductrice monocristalline ayant une première face et une deuxième face disposée à l'opposé de la première face ; déposer une composition de moulage ayant au moins l'un d'une poudre de carbone et de poix sur la deuxième face de la tranche semiconductrice ; et recuire la composition de moulage déposée pour former un support de graphite relié à la tranche semiconductrice. Suivant un mode de réalisation, la composition de 15 moulage comprend en outre un liant. Suivant un mode de réalisation, déposer une composition de moulage comprend au moins l'un d'un moulage par injection et d'un moulage par compression. Suivant un mode de réalisation, recuire la 20 composition de moulage déposée comprend une première opération de recuit dans une première plage de température et une deuxième opération de recuit venant ensuite dans une deuxième plage de température différente de la première plage de température. 25 Suivant un mode de réalisation, le procédé comprend former une première couche de protection, au moins sur une première face de la tranche semiconductrice monocristalline, avant de déposer la composition de moulage. 30 Suivant un mode de réalisation, le procédé comprend éliminer la première couche de protection de la tranche semiconductrice monocristalline après avoir déposé la composition de moulage ou après avoir recuit la composition de moulage déposé.
Suivant un mode de réalisation, le procédé comprend en outre former une deuxième couche de protection au moins sur le support de graphite. Suivant un mode de réalisation, le procédé comprend en outre former une couche intermédiaire sur la deuxième face de la tranche semiconductrice monocristalline ; et déposer la composition de moulage sur la couche intermédiaire. Suivant un mode de réalisation, le procédé comprend 10 en outre former une cavité dans la deuxième face de la tranche semiconductrice monocristalline ; et déposer la composition de moulage dans la cavité. Suivant un mode de réalisation, former une cavité comprend roder la deuxième face de la tranche 15 semiconductrice monocristalline ; et attaquer la tranche semiconductrice monocristalline sur la deuxième face. Suivant un mode de réalisation, le procédé comprend en outre former de régions dopées sur la première face de la tranche semiconductrice monocristalline, la région 20 dopée formant une couche d'arrêt d'attaque ; former une couche semiconductrice épitaxiale sur la première face de la tranche semiconductrice monocristalline ; et attaquer le matériau de la tranche semiconductrice monocristalline sur la deuxième face sélectivement par rapport à la 25 couche d'arrêt d'attaque. Suivant un mode de réalisation, le procédé comprend en outre, roder la deuxième face de la tranche semiconductrice monocristalline après avoir formé la couche semiconductrice épitaxiale. 30 Suivant un mode de réalisation, le procédé comprend en outre réduire l'épaisseur de la tranche semiconductrice monocristalline en éliminant de la matière semiconductrice sur la première face de la tranche semiconductrice monocristalline.
Suivant un mode de réalisation, un procédé de fabrication d'une tranche composite comprend se procurer une tranche de support ayant un noyau de graphite et une structure de protection encapsulant le noyau de graphite ; et lier une tranche semiconductrice monocristalline à la tranche de support. Suivant un mode de réalisation, se procurer une tranche de support comprend se procurer une tranche semiconductrice polycristalline ; former une cavité dans la tranche semicristalline polycristalline ; déposer une composition de moulage ayant au moins l'un d'une poudre de carbone et de poix dans la cavité de la tranche semiconductrice polycristalline et recuire la composition de moulage déposée pour former le noyau de 15 graphite. Suivant un mode de réalisation, le procédé comprend, en outre, former une couche de protection sur le noyau de graphite. Suivant un mode de réalisation, un procédé de 20 fabrication d'une tranche composite comprend se procurer une tranche semiconductrice monocristalline ayant une première face et une deuxième face disposée à l'opposé à la première face ; implanter des ions de gaz dans la première face de la tranche semiconductrice 25 monocristalline pour former une couche de délamination à une profondeur définie à l'avance dans la tranche semiconductrice monocristalline ; déposer une composition de moulage ayant au moins l'un d'une poudre de carbone et de la poix sur la première face du substrat 30 semiconducteur monocristallin ; et soumettre la tranche semiconductrice monocristalline à la composition de moulage à au moins un traitement thermique pour former un support de graphite relié à la première phase de la tranche semiconductrice et couper la tranche semiconductrice monocristalline le long de la couche de délamination. Suivant un mode de réalisation, on implante les ions de gaz dans la première face de la tranche 5 semiconductrice monocristalline en utilisant une énergie d'implantation qui n'est pas supérieure à 150 keV. Suivant un mode de réalisation, découper la tranche semiconductrice monocristalline se traduit par la formation d'une couche semiconductrice monocristalline 10 qui reste reliée au support de graphite, la couche semiconductrice monocristalline ayant une face mise à nu, le procédé comprenant, en outre, former une couche semiconductrice épitaxiale sur la face mise à nu de la couche semiconductrice monocristalline. 15 Suivant un mode de réalisation, une tranche composite comprend un substrat de support ayant un noyau de graphite et un substrat semiconducteur monocristallin choisi parmi le carbure de silicium et le silicium relié au substrat de support. 20 Suivant un mode de réalisation, le substrat de support comprend du graphite turbostratique ou amorphe ou à compression isostatique. Suivant un mode de réalisation, le substrat de support comprend une structure de bord semiconductrice 25 entourant latéralement le noyau de graphite. Suivant un mode de réalisation, le substrat de support comprend une tranche semiconductrice ayant une cavité, le noyau de graphite étant disposé dans la cavité. 30 Suivant un mode de réalisation, une tranche composite comprend un substrat de support ayant un noyau de graphite et une structure de protection encapsulant le noyau de graphite et une couche semiconductrice monocristalline reliée au substrat de support.
Suivant un mode de réalisation, le noyau de graphite comprend du graphite turbostratique ou amorphe ou à compression à isostatique. Il va de soi que les caractéristiques des divers 5 modes de réalisation donnés à titre d'exemple et décrits dans le présent exposé peuvent être combinées l'une à l'autre sauf mention contraire. Des termes relatifs à l'espace tels que "en dessous", "dessous", "inférieur", "supérieur", "au 10 dessus", "analogue" sont utilisés pour faciliter la description afin d'expliquer la position d'un premier élément par rapport à un deuxième élément. Ces mots sont destinés à englober des orientations différentes du dispositif en plus d'orientations différentes de celles 15 représentées aux figures. En outre, des mots tels que "premier", "deuxième", "analogue" sont utilisés aussi pour décrire divers éléments, régions, sections, etc., ils ne sont pas donnés à des fins limitatives. Les mêmes mots se réfèrent à de mêmes éléments dans toute la 20 description. Tels qu'utilisés dans le présent mémoire, les mots "ayant", "contenant", "incluant", "comprenant" et analogues sont des mots ouverts qui indiquent la présence des éléments ou des caractéristiques mentionnées mais 25 n'empêchent pas la présence d'éléments ou caractéristiques supplémentaires. Les articles "un" et "le" ou "la" sont destinés à inclure le pluriel aussi bien que le singulier, à moins que le contexte indique clairement le contraire.
30 En ayant les variations et les applications mentionnées ci-dessus à l'esprit, il va de soi que la présente invention n'est pas limitée à la description précédente, ni non plus limitée aux dessins annexés. En particulier, elle s'applique aux équivalents.

Claims (23)

  1. REVENDICATIONS1. Procédé de fabrication d'une tranche composite, caractérisé en ce que : on se procure une tranche de support comprenant une couche de graphite ; on se procure une tranche semiconductrice monocristalline comprenant un premier côté et un deuxième côté opposé au premier côté ; on forme au moins une structure sur ou au premier côté de la tranche semiconductrice monocristalline, la structure étant choisie dans le groupe consistant en une couche de métallisation et en une région de dopage ; et on lie la tranche semiconductrice monocristalline sur son premier côté à la couche de graphite de la tranche de support.
  2. 2. Procédé suivant la revendication 1, caractérisé en ce que la tranche semiconductrice monocristalline comprend une matière semiconductrice à bande interdite large choisie dans le groupe consistant en SiC, GaN, GaAs, leurs dérivés et leurs combinaisons.
  3. 3. Procédé suivant la revendication 1 ou 2, caractérisé en ce que la couche de métallisation comprend un métal choisi dans le groupe consistant en Mo, Ta, Nb, V, Ti, W, Ni et Cr.
  4. 4. Procédé suivant l'une quelconque des revendications 1 à 3, caractérisé en ce qu'en outre : on forme une structure de protection encapsulant la couche de graphite, la structure de protection comprenant au moins l'un d'un carbone vitreux, d'un carbone déposé par voie pyrolytique, d'un carbure métallique, d'un nitrure métallique, d'un carbure métallique ternaire, d'un nitrure métallique ternaire, d'un carbure de silicium et de leurs combinaisons.
  5. 5. Procédé suivant l'une quelconque des revendications 1 à 4, caractérisé en ce qu'en outre : on implante des agents de dopage dans le premier côté de la tranche semiconductrice monocristalline pour former au moins une région de dopage.
  6. 6. Procédé suivant l'une quelconque des revendications 1 à 5, caractérisé en ce qu'en outre : on réduit l'épaisseur de la tranche semiconductrice monocristalline en enlevant de la matière semiconductrice à la deuxième face de la tranche semiconductrice monocristalline.
  7. 7 Procédé suivant l'une quelconque des revendications 1 à 6, caractérisé en ce qu'en outre : on implante des ions gazeux dans la première face de la tranche semiconductrice monocristalline pour former une couche de délamination à une profondeur définie à l'avance dans la tranche semiconductrice monocristalline ; et on soumet la tranche semiconductrice monocristalline à une coupure pour couper la tranche semiconductrice monocristalline à une séparation pour séparer lacouche semiconductrice monocristalline le long de la couche de délamination.
  8. 8. Procédé suivant la revendication 7, caractérisé en ce que la séparation de la tranche semiconductrice monocristalline se traduit par la formation d'une couche semiconductrice monocristalline qui reste reliée à la tranche de support, la couche semiconductrice monocristalline comprenant une face mise à nu, le procédé comprenant en outre : la formation d'une couche semiconductrice épitaxiale sur la face mise à nu de la couche semiconductrice monocristalline.
  9. 9. Procédé de fabrication d'une tranche (13) composite suivant l'une quelconque des revendications 1 à 8, caractérisé en ce que : on se procure une tranche de support comprenant une couche de graphite ; on se procure une tranche (10) semiconductrice monocristalline ayant une première face (11) et une deuxième face (12) ; on forme une couche de liaison sur au moins l'une de la première face (11) de la tranche semiconductrice et de la couche de graphite de la tranche de support, la couche de liaison comprenant une matière choisie dans le groupe consistant en un métal, en un carbure métallique, en un silicium métallique, en de la poudre de carbone, en de la poix, en du graphite, en du verre à l'alumine, en du verre à la silice et en un mélange de verre à l'alumine et à la silice ; on réunit la tranche semiconductrice monocristalline à la couche de graphite de la tranche de support par la couche de liaison ; eton soumet la tranche de support, la tranche (10) semiconductrice monocristalline et la couche de liaison à un traitement thermique pour former une liaison conductrice de l'électricité entre la tranche de support et la tranche (10) semiconductrice monocristalline.
  10. 10. Procédé suivant la revendication 9, caractérisé en ce que la tranche semiconductrice monocristalline comprend une matière semiconductrice à bande interdite large.
  11. 11. Procédé suivant la revendication 10, caractérisé en ce que la matière à bande interdite large est choisie dans le groupe consistant en SiC, GaN, GaAs, leurs dérivés et leurs combinaisons.
  12. 12. Procédé suivant l'une quelconque des revendications 9 à 11, caractérisé en ce que le métal comprend un métal apte à former au moins un carbure métallique et un silicium métallique.
  13. 13. Procédé suivant la revendication 12, caractérisé en ce que le métal est choisi dans le groupe consistant en Mo, Ta, Nb, V, Ti, W, Ni et Cr.
  14. 14. Procédé suivant l'une quelconque des revendications 9 à 13, caractérisé en ce qu'en outre on forme une couche épitaxiale sur le deuxième côté de la tranche semiconductrice monocristalline.
  15. 15. Procédé suivant la revendication 14, caractérisé en ce que la tranche semiconductrice monocristalline est constituée d'une première matière semiconductrice etla couche épitaxiale est constituée d'une deuxième matière semiconductrice différence de la première matière semiconductrice.
  16. 16. Procédé suivant la revendication 15, caractérisé en ce qu'en outre on adapte le coefficient de dilatation thermique de la couche de graphite de la tranche de support au coefficient dilatation thermique de la couche épitaxiale.
  17. 17. Procédé suivant l'une quelconque des revendications 9 à 16, caractérisé en ce que l'on adapte le coefficient de dilatation thermique de la couche de graphite de la tranche de support au coefficient de dilatation thermique de la tranche semiconductrice monocristalline.
  18. 18. Procédé suivant l'une quelconque des revendications 9 à 17, caractérisé en ce qu'en outre on forme une structure de protection encapsulant la couche de graphite.
  19. 19. Procédé suivant la revendication 18, caractérisé en ce que former la structure de protection comprend former une couche métallique encapsulant la couche de graphite et soumettre la couche de graphite et la couche métallique à un traitement thermique pour former une couche de carbure métallique.
  20. 20. Procédé suivant la revendication 18, caractérisé en ce que la structure de protection comprend au moins l'un d'un carbone vitreux, d'un carbone déposé par voie pyrolytique, d'un carbure métallique, d'un nitrure métallique, de carbure métallique ternaire,d'un nitrure métallique ternaire, d'un carbure de silicium et de leurs combinaisons.
  21. 21. Procédé suivant l'une quelconque des revendications 9 à 20, caractérisé en ce que se procurer la tranche de support comprend : se procurer une tranche semiconductrice ; former une cavité dans la tranche semiconductrice ; déposer une composition de moulage comprenant au moins l'un d'une poudre de carbone et de poix dans la cavité de la tranche semiconductrice ; et recuire la composition de moulage déposée pour former la couche de graphite.
  22. 22. Procédé suivant l'une quelconque des revendications 9 à 21, caractérisé en ce que se procurer la tranche de support comprend : se procurer une tranche semiconductrice ; former une cavité dans la tranche semiconductrice ; et lier une tranche de graphite préformée dans la cavité de la tranche semiconductrice en utilisant une couche de liaison.
  23. 23. Procédé suivant l'une quelconque des revendications 9 à 22, caractérisé en ce que la tranche de support comprenant la couche de graphite comprend l'un d'un substrat de support comprenant une couche de graphite, d'un substrat de support comprenant un noyau de graphite et d'un support de graphite consistant essentiellement en graphite.24. Procédé de fabrication d'une tranche composite suivant l'une quelconque des revendications 1 à 8, caractérisé en ce que : on se procure un premier substrat ; on se procure un deuxième substrat comprenant une couche de graphite ; on forme une couche de carbone comprenant au moins l'un d'un carbone mésophase, de la poix et de leurs mélanges sur au moins l'un du premier substrat et de la couche de graphite du deuxième substrat ; on réunit le premier substrat au deuxième substrat par la couche de carbone ; et on soumet la couche de carbone, le premier substrat et le deuxième substrat à un traitement thermique pour former une liaison stable entre le premier substrat et le deuxième substrat. 25. Procédé suivant la revendication 24, caractérisé en ce que le premier substrat est une tranche semiconductrice monocristalline comprenant une matière semiconductrice à bande interdite large choisie dans le groupe consistant en SiC, en GaN, en GaAs, en leurs dérivés et en leurs combinaisons. 26. Procédé suivant la revendication 24 ou 25, caractérisé en ce que le traitement thermique comprend la pyrolyse de la couche de carbone. 27. Procédé suivant l'une quelconque des revendications 24 à 26, caractérisé en ce qu'en outre on ajuste le coefficient de dilatation thermique de la couche de carbone.
FR1300612A 2011-08-09 2013-03-18 Procede de fabrication d'une tranche composite ayant un noyau de graphite, et tranche composite ayant un noyau de graphite Active FR2987168B1 (fr)

Priority Applications (1)

Application Number Priority Date Filing Date Title
FR1300612A FR2987168B1 (fr) 2011-08-09 2013-03-18 Procede de fabrication d'une tranche composite ayant un noyau de graphite, et tranche composite ayant un noyau de graphite

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US13/206,029 US8822306B2 (en) 2010-09-30 2011-08-09 Method for manufacturing a composite wafer having a graphite core, and composite wafer having a graphite core
FR1202206A FR2979033B1 (fr) 2011-08-09 2012-08-08 Procede de fabrication d'une tranche composite ayant un noyau de graphite, et tranche composite ayant un noyau de graphite
FR1300612A FR2987168B1 (fr) 2011-08-09 2013-03-18 Procede de fabrication d'une tranche composite ayant un noyau de graphite, et tranche composite ayant un noyau de graphite

Publications (2)

Publication Number Publication Date
FR2987168A1 true FR2987168A1 (fr) 2013-08-23
FR2987168B1 FR2987168B1 (fr) 2016-11-25

Family

ID=47605849

Family Applications (2)

Application Number Title Priority Date Filing Date
FR1202206A Active FR2979033B1 (fr) 2011-08-09 2012-08-08 Procede de fabrication d'une tranche composite ayant un noyau de graphite, et tranche composite ayant un noyau de graphite
FR1300612A Active FR2987168B1 (fr) 2011-08-09 2013-03-18 Procede de fabrication d'une tranche composite ayant un noyau de graphite, et tranche composite ayant un noyau de graphite

Family Applications Before (1)

Application Number Title Priority Date Filing Date
FR1202206A Active FR2979033B1 (fr) 2011-08-09 2012-08-08 Procede de fabrication d'une tranche composite ayant un noyau de graphite, et tranche composite ayant un noyau de graphite

Country Status (1)

Country Link
FR (2) FR2979033B1 (fr)

Also Published As

Publication number Publication date
FR2987168B1 (fr) 2016-11-25
FR2979033B1 (fr) 2016-11-25
FR2979033A1 (fr) 2013-02-15

Similar Documents

Publication Publication Date Title
US9576844B2 (en) Method for manufacturing a composite wafer having a graphite core, and composite wafer having a graphite core
US10134848B2 (en) Semiconductor device having a graphene layer, and method of manufacturing thereof
US11557505B2 (en) Method of manufacturing a template wafer
US9252045B2 (en) Method for manufacturing a composite wafer having a graphite core
JP4917152B2 (ja) ＩＩＩ族−窒化物のＧｅ上への形成
FR2953328A1 (fr) Heterostructure pour composants electroniques de puissance, composants optoelectroniques ou photovoltaiques
FR2871172A1 (fr) Support d&#39;epitaxie hybride et son procede de fabrication
FR2844099A1 (fr) Dispositif semiconducteur de puissance quasi-vertical sur substrat composite
CN110869543A (zh) 半导体基板、半导体元件以及半导体基板的制造方法
TW201709333A (zh) 製造絕緣體覆矽鍺之方法
FR3041150A1 (fr) Transistor a enrichissement comportant une heterojonction algan/gan et une grille en diamant dope p
FR2935067A1 (fr) Procede de fabrication d&#39;une structure semi-conductrice plan de masse enterre
EP4030467B1 (fr) Procédé de collage direct hydrophile de substrats
FR3005202A1 (fr) Procede de formation d&#39;une zone implantee pour un transistor a heterojonction de type normalement bloque
FR2987168A1 (fr) Procede de fabrication d&#39;une tranche composite ayant un noyau de graphite, et tranche composite ayant un noyau de graphite
JP2012142366A (ja) 半導体デバイスの製造方法およびエピタキシャル成長用の支持基板
WO2024121176A1 (fr) Structure comprenant une couche d&#39;arseniure de bore de haute conductivite thermique et procede de fabrication
FR3049762A1 (fr) Structure semi-conductrice a base de materiau iii-n
EP4226409A1 (fr) Procédé de fabrication d&#39;un substrat pour la croissance épitaxiale d&#39;une couche d&#39;un alliage iii-n à base de gallium
WO2022074319A1 (fr) Procédé de fabrication d&#39;un substrat pour la croissance épitaxiale d&#39;une couche d&#39;un alliage iii-n à base de gallium
FR3114912A1 (fr) Procédé de fabrication d’un substrat pour la croissance épitaxiale d’une couche d’un alliage III-N à base de gallium
FR3114910A1 (fr) Procédé de fabrication d’un substrat pour la croissance épitaxiale d’une couche d’un alliage III-N à base de gallium

Legal Events

Date Code Title Description
PLFP Fee payment

Year of fee payment: 4

PLSC Publication of the preliminary search report

Effective date: 20160304

PLFP Fee payment

Year of fee payment: 5

PLFP Fee payment

Year of fee payment: 6

PLFP Fee payment

Year of fee payment: 7

PLFP Fee payment

Year of fee payment: 8

PLFP Fee payment

Year of fee payment: 9

PLFP Fee payment

Year of fee payment: 10

PLFP Fee payment

Year of fee payment: 11

PLFP Fee payment

Year of fee payment: 12