FR3114910A1 - Procédé de fabrication d’un substrat pour la croissance épitaxiale d’une couche d’un alliage III-N à base de gallium - Google Patents
Procédé de fabrication d’un substrat pour la croissance épitaxiale d’une couche d’un alliage III-N à base de gallium Download PDFInfo
- Publication number
- FR3114910A1 FR3114910A1 FR2010207A FR2010207A FR3114910A1 FR 3114910 A1 FR3114910 A1 FR 3114910A1 FR 2010207 A FR2010207 A FR 2010207A FR 2010207 A FR2010207 A FR 2010207A FR 3114910 A1 FR3114910 A1 FR 3114910A1
- Authority
- FR
- France
- Prior art keywords
- substrate
- layer
- gan
- sic
- ingan
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000000758 substrate Substances 0.000 title claims abstract description 140
- 238000000034 method Methods 0.000 title claims abstract description 37
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 19
- GYHNNYVSQQEPJS-UHFFFAOYSA-N Gallium Chemical compound [Ga] GYHNNYVSQQEPJS-UHFFFAOYSA-N 0.000 title claims description 7
- 229910052733 gallium Inorganic materials 0.000 title claims description 7
- 229910001199 N alloy Inorganic materials 0.000 title description 13
- JMASRVWKEDWRBT-UHFFFAOYSA-N Gallium nitride Chemical compound [Ga]#N JMASRVWKEDWRBT-UHFFFAOYSA-N 0.000 claims abstract description 43
- 229910002601 GaN Inorganic materials 0.000 claims abstract description 40
- 238000002513 implantation Methods 0.000 claims abstract description 22
- 239000000463 material Substances 0.000 claims abstract description 21
- 230000015572 biosynthetic process Effects 0.000 claims abstract description 20
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 claims abstract description 20
- 230000007547 defect Effects 0.000 claims abstract description 18
- 229910010271 silicon carbide Inorganic materials 0.000 claims abstract description 16
- 239000013078 crystal Substances 0.000 claims abstract description 10
- 229910021421 monocrystalline silicon Inorganic materials 0.000 claims abstract description 6
- RNQKDQAVIXDKAG-UHFFFAOYSA-N aluminum gallium Chemical compound [Al].[Ga] RNQKDQAVIXDKAG-UHFFFAOYSA-N 0.000 claims abstract description 4
- 229910052738 indium Inorganic materials 0.000 claims abstract description 4
- APFVFJFRJDLVQX-UHFFFAOYSA-N indium atom Chemical compound [In] APFVFJFRJDLVQX-UHFFFAOYSA-N 0.000 claims abstract description 4
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 15
- 229910052710 silicon Inorganic materials 0.000 claims description 15
- 239000010703 silicon Substances 0.000 claims description 15
- 238000000407 epitaxy Methods 0.000 claims description 13
- 238000000151 deposition Methods 0.000 claims description 12
- 230000008021 deposition Effects 0.000 claims description 12
- 238000000137 annealing Methods 0.000 claims description 6
- 230000035876 healing Effects 0.000 claims description 6
- 239000001257 hydrogen Substances 0.000 claims description 6
- 229910052739 hydrogen Inorganic materials 0.000 claims description 6
- -1 hydrogen ions Chemical class 0.000 claims description 5
- 239000000919 ceramic Substances 0.000 claims description 4
- 229910003460 diamond Inorganic materials 0.000 claims description 4
- 239000010432 diamond Substances 0.000 claims description 4
- NWAIGJYBQQYSPW-UHFFFAOYSA-N azanylidyneindigane Chemical compound [In]#N NWAIGJYBQQYSPW-UHFFFAOYSA-N 0.000 claims description 3
- 238000007596 consolidation process Methods 0.000 claims description 3
- PMHQVHHXPFUNSP-UHFFFAOYSA-M copper(1+);methylsulfanylmethane;bromide Chemical compound Br[Cu].CSC PMHQVHHXPFUNSP-UHFFFAOYSA-M 0.000 claims description 2
- 239000010410 layer Substances 0.000 description 72
- 239000004065 semiconductor Substances 0.000 description 46
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 6
- 229910052799 carbon Inorganic materials 0.000 description 6
- 230000017525 heat dissipation Effects 0.000 description 6
- 239000002131 composite material Substances 0.000 description 5
- 230000004888 barrier function Effects 0.000 description 4
- 230000008901 benefit Effects 0.000 description 4
- 229910052782 aluminium Inorganic materials 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000010438 heat treatment Methods 0.000 description 2
- 238000001534 heteroepitaxy Methods 0.000 description 2
- 239000012212 insulator Substances 0.000 description 2
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 2
- 238000005498 polishing Methods 0.000 description 2
- 229910052594 sapphire Inorganic materials 0.000 description 2
- 239000010980 sapphire Substances 0.000 description 2
- 239000002344 surface layer Substances 0.000 description 2
- LTPBRCUWZOMYOC-UHFFFAOYSA-N Beryllium oxide Chemical compound O=[Be] LTPBRCUWZOMYOC-UHFFFAOYSA-N 0.000 description 1
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- 229910045601 alloy Inorganic materials 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- 238000005234 chemical deposition Methods 0.000 description 1
- 230000000052 comparative effect Effects 0.000 description 1
- 230000002349 favourable effect Effects 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 239000001307 helium Substances 0.000 description 1
- 229910052734 helium Inorganic materials 0.000 description 1
- SWQJXJOGLNCZEY-UHFFFAOYSA-N helium atom Chemical compound [He] SWQJXJOGLNCZEY-UHFFFAOYSA-N 0.000 description 1
- 230000000977 initiatory effect Effects 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 239000012808 vapor phase Substances 0.000 description 1
- 238000001947 vapour-phase growth Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/0445—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising crystalline silicon carbide
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02002—Preparing wafers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/185—Joining of semiconductor bodies for junction formation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02367—Substrates
- H01L21/0237—Materials
- H01L21/02373—Group 14 semiconducting materials
- H01L21/02378—Silicon carbide
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02518—Deposited layers
- H01L21/02521—Materials
- H01L21/02538—Group 13/15 materials
- H01L21/0254—Nitrides
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02612—Formation types
- H01L21/02617—Deposition types
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02656—Special treatments
- H01L21/02658—Pretreatments
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Junction Field-Effect Transistors (AREA)
Abstract
L’invention concerne un procédé de fabrication d’un substrat pour la croissance épitaxiale d’une couche de nitrure de gallium (GaN), de nitrure de gallium et d’aluminium (AlGaN) ou de nitrure de gallium et d’indium (InGaN), comprenant les étapes successives suivantes :- fourniture d’un substrat donneur (10) de carbure de silicium (SiC) monocristallin,- implantation d’espèces ioniques dans le substrat donneur (10) de sorte à former une zone de fragilisation (12) délimitant une couche mince (11) de SiC monocristallin à transférer, ladite implantation générant des défauts ponctuels dans le réseau cristallin de ladite couche mince à transférer,- formation sur le substrat donneur (10) d’un substrat receveur (20) en un matériau présentant une haute résistivité électrique, ledit substrat receveur (20) étant en contact direct avec la couche mince (11) de SiC monocristallin à transférer,- détachement du substrat donneur (10) le long de la zone de fragilisation (12) de sorte à transférer la couche mince (11) de SiC monocristallin sur le substrat receveur (20) pour former ledit substrat adapté pour la croissance épitaxiale de GaN, AlGaN ou InGaN. Figure pour l’abrégé : Fig 3
Description
La présente invention concerne un procédé de fabrication d’un substrat pour la croissance épitaxiale d’une couche d’un alliage III-N à base de gallium (c’est-à-dire une couche de nitrure de gallium (GaN), de nitrure d’aluminium et de gallium (AlGaN) ou une couche de nitrure de gallium et d’indium (InGaN)), ainsi qu’un procédé de fabrication d’une telle couche d’alliage III-N et un procédé de fabrication d’un transistor à haute mobilité d'électrons (HEMT) dans une telle couche d’alliage III-N.
Etat de la technique
Les matériaux semi-conducteurs III-N, en particulier le nitrure de gallium (GaN), le nitrure d’aluminium et de gallium (AlGaN) ou le nitrure de gallium et d’indium (InGaN), apparaissent particulièrement prometteurs notamment pour la formation de diodes électroluminescentes (LEDs) de forte puissance et de dispositifs électroniques fonctionnant à haute fréquence, tels que des transistors à haute mobilité d'électrons (HEMTs) ou d’autres transistors à effet de champ (FETs).
Dans la mesure où ces alliages III-N sont difficiles à trouver sous la forme de substrats massifs de grande dimension, ils sont généralement formés par hétéoépitaxie, c’est-à-dire par épitaxie sur un substrat constitué d’un matériau différent.
Le choix d’un tel substrat prend en compte en particulier la différence de paramètre de maille et la différence de coefficient de dilatation thermique entre le matériau du substrat et l’alliage III-N. En effet, plus ces différences sont importantes, plus les risques de formation dans la couche d’alliage III-N de défauts cristallins, tels que des dislocations, et la génération de contraintes mécaniques importantes, susceptibles de provoquer des déformations excessives, sont grands.
Les matériaux les plus fréquemment considérés pour l’hétéroépitaxie de nitrure de gallium sont le saphir et le carbure de silicium (SiC).
Outre sa plus faible différence de paramètre de maille avec le nitrure de gallium, le carbure de silicium est particulièrement préféré pour les applications électroniques de forte puissance en raison de sa conductivité thermique qui est nettement supérieure à celle du saphir et qui permet par conséquent de dissiper plus facilement l’énergie thermique générée lors du fonctionnement des composants.
Pour les applications radiofréquences (RF), on cherche à utiliser du carbure de silicium semi-isolant, c’est-à-dire présentant typiquement une résistivité électrique supérieure ou égale à 105Ω.cm, afin de minimiser les pertes parasites (généralement appelées pertes RF) dans le substrat. Cependant, ce matériau est particulièrement onéreux et ne se trouve actuellement que sous la forme de substrats de dimension limitée.
Le silicium permettrait de réduire drastiquement les coûts de fabrication et d’accéder à des substrats de grande dimension, mais les structures de type alliage III-N sur silicium sont pénalisées par des pertes RF et par une faible dissipation thermique.
Des structures composites, telles que des structures SopSiC ou SiCopSiC, ont également été investiguées [1] mais ne se révèlent pas totalement satisfaisantes. Ces structures comprennent respectivement une couche de silicium monocristallin ou une couche de SiC monocristallin (destinée à former une couche germe pour la croissance épitaxiale du nitrure de gallium) sur un substrat de SiC polycristallin. Bien que le SiC polycristallin soit un matériau peu onéreux, disponible sous la forme de substrats de grande dimension et procurant une bonne dissipation thermique, ces structures composites sont pénalisées par la présence d’une couche d’oxyde de silicium à l’interface entre la couche de silicium ou de SiC monocristallin et le substrat de SiC polycristallin, qui forme une barrière thermique entravant la dissipation de chaleur de la couche d’alliage III-N vers le substrat de SiC polycristallin.
Brève description de l’invention
Un but de l’invention est donc de remédier aux inconvénients précités et notamment aux limitations liées à la taille et au coût des substrats de SiC semi-isolant.
L’invention a donc pour but de concevoir un procédé de fabrication d’un substrat pour la croissance épitaxiale de GaN, AlGaN ou InGaN, notamment en vue de la formation de transistors HEMT ou d’autres dispositifs électroniques à haute fréquence et forte puissance dans lesquels les pertes RF sont minimisées et la dissipation thermique est maximisée.
A cet effet, l’invention propose un procédé de fabrication d’un substrat pour la croissance épitaxiale d’une couche de nitrure de gallium (GaN), de nitrure de gallium et d’aluminium (AlGaN) ou de nitrure de gallium et d’indium (InGaN), comprenant les étapes successives suivantes :
- fourniture d’un substrat donneur de carbure de silicium (SiC) monocristallin,
- implantation d’espèces ioniques dans le substrat donneur de sorte à former une zone de fragilisation délimitant une couche mince de SiC monocristallin à transférer, ladite implantation générant des défauts ponctuels dans le réseau cristallin de ladite couche mince à transférer,
- formation sur le substrat donneur d’un substrat receveur en un matériau présentant une haute résistivité électrique, ledit substrat receveur étant en contact direct avec la couche mince de SiC monocristallin à transférer,
- détachement du substrat donneur le long de la zone de fragilisation de sorte à transférer la couche mince de SiC monocristallin sur le substrat receveur pour former ledit substrat adapté pour la croissance épitaxiale de GaN, AlGaN ou InGaN.
- fourniture d’un substrat donneur de carbure de silicium (SiC) monocristallin,
- implantation d’espèces ioniques dans le substrat donneur de sorte à former une zone de fragilisation délimitant une couche mince de SiC monocristallin à transférer, ladite implantation générant des défauts ponctuels dans le réseau cristallin de ladite couche mince à transférer,
- formation sur le substrat donneur d’un substrat receveur en un matériau présentant une haute résistivité électrique, ledit substrat receveur étant en contact direct avec la couche mince de SiC monocristallin à transférer,
- détachement du substrat donneur le long de la zone de fragilisation de sorte à transférer la couche mince de SiC monocristallin sur le substrat receveur pour former ledit substrat adapté pour la croissance épitaxiale de GaN, AlGaN ou InGaN.
Par « haute fréquence », on entend dans le présent texte une fréquence supérieure à 3 kHz.
Par « forte puissance », on entend dans le présent texte une densité de puissance supérieure à 0,5 W/mm injectée au niveau de la grille du transistor.
Par « haute résistivité électrique », on entend dans le présent texte une résistivité électrique supérieure ou égale à 100 Ω.cm.
Par « SiC semi-isolant », on entend dans le présent texte du carbure de silicium présentant une résistivité électrique supérieure ou égale à 105Ω.cm.
Ce procédé permet de former un substrat à base de silicium, de diamant ou de céramique (frittée ou déposée à haute température par une technique de dépôt en phase vapeur), présentant une haute résistivité électrique et une forte conductivité thermique, à bas coût et disponible en grande dimension, comprenant une couche de SiC présentant une haute résistivité électrique, faisant bénéficier la structure finale de ses bonnes propriétés de dissipation thermique et de limitation des pertes RF. La couche de SiC à haute résistivité électrique étant en contact direct avec le substrat receveur, la structure ne contient en outre aucune barrière thermique.
Par ailleurs, ce procédé permet de s’affranchir de la faible disponibilité des substrats de SiC semi-isolants, en profitant des défauts générés par l’implantation pour conférer une haute résistivité électrique à la couche transférée à partir d’un substrat de SiC standard (non semi-isolant).
Selon d’autres caractéristiques avantageuses mais optionnelles, considérées seules ou en combinaison lorsque cela est techniquement possible :
- le procédé comprend, après l’étape de détachement, la mise en œuvre d’un recuit de consolidation dudit substrat adapté pour la croissance épitaxiale de GaN, AlGaN ou InGaN, ledit recuit étant réalisé à une température inférieure ou égale à 1200°C de sorte à limiter la guérison des défauts ponctuels générés lors de l’implantation ;
- le substrat donneur présente une résistivité électrique inférieure ou égale à 100 Ω.cm ;
- le substrat receveur (20) est un substrat, de céramique, de diamant ou de silicium présentant une résistivité électrique supérieure ou égale à 100 Ω.cm ;
- les espèces ioniques comprennent des ions hydrogène ;
- lesdits ions hydrogène sont implantés avec une dose supérieure ou égale à 6.1016at/cm² ;
- la formation du substrat receveur sur le substrat donneur comprend un collage direct dudit substrat receveur et du substrat donneur ;
- la formation du substrat receveur sur le substrat donneur comprend un dépôt du substrat receveur sur le substrat donneur, ledit dépôt étant réalisé à une température inférieure ou égale à 900°C de sorte à limiter la guérison des défauts ponctuels générés lors de l’implantation.
Un autre objet de l’invention concerne un procédé de fabrication par épitaxie d’une couche de GaN, AlGaN ou InGaN sur un substrat obtenu par le procédé qui vient d’être décrit.
Ledit procédé comprend :
- la fourniture d’un substrat fabriqué par le procédé décrit ci-dessus,
- la croissance épitaxiale de la couche de GaN, AlGN ou InGaN sur la couche transférée de SiC semi-isolant monocristallin dudit substrat, à une température inférieure ou égale à 1200°C.
- la fourniture d’un substrat fabriqué par le procédé décrit ci-dessus,
- la croissance épitaxiale de la couche de GaN, AlGN ou InGaN sur la couche transférée de SiC semi-isolant monocristallin dudit substrat, à une température inférieure ou égale à 1200°C.
La couche de GaN, AlGaN ou InGaN présente typiquement une épaisseur comprise entre 1 et 2 µm.
Un autre objet de l’invention concerne un procédé de fabrication d’un transistor à haute mobilité d'électrons (HEMT) dans une telle couche de GaN, AlGaN ou InGaN.
Ledit procédé comprend :
- la fabrication par épitaxie d’une couche de GaN, AlGaN ou InGaN par le procédé décrit précédemment,
- la formation d’une hétérojonction par épitaxie, sur ladite couche, d’une couche d’un matériau III-N différent du matériau de ladite couche de GaN, AlGaN ou InGaN,
- la formation d’un canal du transistor au niveau de ladite hétérojonction,
- la formation d’une source, d’un drain et d’une grille du transistor sur le canal.
- la fabrication par épitaxie d’une couche de GaN, AlGaN ou InGaN par le procédé décrit précédemment,
- la formation d’une hétérojonction par épitaxie, sur ladite couche, d’une couche d’un matériau III-N différent du matériau de ladite couche de GaN, AlGaN ou InGaN,
- la formation d’un canal du transistor au niveau de ladite hétérojonction,
- la formation d’une source, d’un drain et d’une grille du transistor sur le canal.
D’autres caractéristiques et avantages de l’invention ressortiront de la description détaillée qui va suivre, en référence aux dessins annexés, sur lesquels :
Pour des raisons de lisibilité des figures, les différentes couches n’ont pas nécessairement été représentées à l’échelle.
Description détaillée de modes de réalisation
L’invention propose un procédé de fabrication de substrats pour la croissance épitaxiale d’alliages III-N binaires ou ternaires à base de gallium. Lesdits alliages comprennent le nitrure de gallium (GaN), le nitrure de gallium et d’aluminium (AlxGa1-xN, où 0 < x < 1, désigné par la suite de manière abrégée par AlGaN) et le nitrure de gallium et d’indium (InxGa1-xN, où 0 < x < 1, désigné par la suite de manière abrégée par InGaN). Dans un souci de concision, on décrira dans la suite du texte la fabrication d’un substrat pour la croissance épitaxiale d’une couche de GaN mais l’homme du métier est à même d’adapter les conditions de croissance pour former une couche d’AlGaN ou d’IngaN, le substrat servant à cette croissance épitaxiale étant le même.
Le procédé utilise un substrat donneur de carbure de silicium (SiC) monocristallin, dont une couche mince, transférée par un procédé de type Smart Cut™ sur un substrat receveur avec lequel elle est en contact direct, sera adaptée à la croissance épitaxiale de la couche de GaN. Ce procédé met à profit les défauts ponctuels de types lacunes et/ou interstitiels causés par l’implantation d’espèces ioniques dans le substrat donneur pour former ladite couche mince, qui confèrent à ladite couche un caractère semi-isolant électriquement. Cependant, de tels défauts peuvent être guéris en portant le matériau à une température suffisamment élevée, de l’ordre de 1300°C a minima pour le SiC [2]. On veillera donc à mettre en œuvre les traitements thermiques ultérieurs à une température inférieure ou égale à 1100°C afin de ne pas guérir lesdits défauts et ainsi préserver le caractère semi-isolant de la couche mince de SiC transférée.
On choisit pour substrat donneur un substrat de SiC monocristallin présentant une excellente qualité cristalline, c’est-à-dire notamment exempt de dislocations.
Dans certains modes de réalisation, le substrat donneur peut être un substrat massif de SiC monocristallin. Dans d’autres formes de réalisation, le substrat donneur peut être un substrat composite, comprenant une couche superficielle de SiC monocristallin et au moins une autre couche d’un autre matériau. Dans ce cas, la couche de SiC monocristallin présente une épaisseur supérieure ou égale à 0,5 µm.
Il existe différentes formes cristallines (également appelées polytypes) du carbure de silicium. Les plus répandues sont les formes 4H, 6H et 3C. De manière préférée, le carbure de silicium monocristallin est choisi parmi les polytypes 4H et 6H, mais tous les polytypes sont envisageables pour mettre en œuvre la présente invention.
Sur les figures, on a représenté un substrat massif 10 de SiC monocristallin.
De manière connue en elle-même, comme illustré sur la figure 1, un tel substrat présente une face silicium 10-Si et une face carbone 10-C.
A l’heure actuelle, les procédés d’épitaxie de GaN sont principalement mis en œuvre sur la face silicium du SiC. Cependant, il n’est pas exclu de parvenir à faire croître du GaN sur la face carbone du SiC. L’orientation du substrat donneur (face silicium / face carbone) pendant la mise en œuvre du procédé est choisie en fonction de la face du SiC destinée à la croissance de la couche de GaN.
En référence à la figure 2, on met en œuvre une implantation d’espèces ioniques dans le substrat donneur 10, de sorte à former une zone de fragilisation 12 délimitant une couche mince 11 de SiC monocristallin. Les espèces implantées comprennent typiquement de l’hydrogène et/ou de l’hélium. L’homme du métier est à même de définir l’énergie et la dose d’implantation requises.
Lorsque le substrat donneur est un substrat composite, l’implantation est réalisée dans la couche superficielle de SiC monocristallin dudit substrat.
De manière préférée, l’implantation des espèces ioniques est réalisée au travers de la face silicium 10-C du substrat donneur. Comme on le verra par la suite, cette orientation du substrat donneur permet d’obtenir, à la surface du substrat final destiné à la croissance de la couche de GaN, la face silicium du SiC, qui est plus favorable. Cependant, si la croissance de la couche de GaN est envisagée sur la face carbone du SiC, l’implantation des espèces ioniques doit être réalisée au travers de la face carbone 10-Si du substrat donneur.
De préférence, la couche mince 11 de SiC monocristallin présente une épaisseur inférieure à 1 µm. Une telle épaisseur est en effet accessible à l’échelle industrielle avec le procédé Smart Cut™. En particulier, les dispositifs d’implantation disponibles dans les lignes de fabrications industrielles permettent d’atteindre une telle profondeur d’implantation.
Outre la formation de la zone de fragilisation, l’implantation a pour effet de générer dans le réseau cristallin de la couche mince 11, qui est traversée par les espèces implantées, des défauts ponctuels qui entraînent une augmentation de la résistivité électrique de ladite couche. Ainsi, bien que le substrat donneur soit composé de SiC de résistivité électrique standard, c’est-à-dire inférieure ou égale à 100 Ω.cm, une densité suffisante de ces défauts ponctuels permet de conférer à la couche mince 11 un caractère semi-isolant. A titre purement indicatif, une dose d’ions hydrogène implantés supérieure ou égale à 6.1016at/cm² permet d’atteindre la résistivité électrique attendue. De tels défauts ont été identifiés dans [2], mais dans un tout autre contexte que celui de la présente invention ; en effet, les travaux relatés dans [2] visaient à former un substrat de type SiC (semi-conducteur) sur isolant.
En référence à la figure 3, on forme un substrat receveur 20 sur le substrat donneur 10.
Dans certains modes de réalisation, le substrat receveur est préexistant et est collé sur le substrat donneur par un collage direct, c’est-à-dire n’utilisant aucune couche de collage entre le substrat donneur et le substrat receveur.
Dans d’autres modes de réalisation, le substrat receveur est formé par dépôt sur le substrat donneur, directement sur la surface libre de la couche mince 11 à transférer. Le budget thermique du dépôt peut contribuer à amorcer un détachement de la zone de fragilisation, voire à provoquer un détachement complet du substrat donneur le long de la zone de fragilisation. Les conditions de dépôt, notamment le budget thermique du dépôt, sont donc choisies pour faire croître le substrat receveur sur une épaisseur suffisante pour qu’il soit autoporté (« free-standing » selon la terminologie anglo-saxonne), c’est-à-dire qu’il ne nécessite pas d’être supporté mécaniquement, avant qu’un éventuel détachement du substrat donneur n’intervienne. En pratique, l’épaisseur du substrat receveur ainsi déposé est supérieure ou égale à 50 µm. Par ailleurs, le budget thermique du dépôt est également limité par la nécessité de ne pas guérir les défauts ponctuels engendrés par l’implantation dans la couche mince à transférer. D’une manière générale, le dépôt sera donc réalisé à une température inférieure ou égale à 900°C.
De manière particulièrement avantageuse, le substrat receveur est choisi pour présenter une haute résistivité électrique combinée à une forte conductivité thermique. Ainsi, les matériaux préférés pour le substrat receveur sont : les céramiques (par exemple mais de manière non limitative le SiC polycristallin (pSiC), le nitrure d’aluminium polycristallin (pAlN), l’oxyde de béryllium (BeO)), le diamant, ou, dans une moindre mesure, le silicium de résistivité électrique supérieure ou égale à 100 Ω.cm (la conductivité thermique de ce dernier étant plus faible que celle des autres matériaux cités).
Ces matériaux existent sous forme de substrats adaptés pour être collés sur le substrat donneur ou peuvent être déposés par dépôt chimique en phase vapeur (CVD) ou par toute autre technique sur le substrat donneur.
A titre d’exemple le substrat receveur de pSiC pourra être déposé à une température inférieure à 800°C en utilisant une technique telle que la PECVD (acronyme du terme « Plasma Enhanced Chemical Vapor Deposition », c’est-à-dire dépôt chimique en phase vapeur assisté par plasma).
Que le substrat receveur soit formé par dépôt ou par collage sur le substrat donneur, l’absence de toute couche intermédiaire entre les deux substrats permet d’éviter la création d’une barrière thermique entre lesdits substrats.
En référence à la figure 4, on détache le substrat donneur le long de la zone de fragilisation 12. De manière connue en elle-même, le détachement peut être provoqué par un traitement thermique, une action mécanique, ou une combinaison de ces moyens. Dans le cas où le substrat receveur est déposé sur le substrat donneur, le détachement peut être amorcé au moins en partie par le budget thermique de dépôt du substrat receveur.
Ce détachement a pour effet de transférer la couche mince 11 de SiC monocristallin sur le substrat receveur 20. Le reliquat du substrat donneur peut éventuellement être recyclé en vue d’une autre utilisation.
Comme illustré sur la figure 4, la face libre de la couche 11 de SiC monocristallin transférée est la face silicium 11-Si (la face carbone étant du côté de l’interface avec le substrat receveur 20). On met en œuvre un polissage de cette face, par exemple par un polissage mécano-chimique (CMP, acronyme du terme anglo-saxon « Chemical Mechanical Polishing ») pour réduire la rugosité de la couche 11.
En général, un recuit de consolidation est mis en œuvre pour faire en sorte que le substrat obtenu ait été exposé à un budget thermique suffisant en vue de l’utilisation ultérieure dudit substrat. Afin de ne pas provoquer une guérison des défauts ponctuels responsables du caractère semi-isolant de la couche mince transférée, ledit recuit est mis en œuvre à une température inférieure ou égale à 1200°C. De préférence, la majeure partie du budget thermique est obtenue par une exposition du substrat à une température comprise entre 1000 et 1050°C, pendant une durée de l’ordre de 60 minutes, une température de 1100°C pouvant éventuellement être atteinte pendant une courte durée (de l’ordre de 30 minutes).
En référence à la figure 5, on fait croître, sur la face silicium de la couche 11 de SiC semi-isolant, une couche 30 de GaN (ou, comme mentionné plus haut, d’AlGaN ou d’InGaN). L’épaisseur de la couche 30 est typiquement comprise entre 1 et 2 µm.
Ensuite, comme illustré sur la figure 6, on forme une hétérojonction en faisant croître par épitaxie, sur la couche 30, une couche 40 d’un alliage III-N différent de celui de la couche 30.
Lesdites étapes d’épitaxie sont avantageusement mises en œuvre à une température inférieure ou égale à 1200°C de sorte à ne pas provoquer de guérison des défauts ponctuels procurant à la couche 11 de SiC son caractère semi-isolant.
On peut ainsi poursuivre la fabrication de transistors, notamment de transistors HEMT, à partir de cette hétérojonction, par des procédés connus de l’homme du métier, le canal du transistor étant formé au niveau de l’hétérojonction, et la source, le drain et la grille du transistor étant formés sur le canal.
La structure ainsi obtenue est particulièrement intéressante en ce qu’elle comprend une couche de SiC semi-isolant, qui d’une part sert de germe à la croissance épitaxiale de la couche d’alliage III-N et qui d’autre part procure une bonne dissipation thermique et une limitation des pertes RF, obtenue à moindre coût. Par ailleurs, le substrat receveur, qui supporte la couche de SiC semi-isolant, et qui présente à la fois une haute résistivité électrique et une forte conductivité thermique est directement en contact avec ladite couche, de sorte que la structure ne comporte pas de barrière thermique.
Ainsi, un transistor HEMT ou un autre dispositif électronique à haute fréquence et forte puissance formé dans une couche d’alliage II-N formée par épitaxie sur une telle structure présente des pertes RF minimisées et une dissipation thermique maximisée.
Références
[1] Comparative study on stress in AlGaN/GaN HEMT structures grown on 6H-SiC, Si and on composite substrates of the 6H-SiC/poly-SiC and Si/poly-SiC, M. Guziewicz et al, Journal of Physics: Conference Series 100 (2008) 040235
[2] Silicon Carbide on Insulator Formation by the Smart Cut™ Process, L. di Cioccio et al, Materials Science Forum, Vols. 264-268 (1998) pp. 765-770
Claims (11)
- Procédé de fabrication d’un substrat pour la croissance épitaxiale d’une couche de nitrure de gallium (GaN), de nitrure de gallium et d’aluminium (AlGaN) ou de nitrure de gallium et d’indium (InGaN), comprenant les étapes successives suivantes :
- fourniture d’un substrat donneur (10) de carbure de silicium (SiC) monocristallin,
- implantation d’espèces ioniques dans le substrat donneur (10) de sorte à former une zone de fragilisation (12) délimitant une couche mince (11) de SiC monocristallin à transférer, ladite implantation générant des défauts ponctuels dans le réseau cristallin de ladite couche mince à transférer,
- formation sur le substrat donneur (10) d’un substrat receveur (20) en un matériau présentant une haute résistivité électrique, ledit substrat receveur (20) étant en contact direct avec la couche mince (11) de SiC monocristallin à transférer,
- détachement du substrat donneur (10) le long de la zone de fragilisation (12) de sorte à transférer la couche mince (11) de SiC monocristallin sur le substrat receveur (20) pour former ledit substrat adapté pour la croissance épitaxiale de GaN, AlGaN ou InGaN. - Procédé selon la revendication 1, comprenant en outre, après l’étape de détachement, la mise en œuvre d’un recuit de consolidation dudit substrat adapté pour la croissance épitaxiale de GaN, AlGaN ou InGaN, ledit recuit étant réalisé à une température inférieure ou égale à 1200°C de sorte à limiter la guérison des défauts ponctuels générés lors de l’implantation.
- Procédé selon l’une des revendications 1 ou 2, dans lequel le substrat donneur présente une résistivité électrique inférieure ou égale à 100 Ω.cm.
- Procédé selon l’une des revendications 1 à 3, dans lequel le substrat receveur (20) est un substrat, de céramique, de diamant ou de silicium présentant une résistivité électrique supérieure ou égale à 100 Ω.cm.
- Procédé selon l’une des revendications 1 à 4, dans lequel les espèces ioniques comprennent des ions hydrogène.
- Procédé selon la revendication 5, dans lequel lesdits ions hydrogène sont implantés avec une dose supérieure ou égale à 6.1016at/cm².
- Procédé selon l’une des revendications 1 à 5, dans lequel la formation du substrat receveur (20) sur le substrat donneur (10) comprend un collage direct dudit substrat receveur (20) et du substrat donneur (10).
- Procédé selon l’une des revendications 1 à 5, dans lequel la formation du substrat receveur (20) sur le substrat donneur (10) comprend un dépôt du substrat receveur (20) sur le substrat donneur (10), ledit dépôt étant réalisé à une température inférieure ou égale à 900°C de sorte à limiter la guérison des défauts ponctuels générés lors de l’implantation.
- Procédé de fabrication par épitaxie d’une couche de nitrure de gallium (GaN), de nitrure de gallium et d’aluminium (AlGaN) ou de nitrure de gallium et d’indium (InGaN), comprenant :
- la fourniture d’un substrat fabriqué par le procédé selon l’une des revendications 1 à 8,
- la croissance épitaxiale de la couche (30) de GaN, AlGN ou InGaN sur la couche transférée (11) de SiC semi-isolant monocristallin dudit substrat, à une température inférieure ou égale à 1200°C. - Procédé selon la revendication 9, dans lequel la couche (30) de GaN, AlGaN ou InGaN présente une épaisseur comprise entre 1 et 2 µm.
- Procédé de fabrication d’un transistor à haute mobilité d'électrons (HEMT), comprenant :
- la fabrication par épitaxie d’une couche (30) de GaN, AlGaN ou InGaN par le procédé selon l’une des revendications 9 ou 10,
- la formation d’une hétérojonction par épitaxie, sur ladite couche (30), d’une couche (40) d’un matériau III-N différent du matériau de ladite couche (30) de GaN, AlGaN ou InGaN,
- la formation d’un canal du transistor au niveau de ladite hétérojonction,
- la formation d’une source, d’un drain et d’une grille du transistor sur le canal.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| FR2010207A FR3114910A1 (fr) | 2020-10-06 | 2020-10-06 | Procédé de fabrication d’un substrat pour la croissance épitaxiale d’une couche d’un alliage III-N à base de gallium |
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| FR2010207 | 2020-10-06 | ||
| FR2010207A FR3114910A1 (fr) | 2020-10-06 | 2020-10-06 | Procédé de fabrication d’un substrat pour la croissance épitaxiale d’une couche d’un alliage III-N à base de gallium |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| FR3114910A1 true FR3114910A1 (fr) | 2022-04-08 |
Family
ID=74125388
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| FR2010207A Pending FR3114910A1 (fr) | 2020-10-06 | 2020-10-06 | Procédé de fabrication d’un substrat pour la croissance épitaxiale d’une couche d’un alliage III-N à base de gallium |
Country Status (1)
| Country | Link |
|---|---|
| FR (1) | FR3114910A1 (fr) |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2857983A1 (fr) * | 2003-07-24 | 2005-01-28 | Soitec Silicon On Insulator | Procede de fabrication d'une couche epitaxiee |
| US20050269671A1 (en) * | 2004-06-03 | 2005-12-08 | Bruce Faure | Support for hybrid epitaxy and method of fabrication |
| US20110037075A1 (en) * | 2007-06-06 | 2011-02-17 | Chantal Arena | Process for fabricating a structure for epitaxy without an exclusion zone |
| US20140038388A1 (en) * | 2009-12-04 | 2014-02-06 | Soitec | Method for manufacturing a semiconductor-on-insulator structure having low electrical losses, and corresponding structure |
-
2020
- 2020-10-06 FR FR2010207A patent/FR3114910A1/fr active Pending
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2857983A1 (fr) * | 2003-07-24 | 2005-01-28 | Soitec Silicon On Insulator | Procede de fabrication d'une couche epitaxiee |
| US20050269671A1 (en) * | 2004-06-03 | 2005-12-08 | Bruce Faure | Support for hybrid epitaxy and method of fabrication |
| US20110037075A1 (en) * | 2007-06-06 | 2011-02-17 | Chantal Arena | Process for fabricating a structure for epitaxy without an exclusion zone |
| US20140038388A1 (en) * | 2009-12-04 | 2014-02-06 | Soitec | Method for manufacturing a semiconductor-on-insulator structure having low electrical losses, and corresponding structure |
Non-Patent Citations (2)
| Title |
|---|
| L. DI CIOCCIO ET AL.: "Silicon Carbide on Insulator Formation by the Smart CutTM Process", MATERIALS SCIENCE FORUM, vol. 264-268, 1998, pages 765 - 770 |
| M. GUZIEWICZ ET AL.: "Comparative study on stress in AlGaN/GaN HEMT structures grown on 6H-SiC, Si and on composite substrates of the 6H-SiC/poly-SiC and Si/poly-SiC", JOURNAL OF PHYSICS: CONFÉRENCE SÉRIÉS, vol. 100, 2008, pages 040235 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP1791170B1 (fr) | Procédé de fabrication d'un substrat notamment pour l'optique, l'électronique ou l'optoélectronique et substrat obtenu par ce procédé | |
| JP5312797B2 (ja) | オプトエレクトロニクス用基板の作製方法 | |
| EP1766676A1 (fr) | Support d'epitaxie hybride et son procede de fabrication | |
| JP5520836B2 (ja) | 半導体構造の製造方法 | |
| US20100233866A1 (en) | Method for manufacturing semiconductor substrate | |
| EP1653504A1 (fr) | Structure composite à forte dissipation thermique | |
| FR2857983A1 (fr) | Procede de fabrication d'une couche epitaxiee | |
| FR2835096A1 (fr) | Procede de fabrication d'un substrat auto-porte en materiau semi-conducteur monocristallin | |
| FR2896090A1 (fr) | DISPOSITIF SEMI-CONDUCTEUR GaN ET PROCEDE UTILISANT DU GaN SUR UNE FINE COUCHE DE SAPHIR DEPOSEE SUR UN SUBSTRAT DE CARBURE DE SILICIUM POLYCRISTALLIN | |
| FR3103962A1 (fr) | Procede de fabrication d’une structure composite comprenant une couche mince en sic monocristallin sur un substrat support en sic cristallin | |
| US20150048301A1 (en) | Engineered substrates having mechanically weak structures and associated systems and methods | |
| TW201413783A (zh) | 碳化矽紋層 | |
| FR3108775A1 (fr) | Procede de fabrication d’une structure composite comprenant une couche mince en sic monocristallin sur un substrat support en sic | |
| FR2905799A1 (fr) | Realisation d'un substrat en gan | |
| FR3114910A1 (fr) | Procédé de fabrication d’un substrat pour la croissance épitaxiale d’une couche d’un alliage III-N à base de gallium | |
| FR3079532A1 (fr) | Procede de fabrication d'une couche monocristalline de materiau ain et substrat pour croissance par epitaxie d'une couche monocristalline de materiau ain | |
| WO2022074318A1 (fr) | Procédé de fabrication d'un substrat pour la croissance épitaxiale d'une couche d'un alliage iii-n à base de gallium | |
| EP4226416A1 (fr) | Procédé de fabrication d'un substrat pour la croissance épitaxiale d'une couche d'un alliage iii-n à base de gallium | |
| FR2883659A1 (fr) | Procede de fabrication d'une hetero-structure comportant au moins une couche epaisse de materiau semi-conducteur | |
| WO2022074319A1 (fr) | Procédé de fabrication d'un substrat pour la croissance épitaxiale d'une couche d'un alliage iii-n à base de gallium | |
| JP2012142366A (ja) | 半導体デバイスの製造方法およびエピタキシャル成長用の支持基板 | |
| CN113841223A (zh) | 半导体基板的制造方法和半导体装置的制造方法 | |
| FR2971620A1 (fr) | Substrat semi-conducteur a couche d'epitaxie épaisse, et procédé de fabrication | |
| FR3118284A1 (fr) | Dispositif électronique en siliciure de carbone et son procédé de fabrication | |
| TW202349454A (zh) | 複合結構及其製作方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PLFP | Fee payment |
Year of fee payment: 2 |
|
| PLSC | Publication of the preliminary search report |
Effective date: 20220408 |
|
| RX | Complete rejection |
Effective date: 20220622 |