DE102015103323A1 - Verfahren zum Herstellen von Halbleitervorrichtungen durch Bonden einer Halbleiterscheibe auf ein Basissubstrat, zusammengesetzter Wafer und Halbleitervorrichtung - Google Patents

Verfahren zum Herstellen von Halbleitervorrichtungen durch Bonden einer Halbleiterscheibe auf ein Basissubstrat, zusammengesetzter Wafer und Halbleitervorrichtung Download PDF

Info

Publication number
DE102015103323A1
DE102015103323A1 DE102015103323.2A DE102015103323A DE102015103323A1 DE 102015103323 A1 DE102015103323 A1 DE 102015103323A1 DE 102015103323 A DE102015103323 A DE 102015103323A DE 102015103323 A1 DE102015103323 A1 DE 102015103323A1
Authority
DE
Germany
Prior art keywords
semiconductor
base substrate
wafer
layer
semiconductor layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
DE102015103323.2A
Other languages
English (en)
Inventor
Wolfgang Lehnert
Günther Ruhl
Rudolf Berger
Albert Birner
Roland Rupp
Helmut Brech
Oliver Häberlen
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies Austria AG
Original Assignee
Infineon Technologies Austria AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies Austria AG filed Critical Infineon Technologies Austria AG
Priority to DE102015103323.2A priority Critical patent/DE102015103323A1/de
Priority to US15/052,953 priority patent/US10431504B2/en
Priority to CN201610126058.XA priority patent/CN105938794B/zh
Publication of DE102015103323A1 publication Critical patent/DE102015103323A1/de
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/8258—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using a combination of technologies covered by H01L21/8206, H01L21/8213, H01L21/822, H01L21/8252, H01L21/8254 or H01L21/8256
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/185—Joining of semiconductor bodies for junction formation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/185—Joining of semiconductor bodies for junction formation
    • H01L21/187—Joining of semiconductor bodies for junction formation by direct bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • H01L21/2003—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy characterised by the substrate
    • H01L21/2007—Bonding of semiconductor wafers to insulating substrates or to semiconducting substrates using an intermediate insulating layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0688—Integrated circuits having a three-dimensional layout
    • H01L27/0694—Integrated circuits having a three-dimensional layout comprising components formed on opposite sides of a semiconductor substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7782—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with confinement of carriers by at least two heterojunctions, e.g. DHHEMT, quantum well HEMT, DHMODFET
    • H01L29/7783—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with confinement of carriers by at least two heterojunctions, e.g. DHHEMT, quantum well HEMT, DHMODFET using III-V semiconductor material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68327—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/6835—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used as a support during build up manufacturing of active devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68381—Details of chemical or physical process used for separating the auxiliary support from a device or wafer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/1608—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0093—Wafer bonding; Removal of the growth substrate

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Recrystallisation Techniques (AREA)
  • Junction Field-Effect Transistors (AREA)
  • General Engineering & Computer Science (AREA)

Abstract

Eine Halbleiterscheibe (410) eines ersten kristallinen Materials, das ein erstes Gittersystem hat, ist auf eine Prozessoberfläche (491) eines Basissubstrates (490) gebondet, wobei eine Bondschicht (415) zwischen der Halbleiterscheibe (410) und dem Basissubstrat (490) gebildet wird. Eine zweite Halbleiterschicht (20) eines zweiten kristallinen Materials mit einem zweiten, verschiedenen Gittersystem wird durch Epitaxie auf einer aus der Halbleiterscheibe (410) gebildeten ersten Halbleiterschicht (410a) gebildet.

Description

  • HINTERGRUND
  • Verbindungshalbleitermaterialien, wie Siliziumcarbid und AIIIBV-Halbleitermaterialien, erlauben die Herstellung von Halbleitervorrichtungen mit geringeren Schaltverlusten sowie verbesserter Durchbruchspannung, Stromdichte, Betriebsfrequenz und Temperaturstabilität im Vergleich mit auf Silizium beruhenden Leistungsvorrichtungen. Wafer von Verbindungshalbleitermaterialen haben typischerweise vergleichsweise kleine Durchmesser und sind vergleichsweise teuer. Daher werden Verbindungshalbleitermaterialien auch durch Epitaxie auf einem kosteneffizienten kristallinen Basissubstrat gebildet, wobei Pufferschichten das Kristallgitter des epitaktischen Verbindungshalbleitermaterials an das Kristallgitter des Basissubstrats anpassen.
  • Es ist wünschenswert, Halbleitervorrichtungen, die auf Verbindungshalbleitermaterialien beruhen, mit geringer Kristalldefektdichte bzw. Kristallfehlerdichte in einer kosteneffektiven Weise herzustellen.
  • ZUSAMMENFASSUNG
  • Die Aufgabe wird mit dem Gegenstand der unabhängigen Patentansprüche gelöst. Die abhängigen Patentansprüche betreffen weitere Ausführungsbeispiele.
  • Gemäß einem Ausführungsbeispiel umfasst ein Verfahren zum Herstellen einer Halbleitervorrichtung ein Befestigen durch Adhäsionsbonden bzw. Haftungsverbinden einer Halbleiterscheibe eines ersten kristallinen Materials, das ein erstes Gittersystem hat, auf einer Prozessoberfläche eines Basissubstrats bzw. Grundsubstrats, wobei eine Bondschicht bzw. Verbindungsschicht zwischen der Halbleiterscheibe und dem Basissubstrat gebildet wird. Eine zweite Halbleiterscheibe eines zweiten kristallinen Materials mit einem zweiten, verschiedenen Gittersystem wird durch Epitaxie auf einer ersten Halbleiterschicht gebildet, die aus der Halbleiterscheibe gebildet ist.
  • Gemäß einem anderen Ausführungsbeispiel umfasst ein zusammengesetzter Wafer ein Basissubstrat und eine erste Halbleiterschicht aus einem ersten Halbleitermaterial mit einer horizontalen Ausdehnung bzw. Erstreckung, die kleiner als eine horizontale Ausdehnung des Basissubstrates ist. Eine Bondschicht ist sandwichartig zwischen dem Basissubstrat und der ersten Halbleiterschicht vorgesehen. Eine zweite Halbleiterschicht aus einem zweiten, verschiedenen Halbleitermaterial ist auf einer Seite der ersten Halbleiterschicht entgegengesetzt zu dem Basissubstrat.
  • Gemäß einem weiteren Ausführungsbeispiel umfasst eine Halbleitervorrichtung einen ersten Halbleiterabschnitt aus einem ersten Halbleitermaterial, wobei der erste Halbleiterabschnitt wenigstens ein erstes elektronisches Element umfasst. Ein zweiter Halbleiterabschnitt aus einem zweiten Halbleitermaterial umfasst ein zweites elektronisches Element. Die ersten und zweiten Halbleiterabschnitte sind sandwichartig zu einem Zwischenabschnitt vorgesehen. Der Zwischenabschnitt umfasst einen Hauptteil eines dritten Halbleitermaterials und eine Bondstruktur bzw. Verbindungsstruktur. Die Bondstruktur beruht auf einer Keramik und ist sandwichartig zwischen dem Hauptteil und dem ersten Halbleiterabschnitt vorgesehen.
  • Der Fachmann wird zusätzliche Merkmale und Vorteile nach Lesen der folgenden Detailbeschreibung und Betrachten der begleitenden Zeichnungen erkennen.
  • KURZBESCHREIBUNG DER ZEICHNUNGEN
  • Die begleitenden Zeichnungen sind beigeschlossen, um ein weiteres Verständnis der Erfindung zu liefern, und sie sind in die Offenbarung der Erfindung einbezogen und bilden einen Teil von dieser. Die Zeichnungen veranschaulichen die Ausführungsbeispiele der vorliegenden Erfindung und dienen zusammen mit der Beschreibung zum Erläutern von Prinzipien der Erfindung. Andere Ausführungsbeispiele der Erfindung und beabsichtigte Vorteile werden sofort gewürdigt, da sie unter Hinweis auf die folgende Detailbeschreibung besser verstanden werden.
  • 1A ist eine schematische vertikale Schnittdarstellung einer Halbleiterscheibe und eines Basissubstrates zum Veranschaulichen eines Verfahrens zum Herstellen einer Halbleitervorrichtung gemäß einem Ausführungsbeispiel.
  • 1B ist eine schematische vertikale Schnittdarstellung des Basissubstrates und der Halbleiterscheibe von 1A nach Befestigen der Halbleiterscheibe auf dem Basissubstrat.
  • 1C ist eine schematische vertikale Schnittdarstellung der Halbleiterscheibe und des Basissubstrates von 1B während der Bildung einer Delaminationszone in der Halbleiterscheibe.
  • 1D ist eine schematische vertikale Schnittdarstellung des Basissubstrates von 1C und einer ersten Halbleiterschicht, erhalten durch Delamination eines Teiles der Halbleiterscheibe von 1C.
  • 1E ist eine schematische vertikale Schnittdarstellung der ersten Halbleiterschicht und des Basissubstrates von 1D nach Bilden einer Pufferschicht auf der ersten Halbleiterschicht.
  • 1F ist eine schematische vertikale Schnittdarstellung eines zusammengesetzten Wafers, erhalten aus der ersten Halbleiterschicht und dem Basissubstrat von 1E durch Aufwachsen von einer zweiten Halbleiterschicht auf der Pufferschicht durch Epitaxie.
  • 1G ist eine schematische vertikale Schnittdarstellung eines Zwischensubstrates, erhalten von dem zusammengesetzten Wafer von 1F durch Entfernen des Basissubstrates.
  • 1H zeigt schematisch eine Vielzahl von Halbleitervorrichtungen, die aus dem Zwischensubstrat von 1G erhalten sind.
  • 2A ist eine schematische vertikale Schnittdarstellung eines zusammengesetzten Wafers gemäß einem Ausführungsbeispiel, betreffend ein Basissubstrat mit ersten elektronischen Elementen, nach Bilden von zweiten elektronischen Elementen in der zweiten Halbleiterschicht.
  • 2B zeigt schematisch eine Vielzahl von Hybridhalbleitervorrichtungen, die von dem zusammengesetzten Wafer von 2A erhalten sind.
  • 3A ist eine schematische Draufsicht eines zusammengesetzten Wafers gemäß einem Ausführungsbeispiel einschließlich eines Basissubstrates und einer angenähert kreisförmigen zweiten Halbleiterschicht, die über einer Prozessoberfläche des Basissubstrates gebildet ist.
  • 3B ist eine schematische Draufsicht eines zusammengesetzten Wafers gemäß einem Ausführungsbeispiel einschließlich eines Basissubstrates und einer zweiten Halbleiterschicht, die eine Vielzahl von isolierten Inseln umfasst.
  • 3C ist eine schematische Draufsicht eines zusammengesetzten Wafers gemäß einem Ausführungsbeispiel einschließlich eines Basissubstrates und einer Vielzahl von isolierten, angenähert kreisförmigen Säulen mit jeweils ersten und zweiten Halbleiterschichten.
  • 3D ist eine schematische Draufsicht eines zusammengesetzten Wafers gemäß einem Ausführungsbeispiel einschließlich eines Basissubstrates und einer Vielzahl von isolierten, rechteckförmigen Säulen mit jeweils ersten und zweiten Halbleiterschichten.
  • 4 ist eine schematische vertikale Schnittdarstellung eines Teiles einer Hybridhalbleitervorrichtung gemäß einem Ausführungsbeispiel, das auf ein erstes elektronisches Element und ein zweites elektronisches Element in verschiedenen Halbleiterabschnitten von verschiedenen Halbleitermaterialien bezogen ist.
  • 5A ist eine schematische vertikale Schnittdarstellung eines Teiles einer Hybridhalbleitervorrichtung gemäß einem Ausführungsbeispiel, das einen Feldeffekttransistor mit isoliertem Gate betrifft, in einem ersten Halbleitermaterial, das elektrisch mit einem Transistor hoher Elektronenbeweglichkeit in einem zweiten Halbleitermaterial gekoppelt ist.
  • 5B ist eine schematische vertikale Schnittdarstellung eines Teiles einer Hybridhalbleitervorrichtung gemäß einem Ausführungsbeispiel, das einen Feldeffekttransistor mit isoliertem Gate in einem ersten Halbleitermaterial und ein optoelektronisches Element in einem zweiten Halbleitermaterial betrifft.
  • DETAILBESCHREIBUNG
  • In der folgenden Detailbeschreibung wird Bezug genommen auf die begleitenden Zeichnungen, die einen Teil der Offenbarung bilden und in denen für Veranschaulichungszwecke spezifische Ausführungsbeispiele gezeigt sind, in denen die Erfindung ausgestaltet werden kann. Andere Ausführungsbeispiele können verwendet und strukturelle oder logische Änderungen können gemacht werden, ohne von dem Bereich der vorliegenden Erfindung abzuweichen. Beispielsweise können Merkmale, die für ein Ausführungsbeispiel veranschaulicht oder beschrieben sind, bei oder im Zusammenhang mit anderen Ausführungsbeispielen verwendet werden, um zu noch einem weiteren Ausführungsbeispiel zu gelangen. Die vorliegende Erfindung soll solche Modifikationen und Veränderungen umfassen. Die Beispiele sind mittels einer spezifischen Sprache beschrieben, die nicht als den Bereich der beigefügten Patentansprüche begrenzend aufgefasst werden sollte. Die Zeichnungen sind nicht maßstabsgetreu und dienen nur für Veranschaulichungszwecke. Zur Klarheit sind die gleichen oder ähnlichen Elemente durch entsprechende Bezugszeichen in den verschiedenen Zeichnungen versehen, falls nicht etwas anderes festgestellt wird.
  • Die Begriffe ”haben”, ”enthalten”, ”umfassen”, ”aufweisen” und ähnliche Begriffe sind offene Begriffe, und diese Begriffe geben das Vorhandensein der festgestellten Strukturen, Elemente oder Merkmale an, schließen zusätzliche Elemente oder Merkmale nicht aus. Die unbestimmten Artikel und die bestimmten Artikel sollen sowohl den Plural als auch den Singular umfassen, falls sich aus dem Zusammenhang nicht klar etwas anderes ergibt.
  • Der Begriff ”elektrisch verbunden” beschreibt eine permanente niederohmige Verbindung zwischen elektrisch verbundenen Elementen, beispielsweise einen direkten Kontakt zwischen den betreffenden Elementen oder eine niederohmige Verbindung über ein Metall und/oder einen hochdotierten Halbleiter. Der Begriff ”elektrisch gekoppelt” umfasst, dass ein oder mehrere dazwischenliegende Elemente, die für eine Signalübertragung geeignet sind, zwischen den elektrisch gekoppelten Elementen vorgesehen sein können, beispielsweise Elemente, die steuerbar sind, um zeitweise eine niederohmige Verbindung in einem ersten Zustand und eine hochohmige elektrische Entkopplung in einem zweiten Zustand vorzusehen.
  • Die Figuren veranschaulichen relative Dotierungskonzentrationen durch Angabe von ”–” oder ”+” nächst zu dem Dotierungstyp ”n” oder ”p”. Beispielsweise bedeutet ”n–” eine Dotierungskonzentration, die niedriger als die Dotierungskonzentration eines ”n”-Dotierungsbereiches ist, während ein ”n+”-Dotierungsbereich eine höhere Dotierungskonzentration hat als ein ”n”-Dotierungsbereich. Dotierungsbereiche der gleichen relativen Dotierungskonzentration haben nicht notwendigerweise die gleiche absolute Dotierungskonzentration. Beispielsweise können zwei verschiedene ”n”-Dotierungsbereiche die gleichen oder verschiedene absolute Dotierungskonzentrationen haben.
  • Die 1A bis 1H beziehen sich auf die Herstellung von Halbleitervorrichtungen aus Verbindungshalbleitermaterialien, die aus wenigstens zwei Elementen zusammengesetzt sind, die einen einzigen Kristall bilden.
  • 1A zeigt ein Basissubstrat 490 und eine Halbleiterscheibe 410, die auf einer Prozessoberfläche 491 des Basissubstrates 490 angebracht bzw. befestigt ist. Gestalt, Abmessungen und Material des Basissubstrates 490 sind mit herkömmlichen Produktionslinien für auf Silizium beruhende Halbleitervorrichtungen kompatibel. Das Basissubstrat 490 kann aus einem einzigen Material gebildet sein oder kann einen Schichtstapel aus verschiedenen Materialien umfassen. Beispielsweise kann das Basissubstrat 490 ein einkristalliner Siliziumwafer, eine Glasscheibe, beispielsweise ein Siliziumoxidwafer, oder ein Saphirwafer oder eine feste Kohlenstoffscheibe, z. B. eine Graphitscheibe, sein.
  • Gemäß einem Ausführungsbeispiel ist das Basissubstrat 490 ein vorprozessiertes bzw. vorverarbeitetes Substrat, in welchem erste elektronische Elemente längs einer zweiten Oberfläche 492 entgegengesetzt zu einer Prozessoberfläche 491 gebildet sind.
  • Das Basissubstrat 490 kann eine angenähert bzw. ungefähre zylindrische Gestalt haben, wobei eine der zwei planaren Hauptoberflächen die Prozessoberfläche 491 bildet. Die äußere Oberfläche (laterale Oberfläche) 490 kann eine flache Seite bzw. Stelle enthalten, um eine Kristallrichtung anzuzeigen. Der Durchmesser des Basissubstrates 490 kann wenigstens 150 mm, beispielsweise 200 mm (”8-Zoll”-Wafer) oder 300 mm (”12-Zoll”-Wafer) sein. Eine Dicke d1 des Basissubstrates 490 kann beispielsweise zwischen 700 und 800 μm sein.
  • Eine Normale zu der Prozessoberfläche 491 definiert eine vertikale Richtung. Richtungen parallel zu der Prozessoberfläche 491 sind horizontale Richtungen.
  • Die Halbleiterscheibe 410 kann ein Wafer oder eine Scheibe einer homogenen Dicke mit einer horizontalen Ausdehnung sein, die kleiner als die horizontale Ausdehnung des Basissubstrates 490 ist. Die Halbleiterscheibe 410 ist zusammengesetzt aus einem ersten kristallinen Material, das geeignet ist als eine Startschicht für das epitaxiale Wachstum eines zweiten kristallinen Materials. Beispielsweise kann das Material der Halbleiterscheibe 410 Siliziumcarbid (SiC), Aluminiumnitrid (AlN) oder Aluminiumoxid (Al2O3) sein.
  • Gemäß einem Ausführungsbeispiel ist die Halbleiterscheibe 410 ein SiC-Wafer mit einem Durchmesser von 50,8 mm (2 Zoll), 76,2 mm (3 Zoll), 100 mm (”4 Zoll”) oder 150 mm (”6 Zoll”) und einer Dicke von 100 μ oder mehr.
  • Wenigstens eine Halbleiterscheibe 410 ist an der Prozessoberfläche 491 des Basissubstrates 490 durch Adhäsionsbonden bzw. Haftungsverbinden befestigt bzw. angebracht. Falls beispielsweise das Basissubstrat 490 ein Siliziumwafer ist oder eine Siliziumschicht umfasst, die die Prozessoberfläche 491 bildet, kann eine Adhäsionsschicht, die auf einem vorkeramischen Polymer beruht, z. B. Polycarbosilan, auf die Prozessoberfläche 491, eine Oberfläche der ersten Halbleiterscheibe 410, die der Prozessoberfläche 491 gegenüberliegt, oder beide angewandt bzw. aufgebracht werden. Dann wird die Halbleiterscheibe 410 an dem Basissubstrat 490 angebracht. Eine Wärmebehandlung kann die Adhäsionsschicht härten, um aus dem Material der Adhäsionsschicht eine feste stabile Bondschicht bzw. Verbindungsschicht 415 zwischen dem Basissubstrat 490 und der Halbleiterscheibe 410 zu bilden.
  • Falls das Basissubstrat 490 eine Graphitscheibe ist, kann die Adhäsionsschicht auf Mesophasen-Kohlenstoff oder Pech beruhen. Ein Wärmeprozess kann den Mesophasen-Kohlenstoff oder das Pech in eine Graphitschicht umwandeln, wobei Lösungsmittel und Pyrolyse-Produkte des Mesophasen-Kohlenstoffes oder Peches durch die offene poröse Struktur des Graphitträgers verdampfen können.
  • 1B zeigt ein Prozesssubstrat 401 einschließlich der Bondschicht 415, die die Halbleiterscheibe 410 mit dem Basissubstrat 490 verbindet. Die Bondschicht 415 kann als Hauptbestandteil aus polykristallinem Siliziumcarbid oder Graphit bestehen oder dieses enthalten und kann eine Dicke von einigen hundert nm, beispielsweise angenähert 0,5 bis 3 μm, haben.
  • Da das Prozesssubstrat 401 mit einem Siliziumwafer hinsichtlich Abmessungen und Gestalt kompatibel ist, können die folgenden Prozesse innerhalb einer herkömmlichen Produktionslinie für Siliziumvorrichtungen vorgenommen bzw. durchgeführt werden.
  • Eine dünne erste Halbleiterschicht 410a kann aus der Halbleiterscheibe 410 durch Dünnen, beispielsweise durch Ätzen, Polieren oder Delamination gebildet werden. Gemäß einem Ausführungsbeispiel können Fremdstoffe durch eine freiliegende obere Oberfläche 411 in die Halbleiterscheibe 410 bei einer hohen Dosis implantiert werden. Die Fremdstoffe können beispielsweise Wasserstoffionen sein. Eine schmale Delaminationszone 412, in welcher die implantierten Fremdstoffe das Kristallgitter der Halbleiterscheibe 410 schädigen, bildet sich längs der Implantationsspitze. Eine Wärmebehandlung kann einen Hauptteil der Halbleiterscheibe 410 über der Delaminationszone 412 abheben, wobei die Delaminationszone 412 als eine Spaltungsebene wirksam ist.
  • 1D zeigt die erste Halbleiterschicht 410a, die von einem zurückbleibenden Teil der Halbleiterscheibe 410 gebildet ist, nach dem Delaminationsprozess von 1C. Eine Dicke d2 der ersten Halbleiterscheibe 410a kann beispielsweise in einem Bereich von 2 bis 50 μm sein. Ein CTE (Wärmeausdehnungskoeffizient) das Basissubstrates 490 kann auf den CTE der zweiten Halbleiterschicht 420 eingestellt sein oder kann einen Wert zwischen dem CTE der ersten Halbleiterschicht 410a und der zweiten Halbleiterschicht 420 haben. In dem letzteren Fall kann die Dicke der ersten Halbleiterschicht 410a kleiner als 10 μm sein, um eine elastische erste Halbleiterschicht 410a zu erhalten, die die Bildung einer vergleichsweise dicken zweiten Halbleiterschicht 420 aus Überführungsmaterialien, wie Galliumnitrid bei reduzierter Tendenz zu der Bildung von Rissen in der zweiten Halbleiterschicht 420 zu stützen. Gemäß anderen Ausführungsbeispielen ist die Dicke wenigstens 500 nm, beispielsweise wenigstens 5 μm, um Halbleitervorrichtungen mit hoher Durchbruchspannung selbst bei vergleichsweise dünnen zweiten Halbleiterschichten 420 zu erhalten. Gemäß einem Ausführungsbeispiel ist die Dicke d2 der zweiten Halbleiterschicht 410a wenigstens 5 μm, um Halbleitervorrichtungen zu erhalten, die auf Verbindungshalbleitermaterialien von 600 V bis 1200 V beruhen.
  • Die erste Halbleiterschicht 410a von 1D oder, falls die Halbleiterscheibe 410 nicht gedünnt ist, die Halbleiterscheibe 410 kann durch Fotolithografie strukturiert bzw. gemustert werden, wobei Teile der ersten Halbleiterschicht 410a oder der Halbleiterscheibe 410 entfernt werden und die Bondschicht 415 oder das Basissubstrat 496 freigelegt wird zwischen verbleibenden Teilen der Halbleiterschicht 410a. Im Folgenden wächst das Zielhalbleitermaterial lediglich auf Inselteilen der Halbleiterschicht 410a oder der Halbleiterscheibe 410 auf.
  • Alternativ oder zusätzlich kann die obere Oberfläche 411 der ersten Halbleiterschicht 410a poliert werden, beispielsweise in einem chemisch-mechanischen Polierprozess, oder eine Hilfsschicht des ersten kristallinen Materials kann durch Epitaxie auf der oberen Oberfläche 411a aufgewachsen werden oder ein Supergitter wird auf der oberen Oberfläche 411 gebildet.
  • Auf der oberen Oberfläche 411a der ersten Halbleiterschicht 410a von 1D oder auf der oberen Oberfläche 411 der Halbleiterscheibe 410 von 1B wird eine zweite Halbleiterschicht 420 aus einem zweiten kristallinen Material durch Epitaxie aufgewachsen.
  • Das Bilden der zweiten Halbleiterschicht 420 kann ein Bilden einer Pufferstruktur 418 oder eines Supergitters auf der ersten Halbleiterschicht 410a umfassen, wobei die Pufferschicht 418 das Kristallgitter der ersten Halbleiterschicht 410a an das Kristallgitter des Zielverbindungshalbleitermaterials der zweiten Halbleiterschicht 420 anpassen kann.
  • 1E zeigt die Pufferstruktur 418, die auf der freiliegenden oberen Oberfläche 411a der ersten Halbleiterschicht 410a gebildet ist. Die Pufferstruktur 418 kann aus einer homogenen Pufferschicht bestehen oder kann einen Schichtstapel von verschiedenen Materialien umfassen, die nacheinander die Kristallgitterstruktur der ersten Halbleiterschicht 410a an die Kristallstruktur des Zielverbindungshalbleitermaterials anpasst.
  • Die zweite Halbleiterschicht 420 aus einem zweiten Halbleitermaterial, das eine von der Kristallgitterstruktur des ersten Halbleitermaterials verschiedene Kristallgitterstruktur hat, wird durch Epitaxie auf der Pufferstruktur 418 aufgewachsen. Gemäß einem Ausführungsbeispiel kann die Bildung der Pufferstruktur 418 weggelassen werden, und die zweite Halbleiterschicht 420 wächst direkt auf der oberen Oberfläche 411a der ersten Halbleiterschicht 410a oder der oberen Oberfläche der Halbleiterscheibe 410 von 1B auf.
  • 1F zeigt die zweite Halbleiterschicht 420, die auf der Pufferstruktur 418 aufgewachsen ist. Das Material der zweiten Halbleiterschicht 420 kann andere Elemente als die erste Halbleiterschicht 410a enthalten. Beispielsweise kann das Material der ersten Halbleiterschicht 410a Siliziumcarbid sein, und das Material der zweiten Halbleiterschicht 420 kann beispielsweise Galliumarsenid oder Galliumnitrid sein. Eine Dicke d3 der zweiten Halbleiterschicht 420 kann in einem Bereich von 0,5 μm bis 10 μm, beispielsweise in einem Bereich von 2 μm bis 6 μm, sein.
  • Das Basissubstrat 490 mit der darauf gebildeten zweiten Halbleiterschicht 420 bildet einen zusammengesetzten Wafer 400. Elektronische Elemente 821 sind in der zweiten Halbleiterschicht 420 gebildet, wobei aufgrund von deren Gestalt, Abmessungen und Materialien der zusammengesetzte Wafer 400 in herkömmlichen Produktionslinien für die Siliziumvorrichtungen in der gleichen Weise wie Siliziumwafer verarbeitet bzw. prozessiert werden kann. Ein Herstellen von Halbleitervorrichtungen, die auf Komponenten auf der Grundlage von Galliumnitrid und Galliumarsenid beruhen oder solche umfassen, erfordert keine Anpassung von bestehenden Anlagen in einer herkömmlichen Silizium-Produktionslinie. Verglichen mit Versuchen, GaN- und GaAs-Halbleitervorrichtungen auf der Grundlage von GaN- oder GaAs-Wafer mit kleinem Durchmesser herzustellen, können von jedem prozessierten bzw. verarbeiteten Wafer mehr Halbleitervorrichtungen erhalten werden. Anders als herkömmliche GaN-auf-Si-Versuche, bei denen Verbindungshalbleitermaterialien, wie GaN, direkt auf Siliziumwafer aufgewachsen sind, entkoppelt die erste Halbleiterschicht 410a das Kristallgitter des Basissubstrates 490 von dem Kristallgitter des zweiten Halbleitermaterials der zweiten Halbleiterschicht 420. Beispielsweise hat eine erste Halbleiterschicht 410a aus Siliziumcarbid ein Kristallgitter, das besser an das Kristallgitter von Verbindungshalbleitermaterialien, wie GaN und GaAs, als Silizium angepasst ist. Als ein Ergebnis sind Galliumnitridschichten, die auf einer SiC-Basis aufgewachsen sind, weniger mechanischer Spannung ausgesetzt und wachsen mit geringerer Kristallgitterdefektdichte auf. Eine mechanische Beanspruchung, die durch die epitaktischen Schichten in das Basissubstrat 490 induziert ist, ist geringer als wenn ein direktes Aufwachsen auf dem Basissubstrat 490 vorliegt. Ein Waferverbiegen bzw. ein Waferbeugen kann reduziert werden, selbst wenn das Basissubstrat 490 einen vergleichsweise großen Durchmesser von beispielsweise 200 μm hat.
  • Das Basissubstrat 490 kann vollständig entfernt werden, beispielsweise durch Trockenätzen, das eine auf SF6 beruhende Trockenätzung verwendet. Zusätzlich können die Bondschicht 415, die Bondschicht 415 und die erste Halbleiterschicht 410a oder die Bondschicht 415, die erste Halbleiterschicht 410a und wenigstens ein Teil der Pufferstruktur 418 durch geeignete Ätz- und/oder Polierprozesse entfernt werden.
  • 1G zeigt einen Hilfswafer 440, der die ersten und zweiten Halbleiterschichten 410a, 420 umfasst, nach Bildung von elektronischen Elementen 821 in der zweiten Halbleiterschicht 420 und nach Entfernung des Basissubstrates 490.
  • Der Hilfswafer 440 kann geschnitten, gesägt oder gebrochen werden längs Perforationslinien, um Halbleitervorrichtungen 500 zu erhalten, die auf dem kristallinen Verbindungshalbleitermaterial der zweiten Halbleiterschicht 420 beruhen.
  • 1H zeigt eine Vielzahl von Halbleitervorrichtungen 500 mit angenähert bzw. ungefähr identischen Eigenschaften, die von dem Hilfswafer 440 von 1H erhalten sind. Jede Halbleitervorrichtung 500 kann einen Halbleiterabschnitt 120 aus einem Verbindungshalbleitermaterial mit einem großen Bandabstand und einschließlich an einer Vorderseite gebildeten elektronischen Elementen 821 umfassen.
  • Auf der Rückseite kann die Halbleitervorrichtung 500 einen Zwischenabschnitt 130 umfassen, der direkt an den ersten Halbleiterabschnitt 120 angrenzt. Der Zwischenabschnitt 130 kann eine Pufferstruktur 138 umfassen, die direkt an den Halbleiterabschnitt 120 angrenzt. Eine Hauptteil 135 kann direkt an die Pufferstruktur 138 angrenzen. Eine Bondstruktur 132 kann direkt an den Hauptteil 135 angrenzen. Der Hauptteil 135 kann kristallines Siliziumcarbid umfassen oder aus diesem bestehen. Die Bondstruktur 132 kann als Hauptbestandteil aus polykristallinem Siliziumcarbid bestehen oder solches umfassen. Die Pufferstruktur 138 kann eine oder mehrere Schichten eines Verbindungshalbleiters einschließlich der Elemente, die den zweiten Halbleiterabschnitt 120 bilden, beispielsweise AlGaAs, InGaAs oder AlGaN, umfassen. Der Zwischenabschnitt kann eine Gesamtdicke von 5 bis 10 μm haben, so dass Halbleitervorrichtungen, die in dem Halbleiterabschnitt 120 gebildet sind, eine hohe Sperrfähigkeit selbst für dünne Halbleiterabschnitte 120 haben können. Zusätzlich können parasitäre Kapazitäten der elektronischen Elemente 821 durch Steigern der Dicke des Zwischenabschnittes 130 reduziert werden.
  • 2A zeigt einen Hilfswafer 440 mit einem Basissubstrat 490 einschließlich erster elektronischer Elemente 811, wobei die ersten elektronischen Elemente 811 in dem Basissubstrat 490 längs der zweiten Oberfläche 492 gebildet sind, bevor die Halbleiterscheibe 410 auf die Prozessoberfläche 491 des Basissubstrates 490 gebondet wird.
  • Beispielsweise ist das Basissubstrat 490 ein Siliziumwafer, die erste Halbleiterschicht 410a ist ein Siliziumcarbidwafer, und die zweite Halbleiterschicht 420 beruht auf Galliumnitrid oder Galliumarsenid. Typische Prozesse zum Bilden des zusammengesetzten Wafers 440 auf der Grundlage des vorprozessierten Basissubstrates 490 einschließlich der ersten Halbleiterelemente 811 und Prozesse zum Bilden der zweiten elektronischen Elemente 821 in der Halbleiterschicht 420 verwenden Temperaturbereiche, die nicht nachteilhaft die ersten elektronischen Elemente 811 beeinträchtigen.
  • Nach Bildung der zweiten elektronischen Elemente 821 in der zweiten Halbleiterschicht 420 kann der zusammengesetzte Wafer 400 gesägt, geschnitten oder gebrochen werden längs Perforationslinien, um eine Vielzahl von Hybridhalbleitervorrichtungen 500 mit angenähert identischen Eigenschaften zu erhalten. Jede Hybridhalbleitervorrichtung 500 umfasst einen Zwischenabschnitt 130, der sandwichartig zwischen einem ersten Halbleiterabschnitt 110 und einem zweiten Halbleiterabschnitt 120 vorgesehen ist. Elektronische Elemente 811, 821, die in den ersten und zweiten Halbleiterabschnitten 110, 120 gebildet sind, beruhen auf verschiedenen Halbleitermaterialien, beispielsweise Galliumnitrid oder Galliumarsenid in dem zweiten Halbleiterabschnitt 120 und Silizium in dem ersten Halbleiterabschnitt 110.
  • Die 3A bis 3D zeigen Ausführungsbeispiele eines zusammengesetzten Wafers 400, der durch epitaktisches Wachstum eines zweiten Halbleitermaterials auf einem ersten Halbleitermaterial erhalten ist, das auf ein Basissubstrat gebondet ist, das kompatibel mit Produktionslinien für auf Silizium beruhende Halbleitervorrichtungen ist.
  • Der zusammengesetzte Wafer 400 von 3A umfasst ein Basissubstrat 90, eine zweite Halbleiterschicht 420 und eine erste Halbleiterschicht 410a, angeordnet zwischen dem Basissubstrat 490 und der zweiten Halbleiterschicht 420 in der vertikalen Projektion der zweiten Halbleiterschicht 420.
  • Das Basissubstrat 490 kann eine Scheibe oder ein Wafer aus einem oder mehreren Materialien sein, die mit der Siliziumtechnologie kompatibel sind, beispielsweise eine Kohlenstoffscheibe, ein Siliziumwafer, ein Silizium-auf-Isolator-Wafer oder eine Glasscheibe mit einem Durchmesser von 200 mm, 300 mm oder 450 mm. Das Basissubstrat 490 hat angenähert eine zylindrische Gestalt, wobei eine äußere Oberfläche 493 des Zylinders einen eine Kristallorientierung in dem Basissubstrat 490 anzeigenden flachen Teil 494 haben kann. Eine der zwei parallelen Hauptoberflächen des Basissubstrates 490 bildet eine Prozessoberfläche 491.
  • Die erste Halbleiterschicht 410a kann eine von einem Wafer eines ersten Verbindungshalbleitermaterials erhaltene Scheibe sein, wobei eine Kristallgitterstruktur des ersten Verbindungshalbleitermaterials in einem geringeren Ausmaß von einem Kristallgitter eines zweiten Verbindungshalbleitermaterials als ein Kristallgitter des Basissubstrates 490 abweicht. Die erste Halbleiterschicht 410a hat eine gleichmäßige Dicke und kann eine angenähert zylindrische Gestalt haben, wobei die Hauptoberflächen der ersten Halbleiterschicht 410a parallel zu der Prozessoberfläche 491 des Basissubstrates 490 sind. Eine keramische Bondschicht verbindet die erste Halbleiterschicht 410a und das Basissubstrat 490.
  • Die erste Halbleiterschicht 410a kann eine beliebige bzw. willkürliche Gestalt haben. Gemäß dem dargestellten Ausführungsbeispiel ist die erste Halbleiterschicht 410a ein gedünnter Wafer mit einem kleineren Durchmesser als das Basissubstrat 490. Beispielsweise ist der Durchmesser der ersten Halbleiterschicht 410a 50,8 mm (2 Zoll), 76,2 mm (4 Zoll), 100 mm oder 150 mm. Eine äußere Oberfläche 413 der ersten Halbleiterschicht 410a kann eine oder mehrere flache Stellen 414 haben. Die erste Halbleiterschicht 410a kann so angeordnet sein, dass die Zylinderachse mit der Zylinderachse des Basissubstrates 490 zusammenfällt. Die zweite Halbleiterschicht 420 ist in der vertikalen Projektion der ersten Halbleiterschicht 410a gebildet und kann die gleiche Gestalt und horizontale Abmessungen wie die erste Halbleiterschicht 410a haben.
  • In 3B resultiert der zusammengesetzte Wafer 400 aus einem Strukturieren bzw. Mustern der ersten Halbleiterschicht 410a von 3A vor Bilden der zweiten Halbleiterschicht 420. Beispielsweise wird die erste Halbleiterschicht 410a aus einer Scheibe eines Siliziumcarbidwafers mit einem Durchmesser, der kleiner als der Durchmesser des Basissubstrates 490 ist, gebildet und durch Fotolithografie so gemustert bzw. strukturiert, dass die erste Halbleiterschicht 410a eine Vielzahl von ersten Inseln 410x umfasst. Gräben zwischen den ersten Inseln 410x können die Prozessoberfläche 491 des Basissubstrates 490 freilegen. Gemäß einem anderen Ausführungsbeispiel kann ein Füllmaterial die Gräben zwischen den ersten Inseln 410x füllen und kann die Prozessoberfläche 491 mit einer Dicke entsprechend der Höhe der ersten Inseln 410x bedecken. Als ein Ergebnis umfasst die zweite Halbleiterschicht 420 isolierte Teile 420x mit der gleichen Gestalt und horizontalen Abmessungen wie die ersten Inseln 410x. Gräben zwischen den isolierten Teilen 420x können Perforationslinien bilden, längs denen die zusammengesetzte Halbleitervorrichtung 400 gebrochen oder gesägt wird, um eine Vielzahl von Halbleitervorrichtungen zu erhalten, die in den isolierten Teilen 420x gebildet sind.
  • Die Halbleiterschichten 410a, 420 in 3C resultieren aus einer Vielzahl von Halbleiterscheiben, die Seite an Seite auf der Prozessoberfläche 491 des Basissubstrates 490 befestigt bzw. angebracht sind. Beispielsweise sind die Halbleiterscheiben Scheiben aus Siliziumcarbid-Wafern mit einem Durchmesser von weniger als 100 mm, beispielsweise 50,8 mm. Verbleibende Teile der ersten Halbleiterschicht 410a und der zweiten Halbleiterschicht 420 bilden isolierte Säulen 415 mit der Gestalt der Halbleiterscheiben.
  • 3D zeigt einen zusammengesetzten Wafer 400 mit einer zweiten Halbleiterschicht 420, die Teile aufweist, die aus einer Vielzahl von isolierten Teilen der ersten Halbleiterschichten 410a erhalten sind, beispielsweise rechteckförmige oder quadratische Scheiben aus Siliziumcarbid. Die rechteckförmigen Scheiben können durch Schneiden von Siliziumcarbid-Wafern erhalten werden. Scheiben von verschiedener Größe und Gestalt können kombiniert werden, um eine Gebiets- bzw. Flächeneffizienz zu steigern.
  • 4 zeigt eine Hybridhalbleitervorrichtung 500, die mittels des anhand von 1A bis 1F in Kombination mit 2A bis 2B beschriebenen Verfahrens erhalten ist. Die Hybridhalbleitervorrichtung 500 umfasst einen ersten Halbleiterabschnitt 110 aus einem ersten Halbleitermaterial und einen zweiten Halbleiterabschnitt 120 aus einem zweiten Halbleitermaterial, wobei das erste Halbleitermaterial aus anderen Elementen als das zweite Halbleitermaterial zusammengesetzt ist. Die ersten und zweiten Halbleitermaterialien unterscheiden sich hinsichtlich der Gitterstruktur und können hinsichtlich des Bandabstandes beträchtlich unterschiedlich sein. Ein signifikanter Unterschied im Bandabstand beträgt wenigstens 0,2 eV.
  • Der erste Halbleiterabschnitt 110 umfasst wenigstens ein erstes elektronisches Element 811, das eine Halbleiterdiode, ein BJT (bipolarer Junctiontransistor bzw. Übergangstransistor), ein JFET (Junction-Feldeffekttransistor) oder ein IGFET (Feldeffekttransistor mit isoliertem Gate), beispielsweise ein MOSFET (Metall-Oxid-Halbleiter-Feldeffekttransistor), in der üblichen Bedeutung einschließlich Feldeffekttransistoren mit Metallgate und mit Nicht-Metallgate sein kann. Die ersten elektronischen Elemente 811 können miteinander gekoppelt sein, um eine erste elektronische Schaltung 810, beispielsweise eine Logikschaltung, eine Treiber- bzw. Ansteuerschaltung, eine Sensorschaltung oder eine Kommunikations-Interface-Schaltung zu bilden. Das erste Halbleitermaterial kann beispielsweise einkristallines Silizium sein.
  • Eine vertikale Ausdehnung x1 des ersten Halbleiterabschnittes 110 kann in einem Bereich von 40 μm bis 750 μm, beispielsweise von 60 μm bis 350 μm, sein.
  • Der zweite Halbleiterabschnitt 120 umfasst wenigstens ein zweites elektronisches Element 821, das eine Halbleiterdiode, ein JFET, ein BJT, ein IGFET, eine LED (Leuchtdiode), eine Laserdiode, ein Optokoppler oder ein HEMT (Transistor hoher Elektronenbeweglichkeit) sein kann. Das zweite Halbleitermaterial kann beispielsweise GaAs oder GaN sein. Eine Vielzahl von zweiten elektronischen Elementen 821 kann eine zweite elektronische Schaltung 820 bilden, die eine Ansteuerschaltung, eine Hochfrequenzschaltung, beispielsweise ein Empfänger oder Sender für Hochfrequenzsignale, eine optoelektronische Schaltung, beispielsweise ein Optokoppler, ein optoelektronisches Interface oder eine Lichtquelle sein kann.
  • Eine vertikale Ausdehnung x2 des zweiten Halbleiterabschnittes 120 kann in einem Bereich von 0,5 μm bis 12 μm, beispielsweise von 2 μm bis 6 μm, sein.
  • Ein Zwischenabschnitt 130 liegt sandwichartig zwischen den ersten und zweiten Halbleiterabschnitten 110, 120. Der Zwischenabschnitt 130 umfasst einen Hauptteil 135 aus einem dritten kristallinen Halbleitermaterial, das von dem ersten und dem zweiten Halbleitermaterial 110, 120 verschieden ist. Eine vertikale Ausdehnung x3 des Zwischenabschnittes 130 kann in einem Bereich von 0,2 μm bis 25 μm, beispielsweise von 0,5 μm bis 2 μm, sein.
  • Das dritte Halbleitermaterial hat eine Gitterstruktur, die von der Gitterstruktur des zweiten Halbleitermaterials 120 weniger abweicht als die Gitterstruktur des ersten Halbleitermaterials 110. Gemäß einem Ausführungsbeispiel ist der Hauptteil 135 eine kristalline Halbleitercarbidschicht, beispielsweise eine SiC-Schicht des vierten oder sechsten Polytyps (4H-SiC, 6H-SiC). Der Hauptteil 135 kann Dotierstoffe des n- oder p-Typs enthalten oder kann intrinsisch sein. Eine vertikale Ausdehnung x30 des Hauptschichtteils 135 kann in einem Bereich von 100 nm bis 20 μm sein.
  • Eine Bondstruktur 132 verbindet den Hauptteil 135 mit dem ersten Halbleiterabschnitt 110. Die Bondstruktur 132 umfasst als Hauptbestandteil eine dielektrische Keramik. Gemäß einem Ausführungsbeispiel ist die Bondstruktur bzw. Verbindungsstruktur 132 aus polykristllinem Siliziumcarbid gebildet, das aus einem Härten der Polykohlenstoffsilanschicht resultiert. Eine vertikale Ausdehnung x31 der Bondstruktur 132 kann in einen Bereich von 20 nm bis 150 nm, beispielsweise in einem Bereich 60 nm bis 80 nm, sein.
  • Eine Pufferstruktur 138 kann sandwichartig zwischen dem zweiten Halbleiterabschnitt 120 und dem Hauptteil 135 sein. Die Pufferstruktur 138 kann aus einer einzigen Schicht bestehen oder kann einen Schichtstapel von verschiedenen Materialien umfassen, wobei die Kristallgitterstruktur der Pufferstruktur 138 die Differenz bzw. den Unterschied in der Kristallgitterstruktur zwischen dem Hauptteil 135 und dem zweiten Halbleiterabschnitt 120 entspannt. Beispielsweise kann die Pufferstruktur 138 Schichten umfassen, die Elemente des zweiten Halbleiterabschnittes 120 enthalten.
  • Die Hybridhalbleitervorrichtung 500 umfasst weiterhin wenigstens eine physikalische Verbindung 850, die elektrisch eines der ersten elektronischen Elemente 811 mit wenigstens einem der zweiten elektronischen Elemente 821 koppelt. Die Kopplung kann eine ohmsche Kopplung, eine kapazitive Kopplung, eine induktive Kopplung oder eine HF-Kopplung sein. Gemäß einem Ausführungsbeispiel ist die physikalische Verbindung 850 eine niederohmige Kopplung und umfasst Vias bzw. Durchführungen, die sich durch den Zwischenabschnitt 130, den ersten Halbleiterabschnitt 110 und den zweiten Halbleiterabschnitt 120 erstrecken.
  • Die Hybridhalbleitervorrichtung 500 von 5A beruht auf der Halbleitervorrichtung 500 von 4, wobei das erste Halbleitermaterial des ersten Halbleiterabschnittes 110 kristallines Silizium und das zweite Halbleitermaterial des zweiten Halbleiterabschnittes 120 kristallines Galliumnitrid oder kristallines Galliumarsenid ist.
  • Eine erste elektronische Schaltung 810, die in dem ersten Halbleiterabschnitt 110 gebildet ist, umfasst einen Steuertransistor 812. Sourcezonen 111 und Drainzonen 112 des Steuertransistors 812 sind dotierte Bereiche innerhalb der ersten Halbleiterschicht 110. Eine Bodyzone 115 des entgegengesetzten Leitfähigkeitstyps trennt die Source- und Drainzonen 111, 112. Ein Gatedielektrikum 151 koppelt kapazitiv einen Kanalteil der Bodyzone 115 mit einer Gateelektrode 150, so dass, wenn ein Potential an der Gateelektrode 150 eine vorbestimmte Schwelle überschreitet oder unter diese abfällt, sich Minoritätsladungsträger in dem Kanalteil der Bodyzone 115 längs des Gatedielektrikums 151 ansammeln und einen Inversionskanal bilden, der einen unipolaren Ladungsträgerfluss zwischen den Source- und Drainzonen 111, 112 erlaubt. Flache Trenchisolationen 211 können den Steuertransistor 812 von weiteren elektronischen Elementen in dem ersten Halbleiterabschnitt 110 isolieren. Ein erstes Zwischenschichtdielektrikum 210 ist auf einer Seite des ersten Halbleiterabschnittes 110 entgegengesetzt zu dem Zwischenabschnitt 130 gebildet. Das Zwischenschichtdielektrikum 210 kann eine oder mehrere dielektrische Schichten aus Siliziumoxid, Siliziumnitrid, Siliziumoxinitrid, dotiertem oder undotiertem Silikatglas, beispielsweise BSG (Borsilikatglas), PSG (Phosphorsilikatglas) oder BPSG (Borphophorsilikatglas) umfassen. Das Zwischenschichtdielektrikum 210 kann Verdrahtungsverbindungen 310 einbetten, die elektrisch mit der Sourcezone 111, der Gateelektrode 150 und der Drainzone 112 verbunden sind.
  • Der zweite Halbleiterabschnitt 120 kann einen Substratteil 121 umfassen, der direkt an den Zwischenabschnitt 130 angrenzt. Der Substratteil 121 kann ein unlegierter Halbleiter sein, der intrinsisch oder schwach p-dotiert, beispielsweise p-GaAs oder p-GaN, sein kann. Ein undotierter Kanalteil 122 kann direkt an den Substratteil 121 angrenzen. Der Kanalteil 122 kann auf einem undotierten Halbleiter mit schmalem Bandabstand, beispielsweise InGaAs oder InGaN, beruhen. Ein Abstandshalter- bzw. Spacerteil 123 grenzt direkt an den Kanalteil 122 entgegengesetzt zu dem Substratteil 121 an. Der Spacerteil 123 kann ein Halbleiter mit weitem Bandabstand, beispielsweise AlGaAs oder AlGaN, sein. Der Spacerteil 123 kann den Kanalteil 122 von einem Zufuhr- bzw. Versorgungsteil 124 trennen, der ein n-dotierter Halbleiter mit weitem Bandabstand, beispielsweise AlGaAs oder AlGaN, sein kann. Der Zufuhrteil 124 trennt ein HEMT-Gate 250 eines HEMT 822 von den Spacer- und Kanalteilen 123, 122. Stark dotierte Kontaktzonen 125 verbinden elektrisch den Kanalteil 122 mit den HEMT-Source- und HEMT-Drain-Elektroden 251 bzw. 252. Ein zweites Zwischenschichtdielektrikum 220 bettet Verdrahtungsverbindungen 320 des HEMT 822 ein und kann beispielsweise eine oder mehrere dielektrische Schichten aus Siliziumoxid, Siliziumnitrid, Siliziumoxinitrid, dotiertem oder undotiertem Silikatglas, beispielsweise BSG, PSG oder BPSG umfassen.
  • Eine physikalische Verbindung 850 verbindet elektrisch eine der Elektroden des Steuertransistors 812 mit einer der Elektroden des HEMT 822, beispielsweise den Source- oder Drainkontakt des Steuertransistors 812 mit dem HEMT-Gate 250. Die physikalische Verbindung 850 kann einen ersten Viateil 851 durch den Halbleiterabschnitt 110 umfassen, wobei der erste Viateil 851 elektrisch gegenüber leitenden Teilen des ersten Halbleiterabschnittes 110 isoliert ist. Ein zweiter Viateil 852 kann sich durch die zweite Halbleiterschicht 120 und den Zwischenabschnitt 130 erstrecken. Der zweite Viateil 852 kann elektrisch wenigstens gegenüber dem Halbleitermaterial des ersten Halbleiterabschnittes 110 isoliert sein. Eine zweite elektronische Schaltung 820 einschließlich des HEMT 822 kann beispielsweise eine Treiber- bzw. Ansteuerstufe für eine geschaltete Stromversorgung oder eine Halbbrücken- oder Vollbrückenschaltung zum Ansteuern eines Motors oder eine Treiber- bzw. Ansteuerschaltung für induktive Lasten sein.
  • Die Hybridhalbleitervorrichtung 500 von 5B umfasst einen zweiten Halbleiterabschnitt 120 aus Galliumnitrid. Eine LED 823 mit einem aktiven pn-Übergang pn ist in dem zweiten Halbleiterabschnitt 120 gebildet. Eine der Elektroden der LED 823 ist elektrisch mit einer in dem ersten Halbleiterabschnitt 110 gebildeten Treiber- bzw. Ansteuerschaltung 813 verbunden. Die erste elektronische Schaltung 810 kann beispielsweise die LED 823 von einer 230 VAC-Quelle versorgen. Für weitere Einzelheiten wird Bezug genommen auf die Beschreibung der anderen Figuren.
  • Obwohl spezifische Ausführungsbeispiele hier veranschaulicht und beschrieben sind, ist es für den Fachmann selbstverständlich, dass eine Vielzahl von alternativen und/oder äquivalenten Gestaltungen für die spezifischen gezeigten und beschriebenen Ausführungsbeispiele herangezogen werden kann, ohne von dem Bereich der vorliegenden Erfindung abzuweichen. Diese Anmeldung soll daher jegliche Anpassungen oder Veränderungen der hier diskutierten spezifischen Ausführungsbeispiele abdecken. Daher ist beabsichtigt, dass diese Erfindung lediglich durch die Patentansprüche und deren Äquivalente begrenzt ist.

Claims (26)

  1. Verfahren zum Herstellen von Halbleitervorrichtungen, wobei das Verfahren umfasst: Befestigen, durch Adhäsionsbonden, einer Halbleiterscheibe (410) eines ersten kristallinen Materials auf einer Prozessoberfläche (491) eines Basissubstrats (490), wobei das erste kristalline Material ein erstes Gittersystem hat und wobei eine Bondschicht (415) zwischen der Halbleiterscheibe (410) und dem Basissubstrat (490) gebildet wird, und Bilden, durch Epitaxie, einer zweiten Halbleiterschicht (420) eines zweiten kristallinen Materials mit einem zweiten, verschiedenen Gittersystem auf einer ersten Halbleiterschicht (410a), die aus der Halbleiterscheibe (410) gebildet ist.
  2. Verfahren nach Anspruch 1, bei dem das Basissubstrat (490) einen Durchmesser von wenigstens 200 mm hat.
  3. Verfahren nach einem der Ansprüche 1 und 2, bei dem das Basissubstrat (490) gewählt ist aus einer Gruppe, die eine Graphitscheibe und einen Siliziumwafer umfasst.
  4. Verfahren nach einem der Ansprüche 1 bis 3, bei dem das erste kristalline Material gewählt ist aus einer Gruppe, die Siliziumcarbid, Aluminiumoxid und Aluminiumnitrid umfasst.
  5. Verfahren nach einem der Ansprüche 1 bis 4, bei dem das zweite kristalline Material gewählt ist aus einer Gruppe, die Galliumnitrid und Galliumarsenid umfasst.
  6. Verfahren nach einem der Ansprüche 1 bis 5, bei dem Bilden der zweiten Halbleiterschicht (420) ein Bilden einer Pufferstruktur (418) direkt auf der ersten Halbleiterschicht (410a) und ein Aufwachsen der zweiten Halbleiterschicht (420) auf der Pufferstruktur (418) durch Epitaxie umfasst.
  7. Verfahren nach einem der Ansprüche 1 bis 6, bei dem das Adhäsionsbonden Keramik bildende Polymere verwendet und die Bondschicht (514) eine Keramik als Hauptbestandteil aufweist.
  8. Verfahren nach Anspruch 7, bei dem die Keramik auf polykristallinem Siliziumcarbid beruht.
  9. Verfahren nach einem der Ansprüche 1 bis 8, bei dem eine Vielzahl von Halbleiterscheiben (410) Seite an Seite auf der Prozessoberfläche (491) des Basissubstrates (490) befestigt bzw. angebracht werden.
  10. Verfahren nach einem der Ansprüche 1 bis 9, weiterhin umfassend: vor Bilden der zweiten Halbleiterschicht (420), Entfernen von Teilen der ersten Halbleiterschicht (410a), wobei Teile der Bondschicht (415) oder des Basissubstrates (490) freigelegt werden.
  11. Verfahren nach einem der Ansprüche 1 bis 9, weiterhin umfassend: Dünnen, durch Delamination, der Halbleiterscheibe (410), um die erste Halbleiterschicht (410a) aus der Halbleiterscheibe (410) zu bilden.
  12. Zusammengesetzter Wafer, umfassend: ein Basissubstrat (490), eine erste Halbleiterschicht (410a) aus einem ersten Halbleitermaterial mit einer horizontalen Ausdehnung kleiner als eine horizontale Ausdehnung des Basissubstrates, wobei eine Bondschicht (415) sandwichartig zwischen dem Basissubstrat (490) und der ersten Halbleiterschicht (410a) ist, und eine zweite Halbleiterschicht (420) aus einem zweiten, verschiedenen Halbleitermaterial auf einer Seite der ersten Halbleiterschicht (410a) entgegengesetzt zu dem Basissubstrat (490).
  13. Zusammengesetzter Wafer nach Anspruch 12, weiterhin umfassend: eine Pufferstruktur (418), die sandwichartig zwischen der ersten und der zweiten Halbleiterschicht (410a, 420) ist.
  14. Zusammengesetzter Wafer nach den Ansprüchen 12 bis 13, bei dem eine Vielzahl von ersten Halbleiterschichten (410a) Seite an Seite auf dem Basissubstrat (490) angeordnet ist.
  15. Zusammengesetzter Wafer nach den Ansprüchen 12 bis 14, bei dem erste elektronische Elemente (811) in dem Basissubstrat (490) gebildet sind.
  16. Halbleitervorrichtung, umfassend: einen ersten Halbleiterabschnitt (110) aus einem ersten Halbleitermaterial und mit einem ersten elektronischen Element (811, 812, 813), einen zweiten Halbleiterabschnitt (120) aus einem zweiten Halbleitermaterial und mit einem zweiten elektronischen Element (821, 822, 823), und einen Zwischenabschnitt (130), der sandwichartig zwischen dem ersten und zweiten Halbleiterabschnitt (110, 120) ist, wobei der Zwischenabschnitt (130) einen Hauptteil (135) aus einem dritten Halbleitermaterial und eine Bondstruktur (132) aufweist, die auf einer Keramik beruht und sandwichartig zwischen dem Hauptteil (135) und dem ersten Halbleiterabschnitt (110) ist.
  17. Halbleitervorrichtung nach Anspruch 16, bei der das erste Halbleitermaterial kristallines Silizium ist und das dritte Halbleitermaterial Siliziumcarbid ist.
  18. Halbleitervorrichtung nach Anspruch 16 oder 17, bei der die Bondstruktur (132) auf polykristallinem Siliziumcarbid beruht.
  19. Halbleitervorrichtung nach den Ansprüchen 16 bis 18, bei der das zweite Halbleitermaterial aus einer Gruppe gewählt ist, die aus Galliumnitrid und Galliumarsenid besteht.
  20. Halbleitervorrichtung nach den Ansprüchen 16 bis 19, bei der das erste elektronische Element (811, 812, 813), ein aktives elektronisches Halbleiterelement ist.
  21. Halbleitervorrichtung nach den Ansprüchen 16 bis 20, bei der das erste elektronische Element (811, 812, 813) einen Teil der ersten elektronischen Schaltung (810) in und längs des ersten Halbleiterabschnittes (110) bildet, wobei die erste elektronische Schaltung (810) gewählt ist aus einer Gruppe, die aus Sensorschaltungen, Verstärkerschaltungen, Logikschaltungen, Analog/Digital-Wandlern und Treiber- bzw. Ansteuerschaltungen besteht.
  22. Halbleitervorrichtung nach den Ansprüchen 16 bis 21, bei der das zweite elektronische Element (821, 822, 823) ein aktives elektronisches Halbleiterelement ist.
  23. Halbleitervorrichtung nach den Ansprüchen 16 bis 22, bei der das zweite elektronische Element (821, 822, 823) einen Teil einer zweiten elektronischen Schaltung (820) in und längs des zweiten Halbleiterabschnittes (120) bildet, wobei die zweite elektronische Schaltung (820) gewählt ist aus einer Gruppe, die aus Hochfrequenzverstärkern, Hochfrequenzempfängern, Hochfrequenz-Sendern/Empfängern, optoelektronischen Schaltungen und Treiber- bzw. Ansteuerschaltungen besteht.
  24. Halbleitervorrichtung nach den Ansprüchen 16 bis 23, weiterhin umfassend: eine physikalische Verbindung (850), die elektrisch das erste elektronische Element (811, 812, 813) mit dem zweien elektronischen Element (821, 822, 823) koppelt oder verbindet.
  25. Halbleitervorrichtung nach Anspruch 24, bei der die physikalische Verbindung (850) Viateile (851, 852) direkt angrenzend aneinander und sich jeweils durch wenigstens eine der ersten und zweiten Halbleiterschichten (110, 120) erstreckend umfasst.
  26. Halbleitervorrichtung nach den Ansprüchen 16 bis 25, bei der die Zwischenstruktur (130) eine Pufferstruktur (138) zwischen dem Hauptteil (135) und dem zweiten Halbleiterabschnitt (120) umfasst.
DE102015103323.2A 2015-03-06 2015-03-06 Verfahren zum Herstellen von Halbleitervorrichtungen durch Bonden einer Halbleiterscheibe auf ein Basissubstrat, zusammengesetzter Wafer und Halbleitervorrichtung Withdrawn DE102015103323A1 (de)

Priority Applications (3)

Application Number Priority Date Filing Date Title
DE102015103323.2A DE102015103323A1 (de) 2015-03-06 2015-03-06 Verfahren zum Herstellen von Halbleitervorrichtungen durch Bonden einer Halbleiterscheibe auf ein Basissubstrat, zusammengesetzter Wafer und Halbleitervorrichtung
US15/052,953 US10431504B2 (en) 2015-03-06 2016-02-25 Method of manufacturing semiconductor devices by bonding a semiconductor disk on a base substrate, composite wafer and semiconductor device
CN201610126058.XA CN105938794B (zh) 2015-03-06 2016-03-04 制造半导体器件的方法、复合晶圆和半导体器件

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE102015103323.2A DE102015103323A1 (de) 2015-03-06 2015-03-06 Verfahren zum Herstellen von Halbleitervorrichtungen durch Bonden einer Halbleiterscheibe auf ein Basissubstrat, zusammengesetzter Wafer und Halbleitervorrichtung

Publications (1)

Publication Number Publication Date
DE102015103323A1 true DE102015103323A1 (de) 2016-09-08

Family

ID=56738354

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102015103323.2A Withdrawn DE102015103323A1 (de) 2015-03-06 2015-03-06 Verfahren zum Herstellen von Halbleitervorrichtungen durch Bonden einer Halbleiterscheibe auf ein Basissubstrat, zusammengesetzter Wafer und Halbleitervorrichtung

Country Status (3)

Country Link
US (1) US10431504B2 (de)
CN (1) CN105938794B (de)
DE (1) DE102015103323A1 (de)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10651072B2 (en) 2018-02-02 2020-05-12 Infineon Technologies Ag Wafer composite and method for producing semiconductor components
US10784145B2 (en) 2018-02-02 2020-09-22 Infineon Technologies Ag Wafer composite and method for producing a semiconductor component

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102016114949B4 (de) 2016-08-11 2023-08-24 Infineon Technologies Ag Verfahren zur Herstellung eines Halbleiterbauelements
WO2019053619A1 (en) 2017-09-18 2019-03-21 King Abdullah University Of Science And Technology OPTOELECTRONIC DEVICE HAVING BORON NITRIDE ALLOY ELECTRON BLOCKING LAYER AND METHOD OF PRODUCING THE SAME
US10643860B2 (en) 2018-03-26 2020-05-05 Infineon Technologies Ag Methods of thinning and structuring semiconductor wafers by electrical discharge machining
US10967450B2 (en) 2018-05-04 2021-04-06 Infineon Technologies Ag Slicing SiC material by wire electrical discharge machining
JP7248410B2 (ja) * 2018-11-01 2023-03-29 エア・ウォーター株式会社 化合物半導体装置、化合物半導体基板、および化合物半導体装置の製造方法
DE102019211468A1 (de) 2019-07-31 2021-02-04 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Vertikale verbindungshalbleiter-struktur und verfahren zum herstellen derselbigen
DE102019211465A1 (de) * 2019-07-31 2021-02-04 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Halbleiter-bauelementstruktur mit verbindungshalbleiter und verfahren zum herstellen derselbigen
CN113013064A (zh) * 2021-02-23 2021-06-22 绍兴同芯成集成电路有限公司 一种基于硅基载板的化合物半导体晶圆制造工艺

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6391799B1 (en) * 1998-01-28 2002-05-21 Commissariat a l′Energie Atomique Process for fabricating a structure of semiconductor-on-insulator type in particular SiCOI
US20100301347A1 (en) * 2009-06-01 2010-12-02 Jinwook Chung Wafer bonding technique in nitride semiconductors
US20130075868A1 (en) * 2011-09-27 2013-03-28 Soitec Methods of transferring layers of material in 3d integration processes and related structures and devices
WO2014060817A1 (fr) * 2012-10-18 2014-04-24 Soitec Procédé de collage par adhésion moléculaire
DE102014118336A1 (de) * 2013-12-13 2015-06-18 Infineon Technologies Ag Verbundstruktur und verfahren zum bilden einer verbundstruktur

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7033912B2 (en) 2004-01-22 2006-04-25 Cree, Inc. Silicon carbide on diamond substrates and related devices and methods
US20070069225A1 (en) 2005-09-27 2007-03-29 Lumileds Lighting U.S., Llc III-V light emitting device
EP2329517A1 (de) * 2008-09-24 2011-06-08 S.O.I.Tec Silicon on Insulator Technologies Verfahren zur bildung von relaxierten halbleitermaterialschichten, halbleiterstrukturen, vorrichtungen und manipulierte substrate damit
US8549823B2 (en) * 2010-02-03 2013-10-08 R. J. Reynolds Tobacco Copmany Five-sided cigarette carton packaging
US8344421B2 (en) 2010-05-11 2013-01-01 Iqe Rf, Llc Group III-nitride enhancement mode field effect devices and fabrication methods
US20120008309A1 (en) * 2010-06-02 2012-01-12 Hale Eric C Headlamp and Lantern System
US8822306B2 (en) * 2010-09-30 2014-09-02 Infineon Technologies Ag Method for manufacturing a composite wafer having a graphite core, and composite wafer having a graphite core
EP2635726A1 (de) 2010-11-02 2013-09-11 Koninklijke Philips Electronics N.V. Verfahren zur herstellung eines verbundstoffsubstrats
JP2013080897A (ja) * 2011-09-22 2013-05-02 Sumitomo Chemical Co Ltd 複合基板の製造方法
US8796054B2 (en) * 2012-05-31 2014-08-05 Corning Incorporated Gallium nitride to silicon direct wafer bonding
US9024758B2 (en) * 2012-07-17 2015-05-05 Glenn Bushee Compact multifunction perimeter and personal security alarm system
US8916451B2 (en) * 2013-02-05 2014-12-23 International Business Machines Corporation Thin film wafer transfer and structure for electronic devices
JP6220171B2 (ja) * 2013-07-03 2017-10-25 株式会社ジャパンディスプレイ 有機エレクトロルミネッセンス表示装置
US9574287B2 (en) * 2013-09-26 2017-02-21 Globalfoundries Inc. Gallium nitride material and device deposition on graphene terminated wafer and method of forming the same
US9209596B1 (en) * 2014-02-07 2015-12-08 Soraa Laser Diode, Inc. Manufacturing a laser diode device from a plurality of gallium and nitrogen containing substrates

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6391799B1 (en) * 1998-01-28 2002-05-21 Commissariat a l′Energie Atomique Process for fabricating a structure of semiconductor-on-insulator type in particular SiCOI
US20100301347A1 (en) * 2009-06-01 2010-12-02 Jinwook Chung Wafer bonding technique in nitride semiconductors
US20130075868A1 (en) * 2011-09-27 2013-03-28 Soitec Methods of transferring layers of material in 3d integration processes and related structures and devices
WO2014060817A1 (fr) * 2012-10-18 2014-04-24 Soitec Procédé de collage par adhésion moléculaire
DE102014118336A1 (de) * 2013-12-13 2015-06-18 Infineon Technologies Ag Verbundstruktur und verfahren zum bilden einer verbundstruktur

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10651072B2 (en) 2018-02-02 2020-05-12 Infineon Technologies Ag Wafer composite and method for producing semiconductor components
US10784145B2 (en) 2018-02-02 2020-09-22 Infineon Technologies Ag Wafer composite and method for producing a semiconductor component

Also Published As

Publication number Publication date
CN105938794B (zh) 2018-12-28
US10431504B2 (en) 2019-10-01
CN105938794A (zh) 2016-09-14
US20160260699A1 (en) 2016-09-08

Similar Documents

Publication Publication Date Title
DE102015103323A1 (de) Verfahren zum Herstellen von Halbleitervorrichtungen durch Bonden einer Halbleiterscheibe auf ein Basissubstrat, zusammengesetzter Wafer und Halbleitervorrichtung
DE102015108832B4 (de) Verfahren zum Herstellen einer bipolaren Transistorstruktur
DE102015208097B4 (de) Herstellen einer Halbleitervorrichtung durch Epitaxie
DE102010039147B4 (de) Halbleiterstruktur und ein Verfahren zum Bilden derselben
DE102007001643B4 (de) Halbleitervorrichtung
DE102015101977B4 (de) Halbleitervorrichtung mit Einsatzstruktur an einer Rückseite und Herstellungsverfahren
DE102012113110B4 (de) Integrierte Halbleitervorrichtung mit Heteroübergang und Verfahren zur Erzeugung einer integrierten Halbleitervorrichtung mit Heteroübergang
DE102013113939B4 (de) Halbleiterbauelemente mit stufenförmigem Randabschluss und Verfahren zum Fertigen eines Halbleiterbauelements
DE102014209931B4 (de) Halbleitervorrichtung und Verfahren zu deren Herstellung
DE102015112648B4 (de) Verfahren zum bilden einer waferstruktur, verfahren zum bilden eines halbleiterbauelements und einer waferstruktur
DE102017102127B4 (de) Verfahren zum Herstellen von Halbleitervorrichtungen unter Verwendung einer Epitaxie und Halbleitervorrichtungen mit einer lateralen Struktur
DE102013112646B4 (de) Verfahren für die spannungsreduzierte Herstellung von Halbleiterbauelementen
DE102016109165B4 (de) Ein halbleiterbauelement und verfahren zum bilden einer mehrzahl von halbleiterbauelementen
DE102009051520A1 (de) Verfahren zur Herstellung von Siliziumhalbleiterscheiben mit Schichtstrukturen zur Integration von III-V Halbleiterbauelementen
DE102017215354B4 (de) Halbleiter und verfahren zum herstellen von halbleiterbauelementen
DE112012005174B4 (de) Bipolartransistorstruktur für reduzierte Stromverdichtung und Verfahren zu ihrer Herstellung
DE102017119568B4 (de) Siliziumkarbidbauelemente und Verfahren zum Herstellen von Siliziumkarbidbauelementen
DE102015204411B4 (de) Transistor und Verfahren zur Herstellung eines Transistors
DE112014002026T5 (de) Verbundhalbleitervorrichtung, Verfahren zu ihrer Herstellung und Halbleitervorrichtung vom mit Harz versiegelten Typ
DE102013107380B4 (de) Ein Verfahren zum Ausbilden eines Halbleiterbauelements
DE102011054372B4 (de) Verfahren zur Herstellung einer Halbleitertransistorstruktur
WO2011051500A1 (de) Verfahren zur herstellung von halbleiterscheiben für die integration von silizium-bauelementen mit hemts sowie eine entsprechende halbleiterschichtanordnung
DE102014116834B4 (de) Halbleitereinzelchip aufweisend eine Maskierungsstruktur, die Teil von Chip-Vereinzelung-Schnittfugengebieten ist und diese definiert, Verfahren zum Ausbildung eines Halbleiterchips sowie zugehöriger Wafer
DE102023105498A1 (de) 3d -halbleiterstruktur für halbleitervorrichtungen mit breiter bandlücke
DE102014116631B4 (de) Junction-feldeffekttransistorzelle mit lateralem kanalbereich

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R083 Amendment of/additions to inventor(s)
R016 Response to examination communication
R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee