DE102017215354B4 - Halbleiter und verfahren zum herstellen von halbleiterbauelementen - Google Patents

Halbleiter und verfahren zum herstellen von halbleiterbauelementen Download PDF

Info

Publication number
DE102017215354B4
DE102017215354B4 DE102017215354.7A DE102017215354A DE102017215354B4 DE 102017215354 B4 DE102017215354 B4 DE 102017215354B4 DE 102017215354 A DE102017215354 A DE 102017215354A DE 102017215354 B4 DE102017215354 B4 DE 102017215354B4
Authority
DE
Germany
Prior art keywords
semiconductor substrate
component
bulk semiconductor
main surface
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
DE102017215354.7A
Other languages
English (en)
Other versions
DE102017215354A1 (de
Inventor
Carsten Ahrens
Katharina Umminger
Carsten von Koblinski
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Priority to US15/730,466 priority Critical patent/US10128204B2/en
Priority to KR1020170132216A priority patent/KR20180041590A/ko
Priority to CN201710963085.7A priority patent/CN107958878A/zh
Publication of DE102017215354A1 publication Critical patent/DE102017215354A1/de
Application granted granted Critical
Publication of DE102017215354B4 publication Critical patent/DE102017215354B4/de
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/66—High-frequency adaptations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
    • H01L23/485—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body consisting of layered constructions comprising conductive layers and insulating layers, e.g. planar contacts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5222—Capacitive arrangements or effects of, or between wiring layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/645—Inductive arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/10—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers
    • H01L25/11—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/112—Mixed assemblies
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68359—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used as a support during manufacture of interconnect decals or build up layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68368—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used in a transfer process involving at least two transfer steps, i.e. including an intermediate handle substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0237—Disposition of the redistribution layers
    • H01L2224/02379—Fan-out arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/11001—Involving a temporary auxiliary member not forming part of the manufacturing apparatus, e.g. removable or sacrificial coating, film or substrate
    • H01L2224/11002—Involving a temporary auxiliary member not forming part of the manufacturing apparatus, e.g. removable or sacrificial coating, film or substrate for supporting the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13075—Plural core members
    • H01L2224/1308—Plural core members being stacked
    • H01L2224/13082—Two-layer arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16245—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/2919—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/94—Batch processes at wafer-level, i.e. with connecting carried out on a wafer comprising a plurality of undiced individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/1026—Compound semiconductors
    • H01L2924/1027—IV
    • H01L2924/10272—Silicon Carbide [SiC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/1026—Compound semiconductors
    • H01L2924/1032—III-V
    • H01L2924/10329—Gallium arsenide [GaAs]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/1026—Compound semiconductors
    • H01L2924/1032—III-V
    • H01L2924/1033—Gallium nitride [GaN]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H01L2924/141—Analog devices
    • H01L2924/1423—Monolithic Microwave Integrated Circuit [MMIC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H01L2924/143—Digital devices
    • H01L2924/1431—Logic devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30105—Capacitance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30107—Inductance

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

HF-Baustein (100) mit folgenden Merkmalen:einem Bulk-Halbleitersubstrat (102) mit zumindest einem integrierten HF-Bauelement (104), das in einem ersten Hauptoberflächenbereich (102-A) des Bulk-Halbleitersubstrats (102) integriert ist, wobei das Bulk-Halbleitersubstrat ferner einen zweiten Hauptoberflächenbereich (102-B) und einen Seitenflächenbereich (102-C) aufweist, und wobei das Bulk-Halbleitersubstrat (102) ein hoch-resistives Halbleitermaterial mit einer Dicke zwischen 5 und 50 µm aufweist;einer Isolatorstruktur (120; 122 , 124), die den Seitenflächenbereich (102-C) des Bulk-Halbleitersubstrats umgibt, wobei die Isolatorstruktur (120; 122, 124) ferner einen ersten und zweiten, gegenüberliegenden Hauptoberflächenbereich (120-A, 120-B) aufweist,einem Verdrahtungsschichtstapel (140) mit zumindest einer in ein Isolationsmaterial (144) eingebetteten, strukturierten Metallisierungsschicht (142), der auf dem ersten Hauptoberflächenbereich (102-A) des Bulk-Halbleitersubstrats (102) und dem daran angrenzenden, ersten Hauptoberflächenbereich (120-A) der Isolatorstruktur (120; 122, 124) angeordnet ist, undeiner Trägerstruktur (130) an dem zweiten Hauptoberflächenbereich (120-B) der Isolatorstruktur (120), wobei die Trägerstruktur (130) und die Isolatorstruktur (120) unterschiedliche Materialien aufweisen.

Description

  • Technisches Gebiet
  • Ausführungsbeispiele beziehen sich auf elektrische Isolationskonzepte von HF-Bausteinen und insbesondere auf HF-Bausteine bzw. HF-Schaltungen mit verbesserter Linearität und geringeren Verlusten. Ausführungsbeispiele beziehen sich ferner auf elektrische Isolationskonzepte von Halbleiterbauelementen und Verfahren zum Herstellen von Halbleiterbauelementen.
  • Hintergrund
  • Die Leistungsfähigkeit sowie die Betriebseigenschaften von Halbleiterbauelementen werden unter anderem durch parasitäre Effekte begrenzt. Parasitäre Effekte können sowohl das statische wie auch das dynamische Verhalten von Halbleiterbauelementen und insbesondere HF-Bausteinen beeinträchtigen. Zum Beispiel können parasitäre Effekte zu einer erhöhten Leistungsaufnahme und/oder zu einem schlechteren Schalt- und Hochfrequenzverhalten von Halbleiterbauelementen führen und die Signalintegrität in Halbleiterbauelementen mindern. Eine Reduktion parasitärer Effekte ist daher für eine Vielzahl unterschiedlicher Anwendungen wünschenswert.
  • Die US 2012 / 0 287 583 A1 bezieht sich auf eine Elektronikbaugruppe mit einem eingebetteten Chipbaustein. Die Elektronikbaugruppe enthält zumindest einen Halbleiterchip und eine den Halbleiterchip einbettende Bausteinstruktur. Die Bausteinstruktur enthält mindestens eine Leitung, die sich bis in einen Bereich der Bausteinstruktur außerhalb des Umrisses des Chips erstreckt. Die Elektronikbaugruppe enthält weiterhin ein Substrat, in das die Bausteinstruktur eingebettet ist.
  • Zusammenfassung
  • Es besteht ein Bedarf zum Bereitstellen eines Konzepts für HF-Bausteine, das verbesserte Betriebseigenschaften ermöglicht und kostengünstig implementiert werden kann.
  • Ein solcher Bedarf kann durch den Gegenstand der Ansprüche der vorliegenden Offenbarung erfüllt werden.
  • Ausführungsbeispiele beziehen sich auf einen HF-Baustein mit einem Bulk-Halbleitersubstrat mit zumindest einem integrierten HF-Bauelement, das in einem ersten Hauptoberflächenbereich des Bulk-Halbleitersubstrats integriert ist, wobei das Bulk-Halbleitersubstrat ferner einen zweiten Hauptoberflächenbereich und einen Seitenflächenbereich aufweist, einer Isolatorstruktur, die den Seitenflächenbereich des Bulk-Halbleitersubstrats umgibt, wobei die Isolatorstruktur ferner einen ersten und zweiten, gegenüberliegenden Hauptoberflächenbereich aufweist, einem Verdrahtungsschichtstapel mit zumindest einer in ein Isolationsmaterial eingebetteten, strukturierten Metallisierungsschicht, der auf dem ersten Hauptoberflächenbereich des Bulk-Halbleitersubstrats und den daran angrenzenden, ersten Hauptoberflächenbereich der Isolatorstruktur angeordnet ist, und einer Trägerstruktur an dem zweiten Hauptoberflächenbereich der Isolatorstruktur, wobei die Trägerstruktur und die Isolatorstruktur unterschiedliche Materialien aufweisen.
  • Ausführungsbeispiele beziehen sich ferner auf einen HF-Baustein mit einer ersten, zweiten und dritten, in einem Stapel übereinander angeordneten Schichtstruktur, wobei die erste Schichtstruktur das Bulk-Halbleitersubstrat mit zumindest einem darin integrierten HF-Bauelement sowie eine Isolatorstruktur aufweist, die das Bulk-Halbleitersubstrat bereichsweise umgibt, wobei die zweite Schichtstruktur ein Verdrahtungsschichtstapel mit zumindest einer in einem Isolationsmaterial eingebetteten, strukturierten Metallisierungsschicht ist, der an dem Bulk-Halbleitersubstrat und der daran angrenzenden Isolatorstruktur angeordnet ist, und wobei die dritte Schichtstruktur eine Trägerstruktur ist, wobei die Trägerstruktur und die Isolatorstruktur unterschiedliche Materialien aufweisen.
  • Aufgrund des Einbettens des Bulk-Halbleitersubstrats mit dem darin integrierten HF-Bauteil (an dem zweiten Hauptoberflächenbereich und dem Seitenflächenbereich) in der Isolatorstruktur und an dem ersten Hauptoberflächenbereich des Bulk-Halbleitersubstrats mit dem (speziell ausgestalteten) Verdrahtungsschichtstapel kann ein HF-Baustein mit einer sehr hohen Linearität und sehr geringen Verlusten der HF-Schaltungsabschnitte erhalten werden. Insbesondere kann durch den vorliegenden Aufbau des HF-Bausteins die kapazitive und induktive Wechselwirkung der aktiven und passiven Bauelemente untereinander und über Verbindungselemente mit dem Halbleitersubstrat verhindert bzw. zumindest verringert werden.
  • Figurenliste
  • Einige Ausführungsbeispiele von Vorrichtungen und/oder Verfahren werden nachfolgend nur beispielhaft und unter Bezugnahme auf die beiliegenden Figuren beschrieben, in denen
    • 1 eine schematische Darstellung eines Querschnitts eines Halbleiterbauelements, z.B. eines HF-Bausteins, gemäß einem Ausführungsbeispiel zeigt;
    • 2 eine schematische Darstellung eines Querschnitts eines weiteren Halbleiterbauelements, z.B. eines weiteren HF-Bausteins, gemäß einem Ausführungsbeispiel zeigt;
    • 3 ein Flussdiagramm eines Verfahrens zum Herstellen von Halbleiterbauelementen, z.B. von HF-Bausteinen, zeigt;
    • 4a - 4g schematische Darstellungen eines Verfahrens zum Herstellen von Halbleiterbauelementen, z.B. von HF-Bausteinen, zeigen;
    • 5 eine schematische Querschnittsdarstellung eines beispielhaften HF-Bausteins gemäß einem Ausführungsbeispiel;
    • 6a eine schematische Querschnittsdarstellung eines beispielhaften HF-Bausteins gemäß einem Ausführungsbeispiel; und
    • 6b eine schematische Draufsicht eines beispielhaften HF-Bausteins gemäß einem Ausführungsbeispiel
  • Detaillierte Beschreibung
  • Verschiedene Ausführungsbeispiele werden nun ausführlicher Bezug nehmend auf die beiliegenden Zeichnungen beschrieben, in denen einige Ausführungsbeispiele dargestellt sind. In den Figuren können die Stärken von Linien, Schichten und/oder Bereichen zur Verdeutlichung übertrieben sein.
  • Während sich Ausführungsbeispiele für verschiedene Modifikationen und alternative Formen eignen, werden dementsprechend Ausführungsbeispiele derselben in den Figuren beispielhaft gezeigt und hier ausführlich beschrieben. Es versteht sich jedoch, dass es nicht beabsichtigt ist, Ausführungsbeispiele auf die offenbarten bestimmten Formen zu begrenzen, sondern im Gegensatz die Ausführungsbeispiele alle in den Rahmen der Offenbarung fallenden Modifikationen, Entsprechungen und Alternativen abdecken sollen. In der gesamten Beschreibung der Figuren beziehen sich gleiche Bezugszeichen auf gleiche oder ähnliche Elemente.
  • Es versteht sich, dass, wenn ein Element als mit einem anderen Element „verbunden“ oder „gekoppelt“ bezeichnet wird, es direkt mit dem anderen Element verbunden oder gekoppelt sein kann oder Zwischenelemente vorhanden sein können. Wenn im Gegensatz ein Element als „direkt“ mit einem anderen Element „verbunden“ oder „gekoppelt“ bezeichnet wird, sind keine Zwischenelemente vorhanden. Sonstige zum Beschreiben des Verhältnisses zwischen Elementen benutzten Ausdrücke sollten auf gleichartige Weise ausgelegt werden (z.B. „zwischen“ gegenüber „direkt zwischen“, „benachbart“ gegenüber „direkt benachbart“ usw.).
  • Es versteht sich ferner, dass, wenn ein Element als „an, auf, über, neben, unter oder unterhalb einem anderen Element angeordnet“ bezeichnet wird, dieses Element direkt an, auf, über, neben, unter oder unterhalb dem anderen Element angeordnet sein kann oder ein oder mehrere Zwischenelemente vorhanden sein können. Wenn im Gegensatz dazu ein Element als „direkt“ an, auf, über, neben, unter oder unterhalb einem anderen Element angeordnet bezeichnet wird, sind keine Zwischenelemente vorhanden. Ferner wird darauf hingewiesen, dass sich die verwendeten Begriffe „über bzw. vertikal über, neben, unter, unterhalb, lateral und vertikal zu“ auf die relative Anordnung unterschiedlicher Elemente zueinander bezüglich der jeweils dargestellten Zeichenebene der unterschiedlichen Figuren beziehen und entsprechend der jeweiligen Darstellung zu verstehen sind.
  • Ferner ist die Formulierung „zumindest ein“ Element so zu verstehen, dass ein Element oder eine Mehrzahl von Elementen vorgesehen sein können.
  • Die hier verwendete Terminologie bezweckt nur das Beschreiben bestimmter Ausführungsbeispiele und soll nicht begrenzend für Ausführungsbeispiele sein. Nach hiesigem Gebrauch sollen die Singularformen „ein, eine“ und „das, der, die“ auch die Pluralformen umfassen, es sei denn im Zusammenhang wird deutlich etwas anderes angegeben. Es versteht sich weiterhin, dass die Begriffe „umfasst“, „umfassend“, „aufweisen“ und/oder „aufweisend“ bei hiesigem Gebrauch das Vorhandensein angegebener Merkmale, Ganzzahlen, Schritte, Operationen, Elemente und/oder Bestandteile angeben, aber nicht das Vorhandensein oder die Zufügung eines oder mehrerer anderer Merkmale, Ganzzahlen, Schritte, Operationen, Elemente, Bestandteile und/oder Gruppen derselben ausschließen.
  • Sofern nicht anderweitig definiert besitzen alle hier benutzten Begriffe (einschließlich technischer und wissenschaftlicher Begriffe) die gleiche Bedeutung wie sie gewöhnlich von einem Durchschnittsfachmann auf dem Gebiet verstanden wird, zu dem Ausführungsbeispiele gehören. Weiterhin versteht es sich, dass Begriffe, z.B. die in gewöhnlich benutzten Wörterbüchern Definierten, als eine Bedeutung besitzend ausgelegt werden sollten, die ihrer Bedeutung im Zusammenhang der entsprechenden Technik entspricht. Sollte die vorliegende Offenbarung jedoch einem Begriff eine bestimmte Bedeutung geben, die von einer Bedeutung wie sie gewöhnlich von einem Durchschnittsfachmann verstanden wird abweicht, ist diese Bedeutung in dem konkreten Kontext, in dem diese Definition gegeben ist, zu berücksichtigen.
  • Bevor nachfolgend Ausführungsbeispiele der vorliegenden Erfindung im Detail anhand der Zeichnungen näher erläutert werden, wird darauf hingewiesen, dass identische funktionsgleiche oder gleichwirkende Elemente, Objekte, Funktionsblöcke und/oder Verfahrensschritte in den unterschiedlichen Figuren mit den gleichen Bezugszeichen versehen sind, so dass die in unterschiedlichen Ausführungsbeispielen dargestellte Beschreibung dieser Elemente, Objekte, Funktionsblöcke und/oder Verfahrensschritte (mit gleichen Bezugszeichen) untereinander austauschbar ist bzw. aufeinander angewendet werden kann. In der nachfolgenden Beschreibung bedeutet die Beschreibung eines Elements aus einem Halleitermaterial, dass das Element ein Halbleitermaterial aufweist, d.h. zumindest teilweise oder auch vollständig aus dem Halbleitermaterial gebildet ist.
  • 1 zeigt eine schematische Darstellung eines Querschnitts eines Halbleiterbauelements 100 gemäß einem Ausführungsbeispiel. Das Halbleiterbauelement 100 umfasst ein Halbleitersubstrat 102 und eine Isolationsstruktur 120. Die Isolationsstruktur 120 umschließt zumindest lateral das Halbleitersubstrat 102. Das Halbleiterbauelement 100 umfasst ferner eine elektrisch isolierende Trägerstruktur 130. Zumindest die Isolationsstruktur 120 ist permanent mit der elektrisch isolierenden Trägerstruktur 130 verbunden. Die Isolationsstruktur 120 umfasst ein elektrisch isolierendes Material. Das elektrisch isolierende Material der Isolationsstruktur 120 erstreckt sich lateral von einem Rand des Halbleitersubstrats 102 bis zu einem Rand der elektrisch isolierenden Trägerstruktur 130. Das Halbleiterbauelement 100 umfasst ferner zumindest eine Verdrahtungsstruktur 142. Die Verdrahtungsstruktur 142 ist in einem Verdrahtungsschichtstapel 140 des Halbleiterbauelements 100 angeordnet und erstreckt sich bis zu dem Halbleitersubstrat 102. Ein Teil der Verdrahtungsstruktur 142 ist vertikal über der Isolationsstruktur 120 angeordnet.
  • Durch die Implementierung einer Isolationsstruktur, welche zumindest lateral ein Halbleitersubstrat eines Halbleiterbauelements umschließt, können auf das Halbleiterbauelement wirkende parasitäre Effekte reduzieren und/oder vermeiden und somit kann das Halbleiterbauelement hinsichtlich seiner Betriebseigenschaften verbessert werden. Verbesserungen können zum Beispiel hinsichtlich der Aufnahme elektrischer Leistung, des Schaltverhaltens, des Hochfrequenzverhaltens und/oder der Signalintegrität innerhalb des Halbleiterbauelements erreicht werden. Zum Beispiel könnten parasitäre Kapazitäten und/oder parasitäre Induktivitäten in oder am Halbleiterbauelement reduziert und/oder eine Verbesserung linearer Eigenschaften des Halbleiterbauelements erreicht werden. Ferner könnte durch die Verwendung einer elektrisch isolierenden Trägerstruktur die Robustheit gegen mechanische Beschädigungen erhöht werden, während parasitäre Effekte gering gehalten werden könnten.
  • Die Isolationsstruktur 120 umfasst beispielsweise ein elektrisch isolierendes Material oder kann vorwiegend (zum Beispiel zu mehr als 50 %) oder vollständig aus einem elektrisch isolierenden Material bestehen. Aufgrund des elektrisch isolierenden Materials können im Wesentlichen keine oder verglichen mit dem Halbleitersubstrat nur wenige freie Ladungsträger (zum Beispiel Elektronen und/oder Löcher) innerhalb der Isolationsstruktur 120 vorhanden sein, sodass eine Interaktion solcher freien Ladungsträger mit dem Halbleitersubstrat 102 und/oder mit Verdrahtungsstrukturen reduziert werden kann. Durch die Isolationsstruktur 120 kann zum Beispiel eine laterale Ausdehnung eines Randabschlussbereichs (zum Beispiel eines Bulkbereichs) an einem Rand des Halbleitersubstrats 102, in welchem mehr freie Ladungsträger als in dem elektrisch isolierenden Material der Isolationsstruktur vorhanden sein können, verringert werden. Entsprechend können parasitäre Effekte des Bulkbereichs vermindert werden. Indem die Isolationsstruktur 120 das Halbleitersubstrat 102 zumindest lateral umschließt, kann eine Reduktion oder Vermeidung parasitärer Effekte erreicht werden.
  • Das Halbleiterbauelement 100 kann so aufgebaut sein, dass das Halbleitersubstrat 102 und die Isolationsstruktur 120 auf einer Vorderseitenoberfläche der elektrisch isolierenden Trägerstruktur 130 angeordnet sind. Dabei erstreckt sich die Isolationsstruktur 120 lateral von einem Rand des Halbleitersubstrats 102 bis zu einem Rand der elektrisch isolierenden Trägerstruktur 130. Zum Beispiel kann sich das elektrisch isolierende Material der Isolationsstruktur 120 lateral entlang des gesamten Randes der elektrisch isolierenden Trägerstruktur 130 erstrecken und so das Halbleitersubstrate lateral vollständig umschließen. Ferner kann sich das elektrisch isolierende Material der Isolationsstruktur 120 vertikal von dem Verdrahtungsschichtstapel (zum Beispiel von einer Rückseitenoberfläche des Verdrahtungsschichtstapels) bis zu der elektrisch isolierenden Trägerstruktur 130 (zum Beispiel bis zu der Vorderseitenoberfläche der elektrisch isolierenden Trägerstruktur 130) erstrecken. Auf diese Weise kann die Isolationsstruktur 120 zum Beispiel von außerhalb des Halbleiterbauelements 100 auf das Halbleitersubstrat 102 wirkende parasitäre Effekte reduzieren und/oder das Halbleitersubstrat 102 lateral vor Umwelteinflüssen (zum Beispiel vor Feuchtigkeit, hohen Temperaturen, niedrigen Temperaturen und/oder elektrostatischen Entladungen) schützen. Das Halbleiterbauelement 100 kann dadurch zum Beispiel auf ein Gehäuse verzichten und somit parasitäre Gehäusekapazitäten und/oder Anschlussinduktivitäten zum Beispiel eines im Gehäuse eventuell notwendigen Leitungsrahmens reduzieren und/oder vermeiden.
  • Die elektrisch isolierende Trägerstruktur 130 kann zum Beispiel eine hinreichende mechanische Stabilität des Halbleiterbauelements 100 bereitstellen und somit ein dünneres Halbleitersubstrat 102 ermöglichen ohne zum Beispiel ein Brechen des Halbleiterbauelements 100 zu riskieren. Die elektrisch isolierende Trägerstruktur 130 kann ein elektrisch isolierendes Material umfassen oder kann vorwiegend (zum Beispiel zu mehr als 50 %) oder vollständig aus einem elektrisch isolierenden Material bestehen. Verglichen mit dem Halbleitersubstrat 102 können nur wenige oder im Wesentlichen keine freien Ladungsträger in dem elektrisch isolierenden Material der elektrisch isolierenden Trägerstruktur 130 vorhanden sein. Durch ein dünneres Halbleitersubstrat und/oder durch die reduzierte Anzahl an freien Ladungsträgern (oder die Abwesenheit freier Ladungsträger) innerhalb der elektrisch isolierenden Trägerstruktur 130 könnten in dem Halbleitersubstrat 102 und/oder auf das Halbleitersubstrat 102 wirkende parasitäre Effekte verringert werden. Eine Rückseitenoberfläche der elektrisch isolierenden Trägerstruktur 130 kann zum Beispiel zum direkten Befestigen auf einer Leiterplatte (engl. printed circuit board, kurz PCB) oder einem Gehäusesubstrat (z.B. Leadframe) verwendet werden. Die elektrisch isolierende Trägerstruktur 130 kann dazu dienen, dass Halbleiterbauelement 100 vor Umwelteinflüssen zu schützen und könnte das Vorsehen eines Gehäuses für das Halbleiterbauelement 100 vermeiden.
  • Der Verdrahtungsschichtstapel 140 des Halbleiterbauelements 100 kann auf einer Vorderseitenoberfläche des Halbleitersubstrats 102 und auf einer Vorderseitenoberfläche der Isolationsstruktur 120 angeordnet sein. Eine laterale Gesamtfläche des Verdrahtungsschichtstapels 140 kann einer lateralen Gesamtfläche des Halbleitersubstrats 102 zusammen mit der der Isolationsstruktur 120 im Wesentlichen gleichen (Abweichung beispielsweise weniger als 10 % oder gleich groß).
  • Der Verdrahtungsschichtstapel 140 weist zumindest eine Verdrahtungsstruktur 142 auf. Die Verdrahtungsstruktur 142 kann laterale Verdrahtungselemente (zum Beispiel Leiterbahnen und/oder elektrisch leitfähige Ebenen in ein oder mehreren lateralen Verdrahtungsebenen des Verdrahtungsschichtstapels) und/oder vertikale Verdrahtungselemente (zum Beispiel Durchkontaktierungen oder Vias in ein oder mehreren vertikalen Verdrahtungsebenen des Verdrahtungsschichtstapels) umfassen. Die Verdrahtungsstruktur 142 kann zum Beispiel in (direktem) Kontakt mit dem Halbleitersubstrat 102 sein, um einen elektrischen Kontakt zu einem Dotierungsgebiet (z.B. Source-, Body-, Drain-, Emitter-, Kollektor- oder Basis-Dotierungsgebiet eines Transistors) in dem Halbleitersubstrat herzustellen. Beispielsweise kann die Verdrahtungsstruktur 142 eine Struktur eines elektrischen Elements (zum Beispiel ein Transistor, eine Diode und/oder einen Kondensator) an dem Halbleitersubstrat 102 kontaktieren und/oder elektrische Verbindungen zwischen zwei oder mehr Strukturen elektrischer Elemente bereitstellen. Die zumindest eine oder mehrere Verdrahtungsstruktur(en) 142 oder alle Verdrahtungsstrukturen des Verdrahtungsschichtstapels 140 können wenigstens teilweise in elektrisch isolierendes Material des Verdrahtungsschichtstapels 140 eingebettet sein. Der Verdrahtungsschichtstapel 140 kann das Halbleitersubstrat 102 an der Vorderseitenoberfläche des Halbleitersubstrats 102 vor Umwelteinflüssen schützen. Zum Beispiel kann das Halbleitersubstrat 102 von dem Verdrahtungssichtstapel (an seiner Vorderseitenoberfläche), der elektrisch isolierenden Trägerstruktur (an seiner Rückseitenoberfläche) und der Isolationsstruktur (an seinen vertikalen Randseiten) vollständig umschlossen sein. Beispielsweise könnte das Vorsehen eines Gehäuses für das Halbleiterbauelement 100 vermieden werden. Zum Beispiel könnte das Halbleiterbauelement 100 ein gehäuseloser Halbleiterchip sein.
  • Durch die Anordnung zumindest eines Teils der Verdrahtungsstruktur 142 vertikal über der Isolationsstruktur 120 (zum Beispiel über dem elektrisch isolierenden Material der Isolationsstruktur 120) können parasitäre Effekte an der Verdrahtungsstruktur 142 reduziert werden. Indem sich zum Beispiel das elektrisch isolierende Material der Isolationsstruktur 120 von dem Verdrahtungsschichtstapel bis zu der elektrisch isolierenden Trägerstruktur 130 vertikal erstrecken kann und folglich innerhalb des Halbleiterbauelements 100 nur elektrisch isolierendes Material unterhalb zumindest eines Teils der Verdrahtungsstruktur 142 angeordnet sein kann, kann beispielsweise eine parasitäre Kapazität der Verdrahtungsstruktur 142 verringert werden, welche zwischen der Verdrahtungsstruktur 142 und elektrisch leitfähigem Material des Halbleiterbauelements 100 bestehen könnte. Ebenso kann auch eine parasitäre Induktivität der Verdrahtungsstruktur 142 reduziert werden. Weder die Isolationsstruktur 120 noch die elektrisch isolierende Trägerstruktur 130 können aufgrund der reduzierten Anzahl an freien Ladungsträgern gegenüber dem über der Isolationsstruktur 120 angeordneten Teil der Verdrahtungsstruktur 142 als Gegenelektrode eines parasitären Kondensators wirken und auch nicht mit diesem Teil der Verdrahtungsstruktur 142 eine parasitäre Leiterschleife bilden. Dies kann die parasitäre Kapazität und/oder die parasitäre Induktivität der Verdrahtungsstruktur 142 reduzieren und/oder vermeiden.
  • Die Verdrahtungsstruktur 142 kann zum Beispiel eine vertikal über der Isolationsstruktur 120 angeordnete Kontaktanschlussfläche 146 (z.B. Kontaktpad) umfassen. Die Kontaktanschlussfläche kann an einer Vorderseitenoberfläche des Verdrahtungsschichtstapels 140 angeordnet sein und eine Schnittstelle (oder einen Teil einer Schnittstelle) zu externen elektrischen Elementen (zum Beispiel zu einer Leiterplatte, zu einer Anschlussleitung, zu anderen externen Halbleiterbauelementen und/oder zu passiven externen Bauelementen) bereitstellen. Durch Anordnen der Kontaktanschlussfläche über der Isolationsstruktur 120 kann eine parasitäre Kapazität der Kontaktanschlussfläche reduziert werden. Da Kontaktanschlussflächen oft größere laterale Abmessungen (zum Beispiel eine mehr als fünfmal so große Breite) als zum Beispiel Leiterbahnen einer Verdrahtungsstruktur aufweisen können, können parasitäre Kapazitäten von Kontaktanschlussflächen maßgeblich für Limitierungen von Betriebseigenschaften des Halbleiterbauelements 100 sein. Daher kann insbesondere die Anordnung der Kontaktanschlussfläche der Verdrahtungsstruktur 142 (sowie eventuell von weiteren Kontaktanschlussflächen des Halbleiterbauelements 100) vertikal über der Isolationsstruktur 120 Betriebseigenschaften des Halbleiterbauelements 100 verbessern. Eine laterale Gesamtfläche der Kontaktanschlussfläche kann zum Beispiel mindestens 100 µm2 (oder mindestens 1000 µm2, oder mindestens 1*104 µm2) und/oder weniger als 1 mm2 (oder weniger als 5*104 µm2, oder weniger als 5000 µm2 ) betragen. Eine laterale Form der Kontaktanschlussfläche kann zum Beispiel quadratisch, rechteckig oder kreisförmig sein.
  • Eine laterale Gesamtfläche der elektrisch isolierenden Trägerstruktur 130 kann beispielsweise gleich der lateralen Gesamtfläche des Halbleitersubstrats 102 zusammen mit der Isolationsstruktur 120 sein. Zum Beispiel kann ein Unterschied zwischen der lateralen Gesamtfläche der elektrisch isolierenden Trägerstruktur 130 und der lateralen Gesamtfläche des Halbleitersubstrats 102 zusammen mit der Isolationsstruktur 120 weniger als 10 % (oder weniger als 1 %, oder weniger als 1 ‰) der lateralen Gesamtfläche der elektrisch isolierenden Trägerstruktur 130 betragen. Damit kann sich die elektrisch isolierende Trägerstruktur 130 sowohl unterhalb des ganzen Halbleitersubstrats 102 als auch unterhalb der ganzen Isolationsstruktur 120 lateral ausdehnen. Durch die dadurch innerhalb des Halbleiterbauelements 100 bedingte Abwesenheit von elektrisch leitfähigem Material (die eine starke Reduktion von freien Ladungsträgern bewirken könnte) unterhalb des Halbleitersubstrats und unterhalb des Teils der Verdrahtungsstruktur 140, welcher vertikal über der Isolationsstruktur 120 angeordnet ist, können parasitäre Effekte im Halbleiterbauelement 100 (beispielsweise Umladevorgänge und/oder die Bewegung freier Ladungsträger) reduziert und/oder vermieden werden.
  • Beispielsweise kann eine laterale Gesamtfläche des Halbleitersubstrats 102 kleiner als 80 % (oder kleiner als 60 %, oder kleiner als 50 % oder kleiner als 30 %) der lateralen Gesamtfläche der elektrisch isolierenden Trägerstruktur 130 sein. Beispielsweise kann die laterale Gesamtfläche des Halbleitersubstrats 102 größer als 20 % (oder größer als 40 %, oder größer als 50 %, oder größer als 70 %, oder größer als 90 %) der lateralen Gesamtfläche der elektrisch isolierenden Trägerstruktur 130 sein.
  • Die laterale Gesamtfläche des Halbleitersubstrats 102 relativ zu der lateralen Gesamtfläche der elektrisch isolierenden Trägerstruktur 130 kann damit je nach Anwendung an das Halbleiterbauelement 100 angepasst werden. In einem Beispiel umfasst der vertikal über der Isolationsstruktur 120 angeordnete Teil der Verdrahtungsstruktur 142 eine verteilte passive Mikrowellenstruktur (wie zum Beispiel einen Richtkoppler, einen Leistungsteiler, eine Frequenzweiche und/oder einen Streifenleitungsfilter). Die lateralen Abmessungen der verteilten passiven Mikrowellenstruktur können vorwiegend von einem Betriebsfrequenzbereich des Halbleiterbauelements 100 bestimmt sein. Zum Beispiel kann eine laterale Ausdehnung der verteilten passiven Mikrowellenstruktur (und/oder des vertikal über der Isolationsstruktur 120 angeordneten Teils der Verdrahtungsstruktur 142) größer als ein Achtel einer Betriebsfrequenz des Halbleiterbauelements 100 zugeordneten Wellenlänge sein (beispielsweise ungefähr ein Viertel der Wellenlänge betragen). Daher kann die Verdrahtungsstruktur 142 bei einem Halbleiterbauelement 100 mit niedrigeren Betriebsfrequenzen (zum Beispiel kleiner als 10 GHz) einen größeren lateralen Flächenbedarf haben als bei einem Halbleiterbauelement 100 mit höheren Betriebsfrequenzen (zum Beispiel größer als 10 GHz). Entsprechend kann bei einem Halbleiterbauelement 100 mit niedrigeren Betriebsfrequenzen die laterale Gesamtfläche des Halbleitersubstrats 102 relativ zu der lateralen Gesamtfläche der elektrisch isolierenden Trägerstruktur 130 kleiner sein, sodass die laterale Gesamtfläche der Isolationsstruktur 120 größer werden und mehr laterale Fläche für eine verteilte passive Mikrowellenstruktur vertikal über der Isolationsstruktur 120 zur Verfügung stehen kann.
  • Zusätzlich oder alternativ kann der vertikal über der Isolationsstruktur 120 angeordnete Teil der Verdrahtungsstruktur 142 eine passive elektrische Bauelementstruktur (oder eine Mehrzahl von passiven elektrischen Bauelementstrukturen) umfassen (zum Beispiel eine Widerstandsstruktur, eine Induktivitätsstruktur und/oder eine Kondensatorstruktur). Passive elektrische Bauelementstrukturen können zum Beispiel dazu verwendet werden, für das Halbleiterbauelement 100 passive Schaltungsteile (wie zum Beispiel Filter-, Resonanz- und/oder Vorspannungsnetzwerke) zu implementieren. Zum Beispiel kann das Halbleiterbauelement 100 ein Leistungsbauelement, wie zum Beispiel einen Schaltregler, umfassen, an dessen Ausgang ein mit passiven Bauelementstrukturen realisiertes Tiefpassfilter angeordnet sein kann. Durch Anordnung der passiven Bauelementstrukturen vertikal über der Isolationsstruktur 120 und über der elektrisch isolierenden Trägerstruktur können parasitäre Effekte an den passiven Bauelementstrukturen (wie zum Beispiel parasitäre Induktivitäten und/oder parasitäre Kapazitäten) reduziert und/oder vermieden werden. Dies kann eine Verbesserung der mit den passiven Bauelementstrukturen realisierten passiven Schaltungsteile bewirken. Zum Beispiel kann auf diesem Wege für das oben beispielhaft genannte Tiefpassfilter eine steilere Filterflanke und/oder eine höhere Sperrdämpfung erreicht werden. Die laterale Gesamtfläche der Isolationsstruktur 120 und damit die laterale Gesamtfläche des Halbleitersubstrats 102 können daher relativ zu der lateralen Gesamtfläche der elektrisch isolierenden Trägerstruktur 130 je nach Anzahl und Größe der passiven Bauelementstrukturen verschieden ausgelegt werden und verschieden groß sein.
  • Beispielsweise kann das Halbleiterbauelement 100 ein Leistungshalbleiterbauelement sein oder eine elektrische Leistungsbaueilstruktur umfassen. Ein Leitungshalbleiterbauelement oder eine elektrische Leistungsbauteilstruktur kann zum Beispiel eine Durchbruchsspannung oder Sperrspannung von mehr als 10 V (z.B. eine Durchbruchsspannung von 10 V, 20 V oder 50 V), mehr als 100 V (z.B. eine Durchbruchsspannung von 200 V, 300 V, 400 V oder 500 V) oder mehr als 500 V (z.B. eine Durchbruchsspannung von 600 V, 700 V, 800 V oder 1000 V) oder mehr als 1000 V (z.B. eine Durchbruchspannung von 1200 V, 1500 V, 1700 V oder 2000 V) aufweisen.
  • In einem anderen Beispiel umfasst das Halbleiterbauelement 100 eine digitale logische Schaltung und kann ohne oben beschriebene verteilte passive Mikrowellenstrukturen oder ohne passive elektrische Bauelementstrukturen aufgebaut sein. In diesem Beispiel kann es vorwiegend darum gehen, parasitäre Kapazitäten von Kontaktanschlussflächen des Halbleiterbauelements 100 zu reduzieren. Die Kontaktanschlussflächen des Halbleiterbauelements 100 können dazu vertikal über der Isolationsstruktur 120 angeordnet werden. Da eine laterale Gesamtfläche der Kontaktanschlussflächen klein gegenüber einer lateralen Gesamtfläche des Halbleitersubstrats 102 sein kann, kann sich die laterale Gesamtfläche der Halbleitersubstrats 102 über einen wesentlichen Teil der elektrisch isolierenden Trägerstruktur 130 (zum Beispiel über mehr als 90 % der lateralen Gesamtfläche der elektrisch isolierenden Trägerstruktur 130) ausdehnen.
  • Eine minimale Breite der Isolationsstruktur 120 kann zum Beispiel größer als 500 µm (oder größer als 1 mm, oder größer als 3 mm) sein und/oder kann kleiner als 1 cm (oder kleiner als 5 mm, oder kleiner als 1 mm) sein. Durch eine derartige Mindestbreite der Isolationsstruktur 120 kann zum Beispiel eine laterale Mindestfläche der Isolationsstruktur 120 lateral um das Halbleitersubstrat herum bereitgestellt werden, über welcher Verdrahtungsstrukturen (wie zum Beispiel Kontaktanschlussflächen) des Verdrahtungsschichtstapels vorgesehen werden können. Außerdem kann durch eine derartige Mindestbreite der Isolationsstruktur 120 eine laterale elektrische Isolierung des Halbleitersubstrats 102 und ein lateraler Schutz vor Umwelteinflüssen des Halbleitersubstrats 102 bereitgestellt werden.
  • Die Breite der Isolationsstruktur 120 kann eine laterale Erstreckung der Isolationsstruktur 120 von dem Rand des Halbleitersubstrats 102 bis zu dem Rand der elektrisch isolierenden Trägerstruktur 130 sein. Die Breite der Isolationsstruktur 120 kann variieren. Zum Beispiel kann auf einer Seite des Halbleitersubstrats 102 eine laterale Erstreckung der Isolationsstruktur 120 von dem Rand des Halbleitersubstrats 102 bis zu dem Rand der elektrisch isolierenden Trägerstruktur 130 verschieden sein zu einer lateralen Erstreckung der Isolationsstruktur 120 auf einer anderen Seite des Halbleitersubstrats 102. Die minimale Breite der der Isolationsstruktur 120 kann die kleinste laterale Erstreckung der Isolationsstruktur 120 von dem Rand des Halbleitersubstrats 102 bis zu dem Rand der elektrisch isolierenden Trägerstruktur 130 sein.
  • Mit anderen Worten kann die Isolationsstruktur 120 einen ringförmigen und/oder einen schleifenförmigen lateralen Querschnitt umfassen, in dessen Mitte das Halbleitersubstrat 102 lateral angeordnet sein kann. Eine Breite der Isolationsstruktur 120 kann zum Beispiel ein Unterschied zwischen dem Außenradius und dem Innenradius des ringförmigen und/oder des schleifenförmigen lateralen Querschnitts der Isolationsstruktur 120 sein.
  • Optional kann ein Teil der Isolationsstruktur 120 vertikal zwischen dem Halbleitersubstrat 102 und der elektrisch isolierenden Trägerstruktur 130 angeordnet sein. Zum Beispiel kann der vertikal zwischen dem Halbleitersubstrat 102 und der elektrisch isolierenden Trägerstruktur 130 angeordnete Teil der Isolationsstruktur 120 über hohe Adhäsionseigenschaften zu dem Halbleitersubstrat 102 und zu der elektrisch isolierenden Trägerstruktur 130 verfügen und damit eine permanente und zuverlässige mechanische Verbindung zwischen dem Halbleitersubstrat 102 und der elektrisch isolierenden Trägerstruktur 130 bereitstellen.
  • Eine Dicke des vertikal zwischen dem Halbleitersubstrat 102 und der elektrisch isolierenden Trägerstruktur 130 angeordneten Teils der Isolationsstruktur 120 kann zum Beispiel kleiner als 50 µm (oder kleiner als 25 µm, oder kleiner als 10 µm, oder kleiner als 5 µm) und/oder größer als 1 µm (oder größer als 5 µm, oder größer als 10 µm) sein.
  • Eine laterale Gesamtausdehnung des vertikal zwischen dem Halbleitersubstrat 102 und der elektrisch isolierenden Trägerstruktur 130 angeordneten Teils der Isolationsstruktur 120 kann zum Beispiel im Wesentlichen einer lateralen Gesamtausdehnung des Halbleitersubstrats 102 gleichen (Abweichung kleiner als 1 %). Zum Beispiel kann der vertikal zwischen dem Halbleitersubstrat 102 und der elektrisch isolierenden Trägerstruktur 130 angeordnete Teil der Isolationsstruktur 120 die Rückenseitenoberfläche des Halbleitersubstrats 102 vollständig (oder teilweise) bedecken.
  • Das elektrisch isolierende Material der Isolationsstruktur 120 kann zum Beispiel Benzocyclobuten (kurz BCB), polymer basiertes Formmaterial, Glaslot, Glasfritt, Siliziumdioxid (SiO2), Siliziumnitrid (SiN) und/oder Carbon aufweisen.
  • Das elektrisch isolierende Material der Isolationsstruktur 120 kann überwiegend (z.B. zu mehr als 50 %, oder zu mehr als 90 %) oder vollständig aus einem organischen elektrisch isolierenden Material, wie zum Beispiel Benzocyclobuten, und/oder aus einem anorganischen elektrisch isolierenden Material, wie zum Beispiel Glaslot, Glasfritt, Siliziumdioxid und/oder Siliziumnitrid, und/oder aus einem elektrisch isolierenden Verbundmaterial, wie zum Beispiel polymerbasiertem Formmaterial und/oder Carbon, bestehen. Diese elektrisch isolierenden Materialien können sich zum Beispiel durch hohe elektrische Isolationseigenschaften bis zu hohen Frequenzen (zum Beispiel Frequenzen größer als 10 GHz), durch einen niedrigen dielektrischen Verlustfaktor bis zu hohen Frequenzen (zum Beispiel tan(δ) kleiner als 0,01), durch gute Füll- und Formbarkeitseigenschaften, und/oder durch hohe Adhäsionseigenschaften zum Halbleitersubstrat 102 und/oder zur elektrisch isolierenden Trägerstruktur 130 auszeichnen. Außerdem können zumindest einige dieser elektrisch isolierenden Materialien ein mechanisches (hartes) Widerlager für den Verdrahtungsschichtstapel 140 bilden. Ferner können diese elektrisch isolierenden Materialien beständig gegenüber Hitze (zum Beispiel Temperaturen größer als 200 °C), gegenüber Feuchte und/oder gegenüber Korrosionsvorgängen sein und folglich qualifizierbare Materialien sein.
  • Ein polymerbasiertes Formmaterial kann zum Beispiel eine mit Keramikpartikeln versehene Polymermatrix umfassen. Polymerbasiertes Formmaterial kann leicht formbar, mechanisch robust (duktil), korrosionsbeständig und kostengünstig sein.
  • Anorganische elektrisch isolierende Materialien der Isolationsstruktur 120 (wie zum Beispiel Glaslot, Glasfritt, Siliziumdioxid und/oder Siliziumnitrid) können vergleichsweise hart sein und damit ein mechanisches Widerlager für den Verdrahtungsschichtstapel 140 bereitstellen.
  • Ferner kann die Isolationsstruktur 120 aus einer Kombination der oben genannten Materialien aufgebaut werden. Zum Beispiel kann ein Teil der Isolationsstruktur 120, oberhalb dessen keine Verdrahtungsstrukturen angeordnet sind, aus Siliziumdioxid bestehen, um ein verbessertes mechanisches Widerlager bereitzustellen, während der Teil der Isolationsstruktur 120, welcher vertikal unterhalb der Verdrahtungsstruktur 142 angeordnet ist, aus Benzocyclobuten bestehen kann, um parasitäre Effekte und Verluste an der Verdrahtungsstruktur 142 zu minimieren. Optional kann zum Beispiel polymerbasiertes Formmaterial sich lateral entlang des Randes der elektrisch isolierenden Trägerstruktur 130 erstrecken und einen erhöhten Schutz des Halbleitersubstrats 102 und/oder des Halbleiterbauelements 100 vor äußeren Umwelteinflüssen bereitstellen.
  • Ein (elektrisch isolierendes) Material der elektrisch isolierenden Trägerstruktur 130 kann zum Beispiel verschieden von dem elektrisch isolierenden Material der Isolationsstruktur 120 sein. So lassen sich zum Beispiel gegensätzliche Materialeigenschaften des Materials der elektrisch isolierenden Trägerstruktur 130 und des Materials der Isolationsstruktur 120 für das Halbleiterbauelement 100 nutzen. Wird zum Beispiel die Isolationsstruktur 120 mit polymerbasierten Formmaterial ausgeführt, kann zum Beispiel die elektrisch isolierenden Trägerstruktur 130 mit einem wärmeleitfähigem Material (zum Beispiel Aluminiumnitrid, AIN) ausgeführt werden, um zum Beispiel während des Betriebs des Halbleiterbauelements 100 am Halbleitersubstrat 102 entstehende Verlustwärme abführen zu können.
  • Die elektrisch isolierende Trägerstruktur 130 kann zum Beispiel Glas (zum Beispiel amorphem Siliziumdioxid) und/oder kristallines Material aufweisen.
  • Die elektrisch isolierende Trägerstruktur 130 kann zum Beispiel zumindest überwiegend (z.B. zu mehr als 50 %, oder zu mehr als 90 %) oder vollständig aus Glas und/oder einem kristallinem Material bestehen. Das kristalline Material kann monokristallin oder polykristallin sein. Das kristalline Material kann zum Beispiel ein intrinsisches Halbleitermaterial umfassen (zum Beispiel Silizium) oder keramische Materialien, wie Alumiumnitrid, Saphir und/oder Aluminiumoxid (Al2O3). Alumiumnitrid, Aluminiumoxid und Saphir zeichnen sich zum Beispiel durch hohe elektrische Isolationseigenschaften, hohe elektrische Durchschlagsfestigkeiten sowie durch geringe dielektrische Verlustfaktoren aus. Amorphes Siliziumdioxid umfasst ebenfalls hohe elektrische Isolationseigenschaften und kann verglichen mit Alumiumnitrid, Aluminiumoxid und/oder Saphir kostengünstig sein.
  • Eine Dicke des Halbleitersubstrats 102 kann zum Beispiel kleiner als 200 µm (oder kleiner als 100 µm, oder kleiner als 50 µm, oder kleiner als 25 µm) sein. Bei einem derart dünnen Halbleitersubstrat 102 kann zum Beispiel die Dicke eines Bulkbereichs an einer Rückseitenoberfläche des Halbleitersubstrats reduziert sein (zum Beispiel kleiner als 30 µm sein). Die Rückseitenoberfläche des Halbleitersubstrats 102 bezeichnet zum Beispiel die der elektrisch isolierenden Trägerstruktur 130 zugewandte laterale Seite des Halbleitersubstrats 102. Beispielsweise könnte die mechanische Stabilität bereits von der elektrisch isolierenden Trägerstruktur 130 deutlich verbessert werden. Durch den dadurch dünner möglichen Bulkbereich im Halbleitersubstrat 102 des Halbleiterbauelements 100 kann eine Anzahl freier Ladungsträger außerhalb von Bereichen von Strukturen elektrischer Elemente (wie zum Beispiel Drainbereichen, Sourcebereichen, Kanalbereichen, Driftbereichen, etc.) reduziert werden, sodass auch von freien Ladungsträgern verursachte parasitäre Effekte reduziert und/oder vermieden werden könnten.
  • Im Bulkbereich kann das Halbleitersubstrat 102 beispielsweise eine Dotierungskonzentration von kleiner als 1*1015 cm-3 (oder kleiner als 1*1014 cm-3, oder kleiner als 1*1013 cm-3) aufweisen. Alternativ kann der Bulkbereich intrinsisches Halbleitermaterial umfassen. Durch diese geringe Dotierungskonzentration oder durch die Abwesenheit von Dotierstoffen im Bulkbereich können vom Bulkbereich des Halbleitersubstrats 102 ausgehende parasitäre Effekte reduziert und/oder vermieden werden. Der Bulkbereich kann sich zum Beispiel vertikal von der Rückseitenoberfläche des Halbleitersubstrats 102 in das Halbleitersubstrat 102 ausdehnen und zum Beispiel eine Dicke größer als 5 µm und/oder kleiner als 30 µm umfassen. Lateral kann sich der Bulkbereich vom Rand des Halbleitersubstrats 102 in das Halbleitersubstrat 102 hinein ausdehnen und zum Beispiel am Rand des Halbleitersubstrats 102 eine laterale Ausdehnung von größer als 5 µm und/oder kleiner als 30 µm umfassen. Der Bulkbereich kann zum Beispiel einen Teil des Halbleitersubstrats zwischen dem Rand des Halbleitersubstrats (und/oder der Rückseite des Halbleitersubstrats) und Dotierungsbereichen (wie zum Beispiel Drain-, Source-, Kanal-, Emitter-, Kollektor, Basis-Bereiche) umfassen.
  • Für eine hinreichende mechanische Stabilität des Halbleiterbauelements 100 und/oder eines Halbleiterwafers, aus welchem das Halbleiterbauelement 100 hergestellt werden kann, kann eine Dicke der elektrisch isolierenden Trägerstruktur 130 größer als 250 µm sein (oder mindestens 375 µm, oder mindestens 525 µm, oder mindestens 675 µm, oder mindestens 775 µm betragen) und/oder kann kleiner als 950 µm (oder kleiner als 730 µm, oder kleiner als 630 µm, oder kleiner als 530 µm, oder kleiner als 280 µm ) sein.
  • Optional kann während der Herstellung des Halbleiterbauelements 100 nach einem Vereinzelungsschritt des Halbleiterbauelements 100 aus dem Halbleiterwafer die elektrisch isolierende Trägerstruktur 130 von ihrer Rückseitenoberfläche ausgehend gedünnt werden. So kann beispielsweise eine Dicke von weniger als 200 µm (oder weniger als 100 µm) der elektrisch isolierenden Trägerstruktur 130 erreicht werden. Eine geringere Dicke der elektrisch isolierenden Trägerstruktur 130 kann zu einer geringeren Dicke des Halbleiterbauelements 100 führen. Eine geringe Dicke des Halbleiterbauelements 100 (zum Beispiel kleiner als 250 µm, oder kleiner als 150 µm) kann zum Beispiel kürzere Bonddrähten, welche zur elektrischen Verbindung des Halbleiterbauelements 100 mit zum Beispiel einer Leiterplatte genutzt werden können, ermöglichen, sodass parasitäre Induktivitäten der Bonddrähte reduziert werden können.
  • Das Halbleiterbauelement 100 kann zum Beispiel eine zumindest teilweise in dem Halbleitersubstrat implementierte Mikrowellenschaltung umfassen. In einem Beispiel umfasst (oder ist) das Halbleiterbauelement 100 eine monolithische Mikrowellenschaltung (engl. Monolithic Microwave Integrated Circuit, MMIC). Mikrowellenschaltungen umfassen oft sowohl aktive Schaltungsteile (wie zum Beispiel Transistorstrukturen) als auch passive Schaltungsteile (wie zum Beispiel verteilte passive Mikrowellenstrukturen und/oder passive elektrische Bauelementstrukturen). Mikrowellenschaltungen können zum Beispiel Verstärkerschaltungen (beispielsweise rauscharme Vorverstärkerschaltungen und/oder Leistungsverstärkerschaltungen), Mischerschaltungen, Oszillatorschaltungen, Hochfrequenzschalter, und/oder Sende- und/oder Empfängerschaltungen umfassen. Mikrowellenschaltungen können zum Beispiel bei Betriebsfrequenzen größer 1 GHz, oder größer 10 GHz, oder größer 30 GHz (zum Beispiel im Millimeterwellenbereich) eingesetzt werden. Darüber hinaus können sie in Hohlleiterfrequenzbändern, zum Beispiel im U-Band (40 GHz bis 60 GHz), im V-Band (50 GHz bis 75 GHz), im E-Band (60 GHz bis 90 GHz), im W-Band (75 GHz bis 110 GHz), und/oder in Frequenzbändern, welche über 110 GHz hinausgehen, arbeiten.
  • An passiven Schaltungsteilen von Mikrowellenschaltungen können parasitäre Effekte, wie zum Beispiel parasitäre Kapazitäten und/oder parasitäre Induktivitäten, Betriebseigenschaften wie zum Beispiel Bandbreite, Einfügedämpfung, Frequenzgang, Leistungsanpassung, Filterflankensteilheit und/oder Sperrbereichsunterdrückung beeinträchtigen. In den oben genannten Frequenzbereichen können zum Beispiel oft kleine Kapazitätswerte (zum Beispiel kleiner als 10 pF, oder kleiner als 1 pF) und kleine Induktivitätswerte (zum Beispiel kleiner als 10 nH, oder kleiner als 1 nH) zur Realisierung passiver Schaltungsteile erforderlich sein. Daher können parasitäre Kapazitäten und/oder parasitäre Induktivitäten, welche bei anderen Halbleiterbauelementen in einer ähnlichen Größenordnung liegen können, die genannten Betriebseigenschaften erheblich beeinträchtigen. Durch die Reduzierung dieser parasitären Effekte im Halbleiterbauelement 100 können zum Beispiel für passive Schaltungsteile des Halbleiterbauelements 100 eine größere Bandbreite, eine geringere Einfügedämpfung, ein ebenerer Frequenzgang, eine höhere Leistungsanpassung, eine höhere Filterflankensteilheit und/oder eine höhere Sperrbereichsunterdrückung erreicht werden.
  • An aktiven Schaltungsteilen von Mikrowellenschaltungen können parasitäre Effekte zum Beispiel Umladevorgänge und/oder eine Bewegung freier Ladungsträger in Halbleiterbereichen, welche außerhalb von Bereichen von Strukturen elektrischer Elemente (zum Beispiel in einem Bulkbereich) vorhanden sein können, umfassen. Solche Vorgänge können in anderen Halbleiterbauelementen zum Beispiel Betriebseigenschaften wie Linearität, Signalverstärkung, Signaldämpfung und/oder elektrische Isolationsgrenzen beeinträchtigen. Durch eine Reduzierung freier Ladungsträger außerhalb von Bereichen von Strukturen elektrischer Element (zum Beispiel durch die Isolationsstruktur 120 und/oder durch die elektrisch isolierende Trägerstruktur 130) kann das Halbleiterbauelement 100 zum Beispiel eine höhere Linearität, höhere Signalverstärkungen, niedrigere Signaldämpfungen und/oder höhere elektrische Isolationsgrenzen aufweisen.
  • In einem weiteren Beispiel umfasst (oder ist) das Halbleiterbauelement 100 eine digitale logische Schaltung, zum Beispiel ein Prozessor. Oft wird die Aufnahme elektrischer Leistung einer digitalen logischen Schaltung durch Schaltvorgänge (zum Beispiel bei einer Änderung logischer Signalpegel) bestimmt. Diese Schaltvorgänge umfassen in der Regel ein Umladen von Kapazitäten (zum Beispiel von Gatekapazitäten). Durch die Reduzierung parasitärer Kapazitäten im Halbleiterbauelement 100 können Umladeströme während der Schaltvorgänge reduziert werden, sodass das Halbleiterbauelement 100 mit einer geringeren elektrischen Leistung arbeiten kann. Ferner ermöglichen die kleineren Umladeströme im Halbleiterbauelement 100 zeitlich kürzere Umladevorgänge, sodass das Halbleiterbauelement 100 zum Beispiel mit einer höheren Taktfrequenz arbeiten kann. Die hier verbesserten Betriebseigenschaften des Halbleiterbauelements 100 beziehen sich also auf die elektrische Leistungsaufnahme und/oder auf die maximal mögliche Taktfrequenz.
  • Das Halbleitersubstrat 102 des Halbleiterbauelements 100 kann zum Beispiel ein Siliziumsubstrat, ein Siliziumkarbidsubstrat, ein Galliumarsenidsubstrat oder ein Galliumnitridsubstrat sein. Eine Oberfläche (z.B. Vorderseitenoberfläche oder Hauptoberfläche) des Halbleitersubstrats kann eine Halbleiteroberfläche des Halbleitersubstrats in Richtung von Metallschichten, Isolierungsschichten oder Passivierungsschichten oben auf der Halbleiteroberfläche sein. Im Vergleich zu einem prinzipiell vertikalen Rand des Halbleitersubstrats kann die Oberfläche des Halbleitersubstrats eine prinzipiell horizontale Oberfläche sein, die sich lateral erstreckt. Die Oberfläche des Halbleitersubstrats kann eine prinzipiell ebenflächige Ebene sein (z.B. unter Vernachlässigung einer Unebenheit der Halbleiterstruktur aufgrund des Herstellungsprozesses oder von Gräben). Z.B. kann die Vorderseitenoberfläche des Halbleitersubstrats die Schnittstelle zwischen dem Halbleitermaterial und einer Isolierungsschicht, Metallschicht und/oder Passivierungsschicht des Verdrahtungsschichtstapels oben auf dem Halbleitersubstrat sein.
  • Zum Beispiel können eine laterale Richtung, laterale Erstreckung und/oder laterale Dimension (zum Beispiel Längen und Breiten) eine Richtung, Orientierung oder Ausdehnung im Wesentlichen parallel zu der Vorderseitenoberfläche oder Rückseitenoberfläche des Halbleitersubstrats 102 sein. Wenn auf eine Länge und/oder auf eine Breite einer Region, einer Fläche, eines Gebiets, einer Struktur, einer Lage und/oder einer Schicht Bezug genommen wird, so bezeichnet die Länge die längere laterale Dimension und die Breite die kürzere laterale Dimension der Region, der Fläche, des Gebiets, der Struktur, der Lage und/oder der Schicht. Eine vertikale Richtung, vertikale Erstreckung, vertikale Dimension (zum Beispiel Tiefen) und/oder Dicken einer Region, eines Gebiets, einer Struktur, einer Lage und/oder einer Schicht können zum Beispiel eine Richtung, Orientierung oder Ausdehnung im Wesentlichen orthogonal oder perpendikulär zu der Vorderseitenoberfläche oder Rückseitenoberfläche des Halbleitersubstrats 102 sein.
  • 2 zeigt eine schematische Darstellung eines Querschnitts eines weiteren Halbleiterbauelements 200 gemäß einem Ausführungsbeispiel. Das Halbleiterbauelement 200 ist dem Halbleiterbauelement 100 aus 1 ähnlich.
  • Das Halbleiterbauelement 200 umfasst eine erste Verdrahtungsstruktur 142-1 und eine zweite Verdrahtungsstruktur 142-2. Sowohl ein Teil der ersten Verdrahtungsstruktur 142-1 als auch ein Teil der zweiten Verdrahtungsstruktur 142-2 sind vertikal über einem Isolationsgebiet 120 angeordnet. Insbesondere umfasst die erste Verdrahtungsstruktur 142-1 eine erste Kontaktanschlussfläche, welche vertikal über dem Isolationsgebiet 120 angeordnet ist, und die zweite Verdrahtungsstruktur 142-2 eine zweite Kontaktanschlussfläche, welche ebenfalls vertikal über dem Isolationsgebiet 120 angeordnet ist. Durch die Anordnung der ersten Kontaktanschlussfläche und der zweiten Kontaktanschlussfläche vertikal über dem Isolationsgebiet 120 könnten parasitäre Kapazitäten der ersten Kontaktanschlussfläche und der zweiten Kontaktanschlussfläche reduziert werden. Die Kontaktanschlussflächen können elektrisch leitfähiges Material umfassen und zum Anschluss des Halbleiterbauelements 200 an externe elektrische Strukturen dienen. Darüber hinaus kann das Halbleiterbauelement 200 mehr als zwei Verdrahtungsstrukturen (oder mehr als fünf, oder mehr als zehn, oder mehr als einhundert Verdrahtungsstrukturen) umfassen, welche vertikal über dem Isolationsgebiet 120 angeordnete Kontaktanschlussflächen aufweisen können und damit reduzierte parasitäre Kapazitäten aufweisen könnten.
  • Ferner zeigt 2 eine Struktur mit vier grundlegenden Elementen eines Ausführungsbeispiels der vorliegenden Offenbarung. Die offenbarte Struktur basiert auf einer Kombination von vier grundlegenden Teilen (oder Elementen) eines Chips (zum Beispiel des Halbleiterbauelements 200) und kann sich über viele mögliche Realisierungsmethoden erstrecken. Die vier grundlegenden Teile können sein und/oder umfassen:
    • Ein erster grundlegender Teil der Struktur umfasst aktive Hochfrequenz-Halbleiterbauelemente (zum Beispiel das Halbleitersubstrat 102) mit Oberseite (zum Beispiel Vorderseitenoberfläche), Unterseite (zum Beispiel Rückseitenoberfläche) und Peripherie (zum Beispiel der Bulkbereich des Halbleitersubstrats 102).
    • Ein zweiter grundlegender Teil der Struktur umfasst Hochfrequenz-Isoliermaterial (zum Beispiel die Isolationsstruktur 120) um die Peripherie der Bauelemente (zum Beispiel der aktiven Hochfrequenz-Halbleiterbauelemente) herum.
    • Ein dritter grundlegender Teil der Struktur umfasst sich über Isoliermaterial (zum Beispiel das Hochfrequenz-Isoliermaterial) ausdehnende Oberseitenverbindungen (zum Beispiel Verdrahtungsstrukturen des Verdrahtungsschichtstapels 140).
    • Ein vierter grundlegender Teil der Struktur umfasst einen Hochfrequenzisolationsträger (zum Beispiel die elektrisch isolierende Trägerstruktur 130), welcher an einer Unterseite (zum Beispiel der Rückseitenoberfläche) der Bauelemente (zum Beispiel der aktiven Hochfrequenz-Halbleiterbauelemente) und dem umgebenden Isoliermaterial (zum Beispiel dem Hochfrequenz-Isoliermaterial) angebracht ist.
    • Ein Merkmal der vorliegenden Offenbarung ist, dass keine freien Ladungsträger außerhalb des aktiven Bauelementbereichs (zum Beispiel außerhalb des Halbleitersubstrats 102) vorhanden sind, welche andernfalls zu Nichtlinearitäten, Verlusten und/oder Isolationsbeschränkungen beitragen könnten. Das Halbleiterbauelement 200 könnte zum Beispiel einen großen Einfluss auf den Entwurf von Systemen bewirken, da die offenbarte Struktur eine höhere Bauteil-zu-Bauteil-Isolation und/oder einen Durchbruch in der Leistungsfähigkeit von Hochfrequenzschaltungen ermöglichen könnte, was neue Systemarchitekturen ermöglichen könnte. Die Offenbarung könnte zum Beispiel eine grundlegende Struktur (zum Beispiel ein grundlegendes Aufbaukonzept von Halbleiterbauelementen) für zukünftige Highend-Hochfrequenzprodukte in den Bereichen von Schaltern, rauscharmen Vorverstärkern und/oder im Millimeterwellenbereich bereitstellen.
  • Linearität und/oder geringe Verluste können Schlüsselfaktoren in der technischen Leistungsfähigkeit von fortschrittlichen Hochfrequenzschaltungen sein. Begrenzende Faktoren könnten von aktiven und passiven Bauelementen (zum Beispiel Schaltungsteilen) und von einer kapazitiven und/oder induktiven Wechselwirkung zwischen diesen Bauelementen untereinander und/oder zwischen Verbindungen (zum Beispiel Verdrahtungsstrukturen) und dem Halbleitersubstrat herrühren. Ausführungsbeispiele der vorliegenden Offenbarung könnten eine grundlegende Reduktion von Wechselwirkungen mit dem Substrat (zum Beispiel dem Halbleitersubstrat 102) bereitstellen.
  • Weitere Einzelheiten und Aspekte sind in Verbindung mit den vor- oder nachstehend beschriebenen Ausführungsbeispielen erwähnt. Die in 2 gezeigten Ausführungsbeispiele können ein oder mehrere optionale zusätzliche Merkmale aufweisen, die einem oder mehreren Aspekten entsprechen, die in Verbindung mit dem vorgeschlagenen Konzept oder einem oder mehreren vorstehend (z.B. 1) oder nachstehend (z.B. 3 bis 4g) beschriebenen Ausführungsbeispielen erwähnt sind.
  • 3 zeigt ein Flussdiagramm eines Verfahrens 300 zum Herstellen eines Halbleiterbauelements nach einem Ausführungsbeispiel. Das Verfahren 300 umfasst ein Anbringen 310 eines temporären Trägerwafers auf einer Vorderseite eines Halbleiterwafers. Der Halbleiterwafer weist an der Vorderseite einen auf einem Halbleitersubstrat angeordneten Verdrahtungsschichtstapel auf. Das Halbleitersubstrat weist eine Mehrzahl von Bauelementbereichen auf. Das Verfahren 300 umfasst ferner ein Entfernen 320 eines lateral zwischen den Bauelementbereichen liegenden Teils des Halbleitersubstrats, sodass der Verdrahtungsschichtstapel zwischen den Bauelementbereichen frei liegt. Das Verfahren 300 umfasst ferner ein Bilden 330 einer Isolationsstruktur. Die Isolationsstruktur ist zumindest lateral zwischen den Bauelementbereichen angeordnet und umschließt die Bauelementbereiche lateral. Das Verfahren 300 umfasst ferner ein permanentes Verbinden 340 eines elektrisch isolierenden Trägerwafers zumindest mit der Isolationsstruktur an einer dem Verdrahtungsschichtstapel gegenüberliegenden Seite der Bauelementbereiche.
  • Durch Vorsehen einer Isolationsstruktur, welche zumindest lateral zwischen den Bauelementbereichen angeordnet ist und die Bauelementbereiche lateral umschließt, könnten Halbleiterbauelemente hergestellt werden, bei welchen die Wirkung parasitärer Effekte reduziert und/oder vermieden sein könnte und welche hinsichtlich ihrer Betriebseigenschaften verbessert sein könnten.
  • Der temporäre Trägerwafer kann zum Beispiel ein Glaswafer, ein Siliziumwafer oder eine Folie (zum Beispiel eine Stützfolie) sein und kann zum Beispiel eine Dicke größer als 250 µm und/oder kleiner als 1 mm aufweisen. Das Anbringen 310 des temporären Trägerwafers an den Halbleiterwafer kann zum Beispiel mittels eines reversiblen Lacks und oder einer doppelseitige klebenden Folie durchgeführt werden, sodass der Trägerwafer (zum Beispiel nach dem permanenten Verbinden 340 des elektrisch isolierenden Trägerwafers mit zumindest der Isolationsstruktur) wieder von der Vorderseite des Halbleiterwafers abgelöst werden kann. Das Ablösen kann zum Beispiel durch Zufuhr von Wärme oder durch Verwendung eines Lösungsmittels (zum Beispiel Aceton) erfolgen. Während der temporäre Trägerwafer an den Halbleiterwafer angebracht ist, könnte der temporäre Trägerwafer zum Beispiel für eine hinreichende mechanische Stabilität des Halbleiterwafers sorgen und ein Brechen des Halbleiterwafers vermeiden, insbesondere während und/oder Entfernen 320 des lateral zwischen den Bauelementbereichen liegenden Teils des Halbleitersubstrats und/oder während eines (und/oder nach einem) optionalen von der Rückseitenoberfläche des Halbleitersubstrats ausgehenden Dünnens des Halbleitersubstrats des Halbleiterwafers.
  • Ein Bauelementbereich der Mehrzahl von Bauelementbereichen kann zum Beispiel zumindest eine und/oder alle Strukturen elektrischer Elemente (zum Beispiel Transistorstrukturen und/oder Diodenstrukturen), welche an einer Vorderseitenoberfläche des Halbleitersubstrats 102 angeordnet sein können und welche beispielsweise von einem Exemplar des herzustellenden Halbleiterbauelements umfasst werden, umfassen. Ein Bauelementbereich kann zum Beispiel dem Halbleitersubstrat 102 des Halbleiterbauelements 100 aus 1 entsprechen.
  • Der auf dem Halbleitersubstrat des Halbleiterwafers angeordnete Verdrahtungsschichtstapel kann zum Beispiel mindestens eine Verdrahtungsstruktur umfassen. Die mindestens eine Verdrahtungsstruktur kann sich zu mindestens bis zu einem Bauelementbereich erstrecken und/oder diesen kontaktieren. Ein Teil der mindestens einen Verdrahtungsstruktur kann vertikal über dem lateral zwischen den Bauelementbereichen liegenden Teils des Halbleitersubstrats angeordnet sein. Die mindestens eine Verdrahtungsstruktur kann eine Kontaktanschlussfläche an einer Vorderseitenoberfläche des Verdrahtungsschichtstapels umfassen.
  • Nach Anbringen 310 des temporären Trägerwafers auf der Vorderseite des Halbleiterwafers kann der Halbleiterwafer zum Beispiel umgedreht werden, sodass seine Rückseite (und das Halbleitersubstrat des Halbleiterwafers) nach oben weisen kann und der Halbleiterwafer von dem temporären Trägerwafer gestützt werden könnte.
  • Optional kann nach Anbringen 310 des temporären Trägerwafers und vor dem Entfernen 320 des lateral zwischen den Bauelementbereichen liegenden Teils des Halbleitersubstrats das Halbleitersubstrat des Halbleiterwafers bis zu einer Dicke des Halbleitersubstrats von kleiner als 200 µm (oder kleiner als 100 µm, oder kleiner als 50 µm, oder kleiner als 25 µm) gedünnt werden, um ein dünnes Halbleitersubstrat mit einem dünnen Bulkbereich (zum Beispiel dünner als 30 µm, oder dünner als 10 µm) an der Rückseitenoberfläche des Halbleitersubstrats für das herzustellende Halbleiterbauelement bereitstellen zu können und um somit die Anzahl freier, parasitäre Effekte bewirkender Ladungsträger in einem Bereich außerhalb von Strukturen elektrischer Elemente des Halbleitersubstrats reduzieren zu können. Das Dünnen des Halbleitersubstrats kann zum Beispiel ein Schleifen, ein Polieren und/oder ein Ätzen umfassen.
  • Nach dem optionalen Dünnen des Halbleitersubstrats und vor dem Bilden 330 der Isolationsstruktur kann an der Rückseitenoberfläche des Halbleitersubstrats (an der dem Verdrahtungsschichtstapel gegenüberliegenden Seite der Bauelementbereiche) kein elektrisch isolierendes Material (wie z.B. Siliziumdioxid und/oder Siliziumnitrid) vorhanden sein. Stattdessen kann nach dem Dünnen des Halbleitersubstrats und vor dem Bilden 330 der Isolationsstruktur die Rückseitenoberfläche des Halbleitersubstrats eine Grenzfläche zwischen Halbleitermaterial des Halbleitersubstrats (z.B. hoch resistivem Silizium) und Luft umfassen.
  • Das Entfernen 320 des lateral zwischen den Bauelementbereichen liegenden Teils des Halbleitersubstrats kann zum Beispiel das Bilden einer (fotolithographischen) Maske und ein anisotropes Ätzen (zum Beispiel Nassätzen oder Trockenätzen) umfassen. Nach dem Entfernen 320 des lateral zwischen den Bauelementbereichen liegenden Teils des Halbleitersubstrats kann der Verdrahtungsschichtstapel an seiner Rückseitenoberfläche zwischen den Bauelementbereichen frei liegen (zum Beispiel nicht von festen Materialien bedeckt sein). Insbesondere könnten sich kein leitfähiges und/oder kein halbleitendes Material lateral zwischen den Bauelementbereichen (direkt) an der Rückseitenoberfläche des Verdrahtungsschichtstapels befinden.
  • Das Bilden 330 der Isolationsstruktur, welche anschließend zumindest lateral zwischen den Bauelementbereichen angeordnet ist und die Bauelementbereiche lateral umschließt, kann zum Beispiel ein Rotationsbeschichten (engl. Spin-On), eine chemische Gasphasenabscheidung und/oder eine physikalische Gasphasenabscheidung umfassen. Optional kann ein Teil der Isolationsstruktur zusätzlich an der Rückseitenoberfläche der Bauelementbereiche (an der dem Verdrahtungsschichtstapel gegenüberliegenden Seite der Bauelementbereiche) gebildet werden und diese bedecken. Eine Dicke des Teils der Isolationsstruktur an der Rückseitenoberfläche der Bauelementbereiche kann zum Beispiel kleiner als 50 µm (oder kleiner als 25 µm, oder kleiner als 10 µm, oder kleiner als 5 µm) und/oder größer als 1 µm (oder größer als 5 µm, oder größer als 10 µm) sein.
  • Nach Bilden 330 der Isolationsstruktur kann ein Teil der zumindest einen Verdrahtungsstruktur des Verdrahtungsschichtstapels vertikal über der gebildeten Isolationsstruktur angeordnet sein. Umfasst die Verdrahtungsstruktur beispielsweise eine Kontaktanschlussfläche, so kann die Kontaktanschlussfläche vertikal über der gebildeten Isolationsstruktur angeordnet sein.
  • Während des permanenten Verbindens 340 des elektrisch isolierenden Trägerwafers mit zumindest der Isolationsstruktur kann sich die Isolationsstruktur optional in einem viskosen Zustand an der dem Verdrahtungsschichtstapel gegenüberliegenden Seite der Bauelementbereiche (an einer Rückseitenoberfläche der Isolationsstruktur) befinden und während des permanenten Verbindens aushärten. Diese Art des permanenten Verbindens 340 könnte zum Beispiel angewendet werden, wenn das elektrisch isolierende Material der Isolationsstruktur Benzocyclobuten, polymerbasiertes Formmaterial, Glaslot und/oder Glasfritt umfasst. Zum Beispiel könnte sich das elektrisch isolierende Material der Isolationsstruktur während ihres Bildens 330 und während des permanenten Verbindens 340 noch in einem viskosen Zustand befinden und/oder könnte beispielsweise durch Zufuhr von Wärme in einen viskosen Zustand gebracht werden. Die Isolationsstruktur könnte dann durch Aushärten eine permanente Verbindung mit dem elektrisch isolierenden Trägerwafers bereitstellen (und/oder eine permanente Verbindung zwischen dem Halbleiterwafer und dem elektrisch isolierenden Trägerwafer bereitstellen). Ein optional an der Rückseitenoberfläche der Bauelementbereiche gebildeter Teil der Isolationsstruktur könnte die permanente Verbindung stabiler und zuverlässiger machen und/oder ein Delaminieren des elektrisch isolierenden Trägerwafers von dem Halbleiterwafer zusätzlich unterstützend verhindern.
  • Alternativ kann der elektrisch isolierende Trägerwafer mit zumindest der Isolationsstruktur durch Waferbondverfahren (zum Beispiel durch direktes Bonden, anodisches Bonden, eutektisches Bonden, Glas-Fritt-Bonden, und/oder adhäsives Bonden) permanent verbunden werden. Waferbondverfahren können zum Beispiel zum permanenten Verbinden 340 angewendet werden, wenn die Isolationsstruktur anorganische elektrisch isolierende Materialien (wie zum Beispiel Siliziumdioxid, Siliziumnitrid, Glaslot und/oder Glasfritt) umfasst.
  • Optional kann die Isolationsstruktur an ihrer Rückseitenoberfläche (an ihrer Grenzfläche zu dem elektrisch isolierenden Trägerwafer) vor dem permanenten Verbinden 340 planarisiert werden (zum Beispiel durch ein Polieren und/oder Schleifen). Ein Planarisieren der Isolationsstruktur kann zum Beispiel ein zuverlässigeres permanentes Verbinden 340 des elektrisch isolierenden Trägerwafers mit zumindest der Isolationsstruktur bewirken.
  • Nach dem permanenten Verbinden 340 des elektrisch isolierenden Trägerwafers mit zumindest der Isolationsstruktur kann zum Beispiel der temporäre Trägerwafer von der Vorderseite des Halbleiterwafers entfernt werden, da nun die mechanische Stabilität des Halbleiterwafers durch den elektrisch isolierenden Trägerwafer bereitgestellt werden könnte.
  • Zusätzlich kann das Verfahren 300 ein Vereinzeln der Halbleiterbauelemente durch ein Trennen in einem Bereich der Isolationsstruktur umfassen. Eine Trennlinie, an welcher zum Vereinzeln der Halbleiterbauelemente aus dem Verbund des Halbleiterwafers und des elektrisch isolierenden Trägerwafers entlang getrennt werden kann, kann zum Beispiel durch einen Teil der Isolationsstruktur, welcher einen Bauelementbereich des Halbleitersubstrats des Halbleiterwafers lateral umschließt, verlaufen. Nach Vereinzeln entspricht dann der herausgetrennte Bauelementbereich einem Halbleitersubstrat des vereinzelten Halbleiterbauelements. Ein herausgetrennter Teil des elektrisch isolierenden Trägerwafers entspricht einer elektrisch isolierenden Trägerstruktur des vereinzelten Halbleiterbauelements. Ein Teil der Isolationsstruktur des Halbleiterwafers, welcher sich vor Vereinzeln zwischen der Trennlinie und dem Bauelementbereich befindet, entspricht der Isolationsstruktur des vereinzelten Halbleiterbauelements. Die Isolationsstruktur des vereinzelten Halbleiterbauelements kann sich dann von einem Rand des Halbleitersubstrats des vereinzelten Halbleiterbauelements bis zu einem Rand der elektrisch isolierenden Trägerstruktur des vereinzelten Halbleiterbauelements lateral erstrecken. Ferner entspricht ein Teil des Verdrahtungsschichtstapels des Halbleiterwafers, welcher vor dem Vereinzeln lateral von der Trennlinie umschlossen wird, einem Verdrahtungsschichtstapel des vereinzelten Halbleiterbauelements.
  • Der Verdrahtungsschichtstapel des Halbleiterwafers kann eine Verdrahtungsstruktur umfassen, welche den Bauelementbereich (zum Beispiel Transistor- und/oder Diodenstrukturen) kontaktiert und welche zumindest teilweise vertikal über dem von der Trennlinie lateral umschlossenen Teil der Isolationsstruktur des Halbleiterwafers angeordnet ist. Nach Vereinzeln kann dann diese Verdrahtungsstruktur des Verdrahtungsschichtstapels des Halbleiterwafers einer Verdrahtungsstruktur des vereinzelten Halbleiterbauelements entsprechen, welche vertikal über der Isolationsstruktur des vereinzelten Halbleiterbauelements angeordnet ist und das Halbleitersubstrat (zum Beispiel Transistor- und/oder Diodenstrukturen) des vereinzelten Halbleiterbauelements kontaktiert. Auf diese Art und Weise des Vereinzelns könnte zum Beispiel erreicht werden, dass sich im Wesentlichen keine parasitären Effekte bewirkende freie Ladungsträger außerhalb des Halbleitersubstrats des vereinzelten Halbleiterbauelements (und außerhalb von Verdrahtungsstrukturen des vereinzelten Halbleiterbauelements) befinden können, sodass das vereinzelte Halbleiterbauelement in zumindest einigen von seinen Betriebseigenschaften verbessert sein könnte.
  • Weitere Einzelheiten und Aspekte sind in Verbindung mit den vor- oder nachstehend beschriebenen Ausführungsbeispielen erwähnt. Die in 3 gezeigten Ausführungsbeispiele können ein oder mehrere optionale zusätzliche Merkmale aufweisen, die einem oder mehreren Aspekten entsprechen, die in Verbindung mit dem vorgeschlagenen Konzept oder einem oder mehreren vorstehend (z.B. 1 bis 2) oder nachstehend (z.B. 4a bis 4g) beschriebenen Ausführungsbeispielen erwähnt sind.
  • 4a bis 4g zeigen in schematischer Darstellung eine Abfolge von Verfahrensschritten eines Verfahrens zum Herstellen von Halbleiterbauelementen. Das in 4a bis 4g vorgestellte Verfahren kann dem Verfahren 300 aus 3 ähneln.
  • 4a zeigt schematisch einen Querschnitt eines Teils eines Halbleiterwafers 400 vor Anbringen eines temporären Trägerwafers. Der Halbleiterwafer 400 umfasst ein Halbleitersubstrat 102 und einen Verdrahtungsschichtstapel 140 an einer Vorderseite des Halbleiterwafers 400. Ein Bauelementbereich des Halbleitersubstrats 102 ist an einer Vorderseitenoberfläche des Halbleitersubstrats 102 angeordnet. Der Bauelementbereich wird lateral von einem Teil des Halbleitersubstrats 102 umschlossen, welcher keine Strukturen elektrischer Elemente umfasst und zum Beispiel einem Bulkbereich des Halbleitersubstrats 102 entsprechen kann. Dieser Teil des Halbleitersubstrats 102 kann zum Beispiel lateral zwischen dem dargestellten Bauelementbereich und mindestens einem weiteren Bauelementbereich (nicht gezeigt in 4a) des Halbleiterwafers 400 angeordnet sein.
  • Außerdem kann ein Teil des Bulkbereichs vertikal zwischen einer Rückseitenoberfläche des Halbleitersubstrats 102 und dem Bauelementbereich angeordnet sein. Der Bulkbereich könnte zu Beginn des Verfahrens zur Herstellung von Halbleiterbauelementen zum Beispiel eine mechanische Stabilität des Halbleiterwafers 400 bereitstellen und zum Beispiel eine Dicke von größer als 250 µm umfassen.
  • Der Verdrahtungsschichtstapel 140 des Halbleiterwafers 400 umfasst eine Mehrzahl von Verdrahtungsstrukturen, welche den dargestellten Bauelementbereich kontaktieren können und von denen zumindest einige zumindest teilweise vertikal über dem lateral zwischen den Bauelementbereichen des Halbleiterwafers liegenden Teil des Halbleitersubstrats 102 angeordnet sind. Zumindest zwei Verdrahtungsstrukturen umfassen jeweils eine an der Vorderseitenoberfläche des Verdrahtungsschichtstapels 140 angeordnete Kontaktanschlussfläche, welche vertikal über dem lateral zwischen den Bauelementbereichen des Halbleiterwafers liegenden Teil des Halbleitersubstrats 102 angeordnet sind.
  • Das Halbleitersubstrat 102 kann zum Beispiel in seinem Bulkbereich hoch resistives Silizium (zum Beispiel intrinsisches Silizium) umfassen.
  • In 4b wird ein temporärer Trägerwafer 150 über eine Zwischenschicht 152 an der Vorderseite des Halbleiterwafers 400 (an der Vorderseitenoberfläche des Verdrahtungsschichtstapels 140 des Halbleiterwafers 400) angebracht. Die Zwischenschicht 152 kann zum Beispiel einen durch Wärme oder Lösungsmittel lösbaren reversiblen Lack und/oder eine durch Wärme oder Lösungsmittel lösbare doppelseitig klebende Folie umfassen, sodass der temporärer Trägerwafer 150 reversibel an den Halbleiterwafer 400 angebracht sein kann. Der temporäre Trägerwafer 150 kann zum Beispiel einen Glaswafer umfassen.
  • In 4c wird das Halbleitersubstrat 102 des Halbleiterwafers 400 von einer Rückseitenoberfläche des Halbleitersubstrats 102 ausgehend gedünnt bis zum Beispiel nur noch ein dünner Teil des Bulkbereichs (zum Beispiel dünner als 30 µm) zwischen den Strukturen elektrischer Elemente des Bauelementbereichs und der Rückseitenoberfläche des Halbleitersubstrats 102 vorhanden ist. Nach dem Dünnen kann das Halbleitersubstrat 102 insgesamt zum Beispiel eine Dicke von weniger als 100 µm umfassen. Das Dünnen kann zum Beispiel Schleifen und/oder Polieren des Halbleitersubstrats 102 umfassen. Außerdem wird in 4c der lateral zwischen den Bauelementbereichen des Halbleiterwafers liegende Teil des Halbleitersubstrats 102 entfernt (zum Beispiel durch anisotropes Ätzen und unter Verwendung einer fotolithographischen Maske), sodass der Verdrahtungsschichtstapel 140 zwischen den Bauelementbereichen und lateral um den dargestellten Bauelementbereich (welcher nun im Wesentlichen dem übrigen Halbleitersubstrat 102 entspricht) frei liegt. Nach Dünnen des Halbleitersubstrats 102 und nach Entfernen des lateral zwischen den Bauelementbereichen liegenden Teils des Halbleitersubstrats 102 kann zum Beispiel der temporäre Trägerwafer 150 den Halbleiterwafer 400 mechanisch stabilisieren.
  • In 4d wird eine Isolationsstruktur 120 gebildet, welche lateral den dargestellten Bauelementbereich umschließt und welche lateral zwischen den Bauelementbereichen des Halbleiterwafers 400 angeordnet sein kann. Außerdem ist ein Teil der Isolationsstruktur 120 an der Rückseitenoberfläche des Bauelementbereichs (an der Rückseitenoberfläche des Halbleitersubstrats 102) angeordnet. Außerdem wird in 4d ein elektrisch isolierender Trägerwafer 130 permanent an einer Rückseitenoberfläche der Isolationsstruktur 120 mit der Isolationsstruktur 120 verbunden. Der elektrisch isolierende Trägerwafer 130 kann zum Beispiel einen Glaswafer umfassen.
  • Wie in 4e schematisch dargestellt, können nun, da jetzt der elektrisch isolierende Trägerwafer 130 den Halbleiterwafer 400 mechanisch stabilisieren kann, der temporäre Trägerwafer 150 sowie die Zwischenschicht 152 von der Vorderseite des Halbleiterwafers 400 entfernt werden. Das Entfernen des temporären Trägerwafers 150 kann zum Beispiel durch Wärmezufuhr und/oder durch Zufuhr von Lösungsmittel zu der Zwischenschicht 152 erfolgen.
  • 4f zeigt ein Bilden und/oder ein Anbringen von Kupfer-Säulen (engl. Copper Pillar oder Copper Pillar Solder Bump) und/oder von Lotperlen an den Kontaktanschlussflächen der Verdrahtungsstrukturen des herzustellenden Halbleiterbauelements. Zum Beispiel kann eine erste Kupfer-Säule 149-1 an einer ersten Kontaktanschlussfläche einer ersten Verdrahtungsstruktur des herzustellenden Halbleiterbauelements und eine zweite Kupfer-Säule 149-2 an einer zweiten Kontaktanschlussfläche einer zweiten Verdrahtungsstruktur des herzustellenden Halbleiterbauelements gebildet und/oder angebracht werden.
  • Die Kupfer-Säulen und/oder die Lotperlen können zum Beispiel dazu dienen, das herzustellende Halbleiterbauelement zu einem späteren Zeitpunkt mit einer Leiterplatte oder mit einem Leitungsrahmen eines Gehäuses des herzustellenden Halbleiterbauelements elektrisch und mechanisch zu verbinden. Insbesondere können Kupfer-Säulen und/oder Lotperlen an den Kontaktanschlussflächen dazu dienen, das hergestellte Halbleiterbauelement nach einem Flip-Chip-Verfahren mit einer Anschlussfläche (engl. footprint) auf einer Leiterplatte zu verbinden. So könnten die Längen von elektrischen Verbindungen von der Leiterplatte zu dem hergestellten Halbleiterbauelement reduziert werden und folglich könnten zum Beispiel auch parasitäre Induktivitäten dieser elektrischen Verbindungen reduziert werden.
  • 4g zeigt ein Vereinzeln von Halbleiterbauelementen aus dem Halbleiterwafer 400. Das Vereinzeln findet dabei entlang einer Trennlinie in einem Bereich durch die Isolationsstruktur 120 statt, sodass die vereinzelten Halbleiterbauelemente zumindest jeweils einen Bauelementbereich aus dem Halbleiterwafer umfassen können, welcher lateral von elektrisch isolierendem Material der Isolationsstruktur 120 umschlossen sein kann. Das elektrisch isolierende Material kann sich dann zum Beispiel von einem Rand des zumindest einen Bauelementbereichs des vereinzelten Halbleiterbauelements lateral bis zu einem Rand des vereinzelten Halbleiterbauelements erstrecken.
  • Weitere Einzelheiten und Aspekte sind in Verbindung mit den vor- oder nachstehend beschriebenen Ausführungsbeispielen erwähnt. Die in 4a bis 4g gezeigten Ausführungsbeispiele können jeweils ein oder mehrere optionale zusätzliche Merkmale aufweisen, die einem oder mehreren Aspekten entsprechen, die in Verbindung mit dem vorgeschlagenen Konzept oder einem oder mehreren vorstehend (z.B. 1 bis 3) oder nachstehend beschriebenen Ausführungsbeispielen erwähnt sind.
  • Einige Ausführungsbeispiele beziehen sich auf eine Hochfrequenzschaltung mit verbesserter Linearität. Die vorliegende Offenbarung stellt zum Beispiel eine Struktur (zum Beispiel ein Halbleiterbauelement) ohne freie Ladungsträger außerhalb eines aktiven Bauelementbereichs (zum Beispiel eines Halbleitersubstrats) bereit. Damit könnte zum Beispiel verhindert werden, dass solche freien Ladungsträger zu Nichtlinearitäten, Verlusten und/oder Isolationsbeschränkungen beitragen könnten.
  • Andere Bauelemente könnten (parasitäre) Effekte freier Ladungsträger in einem Halbleitersubstrat zum Beispiel mit Hilfe von Bulk-Silizium, Hochfrequenz-Silizium-auf-Isolator-Substraten (engl. radio-frequency-silicon-on-insulator, kurz RFSOI), und/oder Halbleitern mit weiter Bandlücke (engl. high bandgap semiconductor) vermindern.
  • Bei Verwendung von Bulk-Silizium kann zum Beispiel hoch resistives Silizium eingesetzt werden und Grenzflächenladungen könnten durch Kompensationsimplantation (engl. compensation implant) und/oder durch eine störstellenreiche Schicht (engl. trap-rich layer) verringert werden.
  • Bei Verwendung von RFSOI können zum Beispiel Silizium-auf-Isolator-Substrate (engl. silicon-on-insulator, kurz SOI) und oder Silizium-auf-Saphir-Substrate (engl. silicon-onsapphire, kurz SOS) eingesetzt werden. SOI- und/oder SOS-Substrate können Bauelemente (zum Beispiel Strukturen elektrischer Elemente) vom Substrat isolieren. Das Substrat kann entweder ein SOS-Substrat oder ein SOI-Substrat mit hoch resistiven Silizium und/oder einer haftstellenreichen Schicht an einer Grenzfläche zu einem vergrabenen Oxid (engl. buried oxide, kurz BOX) sein.
  • Bei Verwendung von Halbleitern mit weiter Bandlücke kann zum Beispiel ein halbisolierender Halbleiter (zum Beispiel Gallium-Arsenid, GaAs) eingesetzt werden.
  • Diese drei Arten von Halbleiterbauelementen könnten jedoch alle in ihrer technischen Leistungsfähigkeit beschränkt sein, da sie verbleibende Ladungen (zum Beispiel verbleibende freie Ladungsträger), welche mit Verdrahtungsstrukturen und/oder Bauelementbereichen wechselwirken und dadurch zum Beispiel Nichtlinearitäten verursachen könnten, nicht vermeiden könnten. Außerdem könnten Halbleiterbauelemente mit SOI-Substraten, SOS-Substraten und/oder Halbleitern mit weiter Bandlücke hohe Kosten für das Substrat und/oder hohe Verarbeitungskosten verursachen.
  • Alternativ kann ein SOI-Substrat verwendet werden und das Substrat nach einem Bauelementprozess geätzt werden, sodass nur Back-End-Of-Line-Strukturen (zum Beispiel ein Verdrahtungsschichtstapel), ein Bauelementbereich und ein vergrabenes Oxid verbleiben. Anschließend kann ein isolierender Wafer (zum Beispiel ein elektrisch isolierender Trägerwafer) unter Einsatz eines Waferbondverfahrens angebracht werden.
  • Unter Bezugnahme auf die 1 bis 4 und die zugehörige Beschreibung weist eine erste Ausgestaltung ein Halbleiterbauelement 100, 200 auf, das ein Halbleitersubstrat 102, eine Isolationsstruktur 120, wobei die Isolationsstruktur 120 das Halbleitersubstrat 102 zumindest lateral umschließt, eine elektrisch isolierende Trägerstruktur 130, wobei zumindest die Isolationsstruktur 120 permanent mit der elektrisch isolierenden Trägerstruktur 130 verbunden ist, wobei die Isolationsstruktur 120 ein elektrisch isolierendes Material umfasst, wobei sich das elektrisch isolierende Material der Isolationsstruktur 120 von einem Rand des Halbleitersubstrats 102 bis zu einem Rand der elektrisch isolierenden Trägerstruktur 130 lateral erstreckt, und zumindest eine Verdrahtungsstruktur 142 umfasst, welche in einem Verdrahtungsschichtstapel 140 des Halbleiterbauelements angeordnet ist und sich bis zu dem Halbleitersubstrat 102 erstreckt, wobei ein Teil der Verdrahtungsstruktur 142 vertikal über der Isolationsstruktur 120 angeordnet ist.
  • Gemäß einer zweiten Ausgestaltung unter Bezugnahme auf die erste Ausgestaltung umfasst die Verdrahtungsstruktur 142 eine vertikal über der Isolationsstruktur 120 angeordnete Kontaktanschlussfläche.
  • Gemäß einer dritten Ausgestaltung unter Bezugnahme auf zumindest eine der ersten bis zweiten Ausgestaltung ist eine laterale Gesamtfläche der elektrisch isolierenden Trägerstruktur 130 gleich einer lateralen Gesamtfläche des Halbleitersubstrats 102 zusammen mit der Isolationsstruktur 120.
  • Gemäß einer vierten Ausgestaltung unter Bezugnahme auf zumindest eine der ersten bis dritten Ausgestaltung ist eine laterale Gesamtfläche des Halbleitersubstrats 102 kleiner als 80 % einer lateralen Gesamtfläche der elektrisch isolierenden Trägerstruktur 130.
  • Gemäß einer fünften Ausgestaltung unter Bezugnahme auf zumindest eine der ersten bis vierten Ausgestaltung ist eine laterale Gesamtfläche des Halbleitersubstrats 102 größer als 20 % einer lateralen Gesamtfläche der elektrisch isolierenden Trägerstruktur 130.
  • Gemäß einer sechsten Ausgestaltung unter Bezugnahme auf zumindest eine der ersten bis fünften Ausgestaltung ist eine Dicke des Halbleitersubstrats 102 kleiner als 200 µm.
  • Gemäß einer siebten Ausgestaltung unter Bezugnahme auf zumindest eine der ersten bis sechsten Ausgestaltung ist eine Dicke der elektrisch isolierenden Trägerstruktur 130 größer als 250 µm.
  • Gemäß einer achten Ausgestaltung unter Bezugnahme auf zumindest eine der ersten bis siebten Ausgestaltung erstreckt sich das elektrisch isolierende Material der Isolationsstruktur 120 lateral entlang des gesamten Randes der elektrisch isolierenden Trägerstruktur 130.
  • Gemäß einer neunten Ausgestaltung unter Bezugnahme auf zumindest eine der ersten bis achten Ausgestaltung erstreckt sich das elektrisch isolierende Material der Isolationsstruktur 120 vertikal von dem Verdrahtungsschichtstapel 140 bis zu der elektrisch isolierenden Trägerstruktur 130.
  • Gemäß einer zehnten Ausgestaltung unter Bezugnahme auf zumindest eine der ersten bis neunten Ausgestaltung ist eine minimale Breite der Isolationsstruktur 120 größer als 500 µm .
  • Gemäß einer elften Ausgestaltung unter Bezugnahme auf zumindest eine der ersten bis zehnten Ausgestaltung ist ein Teil der Isolationsstruktur 120 vertikal zwischen dem Halbleitersubstrat 102 und der elektrisch isolierenden Trägerstruktur 130 angeordnet.
  • Gemäß einer zwölften Ausgestaltung unter Bezugnahme auf die elfte Ausgestaltung ist eine Dicke des vertikal zwischen dem Halbleitersubstrat 102 und der elektrisch isolierenden Trägerstruktur 130 angeordneten Teils der Isolationsstruktur 120 kleiner als 50 µm.
  • Gemäß einer dreizehnten Ausgestaltung unter Bezugnahme auf zumindest eine der ersten bis zwölften Ausgestaltung weist das elektrisch isolierende Material der Isolationsstruktur 120 zumindest eines von Benzocyclobuten, polymerbasiertem Formmaterial, Glaslot, Glasfritt, Siliziumdioxid, Siliziumnitrid und Carbon auf.
  • Gemäß einer vierzehnten Ausgestaltung unter Bezugnahme auf zumindest eine der ersten bis dreizehnten Ausgestaltung ist ein Material der elektrisch isolierenden Trägerstruktur 130 verschieden von dem elektrisch isolierenden Material der Isolationsstruktur 120.
  • Gemäß einer fünfzehnten Ausgestaltung unter Bezugnahme auf zumindest eine der ersten bis vierzehnten Ausgestaltung weist die elektrisch isolierende Trägerstruktur 130 zumindest eines von Glas und kristallinem Material auf.
  • Gemäß einer sechzehnten Ausgestaltung unter Bezugnahme auf zumindest eine der ersten bis fünfzehnten Ausgestaltung umfasst das Halbleiterbauelement eine zumindest teilweise in dem Halbleitersubstrat implementierte Mikrowellenschaltung.
  • Gemäß einer siebzehnten Ausgestaltung umfasst ein Verfahren 300 zum Herstellen von Halbleiterbauelementen folgende Schritte: Anbringen 310 eines temporären Trägerwafers auf einer Vorderseite eines Halbleiterwafers, wobei der Halbleiterwafer an der Vorderseite einen auf einem Halbleitersubstrat angeordneten Verdrahtungsschichtstapel aufweist, wobei das Halbleitersubstrat eine Mehrzahl von Bauelementbereichen aufweist; Entfernen 320 eines lateral zwischen den Bauelementbereichen liegenden Teils des Halbleitersubstrats, sodass der Verdrahtungsschichtstapel zwischen den Bauelementbereichen frei liegt; Bilden 330 einer Isolationsstruktur, wobei die Isolationsstruktur zumindest lateral zwischen den Bauelementbereichen angeordnet ist und die Bauelementbereiche lateral umschließt; und Permanentes Verbinden 340 eines elektrisch isolierenden Trägerwafers zumindest mit der Isolationsstruktur an einer dem Verdrahtungsschichtstapel gegenüberliegenden Seite der Bauelementbereiche.
  • Gemäß einer achtzehnten Ausgestaltung unter Bezugnahme auf die siebzehnte Ausgestaltung umfasst das Verfahren ferner Dünnen des Halbleitersubstrats bis zu einer Dicke des Halbleitersubstrats kleiner als 200 µm vor dem Entfernen des lateral zwischen den Bauelementbereichen liegenden Teils des Halbleitersubstrats.
  • Gemäß einer neunzehnten Ausgestaltung unter Bezugnahme auf zumindest eine der siebzehnten bis achtzehnten Ausgestaltung befindet sich während des permanenten Verbindens 340 des elektrisch isolierenden Trägerwafers mit zumindest der Isolationsstruktur die Isolationsstruktur in einem viskosen Zustand an der dem Verdrahtungsschichtstapel gegenüberliegenden Seite der Bauelementbereiche und härtet während des permanenten Verbindens 340 aus.
  • Gemäß einer zwanzigsten Ausgestaltung unter Bezugnahme auf die siebzehnte bis neunzehnte Ausgestaltung umfasst das Verfahren ferner Vereinzeln der Halbleiterbauelemente durch Trennen in einem Bereich der Isolationsstruktur.
  • 5 zeigt nun eine schematische Darstellung eines Querschnitts eines HF-Bausteins bzw. Halbleiterbauelements 100 gemäß einem weiteren Ausführungsbeispiel. Der HF-Baustein 100 kann als ein RF-SoHRC-Baustein (RF-SoHRC = „RF Si on High Resistivity Carrier“ = auf einem hoch-resistiven Träger angeordnetes HF-Silizium) mit zumindest einem Bulk-Halbleitersubstrat implementiert sein.
  • Der HF-Baustein (HF = Hochfrequenz) 100 umfasst ein Bulk-Halbleitersubstrat 102 mit zumindest einem integrierten HF-Bauelement 104 das in einem ersten Hauptoberflächenbereich 102-A des Bulk-Halbleitersubstrats 102 integriert ist. Das integrierte HF-Bauelement 104 kann z.B. zumindest einen HF-Einzeltransistor und/oder zumindest eine HF-Diode aufweisen. Das Bulk-Halbleitersubstrat 102 weist ferner einen zweiten Hauptoberflächenbereich 102-B und einen z.B. umlaufenden, den ersten und zweiten Hauptoberflächenbereich 102-A, 102-B verbindenden Seitenflächenbereich 102-C auf.
  • Als ein Bulk-Halbleitersubstrat 102 wird ein Halbleitersubstrat bezeichnet, das z.B. aus einem Standard-Bulk-Halbleiterwafer hergestellt wurde, wobei das Bulk-Halbleitersubstrat 102 beispielsweise eine Dicke D102 zwischen 5 und 50 µm, zwischen 20 und 30 µm und typischerweise von etwa 25 µm aufweist. Laterale Abmessungen senkrecht zur eingezeichneten Dicke D102 des Bulk-Halbleitersubstrats 102 können beispielsweise im Bereich zwischen 5µm und 5mm oder zwischen 50µm und 500µm liegen, dabei sind beliebige Geometrien wie Rechtecke oder Polyeder möglich. Als Halbleitermaterial können beliebige geeignete Halbleitermaterialien, wie Silizium (Si), Galliumarsenid (GaAs), Germanium (Ge), Galliumnitrid (GaN) etc. verwendet werden.
  • Diese Aufzählung von möglichen Halbleitermaterialien ist nicht als abschließend anzusehen, da jegliche zur Integration von HF-Bauelementen geeignete Halbleitermaterialien für das Bulk-Halbleitersubstrat 102 eingesetzt werden können.
  • Eine Isolatorstruktur bzw. Isolationsstruktur 120, die beispielsweise einen schichtweisen Aufbau aufweisen kann, umgibt lateral den Seitenflächenbereich 102-C des Bulk-Halbleitersubstrats 102, wobei die Isolatorstruktur 120 ferner einen ersten und einen zweiten, gegenüberliegenden Hauptoberflächenbereich 120-A, 120-B aufweist. Das Bulk-Halbleitersubstrats 102 und die Isolatorstruktur 120 bilden zusammen eine erste Schichtstruktur 121. Die erste Schichtstruktur 121 kann beispielsweise eine Dicke D121 zwischen 5 und 100 µm, zwischen 25 und 35µm oder beispielweise von etwa 30 µm aufweisen.
  • Ein Verdrahtungsschichtstapel 140. z.B. ein BEOL-Schichtstapel, (BEOL = Backend of Line) als zweite Schichtstruktur umfasst zumindest eine in einem Isolationsmaterial 144 eingebettete, strukturierte Verdrahtungsstruktur bzw. Metallisierungsschicht 142, wobei der Verdrahtungsschichtstapel 140 auf dem ersten Hauptoberflächenbereich 102-A des Bulk-Halbleitersubstrats 102 und dem daran angrenzenden, ersten Hauptoberflächenbereich 120-A der Isolatorstruktur 120 angeordnet ist. Der Verdrahtungsschichtstapel 140 kann ferner eine Mehrzahl von in dem Isolationsmaterial 144 eingebetteten, strukturierten Verdrahtungsstrukturen 142 bzw. eine Schichtfolge aus Isolationsschichten 144 und einer oder mehreren strukturierten Verdrahtungsstrukturen 142 aufweisen. Der Verdrahtungsschichtstapel 140 kann beispielsweise eine Dicke D140 zwischen 3 und 30 µm, zwischen 5 und 20µm, oder beispielweise von etwa 10 µm aufweisen.
  • Als BEOL-Prozess, bei dem ein BEOL-Schichtstapel erstellt wird, wird bei der Halbleiterprozessierung der Herstellungsabschnitt bezeichnet, bei dem im Anschluss an den FEOL-Prozess (FEOL = Front-end-of-line) und optional an einen MOL-Prozess (MOL - mid-of-line) die in ein Isolationsmaterial eingebetteten Verdrahtungsstrukturen bzw. Metallisierungsebenen oberhalb des prozessierten Halbleitersubstrats erstellt werden. Als FEOL-Prozess wird bei der Halbleiterprozessierung der Herstellungsabschnitt bezeichnet, bei dem die in dem Halbleitersubstrat integrierten Bauelemente erzeugt werden.
  • Die Verdrahtungsstruktur 142 kann zum Beispiel eine Kontaktanschlussfläche bzw. ein Kontaktpad 146 aufweisen, die z.B. hinsichtlich der senkrechten Projektion bezüglich des ersten Hauptoberflächenbereichs 120-A vertikal über der Isolationsstruktur 120 und neben dem Bulk-Halbleitersubstrat 102 angeordnet ist. Die Kontaktanschlussfläche 146 kann an einer ersten Hauptoberfläche bzw. Vorderseitenoberfläche 140-A des Verdrahtungsschichtstapels 140 angeordnet sein und eine Schnittstelle oder einen Teil einer Schnittstelle zu externen elektrischen Elementen, zum Beispiel zu einer Leiterplatte, zu einer Anschlussleitung, zu anderen externen Halbleiterbauelementen und/oder zu passiven externen Bauelementen, bereitstellen.
  • Der Verdrahtungsschichtstapel 140 kann ferner eine oder mehrere Durchkontaktierungen bzw. Vias 145 zwischen der Verdrahtungsstruktur 142 zu einer zweiten Hauptoberfläche 140-B des Verdrahtungsschichtstapels 140 und dem HF-Bauelement 104 in dem Bulk-Halbleitersubstrat 102 aufweisen. Wenn der Verdrahtungsschichtstapel 140 mehrere Metallisierungsebenen (nicht gezeigt in 5) aufweist, können ferner weitere Durchkontaktierungen zwischen den verschiedenen Metallisierungsebenen bzw. zu dem HF-Bauelement 104 in dem Bulk-Halbleitersubstrat 102 vorgesehen sein.
  • Der HF-Baustein 100 umfasst ferner eine Trägerstruktur 130 als eine dritte Schichtstruktur, die an dem zweiten Hauptoberflächenbereich 120-B der Isolatorstruktur 120 angeordnet und mit derselben mechanisch verbunden ist, wobei die Trägerstruktur 130 und die Isolatorstruktur 120 unterschiedliche Materialien aufweisen. Die Trägerstruktur 130 kann beispielsweise eine Dicke D130 zwischen 40 und 300 µm, zwischen 50 und 260µm, zwischen 70 und 100µm oder beispielweise von etwa 85µm aufweisen.
  • In anderen Worten ausgedrückt, umfasst der HF-Baustein 100 somit eine erste, zweite und dritte, in einem Stapel übereinander angeordnete Schichtstruktur 121, 130, 140, wobei die erste Schichtstruktur 121 die Isolatorstruktur 120 sowie das in der Isolatorstruktur 120 eingebettete Bulk-Halbleitersubstrat 102 mit zumindest einem darin integrierten HF-Bauelement 104 aufweist. Die Isolatorstruktur 120 umgibt das Bulk-Halbleitersubstrat bereichsweise und zumindest lateral. Die zweite Schichtstruktur 140 umfasst den Verdrahtungsschichtstapel 140 mit zumindest einer in dem Isolationsmaterial 144 eingebetteten Verdrahtungsstruktur 142, d.h. beispielsweise eine Schichtfolge mit den Isolationsschichten 144 und den Verdrahtungsstrukturen 142, wobei der Verdrahtungsschichtstapel 140 an dem Bulk-Halbleitersubstrat 102 und der daran angrenzenden Isolatorstruktur 120 angeordnet ist. Die dritte Schichtstruktur 130 umfasst die Trägerstruktur 130, wobei die Trägerstruktur 130 und die Isolatorstruktur 120 unterschiedliche Materialien aufweisen.
  • Dabei ist das zumindest eine HF-Bauelement 104 in dem ersten Hauptoberflächenbereich 102-A des Bulk-Halbleitersubstrats 102 integriert, wobei das Bulk-Halbleitersubstrat ferner einen zweiten Oberflächenbereich 102-B und einen den ersten und zweiten Hauptoberflächenbereich lateral verbindenden Seitenflächenbereich 112-C aufweist. Ferner umgibt die Isolatorstruktur 120 lateral den Seitenflächenbereich 102-C des Bulk-Halbleitersubstrats 102, wobei die Isolatorstruktur 120 ferner einen ersten und zweiten, gegenüberliegenden Hauptoberflächenbereich 120-A, 120-B aufweist.
  • Wie in 5 dargestellt ist, kann der erste Hauptoberflächenbereich 120-A der Isolatorstruktur 120 bündig, z.B. in einer Ebene liegend, mit dem ersten Hauptoberflächenbereich 102-A des Bulk-Halbleitersubstrats ausgebildet bzw. angeordnet sein.
  • Ferner kann die Isolatorstruktur 120 auch angrenzend an den zweiten Hauptoberflächenbereich 102-B des Bulk-Halbleitersubstrats 102 angeordnet sein, so dass die Isolatorstruktur 120 das Bulk-Halbleitersubstrat 102 bis auf den ersten Hauptoberflächenbereich 102-A des Bulk-Halbleitersubstrats 102 umgibt bzw. unmittelbar daran angrenzend angeordnet ist.
  • Wie in 5 dargestellt, kann die Isolatorstruktur 120 eine erste Materialschicht 122, die den Seitenflächenbereich 102-C des Bulk-Halbleitersubstrats 102 umgibt bzw. lateral umgibt, und ferner eine zweite Materialschicht 124 aufweisen, die zwischen der ersten Materialschicht 122 und der Trägerstruktur 130 sowie zwischen dem zweiten Hauptoberflächenbereich 102-B des Bulk-Halbleitersubstrats 102 und der Trägerstruktur 130 angeordnet ist. Dabei können die erste Materialschicht 122 und die zweite Materialschicht 124 unterschiedliche Materialien oder Materialzusammensetzungen bzw. unterschiedliche Isolationsmaterialien oder Isolationsmaterialzusammensetzungen aufweisen.
  • Die erste Materialschicht 122 weist beispielsweise eine Dicke D122 zwischen 5 und 50 µm, zwischen 20 und 30 µm und typischerweise von etwa 25 µm auf, z.B. mit D122 = D102. Die zweite Materialschicht 124 weist beispielsweise eine Dicke D124 zwischen 0,5 und 50 µm, zwischen 1 und 30 µm, zwischen 1 und 30 µm und typischerweise von etwa 4 µm auf, wobei D121 = D122 + D124.
  • Gemäß einem weiteren Ausführungsbeispiel kann die Isolatorstruktur 120 nur eine zusammenhängende Materialschicht aufweisen, wobei die einzelne Materialschicht 120 den Seitenflächenbereich 102-C des Bulk-Halbleitersubstrats 102 sowie den zweiten Hauptoberflächenbereich 102-B des Bulk-Halbleitersubstrats umgibt, d.h. angrenzend an den Seitenflächenbereich 102-C sowie dem zweiten Hauptoberflächenbereich 102-B des Bulk-Halbleitersubstrats angeordnet ist. Bei diesem weiteren Ausführungsbeispiel können also beispielsweise die erste und zweite Materialschicht 122, 124 von 5 das gleiche Material bzw. die gleiche Materialzusammensetzung aufweisen.
  • Die Isolatorstruktur 120 kann also als eine durchgehende, ein Isolationsmaterial aufweisende Schicht mit zumindest einer Materialschicht oder mit einer Mehrzahl von Materialschichten 122, 124 ausgebildet sein. Die Isolatorstruktur 120 kann also eine oder mehrere Materialschichten 122, 124 mit einem gemeinsamen oder mehreren unterschiedlichen Materialien oder Materialzusammensetzungen aufweisen.
  • Das elektrisch isolierende Material der ersten und/oder zweiten Materialschicht 122, 124 der Isolatorstruktur 120 kann zum Beispiel Benzocyclobuten (kurz BCB), polymer basiertes Formmaterial, Glaslot, Glasfritt, Siliziumdioxid (SiO2), Siliziumnitrid (SiN) Carbon, ein dotiertes Glasmaterial z.B. mit guten Fließeigenschaften bei höheren Temperaturen, Epoxy-basierte Verbundmaterialien, PMMA, WBA, Polyimid oder PDMS aufweisen.
  • Ferner kann die zweite Materialschicht 124 von 5 als eine Klebstoffschicht bzw. Adhesive z.B. basierend auf einem Polymermaterial und/oder Epoxidmaterial ausgebildet sein, um eine Klebeverbindung zwischen der Trägerstruktur 130 und der ersten Materialschicht 122 der Isolatorstruktur 120 herzustellen. Die Isolatorstruktur 120 kann also eine oder mehrere Materialschichten 122, 124 mit gleichen oder mehreren unterschiedlichen Materialien oder Materialzusammensetzungen aufweisen.
  • Wie aus 5 ersichtlich ist, erstreckt sich die Isolatorstruktur bzw. Isolationsstruktur 120 auch unterhalb des Bulk-Halbleitersubstrats 102, d.h. zwischen dem zweiten Hauptoberflächenbereich 102-B des Bulk-Halbleitersubstrats 102 und der Trägerstruktur 130, wobei aber die obige Beschreibung in Verbindung mit den 1 bis 4 des Halbleiterbauelements 100 ansonsten gleichermaßen auf den HF-Baustein 100 von 5 anwendbar ist.
  • Wie in 5 dargestellt ist, können sich optionale Stützelemente 148, z.B. optionale STI-Stützstellen (STI = Shallow Trench Isolation = Flache Grabenisolation) von dem zweiten Oberflächenbereich 140-B des Verdrahtungsschichtstapels 140 in die erste Materialschicht 122 erstrecken.
  • Entsprechend einem weiteren Ausführungsbeispiel kann die Isolatorstruktur 120 optional ein strukturiertes Isolationsmaterial 122, 124 aufweisen, das die Stützelemente 148, z.B. Stützpfeiler bzw. STI-Stützstellen (STI = Shallow Trench Isolation), zwischen dem Verdrahtungsschichtstapel 140 und der Trägerstruktur 130 aufweist. Wie in 5 dargestellt ist, erstrecken sich die optionalen Stützelemente 148 von dem zweiten Oberflächenbereich 140-B des Verdrahtungsschichtstapels 140 in die erste Materialschicht 122. Die optionalen Stützelemente 148 können beispielsweise während des Front-End-of-Line- oder auch Back-End-of-Line-Prozesses erhalten werden, indem die Stützelemente 148 beispielsweise in das Isolationsmaterial 122, 124 der Isolatorstruktur 120 eingebracht werden. Die Stützelemente 148 können ferner derart ausgebildet sein, dass sie sich ausgehend von dem zweiten Oberflächenbereich 140-B des Verdrahtungsschichtstapels 140 bis zu der zweiten Materialschicht 124 bzw. bis zu dem ersten Hauptoberflächenbereich 130-A der Trägerstruktur 130 erstrecken (nicht gezeigt in 5). Eine zweite Hauptoberfläche 130-B der Trägerstruktur 130 bildet beispielweise eine Rückseitenoberfläche des HF-Bausteins 100, während die erste Hauptoberfläche 140-A des Verdrahtungsschichtstapels 140 beispielweise eine Vorderseitenoberfläche des HF-Bausteins bildet.
  • Die optionalen Stützelemente 148 tragen beispielsweise zur lateralen Isolation zwischen dem Bulk-Halbleitersubstrat 102 und dessen Umgebung, z. B. benachbarten weiteren Bulk-Halbleitersubstraten 102-1, 102-2, ... (vgl. 6a) bei.
  • Die optionalen Stützelemente 148 können ferner angeordnet sein, um in größeren Bereichen außerhalb des Bulk-Halbleitersubstrats 102 mit den aktiven Bauelementen 104 als mechanische Stützstellen aus STI platziert zu werden, um eine möglichst optimale Planarisierung des Hauptoberflächenbereichs 120-A der Isolatorstruktur 120 und des Hauptoberflächenbereichs 102-A des Bulk-Halbleitersubstrats 102 bei einem CMP-Vorgang (CMP = chemisch-mechanisches Polieren) zu ermöglichen. Dadurch kann beispielsweise bei dem CMP-Vorgang ein verstärkter Materialabtrag (dishing) verhindert werden.
  • Ferner können die Stützelemente 148 wirksam sein, um eine verbesserte mechanische Verbindung bzw. ein mechanisches Verkrallen des Verbindungsmaterials 120 mit dem Bulk-Halbleitersubstrat 102 (device wafer) und oder der der Trägerstruktur 130 zu ermöglichen.
  • In Anwesenheit der Stützelemente 148 zwischen dem Verdrahtungsschichtstapel 140 und der Trägerstruktur 130 kann jeweils beispielsweise die erste oder zweite Materialschicht 122, 124 bzw. die erste und zweite Materialschicht 122, 124 zumindest bereichsweise oder vollständig weggelassen bzw. entfernt werden. Dies kann abhängig davon implementiert werden, ob durch die Stützelemente 148 eine ausreichend stabile mechanische Verbindung zwischen dem Verdrahtungsschichtstapel 140 und der Trägerstruktur 130 und eine ausreichend stabile mechanische Fixierung des Bulk-Halbleitersubstrats 102 zwischen dem Verdrahtungsschichtstapel 140 und der Trägerstruktur 130 erhalten wird.
  • Alternativ ist auch das Material der ersten oder zweiten Materialschicht 122, 124 bzw. der ersten und zweiten Materialschicht 122, 124 strukturierbar, um selbst die Stützelemente bzw. Stützpfeiler 148 zwischen dem Verdrahtungsschichtstapel 140 und der Trägerstruktur 130 bereitzustellen.
  • Für den Fall der Ausbildung der Isolatorstruktur 120 mit einem strukturierten Isolationsmaterial können die (optionalen) Stützelemente 148 zwischen dem Verdrahtungsschichtstapel 140 und der Trägerstruktur 130 von den oben genannten Materialien oder auch einfach von Luft bzw. Umgebungsatmosphäre umgeben sein.
  • Wie im vorhergehenden erläutert wurde kann das Bulk-Halbleitersubstrat 102 aus einem Standard-Bulk-Halbleiterwafer erhalten werden, wobei ein oder eine Mehrzahl von HF-Bauelementen 104 angrenzend an den ersten Hauptoberflächenbereich 102-A des Bulk-Halbleitersubstrats angeordnet bzw. darin integriert sein können. Als Materialien für das Bulk-Halbleitersubstrat, kommen beispielsweise Halbleiter mit großem Bandabstand (High Band Gap Semiconductors), wie z.B. Silizium etc., infrage, wobei auch andere z.B. hochresistive Halbleitermaterialien eingesetzt werden können.
  • Häufig bilden sich i. W. unvermeidbare Grenzflächen- bzw. Grenzschichtladungen 106 (Qit = Interface Trap Charge Carriers) an dem zweiten Hauptoberflächenbereich 102-B des Bulk-Halbleitersubstrats 102 angrenzend an das Material der Isolatorstruktur 120 aus, z.B. angrenzend an die zweite Materialschicht 124, wobei diese Grenzflächenladungen schematisch mittels Sterne 106 in 5 dargestellt sind. Aufgrund der relativ großen Dicke D102 zwischen 5 und 50 µm und typischerweise zwischen 25 und 35 µm des Bulk-Halbleitersubstrats 102, z.B. im Gegensatz zu erheblich dünneren HF-SOI-Substraten, sind die Grenzflächenladungen 106 relativ weit entfernt von der zumindest einen aktiven HF-Baulement 104, so dass sich durch Grenzflächen- bzw. Grenzschichtladungen Qit hervorgerufene Nicht-Linearitäten im Signalverhalten der HF-Bauelemente 104 weitestgehend vermeiden lassen und somit sich die HF-Eigenschaften des resultierenden HF-Bausteins 100 sowie die resultierende Linearität des Signalverhaltens des HF-Bausteins 100 deutlich verbessern lassen.
  • Das Bulk-Halbleitersubstrat 102 kann beispielsweise ein hoch-resistives Bulk-Siliziummaterial aufweisen, das beispielsweise eine mittlere Dotierungsdichte von kleiner 1015 cm-3 (oder kleiner als 1014 cm-3 oder kleiner als 1013 cm-3) und daraus resultierend z.B. eine Resistivität von 4 bis 6 kΩ × cm (spezifischer Widerstand) für eine Dotierungsdichte von kleiner 1013 cm-3 aufweist. Alternativ kann das Bulk-Halbleitersubstrat 102 ein intrinsisches (eigenleitendes) Halbleitermaterial aufweisen. Darüber hinaus kann das Halbleitermaterial des Bulk-Halbleitersubstrats 102 in der Tiefenrichtung in Richtung des zweiten Hauptoberflächenbereichs 102-B durch Anlegen einer Sperrschichtspannung von wenigen Volt, z.B. 4 - 6 Volt, i.W, vollständig von freien Ladungsträgern ausgeräumt bzw. verarmt (fully depleted) werden.
  • Durch diese geringe Dotierungskonzentration oder durch die Abwesenheit von Dotierstoffen im Bulkbereich können vom Bulkbereich des Halbleitersubstrats 102 ausgehende parasitäre Effekte vermieden bzw. zumindest reduziert werden. Bei Verwendung von Bulk-Silizium kann zum Beispiel hoch-resistives Silizium eingesetzt werden, wobei Grenzflächenladungen z.B. durch eine Kompensationsimplantation (engl. compensation implant) und/oder durch eine mit Störstellen angereicherte Schicht (engl. trap-rich layer) verringert werden können.
  • Aufgrund der Verwendung des Bulk-Halbleitersubstrats 102 für den HF-Baustein 100 ist es ferner möglich, auch die Rückseite 102-B, d.h. den zweiten Hauptoberflächenbereich 102-B, des Halbleiter-Bulksubstrats 102 zu prozessieren, d.h. dort integrierte Schaltungselemente (z.B. HF-Bauelemente - nicht gezeigt in 5) anzuordnen. Durch die Verwendung eines hochohmigen Substratmaterials für das Bulk-Halbleitersubstrat 102 kann sich die resultierende Raumladungszone im Wesentlichen vollständig in die Tiefe des Bulk-Halbleitersubstrats 102 durch das relativ niedrig dotierte Substratmaterial bis zu dem zweiten Hauptoberflächenbereich 102-B erstrecken, so dass ferner eine sehr geringe resultierende Substratkapazität für den HF-Baustein 100 erhalten werden kann.
  • Aufgrund des Einbettens des Bulk-Halbleitersubstrats 102 an dem zweiten Hauptoberflächenbereich und dem Seitenflächenbereich 102-B, 102-C in der Isolatorstruktur 120 und an dem ersten Hauptoberflächenbereich 102-A des Bulk-Halbleitersubstrats 102 unter dem speziell ausgestalteten Verdrahtungsschichtstapel 140 kann ein HF-Baustein 100 mit einer sehr hohen Linearität und sehr geringen Verlusten der HF-Schaltungsabschnitte 102 erhalten werden. Insbesondere kann durch den vorliegenden Aufbau des HF-Bausteins 100 die kapazitive und induktive Wechselwirkung der aktiven und passiven Bauelemente bzw. HF-Bauelemente untereinander und z.B. über Verbindungselemente mit dem Halbleitersubstrat verhindert bzw. zumindest verringert werden.
  • Insbesondere kann die Anzahl der freien Ladungsträger außerhalb der aktiven Bauelemente 104 in dem Bulk-Halbleitersubstrat 102 bzw. in den angrenzenden Bereichen deutlich verringert werden bzw. fast vollständig beseitigt werden, so dass durch freie Ladungsträger verursachte Nichtlinearitäten, Verluste und Isolationsbeschränkungen deutlich verringert werden können. Insbesondere kann eine störende Wechselwirkung mit dem Halbleitersubstrat verringert werden. Darüber hinaus kann die Bauteil-zu-Bauteil-Isolationseigenschaft und Durchbrucheigenschaft des resultierenden HF-Bausteins 100 deutlich erhöht und damit dessen des HF-Signalverhalten deutlich verbessert werden.
  • Die Verdrahtungsstruktur 142, die in dem Isolationsmaterial 144 des Verdrahtungsschichtstapels 140 (BEOL-Schichtstapel) eingebettet ist, kann ferner eine HF-Verdrahtungsstruktur aufweisen bzw. bilden, wobei zumindest ein Anteil von 60%, 80%, 90%, 95% oder 99% der HF-Verdrahtungstruktur (beispielsweise mit einer relativ dicken leitfähigen Schicht) des Verdrahtungsschichtstapels 140 hinsichtlich einer senkrechten Projektion bezüglich des ersten Hauptoberflächenbereichs 120-A der Isolatorstruktur 120 oberhalb der Isolatorstruktur 120 angeordnet ist, d.h. weniger als 40%, 30%, 20% ,10%, 5% oder 1% der HF-Verdrahtungsstruktur (hinsichtlich der senkrechten Projektion bezüglich des ersten Hauptoberflächenbereichs 120-A) ist oberhalb des Bulk-Halbleitersubstrats 102 angeordnet.
  • Die strukturierte Metallisierungsschicht kann ferner eine DC-Verdrahtungsstruktur (zur DC-Versorgung) aufweisen. Dabei kann die Verdrahtungsstruktur so ausgestaltet sein, dass ein möglichst großer Anteil der DC-Versorgungsebene vertikal oberhalb (hinsichtlich einer senkrechten Projektion bezüglich des ersten Hauptoberflächenbereichs 120-A der Isolatorstruktur 120) oberhalb der Isolatorstruktur 120 angeordnet ist. Hinsichtlich der DC-Versorgungsebene sind im Allgemeinen aber nicht so hohe Anforderungen wie bezüglich der HF-Verdrahtungsstruktur zu berücksichtigen.
  • In dem Verdrahtungsschichtstapel können ferner passive Schaltungselemente (nicht gezeigt in 5) des Hochfrequenzbausteins 100 angeordnet sein. Als passive Schaltungselemente können z.B. Induktoren, MIM-Kondensatoren (MIM = Metall-Isolator-Metall) und Resistoren, z.B. aufweisend poly-Si oder Metallen, Metallmischungen oder Verbindungen aus Metall und Stickstoff und/oder Sauerstoff, eingesetzt werden. So kann beispielsweise wiederum ein (flächenmäßiger) Anteil von zumindest 60%, 80%, 90%, 95% oder 99% und bis zu 100% der passiven Schaltungselemente hinsichtlich einer senkrechten Projektion bezüglich des ersten Hauptoberflächenbereichs 120-A der Isolatorstruktur 120 oberhalb der Isolatorstruktur 120 angeordnet sein.
  • Ferner kann optional ein Logikblock 105 an dem ersten Hauptoberflächenbereich 102-A des Bulk-Halbleitersubstrats 102 angeordnet bzw. darin integriert sein und mit dem zumindest einen HF-Bauelement 104, das mit dem Logikblock 105 verbunden ist, eine integrierte HF-Schaltungsanordnung bilden. Als Logikblock 105 können z.B. eine digitale Schnittstelle, ein Levelshifter, ein Analog-Digital-Wandler bzw. Digital-Analog-Wandler, eine digitaler Regler, etc. verwendet werden.
  • Gemäß einem Ausführungsbeispiel kann eine Mehrzahl von HF-Bauelementen 104 angrenzend an den ersten Hauptoberflächenbereich 102-A des Bulk-Halbleitersubstrats 104 angeordnet bzw. darin integriert sein. Gemäß einem weiteren Ausführungsbeispiel kann der Logikblock 105 auch in einem „eigenen“ Bulk-Halbleitersubstrat (nicht gezeigt in 5), d. h. in einem von dem Bulk-Halbleitersubstrat 102 getrennten Bulk-Halbleitersubstrat, angeordnet sein. Dabei kann eine elektrische Verbindung zwischen dem HF-Bauelement 104 und dem Logikblock 105 über die Verdrahtungsstruktur 142 in dem Verdrahtungsschichtstapel 140 bereitgestellt werden. Dies wird nachfolgen anhand der 6a und 6b noch detailliert erläutert.
  • Die Trägerstruktur 130 weist ein Material mit einer ausreichenden mechanischen Stabilität auf und ist somit ausreichend starr ausgebildet, um eine mechanische Unterstützung des HF-Bausteins 100 zu bieten. So ist die Trägerstruktur 130 ausgebildet, um beispielsweise als ein Widerlager bei der Bestückung des HF-Bausteins z.B. mit passiven Bauelementen zu dienen, z. B. gegenüber Kräften, die auf die Vorderseite - den Verdrahtungsschichtstapel 140 - ausgeübt werden. Dies ist beispielsweise bei Wire-Bond-Vorgängen und Flip-Chip-Verbindungsvorgängen der Fall.
  • Die Trägerstruktur 130 kann beispielsweise ein isolierendes oder semi-isolierendes Trägermaterial, wie z.B. ein Glasmaterial, ein keramisches Material, ein kristallines Material, und/oder ein hochisolierendes Halbleitermaterial, z.B. ein hochisolierendes Siliziummaterial, aufweisen. Die Trägerstruktur 130 kann als ein Versteifungselement für den HF-Baustein 100 ausgebildet sein.
  • 5 zeigt ein Ausführungsbeispiel für einen HF-Baustein mit einem Bulk-Halbleitersubstrat 102. Gemäß weiteren Ausführungsbeispielen kann der HF-Baustein 100 ferner eine Mehrzahl von Bulk-Halbleiterbausteinen (nicht gezeigt in 5) aufweisen, die jeweils wie das oben beschriebene Bulk-Halbleitersubstrat 102 ausgebildet sein können und die an den jeweiligen Seitenflächenbereichen und den zweiten Hauptoberflächenbereichen von der Isolatorstruktur 120 umgeben sein können.
  • 6a zeigt eine schematische Querschnittsdarstellung eines beispielhaften HF-Bausteins 100 gemäß einem Ausführungsbeispiel mit einer Mehrzahl von Bulk-Halbleitersubstraten 102 und 102-1. Der HF-Baustein 100 kann als ein RF-SoHRC-Baustein (RF-SoHRC = „RF Si on High Resistivity Carrier“ = auf einem hoch-resistiven Träger angeordnetes HF-Silizium) mit zumindest einem Bulk-Halbleitersubstrat implementiert sein. Der HF-Baustein 100 kann auch als ein HF-SOG-Baustein (SOG = silicon on glass) mit zumindest einem Bulk-Halbleitersubstrat implementiert sein.
  • Gemäß einem weiteren Ausführungsbeispiel kann der Logikblock 105 auch in einem „eigenen“ Bulk-Halbleitersubstrat (nicht gezeigt in 5) angeordnet sein, wobei eine elektrische Verbindung zwischen den beiden getrennt angeordneten Bulk-Halbleitersubstraten 102, 102-1 über die Verdrahtungsstruktur 142 in dem Verdrahtungsschichtstapel 140 bereitgestellt werden kann.
  • Die Verdrahtungsstruktur 142, die in dem Isolationsmaterial 144 des Verdrahtungsschichtstapels 140 (BEOL-Schichtstapel) eingebettet ist, kann ferner die HF-Verdrahtungsstruktur aufweisen bzw. bilden, wobei zumindest ein Anteil von 60% der HF-Verdrahtungsstruktur des Verdrahtungsschichtstapels 140 oberhalb der Isolatorstruktur 120 angeordnet ist, d.h. weniger als 40% der HF-Verdrahtungsstruktur ist oberhalb des Bulk-Halbleitersubstrats 102 angeordnet.
  • Wie aus 6a ersichtlich ist, erstreckt sich der Verdrahtungsschichtstapel 140 zu den mehreren Bulk-Halbleitersubstraten 102, 102-1, wobei aber die obige Beschreibung in Verbindung mit der 5 des HF-Bausteins 100 mit einem Bulk-Halbleitersubstrat 102 ansonsten gleichermaßen auf den HF-Baustein 100 mit mehreren Bulk-Halbleitersubstraten 102, 102-1 von 6a anwendbar ist.
  • 6b zeigt eine schematische Drauf- und Durchsicht eines beispielhaften HF-Bausteins 100 gemäß dem Ausführungsbeispiel von 6a, wobei 6a beispielsweise eine Schnittansicht des HF-Bausteins von 6b entlang der Schnittlinie AA ist. In der schematische Draufsicht des beispielhaften HF-Bausteins 100 von 6b ist das Isolationsmaterial 144 des Verdrahtungsschichtstapels 140 zur Vereinfachung der Darstellung weggelassen.
  • Wie in 6b gezeigt kann der HF-Baustein 100 gemäß einem Ausführungsbeispiel eine Mehrzahl von Bulk-Halbleitersubstraten 102, 102-1, 102-2, 102-3 aufweisen. Ferner kann der Logikblock 105 auch in einem „eigenen“ Bulk-Halbleitersubstrat 102-4 angeordnet sein, wobei eine elektrische Verbindung zwischen den getrennt angeordneten Bulk-Halbleitersubstraten 102, 102-1, 102-2, 102-3, 102-4 über die Metallisierungsstruktur 142 in dem Verdrahtungsschichtstapel 140 bereitgestellt werden kann. Als Logikblock 105 können z.B. eine digitale Schnittstelle, ein Levelshifter, ein Analog-Digital-Wandler bzw. Digital-Analog-Wandler, eine digitaler Regler, etc. verwendet werden.
  • In 6b ist prinzipiell dargestellt, dass die strukturierte Metallisierungsschicht 142, die in dem Isolationsmaterial 144 (nicht gezeigt in 6b) des Verdrahtungsschichtstapels 140 (BEOL-Schichtstapel) eingebettet ist und die HF-Verdrahtungsstruktur aufweisen kann, zumindest zu 60%, 80% oder 90%, d.h. zumindest mit einem Anteil von 60% der HF-Verdrahtungsstruktur des Verdrahtungsschichtstapels 140, oberhalb der Isolatorstruktur 120 angeordnet ist. Es sind also beispielweise weniger als 40% der HF-Verdrahtungsstruktur oberhalb des jeweiligen Bulk-Halbleitersubstrats 102, 102-1, 102-2, 102-3 angeordnet.
  • Der Verdrahtungsschichtstapel 140 kann ferner eine DC-Verdrahtungsstruktur z.B. zur DC-Versorgung, die z.B. DC-Anschlussflächen bzw. DC-Pads 147 (DC = direct current) enthält, aufweisen. Dabei kann die DC-Verdrahtungsstruktur so ausgestaltet sein, dass ein möglichst großer Anteil in der DC-Versorgungsstruktur befindlichen Elemente vertikal oberhalb hinsichtlich einer senkrechten Projektion bezüglich des ersten Hauptoberflächenbereichs 120-A der Isolatorstruktur 120 oberhalb der Isolatorstruktur 120 angeordnet ist. Hinsichtlich der DC-Versorgungsstruktur brauchen aber häufig nicht so hohe Anforderungen wie bezüglich der HF-Verdrahtungsstruktur berücksichtigt zu werden.
  • In dem Verdrahtungsschichtstapel 140 kann ferner zumindest ein passives Schaltungselement 149 oder können ferner mehrere passive Schaltungselemente 149 des Hochfrequenzbausteins 100 angeordnet sein. So kann beispielsweise wiederum ein flächenmäßiger Anteil von zumindest 60%, 80%, 90%, 95% oder 99% und bis zu 100% der passiven Schaltungselemente 149 hinsichtlich einer senkrechten Projektion bezüglich des ersten Hauptoberflächenbereichs 120-A der Isolatorstruktur 120 oberhalb der Isolatorstruktur 120 angeordnet sein.
  • Unter Bezugnahme auf die 5, 6a und 6b und die zugehörige Beschreibung weist ein erster Aspekt einen HF-Baustein mit folgenden Merkmalen auf: einem Bulk-Halbleitersubstrat 102 mit zumindest einem integrierten HF-Bauelement 104, das in einem ersten Hauptoberflächenbereich 102-A des Bulk-Halbleitersubstrats 102 integriert ist, wobei das Bulk-Halbleitersubstrat ferner einen zweiten Hauptoberflächenbereich 102-B und einen Seitenflächenbereich 102-C aufweist, einer Isolatorstruktur 120, die den Seitenflächenbereich 102-C des Bulk-Halbleitersubstrats umgibt, wobei die Isolatorstruktur 120 ferner einen ersten und zweiten, gegenüberliegenden Hauptoberflächenbereich 120-A, 120-B aufweist, einem Verdrahtungsschichtstapel 140, mit zumindest einer in ein Isolationsmaterial 144 eingebetteten, strukturierten Metallisierungsschicht 142, der auf dem ersten Hauptoberflächenbereich 102-A des Bulk-Halbleitersubstrats 102 und den daran angrenzenden, ersten Hauptoberflächenbereich 120-A der Isolatorstruktur 120 angeordnet ist, und einer Trägerstruktur 130 an dem zweiten Hauptoberflächenbereich 120-B der Isolatorstruktur 120, wobei die Trägerstruktur 130 und die Isolatorstruktur 120 unter-schiedliche Materialien aufweisen.
  • Gemäß einem zweiten Aspekt unter Bezugnahme auf den ersten Aspekt ist der erste Hauptoberflächenbereich 120-A der Isolatorstruktur 120 bündig mit dem ersten Hauptoberflächenbereich 102-A des Bulk-Halbleitersubstrats 102-A ausgebildet.
  • Gemäß einem dritten Aspekt unter Bezugnahme auf den ersten Aspekt ist die Isolatorstruktur 120 ferner an dem zweiten Hauptoberflächenbereich 102-B des Bulk-Halbleitersubstrats 102-A angeordnet.
  • Gemäß einem viertem Aspekt unter Bezugnahme auf den ersten Aspekt weist die Isolatorstruktur 120 eine erste Materialschicht 122 auf, die den Seitenflächenbereich 102-C des Bulk-Halbleitersubstrats 102-A umgibt, und ferner eine zweite Materialschicht 124 auf, die zwischen der ersten Materialschicht 122 und der Trägerstruktur 130 sowie zwischen dem zweiten Hauptoberflächenbereich 102-B des Bulk-Halbleitersubstrats 102-A und der Trägerstruktur 130 angeordnet ist.
  • Gemäß einem fünften Aspekt unter Bezugnahme auf den vierten Aspekt weisen die erste Materialschicht 122 und die zweite Materialschicht 124 unterschiedliche Isolationsmaterialien oder Isolationsmaterialzusammensetzungen auf.
  • Gemäß einem sechsten Aspekt unter Bezugnahme auf den ersten Aspekt weist die Isolatorstruktur 120 eine Materialschicht auf, die den Seitenflächenbereich 102-C sowie den zweiten Hauptoberflächenbereich 102-B des Bulk-Halbleitersubstrats 102 umgibt.
  • Gemäß einem siebten Aspekt unter Bezugnahme auf den ersten Aspekt ist die Isolatorstruktur 120 als eine durchgehende, ein Isolationsmaterial aufweisende Schicht ausgebildet.
  • Gemäß einem achten Aspekt unter Bezugnahme auf den ersten Aspekt weist die Isolatorstruktur 120 ein strukturiertes Isolationsmaterial 148 auf, das Stützelemente zwischen dem Verdrahtungsschichtstapel 140 und der Trägerstruktur 130 aufweist.
  • Gemäß einem neunten Aspekt unter Bezugnahme auf den ersten Aspekt weist die Isolationsstruktur 120 zumindest ein elektrisch isolierendes Material aus einer Gruppe von Materialien auf, wobei die Gruppe von Materialien Benzocyclobuten, polymerbasiertes Bormaterial, Glaslot, Glasfritt, Siliziumdioxid, Siliziumnitrid, Carbon, dotierte Glasmaterialien, Epoxy-basierte Verbundmaterialien, PMMA, WBA, Polyimid und PDMS aufweist.
  • Gemäß einem zehnten Aspekt unter Bezugnahme auf den ersten Aspekt weist die strukturierte Metallisierungsschicht 142 eine HF-Verdrahtungsstruktur auf, wobei zumindest ein Anteil von 60% der HF-Verdrahtungsstruktur des Verdrahtungsschichtstapels 140 oberhalb der Isolatorstruktur 120 angeordnet ist.
  • Gemäß einem elften Aspekt unter Bezugnahme auf den ersten Aspekt sind in dem Verdrahtungsschichtstapel 140 passive Schaltungselemente angeordnet.
  • Gemäß einem zwölften Aspekt unter Bezugnahme auf den elften Aspekt ist zumindest ein flächenmäßiger Anteil von 80% der passiven Schaltungselemente oberhalb der Isolatorstruktur 120 angeordnet.
  • Gemäß einem dreizehnten Aspekt unter Bezugnahme auf den ersten Aspekt ist ferner ein Logikblock 105 an dem Bulk-Halbleitersubstrat 102-A angeordnet und bildet mit dem zumindest einem HF-Baustein 104, das dem Logikblock 105 zugeordnet ist, eine integrierte HF-Schaltungsanordnung.
  • Gemäß einem vierzehnten Aspekt unter Bezugnahme auf den ersten Aspekt weist die Trägerstruktur 130 ein isolierendes oder ein semi-isolierendes Trägermaterial auf.
  • Gemäß einem fünfzehnten Aspekt unter Bezugnahme auf den ersten Aspekt ist die Trägerstruktur 130 als ein Versteifungselement für den HF-Baustein 100 ausgebildet.
  • Gemäß einem sechzehnten Aspekt unter Bezugnahme auf den ersten Aspekt weist das Bulk-Halbleitersubstrat eine Dicke zwischen 5 und 50 µm auf, wobei die Isolatorstruktur eine Dicke zwischen 5 und 100 µm aufweist, wobei der Verdrahtungsschichtstapel 140 eine Dicke zwischen 5 und 50 µm aufweist, und wobei die Trägerstruktur 130 eine Dicke zwischen 50 und 300 µm aufweist.
  • Gemäß einem siebzehnten Aspekt unter Bezugnahme auf den ersten Aspekt weist der HF-Baustein 100 eine Mehrzahl von Bulk-Halbleitersubstraten 102-A, ... 102-E auf, die jeweils an den Seitenflächenbereichen und den zweiten Hauptoberflächenbereichen von der Isolatorstruktur 120 umgeben sind.
  • Gemäß einem achtzehnten Aspekt weist ein HF-Baustein 100 eine erste, zweite und dritte, in einem Stapel übereinander angeordnete Schichtstruktur 120, 130, 140 auf, wobei die erste Schichtstruktur 120 das Bulk-Halbleitersubstrat 102 mit zumindest einem darin integrierten HF-Bauelement 104 sowie eine Isolatorstruktur 120 aufweist, die das Bulk-Halbleitersubstrat bereichsweise umgibt, wobei die zweite Schichtstruktur 140 ein Verdrahtungsschichtstapel mit zumindest einer in einem Isolationsmaterial 144 eingebetteten, strukturierten Metallisierungsschicht 142 ist, der an dem Bulk-Halbleitersubstrat 102 und der daran angrenzenden Isolatorstruktur 120 angeordnet ist, und wobei die dritte Schichtstruktur eine Trägerstruktur ist, wobei die Trägerstruktur 130 und die Isolatorstruktur 120 unterschiedliche Materialien aufweisen.
  • Gemäß einem neunzehnten Aspekt unter Bezugnahme auf den achtzehnten Aspekt ist das zumindest eine HF-Bauelement 104 in einem ersten Hauptoberflächenbereich 102-A des Bulk-Halbleitersubstrats 102 integriert, wobei das Bulk-Halbleitersubstrat 102-A ferner einen zweiten Hauptoberflächenbereich 102-B und einen Seitenflächenbereich 102-C aufweist, wobei die Isolatorstruktur 120 den Seitenflächenbereich 102-C des Bulk-Halbleitersubstrats 102 umgibt und ferner an dem zweiten Hauptoberflächenbereich 102-B des Bulk-Halbleitersubstrats 102 angeordnet ist, und wobei die Isolatorstruktur 120 ferner einen ersten und zweiten, gegenüberliegenden Hauptoberflächenbereich 120-A, 120-B aufweist.
  • Gemäß einem zwanzigsten Aspekt unter Bezugnahme auf den achtzehnten Aspekt weist die Isolatorstruktur 120 eine erste Materialschicht 122 auf, die den Seitenflächenbereich 102-C des Bulk-Halbleitersubstrats 102-A umgibt, und ferner eine zweite Materialschicht 124 auf, die zwischen der ersten Materialschicht 122 und der Trägerstruktur 130 sowie zwischen dem zweiten Hauptoberflächenbereich 102-B des Bulk-Halbleitersubstrats 102-A und der Trägerstruktur 130 angeordnet ist.
  • Gemäß einem einundzwanzigsten Aspekt unter Bezugnahme auf den achtzehnten Aspekt weist die Isolatorstruktur 120 eine Materialschicht auf, die den Seitenflächenbereich 102-C sowie den zweiten Hauptoberflächenbereich 102-B des Bulk-Halbleitersubstrats 102 umgibt.
  • Gemäß einem zweiundzwanzigsten Aspekt unter Bezugnahme auf den achtzehnten Aspekt weist die strukturierte Metallisierungsschicht 142 eine HF-Verdrahtungsstruktur auf, wobei zumindest ein Anteil von 60% der HF-Verdrahtungsstruktur des Verdrahtungsschichtstapels 140 oberhalb der Isolatorstruktur 120 angeordnet ist.
  • Gemäß einem dreiundzwanzigsten Aspekt unter Bezugnahme auf den achtzehnten Aspekt sind in dem Verdrahtungsschichtstapel 140 passive Schaltungselemente angeordnet, wobei zumindest ein flächenmäßiger Anteil von 60% der passiven Schaltungselemente oberhalb der Isolatorstruktur 120 angeordnet sind.
  • Gemäß einem vierundzwanzigsten Aspekt unter Bezugnahme auf den achtzehnten Aspekt ist ferner ein Logikblock 105 an dem Bulk-Halbleitersubstrat 102-A angeordnet und bildet mit dem zumindest einem HF-Baustein 104, das dem Logikblock 105 zugeordnet ist, eine integrierte HF-Schaltungsanordnung.
  • Gemäß einem fünfundzwanzigsten Aspekt unter Bezugnahme auf den achtzehnten Aspekt weist der HF-Baustein 100 eine Mehrzahl von Bulk-Halbleitersubstraten 102, 102-1 ... 102-4 auf, die jeweils an den Seitenflächenbereichen und den zweiten Hauptoberflächenbereichen von der Isolatorstruktur 120 umgeben sind.
  • Ausführungsbeispiele können weiterhin ein Computerprogramm mit einem Programmcode zum Durchführen eines der obigen Verfahren bereitstellen, wenn das Computerprogramm auf einem Computer oder Prozessor ausgeführt wird. Ein Fachmann würde leicht erkennen, dass Schritte verschiedener oben beschriebener Verfahren durch programmierte Computer durchgeführt werden können. Hierbei sollen einige Ausführungsbeispiele auch Programmspeichervorrichtungen, z.B. Digitaldatenspeichermedien, abdecken, die maschinen- oder computerlesbar sind und maschinenausführbare oder computerausführbare Programme von Anweisungen codieren, wobei die Anweisungen einige oder alle der Schritte der oben beschriebenen Verfahren durchführen. Die Programmspeichervorrichtungen können z.B. Digitalspeicher, magnetische Speichermedien wie beispielsweise Magnetplatten und Magnetbänder, Festplattenlaufwerke oder optisch lesbare Digitaldatenspeichermedien sein. Auch sollen weitere Ausführungsbeispiele Computer programmiert zum Durchführen der Schritte der oben beschriebenen Verfahren oder (feld-) programmierbare Logik-Arrays ((F)PLA = (Field) Programmable Logic Arrays) oder (feld-) programmierbare Gate-Arrays ((F)PGA = (Field) Programmable Gate Arrays) programmiert zum Durchführen der Schritte der oben beschriebenen Verfahren abdecken.
  • Durch die Beschreibung und Zeichnungen werden nur die Grundsätze der Offenbarung dargestellt. Es versteht sich daher, dass der Fachmann verschiedene Anordnungen ableiten kann, die, obwohl sie nicht ausdrücklich hier beschrieben oder dargestellt sind, die Grundsätze der Offenbarung verkörpern und in ihrem Sinn und Rahmen enthalten sind. Weiterhin sollen alle hier aufgeführten Beispiele grundsätzlich nur Lehrzwecken dienen, um den Leser beim Verständnis der Grundsätze der Offenbarung und der durch den (die) Erfinder beigetragenen Konzepte zur Weiterentwicklung der Technik zu unterstützen, und sollen als ohne Begrenzung solcher besonders aufgeführten Beispiele und Bedingungen dienend aufgefasst werden. Weiterhin sollen alle hiesigen Aussagen über Grundsätze, Aspekte und Ausführungsbeispiele der Offenbarung wie auch besondere Beispiele derselben deren Entsprechungen umfassen.
  • Der Fachmann sollte verstehen, dass alle hiesigen Blockschaltbilder konzeptmäßige Ansichten beispielhafter Schaltungen darstellen, die die Grundsätze der Offenbarung verkörpern. Auf ähnliche Weise versteht es sich, dass alle Flussdiagramme, Ablaufdiagramme, Zustandsübergangsdiagramme, Pseudocode und dergleichen verschiedene Prozesse darstellen, die im Wesentlichen in computerlesbarem Medium dargestellt und so durch einen Computer oder Prozessor ausgeführt werden, ungeachtet dessen, ob ein solcher Computer oder Prozessor ausdrücklich dargestellt ist.
  • Weiterhin sind die nachfolgenden Ansprüche hiermit in die detaillierte Beschreibung aufgenommen, wo jeder Anspruch als getrenntes Ausführungsbeispiel für sich stehen kann. Wenn jeder Anspruch als getrenntes Ausführungsbeispiel für sich stehen kann, ist zu beachten, dass - obwohl ein abhängiger Anspruch sich in den Ansprüchen auf eine besondere Kombination mit einem oder mehreren anderen Ansprüchen beziehen kann - andere Ausführungsbeispiele auch eine Kombination des abhängigen Anspruchs mit dem Gegenstand jedes anderen abhängigen oder unabhängigen Anspruchs einschließen können. Diese Kombinationen werden hier vorgeschlagen, sofern nicht angegeben ist, dass eine bestimmte Kombination nicht beabsichtigt ist. Weiterhin sollen auch Merkmale eines Anspruchs für jeden anderen unabhängigen Anspruch eingeschlossen sein, selbst wenn dieser Anspruch nicht direkt abhängig von dem unabhängigen Anspruch gemacht ist.
  • Es ist weiterhin zu beachten, dass in der Beschreibung oder in den Ansprüchen offenbarte Verfahren durch eine Vorrichtung mit Mitteln zum Durchführen jedes der jeweiligen Schritte dieser Verfahren implementiert sein können.
  • Weiterhin versteht es sich, dass die Offenbarung vielfacher, in der Beschreibung oder den Ansprüchen offenbarter Schritte oder Funktionen nicht als in der bestimmten Reihenfolge befindlich ausgelegt werden sollte. Durch die Offenbarung von vielfachen Schritten oder Funktionen werden diese daher nicht auf eine bestimmte Reihenfolge begrenzt, es sei denn, dass diese Schritte oder Funktionen aus technischen Gründen nicht austauschbar sind. Weiterhin kann in einigen Ausführungsbeispielen ein einzelner Schritt mehrere Teilschritte einschließen oder in diese aufgebrochen werden. Solche Teilschritte können eingeschlossen sein und Teil der Offenbarung dieses Einzelschritts sein, sofern sie nicht ausdrücklich ausgeschlossen sind.

Claims (25)

  1. HF-Baustein (100) mit folgenden Merkmalen: einem Bulk-Halbleitersubstrat (102) mit zumindest einem integrierten HF-Bauelement (104), das in einem ersten Hauptoberflächenbereich (102-A) des Bulk-Halbleitersubstrats (102) integriert ist, wobei das Bulk-Halbleitersubstrat ferner einen zweiten Hauptoberflächenbereich (102-B) und einen Seitenflächenbereich (102-C) aufweist, und wobei das Bulk-Halbleitersubstrat (102) ein hoch-resistives Halbleitermaterial mit einer Dicke zwischen 5 und 50 µm aufweist; einer Isolatorstruktur (120; 122 , 124), die den Seitenflächenbereich (102-C) des Bulk-Halbleitersubstrats umgibt, wobei die Isolatorstruktur (120; 122, 124) ferner einen ersten und zweiten, gegenüberliegenden Hauptoberflächenbereich (120-A, 120-B) aufweist, einem Verdrahtungsschichtstapel (140) mit zumindest einer in ein Isolationsmaterial (144) eingebetteten, strukturierten Metallisierungsschicht (142), der auf dem ersten Hauptoberflächenbereich (102-A) des Bulk-Halbleitersubstrats (102) und dem daran angrenzenden, ersten Hauptoberflächenbereich (120-A) der Isolatorstruktur (120; 122, 124) angeordnet ist, und einer Trägerstruktur (130) an dem zweiten Hauptoberflächenbereich (120-B) der Isolatorstruktur (120), wobei die Trägerstruktur (130) und die Isolatorstruktur (120) unterschiedliche Materialien aufweisen.
  2. HF-Baustein (100) gemäß Anspruch 1, wobei der erste Hauptoberflächenbereich (120-A) der Isolatorstruktur (120; 122, 124) bündig mit dem ersten Hauptoberflächenbereich (102-A) des Bulk-Halbleitersubstrats (102) ausgebildet ist.
  3. HF-Baustein (100) gemäß Anspruch 1 oder 2, wobei die Isolatorstruktur (120; 122, 124) ferner an dem zweiten Hauptoberflächenbereich (102-B) des Bulk-Halbleitersubstrats (102) angeordnet ist.
  4. HF-Baustein (100) gemäß einem der vorhergehenden Ansprüche, wobei die Isolatorstruktur (120, 122 ,124) eine erste Materialschicht (122) aufweist, die den Seitenflächenbereich (102-C) des Bulk-Halbleitersubstrats (102) umgibt, und ferner eine zweite Materialschicht (124) aufweist, die zwischen der ersten Materialschicht (122) und der Trägerstruktur (130) sowie zwischen dem zweiten Hauptoberflächenbereich (102-B) des Bulk-Halbleitersubstrats (102) und der Trägerstruktur (130) angeordnet ist.
  5. HF-Baustein (100) gemäß Anspruch 4, wobei die erste Materialschicht (122) und die zweite Materialschicht (124) unterschiedliche Materialien oder Materialzusammensetzungen aufweisen.
  6. HF-Baustein (100) gemäß einem der Ansprüche 1 bis 3, wobei die Isolatorstruktur (120) eine Materialschicht aufweist, die den Seitenflächenbereich (102-C) sowie den zweiten Hauptoberflächenbereich (102-B) des Bulk-Halbleitersubstrats (102) umgibt.
  7. HF-Baustein (100) gemäß einem der Ansprüche 1 bis 3, wobei die Isolatorstruktur (120) als eine durchgehende, ein Isolationsmaterial aufweisende Schicht ausgebildet ist.
  8. HF-Baustein gemäß einem der vorhergehenden Ansprüche, wobei die Isolatorstruktur (120) ein strukturiertes Isolationsmaterial aufweist, das mindestens ein Stützelement (148) zwischen dem Verdrahtungsschichtstapel (140) und der Trägerstruktur (130) aufweist.
  9. HF-Baustein (100) gemäß einem der vorhergehenden Ansprüche, wobei die Isolatorstruktur (120; 122, 124) zumindest ein elektrisch isolierendes Material aus einer Gruppe von Materialien aufweist, wobei die Gruppe von Materialien Benzocyclobuten, polymerbasiertes Bormaterial, Glaslot, Glasfritt, Siliziumdioxid, Siliziumnitrid Carbon, dotierte Glasmaterialien, Epoxy-basierte Verbundmaterialien, PMMA, WBA, Polyimid und PDMS aufweist.
  10. HF-Baustein (100) gemäß einem der vorhergehenden Ansprüche, wobei die strukturierte Metallisierungsschicht (142) eine HF-Verdrahtungsstruktur aufweist, wobei zumindest ein Anteil von 80% der HF-Verdrahtungsstruktur des Verdrahtungsschichtstapels (140) oberhalb der Isolatorstruktur (120) angeordnet ist.
  11. HF-Baustein (100) gemäß einem der vorhergehenden Ansprüche, wobei in dem Verdrahtungsschichtstapel (140) mindestens ein passives Schaltungselement angeordnet ist.
  12. HF-Baustein (100) gemäß Anspruch 11, wobei zumindest ein flächenmäßiger Anteil von 60% des mindestens einen passiven Schaltungselements oberhalb der Isolatorstruktur (120;122, 124) angeordnet ist.
  13. HF-Baustein (100) gemäß einem der vorhergehenden Ansprüche, wobei ferner ein Logikblock (105) an dem Bulk-Halbleitersubstrat (102) angeordnet ist und mit dem zumindest einem integrierten HF-Bauelement (104), das dem Logikblock (105) zugeordnet ist, eine integrierte HF-Schaltungsanordnung bildet.
  14. HF-Baustein (100) gemäß einem der vorhergehenden Ansprüche, wobei die Trägerstruktur (130) ein isolierendes oder ein semi-isolierendes Trägermaterial aufweist.
  15. HF-Baustein (100) gemäß einem der vorhergehenden Ansprüche, wobei die Trägerstruktur (130) als ein Versteifungselement für den HF-Baustein (100) ausgebildet ist.
  16. HF-Baustein (100) gemäß einem der vorhergehenden Ansprüche, wobei das hoch-resistive Bulk-Halbleitersubstrat eine mittlere Dotierungsdichte von kleiner 1015 cm-3 aufweist, und wobei die Isolatorstruktur eine Dicke zwischen 5 und 100 µm aufweist, wobei der Verdrahtungsschichtstapel (140) eine Dicke zwischen 5 und 50 µm aufweist, und wobei die Trägerstruktur (130) eine Dicke zwischen 50 und 300 µm aufweist.
  17. HF-Baustein (100) gemäß einem der vorhergehenden Ansprüche, mit einer Mehrzahl von Bulk-Halbleitersubstraten (102, 102-1, ... 102-4), die jeweils an den Seitenflächenbereichen und den zweiten Hauptoberflächenbereichen von der Isolatorstruktur (120) umgeben sind.
  18. HF-Baustein (100) mit einer ersten, zweiten und dritten, in einem Stapel übereinander angeordneten Schichtstruktur (120, 130, 140), wobei die erste Schichtstruktur (120) ein Bulk-Halbleitersubstrat (102) mit zumindest einem darin integrierten HF-Bauelement (104) sowie eine Isolatorstruktur (120) aufweist, die das Bulk-Halbleitersubstrat bereichsweise umgibt, wobei das Bulk-Halbleitersubstrat (102) ein hoch-resistives Halbleitermaterial mit einer Dicke zwischen 5 und 50 µm aufweist; wobei die zweite Schichtstruktur (140) einen Verdrahtungsschichtstapel mit zumindest einer in einem Isolationsmaterial (144) eingebetteten, strukturierten Metallisierungsschicht (142) aufweist, der an dem Bulk-Halbleitersubstrat (102) und der daran angrenzenden Isolatorstruktur (120) angeordnet ist, und wobei die dritte Schichtstruktur eine Trägerstruktur aufweist, wobei die Trägerstruktur (130) und die Isolatorstruktur (120) unterschiedliche Materialien aufweisen.
  19. HF-Baustein gemäß Anspruch 18, wobei das zumindest eine HF-Bauelement (104) in einem ersten Hauptoberflächenbereich (102-A) des Bulk-Halbleitersubstrats (102) integriert ist, wobei das Bulk-Halbleitersubstrat (102) ferner einen zweiten Hauptoberflächenbereich (102-B) und einen Seitenflächenbereich (102-C) aufweist, wobei die Isolatorstruktur (120) den Seitenflächenbereich (102-C) des Bulk-Halbleitersubstrats (102) umgibt und ferner an dem zweiten Hauptoberflächenbereich (102-B) des Bulk-Halbleitersubstrats (102) angeordnet ist, und wobei die Isolatorstruktur (120) ferner einen ersten und zweiten, gegenüberliegenden Hauptoberflächenbereich (120-A, 120-B) aufweist.
  20. HF-Baustein gemäß Anspruch 18 oder 19, wobei die Isolatorstruktur (120) eine erste Materialschicht (122) aufweist, die den Seitenflächenbereich (102-C) des Bulk-Halbleitersubstrats (102) umgibt, und ferner eine zweite Materialschicht (124) aufweist, die zwischen der ersten Materialschicht (122) und der Trägerstruktur (130) sowie zwischen dem zweiten Hauptoberflächenbereich (102-B) des Bulk-Halbleitersubstrats (102) und der Trägerstruktur (130) angeordnet ist.
  21. HF-Baustein (100) gemäß einem der Ansprüche 18 bis 20, wobei die Isolatorstruktur (120) eine Materialschicht aufweist, die den Seitenflächenbereich (102-C) sowie den zweiten Hauptoberflächenbereich (102-B) des Bulk-Halbleitersubstrats (102) umgibt.
  22. HF-Baustein (100) gemäß einem der Ansprüche 18 bis 21, wobei die strukturierte Metallisierungsschicht (142) eine HF-Verdrahtungsstruktur aufweist, wobei zumindest ein Anteil von 60% der HF-Verdrahtungsstruktur des Verdrahtungsschichtstapels (140) oberhalb der Isolatorstruktur (120) angeordnet ist.
  23. HF-Baustein (100) gemäß einem der Ansprüche 18 bis 22, wobei in dem Verdrahtungsschichtstapel (140) passive Schaltungselemente angeordnet sind, wobei zumindest ein flächenmäßiger Anteil von 60% der passiven Schaltungselemente oberhalb der Isolatorstruktur (120) angeordnet sind.
  24. HF-Baustein (100) gemäß einem der Ansprüche 18 bis 23, wobei ferner ein Logikblock (105) an dem Bulk-Halbleitersubstrat (102) angeordnet ist und mit dem zumindest einem HF-Baustein (104), das dem Logikblock (105) zugeordnet ist, eine integrierte HF-Schaltungsanordnung bildet.
  25. HF-Baustein (100) gemäß einem der Ansprüche 18 bis 24, mit einer Mehrzahl von Bulk-Halbleitersubstraten (102, 102-1 ... 102-4), die jeweils an den Seitenflächenbereichen und den zweiten Hauptoberflächenbereichen von der Isolatorstruktur (120) umgeben sind.
DE102017215354.7A 2016-10-14 2017-09-01 Halbleiter und verfahren zum herstellen von halbleiterbauelementen Active DE102017215354B4 (de)

Priority Applications (3)

Application Number Priority Date Filing Date Title
US15/730,466 US10128204B2 (en) 2016-10-14 2017-10-11 RF module
KR1020170132216A KR20180041590A (ko) 2016-10-14 2017-10-12 Rf 모듈
CN201710963085.7A CN107958878A (zh) 2016-10-14 2017-10-16 Hf组件

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE102016119646.0 2016-10-14
DE102016119646 2016-10-14

Publications (2)

Publication Number Publication Date
DE102017215354A1 DE102017215354A1 (de) 2018-04-19
DE102017215354B4 true DE102017215354B4 (de) 2021-10-07

Family

ID=61765439

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102017215354.7A Active DE102017215354B4 (de) 2016-10-14 2017-09-01 Halbleiter und verfahren zum herstellen von halbleiterbauelementen

Country Status (4)

Country Link
US (1) US10128204B2 (de)
KR (1) KR20180041590A (de)
CN (1) CN107958878A (de)
DE (1) DE102017215354B4 (de)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102019211465A1 (de) * 2019-07-31 2021-02-04 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Halbleiter-bauelementstruktur mit verbindungshalbleiter und verfahren zum herstellen derselbigen
EP3772749A1 (de) * 2019-08-08 2021-02-10 Infineon Technologies Dresden GmbH & Co . KG Verfahren und vorrichtungen in verbindung mit hochfrequenzvorrichtungen
SG10202000300PA (en) * 2020-01-13 2021-08-30 Delphi Tech Ip Ltd Printed circuit board and fabrication thereof
EP3937512A1 (de) * 2020-07-10 2022-01-12 Infineon Technologies AG Verfahren und struktur für sensoren auf glas
CN114524405B (zh) * 2022-01-21 2024-06-11 清华大学 Rf mems器件及其制备方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20120287583A1 (en) 2007-06-13 2012-11-15 Infineon Technologies Ag Embedded chip package

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200518345A (en) * 2003-08-08 2005-06-01 Renesas Tech Corp Semiconductor device
JP2014107567A (ja) * 2012-11-26 2014-06-09 Samsung Electro-Mechanics Co Ltd Ｒｆモジュール及びその製造方法
US10008405B2 (en) 2012-12-26 2018-06-26 Hitachi Chemical Company, Ltd Expansion method, method for manufacturing semiconductor device, and semiconductor device
US9704769B2 (en) 2014-02-27 2017-07-11 STATS ChipPAC Pte. Ltd. Semiconductor device and method of forming encapsulated wafer level chip scale package (EWLCSP)
US20160118353A1 (en) 2014-10-22 2016-04-28 Infineon Techologies Ag Systems and Methods Using an RF Circuit on Isolating Material
CN105244341A (zh) * 2015-09-01 2016-01-13 华进半导体封装先导技术研发中心有限公司 半导体器件的fowlp封装结构及制作方法

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20120287583A1 (en) 2007-06-13 2012-11-15 Infineon Technologies Ag Embedded chip package

Also Published As

Publication number Publication date
CN107958878A (zh) 2018-04-24
US20180108622A1 (en) 2018-04-19
US10128204B2 (en) 2018-11-13
KR20180041590A (ko) 2018-04-24
DE102017215354A1 (de) 2018-04-19

Similar Documents

Publication Publication Date Title
DE102017215354B4 (de) Halbleiter und verfahren zum herstellen von halbleiterbauelementen
DE112014003481B4 (de) GaN-TRANSISTOREN MIT POLYSILIZIUMSCHICHTEN ZUR BILDUNG VON ZUSÄTZLICHEN KOMPONENTEN UND VERFAHREN ZU DEREN HERSTELLUNG
DE112019003640B4 (de) Thermische Extraktion von integrierten Einzellagen-Transfer-Schaltungen
DE102013105765B4 (de) FinFET mit eingebautem MOS-Varaktor und Verfahren zu seiner Herstellung
DE102012206478B4 (de) Extrem-dünner-Halbleiter-auf-Isolator(ETSOI)-FET mit einem Rück-Gate und verringerter Parasitärkapazität sowie Verfahren zu dessen Herstellung
DE102014213565B4 (de) Halbleitervorrichtung und Verfahren zur Herstellung derselben
DE102013206900B4 (de) Halbleiterbauelement mit kernlosem Übertrager und Verfahren zum Betrieb eines solchen Halbleiterbauelements
DE102014115653B4 (de) Verfahren zum herstellen elektronischer komponenten mit elektrisch leitfähigem rahmen auf einem substrat zum aufnehmen von elektronischen chips
DE102017122650B4 (de) Halbleiterchip einschliesslich einer selbstausgerichteten rückseitigen leitfähigen schicht und verfahren zum herstellen desselben
DE102014107000B4 (de) Verfahren zur Herstellung eines Halbleiterbauelements
DE102009034404B4 (de) Transformatoren und Verfahren zum Herstellen derselben
DE102010001290A1 (de) Bipolartransistor mit Basis-Kollektor-Isolation ohne Dielektrikum
DE112006001943T5 (de) An Substraten ausgebildete Halbleiterstrukturen und Verfahren zum Herstellen dieser
DE102015211087A1 (de) Verfahren zur Herstellung eines Hochwiderstands-Halbleiter-auf-Isolator-Substrates
DE102015114304B4 (de) Verfahren zur Herstellung einer Halbleitervorrichtung, Halbleitervorrichtung und Halbleiterkomponente
DE102010000839A1 (de) Halbleitervorrichtung; Verfahren zur Herstellung hiervon und Mehrschichtsubstrat hiermit
DE102019111079A1 (de) CMOS-kompatible Isolationsleckverbesserungen bei Galliumnitridtransistoren
DE102016226280A1 (de) Vorrichtungsschichtübertragung mit einem erhaltenen handhabungs-waferabschnitt
DE102018100958B3 (de) Verfahren zum bilden einer chipanordnung, chipanordnung, verfahren zum bilden eines chipbausteins und chipbaustein
DE102014104103A1 (de) Verfahren und Substrat für dicke III-N-Epitaxieschichten
DE102014101283A1 (de) Halbleiterbauelement und Verfahren zur Herstellung eines Halbleiterbauelements
DE102011080360A1 (de) Halbleitervorrichtung, Halbleiterschaltungssubstrat und Verfahren zur Herstellung eines Halbleiterschaltungssubstrats
DE102011010248B3 (de) Ein Verfahren zum Herstellen eines Halbleiterbausteins
DE102014116834B4 (de) Halbleitereinzelchip aufweisend eine Maskierungsstruktur, die Teil von Chip-Vereinzelung-Schnittfugengebieten ist und diese definiert, Verfahren zum Ausbildung eines Halbleiterchips sowie zugehöriger Wafer
DE102013107380A1 (de) Ein Verfahren zum Ausbilden eines Halbleiterbauelements

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R016 Response to examination communication
R018 Grant decision by examination section/examining division
R020 Patent grant now final
R082 Change of representative