DE102014107000B4 - Verfahren zur Herstellung eines Halbleiterbauelements - Google Patents

Verfahren zur Herstellung eines Halbleiterbauelements Download PDF

Info

Publication number
DE102014107000B4
DE102014107000B4 DE102014107000.3A DE102014107000A DE102014107000B4 DE 102014107000 B4 DE102014107000 B4 DE 102014107000B4 DE 102014107000 A DE102014107000 A DE 102014107000A DE 102014107000 B4 DE102014107000 B4 DE 102014107000B4
Authority
DE
Germany
Prior art keywords
trenches
semiconductor body
contact terminal
gate
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
DE102014107000.3A
Other languages
English (en)
Other versions
DE102014107000A1 (de
Inventor
Markus Zundel
Andreas Meiser
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Publication of DE102014107000A1 publication Critical patent/DE102014107000A1/de
Application granted granted Critical
Publication of DE102014107000B4 publication Critical patent/DE102014107000B4/de
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H01L29/407—Recessed field plates, e.g. trench field plates, buried field plates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
    • H01L21/76229—Concurrent filling of a plurality of trenches having a different trench shape or dimension, e.g. rectangular and V-shaped trenches, wide and narrow trenches, shallow and deep trenches
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H01L29/0696—Surface layout of cellular field-effect devices, e.g. multicellular DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42356—Disposition, e.g. buried gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42372—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42372—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out
    • H01L29/4238—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out characterised by the surface lay-out
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66234—Bipolar junction transistors [BJT]
    • H01L29/66325—Bipolar junction transistors [BJT] controlled by field-effect, e.g. insulated gate bipolar transistors [IGBT]
    • H01L29/66333—Vertical insulated gate bipolar transistors
    • H01L29/66348—Vertical insulated gate bipolar transistors with a recessed gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/66681—Lateral DMOS transistors, i.e. LDMOS transistors
    • H01L29/66704—Lateral DMOS transistors, i.e. LDMOS transistors with a step of recessing the gate electrode, e.g. to form a trench gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Element Separation (AREA)

Abstract

Verfahren zur Herstellung eines Halbleiterbauelements, das einen Transistor mit einer Zellstruktur aufweist, die eine Vielzahl von Transistorzellen (30) aufweist, welche monolithisch in einen Halbleiterkörper (100) integriert und elektrisch parallel geschaltet sind, wobei das Verfahren folgende Schritte aufweist: Bereitstellen eines Halbleiterkörpers (100), der eine Oberseite (11) und eine der Oberseite (11) entgegengesetzte Unterseite (12) aufweist; Erzeugen einer Vielzahl von ersten Gräben (71), die sich von der Oberseite (11) in den Halbleiterkörper (100) hinein erstrecken; Erzeugen einer Vielzahl von zweiten Gräben (72), von denen sich ein jeder von der Oberseite (11) tiefer in den Halbleiterkörper (100) hinein erstreckt als jeder der ersten Gräben (71); Erzeugen, an einer Oberfläche eines jeden der ersten Gräben (71), einer ersten Grabenisolationsschicht (81), die an einen ersten Teil (101) des Halbleiterkörpers (100) angrenzt; Erzeugen, an einer Oberfläche eines jeden der zweiten Gräben (72), einer zweiten Grabenisolationsschicht (82), Erzeugen, in einem jeden der ersten Gräben (71), einer Gateelektrode (53); und, nach der Herstellung der Gateelektroden elektrisches Isolieren eines zweiten Teils (102) des Halbleiterkörpers (100) gegenüber dem ersten Teil (101) des Halbleiterkörpers (100) durch Entfernen einer unteren Schicht (20) des Halbleiterkörpers (100).

Description

  • Die vorliegende Erfindung betrifft ein Verfahren zur Herstellung eines Halbleiterbauelements.
  • Transistoren, beispielsweise IGFETs (Insulated Gate Field Effect Transistors) wie MOSFETs (Metal Oxide Field Effect Transistors) oder IGBTs (Insulated Gate Bipolar Transistors) werden aus einem Halbleiterkörper hergestellt. Bei vielen dieser Transistoren ist es wünschenswert, Strukturen, die an oder auf entgegengesetzten Seiten des Halbleiterkörpers angeordnet sind, elektrisch zu verbinden.
  • Beispielsweise besitzen n-Kanal-MOSFETs einen Halbleiterkörper mit einer Sourcezone und einer Drainzone, eine Gateelektrode, einen Sourcekontaktanschluss, einen Drainkontaktanschluss und einen Gatekontaktanschluss. In diesem Zusammenhang ist darauf hinzuweisen, dass es sich bei einem „Kontaktanschluss” im Sinne der vorliegenden Anmeldung um einen Anschluss handelt, der es ermöglicht, das fertiggestellte Halbleiterbauelement elektrisch zu kontaktieren. Das bedeutet, dass ein „Kontaktanschluss” von außerhalb des fertiggestellten Halbleiterbauelements her zugänglich ist. Weiterhin wird eine „Gateelektrode” als Elektrode angesehen, die unmittelbar an das Gatedielektrikum angrenzt. Der Sourcekontaktanschluss ist elektrisch an die Sourcezone angeschlossen, der Drainkontaktanschluss ist elektrisch an die Drainzone angeschlossen, und der Gatekontaktanschluss ist elektrisch an die Gateelektrode angeschlossen. Wegen des Aufbaus eines vertikalen MOSFETs sind die Gateelektrode und die Sourcezone an derselben Seite des Halbleiterkörpers angeordnet, wohingegen die Drainzone an einer entgegengesetzten Seite des Halbleiterkörpers angeordnet ist.
  • Da der Abwärme produzierende pn-Übergang des MOSFETs näher an der Sourcezone als an der Drainzone angeordnet ist, ist es vorteilhaft, den MOSFET von der Seite des Halbleiterkörpers zu kühlen, an der die Sourcezone angeordnet ist. Allerdings ist es bei einem derartigen Konzept zum Kühlen des Halbleiterbauelements schwierig, den Gatekontaktanschluss elektrisch anzuschließen, wenn der Gatekontaktanschluss auf derselben Seite des Halbleiterkörpers angeordnet ist wie die Sourcezone. Deshalb ist es wünschenswert, den Gatekontaktanschluss an der Seite des Halbleiterkörpers anzuordnen, die der Seite, an der die Sourcezone angeordnet ist, entgegengesetzt ist. Da allerdings die Gateelektrode an derselben Seite des Halbleiterkörpers angeordnet ist wie die Sourcezone, ist eine elektrische Verbindung zwischen der Gateelektrode und dem Gatekontaktanschluss erforderlich, das heißt, eine elektrische Verbindung zwischen Strukturen, die an oder auf entgegengesetzten Seiten des Halbleiterkörpers angeordnet sind.
  • Da die Herstellung elektrischer Verbindungen zwischen Strukturen, die an oder auf entgegengesetzten Seiten eines Halbleiterkörpers angeordnet sind, im Allgemeinen kompliziert und teuer sind, besteht das Problem der vorliegenden Erfindung darin, ein einfaches Verfahren zur Herstellung eines Halbleiterbauelements bereitzustellen, das eine elektrische Verbindungsleitung aufweist, die Strukturen an oder auf entgegengesetzten Seiten eines Halbleiterkörpers eines Halbleiterbauelements verbindet. Dieses Problem wird durch ein Verfahren zur Herstellung eines Halbleiterbauelements gelöst.
  • Aus der US 2012/0 264 259 A1 ist ein Verfahren bekannt, bei dem auf einem ersten Halbleiterwafer und einem zweiten Halbleiterwafer jeweils eine Siliziumoxidschicht erzeugt und die Wafer dann an den Siliziumoxidschichten durch Waferbonden verbunden werden. Zwischen dem ersten Halbleiterwafer und der auf diesen aufgebrachten Siliziumoxidschicht befindet sich noch eine Schicht aus polykristallinem Silizium. Der zweite Halbleiterwafer, der lediglich dem Handling dient, wird später wieder entfernt. In dem Waferverbund werden im Bereich des ersten Halbleiterwafers sowohl tiefe als auch flache vertikale Gräben erzeugt. Die tiefen Gräben erstrecken sich bis zu einem dielektrischen Gebiet des ersten Halbleiterwafers. An den Oberflächen der flachen Gräben sowie an den Seitenwänden der tiefen Gräben wird jeweils eine isolierende Schicht erzeugt. Die verbleibenden tiefen Gräben werden mit dielektrischem oder dotierten amorphem oder polykristallinen Halbleitermaterial verfüllt, und in den verbleibenden flachen Gräben wird jeweils eine Gateelektrode erzeugt. Danach werden der zweite Halbleiterwafer, die beiden Siliziumoxidschichten und die Schicht aus polykristallinem Silizium entfernt.
  • Ein Aspekt der Erfindung betrifft Verfahren zur Herstellung eines Halbleiterbauelements, das einen Transistor mit einer Vielzahl von Transistorzellen aufweist, die in einen Halbleiterkörper monolithisch integriert und elektrisch parallel geschaltet sind. Bei einem Beispiel dieser Verfahren wird ein Halbleiterkörper mit einer Oberseite und einer der Oberseite entgegengesetzten Unterseite bereitgestellt. Eine Vielzahl von ersten Gräben, die sich von der Oberseite in den Halbleiterkörper hinein erstrecken, wird hergestellt. Ebenso hergestellt wird eine Vielzahl von zweiten Gräben, von denen sich ein jeder von der Oberseite tiefer in den Halbleiterkörper hinein erstreckt als jeder der ersten Gräben. Nachfolgend wird an der Oberfläche eines jeden der ersten Gräben ein erstes Dielektrikum hergestellt, das an einen ersten Teil des Halbleiterkörpers angrenzt. Ebenfalls hergestellt wird ein zweites Dielektrikum an einer Oberfläche eines jeden der zweiten Gräben. In jedem der ersten Gräben wird eine Gateelektrode hergestellt. Nach der Herstellung der Gateelektroden wird ein zweiter Teil des Halbleiterkörpers gegenüber dem ersten Teil des Halbleiterkörpers elektrisch isoliert, indem eine untere Schicht des Halbleiterkörpers entfernt wird.
  • Es werden nun Beispiele unter Bezugnahme auf die Figuren erläutert. Die Figuren sind nicht maßstäblich. In den Figuren bezeichnen gleiche Bezugszeichen gleiche Merkmale.
  • 1 ist eine vertikale Schnittansicht eines Abschnitts eines Halbleiterbauelements, das eine Verbindungsleitung aufweist, die elektrische Strukturen, welche an oder auf entgegengesetzten Seiten eines Halbleiterkörpers eines Halbleiterbauelements angeordnet sind, elektrisch miteinander verbindet.
  • Die 2A bis 2G veranschaulichen verschiedene Schritte während der Herstellung des Halbleiterbauelements gemäß 1.
  • 3A ist eine vertikale Schnittansicht eines Abschnitts eines weiteren Halbleiterbauelements, das eine Verbindungsleitung aufweist, die Strukturen, welche an oder auf entgegengesetzten Seiten eines Halbleiterkörpers des Halbleiterbauelements angeordnet sind, elektrisch miteinander verbindet.
  • 3B ist eine weitere vertikale Schnittansicht des Halbleiterbauelements gemäß 3A.
  • 3C ist eine horizontale Schnittansicht des Halbleiterbauelements gemäß den 3A und 3B.
  • Die 4A bis 4H, 4J bis 4N und 4P bis 4R veranschaulichen verschiedene Schritte während der Herstellung des Halbleiterbauelements gemäß den 3A und 3B.
  • Die 5 bis 7 veranschaulichen weitere Beispiele von Halbleiterbauelementen, bei denen Teile eines Halbleiterkörpers durch breite Gräben getrennt und elektrisch voneinander isoliert sind.
  • 8 veranschaulicht ein Verfahren zur Herstellung eines Halbleiterbauelements, das eine Verbindungsleitung aufweist, die Strukturen, welche an oder auf entgegengesetzten Seiten eines Halbleiterkörpers des Halbleiterbauelements angeordnet sind, miteinander verbindet.
  • In der folgenden ausführlichen Beschreibung wird Bezug genommen auf die beigefügten Figuren, die einen Teil hiervon darstellen und in denen anhand der Illustration spezieller Ausführungsbeispiele gezeigt wird, wie die Erfindung umgesetzt werden kann. Es ist zu verstehen, dass die Merkmale der verschiedenen hierin beschriebenen Ausgestaltungen miteinander kombiniert werden können, sofern nichts anderes angegeben ist.
  • 1 ist eine Schnittansicht eines Halbleiterbauelements 1, das einen Halbleiterkörper 100 aufweist. Der Halbleiterkörper 100 enthält ein beliebiges Halbleitermaterial wie beispielsweise Silizium (Si), Siliziumkarbid (SiC), Galliumarsenid (GaAs), Galliumphosphid (GaP), oder jedes andere IV-IV, III-V oder II-VI Halbleitermaterial. Im Idealfall besitzt der Halbleiterkörper 100 eine monokristalline Struktur. Allerdings kann der Halbleiterkörper 100 ebenso eine kleine Anzahl kristallografischer Defekte wie beispielsweise Punktdefekte, Liniendefekte, Ebenendefekte oder Volumendefekte aufweisen. Im Gegensatz dazu besitzt ein Körper, der aus polykristallinem Halbleitermaterial wie beispielsweise polykristallinem Silizium hergestellt ist, eine große Anzahl von kristallografischer Defekten.
  • Um eine elektronische Struktur zu realisieren, die monolithisch in den Halbleiterkörper 100 integriert ist und die eine beliebige Funktionalität aufweist, kann der Halbleiterkörper 100 jede beliebige Kombination von dotierten und/oder undotierten kristallinem Halbleitermaterial aufweisen, von dotierten und/oder undotierten polykristallinem Halbleitermaterial, p-leitenden Halbleiterzonen, n-leitenden Halbleiterzonen, Gräben, Metallisierungsschichten, dielektrischen Schichten, Halbleiterwiderstandsgebieten, pn-Übergängen usw.
  • Beispielsweise kann die elektronische Struktur einen Transistor aufweisen oder aus einem Transistor bestehen, z. B. einem bipolaren oder einem unipolaren Transistor wie beispielsweise einem IGFET (Insulated Gate Field Effect Transistor), z. B. einem MOSFET (Metal Oxide Field Effect Transistor), einem IGBT (Insulated Gate Bipolar Transistor), einem JFET (Junction Field Effect Transistor) einem Thyristor, einer Diode, einem Widerstand oder einer jeder anderen einer elektronischen Struktur.
  • Der Halbleiterkörper 100 besitzt eine Unterseite 12 und eine Oberseite 11, die von der Unterseite 12 beabstandet ist. Die Oberseite 11 und die Unterseite 12 bilden entgegengesetzte Seiten des Halbleiterkörpers 100. Zwischen der Oberseite 11 und der Unterseite 12 besitzt der Halbleiterkörper 100 eine maximale Dicke t100. Die maximale Dicke t100 kann beispielsweise kleiner sein als 20 μm.
  • Ein erster Kontaktanschluss 21 und ein Gatekontaktanschluss 23 sind, elektrisch voneinander isoliert, auf der Unterseite 12 angeordnet, und ein zweiter Kontaktanschluss 22 ist auf der Oberseite 11 angeordnet. Zwischen dem ersten Kontaktanschluss 21 und dem zweiten Kontaktanschluss 22 ist eine Laststrecke ausgebildet. Während des Betriebs des Halbleiterbauelements 1 kann ein elektrischer Strom zwischen dem ersten Kontaktanschluss 21 und dem zweiten Kontaktanschluss 22, d. h. ein elektrischer Strom durch die Laststrecke, mittels des Gatekontaktanschlusses 23 gesteuert werden.
  • Die Kontaktanschlüsse 21, 22, 23 dienen dazu, das Halbleiterbauelement 1 an externe Bauelemente und/oder Schaltkreise wie beispielsweise eine Leiterplatte, eine Energieversorgung, eine Last, etc. anzuschließen. Die Kontaktanschlüsse 21, 22, 23 können Metall, z. B. Aluminium, Kupfer, Wolfram, Titan, Molybdän, Legierungen mit zumindest einem dieser Metalle aufweisen oder daraus bestehen, und/oder dotiertes polykristallines Halbleitermaterial wie beispielsweise polykristallines Silizium, etc., aufweisen oder daraus bestehen.
  • Weiterhin kann, beispielsweise im Fall eines MOS-Transistors, der erste Kontaktanschluss 21 ein Sourcekontaktanschluss und der zweite Kontaktanschluss 22 ein Drainkontaktanschluss sein, oder der erste Kontaktanschluss 21 kann ein Drainkontaktanschluss und der zweite Kontaktanschluss 22 ein Sourcekontaktanschluss sein, oder der erste Kontaktanschluss 21 kann ein Emitterkontaktanschluss und der zweite Kontaktanschluss 22 kann ein Kollektorkontaktanschluss sein, oder der erste Kontaktanschluss 21 kann ein Kollektorkontaktanschluss und der zweite Kontaktanschluss 22 kann ein Emitterkontaktanschluss sein.
  • Bei dem gezeigten Ausführungsbeispiel ist die elektronische Struktur ein vertikaler Leistungstransistor, der eine Vielzahl von Transistorzellen 30 aufweist, die monolithisch in den Halbleiterkörper 100 integriert sind. Beispielsweise können die einzelnen Transistorzellen 30 als Streifenzellen realisiert sein, die parallel zueinander verlaufen, wie dies fachbekannt ist. Allerdings können die einzelnen Transistorzellen 30 eine beliebige andere Zellstruktur wie rechteckig, quadratisch, hexagonal oder beliebig polygonal aufweisen, wie dies ebenfalls fachbekannt ist.
  • Eine Driftzone 15 eines ersten Leitungstyps (hier: 'n'), Bodyzonen 14 von einem zweiten Leitungstyp (hier: 'p'), die einen Leitungstyp komplementär zum ersten Leistungstyp aufweisen, sowie stark dotierte Sourcezonen 13 vom ersten Leitungstyp (hier: 'n') werden in dem Halbleiterkörper 100 gebildet. Dabei enthält eine jede der Transistorzellen 30 wenigstens eine der Bodyzonen 14 und eine der Sourcezonen 13.
  • Die Bodyzonen 14, welche zwischen der Driftzone 15 und der Oberseite 11 angeordnet sind, kontaktieren den zweiten Kontaktanschluss 22, der vorliegend ein Sourcekontaktanschluss 22 ist und deshalb zusätzlich mit „S” bezeichnet ist. Weiterhin ist in dem Halbleiterkörper 100 eine Drainzone 16 ausgebildet, die zwischen der Unterseite 12 und der Driftzone 15 angeordnet ist und die optional unmittelbar an die Driftzone 15 angrenzen kann. Die Drainzone 16 kontaktiert den ersten Kontaktanschluss 21, der vorliegend ein Drainkontaktanschluss 21 ist und deshalb zusätzlich mit „D” bezeichnet ist.
  • Die Drainzone 16 ist vom ersten Leistungstyps (hier: 'n'), wenn es sich bei dem Leistungstransistor um einen unipolaren IGFET handelt, oder vom zweiten Leitungstyp (hier: 'p'), wenn es sich bei dem Leistungstransistor um einen IGBT handelt. In beiden Fällen besitzt die Drainzone 16 eine Dotierungskonzentration, die höher ist als eine Dotierungskonzentration der Driftzone 15. Im Sinne der vorliegenden Erfindung bezieht sich „Dotierungskonzentration” auf die Konzentration elektrisch aktiver Dotierstoffe, d. h., auf Dotierstoffe, die, wenn sie in den Halbleiterkörper 100 eingebracht werden, eine n-Leitfähigkeit oder eine p-Leitfähigkeit bewirken.
  • Eine Dotierungskonzentration der Driftzone 15 liegt beispielsweise im Bereich von 1015 cm–3 bis 1017 cm–3 (1E15 cm–3 bis 1E17 cm–3), eine Dotierungskonzentration der Sourcezone 13 im Bereich von 1019 cm–3 bis 1020 cm–3 (1E19 cm–3 bis 1E20 cm–3) und eine Dotierungskonzentration der Drainzone 16 im Bereich von 5·1017 cm–3 bis 1021 cm–3 (5E17 cm–3 bis 1E21 cm–3) für einen MOSFET und beispielsweise im Bereich von 1017 cm–3 bis 1019 cm–3 (1E17 cm–3 bis 1E19 cm–3) für einen IGBT.
  • Zur Steuerung eines elektrischen Stroms zwischen dem ersten Kontaktanschluss 21 und dem zweiten Kontaktanschluss 22 weist jede der Transistorzellen 30 eine elektrisch leitende Gateelektrode 53 auf, die, z. B., ein dotiertes polykristallines Halbleitermaterial wie beispielsweise polykristallines Silizium aufweist oder daraus besteht, oder die ein Metall aufweist oder daraus besteht. Eine dielektrische erste Grabenisolationsschicht 81, die das Gatedielektrikum, z. B. ein Halbleiteroxid, aufweist, ist zwischen einer jeden der Gateelektroden 53 einerseits und der Driftzone 15 und der Bodyzone 14 andererseits angeordnet, um die Gateelektroden 53 dielektrisch gegenüber der Driftzone 15 und der Bodyzone 14 zu isolieren. Jede der Gateelektroden 53 ist in einem Graben angeordnet, der in dem Halbleiterkörper 100 ausgebildet ist.
  • Optional kann der Transistor unterhalb einer jeder der Gateelektroden 53, d. h. zwischen der betreffenden Gateelektrode 53 und der Unterseite 12, eine Feldelektrode 52 aufweisen, die elektrisch an den zweiten Kontaktanschluss 22 angeschlossen ist. In 1 sind die betreffenden elektrischen Verbindungen lediglich schematisch dargestellt, da sie auf jede beliebige herkömmlich bekannte Weise hergestellt werden können.
  • Um die Transistorzellen 30 elektrisch parallel zu schalten, sind die Gateelektroden 53 elektrisch durch eine Gateverbindungsleitung 55 verbunden, die gegenüber einem ersten Teil 101 des Halbleiterkörpers 100 elektrisch isoliert ist. Optional können eine, mehr als eine oder sämtliche der Drainzonen 16, die Driftzone 15, der Bodyzonen 14 und der Sourcezonen 13 den ersten Teil 101 des Halbleiterkörpers 100 bilden oder ein Teil des ersten Teils 101 sein.
  • Die Gateverbindungsleitung 55 ist elektrisch leitend und kann beispielsweise polykristallines Halbleitermaterial, z. B. polykristallines Silizium, das mit elektrisch aktiven Dotierstoffen dotiert ist oder das undotiert ist, aufweisen oder daraus bestehen.
  • Die Gateverbindungsleitung 55 kann beispielsweise ebenso ein Metall wie Aluminium, Kupfer, etc. aufweisen oder daraus bestehen. Außerdem kann eine Gateverbindungsleitung 55 ein Salizid eines dotierten Halbleitermaterials, z. B. TiSi, WSi, etc. aufweisen oder daraus bestehen. Zwischen der Gateverbindungsleitung 55 und der Oberseite 11 ist eine strukturierte erste dielektrische Schwelle 90 angeordnet, um die Gateverbindungsleitung 55 gegenüber der Driftzone 15, den Bodyzonen 14 und den Sourcezonen 13 elektrisch zu isolieren. Vias 54, die Bestandteile der Gateverbindungsleitung 55 sein können oder die von der Gateverbindungsleitung 55 verschieden sein können, erstrecken sich durch die erste dielektrische Schicht 91, um die Gateelektroden 53 elektrisch zu kontaktieren. In jedem Fall dienen die Vias 54 dazu, die Gateelektroden 53 elektrisch an die Gateverbindungsleitung 55 anzuschließen.
  • Weiterhin ist eine zweite dielektrische Schicht 92 zwischen der Gateverbindungsleitung 55 und dem zweiten Kontaktanschluss 22 angeordnet, um die Gateverbindungsleitung 55 gegenüber dem zweiten Kontaktanschluss 22 elektrisch zu isolieren, und eine dritte dielektrische Schicht 93 ist auf der Unterseite 12 angeordnet, um die Bereiche der Unterseite zu schützen, die nicht mit einer der Elektroden 21, 23 bedeckt sind.
  • Weiterhin isoliert eine dielektrische zweite Grabenisolationsschicht 82 einen zweiten Teil 102 des Halbleiterkörpers 100 elektrisch gegenüber dem ersten Teil 101. Optional kann sich von dem ersten Teil 101 und dem zweiten Teil 102 des Halbleiterkörpers 100 ein jeder durchgehend zwischen der Oberseite 11 und der Unterseite 12 erstrecken. Ebenso optional kann der Halbleiterkörper 100 zusätzliche Teile 103, 104 aufweisen, die sowohl gegenüber dem ersten Teil 101 als auch gegenüber dem zweiten Teil 102 elektrisch isoliert sind. Wie beispielhaft in 1 gezeigt ist, kann ein derartiger zusätzlicher Teil 103 zwischen dem ersten Teil 101 und dem zweiten Teil 102 angeordnet sein. Im Prinzip können der erste, der zweite, sowie optionale weitere Teile 101, 102, 103, 104 des Halbleiterkörpers 100 beliebige Strukturen und Funktionen aufweisen. In dem gezeigten Ausführungsbeispiel weist ein jeder der Teile 102, 103, 104 ein Halbleitergebiet 15', 15'' bzw. 15''' auf, bei dem es sich um Rückstände handeln kann, die von der Herstellung der Driftzone 15 herrühren.
  • Der zweite Teil 102 wird als elektrische Verbindung zwischen Strukturen verwendet, die an oder auf entgegengesetzten Seiten 11, 12 des Halbleiterkörpers 100 angeordnet sind. In dem gezeigten Ausführungsbeispiel verbindet der zweite Teil 102 die Gateverbindungsleitung 55, die auf der Oberseite 11 angeordnet ist, mit dem Gatekontaktanschluss 23, der auf der Unterseite 12 angeordnet ist. Um die elektrischen Kontakte zwischen dem zweiten Teil 102 einerseits und der Gateverbindungsleitung 55 und dem Gatekontaktanschluss 23 andererseits zu verbessern, kann der zweite Teil 102 optional stark dotierte Kontaktdotierungsgebiete 17 und/oder 18 aufweisen. Das Kontaktdotierungsgebiet 17 grenzt unmittelbar an dasjenige der Vias 55 an, das sich oberhalb des zweiten Abschnitts 102 durch die erste dielektrische Schicht 91 hindurch erstreckt. Das Kontaktdotierungsgebiet 18 grenzt unmittelbar an den Gatekontaktanschluss 23 an.
  • Wie aus dem gezeigten Ausführungsbeispiel klar wird, wird die elektrische Isolation zwischen dem ersten Teil 101 und dem zweiten Teil 102 durch die zweite Grabenisolationsschicht 82 erreicht. Im Sinne der vorliegenden Erfindung gibt eine „Grabenisolationsschicht” an, dass die betreffende Isolationsschicht auf oder an der Oberfläche eines Grabens hergestellt wurde, der in dem Halbleiterkörper 100 ausgebildet ist.
  • Bezugnehmend auf die 2A bis 2G wird ein Verfahren zur Herstellung eines Halbleiterbauelements 1 gemäß 1 erläutert. Wie in 2A gezeigt ist, wird ein Halbleiterkörper 100 mit einer Oberseite 11 und einer Unterseite 12 bereitgestellt. Die Oberseite 11 und die Unterseite 12 stellen entgegengesetzte Seiten des Halbleiterkörpers 100 dar. Es wird darauf hingewiesen, dass während der Herstellung des Halbleiterbauelements 1 obere und/oder untere Schichten des Halbleiterkörpers entfernt werden können, so dass der Halbleiterkörper 100 „neue” Oberseiten bzw. Unterseiten aufweist. Nichtsdestotrotz werden die betreffenden Ober- und Unterseiten des Halbleiterkörpers 100 in der folgenden Beschreibung durchgängig mit „11” bzw. „12” bezeichnet.
  • Wie in 2A gezeigt ist, wird ein Halbleiterkörper 100 bereitgestellt. Der Halbleiterkörper 100 kann eine schwach dotierte Halbleiterschicht 15, beispielsweise vom ersten Leitungstyp (hier: 'n') aufweisen, die epitaktisch auf einem Substrat (hier: eine stark dotierte Schicht 16) aufgewachsen ist. Allerdings kann die stark dotierte Schicht 16 auch zu einem späteren Zeitpunkt hergestellt werden. In derartigen Fällen kann der Halbleiterkörper 100 beispielsweise eine homogene Dotierung vom ersten Leitungstyp aufweisen. Wie in 2B gezeigt ist, werden eine strukturierte Maskenschicht 210, beispielsweise eine Hartmaskenschicht wie ein Oxid, die Öffnungen 211 und 212 aufweist, auf der Oberseite 11 hergestellt. Wie in 2C anhand von Pfeilen schematisch dargestellt ist, wird die Maskenschicht 210 dazu verwendet, Gräben anisotrop in den Halbleiterkörper 100 zu ätzen. Ein geeignetes Ätzverfahren ist, beispielsweise, RIE (RIE = Reactive Ion Etching = reaktives Ionen-Ätzen).
  • Es wird darauf hingewiesen, dass die Maskenschicht 210 erste Öffnungen 211 aufweist, sowie zweite Öffnungen 212, die breiter sind als die ersten Öffnungen 211, um erste Gräben 71 zu erhalten, die eine Weite w71 aufweisen, die kleiner ist als eine Weite w72 der zweiten Gräben 72. Während eines gleichförmigen Ätzprozesses erhöht sich die erzielte Tiefe eines Grabens mit seiner Weite. Daher besitzen die fertiggestellten weiten Gräben 72 bezüglich der Oberseite 11 eine Tiefe d72, die größer ist als eine Tiefe d71 der schmalen Gräben 71, siehe 2D. Unmittelbar nachdem die Herstellung der ersten und zweiten Gräben 71, 72 abgeschlossen ist, kann das Verhältnis zwischen der zweiten Tiefe d72 und der ersten Tiefe d71 beispielsweise im Bereich von 1,10 bis 5 liegen.
  • Bei nachfolgenden herkömmlichen fachbekannten Prozessschritten werden wenigstens in dem ersten Teil 101 Transistorzellen 30 erzeugt. Das Ergebnis ist in 2E gezeigt. Zur Herstellung der Transistorzellen 30 kann die erste Grabenisolationsschicht 81 hergestellt werden, beispielsweise durch (z. B. thermisches) Oxidieren einer Oberflächenschicht des Halbleiterkörpers 100 wenigstens entlang der Oberflächen der ersten Gräben 71, und/oder durch Abscheiden eines Dielektrikums zumindest auf der Oberfläche der ersten Gräben 71. In diesem Zusammenhang wird darauf hingewiesen, dass die erste Grabenisolationsschicht 81 optional unter Verwendung von beliebigen zwei oder mehr nacheinander folgenden Schritten hergestellt werden kann. Das heißt, die erste Grabenisolationsschicht 81 kann aus zwei oder mehr (verschiedenen oder identischen) Dielektrika zusammengesetzt sein, die in zwei oder mehr Schritten nacheinander hergestellt werden.
  • An den Oberflächen der zweiten Gräben 72 kann die zweite Grabenisolationsschicht 82 auf eine derselben Arten hergestellt werden, wie die erste Grabenisolationsschicht 81 an den Oberflächen der ersten Gräben 71. Insbesondere können die erste Grabenisolationsschicht 81 und die zweite Grabenisolationsschicht 82 teilweise oder vollständig simultan hergestellt werden, beispielsweise in einem gemeinsamen Oxidations- und/oder Abscheideschritt.
  • Weiterhin werden die weiteren Elemente der Anordnung gemäß 1, die oberhalb des Niveaus der Oberseite 11 angeordnet sind, insbesondere der zweite Kontaktanschluss 22, unter Verwendung herkömmlicher fachbekannter Verfahrensschritte hergestellt. Das Ergebnis ist in 2F gezeigt.
  • Zur Herstellung des ersten Teils 101 und eines gegenüber dem ersten Teil 101 elektrisch isolierten zweiten Teils 102 (siehe 1) wird eine untere Schicht 20 des Halbleiterkörpers 100 entfernt. Die untere Schicht 20 besitzt eine Dicke t20 von wenigstens dem Abstand d1 zwischen der Unterseite 12 und der zweiten Grabenisolationsschicht 82. Dies stellt sicher, dass die fertige untere Schicht des Halbleiterkörpers 100 zwischen der Unterseite 12 und der zweiten Grabenisolationsschicht 82 entfernt wird.
  • Wenn detektiert wird, dass auch Material der zweiten Grabenisolationsschicht 82 entfernt wird, kann das Entfernen der unteren Schicht 20 sofort oder verzögert gestoppt werden. Zum Entfernen der unteren Schicht 20 kann jede herkömmliche Technik oder jede Kombination herkömmlicher Techniken verwendet werden, beispielsweise Schleifen, Polieren (z. B. CMP = Chemical Mechanical Polishing), Ätzen, etc. Die Überwachung des entfernten Materials erlaubt die Detektion der Entfernung von Teilen der zweiten Grabenisolationsschicht 82, so dass das Entfernen der unteren Schicht 20 unverzüglich oder mit einer vorgegebenen Verzögerung gestoppt werden kann, so dass die elektrische Trennung zwischen dem ersten Teil 101 und dem zweiten Teil 102 (siehe 1) gewährleistet ist. Es ist ebenso möglich, die untere Schicht der zweiten Grabenisolationsschicht 82 vollständig zu entfernen. In derartigen Fällen kann eine elektrische Isolierung – sofern erforderlich – durch eine dritte dielektrische Schicht 93 erreicht werden, wie sie unter Bezugnahme auf 3A erläutert wird.
  • Beispielsweise kann der zweite Kontaktanschluss 22 eine maximale Dicke t22 von beispielsweise wenigstens 40 μm aufweisen. 2G zeigt die Anordnung, nachdem das Entfernen der unteren Schicht 20 vollendet ist. Es wird darauf hingewiesen, dass zusammen mit dem Entfernen der unteren Schicht 20 des Halbleiterkörpers 100 alle anderen Teile, die – vor dem Entfernen der unteren Schicht 20 – in einem Abstand von kleiner oder gleich t22 von der Unterseite 12 angeordnet sind. Es wird ebenfalls darauf hingewiesen dass das Entfernen der unteren Schicht 20 und das Entfernen aller anderen Teile – sofern vorhanden – über die gesamte laterale Ausdehnung erfolgen kann, die das Halbleiterbauelement in dem betreffenden Herstellungsschritt besitzt.
  • In dem vorliegenden Beispiel kann die untere Schicht der zweiten Grabenisolationsschicht 82 teilweise entfernt werden. Nachdem das Entfernen der unteren Schicht 20 fertiggestellt ist, kann die Unterseite 12 (abgesehen von Dishing Effekten) im Wesentlichen planar sein.
  • Dann werden die weiteren Elemente der Anordnung gemäß 1, die unterhalb des Niveaus der Unterseite 12 angeordnet sind, unter Verwendung herkömmlicher fachbekannter Verfahrensschritte hergestellt. Das Ergebnis ist in 1 gezeigt.
  • Nun wird auf 3A Bezug genommen, in der ein weiteres Halbleiterbauelement 1 gezeigt ist, das eine Verbindungsleitung 59 aufweist, die Strukturen elektrisch leitend miteinander verbindet, welche an oder auf entgegengesetzten Seiten eines Halbleiterkörpers 100 des Halbleiterbauelements 1 angeordnet sind. Wiederum weist das Halbleiterbauelement 1 einen Transistor auf, der eine Zellstruktur mit einer Vielzahl von Transistorzellen 30 besitzt. Die Transistorzellen 30 sind in einem ersten Teil 101 des Halbleiterkörpers 100 angeordnet und elektrisch zueinander parallel geschaltet. Der Aufbau der Transistorzellen 30 mit der Drainzone 16, der Driftzone 15, den Bodyzonen 14, den stark dotierten Sourcezonen 13, der strukturierten ersten dielektrischen Schicht 91, der zweiten dielektrischen Schicht 92, der dritten dielektrischen Schicht 93, der ersten Grabenisolationsschicht 81, den Gateelektroden 53, der Gateverbindungsleitung 55, den Vias 54, dem ersten Kontaktanschluss 21, dem zweiten Kontaktanschluss 22, dem Gatekontaktanschluss 23, sowie den optionalen Feldelektroden 52 und den betreffenden elektrischen Verbindungen derselben zu dem zweiten Kontaktanschluss 22 können dieselben sein, wie sie oben unter Bezugnahme auf 1 beschrieben wurden.
  • Abweichend von dem Halbleiterbauelement 1 gemäß 1 ist die elektrische Verbindung zwischen der Gateverbindungsleitung 55 und dem Gatekontaktanschluss 23 nicht mit einem Material realisiert, welches Teil von dem bereitgestellten unbehandelten Halbleiterkörper 100 ist, sondern mit einem elektrisch leitenden Material, das in einen der weiten Gräben 72 gefüllt wird, die in dem Halbleiterkörper 100 ausgebildet sind. Das elektrisch leitende Material bildet (wenigstens) die oben erläuterte Verbindungsleitung 59. Beispielsweise kann das elektrisch leitende Material ein dotiertes oder undotiertes polykristallines Halbleitermaterial sein, z. B. polykristallines Silizium.
  • Optional können die Halbleiterbereiche 15' und/oder 15'', die an das Dielektrikum 82 angrenzen, welches zwischen dem Halbleiterbereich 15' und der Verbindungsleitung 59 bzw. zwischen dem Halbleiterbereich 15'' und der Verbindungsleitung 59 angeordnet sind, auch als Verbindungsleitung verwendet werden, die die Gateverbindungsleitung 55 und den Gatekontaktanschluss 23 elektrisch verbindet. Selbstverständlich müssten die Layouts der ersten und dritten dielektrischen Schichten 91, 93 in derartigen Fällen auf geeignete Weise angepasst werden.
  • Bei dem Halbleiterbauelement gemäß 3A gibt es außerdem wenigstens einen Teil 102 des Halbleiterkörpers 100, der durch die zweite Grabenisolationsschicht 82 gegenüber dem ersten Teil 101 elektrisch isoliert ist.
  • Auf entsprechende Weise kann eine Verbindungsleitung, die gegenüber dem ersten Teil entsprechend der Verbindungsleitung 59 oder entsprechend eines Teils 102 oder 103 oder 104 des Halbleiterkörpers 100 elektrisch isoliert wurde, dazu verwendet werden, ein beliebiges elektrisches Potential durch den Halbleiterkörper 100 entweder von der Oberseite 11 zur Unterseite 12 zu leiten, oder von der Unterseite 12 zur Oberseite 11. Beispielsweise kann es sich bei einem derartigen elektrischen Potential um das Sourcepotential handeln, oder ein elektrisches Potential eines Temperatursensors, der monolithisch in den Halbleiterkörper 100 integriert ist. Sofern erforderlich, können ein oder mehrere Kontaktanschlüsse auf der Oberseite und/oder Unterseite 11, 12 bereitgestellt und elektrisch an die betreffende Verbindungsleitung angeschlossen werden.
  • 3B ist eine Schnittansicht des Halbleiterbauelements 1 gemäß 3A in einer Schnittebene A-A, die durch die Verbindungsleitung 59 sowie durch eine längliche Transistorzelle 30 verläuft, welche eine Gateelektrode 53 und, darunter, eine Feldelektrode 52 aufweist. In 3B gibt die Linie B-B die Schnittebene der Ansicht gemäß 3A an. Weiterhin stellt 3C eine horizontale Schnittansicht des Halbleiterbauelements 1 gemäß den 3A und 3B in einer Schnittebene C-C (siehe 3B) dar, die durch die Verbindungsleitung 59 und eine der Gateelektroden 53 verläuft. Wie den 3B und 3C zu entnehmen ist, kann es sich bei der Verbindungsleitung 59 um einen integralen Teil einer Gateelektrode 53 handeln.
  • Als nächstes wird unter Bezugnahme auf die 4A bis 4R ein mögliches Verfahren zur Herstellung eines Halbleiterbauelements erläutert, wie es unter Bezugnahme auf die 3A bis 3C beschrieben wurde.
  • Gemäß 4A wird ein Halbleiterkörper 100 bereitgestellt. Der Halbleiterkörper 100 kann dieselben Eigenschaften aufweisen wie der oben unter Bezugnahme auf 2A beschriebene Halbleiterkörper 100.
  • Auf der Oberseite 11 wird eine strukturierte Maskenschicht 210 hergestellt, die wenigstens eine schmale Öffnung 211 und wenigstens eine weite Öffnung 212 aufweist, was in 4B und der korrespondieren Draufsicht gemäß 4C gezeigt ist.
  • Wie in 4D anhand von Pfeilen schematisch gezeigt ist, wird die Maskenschicht 210 dazu verwendet, wenigstens einen schmalen Graben 71 und wenigstens einen weiten Graben 72 anisotrop in den Halbleiterkörper 100 zu ätzen. Ein geeignetes Ätzverfahren ist beispielsweise RIE. Die fertiggestellten Gräben 71 und 72 sind in der Draufsicht gemäß 4E und der Schnittansicht gemäß 4F gezeigt. Die schmalen Gräben 71 besitzen eine erste Weite w71, und die weiten Gräben 72 eine zweite Weite w72, die größer ist als die erste Weite w71. Wiederum können die ersten und zweiten Gräben 71, 72 optional simultan in einem gemeinsamen Ätzschritt hergestellt werden.
  • Wie vorangehend bereits erläutert wurde, steigt bei einem gleichförmigen Ätzprozess die erreichte Tiefe eines Grabens mit seiner Weite. Daher besitzen die beiden Gräben 72 bezüglich der Oberseite 11 eine Tiefe d72, die größer als eine Tiefe d71 der schmalen Gräben d71, siehe 4F. Unmittelbar nachdem die Herstellung der ersten und zweiten Gräben 71, 72 vollendet ist, kann das Verhältnis zwischen der zweiten Tiefe d72 und der ersten Tiefe d71 beispielsweise im Bereich von 1,10 bis 5 liegen. Wie in den 4E und 4F gezeigt ist, können ein schmaler Graben 71 und weiter Graben 72 ineinander übergehen und einen gemeinsamen Graben mit variierender Weite und Tiefe bilden.
  • Bei nachfolgenden herkömmlichen fachbekannten Verfahrensschritten werden die optionalen Feldelektroden 52 und die Gateelektroden 53 zumindest in den schmalen Gräben 71 hergestellt. Hierzu kann eine dielektrische Schicht 83 erzeugt werden, beispielsweise durch (z. B. thermisches) Oxidieren einer Oberflächenschicht des Halbleiterkörpers 100 wenigstens entlang der Oberflächen der ersten und zweiten Gräben 71, 72, und/oder durch (z. B. konformes) Abscheiden eines dielektrischen Materials 83 wenigstens auf den Oberflächen der ersten und zweiten Gräben 71, 72. Das Ergebnis ist in 4G gezeigt.
  • Nachfolgend wird ein elektrisch leitendes Material 52' in die ersten und zweiten Gräben 71, 72 gefüllt, siehe 4H. In einem späteren Stadium bildet ein Rest des elektrisch leitenden Materials 52' die Feldelektroden 52. Bei dem verwendeten elektrisch leitenden Material kann es sich um dasselbe Material handeln, welches für die Feldelektroden 52 gemäß 1 verwendet wird. Optional können die ersten und zweiten Gräben 71, 72 mit dem Material 52' überfüllt und nachfolgend planarisiert werden, siehe 4J.
  • In einem weiteren anisotropen Ätzschritt, wie er in 4K wiederum anhand von Pfeilen schematisch dargestellt ist, kann die Maskenschicht 210 oder eine weitere Maskenschicht zum anisotropen Ätzen und dabei zum teilweisen Entfernen des elektrisch leitenden Materials 52' verwendet werden. Ein geeignetes Ätzverfahren ist, beispielsweise, RIE. In dem Bereich der (nunmehr gefüllten) engen Gräben 71 besitzt das elektrisch leitende Material 52' eine geringere Weite als im Bereich der (nunmehr gefüllten) weiten Gräben 72. Daher wird das elektrisch leitende Material 52', wie bereits oben erläutert, im Bereich der weiten Gräben 72 bis zu einer größeren Tiefe entfernt als im Bereich der schmalen Gräben, wie dies in 4L zu erkennen ist.
  • Wie weiterhin in 4L gezeigt ist, kann das Verfahren so eingestellt werden, dass das elektrisch leitende Material 52' im Bereich der weiten Gräben 72 vollständig und im Bereich der schmalen Gräben 71 nur teilweise entfernt wird.
  • Nachfolgend kann eine weitere dielektrische Schicht 84 wenigstens auf dem Rückstand des elektrisch leitenden Materials 52' erzeugt werden, beispielsweise durch thermisches Oxidieren des elektrisch leitenden Materials 52. Das Ergebnis ist in 4M gezeigt.
  • Dann wird ein weiteres elektrisch leitendes Material 53' in die ersten und zweiten Gräben 71, 72 gefüllt und nachfolgend planarisiert, siehe 4N. In einem späteren Stadium bildet der Rückstand des elektrisch leitenden Materials 53' die Gateelektroden 53 und die Verbindungsleitung 59. Das verwendete elektrische Material kann dasselbe sein, wie das Material, das für die Gateelektroden 53 gemäß 1 verwendet wurde. Abschnitte 81' und 81'' der Dielektrika 83 bzw. 84 bilden zusammen die in 3A gezeigte erste Grabenisolationsschicht 81.
  • Dann werden die weiteren oberhalb des Niveaus der Oberseite 11 angeordneten Elemente der Anordnung gemäß 3A, insbesondere der zweite Kontaktanschluss 22, unter Verwendung herkömmlicher, fachbekannter Prozessschritte erzeugt. Das Ergebnis ist in 4P gezeigt.
  • Um den ersten Teil 101 und den vom ersten Teil 101 elektrisch isolierten zweiten Teil 102 (siehe 3A) herzustellen, wird eine untere Schicht 20 des Halbleiterkörpers 100 auf dieselbe Weise entfernt, wie dies unter Bezugnahme auf die 2F und 2G erläutert wurde. Die untere Schicht 20 weist wiederum eine Dicke t20 von wenigstens dem Abstand d1 zwischen der Unterseite 12 und der zweiten Grabenisolationsschicht 82 auf. Dies stellt sicher, dass die vollständige untere Schicht des Halbleiterkörpers 100 zwischen der Unterseite 12 und der zweiten Grabenisolationsschicht 82 entfernt wird. Das Ergebnis ist in 4Q gezeigt. Das Entfernen der unteren Schicht 20 wird derart ausgeführt, dass das elektrisch leitende Material 53' an der Unterseite 12 freigelegt wird und elektrisch kontaktiert werden kann.
  • Wie bereits vorangehend unter Bezugnahme auf die 2F und 2G erläutert, gewährleistet das Vorhandensein des zweiten Kontaktanschlusses 22 (welcher hier beispielsweise ein Sourcekontaktanschluss ist) auf der Oberseite 11 eine ausreichende Stabilität der Anordnung während des Entfernens der unteren Schicht 20. Erneut kann der zweite Kontaktanschluss 22 (verglichen mit herkömmlichen Kontaktanschlüssen) eine erhöhte maximale Dicke t22 von beispielsweise wenigstens 40 μm aufweisen. 4Q zeigt die Anordnung, nachdem das Entfernen der unteren Schicht 20 vollendet ist.
  • Weiterhin werden die weiteren Elemente der Anordnung gemäß den 3A und 3B, die unterhalb des Niveaus der Unterseite 12 angeordnet sind, unter Verwendung herkömmlicher, fachbekannter Prozessschritte erzeugt. Das Ergebnis ist in den 4R und 3C gezeigt. Wie gezeigt, ist kann der Gatekontaktanschluss 23 das elektrisch leitende Material 53' dort, wo dieses an der Unterseite 12 frei liegt unmittelbar kontaktieren (siehe auch 4Q).
  • Wie beispielhaft bei den Halbleiterbauelementen der 1 und 3A veranschaulicht ist, können weitere tiefe und gefüllte Gräben als Stützpunkte SP zum Entfernen unterer Schichten des Halbleiterkörpers 100, beispielsweise wie der oben erläuterten unteren Schichten 20, verwendet werden, um Dishing Effekte, die beim Schleifen und/oder Polieren (z. B. CMP) auftreten können, zu reduzieren oder zu vermeiden.
  • Bezugnehmend auf die 5 bis 7 werden Draufsichten auf weitere Beispiele von (unvollständigen) Halbleiterbauelementen 1 gezeigt, bei denen ein erster Teil 101 eines Halbleiterkörpers 100 von anderen Teilen 105, 106 (5), 107 (6) und 108 (7) dadurch getrennt ist, dass weite und tiefe zweite Gräben 72 erzeugt werden, die sowohl Weiten w72 aufweisen, die größer sind als die Weiten w71 der ersten Gräben 71, und Tiefen, die größer sind als die Tiefen der ersten Gräben 71, und indem dielektrische Schichten wenigstens an den Seitenwänden der weiten und tiefen zweiten Gräben 72 und optional auch den Böden der weiten und tiefen zweiten Gräben 72 auf dieselbe Weise hergestellt werden, wie die in den obigen Beispielen beschriebenen Dielektrika 82. Diese dielektrischen Schichten dienen dazu, den ersten Teil 101 gegenüber den Teilen 105, 106, 107 bzw. 108 elektrisch zu isolieren.
  • In jedem Fall können die ersten Gräben 71, die in dem Teil 101 angeordnet sind, wie in den obigen Ausführungsbeispielen beschrieben, dazu verwendet werden, Transistorzellen 30 herzustellen.
  • Bei dem Ausführungsbeispiel gemäß 5 ist der erste Teil zwischen den Teilen 105 und 106 angeordnet. Auch die Teile 105 und 106 sind durch die weiten und tiefen zweiten Gräben 72 getrennt und elektrisch voneinander isoliert.
  • Wie in dem Ausführungsbeispiel gemäß 6 gezeigt ist, kann ein weiter und tiefer Graben 72 ringförmig ausgebildet sein, um einen ersten Teil 101, der innerhalb des Rings angeordnet ist, von einem Abschnitt 101 außerhalb des Rings elektrisch zu isolieren. Auf die gleiche Weise können zwei (oder mehr) weite und tiefe ringförmige Gräben 72 ineinander geschachtelt sein mit einem weiteren Teil des Halbleiterkörpers 100, der zwischen den weiten und tiefen ringförmigen Gräben 72 angeordnet ist.
  • Weiterhin wird ein Teil 108, der in einer Ecke des Halbleiterkörpers 100 angeordnet ist, durch einen weiten und tiefen zweiten Graben 72 von einem ersten Teil 101 separiert und elektrisch gegenüber diesem isoliert.
  • Abschließend veranschaulicht 8 signifikante Schritte zur Herstellung eines Halbleiterbauelements, das eine Verbindungsleitung aufweist, welche Strukturen elektrisch miteinander verbindet, die an oder auf entgegengesetzten Seiten eines Halbleiterkörpers eines Halbleiterbauelements angeordnet sind. Das Verfahren umfasst: Bereitstellen eines Halbleiterkörpers mit einer Oberseite und einer der Oberseite (801) entgegengesetzten Unterseite; Herstellen einer Vielzahl von ersten Gräben, die sich von der Oberseite in den Halbleiterkörper (802) hinein erstrecken; Herstellen einer Vielzahl von zweiten Gräben, von denen sich ein jeder von der Oberseite tiefer in den Halbleiterkörper hinein erstreckt als ein jeder der ersten Gräben (803); Herstellen einer ersten Grabenisolationsschicht, die an einen ersten Teil des Halbleiterkörpers (804) angrenzt, an einer Oberfläche eines jeden der ersten Gräben; Herstellen einer zweiten Grabenisolationsschicht (805) an einer Oberfläche eines jeden der zweiten Gräben; Herstellen einer Gateelektrode (806) in einem jeden der ersten Gräben; und elektrisches Isolieren, nach dem Herstellen der Gateelektroden, eines zweiten Teils des Halbleiterkörpers von dem ersten Teil des Halbleiterkörpers durch Entfernen einer unteren Schicht von dem Halbleiterkörper (807).
  • In der obigen Beschreibung wurde die Erfindung anhand von Ausführungsbeispielen für Halbleiterbauelemente beschrieben, bei denen der erste Leitungstyp 'n' und der zweite Leitungstyp 'p' war. Allerdings erstreckt sich die Erfindung auch auf komplementäre Halbleiterbauelemente, bei denen der erste Leitungstyp 'p' und der zweite Leitungstyp 'n' ist.
  • Räumlich relative Begriffe wie „unter”, „unterhalb”, „tiefer”, „über”, „oberhalb” und dergleichen werden dazu verwendet, die Beschreibung zu erleichtern und die Positionierung von einem Element relativ zu einem zweiten Element zu erläutern. Diese Begriffe sind dazu gedacht, zusätzlich zu den verschiedenen Ausrichtungen, die in den Figuren gezeigt sind, verschiedene Ausrichtungen des Bauelements zu umfassen. Weiterhin werden Begriffe wie „erster”, „zweiter”, und dergleichen auch dazu verwendet, verschiedene Elemente, Bereiche, Abschnitte, etc. zu bezeichnen und sind nicht als beschränkend zu verstehen. Gleiche Ausdrücke beziehen sich durch die ganze Beschreibung hindurch auf gleiche Elemente.
  • Die hierin verwendeten Ausdrücke „haben”, „enthalten”, „einschließen”, „aufweisen” und dergleichen sind unbegrenzte Begriffe, die das Vorhandensein der genannten Elemente oder Merkmale angeben, die aber nicht das Vorhandensein zusätzliche Elemente oder Merkmale ausschließen. Die Artikel „ein”, und „der” sind so zu verstehen, dass sie sowohl den Plural, als auch den Singular umfassen, auch wenn der Kontext klar etwas anderes angibt.

Claims (25)

  1. Verfahren zur Herstellung eines Halbleiterbauelements, das einen Transistor mit einer Zellstruktur aufweist, die eine Vielzahl von Transistorzellen (30) aufweist, welche monolithisch in einen Halbleiterkörper (100) integriert und elektrisch parallel geschaltet sind, wobei das Verfahren folgende Schritte aufweist: Bereitstellen eines Halbleiterkörpers (100), der eine Oberseite (11) und eine der Oberseite (11) entgegengesetzte Unterseite (12) aufweist; Erzeugen einer Vielzahl von ersten Gräben (71), die sich von der Oberseite (11) in den Halbleiterkörper (100) hinein erstrecken; Erzeugen einer Vielzahl von zweiten Gräben (72), von denen sich ein jeder von der Oberseite (11) tiefer in den Halbleiterkörper (100) hinein erstreckt als jeder der ersten Gräben (71); Erzeugen, an einer Oberfläche eines jeden der ersten Gräben (71), einer ersten Grabenisolationsschicht (81), die an einen ersten Teil (101) des Halbleiterkörpers (100) angrenzt; Erzeugen, an einer Oberfläche eines jeden der zweiten Gräben (72), einer zweiten Grabenisolationsschicht (82), Erzeugen, in einem jeden der ersten Gräben (71), einer Gateelektrode (53); und, nach der Herstellung der Gateelektroden elektrisches Isolieren eines zweiten Teils (102) des Halbleiterkörpers (100) gegenüber dem ersten Teil (101) des Halbleiterkörpers (100) durch Entfernen einer unteren Schicht (20) des Halbleiterkörpers (100).
  2. Verfahren nach Anspruch 1, bei dem die zu entfernende untere Schicht (20) eine Dicke (t20) von wenigstens dem Abstand (d1) zwischen der Unterseite (12) und der zweiten Grabenisolationsschicht (82) aufweist.
  3. Verfahren nach Anspruch 1 oder 2, bei dem ein jeder der zweiten Gräben (72) eine Weite (w72) aufweist, die größer ist als eine Weite (w71) eines jeden der ersten Gräben (71).
  4. Verfahren nach einem der vorangehenden Ansprüche, bei dem die ersten Gräben (71) und die zweiten Gräben (72) simultan bei einem gemeinsamen Ätzschritt hergestellt werden.
  5. Verfahren nach einem der vorangehenden Ansprüche, das weiterhin aufweist: Herstellen einer Gateverbindungsleitung (55), die gegenüber dem ersten Teil (101) des Halbleiterkörpers (100) elektrisch isoliert ist und die die Gateelektroden (53) elektrisch miteinander verbindet, auf der Oberseite (11).
  6. Verfahren nach Anspruch 5, bei dem die Gateverbindungsleitung (55) wenigstens eines der folgenden Materialien aufweist oder aus wenigstens einem der folgenden Materialien besteht: – polykristallines Halbleitermaterial, das mit elektrisch aktiven Dotierstoffen dotiert ist; – polykristallines Halbleitermaterial, das mit elektrisch aktiven Dotierstoffen dotiert und silizidiert ist; und – Metall.
  7. Verfahren nach Anspruch 5 oder 6, bei dem die Gateverbindungsleitung (55) mit dem zweiten Teil (102) des Halbleiterkörpers (100) elektrisch verbunden ist.
  8. Verfahren nach Anspruch 7, das weiterhin aufweist: Herstellen eines Gatekontaktanschlusses (23) auf der Unterseite (12), wobei der Gatekontaktanschluss (23) derart mit dem zweiten Teil (102) des Halbleiterkörpers (100) elektrisch verbunden ist, dass der Gatekontaktanschlusses (23) über den zweiten Teil (102) des Halbleiterkörpers (100) und die Gateverbindungsleitung (55) mit den Gateelektroden (53) elektrisch verbunden ist.
  9. Verfahren nach einem der vorangehenden Ansprüche, bei dem das Herstellen der Gateelektrode (53) in jedem der ersten Gräben (71) das simultane Abscheiden eines elektrisch leitenden Materials (53') sowohl in den ersten Gräben (71) als auch in den zweiten Gräben (72) in einem gemeinsamen Abscheideschritt umfasst; das Entfernen der unteren Schicht (20) des Halbleiterkörpers (100) derart ausgeführt wird, dass das elektrisch leitende Material (53') an der Unterseite (12) frei liegt.
  10. Verfahren nach Anspruch 9, bei dem ein jeder der zweiten Gräben (72) in einen der ersten Gräben (71) übergeht.
  11. Verfahren nach Anspruch 9 oder 10, bei dem das elektrisch leitende Material (53') polykristallines Halbleitermaterial, das undotiert oder mit elektrisch aktiven Dotierstoffen dotiert ist, aufweist oder daraus besteht.
  12. Verfahren nach Anspruch 11, das weiterhin aufweist: Herstellen eines Gatekontaktanschlusses (23), der elektrisch mit dem elektrisch leitenden Material (53') verbunden ist, auf der der Unterseite (12).
  13. Verfahren nach Anspruch 11 oder 12, das weiterhin aufweist: Herstellen eines Gatekontaktanschlusses (23), der das elektrisch leitende Material (53') dort, wo dieses frei liegt, unmittelbar kontaktiert, auf der der Unterseite (12).
  14. Verfahren nach einem der vorangehenden Ansprüche, das weiterhin aufweist: Bereitstellen eines ersten Kontaktanschlusses (21) auf der Unterseite (12); und Bereitstellen eines zweiten Kontaktanschlusses (22) auf der Oberseite (11).
  15. Verfahren nach einem der vorangehenden Ansprüche, das weiterhin aufweist: Bereitstellen eines zweiten Kontaktanschlusses (22) auf der Oberseite (11) vor dem Entfernen der unteren Schicht (20) von dem Halbleiterkörper (100).
  16. Verfahren nach Anspruch 14 oder 15, bei dem der erste Kontaktanschluss (21) ein Drainkontaktanschluss ist; und der zweite Kontaktanschluss (22) Sourcekontaktanschluss ist.
  17. Verfahren nach einem der Ansprüche 14 bis 16, bei dem das Bereitstellen des zweiten Kontaktanschlusses (22) auf der Oberseite (11) vor dem Entfernen der unteren Schicht (20) von dem Halbleiterkörper (100) erfolgt.
  18. Verfahren nach einem der Ansprüche 14 bis 16, bei dem das Entfernen der unteren Schicht (20) von dem Halbleiterkörper (100) durch chemisch-mechanisches Polieren erfolgt.
  19. Verfahren nach einem der vorangehenden Ansprüche, bei dem in jedem der ersten Gräben (71) die erste Grabenisolationsschicht (81) an einer Seitenwand und dem Boden des betreffenden ersten Grabens (71) angeordnet ist.
  20. Verfahren nach einem der vorangehenden Ansprüche, bei dem zur Herstellung der ersten Grabenisolationsschicht (81) in jedem der ersten Gräben (71) in jedem der ersten Gräben (71) eine Oberflächenschicht des Halbleiterkörpers (100) oxidiert wird.
  21. Verfahren nach einem der vorangehenden Ansprüche, bei dem zur Herstellung der ersten Grabenisolationsschicht (81) an einer Oberfläche eines jeden der ersten Gräben (71) ein dielektrisches Material (53) auf den Oberflächen der ersten Gräben (71) abgeschieden wird.
  22. Verfahren nach Anspruch 21, bei das dielektrische Material (53) konform auf den Oberflächen der ersten Gräben (71) abgeschieden wird.
  23. Verfahren nach einem der vorangehenden Ansprüche, bei dem die erste Grabenisolationsschicht (81) und die zweite Grabenisolationsschicht (82) simultan hergestellt werden durch: Oxidieren einer Oberflächenschicht des Halbleiterkörpers (100); oder Abscheiden eines dielektrischen Materials auf Oberflächen der ersten Gräben (71) und auf Oberflächen der zweiten Gräben (72).
  24. Verfahren nach einem der vorangehenden Ansprüche, bei dem das Entfernen der unteren Schicht (20) von dem Halbleiterkörper (100) sofort oder verzögert erfolgt, wenn ein Entfernen des Materials der zweiten Grabenisolationsschicht (82) detektiert wird.
  25. Verfahren nach einem der vorangehenden Ansprüche, bei dem, unmittelbar nachdem die Herstellung der ersten und zweiten Gräben (71, 72) fertiggestellt ist und vor der Herstellung der ersten und zweiten Grabenisolationsschichten (81, 82), einer der ersten Gräben (71) eine erste Tiefe (d71) und einer der zweiten Gräben (72) eine zweite Tiefe (d72) aufweist, und wobei das Verhältnis zwischen der zweiten Tiefe (d72) und der ersten Tiefe (d71) im Bereich von 1,10 und 5 liegt.
DE102014107000.3A 2013-05-31 2014-05-19 Verfahren zur Herstellung eines Halbleiterbauelements Active DE102014107000B4 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US13/906,425 US9123559B2 (en) 2013-05-31 2013-05-31 Method for producing a semiconductor component
US13/906,425 2013-05-31

Publications (2)

Publication Number Publication Date
DE102014107000A1 DE102014107000A1 (de) 2014-12-04
DE102014107000B4 true DE102014107000B4 (de) 2016-02-18

Family

ID=51899550

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102014107000.3A Active DE102014107000B4 (de) 2013-05-31 2014-05-19 Verfahren zur Herstellung eines Halbleiterbauelements

Country Status (3)

Country Link
US (1) US9123559B2 (de)
CN (1) CN104217936B (de)
DE (1) DE102014107000B4 (de)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102013108518B4 (de) * 2013-08-07 2016-11-24 Infineon Technologies Ag Halbleitervorrichtung und verfahren zum herstellen derselben
WO2015028838A1 (en) 2013-08-27 2015-03-05 Freescale Semiconductor, Inc. Semiconductor device and method of manufacture therefor
DE102014112338A1 (de) * 2014-08-28 2016-03-03 Infineon Technologies Austria Ag Halbleiterbauelement und Verfahren zum Herstellen eines Halbleiterbauelements
JP6261494B2 (ja) 2014-12-03 2018-01-17 三菱電機株式会社 電力用半導体装置
US9837526B2 (en) 2014-12-08 2017-12-05 Nxp Usa, Inc. Semiconductor device wtih an interconnecting semiconductor electrode between first and second semiconductor electrodes and method of manufacture therefor
DE102014119395B4 (de) * 2014-12-22 2022-10-06 Infineon Technologies Ag Transistorbauelement mit Feldelektrode
US9472662B2 (en) * 2015-02-23 2016-10-18 Freescale Semiconductor, Inc. Bidirectional power transistor with shallow body trench
US9443845B1 (en) 2015-02-23 2016-09-13 Freescale Semiconductor, Inc. Transistor body control circuit and an integrated circuit
CN104900703A (zh) * 2015-05-12 2015-09-09 上海格瑞宝电子有限公司 一种沟槽mosfet终端结构和沟槽mosfet器件及其制备方法
CN105226090B (zh) * 2015-11-10 2018-07-13 株洲中车时代电气股份有限公司 一种绝缘栅双极晶体管及其制作方法
US10348295B2 (en) 2015-11-19 2019-07-09 Nxp Usa, Inc. Packaged unidirectional power transistor and control circuit therefore
IT201700113926A1 (it) * 2017-10-10 2019-04-10 St Microelectronics Srl Dispositivo mosfet di potenza e relativo procedimento di fabbricazione

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20120264259A1 (en) * 2011-04-18 2012-10-18 Infineon Technologies Austria Ag Method for Forming a Semiconductor Device and a Semiconductor Device

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE19638438A1 (de) 1996-09-19 1998-04-02 Siemens Ag Durch Feldeffekt steuerbares, vertikales Halbleiterbauelement
US7256119B2 (en) * 2005-05-20 2007-08-14 Semiconductor Components Industries, L.L.C. Semiconductor device having trench structures and method
DE102006046869B4 (de) 2006-10-02 2012-11-29 Infineon Technologies Ag Verfahren und Vorrichtung zur Herstellung einer Halbleitervorrichtung und Halbleiterwafer
WO2008139898A1 (ja) * 2007-04-27 2008-11-20 Rohm Co., Ltd. 半導体装置の製造方法および半導体装置
US8022470B2 (en) * 2008-09-04 2011-09-20 Infineon Technologies Austria Ag Semiconductor device with a trench gate structure and method for the production thereof
KR101055747B1 (ko) * 2008-11-13 2011-08-11 주식회사 하이닉스반도체 수직 채널 트랜지스터를 구비하는 반도체 장치의 제조방법
KR101075490B1 (ko) * 2009-01-30 2011-10-21 주식회사 하이닉스반도체 매립게이트를 구비한 반도체장치 및 그 제조 방법
KR101094373B1 (ko) * 2009-07-03 2011-12-15 주식회사 하이닉스반도체 랜딩플러그 전치 구조를 이용한 매립게이트 제조 방법
KR101096875B1 (ko) * 2009-12-09 2011-12-22 주식회사 하이닉스반도체 매립 게이트를 갖는 반도체 소자 제조 방법
US8519473B2 (en) 2010-07-14 2013-08-27 Infineon Technologies Ag Vertical transistor component
US10032878B2 (en) * 2011-09-23 2018-07-24 Infineon Technologies Ag Semiconductor device with a semiconductor via and laterally connected electrode

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20120264259A1 (en) * 2011-04-18 2012-10-18 Infineon Technologies Austria Ag Method for Forming a Semiconductor Device and a Semiconductor Device

Also Published As

Publication number Publication date
US20140357048A1 (en) 2014-12-04
CN104217936B (zh) 2017-04-12
US9123559B2 (en) 2015-09-01
DE102014107000A1 (de) 2014-12-04
CN104217936A (zh) 2014-12-17

Similar Documents

Publication Publication Date Title
DE102014107000B4 (de) Verfahren zur Herstellung eines Halbleiterbauelements
DE102014110650B4 (de) Halbleitervorrichtung mit zelltrenchstrukturen und kontakten und verfahren zum herstellen einer halbleitervorrichtung
DE102013114842B4 (de) Halbleitervorrichtung und Verfahren zum Herstellen einer Halbleitervorrichtung
DE102013022570B4 (de) Halbleiterbauelement und verfahren zu seiner herstellung
DE102007028798B4 (de) Leistungshalbleitervorrichtung
DE102013108946B4 (de) Halbleitervorrichtung
DE102012216969B4 (de) Halbleiterbauelement mit einem Halbleitervia und Verfahren zum Herstellen eines Halbleiterbauelements
DE102016104189A1 (de) Halbleitervorrichtung, integrierte Schaltung und Verfahren zum Herstellen einer Halbleitervorrichtung
DE102012205742B4 (de) Vertikale Halbleiteranordnung und Verfahren zur Herstellung
DE102013113284A1 (de) Halbleitervorrichtung und Verfahren zum Herstellen einer Halbleitervorrichtung
DE102011056157A1 (de) Verfahren zur Herstellung eines Halbleiterbauteils mit isolierten Halbleitermesas
DE102012103369B4 (de) Ein Verfahren zum Ausbilden eines Halbleiterbauelements und ein Halbleiterbauelement
DE112005001675T5 (de) Leistungshalbleiterbauelement mit einem oberseitigen Drain unter Verwendung eines Sinker-Trenches
DE112008000826T5 (de) Verfahren und Struktur zum Herstellen eines oberseitigen Kontakts mit einem Substrat
DE102014114832B4 (de) Halbleitervorrichtung und Verfahren zum Herstellen einer Halbleitervorrichtung
DE102013112012A1 (de) Halbleitervorrichtung und Verfahren zum Herstellen einer Halbleitervorrichtung
DE102014108790B4 (de) Verfahren zum Herstellen einer Halbleitervorrichtung mit Vorrichtungstrennungsstrukturen und Halbleitervorrichtung
DE102014108821A1 (de) Verfahren zum Herstellen einer Halbleitervorrichtung mit vergrabenen Gateelektrodenstrukturen und Halbleitervorrichtung
DE102014114235B3 (de) Verfahren zum Bilden eines Transistors, Verfahren zum Strukturieren eines Substrates und Transistor
DE102014110450B4 (de) Integrierte Schaltung und Verfahren zum Herstellen einer integrierten Schaltung
DE112013005770T5 (de) Halbleitervorrichtung, integrierte Schaltung und Verfahren zum Herstellen einer Halbleitervorrichtung
DE102014107295A1 (de) Halbleitervorrichtung, verfahren zum herstellen einer halbleitervorrichtung und integrierte schaltung
DE102015108537A1 (de) Halbleitervorrichtung mit elektrostatischer Entladungsschutzstruktur
DE102016105424A1 (de) Halbleitervorrichtung mit planarem Gate und Grabenfeldelektrodenstruktur
DE102013107380B4 (de) Ein Verfahren zum Ausbilden eines Halbleiterbauelements

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R016 Response to examination communication
R018 Grant decision by examination section/examining division
R020 Patent grant now final
R082 Change of representative