CN105244341A - 半导体器件的fowlp封装结构及制作方法 - Google Patents

半导体器件的fowlp封装结构及制作方法 Download PDF

Info

Publication number
CN105244341A
CN105244341A CN201510553045.6A CN201510553045A CN105244341A CN 105244341 A CN105244341 A CN 105244341A CN 201510553045 A CN201510553045 A CN 201510553045A CN 105244341 A CN105244341 A CN 105244341A
Authority
CN
China
Prior art keywords
layer
chip
support plate
film
pad
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201510553045.6A
Other languages
English (en)
Inventor
陆原
陈�峰
刘一波
林挺宇
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
National Center for Advanced Packaging Co Ltd
Original Assignee
National Center for Advanced Packaging Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by National Center for Advanced Packaging Co Ltd filed Critical National Center for Advanced Packaging Co Ltd
Priority to CN201510553045.6A priority Critical patent/CN105244341A/zh
Publication of CN105244341A publication Critical patent/CN105244341A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/568—Temporary substrate used as encapsulation process aid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/12105—Bump connectors formed on an encapsulation of the semiconductor or solid-state body, e.g. bumps on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73267—Layer and HDI connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92244—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a build-up interconnect
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/94—Batch processes at wafer-level, i.e. with connecting carried out on a wafer comprising a plurality of undiced individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H01L2924/1816—Exposing the passive side of the semiconductor or solid-state body
    • H01L2924/18162—Exposing the passive side of the semiconductor or solid-state body of a chip with build-up interconnect

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

本发明提供了一种半导体器件的FOWLP封装结构及制作方法，该封装结构包括一个或多个带有焊盘的芯片，芯片非主动面通过DAF膜粘接在载板上，芯片四周的空隙填充介电质材料，介电质层的表面高度低于芯片主动面表面；芯片主动面和介电质层顶部覆盖有第一绝缘层，第一绝缘层表面有重布线层，重布线层通过第一绝缘层的开口与芯片主动面的焊盘连接；第一绝缘层和重布线层上面覆盖第二绝缘层；重布线层焊盘上有凸点下金属层，在凸点下金属层上有凸块，所述凸块通过凸点下金属层、重布线层与芯片主动面焊盘形成电连接。本发明仅用一块载板，采用膜辅助成型塑封技术，芯片间隙介电质填充层厚度可控，一次性到位，省略临时键合（拆键合）所需的材料和相应工艺。

Description

半导体器件的FOWLP封装结构及制作方法
技术领域
本发明涉及一种半导体器件的FOWLP封装结构及制作方法，属于集成电路芯片封装技术领域。
背景技术
圆片级扇出型封装(FOWLP)技术是近年来出现的先进半导体封装技术。FOWLP集半导体制造技术、电子封装技术、三维集成技术一身，形成一个先进的、低成本、大尺度，晶圆级集成封装技术。FOWLP技术的工艺流程从半导体器件制造的后道开始，流向前道，再从前道流向后道终结。
由于从顺序上逆向(从后道到前道)，决定了在精度，平坦度，表面污染等控制上对该项工艺要求也是一逆向(从低到高)。而常规半导体器件的制作流程对前面提及的诸项管控则是从高到低。这对该工艺步骤的实施造成较大困难。为解决此难题，人们不得不在该步骤的实施，或该步骤的前部或后部工艺(即，芯片的贴片和绝缘层的沉积和图形)，甚至芯片贴片在FOWLP工艺制程上的先后顺序、芯片主动面的空间取向(朝上，或朝下)、芯片主动面上焊盘的延展而给出不同的解决方案。这样不仅造成芯片之间介电质填充、包覆工艺实施方法的不一，而且导致了半导体器件FOWLP封装结构上的不同。
现有的FOWLP解决方案是在芯片贴片的顺序(DieFirstvs.DieLast)、介电质填充和包覆材料、介电质填充和包覆方法、芯片主动面的空间取向等的搭配上而各异，形成不同的FOWLP技术(结构及工艺实施方法)。但其实质都是在围绕如何解决芯片之间介电质填充、包覆难题。
如图1所示，台湾专利TW201428815A(陳彦亨，等)采用DieFirst。芯片23贴在载板(载板-1)20上，主动面朝下。芯片间介电质层的填充采用塑封材料25。塑封材料的沉积采用层压对芯片进行包覆式填充。为进行下一步工艺，载板(载板-1)20不得不去除，并在封装的另一表面贴上另一载板(载板-2)26。再在芯片主动面上形成绝缘层、线路重布结构27和导电凸块28。由于采用了不同的载板两次，增加了工艺时间，造成封装成本上升。
如图2所示，台湾专利TW1302731B(楊文焜，等)揭示了另一种FOWLP技术。该技术采用DieFirst。芯片(晶粒)100’是先贴在载板(载板-1)102’上，主动面朝下。与图1介绍的FOWLP技术不同点是：介电质层的填充、包覆材料是Silicone(硅胶)，且填充材料300’的沉积主要采用印刷方式。显然，为进行下一步工艺(绝缘层的沉积和图形、重布线结构和凸点等)，载板(载板-1)102’得去除，另一载板(载板-2，刚性基板)400’得贴在封装的另一表面上。这同样需要使用两个载板，造成封装成本增加。
如图3，中国专利CN103681371A(陈海杰，等)介绍了一种FOWLP技术。该技术采用DieFirst，但芯片200的主动面朝上。为保证芯片间介电质的填充、沉积及后步工艺，在FOWLP封装实施前，须在芯片主动面的焊盘210”上制作Cu-Pillar(铜柱)300”。并在介电质填充层(塑封材料)410”塑封完成后，采用Grinding(磨抛)对塑封材料进行减薄直至各焊盘上的铜柱300”均露出。最后再在介电质层上制作重布线结构520”和凸块600”。这种技术虽避免了第二片载板的使用，但铜柱的制作和对塑封层的磨抛减薄、铜柱露头的控制，使得该技术非常昂贵。
如图4所示，中国专利CN101604638B(张黎，等)揭示了一种FOWLP技术。与前面介绍的技术不同是，该技术采用DieLast。即，在载板上先做好钝化层101”’、重布线结构103”’，及介质层104”’后，芯片106”’的主动面朝下，以倒装贴片的方法，使芯片主动面上凸点107”’及焊料108”’与重布线结构103”’上的端口105”’连接。然后对整个载片采用塑封工艺进行芯片之间介电质层109”’填充、包覆。最后，去除载板并在所述与基板端连接之金属电极102”’上制作焊球凸块110”’。这种技术由于事先得对芯片106”’所在的晶圆进行凸点107”’及焊料108”’的制作，并在芯片106”’放到FOWLP载板上时，还得采用倒装回流的方法进行键合，这同样是昂贵的方案。
发明内容
本发明拟解决的技术问题是，在晶圆切割及芯片在载板上再分布贴片后，如何对芯片之间空隙进行介电质填充。芯片间介电质填充工艺是从后道工艺(晶圆切割、贴片及固化)转向前道工艺(绝缘层的沉积和图形、金属重布线层的沉积和图形等)的关键转折点。本发明提出了一新的FOWLP解决方案，除很好解决芯片间介电质层的填充外，该方案产生的一种结构也与其它现有FOWLP结构有所不同。
本发明的半导体器件的FOWLP封装结构包括一个或多个带有焊盘的芯片，所述芯片主动面朝上，芯片非主动面通过DAF膜粘接在载板上，载板上芯片四周的空隙填充介电质材料形成介电质层，且所述介电质层的表面高度低于芯片主动面表面；所述芯片主动面和介电质层顶部覆盖有第一绝缘层，第一绝缘层在芯片主动面焊盘上有开口；第一绝缘层表面有重布线层，所述重布线层通过第一绝缘层的开口与芯片主动面的焊盘连接；所述第一绝缘层和重布线层上面覆盖第二绝缘层，第二绝缘层在重布线层焊盘上有开口；重布线层焊盘上有凸点下金属层，在凸点下金属层上有凸块，所述凸块通过凸点下金属层、重布线层与芯片主动面焊盘形成电连接。
上述半导体器件的FOWLP封装结构的制作方法包括以下工艺步骤：
对晶圆厂生产的晶圆的正面，即芯片主动面所在的一面，覆盖防护膜；在所述晶圆的背面贴上DAF膜；然后将晶圆切割成单个的芯片；
载板上制作对准标记，然后将芯片以主动面朝上的方式贴到载板上表面，芯片与载板通过DAF膜紧密粘接；
将介电质材料以膜辅助成型的方法填充载板上芯片间的空隙，形成介电质层，且介电质层表面高度低于芯片主动面防护膜的高度；介电质层的高度由成型塑封头上包覆膜的膜厚控制；
固化介电质层和DAF膜后，去掉所述防护膜，露出芯片的主动面和主动面上的焊盘；去除防护膜后，所述介电质层表面高度仍比芯片主动面上焊盘表面低；
在上步形成的载片正面涂覆第一绝缘层；在第一绝缘层表面形成开口，露出芯片焊盘；
在第一绝缘层上形成重布线层，重布线层通过第一绝缘层的开口与芯片焊盘相连；
在第一绝缘层和重布线层上涂覆第二绝缘层；在第二绝缘层表面形成开口，露出重布线层焊盘；
在重布线层焊盘表面形成凸点下金属层；
在凸点下金属层表面形成凸块，所述凸块通过凸点下金属层、重布线层与芯片主动面焊盘形成电连接；
最后有两种选择，(1)将经过上述处理得到的载板及其上构造的FOWLP结构进行封装分离切割得到单颗半导体器件，且载板留在封装结构里成为半导体器件的一部分；或者(2)对所述载板及其上构造的FOWLP结构先经背面减薄磨抛掉载板，再继续磨抛掉DAF膜直到芯片非主动面时停止，然后在芯片非主动面和介电质层下表面涂覆保护膜，之后再进行封装分离切割获得单颗半导体器件。
若所述载板为金属、玻璃、陶瓷或有机基板，则选择工艺(1)；若所述载板为硅基板，则选择工艺(2)。
具体的，晶圆正面所述防护膜的沉积通过喷涂、旋涂或浸泡工艺实现
所述DAF膜的沉积使用旋涂、喷涂、印刷、滚压或热压工艺实现。
采用膜辅助成型方法填充介电质材料时，控制介电质层表面高度低于芯片主动面上防护膜高度15～25μm，使得去除防护膜后，所述介电质层表面高度仍比芯片主动面上焊盘表面低10～15μm。
以上工艺中，通过光刻工艺在第一绝缘层、第二绝缘层表面形成图形开口。
所述介电质材料为填充颗粒直径小于20μm的塑封材料。
本发明的优点是：
1)仅用一块载板。粘贴后，载板无须更换，伴随FOWLP封装体走完整个制作工艺流程。载板最后可留、也可不留在封装体内。
2)采用膜辅助成型塑封技术，芯片间隙介电质填充层厚度可控，且一次性到位，无须塑封体磨抛和铜柱露头掌控等。
3)省略临时键合(拆键合)所需的材料和相应工艺。
4)降低制作成本、减少应力导致的翘曲、改善了器件封装的功能、可靠性和生产良率。
附图说明
图1是现有技术1封装结构示意图。
图2是现有技术2封装结构示意图。
图3是现有技术3封装结构示意图。
图4是现有技术4封装结构示意图。
图5是本发明在晶圆的正面沉积防护膜，背面沉积DAF膜。
图6是本发明对上下表面分别有防护膜和DAF膜的半导体晶圆进行切割。
图7A是本发明的载板平面图。
图7B是本发明的载板剖面图。
图8A是本发明将芯片贴到载板表面。
图8B是图8A的局部剖面图。
图9是本发明采用膜辅助成型方法填充介电质材料。
图10是本发明去除芯片主动面上防护膜，露出芯片主动面和焊盘。
图11是本发明在图10形成的载片正面涂覆第一绝缘层并形成开口，露出芯片焊盘。
图12是本发明在第一绝缘层上制作重布线层。
图13是本发明在重布线层及第一绝缘层上制作钝化层及开口图形。
图14是本发明在钝化层的开口里制作凸点下金属层。
图15是本发明在凸点下金属层上制作互联凸块。
图16是对载板及其上构造的FOWLP结构进行封装分离切割得到单颗半导体器件。
图17A本发明去除载板和DAF膜之后。
图17B是本发明在芯片非主动面及芯片间介质填充层下表面沉积保护膜。
图17C是本发明对所形成的FOWLP结构进行封装分离切割，得到单颗半导体器件。
具体实施方式
下面结合附图和实施例对本发明作进一步说明。
如图5，来自晶圆厂电测后的晶圆100有芯片(即半导体器件)110的阵列排布。芯片110具有主动面120a和非主动面120b。首先在晶圆的正面(对应芯片的主动面)沉积一层薄的防护膜102。防护膜102用来保护晶圆上半导体器件主动面上的焊盘121。防护膜102一般为有机材料；其沉积可用不同方式实现，如：喷涂、旋涂、浸泡等。然后在晶圆的背面(对应芯片的非主动面)上沉积DAF(DieAttachFilm)膜101。DAF膜(贴片膜)101为有机树脂材料。它的沉积可以多种方式实现：如，旋涂、喷涂、印刷、滚压、热压等。DAF膜101的有效粘接层的厚度在10～30μm左右。
如图6，对上、下表面分别沉积有防护膜102及DAF膜101的半导体晶圆100进行切割，切割采取标准半导体晶圆切割方法，如机械切割、激光切割等方式。
如图7A和图7B，取一载板200进行清洗。载板200材料可为金属、硅、玻璃、有机基板等。载板200的几何形状可为规则(如圆的、方的)或不规则的。在清洗后的载板200上制作用于芯片贴片位置的对准标记。对准标记的制作一般通过薄膜沉积技术(离子溅射/光刻/显影/蚀刻)实现，也可通过激光蚀刻、丝网印刷、图形电镀等实现。
如图8A和图8B，在准备好的载板200上，用吸取/放置贴片设备将电测后好的芯片110，以其主动面120a朝上的方式，贴到载板200上，实现芯片在载板上的重置。芯片110可以是有源芯片也可以是无源芯片；可以是相同芯片，也可以是多个不同芯片。将贴完芯片110的载板200置于一个具有一定高压的烘箱里。加压(＞1大气压)以排挤出滞留于贴片界面的气泡，确保贴片界面的完整性，同时对DAF材料进行预固化处理。
如图9，采用膜辅助成型方法将介电质材料填满载板上芯片间的空隙，形成介电质层300。用成型塑封头上包覆膜的膜厚控制介电质层300的高度，使其低于“芯片组合”(防护膜102+芯片110+DAF膜101)整体高度15～25μm(实施例中约20μm)。介电质材料一般为Filler(填充颗粒)直径相对较小(小于20μm)的晶圆级塑封材料。
如图10，对介电质填充材料进行固化。在此期间，DAF材料同时被完全固化。然后，去除芯片110主动面上防护膜102，以露出芯片110主动面和焊盘121。防护膜102的去除以化学腐蚀，或UV照射的方式实现。根据Lift-Off原理，在膜辅助成型时滞留在防护膜102上的残胶，随着防护膜102的移去将被带走。最后，采用Descum(离子除渣)对芯片110主动面进行进一步清洗，以确保芯片110主动面上焊盘121无任何有机残存物。去除防护膜102后，芯片间介电质层300表面仍比芯片110主动面上焊盘121表面低10～15μm。
如图11，在图10形成的载片的正面涂覆可光刻的第一绝缘层400。第一绝缘层400将芯片110的主动面及芯片间介电质填充层300表面覆盖。采用半导体器件晶圆制作的标准工艺(图形化工艺)对第一绝缘层400进行图形制作，使第一绝缘层400在芯片主动面上形成开口410，且该开口410直至芯片焊盘121，使其露出。第一绝缘层400的材料包括感光树脂和可以通过光刻工艺形成图形的树脂，例如聚酰亚胺、感光型环氧树脂、BCB(双苯环丁烯树脂)、PBO(苯基苯并二恶唑树脂)中的一种或者多种。第一绝缘层400在芯片主动面上的高度为5～7μm。
如图12，采用标准半导体制作工艺，在第一绝缘层400上制作重布线层(RDL)510。这包含一系列的薄膜沉积、电镀、光刻、显影、蚀刻等工艺制作。RDL510线路一边的终端521经绝缘层开口410与芯片主动面上焊盘121相连，以引出芯片的电连接。重布线材料为金属材料，如Al、Au、Cr、Ni、Cu、Mo、Ti、Ta、Ni-Cr、W等或其合金。
如图13，在RDL510及第一绝缘层400上制作钝化层(第二绝缘层)600，及开口图形。芯片主动面上焊盘121经RDL510引出后，曝露在钝化层开口621中。钝化层600可采用感光形成图形的树脂和可以通过光刻工艺形成图形的树脂，例如聚酰亚胺、感光型环氧树脂、阻焊油墨、绿漆、干膜、感光型增层材料、BCB(双苯环丁烯树脂)、PBO(苯基苯并二恶唑树脂)中的一种或者多种。钝化层600图形制作可采用标准半导体的前道或中道图形化工艺，如通过曝光、显影、湿法或干法刻蚀等工艺。
如图14，制作UBM(凸点下金属层)710于钝化层600的开口621里，并与金属重布线层510端面焊盘相连。UBM710的材料为与焊料相亲和(Wetting)的金属或合金，如Ni、Cu、Pt、Ag或其合金。UBM的制作通过溅射、电镀、真空蒸发沉积等工艺并辅以光刻、显影、刻蚀等工艺实现。
如图15，在凸点下金属层710上制作互联凸块810。凸块810材料为焊料金属，如Sn、Ag、Pb、Au、Ni、Cu、Mo、Ta、Bi、In、等金属或其合金。凸块的制作可以通过电镀、印刷、植球、放球等工艺，然后再进行回流工艺。回流可以通过热传导、对流、辐射等实现。
如图16，若载板200为金属、玻璃、陶瓷或有机基板等，对载板200及其上面构造的FOWLP结构，采用半导体封装后道的标准工艺，进行Singulation(分离切割)，以得到单颗半导体器件。载板200将留在封装里，成为半导体器件的一部份。
由此得到的半导体器件的FOWLP封装结构，包括一个或多个带有焊盘的芯片110，所述芯片110主动面朝上，芯片110非主动面通过DAF膜101粘接在载板200上，载板200上芯片之间的空隙填充介电质材料形成介电质层300，且所述介电质层300的表面高度低于芯片110主动面表面；所述芯片110主动面和介电质层300顶部覆盖有第一绝缘层400，第一绝缘层400在芯片主动面焊盘121上有开口；第一绝缘层400表面有重布线层510，所述重布线层510通过第一绝缘层300的开口与芯片主动面的焊盘121连接；所述第一绝缘层300和重布线层510上面覆盖第二绝缘层(钝化层600)，第二绝缘层在重布线层510焊盘上有开口；重布线层510焊盘上有凸点下金属层710，在凸点下金属层710上有凸块810，所述凸块810通过凸点下金属层710、重布线层510与芯片110主动面焊盘121形成电连接。
其中，重布线层510可以为单层或多层。
如图17A，若载板200为硅基板，则采用Back-Grinding(背面减薄)的方法先磨掉载板200，然后进一步磨抛掉DAF膜101，直至露出芯片110下表面。
如图17B，在芯片110非主动面及芯片间介电质填充层300下表面沉积一层保护膜900。保护膜900的沉积可以有多种方式实现，如：旋涂、喷涂、印刷、滚压、热压，或真空压合等。保护膜900材料为有机绝缘材料。
如图17C，最后对所形成的FOWLP结构，采用半导体封装后道的标准工艺，进行Singulation(封装分离切割)，得到单颗半导体器件。

Claims (10)

1.一种半导体器件的FOWLP封装结构，其特征是，包括一个或多个带有焊盘的芯片，所述芯片的主动面朝上，芯片非主动面通过DAF膜粘接在载板上，载板上芯片四周的空隙填充介电质材料形成介电质层，且所述介电质层的表面高度低于芯片主动面表面；所述芯片主动面和介电质层顶部覆盖有第一绝缘层，第一绝缘层在芯片主动面焊盘上有开口；第一绝缘层表面有重布线层，所述重布线层通过第一绝缘层的开口与芯片主动面的焊盘连接；所述第一绝缘层和重布线层上面覆盖第二绝缘层，第二绝缘层在重布线层焊盘上有开口；重布线层焊盘上有凸点下金属层，在凸点下金属层上有凸块，所述凸块通过凸点下金属层、重布线层与芯片主动面焊盘形成电连接。
2.如权利要求1所述半导体器件的FOWLP封装结构，其特征是，所述重布线层为单层或多层。
3.如权利要求1所述半导体器件的FOWLP封装结构，其特征是，所述介电质层的表面高度比芯片主动面焊盘表面低10～15μm。
4.一种半导体器件的FOWLP封装结构的制作方法，其特征是，包括以下工艺步骤：
对晶圆厂生产的晶圆的正面，即芯片主动面所在的一面，覆盖防护膜；在所述晶圆的背面贴上DAF膜；然后将晶圆切割成单个的芯片；
载板上制作对准标记，然后将芯片以主动面朝上的方式贴到载板上表面，芯片与载板通过DAF膜紧密粘接；
将介电质材料以膜辅助成型的方法填充载板上芯片间的空隙，形成介电质层，且介电质层表面高度低于芯片主动面防护膜的高度；介电质层的高度由成型塑封头上包覆膜的膜厚控制；
固化介电质层和DAF膜后，去掉所述防护膜，露出芯片的主动面和主动面上的焊盘；去除防护膜后，所述介电质层表面高度仍比芯片主动面上焊盘表面低；
在上步形成的载片正面涂覆第一绝缘层；在第一绝缘层表面形成开口，露出芯片焊盘；
在第一绝缘层上形成重布线层，重布线层通过第一绝缘层的开口与芯片焊盘相连；
在第一绝缘层和重布线层上涂覆第二绝缘层；在第二绝缘层表面形成开口，露出重布线层焊盘；
在重布线层焊盘表面形成凸点下金属层；
在凸点下金属层表面形成凸块，所述凸块通过凸点下金属层、重布线层与芯片主动面焊盘形成电连接；
将经过上述处理得到的载板及其上构造的FOWLP结构进行封装分离切割得到单颗半导体器件，且载板留在封装结构里成为半导体器件的一部分；或者对所述载板及其上构造的FOWLP结构先经背面减薄磨抛掉载板，再继续磨抛掉DAF膜直到芯片非主动面时停止，然后在芯片非主动面和介电质层下表面涂覆保护膜，之后再进行封装分离切割获得单颗半导体器件。
5.如权利要求4所述的制作方法，其特征是，晶圆正面所述防护膜的沉积通过喷涂、旋涂或浸泡工艺实现。
6.如权利要求4所述的制作方法，其特征是，所述DAF膜的沉积使用旋涂、喷涂、印刷、滚压或热压工艺实现。
7.如权利要求4所述的制作方法，其特征是，采用膜辅助成型方法填充介电质材料时，控制介电质层表面高度低于芯片主动面上防护膜高度15～25μm，使得去除防护膜后，所述介电质层表面高度仍比芯片主动面上焊盘表面低10～15μm。
8.如权利要求4所述的制作方法，其特征是，通过光刻工艺在第一绝缘层、第二绝缘层表面形成图形开口。
9.如权利要求4所述的制作方法，其特征是，若所述载板为金属、玻璃、陶瓷或有机基板，则在最后将载板留在封装结构里进行封装分离切割；若所述载板材料为硅基板，则选择磨抛掉载板。
10.如权利要求4所述的制作方法，其特征是，所述介电质材料为填充颗粒直径小于20μm的塑封材料。
CN201510553045.6A 2015-09-01 2015-09-01 半导体器件的fowlp封装结构及制作方法 Pending CN105244341A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201510553045.6A CN105244341A (zh) 2015-09-01 2015-09-01 半导体器件的fowlp封装结构及制作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201510553045.6A CN105244341A (zh) 2015-09-01 2015-09-01 半导体器件的fowlp封装结构及制作方法

Publications (1)

Publication Number Publication Date
CN105244341A true CN105244341A (zh) 2016-01-13

Family

ID=55041918

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201510553045.6A Pending CN105244341A (zh) 2015-09-01 2015-09-01 半导体器件的fowlp封装结构及制作方法

Country Status (1)

Country Link
CN (1) CN105244341A (zh)

Cited By (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105895605A (zh) * 2016-06-12 2016-08-24 华天科技（昆山）电子有限公司 一种薄芯片贴装基板扇出型封装结构及其制造方法
CN107958915A (zh) * 2017-12-22 2018-04-24 成都先锋材料有限公司 一种cmos传感器封装结构及其封装方法
CN107958878A (zh) * 2016-10-14 2018-04-24 英飞凌科技股份有限公司 Hf组件
WO2018137280A1 (zh) * 2017-01-25 2018-08-02 新加坡有限公司 芯片封装器件及封装方法
CN108975264A (zh) * 2017-06-01 2018-12-11 北京万应科技有限公司 微机电系统芯片晶圆及系统封装方法、以及微机电系统
CN109003907A (zh) * 2018-08-06 2018-12-14 中芯集成电路（宁波）有限公司 封装方法
CN110349933A (zh) * 2019-07-23 2019-10-18 上海先方半导体有限公司 一种晶圆键合堆叠芯片的封装结构及制备方法
CN110379767A (zh) * 2019-07-16 2019-10-25 中芯集成电路（宁波）有限公司 晶圆级封装芯片通孔互连的方法以及芯片的测试方法
CN110957291A (zh) * 2019-12-18 2020-04-03 江苏中科智芯集成科技有限公司 一种晶圆级双面扇出结构及其封装方法
CN111341754A (zh) * 2020-02-29 2020-06-26 浙江集迈科微电子有限公司 一种超厚转接板的制作方法
CN111599694A (zh) * 2019-12-30 2020-08-28 矽磐微电子(重庆)有限公司 半导体封装方法
CN112420531A (zh) * 2020-11-27 2021-02-26 上海易卜半导体有限公司 半导体封装方法、半导体组件以及包含其的电子设备
US11018030B2 (en) * 2019-03-20 2021-05-25 Semiconductor Components Industries, Llc Fan-out wafer level chip-scale packages and methods of manufacture
CN113725094A (zh) * 2021-11-01 2021-11-30 深圳中科四合科技有限公司 一种多芯片混合封装方法和封装结构
CN114242909A (zh) * 2020-09-09 2022-03-25 华为技术有限公司 一种显示屏及其制作方法、显示终端
CN115101424A (zh) * 2022-08-22 2022-09-23 盛合晶微半导体(江阴)有限公司 一种有机中介层封装结构及制作方法
US11955396B2 (en) 2020-11-27 2024-04-09 Yibu Semiconductor Co., Ltd. Semiconductor packaging method, semiconductor assembly and electronic device comprising semiconductor assembly

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20120205811A1 (en) * 2011-02-14 2012-08-16 Byung Tai Do Integrated circuit packaging system with terminal locks and method of manufacture thereof
CN104016296A (zh) * 2014-06-14 2014-09-03 山东华芯半导体有限公司 一种封装结构和该封装结构的封装方法
CN104241210A (zh) * 2014-09-29 2014-12-24 华进半导体封装先导技术研发中心有限公司 一种低成本超薄扇出型封装结构及其制作方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20120205811A1 (en) * 2011-02-14 2012-08-16 Byung Tai Do Integrated circuit packaging system with terminal locks and method of manufacture thereof
CN104016296A (zh) * 2014-06-14 2014-09-03 山东华芯半导体有限公司 一种封装结构和该封装结构的封装方法
CN104241210A (zh) * 2014-09-29 2014-12-24 华进半导体封装先导技术研发中心有限公司 一种低成本超薄扇出型封装结构及其制作方法

Cited By (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105895605A (zh) * 2016-06-12 2016-08-24 华天科技（昆山）电子有限公司 一种薄芯片贴装基板扇出型封装结构及其制造方法
CN107958878A (zh) * 2016-10-14 2018-04-24 英飞凌科技股份有限公司 Hf组件
US10937767B2 (en) 2017-01-25 2021-03-02 Inno-Pach Technology Pte Ltd Chip packaging method and device with packaged chips
WO2018137280A1 (zh) * 2017-01-25 2018-08-02 新加坡有限公司 芯片封装器件及封装方法
CN108975264A (zh) * 2017-06-01 2018-12-11 北京万应科技有限公司 微机电系统芯片晶圆及系统封装方法、以及微机电系统
CN107958915A (zh) * 2017-12-22 2018-04-24 成都先锋材料有限公司 一种cmos传感器封装结构及其封装方法
CN107958915B (zh) * 2017-12-22 2024-01-19 南京先锋材料科技有限公司 一种cmos传感器封装结构及其封装方法
CN109003907A (zh) * 2018-08-06 2018-12-14 中芯集成电路（宁波）有限公司 封装方法
US11018030B2 (en) * 2019-03-20 2021-05-25 Semiconductor Components Industries, Llc Fan-out wafer level chip-scale packages and methods of manufacture
CN110379767A (zh) * 2019-07-16 2019-10-25 中芯集成电路（宁波）有限公司 晶圆级封装芯片通孔互连的方法以及芯片的测试方法
CN110379767B (zh) * 2019-07-16 2022-02-08 中芯集成电路（宁波）有限公司 晶圆级封装芯片通孔互连的方法以及芯片的测试方法
CN110349933A (zh) * 2019-07-23 2019-10-18 上海先方半导体有限公司 一种晶圆键合堆叠芯片的封装结构及制备方法
CN110957291A (zh) * 2019-12-18 2020-04-03 江苏中科智芯集成科技有限公司 一种晶圆级双面扇出结构及其封装方法
CN111599694A (zh) * 2019-12-30 2020-08-28 矽磐微电子(重庆)有限公司 半导体封装方法
CN111599694B (zh) * 2019-12-30 2022-08-26 矽磐微电子(重庆)有限公司 半导体封装方法
CN111341754A (zh) * 2020-02-29 2020-06-26 浙江集迈科微电子有限公司 一种超厚转接板的制作方法
CN111341754B (zh) * 2020-02-29 2023-04-28 浙江集迈科微电子有限公司 一种超厚转接板的制作方法
CN114242909A (zh) * 2020-09-09 2022-03-25 华为技术有限公司 一种显示屏及其制作方法、显示终端
CN114242909B (zh) * 2020-09-09 2023-12-12 华为技术有限公司 一种显示屏及其制作方法、显示终端
CN112420531A (zh) * 2020-11-27 2021-02-26 上海易卜半导体有限公司 半导体封装方法、半导体组件以及包含其的电子设备
US11955396B2 (en) 2020-11-27 2024-04-09 Yibu Semiconductor Co., Ltd. Semiconductor packaging method, semiconductor assembly and electronic device comprising semiconductor assembly
CN113725094A (zh) * 2021-11-01 2021-11-30 深圳中科四合科技有限公司 一种多芯片混合封装方法和封装结构
CN113725094B (zh) * 2021-11-01 2022-02-08 深圳中科四合科技有限公司 一种多芯片混合封装方法
CN115101424A (zh) * 2022-08-22 2022-09-23 盛合晶微半导体(江阴)有限公司 一种有机中介层封装结构及制作方法

Similar Documents

Publication Publication Date Title
CN105244341A (zh) 半导体器件的fowlp封装结构及制作方法
CN105047652B (zh) 半导体器件的封装结构及制作方法
US6864172B2 (en) Manufacturing method of semiconductor device
CN105206592B (zh) 扇出型封装的结构和制作方法
US7399683B2 (en) Manufacturing method of semiconductor device
TWI796522B (zh) 半導體器件封裝方法及半導體器件
US10553458B2 (en) Chip packaging method
CN103050476B (zh) 形成用于导电互连结构的保护和支撑结构的器件和方法
CN103745936B (zh) 扇出型方片级封装的制作方法
TWI604570B (zh) 一種晶片尺寸等級的感測晶片封裝體及其製造方法
US20110156239A1 (en) Method for manufacturing a fan-out embedded panel level package
US9362173B2 (en) Method for chip package
JP5615936B2 (ja) パネルベースのリードフレームパッケージング方法及び装置
CN105244307A (zh) 扇出型封装结构的制作方法
JP5942823B2 (ja) 電子部品装置の製造方法、電子部品装置及び電子装置
CN102637608A (zh) 半导体器件和形成用于3d fo-wlcsp的垂直互连结构的方法
EP2406816A1 (en) Method for fabricating semiconductor components using maskless back side alignment to conductive vias
CN102194740A (zh) 半导体器件及其形成方法
CN101740415A (zh) 集成电路结构及其形成方法
WO2012059003A1 (zh) 芯片封装方法
JP2004128286A (ja) チップ状電子部品及びその製造方法、その製造に用いる疑似ウェーハ及びその製造方法、並びに実装構造
JP5004907B2 (ja) 半導体装置の製造方法
TW202036812A (zh) 半導體裝置封裝方法及半導體裝置
JP5067056B2 (ja) 半導体装置
CN109698136B (zh) 一种射频soi芯片的封装方法及封装结构

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20160113