CN113725094A - 一种多芯片混合封装方法和封装结构 - Google Patents

一种多芯片混合封装方法和封装结构 Download PDF

Info

Publication number
CN113725094A
CN113725094A CN202111280109.1A CN202111280109A CN113725094A CN 113725094 A CN113725094 A CN 113725094A CN 202111280109 A CN202111280109 A CN 202111280109A CN 113725094 A CN113725094 A CN 113725094A
Authority
CN
China
Prior art keywords
chip
thick
thickness adjusting
circuit board
thin
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202111280109.1A
Other languages
English (en)
Other versions
CN113725094B (zh
Inventor
邵冬冬
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shenzhen Siptory Technologies Co ltd
Original Assignee
Shenzhen Siptory Technologies Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shenzhen Siptory Technologies Co ltd filed Critical Shenzhen Siptory Technologies Co ltd
Priority to CN202111280109.1A priority Critical patent/CN113725094B/zh
Publication of CN113725094A publication Critical patent/CN113725094A/zh
Application granted granted Critical
Publication of CN113725094B publication Critical patent/CN113725094B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto

Abstract

本发明实施例公开了一种多芯片混合封装方法，包括：制作含薄芯片固定位和厚芯片固定位的电路板，薄芯片固定位和厚芯片固定位分别用于固定薄芯片和厚芯片；在薄芯片固定位制作芯片厚度调节凸台，芯片厚度调节凸台的高度为H，厚芯片的厚度减薄芯片的厚度差值为X，110%X≥H≥90%X；在芯片厚度调节凸台上固定薄芯片，在厚芯片固定位固定厚芯片；对固定薄芯片和厚芯片后的电路板进行塑封，塑封料覆盖电路板、薄芯片和厚芯片；对塑封后的电路板进行外围电路制作，制作薄芯片和厚芯片的芯片焊盘与塑封料表面焊盘或电路相连通的导通孔；通过设置芯片厚度调节凸台，各个芯片贴装后到塑封表面的导通孔的深度接近，大大降低了加工难度。

Description

一种多芯片混合封装方法和封装结构
技术领域
本发明涉及芯片封装技术领域，具体涉及一种多芯片混合封装方法和封装结构。
背景技术
当今全球正迎来以电子计算机为核心的电子信息技术时代。随着它的发展，越来越要求电子产品要具有高性能、多功能、高可靠、小型化、薄型化、便捷化以及向大众化普及所要求的低成本等特点。这样必然要求微电子封装要更好、更轻、更薄、封装密度更高，更好的电性能和热性能，更高的可靠性，更高的性能价格比。
电子产品发展趋势为高密度集成化和体积微型化，后摩尔时代先进封装技术的作用日趋重要，多芯片封装先进封装技术正得到青睐而发展迅速。
目前在多芯片封装领域不同种类芯片厚度差异较大，比如控制类IC芯片厚度可以做到200μm甚至100μm水平，而新兴GaN类MOS芯片由于材料或设计原因厚度一般需要在300μm甚至更厚水平。较大的厚度差异导致多芯片封装时，芯片互联层处于不同高度，芯片互联的导通孔深度差异较大，如图1所示，电路板1（底部双层载板）被塑封料3塑封，电路板1上设置有厚芯片22和薄芯片21，可以看到厚芯片22的导通孔14明显小于薄芯片21的导通孔14，两个导通孔14通过内层连接线路连接，塑封料3内还包括连通芯片底部焊盘与上部焊盘的大型导通孔141。差异较大的导通孔加工，无法实现加工参数的统一固化。一方面实现导通孔成型的激光钻或者控深钻等加工工艺参数需要严格区分及管控；另一方面不同深度及孔型的导通孔金属化或电镀加工工艺参数需要严格区分并管控。
发明内容
本发明实施例提供了一种多芯片混合封装方法和封装结构，用于解决现有分立器件的占用空间大，封装效率低的问题。
一种多芯片混合封装方法，包括：
步骤A. 制作含薄芯片固定位和厚芯片固定位的电路板，薄芯片固定位和厚芯片固定位分别用于固定薄芯片和厚芯片；
步骤B. 在薄芯片固定位制作芯片厚度调节凸台，芯片厚度调节凸台的高度为H，厚芯片的厚度减薄芯片的厚度差值为X，110%X≥H≥90%X；
步骤C. 在芯片厚度调节凸台上固定薄芯片，在厚芯片固定位固定厚芯片；
步骤D. 对固定薄芯片和厚芯片后的电路板进行塑封，塑封料覆盖电路板、薄芯片和厚芯片；
步骤E. 对塑封后的电路板进行外围电路制作，制作薄芯片和厚芯片的芯片焊盘与塑封料表面焊盘或电路相连通的导通孔；
塑封料表面设置焊盘和/或电路。
优选的，芯片厚度调节凸台为分体式设置，即薄芯片底部的芯片厚度调节凸台分为彼此设置有间隙的多个部分。
优选的，塑封料的填料为二氧化硅，间隙的宽度为二氧化硅颗粒外径的10~14倍以上，芯片厚度调节凸台的高度H为二氧化硅颗粒外径的2~4倍以上。
优选的，芯片厚度调节凸台呈环形设置，即芯片厚度调节凸台设置有中部盲孔；
塑封料的填料为二氧化硅，中部盲孔的内径为二氧化硅颗粒外径的10~14倍以上，芯片厚度调节凸台的高度H为二氧化硅颗粒外径的2~4倍以上。
优选的，步骤B包括：
步骤B1. 在电路板上设置干膜，通过曝光显影去除需要设置芯片厚度调节凸台位置处的干膜；
步骤B2. 在去除掉干膜后的芯片厚度调节凸台位置处通过填孔、电镀、化学镀或溅射工序进行孔位填充，制作需要的芯片厚度调节凸台；
其中，干膜由由底层抗镀干膜和上层抗镀干膜组成。
优选的，步骤B1包括：
步骤B11. 在电路板上制作干膜对位靶标点，干膜对位靶标点采用非对称布局设置，贴附底层抗镀干膜；
步骤B12. 使用高精度LDI直接成像曝光机实现底层抗镀干膜的曝光显影，去除芯片厚度调节凸台处和干膜对位靶标点处的底层抗镀干膜；
步骤B13. 使用真空贴膜机在电路板上贴附上层抗镀干膜，上层抗镀干膜贴附在底层抗镀干膜的上部；
步骤B14. 使用高精度LDI直接成像曝光机实现上层抗镀干膜的曝光显影。
优选的，芯片厚度调节凸台为分体式设置，即薄芯片底部的芯片厚度调节凸台分为彼此设置有间隙的多个部分；
间隙处设置有多个孤立的小直径膜支撑柱，小直径膜支撑柱的直径小于100μm，以提高干膜的贴装精度和曝光、显影精度，曝光显影后芯片厚度调节凸台制作前通过微蚀工艺，去掉小直径膜支撑柱和贴在上面的干膜。
实施例中，小直径膜支撑柱由电路板的基层铜制作而成；
小直径膜支撑柱的高度为其直径的50%~150%之间，相邻的小直径膜支撑柱之间的间隙大于其直径的2倍以上。
优选的，芯片厚度调节凸台的底部的电路板设置有盲孔阵列，盲孔阵列进行填孔电镀或化学填孔镀后与芯片厚度调节凸台一体连接，增加芯片厚度调节凸台与电路板的结合强度，缓冲应力；
盲孔阵列填孔镀前进行预填孔，预填孔的深度为孔深的30%~70%；一部分盲孔阵列使用与电路板导电部分相同材质的铜进行电镀，电镀深度50%~70%，另一部分盲孔阵列使用与电路板导电部分不相同材质的镍金进行电镀，电镀深度30%~50%，填充不同材质的两部分盲孔阵列相互交错；使用不同材质进行预填孔，可以提高芯片厚度调节凸台与底部电路板的结合力。
一种多芯片混合封装结构，包括：含薄芯片固定位和厚芯片固定位的电路板，薄芯片固定位和厚芯片固定位分别用于固定薄芯片和厚芯片；
薄芯片固定位设置有芯片厚度调节凸台，芯片厚度调节凸台的高度为H，厚芯片的厚度减薄芯片的厚度差值为X，110%X≥H≥90%X；
芯片厚度调节凸台上固定有薄芯片，厚芯片固定位固定有厚芯片；
固定薄芯片和厚芯片后的电路板外侧设置有塑封料，塑封料覆盖电路板、薄芯片和厚芯片；
塑封料设置有导通孔、焊盘和/或电路，薄芯片和厚芯片的芯片焊盘与焊盘或电路通过导通孔连通。
从以上技术方案可以看出，本发明实施例具有以下优点：
本发明实施例公开了一种多芯片混合封装方法，包括：制作含薄芯片固定位和厚芯片固定位的电路板，薄芯片固定位和厚芯片固定位分别用于固定薄芯片和厚芯片；在薄芯片固定位制作芯片厚度调节凸台，芯片厚度调节凸台的高度为H，厚芯片的厚度减薄芯片的厚度差值为X，110%X≥H≥90%X；在芯片厚度调节凸台上固定薄芯片，在厚芯片固定位固定厚芯片；对固定薄芯片和厚芯片后的电路板进行塑封，塑封料覆盖电路板、薄芯片和厚芯片；对塑封后的电路板进行外围电路制作，制作薄芯片和厚芯片的芯片焊盘与塑封料表面焊盘或电路相连通的导通孔；塑封料表面设置焊盘和/或电路。通过设置芯片厚度调节凸台，各个芯片贴装后到塑封表面的导通孔的深度接近，大大降低了加工难度。
附图说明
为了更清楚地说明本发明实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1为现有技术多芯片混合封装结构的结构示意图，塑封前。
图2为本发明一种多芯片混合封装方法实施例一的混合封装结构的结构示意图。
图3为本发明一种多芯片混合封装方法实施例一拆分后的混合封装结构的结构示意图。
图4为本发明一种多芯片混合封装方法实施例二的混合封装结构的结构示意图。
图5为本发明一种多芯片混合封装方法实施例三的混合封装结构的结构示意图。
图6a为本发明一种多芯片混合封装方法实施例四的混合封装结构的贴干膜前的结构示意图。
图6b为本发明一种多芯片混合封装方法实施例四的混合封装结构的贴底层抗镀干膜并曝光显影后的结构示意图。
图6c为本发明一种多芯片混合封装方法实施例四的混合封装结构的贴上层抗镀干膜后的结构示意图。
图6d为本发明一种多芯片混合封装方法实施例四的混合封装结构的贴上层抗镀干膜并曝光、显影并设置芯片厚度调节凸台后的结构示意图。
图6e为本发明一种多芯片混合封装方法实施例四的混合封装结构的贴上层抗镀干膜并曝光、显影、设置芯片厚度调节凸台并去除干膜后的结构示意图。
图7为现有技术多芯片混合封装结构的结构示意图，塑封后。
图8为本发明一种多芯片混合封装结构的一个实施例的结构示意图。
图9为本发明一种多芯片混合封装结构的另一个实施例的结构示意图。
图中：
1-电路板；11-薄芯片固定位；12-厚芯片固定位；13-芯片厚度调节凸台；131-中部盲孔；14-导通孔；141-大型导通孔；15-间隙；16-小直径膜支撑柱；17-盲孔阵列；18-干膜对位靶标点；19-内层连接线路；21-薄芯片；22-厚芯片；3-塑封料；4-干膜；41-底层抗镀干膜；42-上层抗镀干膜。
具体实施方式
本发明实施例提供了一种多芯片混合封装方法和封装结构，用于解决现有技术多芯片封装时芯片互联的导通孔深度差异较大，加工难度高的问题。
下面将结合本发明实施例中的附图1~9，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
本发明的说明书和权利要求书及上述附图中的术语“第一”、“第二”、“第三”、“第四”等（如果存在）是用于区别类似的对象，而不必用于描述特定的顺序或先后次序。应该理解这样使用的数据在适当情况下可以互换，以便这里描述的实施例能够以除了在这里图示或描述的内容以外的顺序实施。此外，术语“包括”和“具有”以及他们的任何变形，意图在于覆盖不排他的包含，例如，包含了一系列步骤或单元的过程、方法、系统、产品或设备不必限于清楚地列出的那些步骤或单元，而是可包括没有清楚地列出的或对于这些过程、方法、产品或设备固有的其它步骤或单元。
请参阅图1，
实施例一
一种多芯片混合封装方法，包括：
步骤A. 制作含薄芯片固定位11和厚芯片固定位12的电路板1，薄芯片固定位11和厚芯片固定位12分别用于固定薄芯片21和厚芯片22；
步骤B. 在薄芯片固定位11制作芯片厚度调节凸台13，芯片厚度调节凸台13的高度为H，厚芯片22的厚度减薄芯片21的厚度差值为X，110%X≥H≥90%X；
步骤C. 在芯片厚度调节凸台13上固定薄芯片21，在厚芯片固定位12固定厚芯片22；
步骤D. 对固定薄芯片21和厚芯片22后的电路板1进行塑封，塑封料3覆盖电路板1、薄芯片21和厚芯片22；
步骤E. 对塑封后的电路板1进行外围电路制作，制作薄芯片21和厚芯片22的芯片焊盘与塑封料3表面焊盘或电路相连通的导通孔14；
塑封料3表面设置焊盘和/或电路。
实施例二
一种多芯片混合封装方法，包括：
步骤A. 制作含薄芯片固定位11和厚芯片固定位12的电路板1，薄芯片固定位11和厚芯片固定位12分别用于固定薄芯片21和厚芯片22；
步骤B. 在薄芯片固定位11制作芯片厚度调节凸台13，芯片厚度调节凸台13的高度为H，厚芯片22的厚度减薄芯片21的厚度差值为X，110%X≥H≥90%X；
步骤C. 在芯片厚度调节凸台13上固定薄芯片21，在厚芯片固定位12固定厚芯片22；
步骤D. 对固定薄芯片21和厚芯片22后的电路板1进行塑封，塑封料3覆盖电路板1、薄芯片21和厚芯片22；
步骤E. 对塑封后的电路板1进行外围电路制作，制作薄芯片21和厚芯片22的芯片焊盘与塑封料3表面焊盘或电路相连通的导通孔14；
塑封料3表面设置焊盘和/或电路。
本实施例中，芯片厚度调节凸台13为分体式设置，即薄芯片21底部的芯片厚度调节凸台13分为彼此设置有间隙15的多个部分。
本实施例中，塑封料3的填料为二氧化硅，间隙15的宽度为二氧化硅颗粒外径的10~14倍以上，芯片厚度调节凸台13的高度H为二氧化硅颗粒外径的2~4倍以上。
实施例三
一种多芯片混合封装方法，包括：
步骤A. 制作含薄芯片固定位11和厚芯片固定位12的电路板1，薄芯片固定位11和厚芯片固定位12分别用于固定薄芯片21和厚芯片22；
步骤B. 在薄芯片固定位11制作芯片厚度调节凸台13，芯片厚度调节凸台13的高度为H，厚芯片22的厚度减薄芯片21的厚度差值为X，110%X≥H≥90%X；
步骤C. 在芯片厚度调节凸台13上固定薄芯片21，在厚芯片固定位12固定厚芯片22；
步骤D. 对固定薄芯片21和厚芯片22后的电路板1进行塑封，塑封料3覆盖电路板1、薄芯片21和厚芯片22；
步骤E. 对塑封后的电路板1进行外围电路制作，制作薄芯片21和厚芯片22的芯片焊盘与塑封料3表面焊盘或电路相连通的导通孔14；
塑封料3表面设置焊盘和/或电路。
本实施例中，芯片厚度调节凸台13呈环形设置，即芯片厚度调节凸台13设置有中部盲孔131；
塑封料3的填料为二氧化硅，中部盲孔131的内径为二氧化硅颗粒外径的10~14倍以上，芯片厚度调节凸台13的高度H为二氧化硅颗粒外径的2~4倍以上。
实施例四
一种多芯片混合封装方法，包括：
步骤A. 制作含薄芯片固定位11和厚芯片固定位12的电路板1，薄芯片固定位11和厚芯片固定位12分别用于固定薄芯片21和厚芯片22；
步骤B. 在薄芯片固定位11制作芯片厚度调节凸台13，芯片厚度调节凸台13的高度为H，厚芯片22的厚度减薄芯片21的厚度差值为X，110%X≥H≥90%X；
步骤C. 在芯片厚度调节凸台13上固定薄芯片21，在厚芯片固定位12固定厚芯片22；
步骤D. 对固定薄芯片21和厚芯片22后的电路板1进行塑封，塑封料3覆盖电路板1、薄芯片21和厚芯片22；
步骤E. 对塑封后的电路板1进行外围电路制作，制作薄芯片21和厚芯片22的芯片焊盘与塑封料3表面焊盘或电路相连通的导通孔14；
塑封料3表面设置焊盘和/或电路。
本实施例中，芯片厚度调节凸台13为分体式设置，即薄芯片21底部的芯片厚度调节凸台13分为彼此设置有间隙15的多个部分。
本实施例中，芯片厚度调节凸台13为铜制作而成。
然而，引入芯片厚度调节凸台13也会带来相应的问题：凸台设计会导致封装产品中铜金属材料占比增加，考虑封装体内各材料CTE（coefficient of thermal expansion，热膨胀系数）匹配关系，Cu材料的CTE最高，与其他材料相差较大，需要考虑封装产品结构应力优化设计，热力学模拟，可以在厚度调节凸台13的适当位置设置间隙，既能够保证足够的支撑力，也可以降低芯片厚度调节凸台13与其它部分之间的应力差，提高产品寿命和可靠性。
Figure 476483DEST_PATH_IMAGE001
本实施例中，塑封料3的填料为二氧化硅，间隙15的宽度为二氧化硅颗粒外径的10~14倍以上，芯片厚度调节凸台13的高度H为二氧化硅颗粒外径的2~4倍以上。优化后的凸台考虑到产品塑封时塑封料的填充性，保证芯片与凸台底部完全填充，通过间隙15的尺寸规划和设计，保证了芯片厚度调节凸台13的尺寸（厚度、间隙15的形状、分布等）与塑封料填料粒径相匹配。
本实施例中，步骤B包括：
步骤B1. 在电路板1上设置干膜4，通过曝光显影去除需要设置芯片厚度调节凸台13位置处的干膜；
步骤B2. 在去除掉干膜后的芯片厚度调节凸台13位置处通过填孔、电镀、化学镀或溅射工序进行孔位填充，制作需要的芯片厚度调节凸台13；
其中，干膜4由由底层抗镀干膜41和上层抗镀干膜42组成。
较厚的芯片厚度调节凸台13需要用到较厚的干膜材料，目前高精度的LDI（laserdirect imaging，中文全称是激光直接成像技术）直接成像曝光设备针对厚干膜（厚度＞50μm）存在能量不足以及加工周期长等问题，本发明采用了两次贴膜、两次曝光工艺流程设计。
本实施例中，步骤B1包括：
步骤B11. 在电路板1上制作干膜对位靶标点18，干膜对位靶标点18采用非对称布局设置，贴附底层抗镀干膜41；
步骤B12. 使用高精度LDI直接成像曝光机实现底层抗镀干膜41的曝光显影，去除芯片厚度调节凸台13处和干膜对位靶标点18处的底层抗镀干膜；
步骤B13. 使用真空贴膜机在电路板1上贴附上层抗镀干膜42，上层抗镀干膜42贴附在底层抗镀干膜41的上部；
步骤B14. 使用高精度LDI直接成像曝光机实现上层抗镀干膜42的曝光显影。
本实施例中，芯片厚度调节凸台13为分体式设置，即薄芯片21底部的芯片厚度调节凸台13分为彼此设置有间隙15的多个部分；
间隙15处设置有多个孤立的小直径膜支撑柱16，小直径膜支撑柱16的直径小于100μm，以提高干膜4的贴装精度和曝光、显影精度，曝光显影后芯片厚度调节凸台13制作前通过微蚀工艺，去掉小直径膜支撑柱16和贴在上面的干膜。
实施例中，小直径膜支撑柱16由电路板1的基层铜制作而成；小直径膜支撑柱16的高度为其直径的50%~150%之间，相邻的小直径膜支撑柱16之间的间隙大于其直径的2倍以上。
本实施例中，芯片厚度调节凸台13的底部的电路板1设置有盲孔阵列17，盲孔阵列17进行填孔电镀或化学填孔镀后与芯片厚度调节凸台13一体连接，增加芯片厚度调节凸台13与电路板1的结合强度，缓冲应力；盲孔阵列17填孔镀前进行预填孔，预填孔的深度为孔深的30%~70%；一部分盲孔阵列17使用与电路板导电部分相同材质的铜进行电镀，电镀深度50%~70%，另一部分盲孔阵列17使用与电路板导电部分不相同材质的镍金进行电镀，电镀深度30%~50%，填充不同材质的两部分盲孔阵列17相互交错；使用不同材质进行预填孔，可以提高芯片厚度调节凸台13与底部电路板1的结合力。
本实施例中，塑封料3内设置有内层连接线路19，内层连接线路19用于连接塑封料3内各个需要连接的焊盘或用于走线。
为解决多芯片封装中因为芯片厚度不一致带来的加工工艺、质量管控等多样化、繁琐化等现状，本发明提出了多芯片混合封装结构及其封装方法。无需对多芯片封装中成本高昂的芯片做任何改动，而是在封装载板（电路板1）中加入芯片厚度调节凸台13，芯片厚度调节凸台13的形状、高度可以像制作电路板线路一样简单、灵活，芯片厚度调节凸台13可以是导体或绝缘体，在电路板上制作凸台，无论是导体还是绝缘体，在电路板厂商都有很多成熟的技术可以借鉴和使用。
本发明提供的技术方案，设计灵活且低成本解决了多芯片封装中芯片互联层处于不同高度的问题。通过凸台设计，使得贴装后的各个芯片的上表面处于大体相同的高度，匹配多芯片封装中芯片互联层高度后，不同位置芯片互联导通孔的加工即可简化或者统一参数及控制标准，既减少了工艺控制难点、加工流程又降低了产品加工难度并提高了产品及加工质量。
实施例五
本发明所要解决的技术问题是开发一种多芯片混合封装结构及其封装方法，该方法可用于设计灵活且低成本解决多芯片封装中由于芯片厚度不一致带来的加工工艺、质量管控等多样化、繁琐化等问题。通过匹配多芯片封装中芯片互联层高度的凸台设计，简化统一加工参数及控制标准，减少工艺控制难点及加工流程并降低产品加工难度、提高产品加工质量。
本发明所采用的一种技术方案为：
① 以二层封装载板为例，常规制程实现图形及层间导通；
② 以二个芯片集成封装为例，在芯片一对应贴片位置设计芯片厚度调节凸台，利用常规基板或PCB加工工艺如图形、电镀等实现整体凸台，凸台设计高度为两芯片的高度差；
③ 常规封装贴片加工，芯片一与芯片二完成焊料印刷、芯片贴装、回流焊接等加工，其中芯片一处于步骤②设计凸台位置；
④ 利用树脂类材料，采用模塑或者压合塑封等方法实现多芯片的过程封装，芯片一、芯片二完全由塑封材料包裹；
⑤ 按封装设计在芯片一、芯片二以及其他位置利用激光钻或者控深钻等手法实现导通孔加工成型，其中芯片一、芯片二导通孔加工工艺及参数稳定一致；
⑥ 采用常规基板或PCB加工工艺如金属化、电镀、图形等实现芯片间多芯封装体的电气互连图层（，此多芯片封装结构上下面线路均裸露在封装体外；
⑦ 当设计要求顶部无裸露时，可利用压合或阻焊工艺，实现顶部线路塑封包裹。
本发明还提供了一种多芯片混合封装结构。
一种多芯片混合封装结构，包括：含薄芯片固定位11和厚芯片固定位12的电路板1，薄芯片固定位11和厚芯片固定位12分别用于固定薄芯片21和厚芯片22；
薄芯片固定位11设置有芯片厚度调节凸台13，芯片厚度调节凸台13的高度为H，厚芯片22的厚度减薄芯片21的厚度差值为X，110%X≥H≥90%X；
芯片厚度调节凸台13上固定有薄芯片21，厚芯片固定位12固定有厚芯片22；
固定薄芯片21和厚芯片22后的电路板1外侧设置有塑封料3，塑封料3覆盖电路板1、薄芯片21和厚芯片22；
塑封料3设置有导通孔14、焊盘和/或电路，薄芯片21和厚芯片22的芯片焊盘与焊盘或电路通过导通孔14连通。
本实施例中，芯片厚度调节凸台13为分体式设置，即薄芯片21底部的芯片厚度调节凸台13分为彼此设置有间隙15的多个部分。
本实施例中，芯片厚度调节凸台13为绝缘体和导体的混合体。
本实施例中，塑封料3的填料为二氧化硅，间隙15的宽度为二氧化硅颗粒外径的10~14倍以上，芯片厚度调节凸台13的高度H为二氧化硅颗粒外径的2~4倍以上。优化后的凸台考虑到产品塑封时塑封料的填充性，保证芯片与凸台底部完全填充，通过间隙15的尺寸规划和设计，保证了芯片厚度调节凸台13的尺寸（厚度、间隙15的形状、分布等）与塑封料填料粒径相匹配。
本实施例中，步骤B包括：
步骤B1. 在电路板1上设置干膜4，通过曝光显影去除需要设置芯片厚度调节凸台13位置处的干膜；
步骤B2. 在去除掉干膜后的芯片厚度调节凸台13位置处通过填孔、电镀、化学镀或溅射工序进行孔位填充，制作需要的芯片厚度调节凸台13；
其中，干膜4由由底层抗镀干膜41和上层抗镀干膜42组成。
较厚的芯片厚度调节凸台13需要用到较厚的干膜材料，目前高精度的LDI（laserdirect imaging，中文全称是激光直接成像技术）直接成像曝光设备针对厚干膜（厚度＞50μm）存在能量不足以及加工周期长等问题，本发明采用了两次贴膜、两次曝光工艺流程设计。
本实施例中，步骤B1包括：
步骤B11. 在电路板1上制作干膜对位靶标点18，干膜对位靶标点18采用非对称布局设置，贴附底层抗镀干膜41；
步骤B12. 使用高精度LDI直接成像曝光机实现底层抗镀干膜41的曝光显影，去除芯片厚度调节凸台13处和干膜对位靶标点18处的底层抗镀干膜；
步骤B13. 使用真空贴膜机在电路板1上贴附上层抗镀干膜42，上层抗镀干膜42贴附在底层抗镀干膜41的上部；
步骤B14. 使用高精度LDI直接成像曝光机实现上层抗镀干膜42的曝光显影。
本实施例中，芯片厚度调节凸台13为分体式设置，即薄芯片21底部的芯片厚度调节凸台13分为彼此设置有间隙15的多个部分；
间隙15处设置有多个孤立的小直径膜支撑柱16，小直径膜支撑柱16的直径小于100μm，以提高干膜4的贴装精度和曝光、显影精度，曝光显影后芯片厚度调节凸台13制作前通过微蚀工艺，去掉小直径膜支撑柱16和贴在上面的干膜。
实施例中，小直径膜支撑柱16由电路板1的基层铜制作而成；
小直径膜支撑柱16的高度为其直径的50%~150%之间，相邻的小直径膜支撑柱16之间的间隙大于其直径的2倍以上。
本实施例中，芯片厚度调节凸台13的底部的电路板1设置有盲孔阵列17，盲孔阵列17进行填孔电镀或化学填孔镀后与芯片厚度调节凸台13一体连接，增加芯片厚度调节凸台13与电路板1的结合强度，缓冲应力；
盲孔阵列17填孔镀前进行预填孔，预填孔的深度为孔深的30%~70%；一部分盲孔阵列17使用与电路板导电部分相同材质的铜进行电镀，电镀深度50%~70%，另一部分盲孔阵列17使用与电路板导电部分不相同材质的镍金进行电镀，电镀深度30%~50%，填充不同材质的两部分盲孔阵列17相互交错；使用不同材质进行预填孔，可以提高芯片厚度调节凸台13与底部电路板1的结合力。
本实施例中，塑封料3内设置有内层连接线路19，内层连接线路19用于连接塑封料3内各个需要连接的焊盘或用于走线。
本发明开发的多芯片混合封装结构，设计灵活且低成本解决多芯片封装中由于芯片厚度不一致带来的加工工艺、质量管控等多样化、繁琐化等问题：
1、设计成本低：无需对成本高昂的芯片做任何设计改动，只需要在封装载板中加入芯片厚度调节凸台设计，即可利用传统基板或PCB制程解决问题，设计成本大大降低；
2、流程成本低：匹配芯片厚度后，多芯片封装中芯片互联导通孔的加工可实现统一加工参数与控制标准，大幅缩短了加工流程即降低了流程成本；
3、产品质量高：多芯片封装中由于芯片厚度不一致带来的加工工艺、质量管控等多样化问题，容易影响产品质量稳定，本发明设计可统一加工参数与控制标准，大幅提升产品质量稳定性；
4、设计适用性：针对不同厚度的芯片高度差，本发明只需调节凸台电镀参数即可匹配，设计工艺参数灵活选择，适用范围广。
所属领域的技术人员可以清楚地了解到，为描述的方便和简洁，上述描述的系统，装置和单元的具体工作过程，可以参考前述方法实施例中的对应过程，在此不再赘述。
以上所述，以上实施例仅用以说明本发明的技术方案，而非对其限制；尽管参照前述实施例对本发明进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本发明各实施例技术方案的精神和范围。

Claims (10)

1.一种多芯片混合封装方法，其特征在于，包括：
步骤A. 制作含薄芯片固定位（11）和厚芯片固定位（12）的电路板（1），所述薄芯片固定位（11）和厚芯片固定位（12）分别用于固定薄芯片（21）和厚芯片（22）；
步骤B. 在所述薄芯片固定位（11）制作芯片厚度调节凸台（13），所述芯片厚度调节凸台（13）的高度为H，厚芯片（22）的厚度减薄芯片（21）的厚度差值为X，110%X≥H≥90%X；
步骤C. 在所述芯片厚度调节凸台（13）上固定薄芯片（21），在所述厚芯片固定位（12）固定厚芯片（22）；
步骤D. 对固定薄芯片（21）和厚芯片（22）后的电路板（1）进行塑封，塑封料（3）覆盖电路板（1）、薄芯片（21）和厚芯片（22）；
步骤E. 对塑封后的电路板（1）进行外围电路制作，制作薄芯片（21）和厚芯片（22）的芯片焊盘与塑封料（3）表面焊盘或电路相连通的导通孔（14）；
塑封料（3）表面设置焊盘和/或电路。
2.如权利要求1所述多芯片混合封装方法，其特征在于，所述芯片厚度调节凸台（13）为分体式设置，即薄芯片（21）底部的芯片厚度调节凸台（13）分为彼此设置有间隙（15）的多个部分。
3.如权利要求2所述多芯片混合封装方法，其特征在于，所述塑封料（3）的填料为二氧化硅，所述间隙（15）的宽度为所述二氧化硅颗粒外径的10~14倍以上，所述芯片厚度调节凸台（13）的高度H为二氧化硅颗粒外径的2~4倍以上。
4.如权利要求1所述多芯片混合封装方法，其特征在于，所述芯片厚度调节凸台（13）呈环形设置，即芯片厚度调节凸台（13）设置有中部盲孔（131）；
所述塑封料（3）的填料为二氧化硅，所述中部盲孔（131）的内径为所述二氧化硅颗粒外径的10~14倍以上，所述芯片厚度调节凸台（13）的高度H为二氧化硅颗粒外径的2~4倍以上。
5.如权利要求1所述多芯片混合封装方法，其特征在于，所述步骤B包括：
步骤B1. 在电路板（1）上设置干膜（4），通过曝光显影去除需要设置芯片厚度调节凸台（13）位置处的干膜；
步骤B2. 在去除掉干膜后的芯片厚度调节凸台（13）位置处通过填孔、电镀、化学镀或溅射工序进行孔位填充，制作需要的芯片厚度调节凸台（13）；
其中，干膜（4）由底层抗镀干膜（41）和上层抗镀干膜（42）组成。
6.如权利要求5所述多芯片混合封装方法，其特征在于，所述步骤B1包括：
步骤B11. 在所述电路板（1）上制作干膜对位靶标点（18），所述干膜对位靶标点（18）采用非对称布局设置，贴附底层抗镀干膜（41）；
步骤B12. 使用高精度LDI直接成像曝光机实现底层抗镀干膜（41）的曝光显影，去除芯片厚度调节凸台（13）处和干膜对位靶标点（18）处的底层抗镀干膜；
步骤B13. 使用真空贴膜机在所述电路板（1）上贴附上层抗镀干膜（42），上层抗镀干膜（42）贴附在底层抗镀干膜（41）的上部；
步骤B14. 使用高精度LDI直接成像曝光机实现上层抗镀干膜（42）的曝光显影。
7.如权利要求6所述多芯片混合封装方法，其特征在于，所述芯片厚度调节凸台（13）为分体式设置，即薄芯片（21）底部的芯片厚度调节凸台（13）分为彼此设置有间隙（15）的多个部分；
所述间隙（15）处设置有多个孤立的小直径膜支撑柱（16），小直径膜支撑柱（16）的直径小于100μm，以提高干膜（4）的贴装精度和曝光、显影精度，曝光显影后芯片厚度调节凸台（13）制作前通过微蚀工艺，去掉小直径膜支撑柱（16）和贴在上面的干膜。
8.如权利要求7所述多芯片混合封装方法，其特征在于，所述小直径膜支撑柱（16）由电路板（1）的基层铜制作而成；
所述小直径膜支撑柱（16）的高度为其直径的50%~150%之间，相邻的小直径膜支撑柱（16）之间的间隙大于其直径的2倍以上。
9.如权利要求1所述多芯片混合封装方法，其特征在于，所述芯片厚度调节凸台（13）的底部的电路板（1）设置有盲孔阵列（17），盲孔阵列（17）进行填孔电镀或化学填孔镀后与所述芯片厚度调节凸台（13）一体连接，增加芯片厚度调节凸台（13）与电路板（1）的结合强度，缓冲应力；
盲孔阵列（17）填孔镀前进行预填孔，预填孔的深度为孔深的30%~70%；一部分盲孔阵列（17）使用与电路板导电部分相同材质的铜进行电镀，电镀深度50%~70%，另一部分盲孔阵列（17）使用与电路板导电部分不相同材质的镍金进行电镀，电镀深度30%~50%，填充不同材质的两部分盲孔阵列（17）相互交错；使用不同材质进行预填孔，可以提高芯片厚度调节凸台（13）与底部电路板（1）的结合力。
10.一种多芯片混合封装结构，其特征在于，包括：含薄芯片固定位（11）和厚芯片固定位（12）的电路板（1），所述薄芯片固定位（11）和厚芯片固定位（12）分别用于固定薄芯片（21）和厚芯片（22）；
所述薄芯片固定位（11）设置有芯片厚度调节凸台（13），所述芯片厚度调节凸台（13）的高度为H，厚芯片（22）的厚度减薄芯片（21）的厚度差值为X，110%X≥H≥90%X；
所述芯片厚度调节凸台（13）上固定有薄芯片（21），所述厚芯片固定位（12）固定有厚芯片（22）；
固定薄芯片（21）和厚芯片（22）后的电路板（1）外侧设置有塑封料（3），塑封料（3）覆盖电路板（1）、薄芯片（21）和厚芯片（22）；
塑封料（3）设置有导通孔（14）、焊盘和/或电路，薄芯片（21）和厚芯片（22）的芯片焊盘与焊盘或电路通过所述导通孔（14）连通。
CN202111280109.1A 2021-11-01 2021-11-01 一种多芯片混合封装方法 Active CN113725094B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202111280109.1A CN113725094B (zh) 2021-11-01 2021-11-01 一种多芯片混合封装方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202111280109.1A CN113725094B (zh) 2021-11-01 2021-11-01 一种多芯片混合封装方法

Publications (2)

Publication Number Publication Date
CN113725094A true CN113725094A (zh) 2021-11-30
CN113725094B CN113725094B (zh) 2022-02-08

Family

ID=78686284

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202111280109.1A Active CN113725094B (zh) 2021-11-01 2021-11-01 一种多芯片混合封装方法

Country Status (1)

Country Link
CN (1) CN113725094B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114121900A (zh) * 2022-01-27 2022-03-01 深圳中科四合科技有限公司 具备过压和过电保护功能的esd器件加工方法
CN114361045A (zh) * 2022-03-16 2022-04-15 合肥矽迈微电子科技有限公司 基于半导体封装的深孔加工工艺方法

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20130207255A1 (en) * 2012-02-15 2013-08-15 Alan J. Magnus Semiconductor device package having backside contact and method for manufacturing
CN104576421A (zh) * 2013-10-25 2015-04-29 英飞凌科技股份有限公司 半导体器件和用于制造半导体器件的方法
CN105244341A (zh) * 2015-09-01 2016-01-13 华进半导体封装先导技术研发中心有限公司 半导体器件的fowlp封装结构及制作方法
US20160351482A1 (en) * 2013-08-06 2016-12-01 Jiangsu Changjiang Electronics Technology Co., Ltd Etching-before-packaging three-dimensional system-level metal circuit board structure inversely provided with chip, and technological method
US20180190513A1 (en) * 2015-06-26 2018-07-05 Pep Innovation Pte Ltd. Semiconductor packaging method, semiconductor package and stacked semiconductor packages
CN110634838A (zh) * 2019-08-29 2019-12-31 上海先方半导体有限公司 一种超薄扇出型封装结构及其制作方法
CN111477553A (zh) * 2020-04-15 2020-07-31 上海先方半导体有限公司 隔离封装结构及其制造方法

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20130207255A1 (en) * 2012-02-15 2013-08-15 Alan J. Magnus Semiconductor device package having backside contact and method for manufacturing
US20160351482A1 (en) * 2013-08-06 2016-12-01 Jiangsu Changjiang Electronics Technology Co., Ltd Etching-before-packaging three-dimensional system-level metal circuit board structure inversely provided with chip, and technological method
CN104576421A (zh) * 2013-10-25 2015-04-29 英飞凌科技股份有限公司 半导体器件和用于制造半导体器件的方法
US20180190513A1 (en) * 2015-06-26 2018-07-05 Pep Innovation Pte Ltd. Semiconductor packaging method, semiconductor package and stacked semiconductor packages
CN105244341A (zh) * 2015-09-01 2016-01-13 华进半导体封装先导技术研发中心有限公司 半导体器件的fowlp封装结构及制作方法
CN110634838A (zh) * 2019-08-29 2019-12-31 上海先方半导体有限公司 一种超薄扇出型封装结构及其制作方法
CN111477553A (zh) * 2020-04-15 2020-07-31 上海先方半导体有限公司 隔离封装结构及其制造方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114121900A (zh) * 2022-01-27 2022-03-01 深圳中科四合科技有限公司 具备过压和过电保护功能的esd器件加工方法
CN114361045A (zh) * 2022-03-16 2022-04-15 合肥矽迈微电子科技有限公司 基于半导体封装的深孔加工工艺方法

Also Published As

Publication number Publication date
CN113725094B (zh) 2022-02-08

Similar Documents

Publication Publication Date Title
US7838967B2 (en) Semiconductor chip having TSV (through silicon via) and stacked assembly including the chips
US6495912B1 (en) Structure of ceramic package with integrated passive devices
US7257884B2 (en) Method for fabricating semiconductor component with adjustment circuitry for electrical characteristics or input/output configuration
US6889429B2 (en) Method of making a lead-free integrated circuit package
CN101859752B (zh) 具有内嵌式芯片及硅导通孔晶粒之堆栈封装结构及其制造方法
CN113725094B (zh) 一种多芯片混合封装方法
US6596560B1 (en) Method of making wafer level packaging and chip structure
CN100477194C (zh) 电路板及其制造方法以及半导体封装及其制造方法
US20080006936A1 (en) Superfine-circuit semiconductor package structure
US20020070446A1 (en) Semiconductor device and method for the production thereof
US20030218249A1 (en) High-density integrated circuit package and method for the same
US20050041398A1 (en) Integrated circuit substrate having embedded back-side access conductors and vias
US6596620B2 (en) BGA substrate via structure
US7180749B2 (en) Circuit board and its manufacturing method
CN105161427A (zh) 半导体基板、半导体封装与半导体装置的制造方法
CN101364586B (zh) 封装基板结构
US5882957A (en) Ball grid array packaging method for an integrated circuit and structure realized by the method
CN101383301A (zh) 形成倒装芯片突起载体式封装的方法
US7109573B2 (en) Thermally enhanced component substrate
CN102693955A (zh) 封装载板及其制造方法
CN111933590B (zh) 封装结构和封装结构制作方法
US6967124B1 (en) Imprinted integrated circuit substrate and method for imprinting an integrated circuit substrate
US6954360B2 (en) Thermally enhanced component substrate: thermal bar
CN101740403B (zh) 封装基板结构及其制作方法
KR101776298B1 (ko) 매립형 인쇄회로기판 및 그 제조방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant