CN104016296A - 一种封装结构和该封装结构的封装方法 - Google Patents

一种封装结构和该封装结构的封装方法 Download PDF

Info

Publication number
CN104016296A
CN104016296A CN201410263131.9A CN201410263131A CN104016296A CN 104016296 A CN104016296 A CN 104016296A CN 201410263131 A CN201410263131 A CN 201410263131A CN 104016296 A CN104016296 A CN 104016296A
Authority
CN
China
Prior art keywords
pad
pin
encapsulating
face
carrier plate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201410263131.9A
Other languages
English (en)
Other versions
CN104016296B (zh
Inventor
户俊华
刘昭麟
栗振超
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Huzhou Creative Plastic New Material Technology Co ltd
Original Assignee
Shandong Sinochip Semiconductors Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shandong Sinochip Semiconductors Co Ltd filed Critical Shandong Sinochip Semiconductors Co Ltd
Priority to CN201410263131.9A priority Critical patent/CN104016296B/zh
Publication of CN104016296A publication Critical patent/CN104016296A/zh
Application granted granted Critical
Publication of CN104016296B publication Critical patent/CN104016296B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491Disposition
    • H01L2224/4912Layout
    • H01L2224/49171Fan-out arrangements

Landscapes

  • Micromachines (AREA)

Abstract

本发明公开了一种封装结构和该封装结构的封装方法,依据本发明,利用预制的焊盘和引脚,满足小于等于焊盘面积和引脚数的器件的封装,然后通过对容腔进行封闭,从而实现对小于等于焊盘面积和引脚数的器件封装的通用性。另外,由于焊盘和引脚的规制配置,从而可以满足大量生产的需要。

Description

一种封装结构和该封装结构的封装方法
技术领域
本发明涉及一种封装结构和该封装结构的封装方法。
背景技术
MEMS(Micro-Electro-Mechanical System ,微机电系统)/传感器以及射频器件广泛应用于便携式电子产品,具有广阔的市场前景。与电子产品封装类似,电子产品封装可以实现对元器件的机械支撑、电源分配、信号分配以及散热等功能,但是由于MEMS器件的特殊性和复杂性,MEMS封装不仅要实现器件和外界接触,而且要避免外界环境对器件带来的危害。例如,压力传感器不仅要避免外界机械应力的影响,同时需要和外界的接口以实现其压力测量功能。
与IC封装类似,小型化、低成本以及高可靠性是此类封装的必然发展趋势。研究证实,MEMS器件封装不仅工艺复杂而且成本较高,阻碍了MEMS器件小型化以及商业化的进程。
空腔封装广泛应用于射频产品、MEMS/传感器以及光学器件的封装。典型的空腔封装采用金属罐或者无铅陶瓷芯片载体形式。然而,由于金属以及陶瓷空腔封装的成本较高,限制了其在低成本的MEMS/传感器中的大规模使用。此外,空腔封装载体通常为定制化产品,应用范围单一,同样增加了MEMS产品成本。
发明内容
为了降低封装的成本,本发明提出了一种通用性比较好,并适于规模化生产的封装结构,本发明还提出了一种该封装结构的封装方法。
依据本发明的一个方面,一种封装结构,包括:
一焊盘,为一矩形板件,该焊盘的一面为贴装面,用以贴装待封装器件;
复数个引脚,分布在焊盘四周,并与焊盘绝缘,且引脚间相互分离,藉由绝缘材料与焊盘整合为一封装载板;
围坝,形成在贴装面的周缘,与该贴装面形成半包围的容腔,并于容腔内暴露出引脚,用以打线;以及
封装体,覆盖于容腔开口或者填充容腔空间。
优选地,所述焊盘及引脚包括基层金属和镀制在基层金属表面的增导金属。
具体地,所述基层金属为铜,增导金属为镍钯金。
优选地,所述围坝具有从上到下内倾的四棱锥内面。
具体地,四棱锥的侧面与铅垂线的夹角为6°~15°。
具体地,所述封装载板的长宽比为1:1~3:1。
具体地,围坝的高度为0.17mm~0.5mm。
依据本发明的另一个方面,一种封装方法,包括以下步骤:
1)制作封装载板,形成具有焊盘和分布在焊盘四周的引脚,焊盘与引脚间以及引脚之间通过绝缘材料隔离,其中焊盘的一面为贴装面;
2)在贴装面的四周制作围坝,与贴装面构成半封闭的容腔结构,并在容腔内,暴露出引脚;
3)在贴装面上贴装器件;
4)将器件与选定的引脚键合,形成总成;
5)将所述总成的容腔填充灌封胶或者对容腔结构加盖形成封闭结构以完成封装。
具体地,制作封装载板的方法为:
蚀刻一矩形金属板,形成焊盘及引脚,其中焊盘及引脚间在矩形金属板的表面留有保持焊盘及引脚间位置的保持条;
在焊盘及引脚间填充绝缘材料,固化使焊盘及引脚连接一体;
去除保持条。
具体地,在制作完封装载板后,在其封装载板暴露出金属的部分上镀制一层镍钯金。
依据本发明,利用预制的焊盘和引脚,满足小于等于焊盘面积和引脚数的器件的封装,然后通过对容腔进行封闭,从而实现对小于等于焊盘面积和引脚数的器件封装的通用性。另外,由于焊盘和引脚的规制配置,从而可以满足大量生产的需要。
附图说明
图1a为一种封装载板侧剖结构示意图。
图1b为相应于图1a的俯视结构示意图。
图2为一种封装方法中工件在工序间顺序流转的结构示意图。
图3为一种封装方法中工件在工序间顺序流转的结构示意图。
图4a为一种单芯片封装侧剖结构示意图。
图4b为相应对于图4a的俯视结构示意图。
图5a为一种双芯片横向平铺封装侧剖结构示意图。
图5b为相应于图5a的俯视结构示意图。
图6a为一种双芯片堆叠封装侧剖结构示意图。
图6b为相应于图6a的俯视结构示意图。
图中:11.围坝;12.半蚀刻结构;13.焊盘;14.引脚;
21.封装载板;22.芯片;23.金线;24.盖板;
31.封装载板;32.芯片;33.金线;34.硅胶;
41.封装载板;42.芯片;43.金线;44.盖板;
51.封装载板;52.ASIC芯片;53.传感器芯片;54.金线;
61.封装载板;62.ASIC芯片;63.传感器芯片;64.金线。
具体实施方式
下面结合附图和具体实施例对本发明进一步说明。但不作为本发明的限定。
如图1b所示,焊盘13的法向为上下方向,图1b表示为一种封装结构的俯视结构示意图,对于围坝11而言,与封装载板构成一个类似于帽的半包围结构,内侧指帽内。
先看封装结构的基本组成,主体由底部的封装载板和围绕在封装载板上底面的四周的围坝11组成。
其中,封装载板由焊盘13和引脚14构成。
关于焊盘13,通常为金属件,可以是单晶金属,也可以是合金,在一些应用中,还可以匹配为导电组合物。
焊盘13构造为矩形板件,如图1a所示,应当理解,其整体上为矩形板件,不代表它的形状是严格几何意义上矩形,只是表明它具有矩形的基本形态。
焊盘13主要用来贴装如芯片32,或者MEMS器件,芯片32的有源面朝上,用于与引脚14键合。
关于引脚,如图1b,图4b,图5b,以及图6b,有复数个,分布在焊盘13的四周,图中引脚被均匀的排布成一个矩形,相互间分离,并通过绝缘材料进行电性隔离。
引脚14与焊盘13之间也在空间上进行分离,并通过绝缘材料进行电性隔离。
整体上,引脚14与焊盘13,通过绝缘材料连接到一起,构成封装载板,用以贴装如芯片22,并进行键合,用以与外部电路连接。
键合之后的器件,如键合所打的金线23、金线33、金线43、金线54、金线64等,比较脆弱,包括如芯片22也会直接暴露出来,为此需要对其进行封装,如直接采用灌封胶进行填充固化,或者使用定位胶,或者封装胶进行填充固化,还可以采用封口的方式进行封口,为此,配置盖板44粘贴在围坝11的口,形成密闭腔体,形成对内部结构的保护。
上述结构在焊盘13的面积和引脚14数量的限制下,形成限制条件,在该限制条件下,芯片或者其他器件可以封装于此。为此,其整体的通用性大大提高。
另外,应当理解,一般的芯片,其引脚数并不太多,少则几个,多则数十个,因此,引脚数根据不同的需要控制在几十个。
在一些应用中,引脚数可被控制在个位数,一般引脚数不能低于4个,否则就会失去通用的意义。
引脚数通常不多于100个,目前的芯片引脚数超过100的非常少,太多的引脚数会使的基础结构过于庞大,整体成本偏高。
不同的厂家可以根据本厂如芯片引脚的范围和预研的产品规格,调整最高芯片上限,以利于设计通用的封装载板。
受引脚数量的限制,封装载板的尺寸也会受到限制,一般最大边长控制在12毫米以内,整体为矩形或正方形,因此,长宽比一般控制在3:1~1:1。
其中,在一些实施例中,围坝11为热固性环氧塑封料,半蚀刻结构同样被环氧塑封料填充。焊盘13和引脚14为电镀镍钯金的铜框架。
用以填充焊盘13与引脚14之间,以及引脚14之间间隙的填充料,也采用环氧塑封料。
再来看一种封装载板的封装方法,包括以下步骤:
(1)首先制作出封装载板,如图2、图3所示,形成具有焊盘13和分布在焊盘13四周的引脚14,焊盘13与引脚14间以及引脚14之间通过绝缘材料隔离,其中焊盘13的一面为贴装面,贴装面为图中焊盘13的上底面。
(2)然后在贴装面的四周制作围坝11,与贴装面构成半封闭的容腔结构,并在容腔内,暴露出引脚14。
(3)贴片,匹配如芯片22、芯片23在封装载板21、封装载板31的中央焊盘贴装位置进行点胶,或者采用贴片胶带(DAF)将芯片贴装在上述贴装位置,上片精度控制在30μm内。
(2)焊线,将芯片22、芯片32和封装载板21、封装载板31用金线23、金线33匹配连接起来;
(3)封盖或者填充硅凝胶,用环氧树脂胶水将盖板24和封装载板21 EMC腔体粘结起来,以保护芯片22和金线23;或者在封装载板腔体内填充硅凝胶34以保护芯片32和金线33。 
根据芯片21、芯片31应用领域差别,可灵活选择金属、塑料或者玻璃作为盖板材料,此外,由于芯片21、芯片31尺寸的差异,可根据需求选择平的或者礼帽型盖板。某些MEMS芯片需要和外界环境互连以检测外界环境,因此盖板上可具有通孔。
本发明中载板由于成本低、可直接用于贴片、焊线过程以及芯片不接触塑封料,因此广泛应用于MEMS/传感器封装。
如附图4所示,载板可用于单芯片封装。将MEMS芯片42采用贴片胶贴装在载板41中央焊盘上,采用金线43实现芯片和引脚的电气互连,最后采用盖板44将芯片和金线包封起来。
本发明载板不仅可用于单芯片封装,也可用于多芯片封装。如附图5所示,MEMS芯片53和ASIC芯片52分别贴装在载板51中央焊盘不同位置,金线54完成MEMS芯片53和ASIC芯片52与外界的电气互连以及芯片之间的线路连接。
如附图6所示,ASIC芯片62贴装在载板61中央焊盘上,MEMS芯片63贴装在ASIC芯片62上方,金线64完成MEMS芯片63、ASIC芯片62与引脚的互连。
通过图示的内容和上述内容可知,利用该结构,可以实现不同规格的单芯片的封装,也可以实现多芯片的封装,通用型性,灵活性强。
关于封装载板,整体上为一个总成,含有三部分基础结构,分别是引脚14、焊盘13,以及用以填充、绝缘和连接的填充料。
关于引脚14和焊盘13的制作,对于选择的金属板材,即一块巨型金属板,蚀刻该矩形金属板,形成焊盘13及引脚14,其中焊盘13及引脚14间在矩形金属板的表面留有保持焊盘13及引脚14间位置的保持条,这样可以形成稳定的分布。
然后在焊盘13及引脚14间填充绝缘材料,固化使焊盘13及引脚14连接一体,形成可靠的结构体,或者说总成。
待总成结构稳定后,去除保持条,形成在电性上相互绝缘的引脚14,以及引脚14与焊盘13。
填充绝缘材料可采用注塑工艺形形成,优选转注成型工艺。
在一些实施例中,所述转注成型工艺采用薄膜辅助成型技术。
焊盘13和引脚14采用成本相对较低的金属制作,如铜,其自身也是电的良导体,不过在某些应用中,其电阻率仍然相对较大,为此,在其表面镀制导电性更好的如金。
相对来说银的导电性更好,然而银更容易被氧化,采用金或者金的合金,如镍钯金,以满足使用条件。
对于围坝11,为了保证其具有稳定的结构,其底部面积应当相对较大,为此,其外侧面为圆柱面或者近似圆柱面的结构,内侧面采用锥面,向内倾。
内倾不宜过大,否则会覆盖较多的贴装面,也不易过小,否则就失去了内倾的意义,一般限制在与铅垂线的夹角为6°~15°。
其中铅垂线的物理学定义为物体重心与地球重心的连线称为铅垂线(用圆锥形铅垂测得。
另外,围坝11的高度取决于如芯片22的厚度,应该有足够的空间将如芯片22容纳进去,另外,还需要考虑打线所需要的空间,如金线23的上弓高度,从而,根据不同的选择,匹配出的高度范围一般为0.17mm~0.5mm。
在一些应用中,如图6a所示的堆叠结构,还可以进一步增加围坝11的高度。
以上所述实施例只是本发明的技术构思,本领域技术人员在本发明技术方案范围内进行的通常变化和替换都应包含在本发明的保护范围内。

Claims (10)

1.一种封装结构,其特征在于,包括:
一焊盘,为一矩形板件,该焊盘的一面为贴装面,用以贴装待封装器件;
复数个引脚,分布在焊盘四周,并与焊盘绝缘,且引脚间相互分离,藉由绝缘材料与焊盘整合为一封装载板;
围坝,形成在贴装面的周缘,与该贴装面形成半包围的容腔,并于容腔内暴露出引脚,用以打线;以及
封装体,覆盖于容腔开口或者填充容腔空间。
2.根据权利要求1所述的封装结构,其特征在于,所述焊盘及引脚包括基层金属和镀制在基层金属表面的增导金属。
3.根据权利要求2所述的封装结构,其特征在于,所述基层金属为铜,增导金属为镍钯金。
4.根据权利要求1至3任一所述的封装结构,其特征在于,所述围坝具有从上到下内倾的四棱锥内面。
5.根据权利要求4所述的封装结构,其特征在于,四棱锥的侧面与铅垂线的夹角为6°~15°。
6.根据权利要求1至3任一所述的封装结构,其特征在于,所述封装载板的长宽比为1:1~3:1。
7.根据权利要求6所述的封装结构,其特征在于,围坝的高度为0.17mm~0.5mm。
8.一种封装方法,其特征在于,包括以下步骤:
1)制作封装载板,形成具有焊盘和分布在焊盘四周的引脚,焊盘与引脚间以及引脚之间通过绝缘材料隔离,其中焊盘的一面为贴装面;
2)在贴装面的四周制作围坝,与贴装面构成半封闭的容腔结构,并在容腔内,暴露出引脚;
3)在贴装面上贴装器件;
4)将器件与选定的引脚键合,形成总成;
5)将所述总成的容腔填充灌封胶或者对容腔结构加盖形成封闭结构以完成封装。
9.根据权利要求8所述的封装方法,其特征在于,制作封装载板的方法为:
蚀刻一矩形金属板,形成焊盘及引脚,其中焊盘及引脚间在矩形金属板的表面留有保持焊盘及引脚间位置的保持条;
在焊盘及引脚间填充绝缘材料,固化使焊盘及引脚连接一体;
去除保持条。
10.根据权利要求9所述的封装方法,其特征在于,在制作完封装载板后,在其封装载板暴露出金属的部分上镀制一层镍钯金。
CN201410263131.9A 2014-06-14 2014-06-14 一种封装结构和该封装结构的封装方法 Active CN104016296B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201410263131.9A CN104016296B (zh) 2014-06-14 2014-06-14 一种封装结构和该封装结构的封装方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201410263131.9A CN104016296B (zh) 2014-06-14 2014-06-14 一种封装结构和该封装结构的封装方法

Publications (2)

Publication Number Publication Date
CN104016296A true CN104016296A (zh) 2014-09-03
CN104016296B CN104016296B (zh) 2016-04-06

Family

ID=51433361

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201410263131.9A Active CN104016296B (zh) 2014-06-14 2014-06-14 一种封装结构和该封装结构的封装方法

Country Status (1)

Country Link
CN (1) CN104016296B (zh)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104733451A (zh) * 2015-03-02 2015-06-24 山东盛品电子技术有限公司 一种多项目芯片封装及方法
CN105206592A (zh) * 2015-09-01 2015-12-30 华进半导体封装先导技术研发中心有限公司 扇出型封装的结构和制作方法
CN105244341A (zh) * 2015-09-01 2016-01-13 华进半导体封装先导技术研发中心有限公司 半导体器件的fowlp封装结构及制作方法
CN106129037A (zh) * 2016-08-10 2016-11-16 武汉寻泉科技有限公司 多项目晶片快速封装板及其制作方法、封装方法
CN106365105A (zh) * 2016-09-24 2017-02-01 苏州捷研芯纳米科技有限公司 基于mems技术的气体传感器封装件及其批量加工方法
CN108269793A (zh) * 2016-12-30 2018-07-10 菱生精密工业股份有限公司 光学模块的封装结构

Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1359539A (zh) * 1999-06-30 2002-07-17 株式会社日立制作所 一种半导体器件及其制造方法与一种半导体器件安装结构
US20060270078A1 (en) * 2005-05-26 2006-11-30 Samsung Electro-Mechanics Co., Ltd. Method of fabricating light emitting diode package
CN1967852A (zh) * 2005-11-16 2007-05-23 鸿富锦精密工业(深圳)有限公司 影像感测器封装
CN101271888A (zh) * 2008-05-08 2008-09-24 日月光半导体制造股份有限公司 集成电路封装件及其制造方法
CN101297404A (zh) * 2005-12-24 2008-10-29 崔显圭 半导体封装,制造半导体封装的方法,以及用于图像传感器的半导体封装模块
CN101587847A (zh) * 2009-06-15 2009-11-25 美新半导体(无锡)有限公司 利用pcb基板进行垂直互连的多芯片组件封装方法
CN201887040U (zh) * 2010-11-26 2011-06-29 深圳市晶凯电子技术有限公司 以pcb为基板的qfn/dfn封装之集成电路
CN102431951A (zh) * 2011-12-31 2012-05-02 天水华天科技股份有限公司 一种双载体双mems器件封装件及其生产方法
CN102862946A (zh) * 2011-07-08 2013-01-09 英属维尔京群岛商杰群科技有限公司 塑封预模内空封装的结构
CN103794576A (zh) * 2014-01-26 2014-05-14 清华大学 一种封装结构及封装方法
CN203877910U (zh) * 2014-06-14 2014-10-15 山东华芯半导体有限公司 一种封装结构

Patent Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1359539A (zh) * 1999-06-30 2002-07-17 株式会社日立制作所 一种半导体器件及其制造方法与一种半导体器件安装结构
US20060270078A1 (en) * 2005-05-26 2006-11-30 Samsung Electro-Mechanics Co., Ltd. Method of fabricating light emitting diode package
CN1967852A (zh) * 2005-11-16 2007-05-23 鸿富锦精密工业(深圳)有限公司 影像感测器封装
CN101297404A (zh) * 2005-12-24 2008-10-29 崔显圭 半导体封装,制造半导体封装的方法,以及用于图像传感器的半导体封装模块
CN101271888A (zh) * 2008-05-08 2008-09-24 日月光半导体制造股份有限公司 集成电路封装件及其制造方法
CN101587847A (zh) * 2009-06-15 2009-11-25 美新半导体(无锡)有限公司 利用pcb基板进行垂直互连的多芯片组件封装方法
CN201887040U (zh) * 2010-11-26 2011-06-29 深圳市晶凯电子技术有限公司 以pcb为基板的qfn/dfn封装之集成电路
CN102862946A (zh) * 2011-07-08 2013-01-09 英属维尔京群岛商杰群科技有限公司 塑封预模内空封装的结构
CN102431951A (zh) * 2011-12-31 2012-05-02 天水华天科技股份有限公司 一种双载体双mems器件封装件及其生产方法
CN103794576A (zh) * 2014-01-26 2014-05-14 清华大学 一种封装结构及封装方法
CN203877910U (zh) * 2014-06-14 2014-10-15 山东华芯半导体有限公司 一种封装结构

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104733451A (zh) * 2015-03-02 2015-06-24 山东盛品电子技术有限公司 一种多项目芯片封装及方法
CN105206592A (zh) * 2015-09-01 2015-12-30 华进半导体封装先导技术研发中心有限公司 扇出型封装的结构和制作方法
CN105244341A (zh) * 2015-09-01 2016-01-13 华进半导体封装先导技术研发中心有限公司 半导体器件的fowlp封装结构及制作方法
CN105206592B (zh) * 2015-09-01 2019-01-04 华进半导体封装先导技术研发中心有限公司 扇出型封装的结构和制作方法
CN106129037A (zh) * 2016-08-10 2016-11-16 武汉寻泉科技有限公司 多项目晶片快速封装板及其制作方法、封装方法
CN106365105A (zh) * 2016-09-24 2017-02-01 苏州捷研芯纳米科技有限公司 基于mems技术的气体传感器封装件及其批量加工方法
CN108269793A (zh) * 2016-12-30 2018-07-10 菱生精密工业股份有限公司 光学模块的封装结构

Also Published As

Publication number Publication date
CN104016296B (zh) 2016-04-06

Similar Documents

Publication Publication Date Title
CN104016296B (zh) 一种封装结构和该封装结构的封装方法
CN102589753B (zh) 压力传感器及其封装方法
JP5042623B2 (ja) 半導体デバイス
KR100690247B1 (ko) 이중 봉합된 반도체 패키지 및 그의 제조 방법
US9040335B2 (en) Side vented pressure sensor device
US20140374848A1 (en) Semiconductor sensor device with metal lid
KR20150079541A (ko) 칩 장치, 칩 패키지 및 칩 장치 제조 방법
US10211184B2 (en) Apparatus and methods for multi-die packaging
US9297713B2 (en) Pressure sensor device with through silicon via
CN102569214A (zh) 三维系统级封装堆栈式封装结构
US9214402B2 (en) Pressure sensor device with gel retainer
CN207845151U (zh) 包含压力传感器电路的封装体和压力传感器封装体
CN107452815A (zh) 一种同轴封装的光器件及光模块
CN107324274A (zh) 用于sip三维集成的封装载体
US20150054099A1 (en) Pressure sensor device and assembly method
CN107005756B (zh) 具有模制成型的间隔件的麦克风封装体
CN201655787U (zh) 半导体封装结构
US8987881B2 (en) Hybrid lead frame and ball grid array package
CN203877910U (zh) 一种封装结构
US11515220B2 (en) Semiconductor package structures and methods of manufacturing the same
KR20160017412A (ko) 캐버티 기판을 이용한 적층형 반도체 패키지 구조 및 방법
CN209150115U (zh) 一种三维立体封装结构
US9638596B2 (en) Cavity-down pressure sensor device
US11041774B2 (en) Pressure sensor package
CN207330353U (zh) 用于sip三维集成的封装载体

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
TR01 Transfer of patent right
TR01 Transfer of patent right

Effective date of registration: 20181114

Address after: 313023 No. 26 innovation road, Dai Xi District, Wuxing Economic Development Zone, Huzhou, Zhejiang

Patentee after: HUZHOU YUFAN COSMETIC TECHNOLOGY CO.,LTD.

Address before: 250101 two, B block, Qilu Software Park, 1768 Xinjie street, Ji'nan new and high tech Zone, Shandong.

Patentee before: SHANDONG SINOCHIP SEMICONDUCTORS Co.,Ltd.

TR01 Transfer of patent right
TR01 Transfer of patent right

Effective date of registration: 20221228

Address after: 313000 Fangqiaotou Piece of Rongcun Village, Zhili Town, Huzhou City, Zhejiang Province

Patentee after: Huzhou Creative Plastic New Material Technology Co.,Ltd.

Address before: 313023 No. 26 innovation road, Dai Xi District, Wuxing Economic Development Zone, Huzhou, Zhejiang

Patentee before: HUZHOU YUFAN COSMETIC TECHNOLOGY CO.,LTD.