CN106129037A - 多项目晶片快速封装板及其制作方法、封装方法 - Google Patents

多项目晶片快速封装板及其制作方法、封装方法 Download PDF

Info

Publication number
CN106129037A
CN106129037A CN201610651550.9A CN201610651550A CN106129037A CN 106129037 A CN106129037 A CN 106129037A CN 201610651550 A CN201610651550 A CN 201610651550A CN 106129037 A CN106129037 A CN 106129037A
Authority
CN
China
Prior art keywords
substrate
wafer
cavity
enclosure wall
element circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201610651550.9A
Other languages
English (en)
Inventor
刘昭麟
栗振超
冯钰龙
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Wuhan Search Technology Co Ltd
Original Assignee
Wuhan Search Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Wuhan Search Technology Co Ltd filed Critical Wuhan Search Technology Co Ltd
Priority to CN201610651550.9A priority Critical patent/CN106129037A/zh
Publication of CN106129037A publication Critical patent/CN106129037A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/52—Mounting semiconductor bodies in containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Ceramic Engineering (AREA)
  • Packaging Frangible Articles (AREA)

Abstract

本发明介绍了多项目晶片快速封装板及其制作方法、封装方法，封装板包括具有两面信号层的基板，基板设有外接端子焊锡球，其特征在于：所述基板包含不同尺寸的单元电路，每颗单元电路四周都包含预成型封装围墙，所述围墙将各单元电路围成一个腔体，于腔体内贴片、金线焊接后完成封装。本发明打破常规基板拼板所有电路单元完全相同的概念，实现不同项目晶片在同一条基板上的封装实现，再结合创新型的预成型工艺在基板上的实现，大大提高封装基板通用性，实现多项目晶片快速封装测试。

Description

多项目晶片快速封装板及其制作方法、封装方法
技术领域
本发明涉及多项目晶片的快速封装，具体是指一种多项目晶片快速封装板及其制作方法、封装方法，属于半导体封装技术领域。
背景技术
随着集成电路产业的蓬勃发展，设计公司多种类、少数量晶片的封装测试需求不断增加，如何快速的进行晶片封装，实现产品电性能测试，以缩短产品上市时间，越来越成为产品设计公司关心的问题。
一般而言，在已知的晶片封装技术中，常见如图1所示的封装结构与图2所示的常用基板。在图1所示封装结构中，针对不同晶片尺寸不同、晶片上焊点坐标差异，专门开发与之匹配基板6a，根据晶片尺寸及晶片焊点坐标确定基板上金手指焊点7a位置及数目，最终确定外接端子10a数目。在此基板上金线焊接后包封完成晶片封装。其主要包含一基板6a，在基板6a上设置复数个外接端子10a用于基板电路与外部电路的连接，基板6a上表面的电路8a通过具有电气连接特性的过孔9a实现。
上述基板单元电路开发完成后，复数个相同基板单元u'排列形成基板条(图3)，基板条上的每颗单元晶片贴装、金线焊接后，再对整条基板条进行封装保护。
此设计为熟知的基板封装工艺量产加工模式，通过将复数个单元u'拼板至一个基板条上进行封装，通过一次工艺完成整条多颗单元基板的封装。封装完成后，再将单元电路在基板条上分离。
此种设计结构优良，成为封装量产普遍使用的晶片封装方法。但此种结构中，一方面，需要针对不同晶片进行单独的基板设计，即针对不同尺寸的晶片，都要有与之对应的基板条，基板通用性较差；另一方面，由于晶片包封的需求，由于不同厚度的晶片使用的包封模具不同，而模具的资金和时间投入一般比较大。
由此可见，上述习知的晶片封装结构与基板条拼板结构并不能满足高通用性的需求，为进一步提高其通用性，降低投入成本，缩短产品进入市场时间，亟待做出封装结构与基板拼板的改进设计。
发明内容
本发明的目的在于提供一种多项目晶片快速封装板及其制作方法、封装方法，在同一基板条上，实现多种类基板拼板，对应实现多项目晶片的快速封装测试验证。
实现本发明目的采用的技术方案是：
一种多项目晶片快速封装板，包括具有两面信号层的基板，基板设有外接端子焊锡球，所述基板包含不同尺寸的单元电路，每颗单元电路四周都包含预成型封装围墙，所述围墙将各单元电路围成一个腔体，于腔体内贴片、金线焊接后完成封装工艺。
此外，还提供一种多项目晶片快速封装板的制作方法，该制作方法包括：在基本的晶片贴装面设置不同尺寸的单元电路，每颗单元电路四周都包含预成型封装围墙，所述围墙将各单元电路围成一个腔体，于腔体内贴片、金线焊接后完成封装工艺。
以及提供一种多项目晶片快速封方法，该封装方法包括：
先在基板上的每个单元电路四周注塑预成型的塑料封装围墙，所述围墙将各单元电路围成一个腔体；
再将晶片贴装至所述腔体内，于腔体内贴片、金线焊接后完成封装工艺；
最后对腔体滴胶或加盖子保护即可。
本发明多项目晶片快速封装板中的基板由不同种类的基板单元组成，一款基板能对应多种类的晶片封装基板，实现多项目、多种类晶片共用同一款基板，提高基板的适用性。另一方面，由于这种封装结构，在基板贴片之前，在基板的四周做出预成型包封，在基板上形成围墙腔体，于腔体内贴片与金线焊接后，直接测试或者围墙上加盖即可测试，避免不同晶片新的模具所需的时间与资金投入，提高该封装结构的通用性。
附图说明
图1是现有常用基板封装结构示意图。
图2现有常用基板条拼板方式顶面示意图。
图3是依据本发明的多项目晶片快速封装板单元的剖面示意图。
图4是依据本发明的多项目基板拼板方式顶面示意图。
具体实施方式
本发明多项目晶片快速封装板的结构如图3所示，包括一通用型预封装基板，在基板单元上做出环氧树脂预成型的封装围墙，围墙将各单元电路包围住成，在基板上形成方形腔体，在腔体内贴片、焊接金线后，于腔体上加盖子后供测试使用，避免了针对不同产品基板进行包封的模具投入，缩短了产品投入市场时间，降低产品封装成本。不同种类的基板单元拼板得到如4所示的基板，避免了一种产品，一款基板，降低基板加工开模工程费用。
为进一步阐述本发明为达成预定发明目的所采取的技术手段及功效，以下结合附图较佳实施例，对依据本发明的多项目晶片快速封装板及其制作方法、封装方法的具体实施方式、结构、特征及其功效，详细说明如后。
依据本发明的一较佳实施例，揭示一种多项目晶片快速封装方法，图3是多项目晶片快速封装板的剖面示意图，图4是该多项目晶片封装基板拼板顶面示意图。
首先请参阅附图3所示，该多项目晶片快速封装板，其图示为本发明的较佳实施结构，本发明的多项目晶片快速封装结板，主要包含一基板6b，多数个外接端子—焊锡球10b，该焊锡球10b是供对外结合至外部印刷电路板。
基板6b满足线路板的一般概念，按照通常的理解，其有且只有两个面，一面进行预封装墙体11b的放置，另外一面进行外接端子焊锡球的放植。整个封装结构从电信号导通方式来讲，与传统图1所示封装结构相同，通过金线实现晶片电极与基板金手指的电气属性连接，通过基板上过孔将电属性导通至基板另一面，而与外接端子焊锡球相连接。
不过在本发明中，在基板6a上贴装晶片之前，先在每个单元电路四周注塑预成型的塑料封装围墙11b,形成具有围墙结构的腔体基板单元结构。晶片验证时，将晶片贴装至围墙11b形成的腔体内，然后滴胶或加盖子保护即可。这样在晶片贴装前，提前制备出空腔基板结构，需验证时直接在腔体内贴片、金线绑定，降低根据晶片对应设计基板、模具的工程费用及时间周期。
针对设计公司产品种类多，产品型号差异性较大的现状，为进一步提高封装效率，缩短晶片封装与产品投入市场时间，降低晶片封装所需成本，将不同种类的基板单元进行拼板组合，得到如图4所示多项目基板拼板结构。
在图2传统的基板1'拼板方式中，基板条分为了3'、4'、5'三个区，而三个区均由相同的基板单元u'组成，基板单元u'含有相同的外接端子b'。基板条上的开槽2'将各区隔开，用于应力释放。本发明多项目晶片快速封装所用基板1中，是将不同种类的基板单元组合拼板至一个基板条上，图中举例基板1分为3、4、5三个区，3区由基板单元3u组成，4区由基板单元4u组成，5区由基板单元5u组成，特点是3u，4u，5u基板单元仅需厚度一致，单元尺寸、焊接金手指排布、线路分布、外接端子(3b,4b,5b)数目及位置均可根据需要各自设置，提高基板的适用性，针对不同款产品的封装需求，提高封装效率。各区分割间的开槽2用于应力释放。
关于此封装晶片，晶片厚度应小于预封装围墙高度，或应将晶片厚度研磨至小于围墙高度后进行晶片贴装。晶片长宽尺寸应小于此基板上围墙形成的空腔尺寸，以能够完成晶片贴装工艺。通过预封装的包封工艺，贴片前在基板上进行不完全包封，故可避免传统工艺中的贴片后完全封装模具的时间和资金投入，降低成本，缩短产品投放市场时间。另外，图4中所示基板拼板结构，将多种不同种类的基板单元拼板在一个基板条上，实现一个基板条上完成多款基板单元的预封装，实现多项目晶片、多种类晶片在一条基板上的快速封装。
以上仅仅针对三种晶片基板单元采用三个区的拼板方式进行了说明，本发明基板拼板方式适用于多种晶片基板的组合拼板，当晶片种类变化时，需要将基板条分割为对应数量的区域即可，具体结构与使用方法与上述实施例相同，此处不再赘述。
以上所述，仅是本发明的较佳实施例而已，并非对本发明做任何形式上的限制，虽然本发明已以较佳实施例揭露如上，然而并非用以限定本发明，任何熟悉本专业的技术人员，在不脱离本发明技术方案范围内，当可利用上述揭示的技术内容作出些许更动或修饰为等同变化的等效实施例，但凡是未脱离本发明技术方案的内容，依据本发明的技术实质对以上实施例所做的任何简单修改、等同变化与修饰，均仍属于本发明技术方案的范围内。

Claims (6)

1.一种多项目晶片快速封装板，包括具有两面信号层的基板，基板设有外接端子焊锡球，其特征在于：所述基板包含不同尺寸的单元电路，每颗单元电路四周都包含预成型封装围墙，所述围墙将各单元电路围成一个腔体，于腔体内贴片、金线焊接后完成封装工艺。
2.根据权利要求1所述的多项目晶片快速封装板，其特征在于：所述单元电路是尺寸不同的基板单元电路，不同的单元电路组成不同的区，不同的区再组合成为整条的基板。
3.根据权利要求2所述的多项目晶片快速封装板，其特征在于：用于晶片金线焊接的金手指设于基板的晶片贴装面，两面信号层间有用于容纳电路布线层间匹配连接电路的通孔。
4.根据权利要求3所述的多项目晶片快速封装板，其特征在于：单元电路腔体内设有用于金线焊接的金手指，电信号通过位于晶片贴装面的电路、通孔实现与外接端子焊锡球的电气连接。
5.一种多项目晶片快速封装板的制作方法，其特征在于，包括：
在基本的晶片贴装面设置不同尺寸的单元电路，每颗单元电路四周都包含预成型封装围墙，所述围墙将各单元电路围成一个腔体，于腔体内贴片、金线焊接后完成封装工艺。
6.一种多项目晶片快速封方法，其特征在于，包括：
先在基板上的每个单元电路四周注塑预成型的塑料封装围墙，所述围墙将各单元电路围成一个腔体；
再将晶片贴装至所述腔体内，于腔体内贴片、金线焊接后完成封装工艺；
最后对腔体滴胶或加盖子保护即可。
CN201610651550.9A 2016-08-10 2016-08-10 多项目晶片快速封装板及其制作方法、封装方法 Pending CN106129037A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201610651550.9A CN106129037A (zh) 2016-08-10 2016-08-10 多项目晶片快速封装板及其制作方法、封装方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201610651550.9A CN106129037A (zh) 2016-08-10 2016-08-10 多项目晶片快速封装板及其制作方法、封装方法

Publications (1)

Publication Number Publication Date
CN106129037A true CN106129037A (zh) 2016-11-16

Family

ID=57258531

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610651550.9A Pending CN106129037A (zh) 2016-08-10 2016-08-10 多项目晶片快速封装板及其制作方法、封装方法

Country Status (1)

Country Link
CN (1) CN106129037A (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108878391A (zh) * 2018-06-07 2018-11-23 珠海格力电器股份有限公司 智能功率模块结构及其制造方法
CN109743845A (zh) * 2019-03-06 2019-05-10 宁波舜宇光电信息有限公司 模塑电路板及其制备方法、模塑电路板半成品

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20120088329A1 (en) * 2010-10-12 2012-04-12 Weng-Dah Ken Semiconductor multi-project or multi-product wafer process
CN103943598A (zh) * 2014-03-31 2014-07-23 山东华芯半导体有限公司 一种通用预封装基板结构、封装结构及封装方法
CN203760472U (zh) * 2013-12-17 2014-08-06 四川新力光源股份有限公司 一种系统级led封装器件
CN104016296A (zh) * 2014-06-14 2014-09-03 山东华芯半导体有限公司 一种封装结构和该封装结构的封装方法
CN105140211A (zh) * 2015-07-14 2015-12-09 华进半导体封装先导技术研发中心有限公司 一种fan-out的封装结构及其封装方法
CN105140197A (zh) * 2015-07-14 2015-12-09 华进半导体封装先导技术研发中心有限公司 一种含TSV的Fan-out的封装结构及其封装方法
CN206022355U (zh) * 2016-08-10 2017-03-15 武汉寻泉科技有限公司 多项目晶片快速封装板

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20120088329A1 (en) * 2010-10-12 2012-04-12 Weng-Dah Ken Semiconductor multi-project or multi-product wafer process
CN203760472U (zh) * 2013-12-17 2014-08-06 四川新力光源股份有限公司 一种系统级led封装器件
CN103943598A (zh) * 2014-03-31 2014-07-23 山东华芯半导体有限公司 一种通用预封装基板结构、封装结构及封装方法
CN104016296A (zh) * 2014-06-14 2014-09-03 山东华芯半导体有限公司 一种封装结构和该封装结构的封装方法
CN105140211A (zh) * 2015-07-14 2015-12-09 华进半导体封装先导技术研发中心有限公司 一种fan-out的封装结构及其封装方法
CN105140197A (zh) * 2015-07-14 2015-12-09 华进半导体封装先导技术研发中心有限公司 一种含TSV的Fan-out的封装结构及其封装方法
CN206022355U (zh) * 2016-08-10 2017-03-15 武汉寻泉科技有限公司 多项目晶片快速封装板

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108878391A (zh) * 2018-06-07 2018-11-23 珠海格力电器股份有限公司 智能功率模块结构及其制造方法
CN109743845A (zh) * 2019-03-06 2019-05-10 宁波舜宇光电信息有限公司 模塑电路板及其制备方法、模塑电路板半成品

Similar Documents

Publication Publication Date Title
CN105428334B (zh) 半导体封装结构
CN103187376B (zh) 具有再分布结构的集成电路封装件
CN103474421B (zh) 高产量半导体装置
CN104769714B (zh) 包括交替形成台阶的半导体裸芯堆叠的半导体器件
CN106057788A (zh) 具有中介层的半导体封装及其制造方法
CN206179848U (zh) 一种PoP堆叠封装结构
CN110197823A (zh) 面板级芯片装置及其封装方法
CN206022355U (zh) 多项目晶片快速封装板
CN106129037A (zh) 多项目晶片快速封装板及其制作方法、封装方法
CN105895624A (zh) 多芯片堆叠封装结构及其制造方法
CN105518850B (zh) 半导体装置及其制造方法
CN107324274A (zh) 用于sip三维集成的封装载体
CN104205327B (zh) 半导体组件及其制造方法
CN103943620A (zh) 半导体封装件及其制法
CN205751528U (zh) 移动固态硬盘
CN208433405U (zh) 电路组件
CN207651480U (zh) 一种两通路tvs器件
CN108183098A (zh) 大容量存储器电路的3d错层堆叠封装结构
CN205488108U (zh) 一种ic倒焊贴片红外接收头
CN103943598B (zh) 一种通用预封装基板结构、封装结构及封装方法
CN103681639A (zh) 系统级封装结构及其封装方法
CN208433406U (zh) 封装芯片
CN204271072U (zh) 引线框架封装结构
CN103187405B (zh) 用于层叠封装器件减少应变的方法和装置
CN108155158A (zh) 大容量存储器电路的3d封装结构

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication

Application publication date: 20161116

RJ01 Rejection of invention patent application after publication