CN207651480U - 一种两通路tvs器件 - Google Patents
一种两通路tvs器件 Download PDFInfo
- Publication number
- CN207651480U CN207651480U CN201721805043.2U CN201721805043U CN207651480U CN 207651480 U CN207651480 U CN 207651480U CN 201721805043 U CN201721805043 U CN 201721805043U CN 207651480 U CN207651480 U CN 207651480U
- Authority
- CN
- China
- Prior art keywords
- tvs
- chips
- chip
- solder
- utility
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
Abstract
本实用新型提供了一种两通路TVS器件，其包括三颗TVS芯片，其中两颗TVS芯片并联后与第三颗TVS芯片串联组成所述两通路TVS器件。传统TVS器件是单路器件，通过单芯片或者两颗芯片或者多颗芯片串联叠加实现，无法在得到大浪涌能力的同时对两路电路同时保护。本实用新型通过两颗芯片并联后与第三颗芯片叠加的方法，让器件同时兼备大浪涌能力和多路保护的特性，并且器件具有封装体积小，成本低的优点。
Description
技术领域
本实用新型涉及半导体技术领域，特别涉及一种两颗TVS并联后与第三颗TVS串联的大浪涌TVS(Transient Voltage Suppressors)器件。
背景技术
随着电子信息技术的发展，半导体器件日趋小型化，高密度和多功能化，尤其是便携式的消费电子产品对主板面积有严格的要求。
瞬态电压抑制器(TVS)是一种用于电压瞬变和浪涌防护的半导体器件，正可以很好的解决这些问题。它具有箝位系数很小，体积小，响应快，漏电流小，可靠性高等优点。因而在电压瞬变和浪涌的防护上得到广泛应用。
随着科技的发展我们希望TVS具有更大抗浪涌能力，并能对两路甚至多路电路同时防护。
实用新型内容
为解决上述技术问题，本实用新型提供了一种使用两颗TVS并联后与第三颗TVS串联封装两通路TVS器件及其制备方法，来保证器件能同时对两路电路防护。
本实用新型采用的技术方案为：
一种两通路TVS器件，包括三颗TVS芯片，其中两颗TVS芯片并联后与第三颗TVS芯片串联组成所述两通路TVS器件。
具体地，所述两通路TVS器件的结构由上到下依次为两颗并排设置的版面较小的TVS和一颗版面较大的TVS，两颗版面较小TVS的结构从上到下依次为上框架、焊料、芯片、焊料、铜片或者中间框架，一颗版面较大的TVS的结构从上到下依次为铜片或中间框架、焊料、芯片、焊料、下框架，所述铜片或者中间框架为三颗TVS芯片共用。
上述两通路TVS器件的制备方法包括以下步骤：
步骤A：把铜片或中间框架、TVS芯片和下框架用焊料进行粘结，然后低温预回流使焊料凝固；
步骤B：把两颗TVS芯片分别与两个上框架用焊料进行粘接，然后低温预回流使焊料凝固；
步骤C：在经步骤A处理的铜片或中间框架上点两排锡膏，把经步骤B处理的芯片与锡膏对齐叠合；
步骤D：隧道炉焊接；
步骤E：塑封，测试。
本实用新型的有益效果是：本实用新型是一种双向双路钳位防浪涌器件。可以同时对两路电路实现浪涌防护，本实用新型可以有集成度要求的电路上使用，并且具有封装体积小，成本低，可靠性高的优点。
附图说明
图1是本实用新型两通路TVS器件制造方法步骤A的状态示意图；图1A为正视图，图1B为侧视图。
图2是本实用新型两通路TVS器件制造方法步骤B的状态示意图；图2A为正视图，图2B为侧视图。
图3是本实用新型两通路TVS器件制造方法步骤C的状态示意图；图3A为正视图，图3B为侧视图。
具体实施方式
下面将结合本实用新型实施例和附图，对本实用新型实施例中的技术方案进行清楚、完整地描述。
如图1-3所示，本实用新型的两通路TVS器件，包括三颗TVS芯片100、200、300，其中两颗TVS芯片100、200版面是4.5×2.5mm，其并联后与第三颗版面是4.5×2.5mm的TVS芯片300串联组成所述两通路TVS器件；具体结构为，两颗TVS芯片100、200上部通过焊料 101、201与上框架102、202焊接在一起，下部通过焊料103、203 与铜片或者框架400连接，铜片或者框架400下部通过焊料301与芯片300焊接在一起，芯片300下部通过焊料302与下框架303焊接在一起，铜片或者框架400为三颗芯片共用。
上述两通路TVS器件的制备方法包括以下步骤：
步骤A：把铜片或中间框架400、TVS芯片300和下框架303用焊料进行粘结，然后低温预回流使焊料凝固；使用的TVS芯片耐压为 29V，预回流温度260℃；
步骤B：把两颗TVS芯片100、200分别与两个上框架102、202 用焊料进行粘接，然后低温预回流使焊料凝固；使用的TVS芯片耐压为29V，预回流温度260℃；
步骤C：在经步骤A处理的铜片或中间框架400上点两排锡膏，把经步骤B处理的芯片100、200与锡膏对齐叠合；
步骤D：隧道炉焊接；隧道炉温度400℃max；
步骤E：塑封，测试；使用的封装为SMC-3封装，器件抗浪涌能力达到6KV以上，双向抗浪涌。
以上已将本实用新型做详细说明，但以上所述，仅为本实用新型的较好的实施例，不应当限定本实用新型实施的范围。即，凡是根据本实用新型申请范围所作的等效变化与修饰等，都应仍然属于本实用新型的专利涵盖范围内。
Claims (2)
1.一种两通路TVS器件，其特征在于，包括三颗TVS芯片，其中两颗TVS芯片并联后与第三颗TVS芯片串联组成所述两通路TVS器件。
2.根据权利要求1所述的两通路TVS器件，其特征在于，所述两通路TVS器件的结构由上到下依次为两颗并排设置的版面较小的TVS和一颗版面较大的TVS，两颗版面较小TVS的结构从上到下依次为上框架、焊料、芯片、焊料、铜片或者中间框架，一颗版面较大的TVS的结构从上到下依次为铜片或中间框架、焊料、芯片、焊料、下框架，所述铜片或者中间框架为三颗TVS芯片共用。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201721805043.2U CN207651480U (zh) | 2017-12-21 | 2017-12-21 | 一种两通路tvs器件 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201721805043.2U CN207651480U (zh) | 2017-12-21 | 2017-12-21 | 一种两通路tvs器件 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN207651480U true CN207651480U (zh) | 2018-07-24 |
Family
ID=62877801
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201721805043.2U Active CN207651480U (zh) | 2017-12-21 | 2017-12-21 | 一种两通路tvs器件 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN207651480U (zh) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN108417566A (zh) * | 2017-12-21 | 2018-08-17 | 上海长园维安微电子有限公司 | 一种两通路tvs器件及其制备方法 |
| CN109755139A (zh) * | 2019-01-18 | 2019-05-14 | 乐山无线电股份有限公司 | 一种大功率瞬态电压抑制器件的制造方法 |
-
2017
- 2017-12-21 CN CN201721805043.2U patent/CN207651480U/zh active Active
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN108417566A (zh) * | 2017-12-21 | 2018-08-17 | 上海长园维安微电子有限公司 | 一种两通路tvs器件及其制备方法 |
| CN109755139A (zh) * | 2019-01-18 | 2019-05-14 | 乐山无线电股份有限公司 | 一种大功率瞬态电压抑制器件的制造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6713868B2 (en) | Semiconductor device having leadless package structure | |
| CN204102862U (zh) | 一种基于腔体技术多芯片叠加封装装置 | |
| CN207651480U (zh) | 一种两通路tvs器件 | |
| CN102569272B (zh) | 一种基板的多层隔片式ic芯片堆叠封装件及其生产方法 | |
| CN203721707U (zh) | 芯片封装结构 | |
| CN102263094A (zh) | 非互联型多芯片封装二极管 | |
| CN1964036A (zh) | 堆叠型晶片封装结构 | |
| CN203774286U (zh) | 一种带散热装置的pop封装 | |
| CN206441716U (zh) | 一种防止薄芯片溢胶的基板结构 | |
| CN108417566A (zh) | 一种两通路tvs器件及其制备方法 | |
| CN207602569U (zh) | 一种低电容双向带负阻tvs器件 | |
| CN202394964U (zh) | 一种基板的多层隔片式ic芯片堆叠封装件 | |
| CN206505948U (zh) | 一种高防潮性的片式led器件及其显示屏 | |
| TW201822322A (zh) | 具有多晶粒層疊的覆晶封裝整流／保護型二極體元件 | |
| CN205488108U (zh) | 一种ic倒焊贴片红外接收头 | |
| CN206697450U (zh) | 适用于功率mos的新型塑封结构 | |
| CN104051450B (zh) | 半导体封装 | |
| CN107768319B (zh) | 一种无电气连接芯片的封装结构及方法 | |
| CN202888169U (zh) | 热敏电阻与半导体芯片集成的复合元件 | |
| CN203800042U (zh) | 内嵌式封装体结构 | |
| JP5968827B2 (ja) | 半導体パッケージおよびその製造方法 | |
| CN201608174U (zh) | 一种半导体器件的系统级封装结构 | |
| CN206806338U (zh) | 薄型化双芯片的叠接封装结构 | |
| CN205984972U (zh) | 一种引线框架结构 | |
| CN210325788U (zh) | 一种大通流低残压tvs浪涌防护器件 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| GR01 | Patent grant | ||
| GR01 | Patent grant | ||
| CP03 | Change of name, title or address | ||
| CP03 | Change of name, title or address |
Address after: Seven road 201202 Shanghai Pudong New Area Shiwan No. 1001 Patentee after: Shanghai Wei'an Semiconductor Co., Ltd Address before: 201202 Shanghai city Pudong New Area Town Road No. 1001 to seven Shiwan Building 2 Patentee before: Shanghai Changyuan Wayon Microelectronics Co., Ltd. |