CN210325788U - 一种大通流低残压tvs浪涌防护器件 - Google Patents
一种大通流低残压tvs浪涌防护器件 Download PDFInfo
- Publication number
- CN210325788U CN210325788U CN201921700972.6U CN201921700972U CN210325788U CN 210325788 U CN210325788 U CN 210325788U CN 201921700972 U CN201921700972 U CN 201921700972U CN 210325788 U CN210325788 U CN 210325788U
- Authority
- CN
- China
- Prior art keywords
- tvs
- chip
- tss
- solder
- residual voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
- H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
Landscapes
- Emergency Protection Circuit Devices (AREA)
Abstract
本实用新型提供了一种大通流低残压TVS浪涌防护器件，其包括两颗TVS芯片和一颗TSS芯片，其中一颗TVS芯片与一颗TSS芯片串联后与第二颗TVS芯片并联组成所述器件。传统TVS器件工作电压越高抗瞬态浪涌能力越低，例如58V TVS芯片的抗浪涌能力仅有29V TVS芯片的一半左右。本实用新型通过低电压TVS芯片与TSS芯片串联形成耐高压组合，然后再与一颗TVS芯片并联，以达到进一步降低残压的目的。
Description
技术领域
本实用新型涉及半导体技术领域，特别涉及一种TVS与TSS串联后与第二颗TVS并联的大浪涌防护器件及其制备方法。
背景技术
随着电子信息技术的发展，电子电路应用日益广泛，同时其需要的抗瞬态过压浪涌能力占板面积也日益严苛。
瞬态电压抑制器(TVS)是一种用于电压瞬变和浪涌防护的半导体器件，正可以很好的解决这些问题。它具有箝位系数很小，体积小，响应快，漏电流小，可靠性高等优点。因而在电压瞬变和浪涌的防护上得到广泛应用。
随着科技的发展我们希望TVS具有更大抗浪涌能力，但是高耐压TVS器件的抗浪涌能力相比低耐压TVS有非常显著的降低。
实用新型内容
为解决上述技术问题，本实用新型提供了一种使用一颗TVS与TSS串联后与第二颗TVS并联封装的TVS器件及其制备方法，来保证器件在具有高工作电压的同时兼具较高的抗浪涌能力与较低的残压。
本实用新型采用的技术方案为：
一种大通流低残压TVS浪涌防护器件，包括两颗TVS芯片与一颗TSS芯片，一颗TVS芯片与一颗TSS芯片串联后与第二颗TVS芯片并联组成所述器件。
具体地，所述器件的结构由左到右依次为两颗叠片设置的不同版面的TVS和TSS，以及一颗版面较小的TVS。两颗叠片的TVS和TSS的结构从上到下依次为上框架、焊料、TSS芯片、焊料、铜片、焊料、TVS芯片、焊料、下框架，一颗版面较小的TVS的结构从上到下依次为上框架、焊料、芯片、焊料、下框架，所述下框架为两颗TVS芯片共用。
上述TVS器件的制备方法包括以下步骤：
步骤A：把两颗不同大小TVS芯片与下框架用焊料粘接，把铜片与其中一颗大芯片上表面用焊料粘接，然后回流焊凝固；
步骤B：把一颗TSS芯片与上框架用焊料粘接，然后回流焊凝固；
步骤C：在步骤A后的铜片上点锡膏，把步骤B处理的芯片与锡膏对齐叠合；
步骤D：把另一上框架与小TVS芯片用焊料粘接；
步骤E：隧道炉焊接；
步骤F：塑封，测试。
本实用新型的有益效果是：本实用新型是一种大通流低残压TVS浪防护器件，可以兼具大通流与低残压的特点，本实用新型可以在对大通流、低残压有高要求的电路上使用，并且具有封装体积小，成本低，可靠性高的优点。
附图说明
图1是本实用新型制造方法步骤A的状态示意图。
图2是本实用新型制造方法步骤B的状态示意图。
图3是本实用新型制造方法步骤C的状态示意图。
图4是本实用新型制造方法步骤D的状态示意图。
具体实施方式
下面将结合本实用新型实施例和附图，对本实用新型实施例中的技术方案进行清楚、完整地描述。
如图4所示，本实用新型的TVS器件，包括两颗TVS芯片200和600，及一颗TSS芯片400。其中TVS芯片200版面是4.1×4.1mm，TVS芯片600版面是1.8×1.8mm，TSS芯片400版面是2.0×2.0mm。具体结构为，两颗TVS芯片200、600下部通过焊料与下框架100焊接在一起，芯片200上部通过焊料加铜片加焊料方式与芯片400焊接，芯片400上部通过焊料与上框架500焊接，芯片600上部通过焊料与上框架700焊接。
上述TVS器件的制备方法包括以下步骤：
步骤A：把芯片200和600与下框架100用焊料粘接，把铜片300与芯片200上表面用焊料粘接，然后回流焊(低于260℃)固化；
步骤B：把芯片400与上框架500用焊料粘接，然后回流焊(低于260℃)固化；
步骤C：在步骤A后的铜片300上点锡膏，把步骤B处理的芯片400与锡膏对齐叠合；
步骤D：把上框架700与芯片600用焊料粘接；
步骤E：隧道炉(<400℃)焊接；
步骤F：塑封，测试。使用的封装包括SMC-3、TO-263等封装。
以上已将本实用新型做详细说明，但以上所述，仅为本实用新型的较好的实施例，不应当限定本实用新型实施的范围。即，凡是根据本实用新型申请范围所作的等效变化与修饰等，都应仍然属于本实用新型的专利涵盖范围内。
Claims (2)
1.一种大通流低残压TVS浪涌防护器件，其特征在于，一颗TVS芯片与一颗TSS芯片串联后与第二颗TVS芯片并联组成所述器件。
2.根据权利要求1所述的大通流低残压TVS浪涌防护器件，其特征在于，所述器件的结构由左到右依次为两颗叠片设置的不同版面的TVS和TSS，以及一颗单独的版面较小的TVS，两颗叠片的TVS和TSS的结构从上到下依次为上框架、焊料、TSS芯片、焊料、铜片、焊料、TVS芯片、焊料、下框架，一颗版面较小的TVS的结构从上到下依次为上框架、焊料、芯片、焊料、下框架，所述下框架为两颗TVS芯片共用。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN2019210023741 | 2019-07-01 | ||
| CN201921002374 | 2019-07-01 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN210325788U true CN210325788U (zh) | 2020-04-14 |
Family
ID=70133907
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201921700972.6U Active CN210325788U (zh) | 2019-07-01 | 2019-10-12 | 一种大通流低残压tvs浪涌防护器件 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN210325788U (zh) |
-
2019
- 2019-10-12 CN CN201921700972.6U patent/CN210325788U/zh active Active
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN105981274B (zh) | 电力用半导体模块 | |
| US6919625B2 (en) | Surface mount multichip devices | |
| CN102244066B (zh) | 一种功率半导体模块 | |
| CN101015055A (zh) | 功率半导体封装 | |
| CN106206528B (zh) | 基于双向tvs高压脉冲抑制的整流桥及其制作工艺 | |
| WO2017024981A1 (zh) | 一种端口防护电路集成封装件 | |
| CN210325788U (zh) | 一种大通流低残压tvs浪涌防护器件 | |
| CN207651480U (zh) | 一种两通路tvs器件 | |
| CN212907709U (zh) | 二极管器件结构 | |
| CN211629087U (zh) | 多引脚大功率防浪涌器件 | |
| CN212113708U (zh) | 一种高功率半导体器件的贴片框架及其封装 | |
| CN108400131A (zh) | 内串联结构二极管管堆 | |
| US11545827B2 (en) | Surge protection apparatus having embedded fuse | |
| CN211700247U (zh) | 一种双向贴片瞬态电压抑制二极管 | |
| CN210956661U (zh) | 堆叠芯片结构 | |
| JP2018041949A (ja) | ブリッジレッグ回路組立品およびフルブリッジ回路組立品 | |
| TWI285416B (en) | Package structure of bipolar transient voltage suppressor | |
| CN103354225B (zh) | 堆叠封装器件 | |
| TW201822322A (zh) | 具有多晶粒層疊的覆晶封裝整流／保護型二極體元件 | |
| US8846453B1 (en) | Semiconductor package structure and method of manufacturing the same | |
| CN202888169U (zh) | 热敏电阻与半导体芯片集成的复合元件 | |
| CN207602569U (zh) | 一种低电容双向带负阻tvs器件 | |
| CN108231699B (zh) | 具有多个晶粒结构的覆晶封装二极管元件 | |
| CN210272350U (zh) | 双通路高浪涌大通流tss器件 | |
| CN217361572U (zh) | 一种基于pdfn芯片封装的引线框架 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| GR01 | Patent grant | ||
| GR01 | Patent grant | ||
| CP01 | Change in the name or title of a patent holder | ||
| CP01 | Change in the name or title of a patent holder |
Address after: 201202 Shanghai city Pudong New Area Town Road No. 1001 to seven Shiwan Building 2 Patentee after: Shanghai Wei'an Semiconductor Co.,Ltd. Address before: 201202 Shanghai city Pudong New Area Town Road No. 1001 to seven Shiwan Building 2 Patentee before: SHANGHAI CHANGYUAN WAYON MICROELECTRONICS Co.,Ltd. |