CN106206528B - 基于双向tvs高压脉冲抑制的整流桥及其制作工艺 - Google Patents

基于双向tvs高压脉冲抑制的整流桥及其制作工艺 Download PDF

Info

Publication number
CN106206528B
CN106206528B CN201610807395.5A CN201610807395A CN106206528B CN 106206528 B CN106206528 B CN 106206528B CN 201610807395 A CN201610807395 A CN 201610807395A CN 106206528 B CN106206528 B CN 106206528B
Authority
CN
China
Prior art keywords
lead frame
chip
rectifier bridge
backlight unit
way tvs
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201610807395.5A
Other languages
English (en)
Other versions
CN106206528A (zh
Inventor
徐开凯
程绪林
李朝晖
李健儿
赵建明
范世杰
刘继芝
包海燕
蔡勇
冯春阳
廖智
曾尚文
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sichuan Jinghui Semiconductor Co ltd
Sichuan Lvran Electronic Technology Co ltd
Sichuan Shangte Technology Co ltd
Original Assignee
SICHUAN LVRAN ELECTRONIC TECHNOLOGY Co Ltd
SICHUAN SHANGTE TECHNOLOGY Co Ltd
University of Electronic Science and Technology of China
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Family has litigation
First worldwide family litigation filed litigation Critical https://patents.darts-ip.com/?family=58067496&utm_source=google_patent&utm_medium=platform_link&utm_campaign=public_patent_search&patent=CN106206528(B) "Global patent litigation dataset” by Darts-ip is licensed under a Creative Commons Attribution 4.0 International License.
Application filed by SICHUAN LVRAN ELECTRONIC TECHNOLOGY Co Ltd, SICHUAN SHANGTE TECHNOLOGY Co Ltd, University of Electronic Science and Technology of China filed Critical SICHUAN LVRAN ELECTRONIC TECHNOLOGY Co Ltd
Priority to CN201610807395.5A priority Critical patent/CN106206528B/zh
Publication of CN106206528A publication Critical patent/CN106206528A/zh
Application granted granted Critical
Publication of CN106206528B publication Critical patent/CN106206528B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49537—Plurality of lead frames mounted in one device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49568—Lead-frames or other flat leads specifically adapted to facilitate heat dissipation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Abstract

本发明提供了基于双向TVS高压脉冲抑制的整流桥及其制作工艺。整流桥包括塑封体、四个同一技术指标的二极管芯片、一个双向TVS管芯片、四个引线的框架；双向TVS管芯片固定设于第一引线框架上，通过导线连接第三引线框架；其中两个二极管芯片固定设于第二引线框架上，顶面均为P型，分别通过导线连接第一、第三引线框架；另两个二极管芯片固定设于第四引线框架上,顶面均为N型，分别通过导线连接第一、第三引线框架；第一、第三引线框架作交流引脚，第二、第四引线框架分别作正、负极引脚。本发明还公开了上述整流桥的制作工艺。本发明中整流桥布局紧凑，有利于PCB板小型化发展，制造工艺与以往方法不同，方便生产。

Description

基于双向TVS高压脉冲抑制的整流桥及其制作工艺
技术领域
本发明属于电子器件领域，具体地说是一种基于双向TVS高压脉冲抑制的整流桥，本发明还提供了该基于双向TVS高压脉冲抑制的整流桥的制作工艺。
背景技术
交流电网干扰、雷击和电力设备启停等因素产生的瞬态干扰是造成电子设备和线路损坏的重要原因，常造成巨大的损失。瞬态电压抑制二极管（TVS）是一种二极管形式的高效能保护器件，其具有极快的响应速度和极高的浪涌吸收能力。当TVS二极管两端受到反向瞬态过压脉冲时，能在极短的时间内将高阻抗降低至很低的导通值，吸收瞬间大电流，并将电压箝制在预设的数值上，从而有效确保了后面的电路元件免受瞬态高能量的冲击。现有的带SMD整流桥的电路中，TVS管一般添加于电源模块，用于保护整流桥和负载中的所有元器件，这样单独焊接TVS管极大占用了PCB板的空间，不利于PCB板小型化发展。
发明内容
为了解决现有技术中存在的问题，本发明旨在提供一种基于双向TVS高压脉冲抑制的整流桥，所述基于双向TVS高压脉冲抑制的整流桥结构紧凑，所占用的体积更小，有利于PCB板小型化发展。
本发明为实现上述目的，通过以下技术方案实现：
一种基于双向TVS高压脉冲抑制的整流桥，它包括塑封体、第一二极管芯片、第二二极管芯片、第三二极管芯片、第四二极管芯片、一个双向TVS管芯片、第一引线框架、第二引线框架、第三引线框架和第四引线框架；
所述四个二极管芯片技术指标相同；
所述双向TVS管芯片固定设于第一引线框架上，通过导线连接第三引线框架；
所述第一二极管芯片和第二二极管芯片顶面均为P型，固定设于第二引线框架上，分别通过导线连接第一引线框架和第三引线框架；
所述第三二极管芯片和第四二极管芯片顶面均为N型，固定设于第四引线框架上，分别通过导线连接第一引线框架和第三引线框架；
所述第一引线框架与第三引线框架作为交流引脚，第二引线框架与第四引线框架分别作为正、负极引脚。
作为限定：所述第一引线框架、第二引线框架、第三引线框架、第四引线框架处于同一平面内。
第二种限定：所述第一引线框架与第三引线框架固设于同一载体上，第二引线框架与第四引线框架固设于同一载体上。
第三种限定：所述第一引线框架与第三引线框架的载体全部封装于塑封体内，第二引线框架与第四引线框架载体的上半部封装于塑封体内、而载体下部分外露于塑封体。
第四种限定：所述双向TVS管芯片和各个二极管芯片分别通过其底面设置的粘接料固定设于所在的引线框架上，所述粘接料为导电胶或软焊料。
本发明还提供了上述基于双向TVS高压脉冲抑制的整流桥的制作工艺，包括依次进行的以下步骤：
1）对整片硅片进行好坏的测试，并将检测出的坏片进行标记；
2）将硅片底面贴于蓝膜上，划成一个个小块，并将正面标记的坏芯片挑出；
3）将步骤2）中好的芯片的顶面贴上蓝膜，并将芯片上下颠倒，去掉之前底面上的蓝膜；
4）利用机器抓取步骤3）中的芯片，并直接将芯片的底面焊接到底座上；
5）引线键合用铜线将引线框架的引脚和芯片的焊盘连接起来；
6）用环氧树脂将二极管芯片及用于承载芯片的引线框架一起塑封起来，保护芯片，之后激光打字；
7）将步骤6）中引脚之间的连筋切开，然后进行引脚成型，得到基于双向TVS高压脉冲抑制的整流桥；
8）最终对步骤7）中的基于双向TVS高压脉冲抑制的整流桥进行测试，并将好的产品编袋。
由于采用了上述的技术方案,本发明与现有技术相比，所取得的技术进步在于：
（1）将TVS跟传统的整流桥集成在一起，能够在整流桥受到反向瞬态过压脉冲时，在极短的时间内将高阻抗降低至很低的导通值，吸收瞬间大电流，并将电压箝制在预设的数值上，从而有效确保了整流桥以及后面的电路元件免受瞬态高能量的冲击，同时有助于提高电路的集成度，减小PCB板面积，降低成本；
（2）引线框架均位于同一平面上，令整体整流桥结构的封装厚度更小，体积也更小，布局更加紧凑；
（3）本发明的第二引线框架和第四引线框架的载体下半部分外露于塑封体，在安装时直接与PCB板接触，增强导热，且简化了安装流程；
（4）本发明的同一引线框架上的两颗二极管芯片极性朝向一致，方便生产。
综上所述，本发明结构紧凑、体积小，使用安装方便，能够有效确保了整流桥以及后面的电路元件免受瞬态高能量的冲击，适用于任意PCB电路板，有利于PCB板小型化发展。
下面将结合具体实施例对本发明作进一步详细说明。
附图说明
附图用来提供对本发明的进一步理解，并且构成说明书的一部分，与本发明的实施例一起用于解释本发明，并不构成对本发明的限制。
在附图中：
图1为本发明的内部芯片电路连接示意图；
图2为本发明实施例1的俯视图；
图3为本发明实施例1的主视图；
图4为本发明实施例1的左视图；
图5为本发明实施例1的仰视图。
标注部件：1-1、第一引线框, 1-2、第二引线框, 1-3、第三引线框, 1-4、第四引线框, 2-1、第一二极管芯片, 2-2、第二二极管芯片，2-3、第三二极管芯片，2-4、第四二极管芯片，2-5、双向TVS管芯片，3、粘接料，4、导线，5、焊盘，6、塑封体。
具体实施方式
实施例1 基于双向TVS高压脉冲抑制的整流桥
本实施例提供了一种基于双向TVS高压脉冲抑制的整流桥，如图1所示，是本发明的内部芯片电路连接示意图。如图2、图3、图4和图5所示，所述基于双向TVS高压脉冲抑制的整流桥包括塑封体6、第一二极管芯片2-1、第二二极管芯片2-2、第三二极管芯片2-3、第四二极管芯片2-4、一个双向TVS管芯片2-5、第一引线框架1-1、第二引线框架1-2、第三引线框架1-3和第四引线框架1-4，且所述四个引线框架处于同一平面内。
四个二极管芯片是技术指标相同的GPP二极管芯片。
双向TVS管芯片2-5固定设于第一引线框架1-1上，通过导线4连接第三引线框架1-3；第一二极管芯片2-1和第二二极管芯片2-2固定设于第二引线框架1-2上，顶面为均P型，分别通过导线4连接第一引线框架1-1和第三引线框架1-3；第三二极管芯片2-3和第四二极管芯片2-4固定设于第四引线框架1-4上，顶面均为N型，分别通过导线4连接第一引线框架1-1和第三引线框架1-3；第一引线框架1-1和第三引线框架1-3作为交流引脚，第二引线框架1-2作为正极引脚，第四引线框架1-4作为负极引脚。
第一引线框架1-1和第三引线框架1-3固设于同一载体上，全部封装于塑封体6内，第二引线框架1-2与第四引线框架1-4固设于同一载体上，上半部封装于塑封体6内，而载体下部分外露于塑封体6。
双向TVS管芯片2-5和各个二极管芯片分别通过其底面设置的粘接料3固定设于相应的引线框架上，所述粘接料3为导电胶或软焊料；所有二极管芯片和双向TVS管芯片2-5分别与所在的引线框架电连接。
本实施例中导线4采用铜线，铜线一端连接芯片上的焊盘5，另一端连接芯片所对应连接的引线框架上的焊盘5；塑封体6采用环氧树脂构成的具有空腔的壳体。
实施例2 基于双向TVS高压脉冲抑制的整流桥的制作工艺
本实施例提供了一种制作工艺，用于制作实施例1中所述的基于双向TVS高压脉冲抑制的整流桥，它包括以下步骤：
1）对整片硅片进行好坏的测试，并将检测出的坏片进行标记；
本步骤中对坏片进行标记时可以用磁性墨水对坏片进行标记，也可以利用计算机建立一张芯片位置和测试结构的计算机图形，利用计算机将坏的芯片在计算机图形的坐标上进行标记；
2）将硅片底面贴于蓝膜上，划成一个个小块，并将正面标记的坏芯片挑出；
如果步骤1）中采用的是直接对坏片用磁性墨水进行标记，则本步骤中划片时将硅片完全划穿；而如果步骤1）中利用计算机对芯片进行的标记，则本步骤中采用划片深度四分之一到三分之一的划片工艺，这样不完全划穿可以提高翻膜时的可靠性；
3）将步骤2）中好的芯片的顶面贴上蓝膜，并将芯片上下颠倒，去掉之前底面上的蓝膜；
如果步骤1）中利用计算机对芯片进行的标记，那么本步骤中需要将坏的芯片利用磁性墨水打点标记，然后裂片，并用机器取出坏的芯片，得到顶面能够焊接的、且好的GPP二极管芯片；
4）利用机器抓取步骤3）中的芯片，并直接将芯片的底面焊接到底座上；
本步骤中需要顶针从蓝膜下面将好的芯片往上顶，同时机器的真空吸嘴将芯片往上吸，抓取步骤3）顶面焊接的二极管芯片，然后将芯片的顶面焊接在引线框架的底座上；
5）引线键合用铜线将引线框架的引脚和芯片的焊盘连接起来；
6）用环氧树脂将二极管芯片及用于承载芯片的引线框架一起塑封起来，保护芯片，之后激光打字；
7）将步骤6）中银浆之间的引脚切开，然后进行引脚成型，得到基于双向TVS高压脉冲抑制的整流桥；
8）最终对步骤7）中的基于双向TVS高压脉冲抑制的整流桥进行测试，并将好的产品编袋。
最后应说明的是：以上所述仅为本发明优选实施例而已，并不用于限制本发明，尽管参照前述实施例对本发明进行了详细的说明，对于本领域的技术人员来说，其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分技术特征进行等同替换。凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。

Claims (9)

1.一种基于双向TVS高压脉冲抑制的整流桥，其特征在于：它包括塑封体、第一二极管芯片、第二二极管芯片、第三二极管芯片、第四二极管芯片、一个双向TVS管芯片、第一引线框架、第二引线框架、第三引线框架和第四引线框架；
所述四个二极管芯片技术指标相同；
所述双向TVS管芯片固定设于第一引线框架上，通过导线连接第三引线框架；
所述第一二极管芯片和第二二极管芯片顶面均为P型，固定设于第二引线框架上，分别通过导线连接第一引线框架和第三引线框架；
所述第三二极管芯片和第四二极管芯片顶面均为N型，固定设于第四引线框架上，分别通过导线连接第一引线框架和第三引线框架；
所述第一引线框架与第三引线框架作为交流引脚，第二引线框架与第四引线框架分别作为正、负极引脚。
2.如权利要求1所述的基于双向TVS高压脉冲抑制的整流桥，其特征在于：所述第一引线框架、第二引线框架、第三引线框架和第四引线框架处于同一平面内。
3.根据权利要求1或2所述的基于双向TVS高压脉冲抑制的整流桥，其特征在于：所述第一引线框架与第三引线框架固设于同一载体上，所述第二引线框架与第四引线框架固设于同一载体上。
4.根据权利要求1或2所述的基于双向TVS高压脉冲抑制的整流桥，其特征在于：所述第一引线框架与第三引线框架的载体全部封装于塑封体内，所述第二引线框架与第四引线框架载体的上半部分封装于塑封体内、而载体下部分外露于塑封体。
5.根据权利要求3所述的基于双向TVS高压脉冲抑制的整流桥，其特征在于：所述第一引线框架与第三引线框架的载体全部封装于塑封体内，第二引线框架与第四引线框架载体的上半部分封装于塑封体内、而载体下部分外露于塑封体。
6.根据权利要求1、2或5任意一项所述的基于双向TVS高压脉冲抑制的整流桥，其特征在于：所述双向TVS管芯片和各个二极管芯片分别通过其底面设置的粘接料固定设于所在的引线框架上，所述粘接料为导电胶或软焊料。
7.根据权利要求3所述的基于双向TVS高压脉冲抑制的整流桥，其特征在于：所述双向TVS管芯片和各个二极管芯片分别通过其底面设置的粘接料固定设于所在的引线框架上，所述粘接料为导电胶或软焊料。
8.根据权利要求4所述的基于双向TVS高压脉冲抑制的整流桥，其特征在于：所述双向TVS管芯片和各个二极管芯片分别通过其底面设置的粘接料固定设于所在的引线框架上，所述粘接料为导电胶或软焊料。
9.一种如权利要求1至8中任意一项所述的基于双向TVS高压脉冲抑制的整流桥的制作工艺，其特征在于：包括依次进行的以下步骤
1）对整片硅片进行好坏的测试，并将检测出的坏片进行标记；
2）将硅片底面贴于蓝膜上，划成一个个小块，并将正面标记的坏芯片挑出；
3）将步骤2）中好的芯片的顶面贴上蓝膜，并将芯片上下颠倒，去掉之前底面上的蓝膜；
4）利用机器抓取步骤3）中的芯片，并直接将芯片的底面焊接到底座上；
5）引线键合用导线将引线框架的引脚和芯片的焊盘连接起来；
6）用环氧树脂将二极管芯片及用于承载芯片的引线框架一起塑封起来，保护芯片，之后激光打字；
7）将步骤6）中引脚之间的连筋切开，然后进行引脚成型，得到基于双向TVS高压脉冲抑制的整流桥；
8）最终对步骤7）中的基于双向TVS高压脉冲抑制的整流桥进行测试，并将好的产品编袋。
CN201610807395.5A 2016-09-07 2016-09-07 基于双向tvs高压脉冲抑制的整流桥及其制作工艺 Active CN106206528B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201610807395.5A CN106206528B (zh) 2016-09-07 2016-09-07 基于双向tvs高压脉冲抑制的整流桥及其制作工艺

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201610807395.5A CN106206528B (zh) 2016-09-07 2016-09-07 基于双向tvs高压脉冲抑制的整流桥及其制作工艺

Publications (2)

Publication Number Publication Date
CN106206528A CN106206528A (zh) 2016-12-07
CN106206528B true CN106206528B (zh) 2018-08-28

Family

ID=58067496

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610807395.5A Active CN106206528B (zh) 2016-09-07 2016-09-07 基于双向tvs高压脉冲抑制的整流桥及其制作工艺

Country Status (1)

Country Link
CN (1) CN106206528B (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107331654A (zh) * 2017-08-07 2017-11-07 捷捷半导体有限公司 一种整流桥器件及其制作方法
CN108389853A (zh) * 2018-03-29 2018-08-10 电子科技大学 一种集成式抗浪涌的全波整流桥结构
CN108736743A (zh) * 2018-07-09 2018-11-02 山东晶导微电子股份有限公司 一种带输出保护的直插式整流桥器件
CN110391689A (zh) * 2019-09-05 2019-10-29 山东晶导微电子股份有限公司 电源模块
CN113571513B (zh) * 2021-09-23 2022-01-04 四川上特科技有限公司 一种用于瞬态抑制器的低触发高鲁棒性scr器件及保护电路

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5218231A (en) * 1989-08-30 1993-06-08 Kabushiki Kaisha Toshiba Mold-type semiconductor device
EP0700100A2 (en) * 1994-08-31 1996-03-06 Motorola, Inc. Optocoupler package leadframe and method thereof
CN1327521C (zh) * 1999-11-01 2007-07-18 通用半导体公司 平面混合式二极管整流桥
CN101553911A (zh) * 2006-10-06 2009-10-07 威世通用半导体公司 电子器件和引线框架
CN201369681Y (zh) * 2009-03-16 2009-12-23 常州银河电器有限公司 一种贴片桥式整流器
CN102110619A (zh) * 2009-12-24 2011-06-29 淮永进 一种提高微型低电容保护器件功率耐量的结构设计
CN204257626U (zh) * 2014-12-06 2015-04-08 滨海治润电子有限公司 一种基于pcb板的桥式整流器
CN205984975U (zh) * 2016-09-07 2017-02-22 四川上特科技有限公司 一种滤除瞬态高压脉冲的超薄整流桥

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59125646A (ja) * 1983-01-07 1984-07-20 Fuji Electric Co Ltd 半導体単相全波整流素子の製造方法
US9041075B2 (en) * 2011-11-17 2015-05-26 Ixys Corporation Full bridge rectifier module

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5218231A (en) * 1989-08-30 1993-06-08 Kabushiki Kaisha Toshiba Mold-type semiconductor device
EP0700100A2 (en) * 1994-08-31 1996-03-06 Motorola, Inc. Optocoupler package leadframe and method thereof
CN1327521C (zh) * 1999-11-01 2007-07-18 通用半导体公司 平面混合式二极管整流桥
CN101553911A (zh) * 2006-10-06 2009-10-07 威世通用半导体公司 电子器件和引线框架
CN201369681Y (zh) * 2009-03-16 2009-12-23 常州银河电器有限公司 一种贴片桥式整流器
CN102110619A (zh) * 2009-12-24 2011-06-29 淮永进 一种提高微型低电容保护器件功率耐量的结构设计
CN204257626U (zh) * 2014-12-06 2015-04-08 滨海治润电子有限公司 一种基于pcb板的桥式整流器
CN205984975U (zh) * 2016-09-07 2017-02-22 四川上特科技有限公司 一种滤除瞬态高压脉冲的超薄整流桥

Also Published As

Publication number Publication date
CN106206528A (zh) 2016-12-07

Similar Documents

Publication Publication Date Title
CN106206528B (zh) 基于双向tvs高压脉冲抑制的整流桥及其制作工艺
CN205984975U (zh) 一种滤除瞬态高压脉冲的超薄整流桥
CN106684065A (zh) 一种集成式Mini整流桥新结构及其制作工艺
CN204706557U (zh) 一种智能功率模块
CN212542421U (zh) 贴片式双向tvs器件
CN205622982U (zh) 一种封装图案及印刷电路板
CN104465423B (zh) 一种双引线框架叠合设计半导体器件封装方法
CN108598073A (zh) 一种带输入保护的直插式整流桥器件
CN108807306B (zh) 一种带输入保护的电源功率模块结构
CN104465597B (zh) 一种四面无引脚扁平半导体器件封装结构及封装方法
CN108878391A (zh) 智能功率模块结构及其制造方法
CN207602569U (zh) 一种低电容双向带负阻tvs器件
CN209785910U (zh) 大电流半导体功率器件
CN206180863U (zh) 带双向tvs输入滤波的全波整流桥
CN208173579U (zh) 一种带输入保护的新型电源功率模块结构
CN106601635A (zh) 芯片封装工艺以及芯片封装结构
CN209526079U (zh) 一种tvs器件芯片
CN205984974U (zh) 一种超薄低热阻的全波整流桥新结构
CN208240655U (zh) 一种半导体封装结构
CN102593106A (zh) 一种用于防止封装样品被静电损伤的保护装置
CN208173578U (zh) 一种带输出保护的新型电源功率模块结构
CN205984972U (zh) 一种引线框架结构
CN108389853A (zh) 一种集成式抗浪涌的全波整流桥结构
CN208127202U (zh) 一种带tvs防浪涌冲击的整流桥元器件
CN108807305B (zh) 一种带输出保护的电源功率模块结构

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
TR01 Transfer of patent right
TR01 Transfer of patent right

Effective date of registration: 20200731

Address after: 629212 No. 88 Hedong Avenue, Shehong County, Sichuan, Suining

Co-patentee after: SICHUAN LVRAN ELECTRONIC TECHNOLOGY Co.,Ltd.

Patentee after: SICHUAN SHANGTE TECHNOLOGY Co.,Ltd.

Address before: 629212 No. 88 Hedong Avenue, Shehong County, Sichuan, Suining

Co-patentee before: UNIVERSITY OF ELECTRONIC SCIENCE AND TECHNOLOGY

Patentee before: SICHUAN SHANGTE TECHNOLOGY Co.,Ltd.

Co-patentee before: SICHUAN LVRAN ELECTRONIC TECHNOLOGY Co.,Ltd.

TR01 Transfer of patent right
TR01 Transfer of patent right

Effective date of registration: 20201118

Address after: 629212 No. 88 Hedong Avenue, Shehong County, Sichuan, Suining

Patentee after: SICHUAN SHANGTE TECHNOLOGY Co.,Ltd.

Patentee after: SICHUAN LVRAN ELECTRONIC TECHNOLOGY Co.,Ltd.

Patentee after: SICHUAN JINGHUI SEMICONDUCTOR Co.,Ltd.

Address before: 629212 No. 88 Hedong Avenue, Shehong County, Sichuan, Suining

Patentee before: SICHUAN SHANGTE TECHNOLOGY Co.,Ltd.

Patentee before: SICHUAN LVRAN ELECTRONIC TECHNOLOGY Co.,Ltd.