CN107331654A - 一种整流桥器件及其制作方法 - Google Patents

一种整流桥器件及其制作方法 Download PDF

Info

Publication number
CN107331654A
CN107331654A CN201710667945.2A CN201710667945A CN107331654A CN 107331654 A CN107331654 A CN 107331654A CN 201710667945 A CN201710667945 A CN 201710667945A CN 107331654 A CN107331654 A CN 107331654A
Authority
CN
China
Prior art keywords
chip
base
copper
half bridge
pin
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
CN201710667945.2A
Other languages
English (en)
Inventor
王成森
潘建英
周榕榕
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Agile Semiconductor Ltd
Original Assignee
Agile Semiconductor Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Agile Semiconductor Ltd filed Critical Agile Semiconductor Ltd
Priority to CN201710667945.2A priority Critical patent/CN107331654A/zh
Publication of CN107331654A publication Critical patent/CN107331654A/zh
Withdrawn legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/072—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/49—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions wire-like arrangements or pins or rods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M7/00—Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
    • H02M7/003—Constructional details, e.g. physical layout, assembly, wiring or busbar connections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H01L2224/49113—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting different bonding areas on the semiconductor or solid-state body to a common bonding area outside the body, e.g. converging wires

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Led Device Packages (AREA)

Abstract

本发明公开了一种整流桥器件，其基板的正面设有绝缘层，共阴极整流半桥芯片的背面通过导电胶粘接有铜基板I，铜基板I的右侧延伸有引脚I，共阳极整流半桥芯片的背面通过导电胶粘接有铜基板II，铜基板II的右侧延伸有引脚II，铜基板I和铜基板II的左侧设有L形的铜引脚I和铜引脚II，铜引脚I和铜引脚II的两端通过键合引线分别与共阴极整流半桥芯片和共阳极整流半桥芯片连接，铜基板及铜引脚均设于绝缘层上。本发明通过正装的一对共阴极整流半桥芯片和共阳极整流半桥芯片直接构成一个完整的整流桥电路，封装时芯片的装片次数缩减50％，有效提高了线路板的利用率和封装的效率，降低了装片的差错风险。

Description

一种整流桥器件及其制作方法
技术领域
本发明属于半导体器件技术领域，特别涉及一种整流桥器件及其制作方法。
背景技术
目前常用的塑封整流桥器件，其制作方法是先将四个二极管芯片（两个正装，两个倒装）的其中一个极通过焊料烧结在两个分别独立的铜基板的一端，该两个铜基板的另一端构成塑封整流桥的其中两个引脚，再用两个铜电极过桥通过焊料将一组二极管芯片（一个正装，一个倒装）的另一个极烧结连接，同时，两铜电极过桥的连接点分别与塑封整流桥的另两个引脚通过焊料烧结连接，然后通过塑封料进行塑封，只留出铜电极的四个引脚端，构成塑封整流桥。该制作方法的步骤复杂，成本高，体积大，线路板的利用率较低，且芯片的装片次数多，倒装的差错风险高。
发明内容
本发明所要解决的技术问题是提供一种整流桥器件及其制作方法，以简化制作工艺，降低生产成本，并能有效提高线路板的利用率，降低装片的差错风险。
为解决上述技术问题，本发明采用的技术方案是：
一种整流桥器件，包括基板以及并排设置的共阴极整流半桥芯片和共阳极整流半桥芯片，基板的正面设有绝缘层，共阴极整流半桥芯片的背面通过导电胶粘接有铜基板I，铜基板I的右侧延伸有引脚I，共阳极整流半桥芯片的背面通过导电胶粘接有铜基板II，铜基板II的右侧延伸有引脚II，铜基板I和铜基板II的左侧设有L形的铜引脚I和铜引脚II，铜引脚I和铜引脚II的两端通过键合引线分别与共阴极整流半桥芯片和共阳极整流半桥芯片连接，铜基板I、引脚I、铜基板II、引脚II、铜引脚I和铜引脚II均设于绝缘层上。
上述共阴极整流半桥芯片包括N型基区I，N型基区I的正面设有P型发射区I，P型发射区I的正面设有P+型发射区I，P+型发射区I的正面设有二氧化硅膜I和对称的两个二极管芯片I的阳极金属膜，二氧化硅膜I的外围设有划片道I，二极管芯片I的阳极金属膜之间通过“日”字形沟槽I隔开，沟槽I延伸至N型基区I，沟槽I的表面设有钝化玻璃膜I，N型基区I的背面设有N+型基区I，N+型基区I的背面设有二极管芯片I的共阴极金属膜。
上述共阳极整流半桥芯片包括N型基区II，N型基区II的背面设有P型发射区II，P型发射区II的背面设有P+型发射区II，N型基区II的正面设有N+型基区II，N+型基区II的正面设有二氧化硅膜II和对称的两个二极管芯片II的阴极金属膜，二氧化硅膜II的外围设有划片道II，二极管芯片II的阴极金属膜之间通过“日”字形沟槽II隔开，沟槽II延伸至P型发射区II，沟槽II的表面设有钝化玻璃膜II，P+型发射区II的背面设有二极管芯片II的共阳极金属膜。
上述整流桥器件的制作方法，包括以下步骤：
（1）制作共阴极整流半桥芯片；
（2）制作共阳极整流半桥芯片；
（3）将铜基板I、引脚I、铜基板II、引脚II、铜引脚I和铜引脚II均通过绝缘层粘接在基板正面的相应位置；
（4）将共阴极整流半桥芯片和共阳极整流半桥芯片通过导电胶分别正装在铜基板I和铜基板II上；
（5）将铜引脚I的两端通过键合引线分别与共阴极整流半桥芯片的其中一个二极管芯片I的阳极金属膜和共阳极整流半桥芯片的其中一个二极管芯片II的阴极金属膜连接，然后将铜引脚II的两端通过键合引线分别与共阴极整流半桥芯片的另一个二极管芯片I的阳极金属膜和共阳极整流半桥芯片的另一个二极管芯片II的阴极金属膜连接，形成具有四个引脚端的整流桥器件。
上述制作共阴极整流半桥芯片包括以下步骤：
（1）N型基区I：采用N型单晶片，片厚200-500μm，电阻率5-95Ω·cm；
（2）磷扩散形成N+型基区I：预扩温度1180±20℃、时间2±0.8小时，推结温度1250±20℃、时间19±5小时，深度150-300μm；
（3）铝扩散形成P型发射区I：注入铝，注入能量120-200KV，注入剂量2.5E15-4E15，推结温度1250±20℃，时间20±5小时，深度30-70μm；
（4）硼扩散形成P+型发射区I：预扩温度1180±20℃、时间2±0.8小时，推结温度1250±20℃、时间=19±5小时，深度8-30μm，同时正面形成二氧化硅膜I；
（5）单面腐槽：通过光刻和酸蚀工艺刻蚀出沟槽II区域，深度55-100μm；
（6）电泳玻璃钝化：通过电泳设备在沟槽II内吸附一层玻璃粉，再通过高温烧结将玻璃粉烧熔粘接在沟槽II内，形成钝化玻璃膜I；
（7）光刻引线：通过光刻形成蒸铝所需的窗口；
（8）蒸发金属层：在光刻出的窗口处蒸铝，形成二极管芯片I的阳极金属膜，厚度2-7μm，在N+型基区I的背面蒸钛-镍-银三层金属，形成二极管芯片I的共阴极金属膜；
（9）光刻反刻：通过光刻工艺刻蚀掉多余的铝；
（10）合金：通过真空合金增加正背面金属层与单晶片之间的欧姆接触，合金温度495±10℃，时间25±10分钟；
（11）锯片：通过测试机筛选出合格的芯片，用硅划片机沿划片道I位置锯成所需芯片。
上述制作共阳极整流半桥芯片包括以下步骤：
（1）N型基区I：采用N型单晶片，片厚200-500μm，电阻率5-95Ω·cm；
（2）铝扩散形成P型发射区II：注入铝，注入能量120-200KV，注入剂量2.5E15-4E15，推结温度1255±20℃，时间40±10小时，深度130-200μm；
（3）硼扩散形成P+型发射区II：预扩温度1180±20℃、时间2±0.8小时，推结温度1250±20℃、时间19±5小时，深度8-30μm；
（4）磷扩散形成N+型基区II：预扩温度1180±20℃、时间2±0.8小时，推结温度1200±20℃、时间2-5小时，深度10-20μm，同时正面形成二氧化硅膜II；
（5）单面腐槽：通过光刻和酸蚀工艺刻蚀出沟槽I区域，深度55-100μm；
（6）电泳玻璃钝化：通过电泳设备在沟槽I内吸附一层玻璃粉，再通过高温烧结将玻璃粉烧熔粘接在沟槽I内，形成钝化玻璃膜II；
（7）光刻引线：通过光刻形成蒸铝所需的窗口；
（8）蒸发金属层：在光刻出的窗口处蒸铝，形成二极管芯片II的阴极金属膜，厚度2-7μm，在P+型发射区的背面蒸钛-镍-银三层金属，形成二极管芯片II的共阳极金属膜；
（9）光刻反刻：通过光刻工艺刻蚀掉多余的铝；
（10）合金：通过真空合金增加正背面金属层与单晶片之间的欧姆接触，合金温度495±10℃，时间25±10分钟；
（11）锯片：通过测试机筛选出合格的芯片，用硅划片机沿划片道II位置锯成所需芯片。
本发明的优点是：本发明通过正装的一对共阴极整流半桥芯片和共阳极整流半桥芯片直接构成一个完整的整流桥电路，工艺简单，制作成本低，封装时芯片的装片次数缩减50％，有效提高了线路板的利用率和封装的效率，降低了装片的差错风险。
附图说明
下面结合附图和具体实施方式对本发明作进一步详细描述。
图1是本发明的结构示意图；
图2是图1中A-A向的剖视结构示意图；
图3是本发明中共阴极整流半桥芯片B-B向的剖视结构示意图；
图4是本发明中共阳极整流半桥芯片C-C向的剖视结构示意图。
其中，1、基板，2、铜引脚I ，21、铜引脚II，3、铜基板I，31、引脚I，4、铜基板II，41、引脚II，5、共阴极整流半桥芯片，51、N型基区I，52、N+型基区I，53、P型发射区I，54、P+型发射区I，55、二氧化硅膜I，56、钝化玻璃膜I，57、二极管芯片I的阳极金属膜，58、二极管芯片I的共阴极金属膜，59、划片道I，6、共阳极整流半桥芯片，61、N型基区II，62、P型发射区II，63、P+型发射区II，64、N+型基区II，65、二氧化硅膜II，66、钝化玻璃膜II，67、二极管芯片II的阴极金属膜，68、二极管芯片II的共阳极金属膜，69、划片道II，7、绝缘层，8、导电胶，9、键合引线。
具体实施方式：
如图1和图2所示，一种整流桥器件，包括基板1以及并排设置的共阴极整流半桥芯片5和共阳极整流半桥芯片6，基板1的正面设有绝缘层7，共阴极整流半桥芯片5的背面通过导电胶8粘接有铜基板I3，铜基板I3的右侧延伸有引脚I31，共阳极整流半桥芯片6的背面通过导电胶8粘接有铜基板II4，铜基板II4的右侧延伸有引脚II41，铜基板I3和铜基板II4的左侧设有L形的铜引脚I2和铜引脚II21，铜引脚I2和铜引脚II21的两端通过键合引线9分别与共阴极整流半桥芯片5和共阳极整流半桥芯片6连接，铜基板I3、引脚I31、铜基板II4、引脚II41、铜引脚I2和铜引脚II21均设于绝缘层7上。
如图3所示，本发明的共阴极整流半桥芯片包括N型基区I51，N型基区I51的正面设有P型发射区I53，P型发射区I53的正面设有P+型发射区I54，P+型发射区I54的正面设有二氧化硅膜I55和对称的两个二极管芯片I的阳极金属膜57，二氧化硅膜I55的外围设有划片道I59，二极管芯片I的阳极金属膜57之间通过“日”字形沟槽I隔开，沟槽I延伸至N型基区I51，沟槽I的表面设有钝化玻璃膜I56，沟槽I在两个二极管芯片I的阳极金属膜57之间的部分重叠共用，有效消除了芯片之间的横向寄生三极管效应，N型基区I51的背面设有N+型基区I52，N+型基区I52的背面设有二极管芯片I的共阴极金属膜58。
如图4所示，本发明的共阳极整流半桥芯片包括N型基区II61，N型基区II61的背面设有P型发射区II62，P型发射区II62的背面设有P+型发射区II63，N型基区II61的正面设有N+型基区II64，N+型基区II64的正面设有二氧化硅膜II65和对称的两个二极管芯片II的阴极金属膜67，二氧化硅膜II65的外围设有划片道II69，二极管芯片II的阴极金属膜67之间通过“日”字形沟槽II隔开，沟槽II延伸至P型发射区II62，沟槽II的表面设有钝化玻璃膜II66，沟槽II在两个二极管芯片II的阴极金属膜67之间的部分重叠共用，有效消除了芯片之间的横向寄生三极管效应，P+型发射区II63的背面设有二极管芯片II的共阳极金属膜68，从而与共阴极整流半桥芯片5直接构成一个完整的整流桥电路。
上述整流桥器件的制作方法，包括以下步骤：
（1）制作共阴极整流半桥芯片5；
（2）制作共阳极整流半桥芯片6；
（3）将铜基板I3、引脚I31、铜基板II4、引脚II41、铜引脚I2和铜引脚II21均通过绝缘层7粘接在基板1正面的相应位置；
（4）将共阴极整流半桥芯片5和共阳极整流半桥芯片6通过导电胶8分别正装在铜基板I3和铜基板II4上；
（5）将铜引脚I2的两端通过键合引线9分别与共阴极整流半桥芯片5的其中一个二极管芯片I的阳极金属膜57和共阳极整流半桥芯片6的其中一个二极管芯片II的阴极金属膜67连接，然后将铜引脚II21的两端通过键合引线9分别与共阴极整流半桥芯片5的另一个二极管芯片I的阳极金属膜57和共阳极整流半桥芯片6的另一个二极管芯片II的阴极金属膜67连接，形成具有四个引脚端的整流桥器件。
通过正装的一对共阴极整流半桥芯片5和共阳极整流半桥芯片6直接构成一个完整的整流桥电路，工艺简单，制作成本低，封装时芯片的装片次数较普通的塑封工艺缩减50％，大幅度提升了封装的效率；由于在单个封装体内装芯片的次数与封装合格率呈反比，故在同等封装水平下，封装的合格率也得到了大幅度提升，特别是在多组合同体封装方面，如COB封装或集成封装。同时，本发明的整流桥器件采用阴阳两个半桥芯片正装的方式进行封装，其封装的差错风险极低。
在该制作方法中，制作共阴极整流半桥芯片5包括以下步骤：
（1）N型基区I51：采用N型单晶片，片厚200-500μm，电阻率5-95Ω·cm；
（2）磷扩散形成N+型基区I52：预扩温度1180±20℃、时间2±0.8小时，推结温度1250±20℃、时间19±5小时，深度150-300μm；
（3）铝扩散形成P型发射区I53：注入铝，注入能量120-200KV，注入剂量2.5E15-4E15，推结温度1250±20℃，时间20±5小时，深度30-70μm；
（4）硼扩散形成P+型发射区I54：预扩温度1180±20℃、时间2±0.8小时，推结温度1250±20℃、时间=19±5小时，深度8-30μm，同时正面形成二氧化硅膜I55；
（5）单面腐槽：通过光刻和酸蚀工艺刻蚀出沟槽II区域，深度55-100μm；
（6）电泳玻璃钝化：通过电泳设备在沟槽II内吸附一层玻璃粉，再通过高温烧结将玻璃粉烧熔粘接在沟槽II内，形成钝化玻璃膜I56；
（7）光刻引线：通过光刻形成蒸铝所需的窗口；
（8）蒸发金属层：在光刻出的窗口处蒸铝，形成二极管芯片I的阳极金属膜57，厚度2-7μm，在N+型基区I52的背面蒸钛-镍-银三层金属，形成二极管芯片I的共阴极金属膜58；
（9）光刻反刻：通过光刻工艺刻蚀掉多余的铝；
（10）合金：通过真空合金增加正背面金属层与单晶片之间的欧姆接触，合金温度495±10℃，时间25±10分钟；
（11）锯片：通过测试机筛选出合格的芯片，用硅划片机沿划片道I59位置锯成所需芯片。
在该制作方法中，制作共阳极整流半桥芯片6包括以下步骤：
（1）N型基区I61：采用N型单晶片，片厚200-500μm，电阻率5-95Ω·cm；
（2）铝扩散形成P型发射区II62：注入铝，注入能量120-200KV，注入剂量2.5E15-4E15，推结温度1255±20℃，时间40±10小时，深度130-200μm；
（3）硼扩散形成P+型发射区II63：预扩温度1180±20℃、时间2±0.8小时，推结温度1250±20℃、时间19±5小时，深度8-30μm；
（4）磷扩散形成N+型基区II64：预扩温度1180±20℃、时间2±0.8小时，推结温度1200±20℃、时间2-5小时，深度10-20μm，同时正面形成二氧化硅膜II65；
（5）单面腐槽：通过光刻和酸蚀工艺刻蚀出沟槽I区域，深度55-100μm；
（6）电泳玻璃钝化：通过电泳设备在沟槽I内吸附一层玻璃粉，再通过高温烧结将玻璃粉烧熔粘接在沟槽I内，形成钝化玻璃膜II66；
（7）光刻引线：通过光刻形成蒸铝所需的窗口；
（8）蒸发金属层：在光刻出的窗口处蒸铝，形成二极管芯片II的阴极金属膜67，厚度2-7μm，在P+型发射区II63的背面蒸钛-镍-银三层金属，形成二极管芯片II的共阳极金属膜68；
（9）光刻反刻：通过光刻工艺刻蚀掉多余的铝；
（10）合金：通过真空合金增加正背面金属层与单晶片之间的欧姆接触，合金温度495±10℃，时间25±10分钟；
（11）锯片：通过测试机筛选出合格的芯片，用硅划片机沿划片道II69位置锯成所需芯片。
在制作共阴极整流半桥芯片5和制作共阳极整流半桥芯片6时，酸蚀工艺均采用由HF、HNO3、CH3COOH和发烟HNO3按16:7:16:13的体积比配置而成的酸液。

Claims (6)

1.一种整流桥器件，其特征在于：包括基板以及并排设置的共阴极整流半桥芯片和共阳极整流半桥芯片，所述基板的正面设有绝缘层，所述共阴极整流半桥芯片的背面通过导电胶粘接有铜基板I，所述铜基板I的右侧延伸有引脚I，所述共阳极整流半桥芯片的背面通过导电胶粘接有铜基板II，所述铜基板II的右侧延伸有引脚II，所述铜基板I和铜基板II的左侧设有L形的铜引脚I和铜引脚II，所述铜引脚I和铜引脚II的两端通过键合引线分别与共阴极整流半桥芯片和共阳极整流半桥芯片连接，所述铜基板I、引脚I、铜基板II、引脚II、铜引脚I和铜引脚II均设于绝缘层上。
2.根据权利要求1所述的整流桥器件，其特征在于：所述共阴极整流半桥芯片包括N型基区I，所述N型基区I的正面设有P型发射区I，所述P型发射区I的正面设有P+型发射区I，所述P+型发射区I的正面设有二氧化硅膜I和对称的两个二极管芯片I的阳极金属膜，所述二氧化硅膜I的外围设有划片道I，所述二极管芯片I的阳极金属膜之间通过“日”字形沟槽I隔开，所述沟槽I延伸至N型基区I，所述沟槽I的表面设有钝化玻璃膜I，所述N型基区I的背面设有N+型基区I，所述N+型基区I的背面设有二极管芯片I的共阴极金属膜。
3.根据权利要求1所述的整流桥器件，其特征在于：所述共阳极整流半桥芯片包括N型基区II，所述N型基区II的背面设有P型发射区II，所述P型发射区II的背面设有P+型发射区II，所述N型基区II的正面设有N+型基区II，所述N+型基区II的正面设有二氧化硅膜II和对称的两个二极管芯片II的阴极金属膜，所述二氧化硅膜II的外围设有划片道II，所述二极管芯片II的阴极金属膜之间通过“日”字形沟槽II隔开，所述沟槽II延伸至P型发射区II，所述沟槽II的表面设有钝化玻璃膜II，所述P+型发射区II的背面设有二极管芯片II的共阳极金属膜。
4.根据权利要求1至3中任一项所述的整流桥器件的制作方法，其特征在于：包括以下步骤：
（1）制作共阴极整流半桥芯片；
（2）制作共阳极整流半桥芯片；
（3）将铜基板I、引脚I、铜基板II、引脚II、铜引脚I和铜引脚II均通过绝缘层粘接在基板正面的相应位置；
（4）将共阴极整流半桥芯片和共阳极整流半桥芯片通过导电胶分别正装在铜基板I和铜基板II上；
（5）将铜引脚I的两端通过键合引线分别与共阴极整流半桥芯片的其中一个二极管芯片I的阳极金属膜和共阳极整流半桥芯片的其中一个二极管芯片II的阴极金属膜连接，然后将铜引脚II的两端通过键合引线分别与共阴极整流半桥芯片的另一个二极管芯片I的阳极金属膜和共阳极整流半桥芯片的另一个二极管芯片II的阴极金属膜连接，形成具有四个引脚端的整流桥器件。
5.根据权利要求4所述的制作方法，其特征在于：所述制作共阴极整流半桥芯片包括以下步骤：
（1）N型基区I：采用N型单晶片，片厚200-500μm，电阻率5-95Ω·cm；
（2）磷扩散形成N+型基区I：预扩温度1180±20℃、时间2±0.8小时，推结温度1250±20℃、时间19±5小时，深度150-300μm；
（3）铝扩散形成P型发射区I：注入铝，注入能量120-200KV，注入剂量2.5E15-4E15，推结温度1250±20℃，时间20±5小时，深度30-70μm；
（4）硼扩散形成P+型发射区I：预扩温度1180±20℃、时间2±0.8小时，推结温度1250±20℃、时间=19±5小时，深度8-30μm，同时正面形成二氧化硅膜I；
（5）单面腐槽：通过光刻和酸蚀工艺刻蚀出沟槽II区域，深度55-100μm；
（6）电泳玻璃钝化：通过电泳设备在沟槽II内吸附一层玻璃粉，再通过高温烧结将玻璃粉烧熔粘接在沟槽II内，形成钝化玻璃膜I；
（7）光刻引线：通过光刻形成蒸铝所需的窗口；
（8）蒸发金属层：在光刻出的窗口处蒸铝，形成二极管芯片I的阳极金属膜，厚度2-7μm，在N+型基区I的背面蒸钛-镍-银三层金属，形成二极管芯片I的共阴极金属膜；
（9）光刻反刻：通过光刻工艺刻蚀掉多余的铝；
（10）合金：通过真空合金增加正背面金属层与单晶片之间的欧姆接触，合金温度495±10℃，时间25±10分钟；
（11）锯片：通过测试机筛选出合格的芯片，用硅划片机沿划片道I位置锯成所需芯片。
6.根据权利要求4所述的制作方法，其特征在于：所述制作共阳极整流半桥芯片包括以下步骤：
（1）N型基区I：采用N型单晶片，片厚200-500μm，电阻率5-95Ω·cm；
（2）铝扩散形成P型发射区II：注入铝，注入能量120-200KV，注入剂量2.5E15-4E15，推结温度1255±20℃，时间40±10小时，深度130-200μm；
（3）硼扩散形成P+型发射区II：预扩温度1180±20℃、时间2±0.8小时，推结温度1250±20℃、时间19±5小时，深度8-30μm；
（4）磷扩散形成N+型基区II：预扩温度1180±20℃、时间2±0.8小时，推结温度1200±20℃、时间2-5小时，深度10-20μm，同时正面形成二氧化硅膜II；
（5）单面腐槽：通过光刻和酸蚀工艺刻蚀出沟槽I区域，深度55-100μm；
（6）电泳玻璃钝化：通过电泳设备在沟槽I内吸附一层玻璃粉，再通过高温烧结将玻璃粉烧熔粘接在沟槽I内，形成钝化玻璃膜II；
（7）光刻引线：通过光刻形成蒸铝所需的窗口；
（8）蒸发金属层：在光刻出的窗口处蒸铝，形成二极管芯片II的阴极金属膜，厚度2-7μm，在P+型发射区的背面蒸钛-镍-银三层金属，形成二极管芯片II的共阳极金属膜；
（9）光刻反刻：通过光刻工艺刻蚀掉多余的铝；
（10）合金：通过真空合金增加正背面金属层与单晶片之间的欧姆接触，合金温度495±10℃，时间25±10分钟；
（11）锯片：通过测试机筛选出合格的芯片，用硅划片机沿划片道II位置锯成所需芯片。
CN201710667945.2A 2017-08-07 2017-08-07 一种整流桥器件及其制作方法 Withdrawn CN107331654A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201710667945.2A CN107331654A (zh) 2017-08-07 2017-08-07 一种整流桥器件及其制作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201710667945.2A CN107331654A (zh) 2017-08-07 2017-08-07 一种整流桥器件及其制作方法

Publications (1)

Publication Number Publication Date
CN107331654A true CN107331654A (zh) 2017-11-07

Family

ID=60226347

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710667945.2A Withdrawn CN107331654A (zh) 2017-08-07 2017-08-07 一种整流桥器件及其制作方法

Country Status (1)

Country Link
CN (1) CN107331654A (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110061067A (zh) * 2019-04-30 2019-07-26 苏州固锝电子股份有限公司 一种可并联组合的整流二极管芯片的制造工艺
CN113824337A (zh) * 2021-09-16 2021-12-21 捷捷半导体有限公司 一种三相整流模块及其制作方法

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0969636A (ja) * 1995-08-30 1997-03-11 Fuji Electric Co Ltd 複合ダイオードチップ及びブリッジ整流器
EP0791962A1 (en) * 1994-08-26 1997-08-27 Jury Alexeevich Evseev Semiconductor rectifier module
JP2000277756A (ja) * 1999-03-24 2000-10-06 Sansha Electric Mfg Co Ltd 複数連結ダイオードチップ
CN205428951U (zh) * 2016-03-14 2016-08-03 江苏捷捷微电子股份有限公司 一种vr大于2600v的方片式玻璃钝化二极管芯片
CN106206528A (zh) * 2016-09-07 2016-12-07 四川上特科技有限公司 基于双向tvs高压脉冲抑制的整流桥及其制作工艺
CN207038519U (zh) * 2017-08-07 2018-02-23 捷捷半导体有限公司 一种整流桥器件

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0791962A1 (en) * 1994-08-26 1997-08-27 Jury Alexeevich Evseev Semiconductor rectifier module
JPH0969636A (ja) * 1995-08-30 1997-03-11 Fuji Electric Co Ltd 複合ダイオードチップ及びブリッジ整流器
JP2000277756A (ja) * 1999-03-24 2000-10-06 Sansha Electric Mfg Co Ltd 複数連結ダイオードチップ
CN205428951U (zh) * 2016-03-14 2016-08-03 江苏捷捷微电子股份有限公司 一种vr大于2600v的方片式玻璃钝化二极管芯片
CN106206528A (zh) * 2016-09-07 2016-12-07 四川上特科技有限公司 基于双向tvs高压脉冲抑制的整流桥及其制作工艺
CN207038519U (zh) * 2017-08-07 2018-02-23 捷捷半导体有限公司 一种整流桥器件

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110061067A (zh) * 2019-04-30 2019-07-26 苏州固锝电子股份有限公司 一种可并联组合的整流二极管芯片的制造工艺
WO2020220664A1 (zh) * 2019-04-30 2020-11-05 苏州固锝电子股份有限公司 一种可并联组合的整流二极管芯片的制造工艺
CN113824337A (zh) * 2021-09-16 2021-12-21 捷捷半导体有限公司 一种三相整流模块及其制作方法
CN113824337B (zh) * 2021-09-16 2023-12-12 捷捷半导体有限公司 一种三相整流模块及其制作方法

Similar Documents

Publication Publication Date Title
CN106409929B (zh) 一种无主栅全背接触太阳能电池组件
DE102014104630B4 (de) Hochleistungs-Einzelchip-Halbleiter-Package und Herstellungsverfahren dafür und Halbleiterbaugruppe dieses verwendend
CN104272475B (zh) 背接触太阳能光伏模块用半导体晶片的电池和模块加工
US7508077B2 (en) Semiconductor device and method of manufacturing same
WO2003044872A1 (en) Compound semiconductor light emitting device and its manufacturing method
CN106057923A (zh) 一种背接触太阳能电池及太阳能电池组件
PH12014000026B1 (en) Semiconductor component and method of manufacture
CN107170738B (zh) 一种低电容单向tvs器件及其制造方法
TW201709437A (zh) 多功率晶片的功率封裝模組及功率晶片單元的製造方法
CN102270640B (zh) 大电流整晶圆全压接平板式封装的igbt及其制造方法
CN103384063A (zh) 一种浪涌保护电路及其制造方法
CN107331654A (zh) 一种整流桥器件及其制作方法
CN207038519U (zh) 一种整流桥器件
CN105304585A (zh) 侧壁及背面带有绝缘保护的芯片封装结构及方法
CN111755529A (zh) 一种双向对称tvs二极管及其制造方法
CN205177812U (zh) 侧壁及背面带有绝缘保护的芯片封装结构
DE102013103132B4 (de) Eine Chipanordnung und ein Verfahren zum Bilden einer Chipanordnung
CN205582943U (zh) 一种集成保护台面晶闸管
CN208722884U (zh) 一种n衬底单向骤回tvs器件
CN203721756U (zh) 覆晶式led芯片
CN106409828A (zh) 一种适用小型化封装的半桥整流肖特基器件及制造方法
CN219435869U (zh) 一种5英寸tvs及std器件芯片结构
CN106898554A (zh) 一种场截止型反向导通绝缘栅双极型晶体管制备方法
TW201234552A (en) Semiconductor structure with low resistance of substrate and low power consumption
CN102651359A (zh) 具有低阻值基材与低功率损耗的半导体结构

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
CB02 Change of applicant information
CB02 Change of applicant information

Address after: 226200 Jinggangshan Road, Jinggangshan Road, Sutong science and Technology Industrial Park, Nantong City, Jiangsu Province, No. 6

Applicant after: JIEJIE SEMICONDUCTOR CO.,LTD.

Address before: 226200 Jiangsu city of Nantong province science and Technology Industrial Park of Su Tong Jiang Cheng Road No. 1088 Jiang Park Building 3, room 2159, R & D

Applicant before: JIEJIE SEMICONDUCTOR CO.,LTD.

WW01 Invention patent application withdrawn after publication
WW01 Invention patent application withdrawn after publication

Application publication date: 20171107