CN207038519U - 一种整流桥器件 - Google Patents
一种整流桥器件 Download PDFInfo
- Publication number
- CN207038519U CN207038519U CN201720978573.0U CN201720978573U CN207038519U CN 207038519 U CN207038519 U CN 207038519U CN 201720978573 U CN201720978573 U CN 201720978573U CN 207038519 U CN207038519 U CN 207038519U
- Authority
- CN
- China
- Prior art keywords
- copper
- base
- pin
- half bridge
- type
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
Landscapes
- Led Device Packages (AREA)
Abstract
本实用新型公开了一种整流桥器件，其基板的正面设有绝缘层，共阴极整流半桥芯片的背面通过导电胶粘接有铜基板I，铜基板I的右侧延伸有引脚I，共阳极整流半桥芯片的背面通过导电胶粘接有铜基板II，铜基板II的右侧延伸有引脚II，铜基板I和铜基板II的左侧设有L形的铜引脚I和铜引脚II，铜引脚I和铜引脚II的两端通过键合引线分别与共阴极整流半桥芯片和共阳极整流半桥芯片连接，铜基板及铜引脚均设于绝缘层上。本实用新型通过正装的一对共阴极整流半桥芯片和共阳极整流半桥芯片直接构成一个完整的整流桥电路，封装时芯片的装片次数缩减50％，有效提高了线路板的利用率和封装的效率，降低了装片的差错风险。
Description
技术领域
本实用新型属于半导体器件技术领域，特别涉及一种整流桥器件。
背景技术
目前常用的塑封整流桥器件，其制作方法是先将四个二极管芯片（两个正装，两个倒装）的其中一个极通过焊料烧结在两个分别独立的铜基板的一端，该两个铜基板的另一端构成塑封整流桥的其中两个引脚，再用两个铜电极过桥通过焊料将一组二极管芯片（一个正装，一个倒装）的另一个极烧结连接，同时，两铜电极过桥的连接点分别与塑封整流桥的另两个引脚通过焊料烧结连接，然后通过塑封料进行塑封，只留出铜电极的四个引脚端，构成塑封整流桥。该制作方法的步骤复杂，成本高，体积大，线路板的利用率较低，且芯片的装片次数多，倒装的差错风险高。
实用新型内容
本实用新型所要解决的技术问题是提供一种整流桥器件，以简化制作工艺，降低生产成本，并能有效提高线路板的利用率，降低装片的差错风险。
为解决上述技术问题，本实用新型采用的技术方案是：
一种整流桥器件，包括基板以及并排设置的共阴极整流半桥芯片和共阳极整流半桥芯片，基板的正面设有绝缘层，共阴极整流半桥芯片的背面通过导电胶粘接有铜基板I，铜基板I的右侧延伸有引脚I，共阳极整流半桥芯片的背面通过导电胶粘接有铜基板II，铜基板II的右侧延伸有引脚II，铜基板I和铜基板II的左侧设有L形的铜引脚I和铜引脚II，铜引脚I和铜引脚II的两端通过键合引线分别与共阴极整流半桥芯片和共阳极整流半桥芯片连接，铜基板I、引脚I、铜基板II、引脚II、铜引脚I和铜引脚II均设于绝缘层上。
上述共阴极整流半桥芯片包括N型基区I，N型基区I的正面设有P型发射区I，P型发射区I的正面设有P+型发射区I，P+型发射区I的正面设有二氧化硅膜I和对称的两个二极管芯片I的阳极金属膜，二氧化硅膜I的外围设有划片道I，二极管芯片I的阳极金属膜之间通过“日”字形沟槽I隔开，沟槽I延伸至N型基区I，沟槽I的表面设有钝化玻璃膜I，N型基区I的背面设有N+型基区I，N+型基区I的背面设有二极管芯片I的共阴极金属膜。
上述共阳极整流半桥芯片包括N型基区II，N型基区II的背面设有P型发射区II，P型发射区II的背面设有P+型发射区II，N型基区II的正面设有N+型基区II，N+型基区II的正面设有二氧化硅膜II和对称的两个二极管芯片II的阴极金属膜，二氧化硅膜II的外围设有划片道II，二极管芯片II的阴极金属膜之间通过“日”字形沟槽II隔开，沟槽II延伸至P型发射区II，沟槽II的表面设有钝化玻璃膜II，P+型发射区II的背面设有二极管芯片II的共阳极金属膜。
本实用新型的优点是：本实用新型通过正装的一对共阴极整流半桥芯片和共阳极整流半桥芯片直接构成一个完整的整流桥电路，工艺简单，制作成本低，封装时芯片的装片次数缩减50％，有效提高了线路板的利用率和封装的效率，降低了装片的差错风险。
附图说明
下面结合附图和具体实施方式对本实用新型作进一步详细描述。
图1是本实用新型的结构示意图；
图2是图1中A-A向的剖视结构示意图；
图3是本实用新型中共阴极整流半桥芯片B-B向的剖视结构示意图；
图4是本实用新型中共阳极整流半桥芯片C-C向的剖视结构示意图。
其中，1、基板，2、铜引脚I ，21、铜引脚II，3、铜基板I，31、引脚I，4、铜基板II，41、引脚II，5、共阴极整流半桥芯片，51、N型基区I，52、N+型基区I，53、P型发射区I，54、P+型发射区I，55、二氧化硅膜I，56、钝化玻璃膜I，57、二极管芯片I的阳极金属膜，58、二极管芯片I的共阴极金属膜，59、划片道I，6、共阳极整流半桥芯片，61、N型基区II，62、P型发射区II，63、P+型发射区II，64、N+型基区II，65、二氧化硅膜II，66、钝化玻璃膜II，67、二极管芯片II的阴极金属膜，68、二极管芯片II的共阳极金属膜，69、划片道II，7、绝缘层，8、导电胶，9、键合引线。
具体实施方式：
如图1和图2所示，一种整流桥器件，包括基板1以及并排设置的共阴极整流半桥芯片5和共阳极整流半桥芯片6，基板1的正面设有绝缘层7，共阴极整流半桥芯片5的背面通过导电胶8粘接有铜基板I3，铜基板I3的右侧延伸有引脚I31，共阳极整流半桥芯片6的背面通过导电胶8粘接有铜基板II4，铜基板II4的右侧延伸有引脚II41，铜基板I3和铜基板II4的左侧设有L形的铜引脚I2和铜引脚II21，铜引脚I2和铜引脚II21的两端通过键合引线9分别与共阴极整流半桥芯片5和共阳极整流半桥芯片6连接，铜基板I3、引脚I31、铜基板II4、引脚II41、铜引脚I2和铜引脚II21均设于绝缘层7上。
如图3所示，本实用新型的共阴极整流半桥芯片包括N型基区I51，N型基区I51的正面设有P型发射区I53，P型发射区I53的正面设有P+型发射区I54，P+型发射区I54的正面设有二氧化硅膜I55和对称的两个二极管芯片I的阳极金属膜57，二氧化硅膜I55的外围设有划片道I59，二极管芯片I的阳极金属膜57之间通过“日”字形沟槽I隔开，沟槽I延伸至N型基区I51，沟槽I的表面设有钝化玻璃膜I56，沟槽I在两个二极管芯片I的阳极金属膜57之间的部分重叠共用，有效消除了芯片之间的横向寄生三极管效应，N型基区I51的背面设有N+型基区I52，N+型基区I52的背面设有二极管芯片I的共阴极金属膜58。
如图4所示，本实用新型的共阳极整流半桥芯片包括N型基区II61，N型基区II61的背面设有P型发射区II62，P型发射区II62的背面设有P+型发射区II63，N型基区II61的正面设有N+型基区II64，N+型基区II64的正面设有二氧化硅膜II65和对称的两个二极管芯片II的阴极金属膜67，二氧化硅膜II65的外围设有划片道II69，二极管芯片II的阴极金属膜67之间通过“日”字形沟槽II隔开，沟槽II延伸至P型发射区II62，沟槽II的表面设有钝化玻璃膜II66，沟槽II在两个二极管芯片II的阴极金属膜67之间的部分重叠共用，有效消除了芯片之间的横向寄生三极管效应，P+型发射区II63的背面设有二极管芯片II的共阳极金属膜68，从而与共阴极整流半桥芯片5直接构成一个完整的整流桥电路。
上述整流桥器件的制作方法，包括以下步骤：
（1）制作共阴极整流半桥芯片5；
（2）制作共阳极整流半桥芯片6；
（3）将铜基板I3、引脚I31、铜基板II4、引脚II41、铜引脚I2和铜引脚II21均通过绝缘层7粘接在基板1正面的相应位置；
（4）将共阴极整流半桥芯片5和共阳极整流半桥芯片6通过导电胶8分别正装在铜基板I3和铜基板II4上；
（5）将铜引脚I2的两端通过键合引线9分别与共阴极整流半桥芯片5的其中一个二极管芯片I的阳极金属膜57和共阳极整流半桥芯片6的其中一个二极管芯片II的阴极金属膜67连接，然后将铜引脚II21的两端通过键合引线9分别与共阴极整流半桥芯片5的另一个二极管芯片I的阳极金属膜57和共阳极整流半桥芯片6的另一个二极管芯片II的阴极金属膜67连接，形成具有四个引脚端的整流桥器件。
通过正装的一对共阴极整流半桥芯片5和共阳极整流半桥芯片6直接构成一个完整的整流桥电路，工艺简单，制作成本低，封装时芯片的装片次数较普通的塑封工艺缩减50％，大幅度提升了封装的效率；由于在单个封装体内装芯片的次数与封装合格率呈反比，故在同等封装水平下，封装的合格率也得到了大幅度提升，特别是在多组合同体封装方面，如COB封装或集成封装。同时，本实用新型的整流桥器件采用阴阳两个半桥芯片正装的方式进行封装，其封装的差错风险极低。
在该制作方法中，制作共阴极整流半桥芯片5包括以下步骤：
（1）N型基区I51：采用N型单晶片，片厚200-500μm，电阻率5-95Ω·cm；
（2）磷扩散形成N+型基区I52：预扩温度1180±20℃、时间2±0.8小时，推结温度1250±20℃、时间19±5小时，深度150-300μm；
（3）铝扩散形成P型发射区I53：注入铝，注入能量120-200KV，注入剂量2.5E15-4E15，推结温度1250±20℃，时间20±5小时，深度30-70μm；
（4）硼扩散形成P+型发射区I54：预扩温度1180±20℃、时间2±0.8小时，推结温度1250±20℃、时间=19±5小时，深度8-30μm，同时正面形成二氧化硅膜I55；
（5）单面腐槽：通过光刻和酸蚀工艺刻蚀出沟槽II区域，深度55-100μm；
（6）电泳玻璃钝化：通过电泳设备在沟槽II内吸附一层玻璃粉，再通过高温烧结将玻璃粉烧熔粘接在沟槽II内，形成钝化玻璃膜I56；
（7）光刻引线：通过光刻形成蒸铝所需的窗口；
（8）蒸发金属层：在光刻出的窗口处蒸铝，形成二极管芯片I的阳极金属膜57，厚度2-7μm，在N+型基区I52的背面蒸钛-镍-银三层金属，形成二极管芯片I的共阴极金属膜58；
（9）光刻反刻：通过光刻工艺刻蚀掉多余的铝；
（10）合金：通过真空合金增加正背面金属层与单晶片之间的欧姆接触，合金温度495±10℃，时间25±10分钟；
（11）锯片：通过测试机筛选出合格的芯片，用硅划片机沿划片道I59位置锯成所需芯片。
在该制作方法中，制作共阳极整流半桥芯片6包括以下步骤：
（1）N型基区I61：采用N型单晶片，片厚200-500μm，电阻率5-95Ω·cm；
（2）铝扩散形成P型发射区II62：注入铝，注入能量120-200KV，注入剂量2.5E15-4E15，推结温度1255±20℃，时间40±10小时，深度130-200μm；
（3）硼扩散形成P+型发射区II63：预扩温度1180±20℃、时间2±0.8小时，推结温度1250±20℃、时间19±5小时，深度8-30μm；
（4）磷扩散形成N+型基区II64：预扩温度1180±20℃、时间2±0.8小时，推结温度1200±20℃、时间2-5小时，深度10-20μm，同时正面形成二氧化硅膜II65；
（5）单面腐槽：通过光刻和酸蚀工艺刻蚀出沟槽I区域，深度55-100μm；
（6）电泳玻璃钝化：通过电泳设备在沟槽I内吸附一层玻璃粉，再通过高温烧结将玻璃粉烧熔粘接在沟槽I内，形成钝化玻璃膜II66；
（7）光刻引线：通过光刻形成蒸铝所需的窗口；
（8）蒸发金属层：在光刻出的窗口处蒸铝，形成二极管芯片II的阴极金属膜67，厚度2-7μm，在P+型发射区II63的背面蒸钛-镍-银三层金属，形成二极管芯片II的共阳极金属膜68；
（9）光刻反刻：通过光刻工艺刻蚀掉多余的铝；
（10）合金：通过真空合金增加正背面金属层与单晶片之间的欧姆接触，合金温度495±10℃，时间25±10分钟；
（11）锯片：通过测试机筛选出合格的芯片，用硅划片机沿划片道II69位置锯成所需芯片。
在制作共阴极整流半桥芯片5和制作共阳极整流半桥芯片6时，酸蚀工艺均采用由HF、HNO3、CH3COOH和发烟HNO3按16:7:16:13的体积比配置而成的酸液。
Claims (3)
1.一种整流桥器件，其特征在于：包括基板以及并排设置的共阴极整流半桥芯片和共阳极整流半桥芯片，所述基板的正面设有绝缘层，所述共阴极整流半桥芯片的背面通过导电胶粘接有铜基板I，所述铜基板I的右侧延伸有引脚I，所述共阳极整流半桥芯片的背面通过导电胶粘接有铜基板II，所述铜基板II的右侧延伸有引脚II，所述铜基板I和铜基板II的左侧设有L形的铜引脚I和铜引脚II，所述铜引脚I和铜引脚II的两端通过键合引线分别与共阴极整流半桥芯片和共阳极整流半桥芯片连接，所述铜基板I、引脚I、铜基板II、引脚II、铜引脚I和铜引脚II均设于绝缘层上。
2.根据权利要求1所述的整流桥器件，其特征在于：所述共阴极整流半桥芯片包括N型基区I，所述N型基区I的正面设有P型发射区I，所述P型发射区I的正面设有P+型发射区I，所述P+型发射区I的正面设有二氧化硅膜I和对称的两个二极管芯片I的阳极金属膜，所述二氧化硅膜I的外围设有划片道I，所述二极管芯片I的阳极金属膜之间通过“日”字形沟槽I隔开，所述沟槽I延伸至N型基区I，所述沟槽I的表面设有钝化玻璃膜I，所述N型基区I的背面设有N+型基区I，所述N+型基区I的背面设有二极管芯片I的共阴极金属膜。
3.根据权利要求1所述的整流桥器件，其特征在于：所述共阳极整流半桥芯片包括N型基区II，所述N型基区II的背面设有P型发射区II，所述P型发射区II的背面设有P+型发射区II，所述N型基区II的正面设有N+型基区II，所述N+型基区II的正面设有二氧化硅膜II和对称的两个二极管芯片II的阴极金属膜，所述二氧化硅膜II的外围设有划片道II，所述二极管芯片II的阴极金属膜之间通过“日”字形沟槽II隔开，所述沟槽II延伸至P型发射区II，所述沟槽II的表面设有钝化玻璃膜II，所述P+型发射区II的背面设有二极管芯片II的共阳极金属膜。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201720978573.0U CN207038519U (zh) | 2017-08-07 | 2017-08-07 | 一种整流桥器件 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201720978573.0U CN207038519U (zh) | 2017-08-07 | 2017-08-07 | 一种整流桥器件 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN207038519U true CN207038519U (zh) | 2018-02-23 |
Family
ID=61473633
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201720978573.0U Active CN207038519U (zh) | 2017-08-07 | 2017-08-07 | 一种整流桥器件 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN207038519U (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN107331654A (zh) * | 2017-08-07 | 2017-11-07 | 捷捷半导体有限公司 | 一种整流桥器件及其制作方法 |
-
2017
- 2017-08-07 CN CN201720978573.0U patent/CN207038519U/zh active Active
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN107331654A (zh) * | 2017-08-07 | 2017-11-07 | 捷捷半导体有限公司 | 一种整流桥器件及其制作方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN106409929B (zh) | 一种无主栅全背接触太阳能电池组件 | |
| CN106098831B (zh) | 一种背接触太阳能电池串及其制备方法和组件、系统 | |
| CN106057923A (zh) | 一种背接触太阳能电池及太阳能电池组件 | |
| CN201383498Y (zh) | 一种半导体二极管芯片 | |
| CN105047780B (zh) | 一种并联GaN基LED芯片制备方法 | |
| CN102299212A (zh) | 一种晶体硅太阳能电池制作方法 | |
| CN207038519U (zh) | 一种整流桥器件 | |
| CN107331654A (zh) | 一种整流桥器件及其制作方法 | |
| CN206907786U (zh) | 一种抗金属迁移的led芯片 | |
| CN106505050B (zh) | 一种半导体器件复合钝化膜及其制备方法 | |
| WO2018014792A1 (zh) | 钝化层制造方法及高压半导体功率器件、正面电极 | |
| CN108269864A (zh) | 一种柔性太阳能电池及其制备方法 | |
| CN209526088U (zh) | 一种穿通型中低压平面tvs芯片 | |
| CN111755529A (zh) | 一种双向对称tvs二极管及其制造方法 | |
| CN205177812U (zh) | 侧壁及背面带有绝缘保护的芯片封装结构 | |
| CN103227242A (zh) | 一种具有背面电极点接触结构的太阳能电池的制备方法 | |
| CN205845937U (zh) | 一种压接式igbt/frd芯片的正面电极 | |
| CN103022174A (zh) | 一种基于n型硅片的金属贯穿式背发射极晶硅太阳电池及其制备方法 | |
| CN209708987U (zh) | 单面叠瓦太阳能电池组件 | |
| CN216411361U (zh) | 一种用于并行测试igbt芯片和frd芯片的测试夹具 | |
| CN215342577U (zh) | 一种单向tvs器件及其封装结构 | |
| CN212587517U (zh) | 一种玻璃钝化实体封装低压二极管 | |
| CN219435869U (zh) | 一种5英寸tvs及std器件芯片结构 | |
| CN106409828A (zh) | 一种适用小型化封装的半桥整流肖特基器件及制造方法 | |
| CN107293584A (zh) | 面向物联网的具有热电转换功能的砷化镓基hbt器件 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| GR01 | Patent grant | ||
| GR01 | Patent grant | ||
| CP02 | Change in the address of a patent holder |
Address after: 226200 Jinggangshan Road, Jinggangshan Road, Sutong science and Technology Industrial Park, Nantong City, Jiangsu Province, No. 6 Patentee after: Agile Semiconductor Ltd Address before: 226200 Jiangsu city of Nantong province science and Technology Industrial Park of Su Tong Jiang Cheng Road No. 1088 Jiang Park Building 3, room 2159, R & D Patentee before: Agile Semiconductor Ltd |
|
| CP02 | Change in the address of a patent holder |