CN106409828A - 一种适用小型化封装的半桥整流肖特基器件及制造方法 - Google Patents
一种适用小型化封装的半桥整流肖特基器件及制造方法 Download PDFInfo
- Publication number
- CN106409828A CN106409828A CN201611084745.6A CN201611084745A CN106409828A CN 106409828 A CN106409828 A CN 106409828A CN 201611084745 A CN201611084745 A CN 201611084745A CN 106409828 A CN106409828 A CN 106409828A
- Authority
- CN
- China
- Prior art keywords
- schottky
- layer
- ring
- schottky barrier
- concentration
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 20
- 238000004806 packaging method and process Methods 0.000 title abstract description 12
- 238000000034 method Methods 0.000 claims abstract description 34
- 230000008569 process Effects 0.000 claims abstract description 8
- 230000004888 barrier function Effects 0.000 claims description 56
- 239000002184 metal Substances 0.000 claims description 28
- 230000009977 dual effect Effects 0.000 claims description 15
- 238000005516 engineering process Methods 0.000 claims description 15
- 238000001459 lithography Methods 0.000 claims description 15
- 239000000758 substrate Substances 0.000 claims description 14
- 238000009413 insulation Methods 0.000 claims description 12
- 238000001039 wet etching Methods 0.000 claims description 10
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 claims description 9
- 229910045601 alloy Inorganic materials 0.000 claims description 9
- 239000000956 alloy Substances 0.000 claims description 9
- 229910052698 phosphorus Inorganic materials 0.000 claims description 9
- 239000011574 phosphorus Substances 0.000 claims description 9
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 8
- 238000000407 epitaxy Methods 0.000 claims description 8
- 229910052710 silicon Inorganic materials 0.000 claims description 8
- 239000010703 silicon Substances 0.000 claims description 8
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 claims description 6
- 229910052796 boron Inorganic materials 0.000 claims description 6
- 239000002019 doping agent Substances 0.000 claims description 6
- 239000012535 impurity Substances 0.000 claims description 6
- XHXFXVLFKHQFAL-UHFFFAOYSA-N phosphoryl trichloride Chemical compound ClP(Cl)(Cl)=O XHXFXVLFKHQFAL-UHFFFAOYSA-N 0.000 claims description 6
- 238000005498 polishing Methods 0.000 claims description 6
- 230000015572 biosynthetic process Effects 0.000 claims description 4
- 238000005260 corrosion Methods 0.000 claims description 4
- 230000007797 corrosion Effects 0.000 claims description 4
- 230000003628 erosive effect Effects 0.000 claims description 4
- 229910019213 POCl3 Inorganic materials 0.000 claims description 3
- 238000009792 diffusion process Methods 0.000 claims description 3
- 230000008020 evaporation Effects 0.000 claims description 3
- 238000001704 evaporation Methods 0.000 claims description 3
- 238000002347 injection Methods 0.000 claims description 3
- 239000007924 injection Substances 0.000 claims description 3
- 238000001465 metallisation Methods 0.000 claims description 3
- 229910021421 monocrystalline silicon Inorganic materials 0.000 claims description 3
- 230000003647 oxidation Effects 0.000 claims description 3
- 238000007254 oxidation reaction Methods 0.000 claims description 3
- 238000004544 sputter deposition Methods 0.000 claims description 3
- 238000005979 thermal decomposition reaction Methods 0.000 claims description 3
- 239000012808 vapor phase Substances 0.000 claims description 3
- 238000010586 diagram Methods 0.000 description 6
- 238000005538 encapsulation Methods 0.000 description 6
- 239000005022 packaging material Substances 0.000 description 3
- 230000001360 synchronised effect Effects 0.000 description 3
- 230000008859 change Effects 0.000 description 2
- 239000007789 gas Substances 0.000 description 2
- 238000005275 alloying Methods 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 230000008901 benefit Effects 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 238000005265 energy consumption Methods 0.000 description 1
- 238000005457 optimization Methods 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 238000005036 potential barrier Methods 0.000 description 1
- 238000011084 recovery Methods 0.000 description 1
- 238000005549 size reduction Methods 0.000 description 1
- 229910000679 solder Inorganic materials 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
- H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
- H01L27/0814—Diodes only
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
- H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
- H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
- H01L21/8221—Three dimensional integrated circuits stacked in different levels
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02B—CLIMATE CHANGE MITIGATION TECHNOLOGIES RELATED TO BUILDINGS, e.g. HOUSING, HOUSE APPLIANCES OR RELATED END-USER APPLICATIONS
- Y02B70/00—Technologies for an efficient end-user side electric power management and consumption
- Y02B70/10—Technologies improving the efficiency by using switched-mode power supplies [SMPS], i.e. efficient power electronics conversion e.g. power factor correction or reduction of losses in power supplies or efficient standby modes
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
本发明公开了一种适用小型化封装的半桥整流肖特基器件；该器件具有新型的结构，用一颗本发明的肖特基器件，可实现半桥整流功能，而传统的半桥整流器件，需要两颗传统的肖特基器件才能实现；同时，此肖特基器件的芯片面积与一颗传统的肖特基器件的芯片尺寸相当，因此与同规格传统的半桥整流肖特基器件比，可使用更小的封装体，最终实现半桥整流肖特基器件的封装小型化。另外，本发明的肖特基器件的制造制程，与传统的肖特基器件的加工制程兼容性好，容易实现。
Description
技术领域
本发明涉及到肖特基器件及其制造流程，主要涉及一种适用小型化封装的、适用于半桥整流的肖特基器件及其制造方法。
背景技术
肖特基属于单极器件，其反向恢复时间极短，使其被广泛的应用于高频整流电路中，又因其具有低的正向饱和压降的特点，功耗低，被广泛应用；又随着手持设备的发展及功能更多样化，要求在一个PCB板上将排布更多的器件，进而要求器件朝着更小型化的方向发展，而一个器件的尺寸，即塑封体的尺寸，通常比框架尺寸大60微米以上的塑封余量，框架的尺寸比芯片的尺寸大60微米以上的上偏余量，而塑封余量、上偏余量由封装厂的设备能力决定，不易缩小，因此器件的封装体小型化，需要从封装的器件的芯片尺寸上着手；通常一个半桥封装的肖特基整流器，是将两个普通的肖特基芯片并排着共阴结构封装在一个塑封体内，如图1所示，因此，普通的半桥整流肖特基器件的尺寸，要比两颗肖特基芯片之和还大120微米以上，而120微米的封装余量很难改变，因此只能减小芯片尺寸，但是芯片尺寸减小，电流密度将增加，同等条件下，电流密度增加会导致功耗增加，因此减小芯片尺寸来降低封装体的尺寸，会带来功耗增加问题；半桥整流肖特基器件也是面临此问题，因此行业内的技术人员做出了很多的努力，本发明提出的肖特基器件，通过结构创新设计，可实现同等功率的半桥整流肖特基器件的芯片，尺寸降低约一半，进而可降低封装体的尺寸，实现半桥整流肖特基器件的小型化封装，如图2所示，并且通过优化整合的制造方法，制造成品并未增加过多，使本发明的器件更具竞争性。
发明内容
本发明提出了一种适用小型化封装的半桥整流肖特基器件及制造方法，通过半桥整流肖特基器件的芯片结构设计创新，在一个肖特基芯片结构中，包含了两个共阴结构的肖特基器件，使得本发明的器件具有共阴的半桥整流肖特基器件的功能；另外本发明，提出了优化整合的制造流程，与传统的肖特基芯片制造流程兼容，可以更容易的获得本发明的半桥整流肖特基器件结构。
本发明提出了一种适用小型化封装的半桥整流肖特基器件及制造方法。
1、一种适用小型化封装的半桥整流肖特基器件0，其特征在于结构包括：在高掺杂的N+衬底硅片的两个表面上，双面外延形成上外延层和下外延层N-，在上外延层表面，有一个肖特基势垒区4，在势垒区边缘处，有P+保护环3,在P+保护环3外侧，有厚的介质绝缘层2，肖特基势垒区表面的金属层形成器件的上阳极5；上外延层的边缘，围绕一个扩通外延层，且与N+衬底层相交的高浓度的N型掺杂环1，高浓度的N型掺杂环1表面有薄的绝缘介质层6，高浓度掺杂环1上的金属层形成器件的共阴极10；在下外延层表面，有一个肖特基势垒区14，在势垒区边缘处，有P+保护环13，在P+保护环13外侧，有厚的介质绝缘层12，肖特基势垒区表面的金属层形成器件的下阳极15；下外延层的边缘，围绕一个扩通外延层，且与N+衬底层相交的高浓度的N型掺杂环11，高浓度的N型掺杂环11表面有薄的绝缘介质层16，薄绝缘介质层16与厚绝缘介质层12，有台阶差。
2、本发明的一种适用小型化封装的半桥整流肖特基器件，其特征在于：N+衬底硅片浓度区高于5E18atm/cm3，N-外延层浓度在5E14 atm/cm3至7E15atm/cm3之间，高浓度的N型掺杂环11表面浓度高于5E19atm/cm3。
3、本发明的一种适用小型化封装的半桥整流肖特基器件，其特征在于：N+衬底硅片为双面抛光片，片厚340微米至360微米之间，上、下N-外延层厚度相同，在4微米至20微米之间，高浓度的N型掺杂环1、11的扩散深度比N-外延层厚度多3微米以上，P+保护环3、13表面掺杂硼浓度在8E18atm/cm3至8E19atm/cm3，表面厚绝缘介质层2、12厚度在3微米至10微米之间，P+保护环3、13结深在2微米至4微米之间，表面薄绝缘介质层6、16厚度在0.4微米至0.6微米之间。
4、本发明的一种适用小型化封装的半桥整流肖特基器件0器件，其特征在于：在一个器件上，具有2个肖特基势垒结，两个肖特基势垒结，呈共阴结构。
5、本发明的一种适用小型化封装的半桥整流肖特基器件的制造方法，其特征在于：可形成一种适用小型化封装的半桥整流肖特基器件的制造流程，包括如下步骤：
A、在双面抛光的高浓度掺杂的N+单晶硅片上，通过外延技术，在N+单晶片的上、下表面，形成厚度相同的外延层，再通过热氧化工艺，低压气相生长技术，在上下表面形成厚的绝缘介质层，经过第一次双面光刻、槽式湿法腐蚀，在上、下面的高浓度的N型掺杂环的窗口同时刻开，通过三氯氧磷气体携带式热分解工艺进行磷杂质掺杂，经过高温推结工艺，高浓度的N型掺杂环1、11同时形成，并在表面形成薄氧化层；
B、进行第二次双面光刻、槽式湿法腐蚀，将上、下面的P+保护环的窗口同时刻开，上、下面分别通过硼杂质注入，注入后进行高温推结，P+保护环3、13同时形成，并在表面形成薄氧化层；
C、进行第三次双面光刻、槽式湿法腐蚀，将上、下面的肖特基势垒区的窗口刻开，并将高浓度的N型掺杂环的引线孔刻开，再采用溅射工艺，上、下面分别进行肖特基势垒金属淀积，淀积后采用炉管合金工艺进行肖特基势垒合金，由于高浓度的N型掺杂环的磷浓度过高，不能形成肖特基势垒结，而肖特基势垒区的磷浓度不高，可以形成肖特基势垒结，最终在上、下面的肖特基势垒区窗口同时形成肖特基势垒结4、14；
D、上、下面分别采用金属蒸发工艺，进行金属淀积，在上、下面形成金属层，经过第四次双面光刻，槽式湿法腐蚀，将上、下表面的金属腐蚀开，在上表面形成上阳极5、共阴极10，在下表面形成下阳极15，最终形成本发明器件0的结构。
6、本发明的一种适用小型化封装的半桥整流肖特基器件的制造方法，其特征在于：采用双面光刻、槽式湿法腐蚀工艺，同时形成上、下面的结构窗口，同时进行上、下面推结、合金，可形成对称一致的结构，两个肖特基结的整流能力对称性好。
附图说明
图1为普通共阴半桥肖特基器件封装尺寸说明图；
图2为本发明半桥肖特基器件封装尺寸说明图；
图3 为本发明的肖特基器件的纵向结构示意图。
具体实施方式
图1示出了普通共阴半桥肖特基器件封装尺寸说明图，图中示出的尺寸26为器件的封装的横向尺寸，该器件由两个肖特基器件的芯片23并排置于金属框架22内，金属框架22及肖特基器件的芯片被塑封料21包裹，其中，肖特基器件的芯片边缘与金属框架的边缘之间的距离，通常称为上偏余量，一般单边的上偏余量尺寸要大于30微米，以防止焊料溢出量以及上片设备的能力形成的偏差，而金属框架的边缘到塑封料外沿的距离，通常称为塑封余量，一般单边的塑封余量尺寸要大于30微米，用以防止模具及机械偏差导致框架外漏，因此通常情况下，器件的封装尺寸要比肖特基器件的芯片尺寸大120微米以上。
图2示出了采用本发明的半桥整流肖特基器件的封装尺寸说明图，图中示出的本发明的器件的封装的横向尺寸36，该器件由一个本发明的肖特基器件的芯片33并排于金属框架32内，金属框架32及肖特基器件的芯片被塑封料31包裹，其中，单边的上偏余量尺寸要大于30微米，单边的塑封余量尺寸要大于30微米，因此器件的封装尺寸要比肖特基器件的芯片尺寸大120微米以上，但本发明的肖特基器件的芯片只用一颗，就可以实现半桥整流功能，而一颗肖特基器件的芯片的尺寸，与普通封装的半桥整流肖特基器件的芯片尺寸相当，因此采用本发明的半桥整流肖特基器件的最终尺寸，比传统的普通半桥整流肖特基器件的尺寸，要降低接近一半，进而实现器件的小型化封装，使单位的PCB板上可以组装更多的器件，实现更多的功能。
图3示出了本发明的适用小型化封装的半桥整流肖特基器件的纵向结构示意图，图中示出的器件0，是在浓度高于5E18atm/cm3的高掺杂的N+衬底硅片的上、下两个表面上，通过双面外延形成上外延层N-和下外延层N-，在上外延层表面，肖特基势垒技术金属与浓度在5E14 atm/cm3至7E15atm/cm3之间的上外延层N-，通过合金工艺，形成上肖特基势垒区4，在上肖特基势垒区4边缘处，有P+保护环3，在P+保护环3外侧，有厚的介质绝缘层2，肖特基势垒区表面的金属层与肖特基势垒区形成欧姆接触，形成器件的上阳极5；上外延层的边缘，围绕一个扩通外延层，且与N+衬底层相交的表面浓度高于5E19atm/cm3的高浓度的N型掺杂环1，高浓度的N型掺杂环1表面有薄的绝缘介质层6，高浓度掺杂环1上的金属层与高浓度掺杂环形成欧姆接触，形成器件的共阴极10；在下外延层表面，同样有下肖特基势垒区14，在肖特基势垒区14边缘处，有P+保护环13，在P+保护环13外侧，有厚的介质绝缘层12，肖特基势垒区表面的金属层形成器件的下阳极15；下外延层的边缘，围绕一个扩通外延层，且与N+衬底层相交的高浓度的N型掺杂环11，高浓度的N型掺杂环11表面有薄的绝缘介质层16，薄绝缘介质层16与厚绝缘介质层12，有台阶差。本发明的一种适用小型化封装的半桥整流肖特基器件， N+衬底硅片为双面抛光片，片厚340微米至360微米之间，上、下N-外延层厚度相同，在4微米至20微米之间，同步工艺形成的高浓度的N型掺杂环1、11的扩散深度比N-外延层厚度多3微米以上，同步工艺形成的P+保护环3、13表面掺杂硼浓度在8E18atm/cm3至8E19atm/cm3，P+保护环3、13结深在2微米至4微米之间，同步工艺形成的表面厚绝缘介质层2、12厚度在3微米至10微米之间，表面薄绝缘介质层6、16厚度在0.4微米至0.6微米之间。本发明的肖特基器件，具有两个肖特基势垒结，其中上外延层的肖特基势垒结4与下外延层的肖特基势垒结14，阴极为同一个，形成共阴结构的半桥整流肖特基器件；工作过程如下：当上阳极5施加正的电压、下阳极施加负的电压时，电流沿上阳极经过正偏的上外延层的肖特基势垒结4，进入上外延层N-，再经过高浓度的N+衬底和高浓度的N型掺杂环，从上阴极10流出；当上阳极5施加负的电压、下阳极施加正的电压时，电流沿下阳极经过正偏的下外延层的肖特基势垒结14，进入下外延层N-，再经过高浓度的N+衬底和高浓度的N型掺杂环，从上阴极10流出，本发明的肖特基器件，可完成半桥整流功能，且本发明的肖特基器件的两个肖特基势垒结，呈上、下背对的结构，与构成普通的半桥整流的两个肖特基器件中的一个肖特基器件的芯片面积相当，因此可以封装到比普通的半桥整流肖特基器件封装尺寸小接近一半的封装尺寸，进而实现器件的小型化封装。
按本发明提到的优化的制程的制造方法，可形成本发明的肖特基器件，具体过程如下：在双面抛光的高浓度掺杂的N+单晶硅片上，通过外延技术，在N+单晶片的上、下表面，形成厚度相同的外延层，再通过热氧化工艺及低压气相生长技术，在上下表面形成厚的绝缘介质层，经过第一次双面光刻、槽式湿法腐蚀，在上、下面的高浓度的N型掺杂环的窗口同时刻开，通过三氯氧磷气体携带式热分解工艺进行磷杂质掺杂，经过高温推结工艺，高浓度的N型掺杂环1、11同时形成，并在表面形成薄氧化层；再进行第二次双面光刻、槽式湿法腐蚀，将上、下面的P+保护环的窗口同时刻开，上、下面分别通过硼杂质注入，注入后进行高温推结，P+保护环3、13同时形成，并在表面形成薄氧化层；再进行第三次双面光刻、槽式湿法腐蚀，将上、下面的肖特基势垒区的窗口刻开，并将高浓度的N型掺杂环的引线孔刻开，再采用溅射工艺，上、下面分别进行肖特基势垒金属淀积，淀积后采用炉管合金工艺进行肖特基势垒合金，由于高浓度的N型掺杂环的磷浓度过高，不能形成肖特基势垒结，而肖特基势垒区的磷浓度不高，可以形成肖特基势垒结，最终在上、下面的肖特基势垒区窗口同时形成肖特基势垒结4、14；再在上、下表面面分别采用金属蒸发工艺，进行金属淀积，在上、下面形成金属层，经过第四次双面光刻，槽式湿法腐蚀，将上、下表面的金属腐蚀开，在上表面形成上阳极5、共阴极10，在下表面形成下阳极15，最终形成本发明器件0的结构。本发明的一种适用小型化封装的半桥整流肖特基器件的制造方法，采用双面光刻、槽式湿法腐蚀工艺，同时形成上、下面的结构窗口，同时进行上、下面的推结、合金，可形成对称一致的结构，两个肖特基结的整流能力对称性好。
一颗本发明的肖特基器件中具有两个肖特基势垒结，上、下两个肖特基势垒结背对，呈共阴结构，实现半桥整流功能，可以降低整个肖特基器件占用面积，增加产品的竞争优势。
通过上述实施例阐述了本发明，同时也可以采用其它实施例实现本发明。本发明不局限于上述具体实施例，因此本发明由所附权利要求范围限定。
Claims (6)
1.一种适用小型化封装的半桥整流肖特基器件（0），其特征在于结构包括：在高掺杂的N+衬底硅片的两个表面上，双面外延形成上外延层和下外延层N-，在上外延层表面，有一个肖特基势垒区（4），在势垒区边缘处，有P+保护环（3）,在P+保护环（3）外侧，有厚的介质绝缘层（2），肖特基势垒区表面的金属层形成器件的上阳极（5）；上外延层的边缘，围绕一个扩通外延层，且与N+衬底层相交的高浓度的N型掺杂环（1），高浓度的N型掺杂环（1）表面有薄的绝缘介质层（6），高浓度掺杂环（1）上的金属层形成器件的共阴极（10）；在下外延层表面，有一个肖特基势垒区（14），在势垒区边缘处，有P+保护环（13），在P+保护环（13）外侧，有厚的介质绝缘层（12），肖特基势垒区表面的金属层形成器件的下阳极（15）；下外延层的边缘，围绕一个扩通外延层，且与N+衬底层相交的高浓度的N型掺杂环（11），高浓度的N型掺杂环（11）表面有薄的绝缘介质层（16），薄绝缘介质层（16）与厚绝缘介质层（12），有台阶差。
2.如权利要求1所述的一种适用小型化封装的半桥整流肖特基器件，其特征在于：N+衬底硅片浓度区高于5E18atm/cm3,N-外延层浓度在5E14 atm/cm3至7E15atm/cm3之间，高浓度的N型掺杂环（11）表面浓度高于5E19atm/cm3。
3.如权利要求1所述的一种适用小型化封装的半桥整流肖特基器件，其特征在于：N+衬底硅片为双面抛光片，片厚340微米至360微米之间，上、下N-外延层厚度相同，在4微米至20微米之间，高浓度的N型掺杂环（1）、（11）的扩散深度比N-外延层厚度多3微米以上，P+保护环（3）、（13）表面掺杂硼浓度在8E18atm/cm3至8E19atm/cm3，表面厚绝缘介质层（2）、（12）厚度在3微米至10微米之间，P+保护环（3）、（13）结深在2微米至4微米之间，表面薄绝缘介质层（6）、（16）厚度在0.4微米至0.6微米之间。
4.如权利要求1所述的一种适用小型化封装的半桥整流肖特基器件（0）器件，其特征在于：在一个器件上，具有2个肖特基势垒结，两个肖特基势垒结，呈共阴结构。
5.如权利要求1所述的一种适用小型化封装的半桥整流肖特基器件的制造方法，其特征在于：可形成一种适用小型化封装的半桥整流肖特基器件的制造流程，包括如下步骤：
A、在双面抛光的高浓度掺杂的N+单晶硅片上，通过外延技术，在N+单晶片的上、下表面，形成厚度相同的外延层，再通过热氧化工艺，低压气相生长技术，在上下表面形成厚的绝缘介质层，经过第一次双面光刻、槽式湿法腐蚀，在上、下面的高浓度的N型掺杂环的窗口同时刻开，通过三氯氧磷气体携带式热分解工艺进行磷杂质掺杂，经过高温推结工艺，高浓度的N型掺杂环（1）、（11）同时形成，并在表面形成薄氧化层；
B、进行第二次双面光刻、槽式湿法腐蚀，将上、下面的P+保护环的窗口同时刻开，上、下面分别通过硼杂质注入，注入后进行高温推结，P+保护环（3）、（13）同时形成，并在表面形成薄氧化层；
C、进行第三次双面光刻、槽式湿法腐蚀，将上、下面的肖特基势垒区的窗口刻开，并将高浓度的N型掺杂环的引线孔刻开，再采用溅射工艺，上、下面分别进行肖特基势垒金属淀积，淀积后采用炉管合金工艺进行肖特基势垒合金，形成肖特基势垒结，由于高浓度的N型掺杂环的磷浓度过高，不能形成肖特基势垒结，而肖特基势垒区的磷浓度不高，可以形成肖特基势垒结，最终在上、下面的肖特基势垒区窗口同时形成肖特基势垒结（4）、（14）；
D、上、下面分别采用金属蒸发工艺，进行金属淀积，在上、下面形成金属层，经过第四次双面光刻，槽式湿法腐蚀，将上、下表面的金属腐蚀开，在上表面形成上阳极电极（5）、共阴极电极（10），在下表面形成下阳极电极（15），最终形成本发明器件（0）的结构。
6.如权利要求5所述的一种适用小型化封装的半桥整流肖特基器件的制造方法，其特征在于：采用双面光刻、槽式湿法腐蚀工艺，同时形成上、下面的结构窗口，同时进行上、下面推结、合金，可形成对称一致的结构，两个肖特基结的整流能力对称性好。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201611084745.6A CN106409828B (zh) | 2016-11-30 | 2016-11-30 | 一种适用小型化封装的半桥整流肖特基器件及制造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201611084745.6A CN106409828B (zh) | 2016-11-30 | 2016-11-30 | 一种适用小型化封装的半桥整流肖特基器件及制造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN106409828A true CN106409828A (zh) | 2017-02-15 |
| CN106409828B CN106409828B (zh) | 2023-06-02 |
Family
ID=58084654
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201611084745.6A Active CN106409828B (zh) | 2016-11-30 | 2016-11-30 | 一种适用小型化封装的半桥整流肖特基器件及制造方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN106409828B (zh) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN109638012A (zh) * | 2018-12-10 | 2019-04-16 | 泉州臻美智能科技有限公司 | 一种双向防护芯片及其制备方法 |
| CN111244037A (zh) * | 2020-03-11 | 2020-06-05 | 天水天光半导体有限责任公司 | 反向电压40v或60v桥式整流电路的集成制作方法 |
Citations (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20080299751A1 (en) * | 2007-06-01 | 2008-12-04 | Mohammed Tanvir Quddus | Schottky diode and method therefor |
| CN102456570A (zh) * | 2010-10-22 | 2012-05-16 | 上海芯石微电子有限公司 | 一种肖特基二极管的制造方法 |
| US20130015550A1 (en) * | 2011-07-15 | 2013-01-17 | Anup Bhalla | Junction barrier schottky diode with enforced upper contact structure and method for robust packaging |
| CN103985767A (zh) * | 2014-06-06 | 2014-08-13 | 上海芯石微电子有限公司 | 一种肖特基势垒器件及其制作方法 |
| CN104124283A (zh) * | 2014-08-07 | 2014-10-29 | 上海芯石微电子有限公司 | 一种掺杂的肖特基势垒器件及其制备方法 |
| CN104638027A (zh) * | 2015-03-03 | 2015-05-20 | 上海格好电子科技有限公司 | 一种优化芯片与封装制程匹配的肖特基二极管 |
| CN105226103A (zh) * | 2015-10-14 | 2016-01-06 | 上海芯石微电子有限公司 | 含定向扩散结的肖特基器件及制造方法 |
| CN204966511U (zh) * | 2015-10-14 | 2016-01-13 | 上海芯石微电子有限公司 | 含定向扩散结的肖特基器件 |
| CN105938849A (zh) * | 2016-02-03 | 2016-09-14 | 杭州立昂微电子股份有限公司 | 一种用于芯片级封装的肖特基芯片的制造方法 |
| CN206451709U (zh) * | 2016-11-30 | 2017-08-29 | 上海芯石微电子有限公司 | 一种适用小型化封装的半桥整流肖特基器件 |
-
2016
- 2016-11-30 CN CN201611084745.6A patent/CN106409828B/zh active Active
Patent Citations (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20080299751A1 (en) * | 2007-06-01 | 2008-12-04 | Mohammed Tanvir Quddus | Schottky diode and method therefor |
| CN102456570A (zh) * | 2010-10-22 | 2012-05-16 | 上海芯石微电子有限公司 | 一种肖特基二极管的制造方法 |
| US20130015550A1 (en) * | 2011-07-15 | 2013-01-17 | Anup Bhalla | Junction barrier schottky diode with enforced upper contact structure and method for robust packaging |
| CN103985767A (zh) * | 2014-06-06 | 2014-08-13 | 上海芯石微电子有限公司 | 一种肖特基势垒器件及其制作方法 |
| CN104124283A (zh) * | 2014-08-07 | 2014-10-29 | 上海芯石微电子有限公司 | 一种掺杂的肖特基势垒器件及其制备方法 |
| CN104638027A (zh) * | 2015-03-03 | 2015-05-20 | 上海格好电子科技有限公司 | 一种优化芯片与封装制程匹配的肖特基二极管 |
| CN105226103A (zh) * | 2015-10-14 | 2016-01-06 | 上海芯石微电子有限公司 | 含定向扩散结的肖特基器件及制造方法 |
| CN204966511U (zh) * | 2015-10-14 | 2016-01-13 | 上海芯石微电子有限公司 | 含定向扩散结的肖特基器件 |
| CN105938849A (zh) * | 2016-02-03 | 2016-09-14 | 杭州立昂微电子股份有限公司 | 一种用于芯片级封装的肖特基芯片的制造方法 |
| CN206451709U (zh) * | 2016-11-30 | 2017-08-29 | 上海芯石微电子有限公司 | 一种适用小型化封装的半桥整流肖特基器件 |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN109638012A (zh) * | 2018-12-10 | 2019-04-16 | 泉州臻美智能科技有限公司 | 一种双向防护芯片及其制备方法 |
| CN109638012B (zh) * | 2018-12-10 | 2020-09-01 | 惠安县崇武镇芳鑫茶具商行 | 一种双向防护芯片及其制备方法 |
| CN111244037A (zh) * | 2020-03-11 | 2020-06-05 | 天水天光半导体有限责任公司 | 反向电压40v或60v桥式整流电路的集成制作方法 |
| CN111244037B (zh) * | 2020-03-11 | 2023-06-02 | 天水天光半导体有限责任公司 | 反向电压40v或60v桥式整流电路的集成制作方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN106409828B (zh) | 2023-06-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN103887331B (zh) | 高压igbt器件的vld终端及其制备方法 | |
| CN111244171A (zh) | 一种沟槽rc-igbt器件结构及其制作方法 | |
| CN103811572B (zh) | 光电装置及其制造方法 | |
| WO2020220666A1 (zh) | 一种浅沟槽的电极同侧二极管芯片的制造工艺 | |
| CN106409828A (zh) | 一种适用小型化封装的半桥整流肖特基器件及制造方法 | |
| CN111755502A (zh) | 一种沟槽rc-igbt器件结构及其制作方法 | |
| CN110060934B (zh) | 一种四颗二极管集成芯片的制造工艺 | |
| CN106409898B (zh) | 一种具有埋氧化层的沟槽栅igbt及其制作方法 | |
| CN206451709U (zh) | 一种适用小型化封装的半桥整流肖特基器件 | |
| TW200818527A (en) | Solar cell | |
| CN206332033U (zh) | 优化表面电场的沟槽式势垒肖特基结构 | |
| CN110112130B (zh) | 一种新型四颗二极管集成芯片的制造工艺 | |
| CN104934469A (zh) | 一种igbt终端结构及其制造方法 | |
| CN102856368A (zh) | 一种功率双极型晶体管及其制备方法 | |
| CN205582943U (zh) | 一种集成保护台面晶闸管 | |
| CN206301790U (zh) | 一种双向超低电容瞬态电压抑制器 | |
| CN210182359U (zh) | 一种四颗二极管集成芯片 | |
| CN207250522U (zh) | 一种逆向阻断型igbt | |
| CN210182384U (zh) | 一种新型四颗二极管集成芯片 | |
| CN210182392U (zh) | 一种浅沟槽的电极同侧二极管芯片 | |
| WO2020220664A1 (zh) | 一种可并联组合的整流二极管芯片的制造工艺 | |
| CN103296076A (zh) | 平面晶闸管、用于制造平面晶闸管的芯片及制作方法 | |
| CN207624707U (zh) | 金刚石肖特基二极管 | |
| CN207529937U (zh) | 一种高压平面闸流管器件 | |
| CN103811424B (zh) | 全压接封装高压半导体器件 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |