CN206451709U - 一种适用小型化封装的半桥整流肖特基器件 - Google Patents
一种适用小型化封装的半桥整流肖特基器件 Download PDFInfo
- Publication number
- CN206451709U CN206451709U CN201621301959.XU CN201621301959U CN206451709U CN 206451709 U CN206451709 U CN 206451709U CN 201621301959 U CN201621301959 U CN 201621301959U CN 206451709 U CN206451709 U CN 206451709U
- Authority
- CN
- China
- Prior art keywords
- schottky
- bridge rectifier
- half bridge
- microns
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn - After Issue
Links
Landscapes
- Electrodes Of Semiconductors (AREA)
Abstract
本实用新型公开了一种适用小型化封装的半桥整流肖特基器件;该器件是在N+衬底两面同时形成上、下外延层N‑,在上、下外延层表面分别形成上、下肖特基势垒区,在上、下肖特基势垒区边缘,分别有上、下P+保护环,在上、下肖特基势垒区表面的金属层,分别形成器件的上、下阳极,在器件的上、下边缘,分别围绕高浓度的N型上、下掺杂环,上掺杂环连接的金属层形成器件的共阴极;一颗本实用新型的器件,可实现半桥整流功能,而传统的半桥整流器件,需要两颗传统的肖特基器件才能实现;同时,本实用新型器件的芯片与一颗传统的肖特基器件的芯片尺寸相当,因此与同规格传统的半桥整流肖特基器件比,可实现半桥整流肖特基器件的封装小型化。
Description
技术领域
本实用新型涉及到肖特基器件,主要涉及一种适用小型化封装的、适用于半桥整流的肖特基器件。
背景技术
肖特基属于单极器件,其反向恢复时间极短,使其被广泛的应用于高频整流电路中,又因其具有低的正向饱和压降的特点,功耗低,被广泛应用;又随着手持设备的发展及功能更多样化,要求在一个PCB板上将排布更多的器件,进而要求器件朝着更小型化的方向发展,而一个器件的尺寸,即塑封体的尺寸,通常比框架尺寸大60微米以上的塑封余量,框架的尺寸比芯片的尺寸大60微米以上的上偏余量,而塑封余量、上偏余量由封装厂的设备能力决定,不易缩小,因此器件的封装体小型化,需要从封装的器件的芯片尺寸上着手;通常一个半桥封装的肖特基整流器,是将两个普通的肖特基芯片并排着共阴结构封装在一个塑封体内,如图1所示,因此,普通的半桥整流肖特基器件的尺寸,要比两颗肖特基芯片之和还大120微米以上,而120微米的封装余量很难改变,因此只能减小芯片尺寸,但是芯片尺寸减小,电流密度将增加,同等条件下,电流密度增加会导致功耗增加,因此减小芯片尺寸来降低封装体的尺寸,会带来功耗增加问题;半桥整流肖特基器件也是面临此问题,因此行业内的技术人员做出了很多的努力,本实用新型提出的肖特基器件,通过结构创新设计,可实现同等功率的半桥整流肖特基器件的芯片,尺寸降低约一半,如图2所示,进而可降低封装体的尺寸,实现半桥整流肖特基器件的小型化封装,使本实用新型的器件更具竞争性。
发明内容
本实用新型提出了一种适用小型化封装的半桥整流肖特基器件,通过半桥整流肖特基器件的芯片结构设计创新,在一个肖特基芯片结构中,包含了两个共阴结构的肖特基器件,使得本实用新型的肖特基器件具有共阴的半桥整流的功能。
本实用新型提出了一种适用小型化封装的半桥整流肖特基器件。
1、一种适用小型化封装的半桥整流肖特基器件0,其特征在于结构包括:在高掺杂的N+衬底硅片的两个表面上,双面外延形成上外延层N-和下外延层N-,在上外延层表面,有一个上肖特基势垒区4,在上肖特基势垒区边缘处,有上P+保护环3,在上P+保护环3外侧,有上厚绝缘介质层2,上肖特基势垒区表面的金属层形成器件的上阳极5;上外延层的边缘,围绕一个扩通外延层,且与N+衬底层相交的高浓度的N型上掺杂环1,高浓度的N型上掺杂环1表面有上薄绝缘介质层6,高浓度的N型上掺杂环1上的金属层形成器件的共阴极10;在下外延层表面,有一个下肖特基势垒区14,在下肖特基势垒区边缘处,有下P+保护环13,在下P+保护环13外侧,有下厚绝缘介质层12,下肖特基势垒区表面的金属层形成器件的下阳极15;下外延层的边缘,围绕一个扩通外延层,且与N+衬底层相交的高浓度的N型下掺杂环11,高浓度的N型下掺杂环11表面有下薄绝缘介质层16,下薄绝缘介质层16与下厚绝缘介质层12,有台阶差。
2、本实用新型的一种适用小型化封装的半桥整流肖特基器件,其特征在于:N+衬底硅片浓度区高于5E18atm/cm3,上、下外延层N-浓度在5E14 atm/cm3至7E15atm/cm3之间,高浓度的N型上、下掺杂环1、11表面浓度高于5E19atm/cm3。
3、本实用新型的一种适用小型化封装的半桥整流肖特基器件,其特征在于:N+衬底硅片为双面抛光片,片厚340微米至360微米之间,上、下外延层N-的厚度相同,在4微米至20微米之间,高浓度的N型上、下掺杂环1、11的扩散深度比上、下外延层N-的厚度多3微米以上,上、下P+保护环3、13的表面掺杂硼浓度在8E18atm/cm3至8E19atm/cm3,上、下厚绝缘介质层2、12的厚度在3微米至10微米之间,上、下P+保护环3、13结深在2微米至4微米之间,上、下薄绝缘介质层6、16厚度在0.4微米至0.6微米之间。
4、本实用新型的一种适用小型化封装的半桥整流肖特基器件0,其特征在于:在一个器件上,具有2个肖特基势垒结,两个肖特基势垒结,呈共阴结构。
本实用新型的一种适用小型化封装的半桥整流肖特基器件的制造流程,包括如下步骤:
A、在双面抛光的高浓度掺杂的N+单晶硅片上,通过外延技术,在N+单晶片的上、下表面,形成厚度相同的上、下外延层N-,再通过热氧化工艺,低压气相生长技术,在上下表面同时形成上、下厚绝缘介质层,经过第一次双面光刻、槽式湿法腐蚀,将高浓度的N型上、下掺杂环的窗口同时刻开,通过三氯氧磷气体携带式热分解工艺进行磷杂质掺杂,经过高温推结工艺,高浓度的N型上、下掺杂环1、11同时形成,并在表面形成薄氧化层;
B、进行第二次双面光刻、槽式湿法腐蚀,将上、下P+保护环的窗口同时刻开,上、下面分别通过硼杂质注入,注入后进行高温推结,上、下P+保护环3、13同时形成,并在表面形成上、下薄氧化层6、16;
C、进行第三次双面光刻、槽式湿法腐蚀,将上、下肖特基势垒区的窗口同时刻开,并将高浓度的N型上、下掺杂环的引线孔刻开,再采用溅射工艺,上、下面分别进行肖特基势垒金属淀积,淀积后采用炉管合金工艺进行肖特基势垒合金,由于高浓度的N型上、下掺杂环的磷浓度过高,不能形成肖特基势垒结,而肖特基势垒区的磷浓度不高,可以形成肖特基势垒结,最终在肖特基势垒区窗口同时形成上、下肖特基势垒结4、14;
D、上、下两面分别采用金属蒸发工艺,进行金属淀积,在上、下面形成金属层,经过第四次双面光刻,槽式湿法腐蚀,将上、下表面的金属腐蚀开,在上表面形成上阳极5、共阴极10,在下表面形成下阳极15,最终形成本实用新型器件0的结构。
6、本实用新型的一种适用小型化封装的半桥整流肖特基器件的制造方法,其特征在于:采用双面光刻、槽式湿法腐蚀工艺,同时形成上、下面的结构窗口,同时进行上、下面推结、合金,可形成对称一致的结构,两个肖特基结的整流能力对称性好。
附图说明
图1为共阴半桥肖特基器件封装尺寸说明图;
图2为本实用新型半桥肖特基器件封装尺寸说明图;
图3 为本实用新型的肖特基器件的纵向结构示意图;
具体实施方式
图1示出了普通共阴半桥肖特基器件封装尺寸说明图,图中示出封装器件26的俯视结构图,该器件由两个肖特基器件的芯片23并排置于金属框架22内,金属框架22及肖特基器件的芯片被塑封料21包裹,其中,肖特基器件的芯片边缘与金属框架的边缘之间的距离,通常称为上偏余量,一般单边的上偏余量尺寸要大于30微米,以防止焊料溢出量以及上片设备的能力形成的偏差,而金属框架的边缘到塑封料外沿的距离,通常称为塑封余量,一般单边的塑封余量尺寸要大于30微米,用以防止模具及机械偏差导致框架外漏,因此通常情况下,器件的封装尺寸要比肖特基器件的芯片尺寸大120微米以上,主要由芯片尺寸决定。
图2示出了采用本实用新型的半桥整流肖特基器件的封装尺寸说明图,图中示出了本实用新型的封装器件36的俯视结构图,该器件由一个本实用新型的肖特基器件的芯片33并排于金属框架32内,金属框架32及肖特基器件的芯片被塑封料31包裹,其中,单边的上偏余量尺寸要大于30微米,单边的塑封余量尺寸要大于30微米,因此器件的封装尺寸要比肖特基器件的芯片尺寸大120微米以上。但本实用新型的肖特基器件的芯片只用一颗,就可以实现半桥整流功能,而一颗肖特基器件的芯片的尺寸,与普通封装的半桥整流肖特基器件的芯片尺寸相当,因此采用本实用新型的半桥整流肖特基器件的最终尺寸,比传统的普通半桥整流肖特基器件的尺寸,要降低接近一半,进而实现器件的小型化封装,使单位的PCB板上可以组装更多的器件,实现更多的功能。
图3示出了本实用新型的适用小型化封装的半桥整流肖特基器件的纵向结构示意图,图中示出的器件0,是在浓度高于5E18atm/cm3的高掺杂的N+衬底硅片的上、下两个表面,通过双面外延形成上外延层N-和下外延层N-,在上外延层表面,肖特基势垒金属与浓度在5E14 atm/cm3至7E15atm/cm3之间的上外延层N-,通过合金工艺,形成上肖特基势垒区4,在上肖特基势垒区4边缘处,有上P+保护环3,在上P+保护环3外侧,有上厚介质绝缘层2,上肖特基势垒区表面的金属层与上肖特基势垒区形成欧姆接触,形成器件的上阳极5;上外延层的边缘,围绕一个扩通外延层,且与N+衬底层相交的表面浓度高于5E19atm/cm3的高浓度的N型上掺杂环1,高浓度的N型上掺杂环1表面有上薄绝缘介质层6,高浓度的N型上掺杂环1表面的金属层与高浓度掺杂环形成欧姆接触,形成器件的共阴极10;在下外延层表面,同样有下肖特基势垒区14,在下肖特基势垒区14边缘处,有下P+保护环13,在下P+保护环13外侧,有下厚介质绝缘层12,下肖特基势垒区表面的金属层形成器件的下阳极15;下外延层的边缘,围绕一个扩通外延层,且与N+衬底层相交的高浓度的N型下掺杂环11,高浓度的N型下掺杂环11表面有下薄绝缘介质层16,下薄绝缘介质层16与下厚绝缘介质层12,有台阶差。本实用新型的一种适用小型化封装的半桥整流肖特基器件,N+衬底硅片为双面抛光片,片厚340微米至360微米之间,上、下N-外延层厚度相同,在4微米至20微米之间,同步工艺形成的高浓度的N型上、下掺杂环1、11的扩散深度比N-外延层厚度多3微米以上,同步工艺形成的上、下P+保护环3、13的表面掺杂硼浓度在8E18atm/cm3至8E19atm/cm3,上、下P+保护环3、13的结深在2微米至4微米之间,同步工艺形成的上、下厚绝缘介质层2、12厚度在3微米至10微米之间,上、下薄绝缘介质层6、16厚度在0.4微米至0.6微米之间。本实用新型的肖特基器件,具有两个肖特基势垒结,其中上外延层的上肖特基势垒结4与下外延层的下肖特基势垒结14,阴极为同一个,形成共阴结构的半桥整流肖特基器件;工作过程如下:当上阳极5施加正的电压、下阳极施加负的电压时,电流沿上阳极经过正偏的上外延层的上肖特基势垒结4,进入上外延层N-,再经过高浓度的N+衬底和高浓度的N型上掺杂环,从共阴极10流出;当上阳极5施加负的电压、下阳极施加正的电压时,电流沿下阳极经过正偏的下外延层的下肖特基势垒结14,进入下外延层N-,再经过高浓度的N+衬底和高浓度的N型上掺杂环,从共阴极10流出,本实用新型的肖特基器件,可完成半桥整流功能,且本实用新型的肖特基器件的两个肖特基势垒结,呈上、下背对的结构,与构成普通的半桥整流的两个肖特基器件中的一个肖特基器件的芯片面积相当,因此可以封装到比普通的半桥整流肖特基器件封装尺寸小接近一半的封装尺寸,进而实现器件的小型化封装。
本实用新型的一种适用小型化封装的半桥整流肖特基器件的制造流程,采用双面光刻、槽式湿法腐蚀工艺,同时形成上、下面的结构窗口,同时进行上、下面的推结、合金,可形成对称一致的结构,两个肖特基结的整流能力对称性好。一颗本实用新型的肖特基器件中具有两个肖特基势垒结,上、下两个肖特基势垒结背对,呈共阴结构,实现半桥整流功能,可以降低整个肖特基器件占用面积,增加产品的竞争优势。
通过上述实施例阐述了本实用新型,同时也可以采用其它实施例实现本实用新型。本实用新型不局限于上述具体实施例,因此本实用新型由所附权利要求范围限定。
Claims (4)
1.一种适用小型化封装的半桥整流肖特基器件(0),其特征在于结构包括:在高掺杂的N+衬底硅片的两个表面上,双面外延形成上外延层N-和下外延层N-,在上外延层表面,有一个上肖特基势垒区(4),在上肖特基势垒区边缘处,有上P+保护环(3),在上P+保护环(3)外侧,有上厚绝缘介质层(2),上肖特基势垒区表面的金属层形成器件的上阳极(5);上外延层的边缘,围绕一个扩通外延层,且与N+衬底层相交的高浓度的N型上掺杂环(1),高浓度的N型上掺杂环(1)表面有上薄绝缘介质层(6),高浓度的N型上掺杂环(1)上的金属层形成器件的共阴极(10);在下外延层表面,有一个下肖特基势垒区(14),在下肖特基势垒区边缘处,有下P+保护环(13),在下P+保护环(13)外侧,有下厚绝缘介质层(12),下肖特基势垒区表面的金属层形成器件的下阳极(15);下外延层的边缘,围绕一个扩通外延层,且与N+衬底层相交的高浓度的N型下掺杂环(11),高浓度的N型下掺杂环(11)表面有下薄绝缘介质层(16),下薄绝缘介质层(16)与下厚绝缘介质层(12),有台阶差。
2.如权利要求1所述的一种适用小型化封装的半桥整流肖特基器件,其特征在于:N+衬底硅片浓度区高于5E18atm/cm3,上、下外延层N-浓度在5E14 atm/cm3至7E15atm/cm3之间,高浓度的N型上、下掺杂环(1)、(11)表面浓度高于5E19atm/cm3。
3.如权利要求1所述的一种适用小型化封装的半桥整流肖特基器件,其特征在于:N+衬底硅片为双面抛光片,片厚340微米至360微米之间,上、下外延层N-的厚度相同,在4微米至20微米之间,高浓度的N型上、下掺杂环(1)、(11)的扩散深度比上、下外延层N-的厚度多3微米以上,上、下P+保护环(3)、(13)表面掺杂硼浓度在8E18atm/cm3至8E19atm/cm3,上、下厚绝缘介质层(2)、(12)厚度在3微米至10微米之间,上、下P+保护环(3)、(13)结深在2微米至4微米之间,上、下薄绝缘介质层(6)、(16)厚度在0.4微米至0.6微米之间。
4.如权利要求1所述的一种适用小型化封装的半桥整流肖特基器件(0),其特征在于:在一个器件上,具有2个肖特基势垒结,两个肖特基势垒结,呈共阴结构。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201621301959.XU CN206451709U (zh) | 2016-11-30 | 2016-11-30 | 一种适用小型化封装的半桥整流肖特基器件 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201621301959.XU CN206451709U (zh) | 2016-11-30 | 2016-11-30 | 一种适用小型化封装的半桥整流肖特基器件 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN206451709U true CN206451709U (zh) | 2017-08-29 |
Family
ID=59662527
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201621301959.XU Withdrawn - After Issue CN206451709U (zh) | 2016-11-30 | 2016-11-30 | 一种适用小型化封装的半桥整流肖特基器件 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN206451709U (zh) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN106409828A (zh) * | 2016-11-30 | 2017-02-15 | 上海芯石微电子有限公司 | 一种适用小型化封装的半桥整流肖特基器件及制造方法 |
CN108922885A (zh) * | 2018-08-06 | 2018-11-30 | 上海长园维安微电子有限公司 | 一种大功率单向tvs器件 |
-
2016
- 2016-11-30 CN CN201621301959.XU patent/CN206451709U/zh not_active Withdrawn - After Issue
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN106409828A (zh) * | 2016-11-30 | 2017-02-15 | 上海芯石微电子有限公司 | 一种适用小型化封装的半桥整流肖特基器件及制造方法 |
CN106409828B (zh) * | 2016-11-30 | 2023-06-02 | 上海芯石微电子有限公司 | 一种适用小型化封装的半桥整流肖特基器件及制造方法 |
CN108922885A (zh) * | 2018-08-06 | 2018-11-30 | 上海长园维安微电子有限公司 | 一种大功率单向tvs器件 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN105247683B (zh) | 半导体装置 | |
CN103346211A (zh) | 一种背接触太阳能电池及其制作方法 | |
CN103943688B (zh) | 一种肖特基势垒二极管器件结构及其制作方法 | |
CN206451709U (zh) | 一种适用小型化封装的半桥整流肖特基器件 | |
CN103208529B (zh) | 半导体二极管以及用于形成半导体二极管的方法 | |
CN103811572B (zh) | 光电装置及其制造方法 | |
WO2020220666A1 (zh) | 一种浅沟槽的电极同侧二极管芯片的制造工艺 | |
CN103647016B (zh) | 基于核壳结构的热电器件制备方法 | |
CN110060934B (zh) | 一种四颗二极管集成芯片的制造工艺 | |
TW200818527A (en) | Solar cell | |
CN106410045A (zh) | 基于CH3NH3PbI3材料的P型HHMT晶体管及其制备方法 | |
CN106409828A (zh) | 一种适用小型化封装的半桥整流肖特基器件及制造方法 | |
CN106449850A (zh) | 一种高效硅基异质结双面电池及其制备方法 | |
CN108206220A (zh) | 金刚石肖特基二极管的制备方法 | |
CN110112130B (zh) | 一种新型四颗二极管集成芯片的制造工艺 | |
CN103296076B (zh) | 平面晶闸管、用于制造平面晶闸管的芯片及制作方法 | |
CN102437211A (zh) | 一种背电极太阳能电池结构及其制造方法 | |
WO2020220664A1 (zh) | 一种可并联组合的整流二极管芯片的制造工艺 | |
CN106298975B (zh) | 一种肖特基二极管及制作方法 | |
CN207529937U (zh) | 一种高压平面闸流管器件 | |
CN103077994A (zh) | 一种多晶硅与碲化镉薄膜双结太阳能电池板及制备工艺 | |
CN206490068U (zh) | 一种宽禁带半导体器件 | |
KR101212486B1 (ko) | 이종접합 태양전지 및 그 제조방법 | |
CN105938849A (zh) | 一种用于芯片级封装的肖特基芯片的制造方法 | |
CN105938848A (zh) | 一种用于芯片级封装的肖特基芯片 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
GR01 | Patent grant | ||
GR01 | Patent grant | ||
AV01 | Patent right actively abandoned |
Granted publication date: 20170829 Effective date of abandoning: 20230602 |
|
AV01 | Patent right actively abandoned |
Granted publication date: 20170829 Effective date of abandoning: 20230602 |
|
AV01 | Patent right actively abandoned | ||
AV01 | Patent right actively abandoned |