CN103811572B - 光电装置及其制造方法 - Google Patents

光电装置及其制造方法 Download PDF

Info

Publication number
CN103811572B
CN103811572B CN201310560386.7A CN201310560386A CN103811572B CN 103811572 B CN103811572 B CN 103811572B CN 201310560386 A CN201310560386 A CN 201310560386A CN 103811572 B CN103811572 B CN 103811572B
Authority
CN
China
Prior art keywords
semiconductor
layer
semiconductor layer
insulating barrier
electrooptical device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201310560386.7A
Other languages
English (en)
Other versions
CN103811572A (zh
Inventor
姜允默
朴商镇
李斗烈
金亨基
牟灿滨
朴暎相
徐京真
金珉圣
洪俊基
任兴均
宋珉澈
朴省赞
金东燮
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Zhiji Shidun Science And Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Zhiji Shidun Science And Technology Co Ltd filed Critical Zhiji Shidun Science And Technology Co Ltd
Publication of CN103811572A publication Critical patent/CN103811572A/zh
Application granted granted Critical
Publication of CN103811572B publication Critical patent/CN103811572B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/04—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices
    • H01L31/06—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by potential barriers
    • H01L31/065—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by potential barriers the potential barriers being only of the graded gap type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/18—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02—Details
    • H01L31/0224—Electrodes
    • H01L31/022408—Electrodes for devices characterised by at least one potential jump barrier or surface barrier
    • H01L31/022425—Electrodes for devices characterised by at least one potential jump barrier or surface barrier for solar cells
    • H01L31/022441—Electrode arrangements specially adapted for back-contact solar cells
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02—Details
    • H01L31/0224—Electrodes
    • H01L31/022466—Electrodes made of transparent conductive layers, e.g. TCO, ITO layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02—Details
    • H01L31/0236—Special surface textures
    • H01L31/02363—Special surface textures of the semiconductor body itself, e.g. textured active layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/0248—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies
    • H01L31/0256—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies characterised by the material
    • H01L31/0264—Inorganic materials
    • H01L31/028—Inorganic materials including, apart from doping material or other impurities, only elements of Group IV of the Periodic Table
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/04—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/04—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices
    • H01L31/06—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by potential barriers
    • H01L31/068—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by potential barriers the potential barriers being only of the PN homojunction type, e.g. bulk silicon PN homojunction solar cells or thin film polycrystalline silicon PN homojunction solar cells
    • H01L31/0682—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by potential barriers the potential barriers being only of the PN homojunction type, e.g. bulk silicon PN homojunction solar cells or thin film polycrystalline silicon PN homojunction solar cells back-junction, i.e. rearside emitter, solar cells, e.g. interdigitated base-emitter regions back-junction cells
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/18—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
    • H01L31/1804—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof comprising only elements of Group IV of the Periodic Table
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy
    • Y02E10/547—Monocrystalline silicon PV cells
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Electromagnetism (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Sustainable Development (AREA)
  • Sustainable Energy (AREA)
  • Chemical & Material Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Inorganic Chemistry (AREA)
  • Photovoltaic Devices (AREA)
  • Solid State Image Pick-Up Elements (AREA)

Abstract

本发明提供了一种光电装置及其制造方法。该光电装置包括：半导体基底，包括单晶硅并具有彼此相反的第一表面和第二表面；掺杂单元，形成在半导体基底的第一表面上；以及绝缘层，形成在掺杂单元和半导体基底的第二表面之间，其中，掺杂单元包括第一半导体层和第二半导体层，第一半导体层包括掺杂在单晶硅中的第一掺杂剂，第二半导体层包括掺杂在单晶硅中的第二掺杂剂。

Description

光电装置及其制造方法
该申请要求于2012年11月12日在美国专利和商标局提交的第61/725,437号美国临时申请和于2013年7月23日在美国专利和商标局提交的第13/949,147号美国专利申请的优先权和权益，这些申请的全部内容通过引用包含于此。
技术领域
本发明的一个或多个实施例涉及一种光电装置以及一种制造该光电装置的方法。
背景技术
当前，由于诸如地球的能源耗尽和环境污染的问题，促进了对清洁能源的开发。使用太阳能电池产生的光伏能由太阳光直接转换而来，因此被认为是新的清洁能源。
然而，与热能的产生相比，产生光伏能（当前工业上通过使用太阳能电池产生）的成本高，不得不提高太阳能电池的发电效率以拓宽太阳能电池的应用领域。提高发电效率的方法包括减少表面复合损失以及发射极和基极的缺陷，其中，发射极和基极分开并收集由光吸收产生的载流子。
发明内容
本发明的技术目的
本发明的一个或多个实施例包括一种光电装置，在该光电装置中，减少了因半导体基底的缺陷导致的载流子复合损失，并增大了开路电压。
本发明的一个或多个实施例包括一种光电装置，在该光电装置中，分开并收集载流子的发射极和基极像半导体基底一样由单晶硅形成，从而提高了载流子收集效率和光电转换效率。
实现技术目的的方案
根据本发明的一个或多个实施例，一种光电装置包括：半导体基底，由单晶硅形成并具有彼此相反的第一表面和第二表面；掺杂单元，形成在半导体基底的第一表面中；以及绝缘层，形成在掺杂单元和半导体基底的第二表面之间，其中，掺杂单元包括第一半导体层和第二半导体层，第一半导体层包括掺杂在单晶硅中的第一掺杂剂，第二半导体层包括掺杂在单晶硅中的第二掺杂剂。
例如，第一半导体层和第二半导体层可以具有相反的导电类型，并且可以在半导体基底的第一表面中交替地布置。
例如，绝缘层可以通过对半导体基底的第一表面执行离子注入而形成。
例如，绝缘层可以是通过被注入到半导体基底的第一表面中的氧离子形成的氧化硅层。
例如，第一半导体层和第二半导体层可以通过沟槽彼此绝缘。
例如，沟槽可以形成为顺序地穿过半导体基底的第一表面、掺杂单元和绝缘层。
例如，沟槽绝缘层可以沿半导体基底的通过沟槽暴露的表面形成。
根据本发明的一个或多个实施例，一种制造光电装置的方法包括：提供半导体基底，半导体基底由单晶硅形成并具有彼此相反的第一表面和第二表面；通过离子注入形成位于半导体基底的第一表面和第二表面之间的绝缘层；以及形成位于半导体基底的第一表面和绝缘层之间的掺杂单元，其中，掺杂单元包括第一半导体层和第二半导体层，第一半导体层包括掺杂在单晶硅中的第一掺杂剂，第二半导体层包括掺杂在单晶硅中的第二掺杂剂。
例如，绝缘层可以是通过被注入到半导体基底的第一表面中的氧离子形成的氧化硅层。
例如，第一半导体层和第二半导体层可以具有相反的导电类型，并且可以在半导体基底的第一表面中交替地布置。
例如，所述方法还可以包括：在形成掺杂单元之后，在第一半导体层和第二半导体层之间形成沟槽。
例如，可以将沟槽形成为顺序地穿过半导体基底的第一表面、掺杂单元和绝缘层。
例如，所述方法还可以包括：沿半导体基底的通过沟槽暴露的表面形成沟槽绝缘层。
例如，形成掺杂单元可以包括：在半导体基底的第一表面上形成第一掺杂材料层；通过蚀刻除去第一掺杂材料层的一部分，来将第一掺杂材料层图案化成与将要形成第一半导体层的区域对应；在半导体基底的第一表面上形成第二掺杂材料层；以及通过推进使第一掺杂材料层和第二掺杂材料层的掺杂剂扩散到半导体基底中。
本发明的效果
如上所述，根据本发明的以上实施例的一个或多个，可以提供一种光电装置，在该光电装置中，减少了因半导体基底的缺陷导致的载流子复合损失，并增大了开路电压。具体地讲，根据本发明的实施例，分开并收集载流子的发射极和基极像半导体基底一样由单晶硅形成，因此，可以提高载流子收集效率，并且可以提高光电转换效率。
附图说明
图1示出了根据本发明实施例的光电装置；
图2示出了根据本发明对比示例的光电装置；
图3A至图3C示出了根据对比示例的图2的光电装置的制造方法；以及
图4A至图4L示出了根据本发明实施例的光电装置的制造方法。
具体实施方式
现在将详细地参照实施例，附图中示出了实施例的示例，其中，同样的附图标记始终指示同样的元件。
图1示出了根据本发明实施例的光电装置。参照图1，该光电装置包括半导体基底100、形成在半导体基底100中的第一半导体层111和第二半导体层112以及电连接到第一半导体层111和第二半导体层112的第一电极121和第二电极122。例如，多个第一半导体层111和第二半导体层112可以沿半导体基底100的第一表面S1交替地布置。第一半导体层111和第二半导体层112形成半导体基底100的掺杂单元110。彼此相邻并且具有相反的导电类型的第一半导体层111和第二半导体层112可以彼此不接触，反而可以通过沟槽130彼此绝缘。
参照图1，第一区域A1和第二区域A2是形成有第一半导体层111和第二半导体层112的区域。此外，形成有沟槽130的沟槽区域T位于第一区域A1和第二区域A2之间。
沟槽130形成为使具有相反的导电类型的第一半导体层111和第二半导体层112彼此绝缘，并且可以形成为例如从半导体基底100的第一表面S1至大约掺杂单元110的深度。根据本发明的实施例，沟槽130可以形成至大约绝缘层150的深度，从而提供第一半导体层111和第二半导体层112的绝缘，其中，绝缘层150形成在半导体基底100的深度d处。沟槽绝缘层131可以沿半导体基底100的通过沟槽130暴露的表面形成。沟槽绝缘层131可以使半导体基底100的暴露表面钝化以减少表面复合损失。
半导体基底100可以包括第一表面S1和与第一表面S1相反的第二表面S2。例如，包括发射极和基极二者的电极120的背接触可以形成在第一表面S1中，不包括电极120的结构的第二表面S2可以用作光接收表面，从而增加有效的入射光并减少光损失。例如，与电极120形成在光接收表面上的传统太阳能电池相比，通过形成电极120未形成在半导体基底100的光接收表面（即，第二表面S2）上的背接触，可以减少因电极120导致的光损失，并且可以获得高输出。
例如，通过经由第二表面S2接收光，可以在半导体基底100中产生光生载流子。光生载流子（在下文中，称为“载流子”）是指半导体基底100因光吸收而产生的空穴和电子。半导体基底100可以由具有n型或p型导电类型的单晶硅基底形成。例如，根据本发明的实施例，半导体基底100可以由n型单晶硅基底形成。包括不平坦图案的纹理结构190可以形成在半导体基底100的第二表面S2上。纹理结构190可以具有包括多个微小突起的不平坦表面，并可以减小入射光的反射率。
钝化层180可以形成在半导体基底100的纹理化的第二表面S2上。钝化层180可以防止在半导体基底100中产生的载流子的复合，从而提高载流子收集效率。
相对于彼此具有相反的导电类型的第一半导体层111和第二半导体层112可以形成在半导体基底100的第一表面S1上。例如，多个第一半导体层111和第二半导体层112可以沿半导体基底100的第一表面S1交替地布置。第一半导体层111和第二半导体层112可以分别用作发射极和基极，发射极和基极分开并收集在半导体基底100中产生的载流子。第一半导体层111和第二半导体层112可以选择性地形成在半导体基底100的第一表面S1的第一区域A1和第二区域A2中。
第一半导体层111可以由单晶硅形成，例如，可以由晶格常数与半导体基底100相同的单晶硅形成。可以通过将p型或n型掺杂剂注入到半导体基底100中来形成第一半导体层111。例如，可以用与n型半导体基底100相反的p型掺杂第一半导体层111，第一半导体层111可以用作从n型半导体基底100收集少数载流子（例如，空穴）的发射极。
第二半导体层112可以由单晶硅形成，例如，可以由晶格常数与半导体基底100相同的单晶硅形成。可以通过将p型或n型掺杂剂注入到半导体基底100中来形成第二半导体层112。例如，可以形成具有n型导电类型（与n型半导体基底100相同）的第二半导体层112，第二半导体层112可以用作从n型半导体基底100收集多数载流子（例如，电子）的基极。
第一半导体层111和第二半导体层112可以通过沟槽130分开，从而不彼此接触并且彼此电绝缘。即，沟槽130可以形成在第一半导体层111和第二半导体层112之间，并且可以使第一半导体层111和第二半导体层112彼此绝缘。沟槽绝缘层131可以形成在半导体基底100的通过沟槽130暴露的表面上。沟槽绝缘层131可以使半导体基底100的通过沟槽130暴露的表面钝化。
第一半导体层111和第二半导体层112形成半导体基底100的掺杂单元110。半导体基底100的掺杂单元110可以形成在半导体基底100的表面中，并且可以由晶格常数与半导体基底100的主体115相同的单晶硅形成。由于分开并收集光生载流子的第一半导体层111和第二半导体层112由单晶硅形成，所以可以将第一半导体层111和第二半导体层112的缺陷最小化，并且可以减少因诸如载流子俘获（carrier trapping）的缺陷导致的损失。
根据本发明的实施例，掺杂单元110是半导体基底100的一部分并且由单晶硅形成。例如，掺杂单元110可以不是在半导体基底100的表面上外延生长的外延层，而可以形成为单晶半导体基底100的一部分。如随后将进行描述的，绝缘层150形成在半导体基底100的掺杂单元110和主体115之间，并且绝缘层150可以通过离子注入形成在距离半导体基底100的表面的深度d处，可以通过将p型或n型掺杂剂扩散到半导体基底100的表面中来形成包括第一半导体层111和第二半导体层112的掺杂单元110。
例如，掺杂单元110可以形成在半导体基底100的第一表面S1上，绝缘层150可以形成在半导体基底100的掺杂单元110和第二表面S2之间。绝缘层150可以使半导体基底100钝化，从而减少因半导体基底100的缺陷导致的载流子复合损失并提高载流子收集效率，因此，可以增大光电装置的开路电压。
例如，在绝缘层150的形成过程中或通过半导体基底100的钝化，绝缘层150可以自然地具有固定正电荷或固定负电荷的特性。例如，绝缘层150可以具有固定正电荷的特性，并且可以防止作为n型半导体基底100的少数载流子的空穴的接近，从而延长少数载流子的寿命。例如，绝缘层150可以由氧化硅层或氮化硅层形成，但本发明的实施例不限于此。
根据本发明的实施例，可以通过离子注入形成绝缘层150，并且通过该离子注入，绝缘层150可以在半导体基底100的第一表面S1和第二表面S2之间形成在距离第一表面S1的深度d处。例如，绝缘层150可以由通过离子注入氧离子形成的氧化硅层形成。
例如，在离子注入中，通过控制离子从半导体基底100的表面射入的线性距离即射入范围，离子可以从半导体基底100的表面穿透至期望深度，并且可以精确地调节绝缘层150的深度d或厚度t。因此，通过控制射入范围，可以调节基于半导体基底100的深度方向的离子浓度分布。可根据在离子注入过程中加速离子束的能量的量来调节射入范围。此外，通过控制在离子注入过程中注入的离子剂量，可以精确地调节离子浓度的分布或绝缘层150的组成。
通过控制诸如射入范围和离子剂量的离子注入工艺条件，可以精确地调节绝缘层150的厚度t，并且可以形成在整个半导体基底100上具有均匀的绝缘特性的绝缘层150，并且也可以基本上均匀地维持穿过绝缘层150的载流子隧穿。
根据本发明的实施例，绝缘层150可以具有大约的厚度t。如果绝缘层150比以上范围厚，则载流子的隧穿困难，并且因此通过使用第一半导体层111和第二半导体层112收集载流子也困难；如果绝缘层150比以上范围薄，则绝缘层150可能不会基本上执行钝化的功能，这使得难以增大开路电压。根据本发明的实施例，绝缘层150可以形成在距离半导体基底100的表面大约至大约的深度d处。
图2示出了根据本发明的对比示例的光电装置。参照图2，掺杂单元10形成在半导体基底15上，绝缘层50形成在半导体基底15和掺杂单元10之间。掺杂单元10由多晶硅或非晶硅形成。
图3A至图3C示出了根据对比示例的图2的光电装置的制造方法。参照图3A至图3C，通过使用热氧化操作在半导体基底15上形成具有预定厚度t′的绝缘层50（见图3B），在绝缘层50上形成包括具有相反的导电类型的第一半导体层11和第二半导体层12的掺杂单元10（见图3C）。由于第一半导体层11和第二半导体层12形成在覆盖半导体基底15的绝缘层50上，所以它们不可以由单晶硅形成，而是通过使用诸如化学气相沉积（CVD）方法的沉积方法由多晶硅或非晶硅形成。然而，多晶硅或非晶硅包括诸如晶体的晶格缺陷的各种缺陷。例如，会导致载流子复合损失和光电转换效率降低。
在下文中，将参照图4A至图4L描述根据本发明实施例的光电装置的制造方法。
首先，如图4A中所示，提供半导体基底200。例如，可使用n型或p型单晶硅晶片形成半导体基底200。例如，为了除去附着在半导体基底200的表面上的物理或化学杂质，可以执行使用酸溶液或碱溶液的清洗操作。
接下来，如图4B中所示，在半导体基底200的第一表面S1上形成掩模M1。在执行用于在半导体基底200的第二表面S2中形成不平坦图案的纹理化时，掩模M1用作保护半导体基底200的第一表面S1的蚀刻阻挡层。
接下来，如图4B中所示，对半导体基底200的第二表面S2执行纹理化。通过使用形成在半导体基底200的第一表面S1上的掩模M1蚀刻半导体基底200的第二表面S2。例如，可以对半导体基底200执行使用碱溶液的各向异性蚀刻，以在半导体基底200的第二表面S2中形成不平坦图案的纹理结构。
接下来，如图4C中所示，在半导体基底200的第二表面S2上形成钝化层280。钝化层280可以防止在半导体基底200中产生的载流子的表面复合，从而提高载流子收集效率。例如，钝化层280可以由本征半导体层、掺杂半导体层、氧化硅层（SiOx）或氮化硅层（SiNx）形成。
接下来，如图4D中所示，通过离子注入在半导体基底200中形成绝缘层250。例如，可以对半导体基底200的第一表面S1执行离子注入，并且可以在半导体基底200的整个区域上形成绝缘层250。例如，绝缘层250可以通过离子注入氧离子由氧化硅层形成。
例如，当执行离子注入时，通过控制诸如射入范围和离子剂量的工艺条件，离子可以从半导体基底200的表面穿透至期望深度，并且可以精确地控制绝缘层250形成处的深度d和绝缘层250的厚度t。具体地讲，根据本发明的实施例，绝缘层250可以形成在距离半导体基底200的表面大约至大约的深度d处，并且可以具有大约的厚度t。
接下来，如图4E中所示，在半导体基底200的第一表面S1上形成第一掺杂材料层261。例如，第一掺杂材料层261可以形成在半导体基底200的包括第一区域A1和第二区域A2以及沟槽区域T的整个区域上。
第一掺杂材料层261可以由包括p型或n型掺杂剂的氧化硅层形成，并且可以包括例如具有与n型半导体基底200相反的导电类型的p型掺杂剂。可以使用CVD方法形成第一掺杂材料层261，第一掺杂材料层261可以由例如磷硅酸盐玻璃（PSG）形成。如随后将进行描述的，第一掺杂材料层261的掺杂剂通过推进（drive-in）向半导体基底200扩散，在半导体基底200的表面中形成第一半导体层211。
接下来，如图4E中所示，可以在第一掺杂材料层261上形成第一扩散阻挡层262。第一扩散阻挡层262可以防止第一掺杂材料层261的掺杂剂在随后将描述的推进过程中沿相反的方向扩散。例如，可以将不包括p型或n型掺杂剂的氧化硅层用作第一扩散阻挡层262。
接下来，如图4F中所示，将第一掺杂材料层261和第一扩散阻挡层262图案化。即，可以除去除第一区域A1之外的区域，并且可以通过蚀刻除去形成在第二区域A2和沟槽区域T中的第一掺杂材料层261和第一扩散阻挡层262。具体地讲，可以在第一区域A1上应用掩模M2，并且可以除去通过掩模M2暴露的部分。当完成蚀刻时，除去使用的掩模M2。
接下来，如图4G中所示，在半导体基底200上形成第二掺杂材料层263。第二掺杂材料层263可以由包括p型或n型掺杂剂的氧化硅层形成，并且可以包括例如导电类型与n型半导体基底200相同的n型掺杂剂。可以使用CVD方法形成第二掺杂材料层263，并且第二掺杂材料层263可以由例如硼硅酸盐玻璃（BSG）形成。如随后将描述的，第二掺杂材料层263的掺杂剂通过推进扩散至半导体基底200，在半导体基底200的表面中形成第二半导体层212。第二掺杂材料层263可以形成在半导体基底200的包括第二区域A2在内的整个区域上。
接下来，如图4G中所示，可以在第二掺杂材料层263上形成第二扩散阻挡层264。第二扩散阻挡层264可以防止第二掺杂材料层263的掺杂剂在随后将描述的推进过程中沿相反的方向扩散。例如，可以将不包括p型或n型掺杂剂的氧化硅层用作第二扩散阻挡层264。
接下来，如图4H中所示，为了使形成在半导体基底200上的第一掺杂材料层261和第二掺杂材料层263的掺杂剂可以快速地扩散到半导体基底200中，执行推进。在推进过程中，将半导体基底200维持在高温下，而无需另外注入掺杂材料。例如，第一掺杂材料层261的掺杂剂扩散到半导体基底200的第一区域A1中，在第一区域A1中形成第一半导体层211。另外，第二掺杂材料层263的掺杂剂扩散到半导体基底200的第二区域A2中，在第二区域A2中形成第二半导体层212。第一半导体层211和第二半导体层212可以形成半导体基底200的掺杂单元210。
接下来，如图4I中所示，可以执行用于除去第一掺杂材料层261和第二掺杂材料层263以及第一扩散阻挡层262和第二扩散阻挡层264的回蚀（etch-back）。第一掺杂材料层261和第二掺杂材料层263包括半导体基底200中包含的金属杂质的沉淀，因此，通过除去沉淀，可以提供除去杂质的吸杂（gettering）的效果。在回蚀过程中，可以同时地或顺序地除去第一掺杂材料层261和第二掺杂材料层263以及第一扩散阻挡层262和第二扩散阻挡层264。
接下来，如图4J中所示，在第一半导体层211和第二半导体层212之间形成沟槽230，使得第一半导体层211和第二半导体层212彼此不接触，而是彼此绝缘。沟槽230形成在距离半导体基底200的第一表面S1的深度dt处；沟槽230至少形成至与半导体基底200的掺杂单元210大体对应的深度，从而将第一半导体层211和第二半导体层212分开。根据本发明的实施例，沟槽230形成至深度dt以穿过半导体基底200的掺杂单元210和绝缘层250，从而提供第一半导体层211和第二半导体层212之间的绝缘。为了控制沟槽230的深度dt，可以考虑到根据蚀刻剂的蚀刻速度来调节处理时间，或者可以通过离子注入等在半导体基底200中形成另外的蚀刻阻挡层。
例如，通过在半导体基底200的第一区域A1和第二区域A2上形成掩模M3，并且将掺杂单元210和绝缘层250的与第一区域A1和第二区域A2之间的通过掩模M3暴露的区域对应的部分蚀刻至半导体基底200的深度dt，来将沟槽230形成至与掺杂单元210和绝缘层250大体对应的深度dt。例如，可以通过顺序地除去掺杂单元210和绝缘层250的位于第一区域A1和第二区域A2之间的部分来形成沟槽230。因此，第一区域A1和第二区域A2的第一半导体层211和第二半导体层212可以彼此分开并电绝缘。当完成蚀刻时，除去使用的蚀刻掩模M3。
接下来，如图4K中所示，可以沿半导体基底200的通过沟槽230暴露的表面形成沟槽绝缘层231。例如，沟槽绝缘层231可以使半导体基底200钝化，除去半导体基底200的表面缺陷并且减少因载流子的复合导致的损失。例如，沟槽绝缘层231可以至少形成在沟槽区域T中以覆盖沟槽表面，并且也可以向上延伸至第一区域A1和第二区域A2的与沟槽区域T相邻的部分。
根据本发明的实施例，沟槽绝缘层231可以形成在半导体基底200的第一表面S1的包括第一区域A1和第二区域A2以及沟槽区域T在内的整个区域上，可以通过除去形成在半导体基底200的整个区域上的沟槽绝缘层231的第一区域A1和第二区域A2的一部分来形成通孔VH，第一半导体层211与第一电极221以及第二半导体层212与第二电极222通过通孔VH彼此电连接。例如，沟槽绝缘层231可以由氧化硅层SiOx或氮化硅层SiNx形成，并且可以通过使用热氧化或沉积形成。
接下来，如图4L中所示，可以在第一半导体层211和第二半导体层212上分别形成第一电极221和第二电极222，其中，通过第一电极221和第二电极222将收集的载流子引出到外部。第一电极221和第二电极222可以包括诸如银（Ag）、铝（Al）、铜（Cu）或镍（Ni）的金属。例如，可以通过丝网印刷来图案印刷金属膏并热固化图案化的金属膏来形成第一电极221和第二电极222。例如，第一电极221和第二电极222可以通过通孔VH分别电连接到第一半导体层211和第二半导体层212。
根据本发明的另一实施例，透明导电氧化物（TCO）层可以位于第一半导体层211与第一电极221之间以及第二半导体层212与第二电极222之间。
应该理解的是，这里描述的示例性实施例应该仅以描述性的意义考虑，而不是出于限制的目的。在每个实施例中对特征或方面的描述通常应该被认为可以用于其他实施例中的其他相似特征或方面。
<代表附图的主要元件的附图标记的解释>
100、200：半导体基底 110、210：掺杂单元
111、211：第一半导体层 112、212：第二半导体层
120：电极 121、221：第一电极
122、222：第二电极 130、230：沟槽
131、231：沟槽绝缘层 150、250：绝缘层
180、280：钝化层 190：纹理结构
261：第一掺杂材料层 262：第一扩散阻挡层
263：第二掺杂材料层 264：第二扩散阻挡层
A1：第一区域 A2：第二区域
T：沟槽区域 M1、M2、M3：掩模
S1：半导体基底的第一表面
S2：半导体基底的第二表面
VH：通孔

Claims (20)

1.一种光电装置，包括：
半导体基底，包括单晶硅，半导体基底具有第一表面(S1)和与第一表面相反的第二表面(S2)；
掺杂单元，位于半导体基底的第一表面(S1)处，掺杂单元包括第一半导体层和第二半导体层，第一半导体层包括掺杂在单晶硅中的第一掺杂剂，第二半导体层包括掺杂在单晶硅中的第二掺杂剂；
第一绝缘层，位于掺杂单元和半导体基底的第二表面(S2)之间；以及
钝化层，在第二表面(S2)上；
其中，第一绝缘层位于半导体基底的第一表面(S1)和第二表面(S2)之间，掺杂单元位于半导体基底的第一表面(S1)和第一绝缘层之间。
2.如权利要求1所述的光电装置，其中，第一半导体层具有第一导电类型，并且其中，第二半导体层具有与第一导电类型不同的第二导电类型。
3.如权利要求1所述的光电装置，其中，第一绝缘层包括氧化硅。
4.如权利要求1所述的光电装置，其中，第一半导体层和第二半导体层通过沟槽彼此分隔开。
5.如权利要求4所述的光电装置，其中，沟槽顺序地穿过半导体基底的第一表面(S1)、掺杂单元和第一绝缘层延伸。
6.如权利要求4所述的光电装置，其中，第二绝缘层在沟槽上延伸。
7.如权利要求6所述的光电装置，所述光电装置还包括电结合到第一半导体层的第一电极和电结合到第二半导体层的第二电极。
8.如权利要求7所述的光电装置，其中，第二绝缘层在第一半导体层与第一电极之间以及第二半导体层与第二电极之间延伸。
9.如权利要求1所述的光电装置，其中，第一半导体层和第二半导体层交替地布置。
10.一种制造光电装置的方法，所述方法包括：
形成包括单晶硅的半导体基底，其中，半导体基底具有第一表面(S1)和与第一表面相反的第二表面(S2)；
通过离子注入形成位于半导体基底的第一表面(S1)和第二表面(S2)之间的第一绝缘层；以及
形成位于半导体基底的第一表面和第一绝缘层之间的掺杂单元，其中，掺杂单元是半导体基底的一部分并包括在单晶硅中掺杂而成的第一半导体层和在单晶硅中掺杂而成的第二半导体层。
11.如权利要求10所述的方法，其中，通过离子注入氧离子形成氧化硅层来形成第一绝缘层。
12.如权利要求10所述的方法，其中，形成掺杂单元包括：
通过化学气相沉积在半导体基底上形成第一掺杂材料层；以及
在第一掺杂材料层上形成第一扩散阻挡层。
13.如权利要求12所述的方法，所述方法还包括：蚀刻第一掺杂材料层和第一扩散阻挡层。
14.如权利要求13所述的方法，所述方法还包括：在半导体基底上形成第二掺杂材料层并在第二掺杂材料层上形成第二扩散阻挡层。
15.如权利要求14所述的方法，所述方法还包括：使第一掺杂材料层和第二掺杂材料层扩散以分别形成在第一区域中的第一半导体层和在第二区域中的第二半导体层。
16.如权利要求15所述的方法，所述方法还包括：通过蚀刻第一半导体层和第二半导体层来形成沟槽，其中，沟槽使第一半导体层与第二半导体层分隔开。
17.如权利要求16所述的方法，其中，形成沟槽还包括蚀刻第一绝缘层。
18.如权利要求17所述的方法，所述方法还包括：形成第二绝缘层，第二绝缘层覆盖沟槽的表面并覆盖第一半导体层和第二半导体层。
19.如权利要求18所述的方法，所述方法还包括：除去第二绝缘层的未覆盖沟槽的表面并接触第一半导体层或第二半导体层的一部分。
20.如权利要求19所述的方法，所述方法还包括：分别在第一半导体层和第二半导体层上形成第一电极和第二电极。
CN201310560386.7A 2012-11-12 2013-11-12 光电装置及其制造方法 Active CN103811572B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US201261725437P 2012-11-12 2012-11-12
US61/725,437 2012-11-12
US13/949,147 US20140130854A1 (en) 2012-11-12 2013-07-23 Photoelectric device and the manufacturing method thereof
US13/949,147 2013-07-23

Publications (2)

Publication Number Publication Date
CN103811572A CN103811572A (zh) 2014-05-21
CN103811572B true CN103811572B (zh) 2017-12-12

Family

ID=49123763

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201310560386.7A Active CN103811572B (zh) 2012-11-12 2013-11-12 光电装置及其制造方法

Country Status (6)

Country Link
US (1) US20140130854A1 (zh)
EP (1) EP2731146B1 (zh)
JP (1) JP6363335B2 (zh)
KR (1) KR102148427B1 (zh)
CN (1) CN103811572B (zh)
IN (1) IN2013MU03516A (zh)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104009114B (zh) * 2013-05-22 2016-08-10 江苏爱多光伏科技有限公司 准单晶硅太阳能电池片的制造方法
US9559236B2 (en) * 2014-09-24 2017-01-31 Sunpower Corporation Solar cell fabricated by simplified deposition process
CN106784069A (zh) * 2015-11-20 2017-05-31 上海神舟新能源发展有限公司 背表面隧道氧化钝化交指式背结背接触电池制作方法
CN105390555A (zh) * 2015-12-25 2016-03-09 常州天合光能有限公司 全背极太阳电池结构及其制备方法
US9871150B1 (en) * 2016-07-01 2018-01-16 Sunpower Corporation Protective region for metallization of solar cells
CN117352591A (zh) * 2016-10-25 2024-01-05 信越化学工业株式会社 太阳能电池的制造方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6998288B1 (en) * 2003-10-03 2006-02-14 Sunpower Corporation Use of doped silicon dioxide in the fabrication of solar cells
CN101889348A (zh) * 2007-11-19 2010-11-17 应用材料股份有限公司 使用图案化蚀刻剂物质以形成太阳能电池接点的工艺
CN202307920U (zh) * 2008-06-12 2012-07-04 太阳能公司 具有多晶硅掺杂区域的背面接触太阳能电池结构

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3762144B2 (ja) * 1998-06-18 2006-04-05 キヤノン株式会社 Ｓｏｉ基板の作製方法
DE10127217B4 (de) * 2001-06-05 2005-09-15 Infineon Technologies Ag Verfahren zur Herstellung lagegenauer großflächiger Membranmasken
US7468485B1 (en) * 2005-08-11 2008-12-23 Sunpower Corporation Back side contact solar cell with doped polysilicon regions
US7737357B2 (en) * 2006-05-04 2010-06-15 Sunpower Corporation Solar cell having doped semiconductor heterojunction contacts
JP2009152222A (ja) * 2006-10-27 2009-07-09 Kyocera Corp 太陽電池素子の製造方法
US20080173347A1 (en) * 2007-01-23 2008-07-24 General Electric Company Method And Apparatus For A Semiconductor Structure
JP5226255B2 (ja) * 2007-07-13 2013-07-03 シャープ株式会社 太陽電池の製造方法
JP2008085374A (ja) * 2007-12-19 2008-04-10 Sanyo Electric Co Ltd 光起電力素子
EP2239788A4 (en) * 2008-01-30 2017-07-12 Kyocera Corporation Solar battery element and solar battery element manufacturing method
US8207444B2 (en) * 2008-07-01 2012-06-26 Sunpower Corporation Front contact solar cell with formed electrically conducting layers on the front side and backside
US8790957B2 (en) * 2010-03-04 2014-07-29 Sunpower Corporation Method of fabricating a back-contact solar cell and device thereof
US8686283B2 (en) * 2010-05-04 2014-04-01 Silevo, Inc. Solar cell with oxide tunneling junctions
KR101702982B1 (ko) * 2010-07-19 2017-02-06 삼성에스디아이 주식회사 태양 전지 및 그 제조 방법
US20120060904A1 (en) * 2010-09-13 2012-03-15 Smith David D Fabrication Of Solar Cells With Silicon Nano-Particles
US20120073650A1 (en) * 2010-09-24 2012-03-29 David Smith Method of fabricating an emitter region of a solar cell
US8492253B2 (en) * 2010-12-02 2013-07-23 Sunpower Corporation Method of forming contacts for a back-contact solar cell
JP2012186229A (ja) * 2011-03-03 2012-09-27 Univ Of Tokyo 単結晶シリコン薄膜の製造方法、単結晶シリコン薄膜デバイスの製造方法及び太陽電池デバイスの製造方法並びに単結晶シリコン薄膜及びそれを用いた単結晶シリコン薄膜デバイス及び太陽電池デバイス

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6998288B1 (en) * 2003-10-03 2006-02-14 Sunpower Corporation Use of doped silicon dioxide in the fabrication of solar cells
CN101889348A (zh) * 2007-11-19 2010-11-17 应用材料股份有限公司 使用图案化蚀刻剂物质以形成太阳能电池接点的工艺
CN202307920U (zh) * 2008-06-12 2012-07-04 太阳能公司 具有多晶硅掺杂区域的背面接触太阳能电池结构

Also Published As

Publication number Publication date
KR102148427B1 (ko) 2020-08-26
EP2731146A2 (en) 2014-05-14
EP2731146A3 (en) 2014-09-03
KR20140061953A (ko) 2014-05-22
JP6363335B2 (ja) 2018-07-25
CN103811572A (zh) 2014-05-21
JP2014096574A (ja) 2014-05-22
IN2013MU03516A (zh) 2015-07-31
EP2731146B1 (en) 2018-04-11
US20140130854A1 (en) 2014-05-15

Similar Documents

Publication Publication Date Title
CN109524480B (zh) 一种局域接触钝化的p型晶硅太阳电池及其制备方法
CN103811572B (zh) 光电装置及其制造方法
KR102100909B1 (ko) 넓은 밴드갭 반도체 재료를 갖는 이미터 영역을 구비한 태양 전지
US8134217B2 (en) Bypass diode for a solar cell
CN110828583B (zh) 正面局域钝化接触的晶硅太阳电池及其制备方法
JP5626361B2 (ja) 太陽電池及び太陽電池モジュール、並びに太陽電池の製造方法
CN110838536A (zh) 具有多种隧道结结构的背接触太阳能电池及其制备方法
TWI604621B (zh) 太陽電池、太陽電池模組及太陽電池之製造方法
CN110610998A (zh) 一种正面局域钝化接触的晶硅太阳电池及其制备方法
CN109509813A (zh) 一种无掩膜的p型全背电极接触晶硅太阳电池的制备方法
CN112885923A (zh) 硅太阳能电池制备方法、硅晶片以及硅太阳能电池片
TW201725746A (zh) 串接式太陽電池及其製造方法以及太陽面板
WO2020107887A1 (zh) 晶体硅太阳能电池及其制备方法、光伏组件
CN112968074A (zh) 一种选择性钝化接触电池的制备方法
CN102637767A (zh) 太阳能电池的制作方法以及太阳能电池
US20140373919A1 (en) Photovoltaic cell and manufacturing process
EP2495769A2 (en) Photovoltaic device with double-junction
CN102683504B (zh) 通过离子注入砷改进晶体硅太阳能电池制作工艺的方法
US20120012176A1 (en) Solar cell and method of manufacturing the same
CN102738264B (zh) 掺杂单元、掺杂晶片、掺杂方法、太阳能电池及制作方法
KR20090019600A (ko) 고효율 태양전지 및 그의 제조방법
KR101772432B1 (ko) 다중밴드 Si-Ge 박막 단결정을 이용한 태양전지 및 그의 효율 개선방법
CN105826412B (zh) 一种太阳能电池及其制备方法
Singh Fabrication of n+-poly-Si/p+-c-Si tunnel diode using low-pressure chemical vapor deposition for photovoltaic applications
CN103107234B (zh) 异质结太阳能电池及其制作方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
ASS Succession or assignment of patent right

Owner name: ZHIJI SHIDUN TECHNOLOGY CO., LTD.

Free format text: FORMER OWNER: SAMSUNG SDI CO., LTD.

Effective date: 20150617

C41 Transfer of patent application or patent right or utility model
TA01 Transfer of patent application right

Effective date of registration: 20150617

Address after: Virginia

Applicant after: Seiko Epson Corp.

Address before: South Korea Gyeonggi Do Yongin

Applicant before: Samsung SDI Co., Ltd.

C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant