CN109638012B - 一种双向防护芯片及其制备方法 - Google Patents
一种双向防护芯片及其制备方法 Download PDFInfo
- Publication number
- CN109638012B CN109638012B CN201811505034.0A CN201811505034A CN109638012B CN 109638012 B CN109638012 B CN 109638012B CN 201811505034 A CN201811505034 A CN 201811505034A CN 109638012 B CN109638012 B CN 109638012B
- Authority
- CN
- China
- Prior art keywords
- epitaxial layer
- layer
- conductivity type
- epitaxial
- protection chip
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 230000002457 bidirectional effect Effects 0.000 title claims abstract description 48
- 238000002360 preparation method Methods 0.000 title claims abstract description 8
- 238000002513 implantation Methods 0.000 claims abstract description 16
- 239000000758 substrate Substances 0.000 claims abstract description 12
- 229910052751 metal Inorganic materials 0.000 claims description 52
- 239000002184 metal Substances 0.000 claims description 52
- 238000002347 injection Methods 0.000 claims description 17
- 239000007924 injection Substances 0.000 claims description 17
- 150000002500 ions Chemical class 0.000 claims description 12
- 238000000034 method Methods 0.000 claims description 10
- 238000005530 etching Methods 0.000 claims description 8
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical group O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 5
- 238000001312 dry etching Methods 0.000 claims description 5
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 5
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 4
- 238000000137 annealing Methods 0.000 claims description 4
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 4
- 238000004519 manufacturing process Methods 0.000 description 4
- 230000015556 catabolic process Effects 0.000 description 3
- 239000004065 semiconductor Substances 0.000 description 3
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 2
- 230000007547 defect Effects 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 230000003647 oxidation Effects 0.000 description 2
- 238000007254 oxidation reaction Methods 0.000 description 2
- 230000001052 transient effect Effects 0.000 description 2
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 239000010949 copper Substances 0.000 description 1
- 239000007789 gas Substances 0.000 description 1
- 230000017525 heat dissipation Effects 0.000 description 1
- 239000001257 hydrogen Substances 0.000 description 1
- 229910052739 hydrogen Inorganic materials 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 229910052757 nitrogen Inorganic materials 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/0203—Particular design considerations for integrated circuits
- H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
- H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
- H01L27/0255—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using diodes as protective elements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
- H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
本发明公开了一种双向防护芯片，其包括：第一导电类型的衬底，形成在衬底的上表面的第一导电类型的第一外延层，自第一外延层的上表面向下形成的第一导电类型的第一注入区，且第一注入区的离子浓度大于第一外延层的离子浓度，形成在所述第一外延层和所述第一注入区的上表面交界处的第一导电类型的至少一个第二外延层，形成在第二外延层的上表面的第二导电类型的第三外延层，形成在第一注入区的上表面且与第二外延层间隔设置的第二导电类型的第四外延层，形成在第一外延层、第三外延层、第四外延层和第一注入区的上表面的绝缘层。本发明还公开了一种上述双向防护芯片的制备方法。其能实现双向电压保护，且体积较小。
Description
技术领域
本发明涉及半导体技术领域，尤其涉及一种双向防护芯片及其制备方法。
背景技术
功率器件防护芯片是一种用来保护敏感半导体器件，使其免遭瞬态电压浪涌破坏而特别设计的固态半导体器件，它具有箝位系数小、体积小、响应快、漏电流小和可靠性高等优点，因而在电压瞬变和浪涌防护上得到了广泛的应用。
但普通的防护芯片很难实现双向电压保护，即使能通过多个防护芯片串并联而实现双向防护，但又增加了芯片的体积，而使电路的体积较大。
发明内容
为了克服现有技术的不足，本发明的目的之一在于提供一种双向防护芯片，其能实现双向电压保护，且体积较小；
本发明的目的之二在于提供一种上述双向防护芯片的制备方法。
本发明的目的之一采用以下技术方案实现：
一种双向防护芯片，其包括：
第一导电类型的衬底，
形成在所述衬底的上表面的第一导电类型的第一外延层，
自所述第一外延层的上表面向下形成的第一导电类型的第一注入区，且所述第一注入区的离子浓度大于所述第一外延层的离子浓度，
形成在所述第一外延层和所述第一注入区的上表面交界处的第一导电类型的至少一个第二外延层，
形成在所述第二外延层的上表面的第二导电类型的第三外延层，
形成在所述第一注入区的上表面且与所述第二外延层间隔设置的第二导电类型的第四外延层，
形成在所述第一外延层、所述第三外延层、所述第四外延层和所述第一注入区的上表面的绝缘层，
形成在所述第三外延层上的第一金属层，
形成在所述第四外延层上的第二金属层。
优选的，所述双向防护芯片还包括自所述第三外延层的上表面向下形成的第二导电类型的第二注入区，所述第二注入区与所述第一金属层电连接。
优选的，所述双向防护芯片还包括自所述第四外延层的上表面向下形成的第二导电类型的第三注入区，所述第三注入区与所述第二金属层电连接。
优选的，所述第二外延层有两个，两个所述第二外延层的上表面上均设置有所述第三外延层，所述第四外延层位于两个所述第二外延层之间。
优选的，所述绝缘层为氧化硅层或氮化硅层。
优选的，所述双向防护芯片还包括形成在所述第一金属层上的第一电极，形成在所述第二金属层上的第二电极。
本发明的目的之二采用以下技术方案实现：
一种上述双向防护芯片的制备方法，包括步骤：
S1、在第一导电类型的衬底的上表面形成第一导电类型的第一外延层，在所述第一外延层的上表面形成第一导电类型的外延层，在所述外延层的上表面形成第二导电类型的电极外延层；
S2、通过刻蚀去除一部分的所述外延层和所述电极外延层,而形成至少一个所述第二外延层和第三外延层；
S3、在所述第一外延层和所述第三外延层的上表面形成一层绝缘层；
S4、去除所述第一外延层的上表面上的所述绝缘层的中间部分，再从已去除绝缘层的所述第一外延层的上表面向下注入形成第一导电类型的第一注入区，且所述第一注入区的离子浓度大于所述第一外延层的离子浓度；
S5、将所述第一注入区横向扩散至所述第二外延层的下表面；
S6、在所述第一注入区的上表面形成与所述绝缘层连接的第二导电类型的第四外延层；
S7、在所述第四外延层的上表面覆盖绝缘层；
S8、在所述第三外延层对应的绝缘层上开设第一开口，在与所述第四外延层对应的绝缘层上开设第二开口；
S9、填充所述第一开口形成与所述第三外延层连接的第一金属层，填充所述第二开口形成与所述第四外延层连接的第二金属层；
进一地步，在所述步骤S1中，所述外延层的电阻率大于所述电极外延层的电阻率。
进一地步，其特征在于，在所述步骤S5中，通过高温热退火处理使所述第一注入区横向延伸至所述第二外延层的下表面。
进一地步，在所述步骤S2中，所述刻蚀为干法刻蚀。
相比现有技术，本发明的有益效果在于：
当所述第一导电类型为P型导电类型时，当所述第一金属层接电源的正极时，电流从第一金属层流入第三外延层，因第三外延层与所述第二外延层形成反向PN结，而使电流截止；当所述第二金属层接电源的正极时，电流从第二金属层流入第四外延层，因第四外延层与所述第一注入区形成反向PN结，而使电流截止，从而实现双向电压保护。另外，其不用外连接其他器件，而能实现双向电压保护，且其结构简单，从而减小了体积。
附图说明
图1为本发明的双向防护芯片的结构示意图；
图2为本发明的双向防护芯片的等效电路图；
图3为本发明的双向防护芯片的制备方法的流程图；
图4-图12为本发明的双向防护芯片的制备方法的详细过程示意图。
图中：1.双向防护芯片；10.衬底；20、第一外延层；21、第一注入区；30、外延层；31、第二外延层；40、电极外延层；41、第二注入区；42、第一金属层；43、第三外延层；50、绝缘层；51、第一开口；52、第二开口；60、第四外延层；61、第三注入区；62、第二金属层；70、第一二极管；80、第二二极管；90、第三二极管。
具体实施方式
为了能够更清楚地理解本发明的具体技术方案、特征和优点，下面结合附图和具体实施方式对本发明进行进一步的详细描述。
在本发明的描述中，需要说明的是，术语“上”、“下”、“左”、“右”、“横向”、“纵向”、“水平”、“内”、“外”等指示的方位或位置关系为基于附图所示的方位或位置关系，或者是该发明产品使用时惯常摆放的方位或位置关系，仅是为了便于描述本发明和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本发明的限制。此外，术语“第一”、“第二”、“第三”等仅用于区分描述，而不能理解为指示或暗示相对重要性。
如图1所示，本发明公开了一种双向防护芯片1，其包括：第一导电类型的衬底10，形成在所述衬底10的上表面的第一导电类型的第一外延层20，自所述第一外延层20的上表面向下形成的第一导电类型的第一注入区21，且所述第一注入区21的离子浓度大于所述第一外延层20的离子浓度，形成在所述第一外延层20和所述第一注入区21的上表面交界处的第一导电类型的至少一个第二外延层31，形成在所述第二外延层31的上表面的第二导电类型的第三外延层43，形成在所述第一注入区21的上表面且与所述第二外延层31间隔设置的第二导电类型的第四外延层60，形成在所述第一外延层20、所述第三外延层43、所述第四外延层60和所述第一注入区21的上表面的绝缘层50，形成在所述第三外延层43上的第一金属层42，形成在所述第四外延层60上的第二金属层62。
在上述实施方式中，如图2所示，当所述第一导电类型为P型导电类型，所述第一金属层42接电源的正极，所述第二金属层62接电源的负极时(其中电源上的电压小于击穿电压)，电流从第一金属层42流入第三外延层43，因第三外延层43与所述第二外延层31形成反向PN结，相当于图2中的第一二极管70，而使电流截止；当所述第二金属层30接电源的正极时，电流从第二金属层30流入第四外延层60，因第四外延层60与所述第一注入区21形成反向PN结，相当于第三二极管90，而使电流截止，从而实现双向电压保护。本双向防护芯片1不用外连接其他器件，而能实现双向电压保护，且其结构简单，从而减小了体积。另外，如图1所示，为了降低本双向防护芯片1的寄生电容，所述第二外延层31设置有两个，两个第二外延层31的上表面上均设置有所述的第三外延层43，为了节省体积，所述第四外延层60设置在两个第二外延层31之间，另外一个第二外延层31与第三外延层43形成反向PN结，相当于图2中的第二二极管80。其中，所述第一金属层42和所述第二金属层62降低了本双向防护芯片1的电阻和能提高散热率，所述绝缘层50能防止漏电。所述第一注入区21的离子浓度大于所述第一外延层20的离子浓度，可防止电流流入第一外延层20。
当所述第一导电类型为N型导电类型，所述第一金属层42接电源的正极，所述第二金属层62接电源的负极时(其中电源上的电压小于击穿电压)，电流从第一金属层42流入第三外延层43，因第三外延层43与所述第二外延层31形成正向PN结，电流流入所述第二外延层31，再流入所述第一注入区21，因所述第一注入区21与所述第四外延层形成反向PN结，而导致电流截止；当所述第二金属层30接电源的正极时，电流从第二金属层62流入第四外延层60，因第四外延层60与所述第一注入区21形成正向PN结，电流流入第一注入区21，再流入导电类型相同的所述第二外延层31，因所述第二外延层31与所述第三外延层43形成反向的PN接，而使电流截止，从而实现双向电压保护。
另外，如果本双向防护芯片1所接的电压大于击穿电压时，电压就会击穿各外延层之间形成的反向PN结，使所述第一金属层42和所述第二金属层62连通,而形成一导通的放电器件，从而避免整个双向防护芯片1被击坏。
在另一种优选的实施方式中，所述双向防护芯片1还包括自所述第三外延层43的上表面向下形成的第二导电类型的第二注入区41，所述第二注入区41与所述第一金属层42电连接。所述双向防护芯片1还包括自所述第四外延层60的上表面向下形成的第二导电类型的第三注入区61，所述第三注入区61与所述第二金属层62电连接。所述绝缘层50为氧化硅层或氮化硅层。所述双向防护芯片1还包括形成在所述第一金属层42上的第一电极，形成在所述第二金属层62上的第二电极。在该实施方式中，其他部件或连接关系同上述实施方式。
在上述实施方式中，所述第二注入区41的离子浓度大于所述第三外延层43的离子浓度，可降低所述第三外延层43的电阻，也便于第一金属层42上的电流流入第三外延层43；同理，所述第三注入区41离子浓度大于所述第四外延层60的离子浓度，可降低所述第四外延层60的电阻，也便于第二金属层42上的电流流入第四外延层60；为了节省成本，所述绝缘层50为氧化硅层，为了使本芯片更稳固，所述绝缘层50为氮化硅层；为了使本双向防护芯片1更容易与电路进行电连接，所述双向防护芯片1还包括形成在所述第一金属层42上的第一电极，形成在所述第二金属层62上的第二电极。
本发明还公开了一种上述双向防护芯片1的制备方法，包括步骤：
S1、在第一导电类型的衬底10的上表面形成第一导电类型的第一外延层20，在所述第一外延层20的上表面形成第一导电类型的第二外延层31，在所述第二外延层31的上表面形成第二导电类型的电极外延层43；
如图4所示，在上述步骤中，所述第一外延层20的电阻率大于所述第二外延层31的电阻率，这样可使所述第二外延层31的电流大于所述第一外延层20的电流，电流流向所述第二外延层31。
S2、通过刻蚀去除一部分的所述第二外延层31和所述电极外延层40，而形成至少一个所述第二外延层31和第三外延层43；
如图5所示，在上述步骤中，为了使刻蚀的精度更高，可通过干法刻蚀去除一部分的所述第二外延层31和所述电极外延层40，具体为刻蚀掉所述第二外延层31和所述电极外延层40的两侧及中间的部分。
S3、在所述第一外延层20和所述第三外延层30的上表面形成一层绝缘层50；
如图6所示，在上述步骤中，为了操作方便，可以通过热氧化在所述第一外延层20和所述第三外延层30的上表面形成一层氧化硅绝缘层50。
S4、通过刻蚀去除所述第一外延层20的上表面上的所述绝缘层50的中间部分，再从已去除绝缘层50的所述第一外延层20的上表面向下注入形成第一导电类型的第一注入区21，且所述第一注入区21的离子浓度大于所述第一外延层20的离子浓度；
如图7所示，在上述步骤中，具体为：通过干法刻蚀刻蚀掉所述绝缘层50的中部，再从所述绝缘层50中间的所述第一外延层20的上表面向下注入形成第一导电类型的第一注入区21，为了减小所述第一注入区21的电阻率，所述第一注入区21的离子浓度大于所述第一外延层20的离子浓度。
S5、将所述第一注入区21横向延伸至所述第二外延层31的下表面；
如图8所示，在上述步骤中，通过高温热退火处理使所述第一注入区21横向延伸至所述第二外延层31的下表面，其中可在氮气和氢气的混合气体的保护下在1200℃进行至少600分钟的热退火而横向延伸所述第一注入区21。
S6、在所述第一注入区21的上表面形成与所述绝缘层50连接的第二导电类型的第四外延层60；
如图9所示，在上述步骤中，所述第四外延层60设置在所述绝缘层50的中间。
S7、在所述第四外延层60的上表面覆盖绝缘层50；
如图10所示，在上述步骤中，可通过热氧化横向延伸所述绝缘层50至所述第四外延层60的上表面；
S8、在所述第三外延层30对应的绝缘层50上开设第一开口41，在与所述第四外延层60对应的绝缘层50上开设第二开口52；
如图11所示，在上述步骤中，所述第一开口41和所述第二开口52均可以通过干法刻蚀形成。
S9、填充所述第一开口41形成与所述第三外延层30连接的第一金属层42，填充所述第二开口52形成与所述第四外延层60连接的第二金属层62；
如图12所示，在上述步骤中，所述第一金属层42和所述第二金属层62的材质可为铝或铜，为了更好地连接外部电路，所述第一金属层42和所述第二金属层62均超出所述绝缘层50。
综述，本双向防护芯片1通过多层外延层形成反向PN结结构，均通过外延的方式形成连接面，使芯片的缺陷少，漏电小，可靠性高。且其制备方法的难度低，减小了芯片的制造成本。
以上显示和描述了本发明的基本原理、主要特征和优点。本行业的技术人员应该了解，本发明不受上述实施例的限制，上述实施例和说明书中的描述的只是说明本发明的原理，在不脱离本发明精神和范围的前提下，本发明还会有各种变化和改进，这些变化和改进都落入要求保护的本发明范围内。本发明要求保护范围由所附的权利要求书及其等效物界定。
Claims (10)
1.一种双向防护芯片，其特征在于，其包括：
第一导电类型的衬底，
形成在所述衬底的上表面的第一导电类型的第一外延层，
自所述第一外延层的上表面向下形成的第一导电类型的第一注入区，且所述第一注入区的离子浓度大于所述第一外延层的离子浓度，
形成在所述第一外延层和所述第一注入区的上表面交界处的第一导电类型的至少一个第二外延层，
形成在所述第二外延层的上表面的第二导电类型的第三外延层，
形成在所述第一注入区的上表面且与所述第二外延层间隔设置的第二导电类型的第四外延层，
形成在所述第一外延层、所述第三外延层、所述第四外延层和所述第一注入区的上表面的绝缘层，
形成在所述第三外延层上的第一金属层，
形成在所述第四外延层上的第二金属层。
2.根据权利要求1所述的双向防护芯片，其特征在于，所述双向防护芯片还包括自所述第三外延层的上表面向下形成的第二导电类型的第二注入区，所述第二注入区与所述第一金属层电连接。
3.根据权利要求1所述的双向防护芯片，其特征在于，所述双向防护芯片还包括自所述第四外延层的上表面向下形成的第二导电类型的第三注入区，所述第三注入区与所述第二金属层电连接。
4.根据权利要求1所述的双向防护芯片，其特征在于，所述第二外延层有两个，两个所述第二外延层的上表面上均设置有所述第三外延层，所述第四外延层位于两个所述第二外延层之间。
5.根据权利要求1所述的双向防护芯片，其特征在于，所述绝缘层为氧化硅层或氮化硅层。
6.根据权利要求1所述的双向防护芯片，其特征在于，所述双向防护芯片还包括形成在所述第一金属层上的第一电极，形成在所述第二金属层上的第二电极。
7.一种双向防护芯片的制备方法，其特征在于，包括步骤：
S1、在第一导电类型的衬底的上表面形成第一导电类型的第一外延层，在所述第一外延层的上表面形成第一导电类型的外延层，在所述外延层的上表面形成第二导电类型的电极外延层；
S2、通过刻蚀去除一部分的所述外延层和所述电极外延层,而形成至少一个第二外延层和第三外延层；
S3、在所述第一外延层和所述第三外延层的上表面形成一层绝缘层；
S4、去除所述第一外延层的上表面上的所述绝缘层的中间部分，再从已去除绝缘层的所述第一外延层的上表面向下注入形成第一导电类型的第一注入区，且所述第一注入区的离子浓度大于所述第一外延层的离子浓度；
S5、将所述第一注入区横向扩散至所述第二外延层的下表面；
S6、在所述第一注入区的上表面形成与所述绝缘层连接的第二导电类型的第四外延层；
S7、在所述第四外延层的上表面覆盖绝缘层；
S8、在所述第三外延层对应的绝缘层上开设第一开口，在与所述第四外延层对应的绝缘层上开设第二开口；
S9、填充所述第一开口形成与所述第三外延层连接的第一金属层，填充所述第二开口形成与所述第四外延层连接的第二金属层。
8.根据权利要求7所述的双向防护芯片的制备方法，其特征在于，在所述S1中，所述外延层的电阻率大于所述电极外延层的电阻率。
9.根据权利要求7所述的双向防护芯片的制备方法，其特征在于，在所述S5中，通过高温热退火处理使所述第一注入区横向延伸至所述第二外延层的下表面。
10.根据权利要求7所述的双向防护芯片的制备方法，其特征在于，在所述S2中，所述刻蚀为干法刻蚀。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201811505034.0A CN109638012B (zh) | 2018-12-10 | 2018-12-10 | 一种双向防护芯片及其制备方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201811505034.0A CN109638012B (zh) | 2018-12-10 | 2018-12-10 | 一种双向防护芯片及其制备方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN109638012A CN109638012A (zh) | 2019-04-16 |
| CN109638012B true CN109638012B (zh) | 2020-09-01 |
Family
ID=66072576
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201811505034.0A Active CN109638012B (zh) | 2018-12-10 | 2018-12-10 | 一种双向防护芯片及其制备方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN109638012B (zh) |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN106409828A (zh) * | 2016-11-30 | 2017-02-15 | 上海芯石微电子有限公司 | 一种适用小型化封装的半桥整流肖特基器件及制造方法 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9741620B2 (en) * | 2015-06-24 | 2017-08-22 | Invensas Corporation | Structures and methods for reliable packages |
-
2018
- 2018-12-10 CN CN201811505034.0A patent/CN109638012B/zh active Active
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN106409828A (zh) * | 2016-11-30 | 2017-02-15 | 上海芯石微电子有限公司 | 一种适用小型化封装的半桥整流肖特基器件及制造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN109638012A (zh) | 2019-04-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US20130126910A1 (en) | Silicon carbide bipolar junction transistor | |
| CN113035950B (zh) | Igbt芯片及其制备方法 | |
| US10497784B2 (en) | Semiconductor device | |
| US8188568B2 (en) | Semiconductor integrated circuit | |
| CN106169508B (zh) | 一种双向超低电容瞬态电压抑制器及其制作方法 | |
| US10957685B2 (en) | Multi-trench semiconductor device and method of manufacture thereof | |
| CN109449154B (zh) | 一种防护芯片及其制备方法 | |
| CN109065541B (zh) | 一种双向瞬态电压抑制器及制备方法 | |
| CN109638012B (zh) | 一种双向防护芯片及其制备方法 | |
| US9831327B2 (en) | Electrostatic discharge protection devices and methods of forming the same | |
| TWI525783B (zh) | 電子電路用的保護元件 | |
| CN107946374A (zh) | 一种带有表面杂质浓度调节区的肖特基整流器及制造方法 | |
| CN215771158U (zh) | 一种高雪崩耐量高可靠性的功率半导体器件 | |
| EP2315255A1 (en) | Surge protection device | |
| CN109148442B (zh) | 一种电压抑制器及其制备方法 | |
| JP7422799B2 (ja) | パワー半導体デバイス、パッケージ構造および電子デバイス | |
| WO2023035375A1 (zh) | 高可靠性功率半导体器件及其制作方法 | |
| CN109449152B (zh) | 一种抑制芯片及其制备方法 | |
| CN209119109U (zh) | 一种具有倒流纵向沟道的mos器件 | |
| CN109192724B (zh) | 半导体器件及其制造方法 | |
| US6521919B2 (en) | Semiconductor device of reduced thermal resistance and increased operating area | |
| CN102931228B (zh) | 逆导igbt器件及制造方法 | |
| US5500377A (en) | Method of making surge suppressor switching device | |
| CN114121946A (zh) | 一种半导体集成芯片和igbt模块 | |
| CN111180439A (zh) | 一种应用于FinFET工艺中的集成电路芯片的静电保护装置及其制备方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| TA01 | Transfer of patent application right |
Effective date of registration: 20200807 Address after: No.43, Xinan Road, Xidi Village, Chongwu town, Hui'an County, Quanzhou City, Fujian Province Applicant after: Huian County Chongwu town Fangxin tea set firm Address before: 362216 Fujian city of Quanzhou province Jinjiang city Luoshan Street Building No. 1208 Aetna world city Applicant before: Quanzhou Zhenmei Intelligent Technology Co.,Ltd. |
|
| TA01 | Transfer of patent application right | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant | ||
| TR01 | Transfer of patent right |
Effective date of registration: 20230712 Address after: 201700 Room 2211, Area B, Floor 2, Building 2, No. 715, Yingshun Road, Qingpu District, Shanghai Patentee after: SHANGHAI YB ELECTRONICS CO.,LTD. Address before: 362100 No.43, Xinan Road, Xidi Village, Chongwu town, Hui'an County, Quanzhou City, Fujian Province Patentee before: Huian County Chongwu town Fangxin tea set firm |
|
| TR01 | Transfer of patent right |