CN215771158U - 一种高雪崩耐量高可靠性的功率半导体器件 - Google Patents

Abstract

本实用新型的高雪崩耐量高可靠性的功率半导体器件，设有有源区及其外围的终端区，有源区包括第一导电类型衬底及其上方的第一导电类型外延层，第一导电类型外延层的表面设置有沟槽，相邻沟槽之间外延层的表面设有第二导电类型体区，其表面设有第一导电类型源区，沟槽与第一导电类型源区的上方设有第二类绝缘介质，其上方设有通过通孔与第一导电类型源区、第二导电类型体区欧姆接触的源极金属，在俯视平面上，有源区内至少设有一块高雪崩耐量区，高雪崩耐量区与有源区的不同在于：第一导电类型外延层的底部设有第一导电类型阱区，第二导电类型体区的表面未设置第一导电类型源区，能够解决小电感条件下功率半导体器件雪崩耐量较小的问题。

Description

一种高雪崩耐量高可靠性的功率半导体器件

技术领域

本实用新型涉及一种功率半导体结构，尤其涉及一种高雪崩耐量高可靠性的功率半导体器件。

背景技术

在非钳位感性的负载电路测试模式下，栅电极和漏电极通常接高电位，使器件处于导通状态，当栅电压消失时，此时在电路中电感作用下，漏极电压急剧升高，器件发生雪崩击穿，以N型功率器件为例，此时雪崩电流只能通过N型源区下面的P型体区流到源电极接触孔内，由于在P型体区的雪崩电流路径中存在一个寄生电阻，此时会产生一个电压降，当该电压降大于PN结的导通压降时，由N型源区、P型体区和N型外延层构成的寄生NPN三极管将开启，其中N型源区为发射区，P型体区为基区，N型外延层为集电区。NPN寄生三极管的开启，使得电流迅速增大，结温的急剧上升打破了器件的热平衡，导致不可逆的损坏。

在电感较大的情况下，减小寄生电阻可以抑制寄生三极管的开启，从而提升器件的雪崩耐量，但是当电感很小的时候，器件的雪崩耐量就会明显减小。这是由于电感较大的时候，整个雪崩过程的时间较长，在器件内部一旦有电流集中，就会导致局部发热，局部发热会使得局部击穿电压升高，局部击穿电压升高导致该处电流下降，该处电流就会转移至其他击穿电压较低的位置，这就是热转移现象，这导致电流很难固定集中于一处，器件不容易失效；当电感很小的时候，整个雪崩过程的时间较短，器件雪崩失效所对应的雪崩电流较大，在器件内部一旦有电流集中，由于时间较短，很难产生热转移现象，导致器件往往在击穿薄弱点发生寄生三极管开启失效，或者直接电流过大导致器件烧毁。

如何提升小电感条件下功率器件的雪崩耐量避免上述异常的发生成为本领域面临的一个问题。

发明内容

本实用新型的目的在于针对现有技术的不足，提供了一种高雪崩耐量高可靠性的功率半导体器件。本实用新型的功率半导体器件能够解决现有技术中在小电感条件下半导体功率器件雪崩耐量较小的问题。

为实现以上技术目的，本实用新型采用以下技术方案：一种高雪崩耐量高可靠性的功率半导体器件，所述功率半导体器件设有有源区，在有源区的外围设有终端区，所述有源区包括第一导电类型衬底，在所述第一导电类型衬底上方设有第一导电类型外延层，在所述第一导电类型外延层的表面设置有若干沟槽，相邻沟槽之间的第一导电类型外延层的表面设有第二导电类型体区，在所述第二导电类型体区的表面设有第一导电类型源区，在沟槽与第一导电类型源区的上方设有第二类绝缘介质，在所述绝缘介质的上方设有源极金属，所述源极金属通过通孔与第一导电类型源区、第二导电类型体区欧姆接触，在所述功率半导体器件的俯视平面上，在所述有源区内至少设有一块高雪崩耐量区，所述高雪崩耐量区与有源区的不同在于：在第一导电类型外延层的底部设有第一导电类型阱区，在所述第二导电类型体区的表面未设置第一导电类型源区。

进一步地，在所述沟槽的下半段设置有第一类导电多晶硅，上半段设有第二类导电多晶硅；

所述第一类导电多晶硅与第二类导电多晶硅通过第一类绝缘介质隔离；

所述第一类导电多晶硅通过场氧层与第一导电类型外延层隔离；

所述第二类导电多晶硅通过栅氧层与第一导电类型外延层隔离。

进一步地，所述第一类导电多晶硅接源极金属的电位，第二类导电多晶硅接栅极金属的电位。

进一步地，所述场氧层、栅氧层、第一类绝缘介质及第二类绝缘介质均由二氧化硅或氮化硅制成。

进一步地，所述第一导电类型阱区内的第一导电类型杂质的掺杂浓度高于第一导电类型外延层。

进一步地，所述功率半导体器件为N型功率半导体器件或P型功率半导体器件；

当所述功率半导体器件为N型功率半导体器件时，第一导电类型为N型，第二导电类型为P型；

当所述功率半导体器件为P型功率半导体器件时，第一导电类型为P型，第二导电类型为N型。

与现有技术相比，本实用新型具有以下优点：

本实用新型通过在功率半导体器件的俯视平面上，有源区内至少设有一块高雪崩耐量区，高雪崩耐量区与有源区的不同在于：在第一导电类型外延层的底部设有第一导电类型阱区，在第二导电类型体区的表面未设置第一导电类型源区，使得本实用新型的功率半导体器件在小电感的非钳位感性负载电路中，能够承受更大的雪崩电流，获得更大的雪崩耐量，防止器件的击穿薄弱点成为雪崩电流的汇聚之所，提升了器件的可靠性。

附图说明

图1是本实用新型实施例1芯片的有源区内垂直沟槽方向的剖面结构示意图。

图2是本实用新型实施例2芯片的有源区内垂直沟槽方向的剖面结构示意图。

图3是本实用新型的功率半导体器件的俯视结构示意图。

图4是沿着图1中的AA’与图2中的虚线BB’截得的器件在小电流击穿时的电场分布图。

图5是沿着图1中的AA’与图2中的虚线BB’截得的器件在大电流击穿时的电场分布图。

附图标记说明：1-第一导电类型衬底；2-第一导电类型外延层；3-沟槽；4-第一导电类型阱区；5-第一类导电多晶硅；6-场氧层；7-第一类绝缘介质；8-第二类导电多晶硅；9-栅氧层；10-第二导电类型体区；11-第一导电类型源区；12-第二类绝缘介质；13-源极金属；14-通孔；15-栅极金属。

具体实施方式

为使本实用新型的目的、技术方案和优点更加清楚明白，以下结合具体实施例，并参照附图，对本实用新型进一步详细说明。其中相同的零部件用相同的附图标记表示。需要说明的是，下面描述中使用的词语“左”、“右”、“上”和“下”指的是附图中的方向。使用的词语“内”和“外”分别指的是朝向或远离特定部件几何中心的方向。

本实用新型包括以下两个实施例，以N型功率半导体器件为例进行说明。

实施例1

一种提高功率器件雪崩耐量的功率半导体器件，功率半导体器件内的芯片设有有源区，在有源区的外围设有终端区，如图1所示，为本实施例芯片的有源区内垂直沟槽方向的剖面结构示意图，所述有源区包括第一导电类型衬底1，第一导电类型衬底1为N型衬底，在所述第一导电类型衬底1上方设有第一导电类型外延层2，第一导电类型外延层2为N型外延层，在所述第一导电类型外延层2的表面设置沟槽3，在所述沟槽3的下半段设有第一类导电多晶硅5，上半段设有第二类导电多晶硅8，第一类导电多晶硅5与第二类导电多晶硅8通过第一类绝缘介质7隔离，第一类导电多晶硅5通过场氧层6与第一导电类型外延层2隔离，第二类导电多晶硅8通过栅氧层9与第一导电类型外延层2隔离。

在相邻沟槽3之间的第一导电类型外延层2的表面设有第二导电类型体区10，第二导电类型体区10为P型体区，在所述第二导电类型体区10的表面设有第一导电类型源区11，第一导电类型源区11为N型源区，在沟槽3与第一导电类型源区11的上方设有第二类绝缘介质12，在所述绝缘介质12的上方设有源极金属13，所述源极金属13通过通孔14与第一导电类型源区11、第二导电类型体区10欧姆接触，在所述功率半导体器件的俯视平面上，如图3所示，为本实用新型提供的芯片的俯视结构示意图，在有源区内设有十一块高雪崩耐量区，所述高雪崩耐量区在第一导电类型外延层2的底部设有第一导电类型阱区4，第一导电类型阱区4为N型阱区，并且在所述第二导电类型体区10的表面未设置第一导电类型源区11。

第一类导电多晶硅5接源极金属13的电位，第二类导电多晶硅8接栅极金属15的电位。

场氧层6、栅氧层9、第一类绝缘介质7及第二类绝缘介质12由二氧化硅构成。

第一导电类型阱区4内的N型杂质的掺杂浓度高于第一导电类型外延层2的掺杂浓度。

实施例2

一种提高功率器件雪崩耐量的功率半导体器件，功率器件内的芯片设有有源区，在有源区的外围设有终端区，如图2所示，为本实施例芯片的有源区内垂直沟槽方向的剖面结构示意图，所述有源区包括第一导电类型衬底1，第一导电类型衬底1为N型衬底，在所述第一导电类型衬底1上方设有第一导电类型外延层2，第一导电类型外延层2为N型外延层，在所述第一导电类型外延层2的表面设置沟槽3，在所述沟槽3内设有第二类导电多晶硅8，所述第二类导电多晶硅8通过栅氧层9与第一导电类型外延层2隔离。

在相邻的沟槽3之间的第一导电类型外延层2的表面设有第二导电类型体区10，第二导电类型体区10为P型体区，在所述第二导电类型体区10的表面设有第一导电类型源区11，第一导电类型源区11为N型源区，在沟槽3与第一导电类型源区11的上方设有第二类绝缘介质12，在第二类绝缘介质12的上方设有源极金属13，所述源极金属13通过通孔14与第一导电类型源区11、第二导电类型体区10欧姆接触，在所述功率半导体器件的俯视平面上，如图3所示，为本实用新型提供的芯片的俯视结构示意图，在有源区内设有十一块高雪崩耐量区，所述高雪崩耐量区内在第一导电类型外延层2的底部设有第一导电类型阱区4，第一导电类型阱区4为N型阱区，并且在所述第二导电类型体区10的表面未设置第一导电类型源区11。

第二类导电多晶硅8接栅极金属15的电位。

场氧层6、栅氧层9、第一类绝缘介质7及第二类绝缘介质12均由氮化硅制成。

第一导电类型阱区4内的N型杂质的掺杂浓度高于第一导电类型外延层2。

本实用新型的工作原理如下：

对实施例1的结构进行小电流击穿实验，如图4所示，为沿着图1中的虚线AA’与虚线BB’截得的小电流击穿时的电场分布图，从图中可知，高雪崩耐量区与正常结构的有源区内的电场分布是一样的，高雪崩耐量区的耗尽层边界未接触到第一导电类型阱区4，因此高雪崩耐量区与正常结构的有源区的击穿电压是一样的，本实用新型中，高雪崩耐量区的击穿电压还可以比正常结构的有源区略低一些，此时，高雪崩耐量区的耗尽层边界接触到了第一导电类型阱区4，第一导电类型阱区4可以在小电流击穿的情况下降低高雪崩耐量区的击穿电压。对实施例1的结构进行大电流击穿实验，如图5所示，为沿着图1中的虚线AA’与虚线BB’截得的大电流击穿时的电场分布图，从图中可知，高雪崩耐量区与正常结构的有源区内的电场分布不同，从电场线与底部坐标轴围成的面积来看，高雪崩耐量区在大电流击穿时的击穿电压明显低于正常结构的有源区，导致大电流击穿时，雪崩电流绝大多数会经过高雪崩耐量区，因此，在小电感的条件下，大电流瞬间击穿器件时，电流只会在高雪崩耐量区内流动，而高雪崩耐量区是不存在寄生三极管的，从而防止寄生三极管开启导致器件失效。

所属领域的普通技术人员应当理解：以上所述仅为本实用新型的具体实施例而已，并不用于限制本实用新型，凡在本实用新型的主旨之内，所做的任何修改、等同替换、改进等，均应包含在本实用新型的保护范围之内。

Claims (6)

1.一种高雪崩耐量高可靠性的功率半导体器件，所述功率半导体器件的芯片设有有源区，在有源区的外围设有终端区，所述有源区包括第一导电类型衬底（1），在所述第一导电类型衬底（1）上方设有第一导电类型外延层（2），在所述第一导电类型外延层（2）的表面设置有若干沟槽（3），相邻沟槽（3）之间的第一导电类型外延层（2）的表面设有第二导电类型体区（10），在所述第二导电类型体区（10）的表面设有第一导电类型源区（11），在沟槽（3）与第一导电类型源区（11）的上方设有第二类绝缘介质（12），在所述第二类绝缘介质（12）的上方设有源极金属（13），所述源极金属（13）通过通孔（14）与第一导电类型源区（11）、第二导电类型体区（10）欧姆接触，其特征在于，在所述功率半导体器件的俯视平面上，在所述有源区内至少设有一块高雪崩耐量区，所述高雪崩耐量区与有源区的不同在于：在第一导电类型外延层（2）的底部设有第一导电类型阱区（4），在所述第二导电类型体区（10）的表面未设置第一导电类型源区（11）。

2.根据权利要求1中所述的高雪崩耐量高可靠性的功率半导体器件，其特征在于，在所述沟槽（3）的下半段设置有第一类导电多晶硅（5），上半段设有第二类导电多晶硅（8）；

所述第一类导电多晶硅（5）与第二类导电多晶硅（8）通过第一类绝缘介质（7）隔离；

所述第一类导电多晶硅（5）通过场氧层（6）与第一导电类型外延层（2）隔离；

所述第二类导电多晶硅（8）通过栅氧层（9）与第一导电类型外延层（2）隔离。

3.根据权利要求2中所述的高雪崩耐量高可靠性的功率半导体器件，其特征在于，所述第一类导电多晶硅（5）接源极金属（13）的电位，第二类导电多晶硅（8）接栅极金属（15）的电位。

4.根据权利要求2所述的高雪崩耐量高可靠性的功率半导体器件，其特征在于，所述场氧层（6）、栅氧层（9）、第一类绝缘介质（7）及第二类绝缘介质（12）均由二氧化硅或氮化硅制成。

5.根据权利要求1中所述的高雪崩耐量高可靠性的功率半导体器件，其特征在于，所述第一导电类型阱区（4）内的第一导电类型杂质的掺杂浓度高于第一导电类型外延层（2）。

6.根据权利要求1-5之一所述的高雪崩耐量高可靠性的功率半导体器件，其特征在于，所述功率半导体器件为N型功率半导体器件或P型功率半导体器件；

当所述功率半导体器件为N型功率半导体器件时，第一导电类型为N型，第二导电类型为P型；

当所述功率半导体器件为P型功率半导体器件时，第一导电类型为P型，第二导电类型为N型。

Images