CN114512538A - 一种快恢复屏蔽栅功率器件及其制造方法 - Google Patents
一种快恢复屏蔽栅功率器件及其制造方法 Download PDFInfo
- Publication number
- CN114512538A CN114512538A CN202210413417.5A CN202210413417A CN114512538A CN 114512538 A CN114512538 A CN 114512538A CN 202210413417 A CN202210413417 A CN 202210413417A CN 114512538 A CN114512538 A CN 114512538A
- Authority
- CN
- China
- Prior art keywords
- groove
- oxide layer
- conductive
- conductive type
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000011084 recovery Methods 0.000 title claims abstract description 66
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 11
- 239000010410 layer Substances 0.000 claims description 271
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 122
- 210000000746 body region Anatomy 0.000 claims description 51
- 229920005591 polysilicon Polymers 0.000 claims description 51
- 239000011229 interlayer Substances 0.000 claims description 42
- 229910052751 metal Inorganic materials 0.000 claims description 33
- 239000002184 metal Substances 0.000 claims description 33
- 238000005530 etching Methods 0.000 claims description 21
- 238000000151 deposition Methods 0.000 claims description 15
- 239000000758 substrate Substances 0.000 claims description 13
- 229910021421 monocrystalline silicon Inorganic materials 0.000 claims description 10
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 8
- 238000000034 method Methods 0.000 claims description 8
- 239000012535 impurity Substances 0.000 claims description 6
- 235000012239 silicon dioxide Nutrition 0.000 claims description 4
- 239000000377 silicon dioxide Substances 0.000 claims description 4
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 3
- 230000003213 activating effect Effects 0.000 claims description 3
- 238000000137 annealing Methods 0.000 claims description 3
- 230000036961 partial effect Effects 0.000 claims description 3
- 230000001681 protective effect Effects 0.000 claims description 3
- 229910052710 silicon Inorganic materials 0.000 claims description 3
- 239000010703 silicon Substances 0.000 claims description 3
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 2
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 2
- 230000002441 reversible effect Effects 0.000 abstract description 28
- 238000012360 testing method Methods 0.000 description 11
- 238000010586 diagram Methods 0.000 description 4
- 230000002829 reductive effect Effects 0.000 description 4
- 230000015556 catabolic process Effects 0.000 description 2
- 230000007423 decrease Effects 0.000 description 2
- 230000003071 parasitic effect Effects 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- 230000007547 defect Effects 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 229910001385 heavy metal Inorganic materials 0.000 description 1
- 230000000670 limiting effect Effects 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000000630 rising effect Effects 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42312—Gate electrodes for field effect devices
- H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
- H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
- H01L29/42356—Disposition, e.g. buried gate electrode
- H01L29/4236—Disposition, e.g. buried gate electrode within a trench, e.g. trench gate electrode, groove gate electrode
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
本发明涉及一种快恢复屏蔽栅功率器件及其制造方法，在第一导电类型外延层的表面设有快恢复区，快恢复区内设有至少一条与第一沟槽延伸方向平行的第二沟槽，第二沟槽穿透第一导电类型源区与第二导电类型体区最后进入第一导电类型外延层内。本发明能够降低反向恢复电荷，加快反向恢复，降低能量损耗。
Description
技术领域
本发明涉及半导体技术领域，具体地说是一种快恢复屏蔽栅功率器件及其制造方法。
背景技术
在过去的三十年里，功率器件取得了飞跃式的发展，特别是功率金属氧化物半导体场效应管(Metal Oxide Semiconductor Field Effect Transistor，MOSFET)，为了拓宽其应用领域，满足低功耗需求，必须有效的降低导通电阻。在保证击穿电压的前提下，为了获得较大的导通电流，20世纪90年代初提出了“超结”概念，利用相互交替的P柱与N柱代替传统的功率器件的N型漂移区，成功的打破了“硅限”，它可以在保证击穿电压的前提下，同时得到低导通功耗和高的开关速度。但是相比于传统器件，超结结构具有一个显著的缺点：体二极管反向恢复硬度高，时间长。由于超结结构的PN结的结面积比较大，在其反向恢复过程中，反向恢复峰值电流大，会导致较大的反向恢复损耗，同时，在中低压领域，利用超结原理设计的屏蔽栅功率器件也出现了反向恢复峰值电流大、反向恢复时间长的问题，这些问题都会导致能量损耗的增加。
传统方法通过电子辐照或者重金属掺杂进行少子寿命控制，减小反向恢复电荷，降低反向恢复峰值电流，但这样会增加器件的制造成本并导致漏电大，长程可靠性降低。
发明内容
本发明的目的是克服现有技术中存在的不足，提供一种能降低反向恢复电荷、加快反向恢复并降低能量损耗的屏蔽栅功率器件及其制造方法。
按照本发明提供的技术方案，一种快恢复屏蔽栅功率器件，包括从下到上依次设置的第一导电类型衬底、第一导电类型外延层、第二导电类型体区、第一导电类型源区、绝缘介质层和源极金属，所述由第一导电类型单晶硅构成的第一导电类型外延层设置在第一导电类型衬底和第二导电类型体区之间，所述由第二导电类型单晶硅构成的第二导电类型体区设置在第一导电类型外延层和第一导电类型源区之间，所述由第一导电类型单晶硅构成的第一导电类型源区设置在第二导电类型体区和绝缘介质层之间，所述绝缘介质层设置在第一导电类型源区和源极金属之间，所述第一导电类型源区上设有若干互相平行设置的第一沟槽，所述第一沟槽穿透第一导电类型源区与第二导电类型体区进入第一导电类型外延层内，所述第一沟槽内从底部到顶部依次设有场氧层、层间介质、栅氧层，所述层间介质设置在场氧层与栅氧层之间，所述场氧层内设有第一源极导电多晶硅，所述第一源极导电多晶硅通过场氧层与第一导电类型外延层绝缘，所述栅氧层内设有由第一导电类型多晶硅构成的栅极导电多晶硅，所述栅极导电多晶硅通过栅氧层与第一导电类型源区、第二导电类型体区以及第一导电类型外延层绝缘，所述第一源极导电多晶硅与栅极导电多晶硅通过层间介质绝缘，所述第一沟槽两侧的绝缘介质层上设有第一通孔，所述第一通孔穿透绝缘介质层与第一导电类型源区进入第二导电类型体区内，源极金属通过第一通孔与第一导电类型源区以及第二导电类型体区欧姆接触。
所述第一导电类型外延层上还设有至少一个快恢复区，所述快恢复区内设有至少一条与第一沟槽平行的第二沟槽，所述第二沟槽穿透第一导电类型源区与第二导电类型体区最后进入第一导电类型外延层内，所述第二沟槽内从底部到顶部依次设有场氧层、层间介质、特殊氧化层，所述第二沟槽内的层间介质设置在第二沟槽内的场氧层与特殊氧化层之间，所述第二沟槽内的场氧层内设有第二沟槽内的第一源极导电多晶硅，所述第二沟槽内的第一源极导电多晶硅通过第二沟槽内的场氧层与第一导电类型外延层绝缘，所述特殊氧化层内设有由第一导电类型多晶硅构成的第二源极导电多晶硅，所述第二沟槽内的第一源极导电多晶硅与第二源极导电多晶硅之间设置第二沟槽内的层间介质，所述快恢复区内的第二沟槽两侧的绝缘介质层上设有第一通孔，所述第一通孔穿透绝缘介质层与第一导电类型源区进入第二导电类型体区内，所述源极金属通过第一通孔与第一导电类型源区、第二导电类型体区欧姆接触。
所述绝缘介质层设置在第一沟槽与其两侧的第一导电类型源区的上方和在第二沟槽与其两侧的第一导电类型源区的上方。
所述第二沟槽上方的绝缘介质层内设有第二通孔，源极金属通过第二通孔与第二源极导电多晶硅欧姆接触。
快恢复区的另一种设置方法：相邻的互相平行的第二沟槽之间间隔设置与第二沟槽垂直并相连的辅助沟槽，所述辅助沟槽穿透第一导电类型源区与第二导电类型体区最后进入第一导电类型外延层内，所述辅助沟槽内从底部到顶部依次设有场氧层、层间介质、特殊氧化层，所述辅助沟槽内的层间介质设置在辅助沟槽内的场氧层与特殊氧化层之间，所述辅助沟槽内的场氧层内设有辅助沟槽内的第一源极导电多晶硅，所述辅助沟槽内的特殊氧化层内设有辅助沟槽内的第二源极导电多晶硅，所述辅助沟槽内的第一源极导电多晶硅与第二源极导电多晶硅通过辅助沟槽内的层间介质隔离，所述辅助沟槽内的第一源极导电多晶硅与第二沟槽内的第一源极导电多晶硅连接，辅助沟槽内的第二源极导电多晶硅与第二沟槽内的第二源极导电多晶硅连接，所述辅助沟槽与其两侧的第一导电类型源区的上方设置绝缘介质层，所述辅助沟槽上方的绝缘介质层上设有第二通孔，在第二沟槽两侧的第一导电类型源区上方的绝缘介质层上设有第一通孔，所述源极金属通过第一通孔与第一导电类型源区、第二导电类型体区欧姆接触，所述源极金属通过第二通孔与第二源极导电多晶硅欧姆接触。
所述场氧层、层间介质、栅氧层、特殊氧化层与绝缘介质层由二氧化硅或氮氧化硅或氮化硅构成。
所述特殊氧化层的厚度范围为20Å至450Å。
所述栅氧层的厚度范围为500Å至1200Å。
相邻的快恢复区之间设有至少一条第一沟槽。
当所述快恢复屏蔽栅功率器件为N型器件时，第一导电类型为N型，第二导电类型为P型；或者，当所述快恢复屏蔽栅功率器件为P型器件时，第一导电类型为P型，第二导电类型为N型。
上述快恢复屏蔽栅功率器件的制造方法包括以下步骤：
步骤一：提供第一导电类型衬底，在所述第一导电类型衬底上生长第一导电类型外延层，然后选择性刻蚀出第一沟槽和第二沟槽，接着在第一导电类型外延层表面以及第一沟槽和第二沟槽的侧壁与底部形成场氧层；
步骤二：在第一导电类型外延层表面以及第一沟槽和第二沟槽的侧壁与底部的场氧层的表面淀积导电多晶硅；
步骤三：刻蚀部分的导电多晶硅，保留位于第一沟槽和第二沟槽底部的导电多晶硅，形成第一源极导电多晶硅；
步骤四：在第一沟槽和第二沟槽内的第一源极导电多晶硅上淀积绝缘介质；
步骤五：刻蚀第一沟槽和第二沟槽内的部分的绝缘介质，在第一沟槽和第二沟槽内的第一源极导电多晶硅的上方形成层间介质；
步骤六：在第一导电类型外延层的表面，以及第一沟槽和第二沟槽内的层间介质上方的侧壁形成栅氧层；
步骤七：选择性刻蚀去除第二沟槽内的栅氧层以及靠近第二沟槽的第一导电类型外延层表面的栅氧层；
步骤八：在第二沟槽内的层间介质上方的侧壁以及靠近第二沟槽的第一导电类型外延层的表面形成特殊氧化层；
步骤九：在栅氧层以及特殊氧化层的表面淀积导电多晶硅，然后刻蚀去除第一导电类型外延层表面的上方的导电多晶硅，在栅氧层内形成栅极导电多晶硅，在特殊氧化层内形成第二源极导电多晶硅；
步骤十：刻蚀去除第一导电类型外延层上表面的栅氧层与特殊氧化层；
步骤十一：在第一导电类型外延层、第二源极导电多晶硅与栅极导电多晶硅的上表面形成保护氧化层；
步骤十二：在第一导电类型外延层的上表面注入第二导电类型杂质并退火，在第一导电类型外延层的上表面形成第二导电类型体区，然后注入第一导电类型杂质并激活，在第二导电类型体区的上表面形成第一导电类型源区；
步骤十三：第一导电类型源区、第一沟槽和第二沟槽上淀积绝缘介质，形成绝缘介质层；
步骤十四：在绝缘介质层上选择性刻蚀形成第一通孔、第二通孔；
步骤十五：在绝缘介质层上淀积金属，填充第一通孔、第二通孔，在绝缘介质层的上方形成源极金属。
本发明能够降低反向恢复电荷，加快反向恢复，降低能量损耗。
附图说明
图1为本发明实施例1的剖面结构示意图；
图2为本发明实施例2的三维结构示意图；
图3为本发明实施例1在源漏电压（Vsd）为0.3V时的电流路径示意图；
图4为本发明实施例1在源漏电压（Vsd）为0.9V时的电流路径示意图；
图5为本发明实施例1的源漏电流（Isd）与源漏电压（Vsd）的关系图；
图6为测试器件反向恢复性能的电路图；
图7为本发明实施例1与传统结构采用图5中的电路进行测试得到的反向恢复电流对比图。
具体实施方式
下面结合具体实施例对本发明作进一步说明。
为了使本发明的目的、技术方案及优点更加清楚明白，以下结合附图及实施例，对本发明进行进一步详细说明。应当理解，此处所描述的具体实施例仅用以解释本发明，并不用于限定本发明。
以下实施例的快恢复屏蔽栅功率器件为均为N型器件，第一导电类型为N型，第二导电类型为P型。
实施例1
如图1所示，为本发明实施例1的剖面结构示意图，包括从下到上依次设置的N型衬底1、N型外延层2、P型体区11、N型源区12、绝缘介质层13和源极金属14，由单晶硅构成的所述N型外延层2设置在N型衬底1和P型体区11之间，由单晶硅构成的所述P型体区11设置在N型外延层2和N型源区12之间，由单晶硅构成的所述N型源区12设置在P型体区11和绝缘介质层13之间，所述绝缘介质层13设置在N型源区12和源极金属14之间，所述N型源区12上设有若干互相平行设置的第一沟槽3，所述第一沟槽3穿透N型源区12与P型体区11进入N型外延层2内，所述第一沟槽3内从底部到顶部依次设有场氧层16、层间介质8、栅氧层9，所述层间介质8设置在场氧层16与栅氧层9之间，所述场氧层16内设有由多晶硅构成的第一源极导电多晶硅5，所述第一源极导电多晶硅5通过场氧层16与N型外延层2绝缘，所述栅氧层9内设有由N型多晶硅构成的栅极导电多晶硅6，所述栅极导电多晶硅6通过栅氧层9与N型源区12、P型体区11以及N型外延层2绝缘，所述第一源极导电多晶硅5与栅极导电多晶硅6通过层间介质8绝缘，所述第一沟槽3两侧的绝缘介质层13上设有第一通孔15，所述第一通孔15穿透绝缘介质层13与N型源区12进入P型体区11内，源极金属14通过第一通孔15与N型源区12以及P型体区11欧姆接触；
所述快恢复区内设有2条与第一沟槽3平行的第二沟槽4，所述第二沟槽4穿透N型源区12与P型体区11最后进入N型外延层2内，所述第二沟槽4内从底部到顶部依次设有场氧层16、层间介质8、特殊氧化层10，所述第二沟槽4内的层间介质8设置在第二沟槽4内的场氧层16与特殊氧化层10之间，所述第二沟槽4内的场氧层16内设有第二沟槽4内的第一源极导电多晶硅5，所述第二沟槽4内的第一源极导电多晶硅5通过第二沟槽4内的场氧层16与N型外延层2绝缘，所述特殊氧化层10内设有由N型多晶硅构成的第二源极导电多晶硅7，所述第二沟槽4内的第一源极导电多晶硅5与第二源极导电多晶硅7之间设置第二沟槽4内的层间介质8，所述快恢复区内的的第二沟槽4两侧的绝缘介质层13上设有第一通孔15，所述第一通孔15穿透绝缘介质层13与N型源区12进入P型体区11内，所述源极金属14通过第一通孔15与N型源区12、P型体区11欧姆接触。
所述绝缘介质层13设置在第一沟槽3与其两侧的N型源区12的上方和在第二沟槽4与其两侧的N型源区12的上方。
所述第二沟槽4上方的绝缘介质层13内设有第二通孔17，源极金属14通过第二通孔17与第二源极导电多晶硅7欧姆接触，这样做是为了消除第二源极导电多晶硅7与源极金属14之间的寄生电阻。
所述场氧层16、层间介质8、栅氧层9、特殊氧化层10与绝缘介质层13由二氧化硅构成。
所述特殊氧化层的厚度为250Å。
所述栅氧层的厚度为800Å。
相邻的快恢复区001之间设有4条第一沟槽3。
本实施例包括以下步骤：
步骤一：提供N型衬底1，在所述N型衬底1上生长N型外延层2，然后选择性刻蚀出第一沟槽3和第二沟槽4，接着在N型外延层2表面以及第一沟槽3和第二沟槽4的侧壁与底部形成场氧层16；
步骤二：在N型外延层2表面以及第一沟槽3和第二沟槽4的侧壁与底部的场氧层16的表面淀积导电多晶硅；
步骤三：刻蚀部分的导电多晶硅，保留位于第一沟槽3和第二沟槽4底部的导电多晶硅，形成第一源极导电多晶硅5；
步骤四：在第一沟槽3和第二沟槽4内的第一源极导电多晶硅5上淀积绝缘介质；
步骤五：刻蚀第一沟槽3和第二沟槽4内的部分的绝缘介质，在第一沟槽3和第二沟槽4内的第一源极导电多晶硅5的上方形成层间介质8；
步骤六：在N型外延层2的表面，以及第一沟槽3和第二沟槽4内的层间介质8上方的侧壁形成栅氧层9；
步骤七：选择性刻蚀去除第二沟槽4内的栅氧层9以及靠近第二沟槽4的N型外延层2表面的栅氧层9；
步骤八：在第二沟槽4内的层间介质8上方的侧壁以及靠近第二沟槽4的N型外延层2的表面形成特殊氧化层10；
步骤九：在栅氧层9以及特殊氧化层10的表面淀积导电多晶硅，然后刻蚀去除N型外延层2表面的上方的导电多晶硅，在栅氧层9内形成栅极导电多晶硅6，在特殊氧化层10内形成第二源极导电多晶硅7；
步骤十：刻蚀去除N型外延层2上表面的栅氧层9与特殊氧化层10；
步骤十一：在N型外延层2、第二源极导电多晶硅7与栅极导电多晶硅6的上表面形成保护氧化层；
步骤十二：在N型外延层2的上表面注入P型杂质并退火，在N型外延层2的上表面形成P型体区11，然后注入N型杂质并激活，在P型体区11的上表面形成N型源区12；
步骤十三：N型源区12、第一沟槽3和第二沟槽4上淀积绝缘介质，形成绝缘介质层13；
步骤十四：在绝缘介质层13上选择性刻蚀形成第一通孔15、第二通孔17；
步骤十五：在绝缘介质层13上淀积金属，填充第一通孔15、第二通孔17，在绝缘介质层13的上方形成源极金属14。
实施例2
如图2所示，为本发明实施例2的三维结构示意图，为了方便展示快恢复区内的辅助沟槽18与第二沟槽4的位置关系，图中去除了绝缘介质层与源极金属。当第二沟槽4的宽度小于0.4um时，工厂现有的制造能力无法在所述第二沟槽4的上方形成精准接触第二源极导电多晶硅7的第二通孔17，此时可以采用本实施例的实施方式。
所述快恢复区内设置两条与第一沟槽平行的第二沟槽4，所述第二沟槽4穿透N型源区12与P型体区11最后进入N型外延层2内，所述第二沟槽4内从底部到顶部依次设有场氧层16、层间介质8、特殊氧化层10，所述第二沟槽4内的层间介质8设置在第二沟槽4内的场氧层16与特殊氧化层10之间，所述第二沟槽4内的场氧层16内设有第二沟槽4内的第一源极导电多晶硅5，所述第二沟槽4内的第一源极导电多晶硅5通过第二沟槽4内的场氧层16与N型外延层2绝缘，所述特殊氧化层10内设有由N型多晶硅构成的第二源极导电多晶硅7，所述第二沟槽4内的第一源极导电多晶硅5与第二源极导电多晶硅7之间设置第二沟槽4内的层间介质8，所述绝缘介质层设置在第二沟槽4与其两侧的N型源区12的上方，所述快恢复区内的第二沟槽4两侧的N型源区12上方的绝缘介质层上设有第一通孔15，所述第一通孔15穿透绝缘介质层与N型源区12进入P型体区11内，所述源极金属通过第一通孔15与N型源区12、P型体区11欧姆接触。
相邻的第二沟槽4之间间隔设置与第二沟槽4垂直并相连的辅助沟槽18，所述辅助沟槽18穿透N型源区12与P型体区11最后进入N型外延层2内，所述辅助沟槽18内从底部到顶部依次设有场氧层16、层间介质8、特殊氧化层10，所述辅助沟槽18内的层间介质8设置在辅助沟槽18内的场氧层16与特殊氧化层10之间，所述辅助沟槽18内的场氧层16内设有辅助沟槽18内的第一源极导电多晶硅5，所述辅助沟槽18内的特殊氧化层10内设有辅助沟槽18内的由N型多晶硅构成的第二源极导电多晶硅7，所述辅助沟槽18内的第一源极导电多晶硅5与第二源极导电多晶硅7之间设置辅助沟槽18内的层间介质8，所述辅助沟槽18内的第一源极导电多晶硅5与第二沟槽4内的第一源极导电多晶硅5连接，辅助沟槽18内的第二源极导电多晶硅7与第二沟槽4内的第二源极导电多晶硅7连接，所述辅助沟槽18、第二沟槽4、N型源区12的上方设置绝缘介质层，所述辅助沟槽18上方的绝缘介质层上设有第二通孔17，在N型源区12上方的绝缘介质层上设有第一通孔15，所述源极金属通过第一通孔15与N型源区12、P型体区11欧姆接触，所述源极金属通过第二通孔17与第二源极导电多晶硅7欧姆接触。
为了减小第二源极导电多晶硅7与源极金属之间的寄生电阻，相邻的辅助沟槽18之间的间距设为20微米。
所述场氧层16、层间介质8、栅氧层、特殊氧化层10与绝缘介质层由二氧化硅构成。
所述特殊氧化层10的厚度为250Å。
所述栅氧层的厚度为800Å。
相邻的快恢复区之间设有4条第一沟槽。
本实施例的制造方法与实施例1相同，辅助沟槽18的制造过程与第二沟槽4完全相同。
栅极导电多晶硅、栅氧层、N型源区12、P型体区11、N型外延层2组成了正常的MOSFET。
第二源极导电多晶硅7、特殊氧化层10、N型源区12、P型体区11、N型外延层2组成了一个特殊结构，该特殊结构中，第二源极导电多晶硅7与P型体区11都直接与源极金属直接接触，由于第二源极导电多晶硅7一般是由N型重掺杂的多晶硅构成，P型体区11是由P型掺杂的单晶硅构成，导致第二源极导电多晶硅7的功函数固定比P型体区11高出1V，又由于特殊氧化层10为250Å，特殊结构的阈值为0.2V，所以，P型体区11与特殊氧化层10的交界面上会形成导电沟道，N型重掺杂的多晶硅构成栅极导电多晶硅的功函数虽然也比P型体区11高出1V，由于栅氧层的厚度为800A，上述正常的MOSFET的阈值为2V，正常的MOSFET的P型体区11与栅氧层的交界面上不形成导电沟道；该特殊结构N型源区12的电位高于N型外延层2时，导电沟道向N型外延层2注入电子电流，特殊结构N型源区12的电位低于N型外延层2时，由于N型外延层2处于高电位，N型外延层2被耗尽，所以N型外延层2内不存在电子，使得导电沟道无法导通。
P型体区11、N型外延层2组成了一个传统的PN结二极管，而特殊结构与PN结二极管并联构成了一个新型二极管。
反向恢复指的是PN结二极管从正向导通电流的状态转变为承受耐压的过程。
新型二极管的正向导通过程如下：
如图3所示，为本发明实施例1在源漏电压（Vsd）为0.3V时的电流路径示意图，此时N型源区的电压比N型外延层高0.3V，所以特殊结构开始导电，图3中电子电流从N型源区进入P型体区，并紧贴着特殊氧化层流入N型外延层内。
随着源漏电压（Vsd）的继续上升，当Vsd大于0.7V时，上述的传统的PN结二极管也会开启，如图4所示，为本发明实施例1在Vsd为0.9V时的电流路径示意图，此时P型体区向N型外延层注入空穴，形成空穴电流。PN结二极管的空穴电流与特殊结构的电子电流一起组成了实施例1的新型二极管的导通电流。
如图5所示为本发明实施例1的源漏电流（Isd）与源漏电压（Vsd）的关系图，在Vsd小于0.7V时，Isd随着Vsd的增大，线性增大，这是上述特殊结构在起作用，在Vsd大于0.7V时，Isd随着Vsd的增大，指数级增大，这是PN结二极管在起主要作用。
新型二极管的反向恢复过程如下：
当上述的新型二极管的N型源区的电压比N型外延层低时，新型二极管开始进入耐压状态，特殊结构不导电，P型体区停止向N型外延层注入空穴，特殊结构的残留的电子电流迅速通过N型衬底排尽，而PN结二极管残留的空穴电流则通过P型体区缓慢排尽，如果不存在上述的特殊结构，新型二极管的导通电流都是空穴电流，那么空穴电流排尽需要的时间更长，新型二极管要进入反向耐压状态的时间也更长。
传统结构中不设有快恢复区。
如图6所示，为测试器件反向恢复性能的电路图，图中，上方的MOSFET的漏极接电源的正极，栅极接电阻Rg1的一端，电阻Rg1的另一端接栅极控制信号，位于下方的被测器件DUT的漏极、电感L的一端与上方的MOSFET的源极相连，被测器件DUT的源极、电源的负极和电感L的另一端接地，被测器件DUT的栅极接电阻Rg2的一端，电阻Rg2的另一端接地。
如图7所示，为本发明实施例1与传统结构采用图6中的电路进行测试得到的反向恢复电流对比图，图6中上方的MOSFET的栅极电压从低电位变成高电位，上方的MOSFET导通，由于电感L的存在，电流线性增加，此时被测器件DUT处于耐压状态；接着上方的MOSFET的栅极电压从高电位变成低电位，上方的MOSFET关断，由于电感中的电流不能突变，电感中的电流瞬间进入被测器件DUT的源极，然后从被测器件DUT的漏极流回电感，此时，被测器件起到续流的作用，被测器件DUT内的二极管正向导通，这对应于图7中虚线AA’左侧的区域；然后上方的MOSFET的栅极电压从低电位变成高电位的瞬间，上管逐渐导通，被测器件DUT内的二极管内的电流迅速减少，并且降低至零电流后出现反方向电流（即反向恢复电流），反向恢复电流达到峰值之后逐渐恢复至零电流（该峰值电流的即反向恢复峰值电流），被测器件DUT内的二极管进入耐压状态，这个过程对应于图7中虚线AA’与虚线BB’之间的区域；最后上管MOSFET的栅极电压完全达到高电位，被测器件DUT内的二极管处于耐压状态，这个过程对应于图7中的虚线BB’右侧的区域。
本发明实施例1的结构在反向恢复过程中出现的反向恢复峰值电流明显小于传统结构，并且反向恢复电流更快地恢复至零电流，本发明能够在不采用少子寿命控制技术的前提下，加快反向恢复速度，降低反向恢复电荷，降低系统中的损耗。
最后所应说明的是，以上具体实施方式仅用以说明本发明的技术方案而非限制，尽管参照实例对本发明进行了详细说明，本领域的普通技术人员应当理解，可以对本发明的技术方案进行修改或者等同替换，而不脱离本发明技术方案的精神和范围，其均应涵盖在本发明的权利要求范围当中。
Claims (10)
1.一种快恢复屏蔽栅功率器件，包括从下到上依次设置的第一导电类型衬底、第一导电类型外延层、第二导电类型体区、第一导电类型源区、绝缘介质层和源极金属，所述由第一导电类型单晶硅构成的第一导电类型外延层设置在第一导电类型衬底和第二导电类型体区之间，所述由第二导电类型单晶硅构成的第二导电类型体区设置在第一导电类型外延层和第一导电类型源区之间，所述由第一导电类型单晶硅构成的第一导电类型源区设置在第二导电类型体区和绝缘介质层之间，所述绝缘介质层设置在第一导电类型源区和源极金属之间，所述第一导电类型源区上设有若干互相平行设置的第一沟槽，所述第一沟槽穿透第一导电类型源区与第二导电类型体区进入第一导电类型外延层内，所述第一沟槽内从底部到顶部依次设有场氧层、层间介质、栅氧层，所述层间介质设置在场氧层与栅氧层之间，所述场氧层内设有第一源极导电多晶硅，所述第一源极导电多晶硅通过场氧层与第一导电类型外延层绝缘，所述栅氧层内设有由第一导电类型多晶硅构成的栅极导电多晶硅，所述栅极导电多晶硅通过栅氧层与第一导电类型源区、第二导电类型体区以及第一导电类型外延层绝缘，所述第一源极导电多晶硅与栅极导电多晶硅通过层间介质绝缘，所述第一沟槽两侧的绝缘介质层上设有第一通孔，所述第一通孔穿透绝缘介质层与第一导电类型源区进入第二导电类型体区内，源极金属通过第一通孔与第一导电类型源区以及第二导电类型体区欧姆接触，其特征是：
所述第一导电类型外延层上还设有至少一个快恢复区，所述快恢复区内设有至少一条与第一沟槽平行的第二沟槽，所述第二沟槽穿透第一导电类型源区与第二导电类型体区最后进入第一导电类型外延层内，所述第二沟槽内从底部到顶部依次设有场氧层、层间介质、特殊氧化层，所述第二沟槽内的层间介质设置在第二沟槽内的场氧层与特殊氧化层之间，所述第二沟槽内的场氧层内设有第二沟槽内的第一源极导电多晶硅，所述第二沟槽内的第一源极导电多晶硅通过第二沟槽内的场氧层与第一导电类型外延层绝缘，所述特殊氧化层内设有由第一导电类型多晶硅构成的第二源极导电多晶硅，所述第二沟槽内的第一源极导电多晶硅与第二源极导电多晶硅之间设置第二沟槽内的层间介质，所述快恢复区内的第二沟槽两侧的绝缘介质层上设有第一通孔，所述第一通孔穿透绝缘介质层与第一导电类型源区进入第二导电类型体区内，所述源极金属通过第一通孔与第一导电类型源区、第二导电类型体区欧姆接触。
2.如权利要求1所述的快恢复屏蔽栅功率器件，其特征是：所述绝缘介质层设置在第一沟槽与其两侧的第一导电类型源区的上方和在第二沟槽与其两侧的第一导电类型源区的上方。
3.如权利要求1所述的快恢复屏蔽栅功率器件，其特征是：所述第二沟槽上方的绝缘介质层内设有第二通孔，源极金属通过第二通孔与第二源极导电多晶硅欧姆接触。
4.如权利要求1所述的快恢复屏蔽栅功率器件，其特征是：相邻的互相平行的第二沟槽之间间隔设置与第二沟槽垂直并相连的辅助沟槽，所述辅助沟槽穿透第一导电类型源区与第二导电类型体区最后进入第一导电类型外延层内，所述辅助沟槽内从底部到顶部依次设有场氧层、层间介质、特殊氧化层，所述辅助沟槽内的层间介质设置在辅助沟槽内的场氧层与特殊氧化层之间，所述辅助沟槽内的场氧层内设有辅助沟槽内的第一源极导电多晶硅，所述辅助沟槽内的特殊氧化层内设有辅助沟槽内的第二源极导电多晶硅，所述辅助沟槽内的第一源极导电多晶硅与第二源极导电多晶硅通过辅助沟槽内的层间介质隔离，所述辅助沟槽内的第一源极导电多晶硅与第二沟槽内的第一源极导电多晶硅连接，辅助沟槽内的第二源极导电多晶硅与第二沟槽内的第二源极导电多晶硅连接，所述辅助沟槽与其两侧的第一导电类型源区的上方设置绝缘介质层，所述辅助沟槽上方的绝缘介质层上设有第二通孔，在第二沟槽两侧的第一导电类型源区上方的绝缘介质层上设有第一通孔，所述源极金属通过第一通孔与第一导电类型源区、第二导电类型体区欧姆接触，所述源极金属通过第二通孔与第二源极导电多晶硅欧姆接触。
5.如权利要求1所述的快恢复屏蔽栅功率器件，其特征是：所述场氧层、层间介质、栅氧层、特殊氧化层与绝缘介质层由二氧化硅或氮氧化硅或氮化硅构成。
6.如权利要求1所述的快恢复屏蔽栅功率器件，其特征是：所述特殊氧化层的厚度范围为20Å至450Å。
7.如权利要求1所述的快恢复屏蔽栅功率器件，其特征是：所述栅氧层的厚度范围为500Å至1200Å。
8.如权利要求1所述的快恢复屏蔽栅功率器件，其特征是：相邻的快恢复区之间设有至少一条第一沟槽。
9.如权利要求1-8任意一项所述的快恢复屏蔽栅功率器件，其特征是：当所述快恢复屏蔽栅功率器件为N型器件时，第一导电类型为N型，第二导电类型为P型；或者，当所述快恢复屏蔽栅功率器件为P型器件时，第一导电类型为P型，第二导电类型为N型。
10.权利要求1所述的快恢复屏蔽栅功率器件的制造方法，其特征是，包括以下步骤：
步骤一：提供第一导电类型衬底，在所述第一导电类型衬底上生长第一导电类型外延层，然后选择性刻蚀出第一沟槽和第二沟槽，接着在第一导电类型外延层表面以及第一沟槽和第二沟槽的侧壁与底部形成场氧层；
步骤二：在第一导电类型外延层表面以及第一沟槽和第二沟槽的侧壁与底部的场氧层的表面淀积导电多晶硅；
步骤三：刻蚀部分的导电多晶硅，保留位于第一沟槽和第二沟槽底部的导电多晶硅，形成第一源极导电多晶硅；
步骤四：在第一沟槽和第二沟槽内的第一源极导电多晶硅上淀积绝缘介质；
步骤五：刻蚀第一沟槽和第二沟槽内的部分的绝缘介质，在第一沟槽和第二沟槽内的第一源极导电多晶硅的上方形成层间介质；
步骤六：在第一导电类型外延层的表面，以及第一沟槽和第二沟槽内的层间介质上方的侧壁形成栅氧层；
步骤七：选择性刻蚀去除第二沟槽内的栅氧层以及靠近第二沟槽的第一导电类型外延层表面的栅氧层；
步骤八：在第二沟槽内的层间介质上方的侧壁以及靠近第二沟槽的第一导电类型外延层的表面形成特殊氧化层；
步骤九：在栅氧层以及特殊氧化层的表面淀积导电多晶硅，然后刻蚀去除第一导电类型外延层表面的上方的导电多晶硅，在栅氧层内形成栅极导电多晶硅，在特殊氧化层内形成第二源极导电多晶硅；
步骤十：刻蚀去除第一导电类型外延层上表面的栅氧层与特殊氧化层；
步骤十一：在第一导电类型外延层、第二源极导电多晶硅与栅极导电多晶硅的上表面形成保护氧化层；
步骤十二：在第一导电类型外延层的上表面注入第二导电类型杂质并退火，在第一导电类型外延层的上表面形成第二导电类型体区，然后注入第一导电类型杂质并激活，在第二导电类型体区的上表面形成第一导电类型源区；
步骤十三：第一导电类型源区、第一沟槽和第二沟槽上淀积绝缘介质，形成绝缘介质层；
步骤十四：在绝缘介质层上选择性刻蚀形成第一通孔、第二通孔；
步骤十五：在绝缘介质层上淀积金属，填充第一通孔、第二通孔，在绝缘介质层的上方形成源极金属。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202210413417.5A CN114512538B (zh) | 2022-04-20 | 2022-04-20 | 一种快恢复屏蔽栅功率器件及其制造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202210413417.5A CN114512538B (zh) | 2022-04-20 | 2022-04-20 | 一种快恢复屏蔽栅功率器件及其制造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN114512538A true CN114512538A (zh) | 2022-05-17 |
| CN114512538B CN114512538B (zh) | 2022-07-08 |
Family
ID=81555532
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202210413417.5A Active CN114512538B (zh) | 2022-04-20 | 2022-04-20 | 一种快恢复屏蔽栅功率器件及其制造方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN114512538B (zh) |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN113471279A (zh) * | 2021-06-29 | 2021-10-01 | 无锡新洁能股份有限公司 | 降低导通电阻的功率晶体管结构及制造方法 |
| CN113745339A (zh) * | 2021-09-07 | 2021-12-03 | 无锡新洁能股份有限公司 | 高可靠性功率半导体器件及其制作方法 |
| CN215771158U (zh) * | 2021-09-06 | 2022-02-08 | 无锡新洁能股份有限公司 | 一种高雪崩耐量高可靠性的功率半导体器件 |
-
2022
- 2022-04-20 CN CN202210413417.5A patent/CN114512538B/zh active Active
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN113471279A (zh) * | 2021-06-29 | 2021-10-01 | 无锡新洁能股份有限公司 | 降低导通电阻的功率晶体管结构及制造方法 |
| CN215771158U (zh) * | 2021-09-06 | 2022-02-08 | 无锡新洁能股份有限公司 | 一种高雪崩耐量高可靠性的功率半导体器件 |
| CN113745339A (zh) * | 2021-09-07 | 2021-12-03 | 无锡新洁能股份有限公司 | 高可靠性功率半导体器件及其制作方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN114512538B (zh) | 2022-07-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN114823911B (zh) | 集成高速续流二极管的沟槽碳化硅mosfet及制备方法 | |
| CN108493241B (zh) | 一种具有内置jfet结构的igbt器件 | |
| CN114256331B (zh) | 一种具有异质结的超结逆导型igbt | |
| CN112687746B (zh) | 碳化硅平面mosfet器件及制备方法 | |
| CN114122123A (zh) | 集成高速续流二极管的碳化硅分离栅mosfet及制备方法 | |
| CN108336133B (zh) | 一种碳化硅绝缘栅双极型晶体管及其制作方法 | |
| CN114823886A (zh) | 提升转换效率的沟槽型rc-igbt器件及制备方法 | |
| CN112038401A (zh) | 一种绝缘栅双极性晶体管结构及其制备方法 | |
| CN110137250B (zh) | 一种具有超低导通压降的高速igbt器件 | |
| CN111403385B (zh) | 一种具有内嵌肖特基二极管的rc-ligbt器件 | |
| US20150144990A1 (en) | Power semiconductor device and method of manufacturing the same | |
| CN115050815B (zh) | 一种自保护的半导体结构及制造方法 | |
| CN108766998B (zh) | 一种具有凹槽栅型jfet结构的igbt器件 | |
| CN114582965B (zh) | 一种低开关损耗功率器件结构及其制造方法 | |
| CN114512538B (zh) | 一种快恢复屏蔽栅功率器件及其制造方法 | |
| CN107564959B (zh) | 一种mos栅控晶闸管及其制作方法 | |
| CN116013970A (zh) | 半导体器件及其制造方法、导通电压回跳的优化方法 | |
| CN115425064A (zh) | 集成反向sbd的高可靠性碳化硅mosfet器件及制备方法 | |
| CN111834450B (zh) | 一种集成齐纳二极管的soi ligbt器件 | |
| CN112687745B (zh) | 碳化硅沟槽mosfet器件及制备方法 | |
| CN111211167B (zh) | 一种消除负阻效应的rc-igbt器件结构 | |
| KR20150076716A (ko) | 전력 반도체 소자 | |
| CN110504168B (zh) | 一种多槽栅横向高压功率器件制造方法 | |
| CN113745339A (zh) | 高可靠性功率半导体器件及其制作方法 | |
| CN109888006B (zh) | 一种低功耗绝缘体上硅横向绝缘栅双极型晶体管 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |