CN113745339A - 高可靠性功率半导体器件及其制作方法 - Google Patents
高可靠性功率半导体器件及其制作方法 Download PDFInfo
- Publication number
- CN113745339A CN113745339A CN202111041199.9A CN202111041199A CN113745339A CN 113745339 A CN113745339 A CN 113745339A CN 202111041199 A CN202111041199 A CN 202111041199A CN 113745339 A CN113745339 A CN 113745339A
- Authority
- CN
- China
- Prior art keywords
- type
- groove
- conductive
- insulating medium
- class
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 36
- 238000004519 manufacturing process Methods 0.000 title claims description 11
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 78
- 239000002184 metal Substances 0.000 claims abstract description 52
- 229920005591 polysilicon Polymers 0.000 claims abstract description 45
- 239000000758 substrate Substances 0.000 claims abstract description 24
- 238000005530 etching Methods 0.000 claims description 40
- 238000000151 deposition Methods 0.000 claims description 26
- 210000000746 body region Anatomy 0.000 claims description 23
- 239000012535 impurity Substances 0.000 claims description 19
- 238000000034 method Methods 0.000 claims description 9
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 6
- 230000003213 activating effect Effects 0.000 claims description 5
- 238000000137 annealing Methods 0.000 claims description 5
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 3
- 235000012239 silicon dioxide Nutrition 0.000 claims description 3
- 239000000377 silicon dioxide Substances 0.000 claims description 3
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 3
- 238000002360 preparation method Methods 0.000 claims 1
- 230000002776 aggregation Effects 0.000 abstract description 2
- 238000004220 aggregation Methods 0.000 abstract description 2
- 230000015556 catabolic process Effects 0.000 description 14
- 230000005684 electric field Effects 0.000 description 6
- 230000003071 parasitic effect Effects 0.000 description 6
- 238000009826 distribution Methods 0.000 description 5
- 230000008569 process Effects 0.000 description 2
- 230000009471 action Effects 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 230000001939 inductive effect Effects 0.000 description 1
- 230000002427 irreversible effect Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
- 230000001052 transient effect Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66568—Lateral single gate silicon transistors
- H01L29/66613—Lateral single gate silicon transistors with a gate recessing step, e.g. using local oxidation
- H01L29/66621—Lateral single gate silicon transistors with a gate recessing step, e.g. using local oxidation using etching to form a recess at the gate location
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42312—Gate electrodes for field effect devices
- H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
- H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
- H01L29/42356—Disposition, e.g. buried gate electrode
- H01L29/4236—Disposition, e.g. buried gate electrode within a trench, e.g. trench gate electrode, groove gate electrode
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
本发明提供一种高可靠性功率半导体器件，包括第一导电类型衬底，在所述第一导电类型衬底上方设有第一导电类型外延层，在所述第一导电类型外延层的表面设置条形的互相平行且均匀分布的第一类沟槽，在所述第一类沟槽的外围环绕着第二类沟槽；在对器件的俯视角度，在第一类沟槽的两端的尽头，在第一类沟槽的上方设有第二类绝缘介质层，在所述第二类绝缘介质层的上方设有栅极金属，所述栅极金属通过第二类绝缘介质层内的第三类通孔与第二类导电多晶硅欧姆接触；在对器件的俯视角度，在第二类通孔对应的下方的第一导电类型外延层的底部设有第一导电类型阱区。本发明避免了器件在边角位置有大电流的聚集，提升了器件的可靠性。
Description
技术领域
本发明涉及一种功率半导体器件，尤其是一种高可靠性的屏蔽栅沟槽功率半导体结构。
背景技术
在非钳位感性的负载电路测试模式下，栅电极和漏电极通常接高电位，使功率MOS器件处于导通状态，当栅电压消失时，此时在电路中电感作用下，漏极电压急剧升高，器件发生雪崩击穿，以N型功率器件为例，此时雪崩电流只能通过N型源区下面的P型体区流到源电极接触孔内，由于在P型体区的雪崩电流路径中存在一个寄生电阻，此时会产生一个电压降，当该电压降大于PN结的导通压降时，由N型源区、P型体区和N型外延层构成的寄生NPN三极管将开启，其中N型源区为发射区，P型体区为基区，N型外延层为集电区；NPN寄生三极管的开启，使得电流迅速增大，结温的急剧上升打破了器件的热平衡，导致不可逆的损坏。
在电感较大的情况下，减小寄生电阻可以抑制寄生三极管的开启，从而提升器件的雪崩耐量，但是当电感很小的时候，器件的雪崩耐量就会明显减小；这是由于电感较大的时候，整个雪崩过程的时间较长，在器件内部一旦有电流集中，就会导致局部发热，局部发热会使得局部击穿电压升高，局部击穿电压升高导致该处电流下降，该处电流就会转移至其他击穿电压较低的位置，这就是热转移现象，这导致电流很难固定集中于一处，器件不容易失效；当电感很小的时候，整个雪崩过程的时间较短，器件雪崩失效所对应的雪崩电流较大，在器件内部一旦有电流集中，由于时间较短，很难产生热转移现象，导致器件往往在击穿薄弱点发生寄生三极管开启失效，或者直接电流过大导致器件在击穿薄弱点局部烧毁，而一般烧毁的位置就在器件的边角位置。
为了提升功率半导体器件在瞬间大电流下的可靠性，使得失效点从边角位置转移到器件内部，需要改进器件结构。
发明内容
本发明的目的是在于提供一种高可靠性功率半导体器件及其制作方法，解决现有技术中存在瞬间大电流下器件在边角位置失效导致可靠性下降的问题。为实现以上技术目的，本发明实施例采用的技术方案是：
第一方面，本发明实施例提供了一种高可靠性功率半导体器件，包括第一导电类型衬底，在所述第一导电类型衬底上方设有第一导电类型外延层，在所述第一导电类型外延层的表面设置条形的互相平行且均匀分布的第一类沟槽，在所述第一类沟槽的外围环绕着第二类沟槽；
在对器件的俯视角度，在第一类沟槽的中部位置，第一类沟槽内填充满了第一类导电多晶硅，第一类沟槽内的第一类导电多晶硅通过场氧层与外延层绝缘，相邻的第一类沟槽之间的外延层与第一类沟槽的上方设有第二类绝缘介质层，在所述第二类绝缘介质层的上方设有源极金属，所述源极金属通过第二类绝缘介质层内的第一类通孔与第一类沟槽内的第一类导电多晶硅欧姆接触；第二类沟槽内填充满了第一类导电多晶硅，第二类沟槽内的第一类导电多晶硅通过场氧层与外延层绝缘，在对器件的俯视角度，与第一类沟槽平行的第二类沟槽槽段的上方设有第二类绝缘介质层，在所述第二类绝缘介质层的上方设有源极金属，所述源极金属通过第一类通孔与第二类沟槽内的第一类导电多晶硅欧姆接触；
在对器件的俯视角度，在第一类沟槽的两侧位置，第一类沟槽的下半段设有第一类导电多晶硅，上半段设有第二类导电多晶硅，第一类导电多晶硅与第二类导电多晶硅通过第一类绝缘介质绝缘，第一类导电多晶硅通过场氧层与外延层绝缘，第二类导电多晶硅通过栅氧层与外延层绝缘，相邻的第一类沟槽之间的第一导电类型外延层的表面设有第二导电类型体区，在该第二导电类型体区的表面设有第一导电类型源区，在第一类沟槽与第一导电类型源区的上方设有第二类绝缘介质，在所述第二类绝缘介质的上方设有源极金属，所述源极金属通过第二类绝缘介质层内的第二类通孔与第一导电类型源区、该第二导电类型体区欧姆接触；与第一类沟槽平行的第二类沟槽槽段与相邻的第一类沟槽之间的外延层的表面设有第二导电类型体区，在该第二导电类型体区的上方设有第二类绝缘介质层，在所述第二类绝缘介质层的上方设有源极金属，所述源极金属通过第二类通孔与该第二导电类型体区欧姆接触；
在对器件的俯视角度，在第一类沟槽的两端的尽头，在第一类沟槽的上方设有第二类绝缘介质层，在所述第二类绝缘介质层的上方设有栅极金属所述栅极金属通过第二类绝缘介质层内的第三类通孔与第二类导电多晶硅欧姆接触；
在对器件的俯视角度，在第二类通孔对应的下方的第一导电类型外延层的底部设有第一导电类型阱区。
进一步地，所述第一导电类型阱区内的第一导电类型杂质的浓度高于第一导电类型外延层内的第一导电类型杂质的浓度。
进一步地，与第一类沟槽垂直的方向为Y轴方向，在对器件的俯视角度，在Y轴方向上，所述第一导电类型阱区的边缘不越过所述第一类沟槽与第二类沟槽之间的第二类通孔。
进一步地，与第一类沟槽平行的方向为X轴方向，在对器件的俯视角度，在X轴方向上，所述第一导电类型阱区的边缘不越过第二类通孔的尽头。
进一步地，所述场氧层、栅氧层、第一类绝缘介质、第二类绝缘介质由二氧化硅或氮化硅构成。
进一步地，所述功率半导体器件包括N型功率半导体器件和P型功率半导体器件，当所述功率半导体器件为所述N型功率半导体器件时，第一导电类型为N型，第二导电类型为P型，当所述功率半导体器件为所述P型半导体器件时，第一导电类型为P型，第二导电类型为N型。
第二方面，本发明实施例提供了一种高可靠性功率半导体器件的制作方法，包括以下步骤：
步骤一：提供第一导电类型衬底，在所述第一导电类型衬底上生长第一层第一导电类型外延层；
步骤二：在第一层第一导电类型外延层的表面选择性注入第一导电类型杂质，形成第一导电类型阱区；
步骤三：形成第二层第一导电类型外延层；
步骤四：在第一导电类型外延层的表面选择性刻蚀出第一类沟槽与第二类沟槽；
步骤五：在第一类沟槽与第二类沟槽的底部与侧壁形成场氧层；
步骤六：淀积导电多晶硅填满第一类沟槽与第二类沟槽，然后刻蚀导电多晶硅，在第一类沟槽与第二类沟槽内形成第一类导电多晶硅；
步骤七：选择性刻蚀第一类沟槽内的上半部分导电多晶硅；
步骤八：淀积绝缘介质层填充满第一类沟槽的上半部分；
步骤九：去除第一导电类型外延层上方的绝缘介质层；
步骤十：选择性刻蚀第一类沟槽内的部分绝缘介质层，形成第一类绝缘介质；
步骤十一：在第一类沟槽内形成栅氧层；
步骤十二：淀积导电多晶硅填充满第一类沟槽的上半部分，然后刻蚀导电多晶硅，在第一类沟槽的上半部分形成第二类导电多晶硅；
步骤十三：在器件表面注入第二导电类型杂质后退火形成第二导电类型体区，然后选择性注入第一导电类型杂质，激活后形成第一导电类型源区；
步骤十四：淀积绝缘介质，在器件表面形成第二类绝缘介质；
步骤十五：选择性刻蚀第二类绝缘介质与外延层，形成第一类通孔、第二类通孔、第三类通孔；
步骤十六：在器件表面淀积金属后，选择性刻蚀金属形成源极金属与栅极金属。
第三方面，本发明实施例提供了另一种高可靠性功率半导体器件的制作方法，包括以下步骤：
步骤一：提供第一导电类型衬底；
步骤二：选择性刻蚀第一导电类型衬底，未被刻蚀的部分形成第一导电类型阱区；
步骤三：形成第一导电类型外延层；
以下步骤同第一种制作方法；
步骤四：在第一导电类型外延层的表面选择性刻蚀出第一类沟槽与第二类沟槽；
步骤五：在第一类沟槽与第二类沟槽的底部与侧壁形成场氧层；
步骤六：淀积导电多晶硅填满第一类沟槽与第二类沟槽，然后刻蚀导电多晶硅，在第一类沟槽与第二类沟槽内形成第一类导电多晶硅；
步骤七：选择性刻蚀第一类沟槽内的上半部分导电多晶硅；
步骤八：淀积绝缘介质层填充满第一类沟槽的上半部分；
步骤九：去除第一导电类型外延层上方的绝缘介质层；
步骤十：选择性刻蚀第一类沟槽内的部分绝缘介质层，形成第一类绝缘介质；
步骤十一：在第一类沟槽内形成栅氧层；
步骤十二：淀积导电多晶硅填充满第一类沟槽的上半部分，然后刻蚀导电多晶硅，在第一类沟槽的上半部分形成第二类导电多晶硅；
步骤十三：在器件表面注入第二导电类型杂质后退火形成第二导电类型体区，然后选择性注入第一导电类型杂质，激活后形成第一导电类型源区；
步骤十四：淀积绝缘介质，在器件表面形成第二类绝缘介质；
步骤十五：选择性刻蚀第二类绝缘介质与外延层，形成第一类通孔、第二类通孔、第三类通孔；
步骤十六：在器件表面淀积金属后，选择性刻蚀金属形成源极金属与栅极金属。
本发明实施例提供的技术方案带来的有益效果是：本申请提出的高可靠性功率半导体器件，避免了器件在边角位置有大电流的聚集，使得边角位置不受伤害，这样提升了器件的可靠性。同时由于第一导电类型阱区的存在，器件的导通电阻也会明显降低。
附图说明
图1为本发明实施例提供的器件的金属与第一导电类型阱区分布的俯视示意图；
图2为沿着图1中的虚线AA’截得的的剖面结构示意图；
图3为沿着图1中的虚线BB’截得的的剖面结构示意图；
图4为沿着图1中的虚线CC’截得的的剖面结构示意图；
图5为沿着图1中的虚线DD’截得的的剖面结构示意图；
图6为不设有第一导电类型阱区的元胞的剖面结构示意图；
图7为设有第一导电类型阱区的元胞的剖面结构示意图；
图8为图6与图7中的元胞结构分别在小电流击穿时沿着虚线EE’与虚线FF’截得的电场分布图；
图9为图6与图7中的元胞结构分别在大电流击穿时沿着虚线EE’与虚线FF’截得的电场分布图；
图10为本发明实施例在第一导电类型衬底上形成第一层第一导电类型外延层的剖面结构示意图；
图11为本发明实施例形成第一导电类型阱区的剖面结构示意图；
图12为本发明实施例形成第二层第一导电类型外延层的剖面结构示意图；
图13为本发明实施例形成第一类沟槽与第二类沟槽的剖面结构示意图；
图14为本发明实施例形成场氧层的剖面结构示意图；
图15为本发明实施例形成第一类导电多晶硅的剖面结构示意图；
图16为本发明实施例刻蚀第一类沟槽内的上半部分导电多晶硅的剖面结构示意图；
图17为本发明实施例淀积绝缘介质层填充满第一类沟槽的上半部分的剖面结构示意图；
图18为本发明实施例去除第一导电类型外延层上方的绝缘介质层的剖面结构示意图；
图19为本发明实施例形成第一类绝缘介质的剖面结构示意图；
图20为本发明实施例形成栅氧层的剖面结构示意图；
图21为本发明实施例形成第二类导电多晶硅的剖面结构示意图；
图22为本发明实施例形成第二导电类型体区与第一导电类型源区的剖面结构示意图；
图23为本发明实施例形成第二类绝缘介质的剖面结构示意图；
图24为本发明实施例形成第一类通孔、第二类通孔、第三类通孔的剖面结构示意图；
图25为本发明实施例提供的第一导电类型衬底的剖面结构示意图；
图26为本发明实施例选择性刻蚀第一导电类型衬底，未被刻蚀的部分形成第一导电类型阱区的剖面结构示意图。
具体实施方式
为了使本发明的目的、技术方案及优点更加清楚明白，以下结合附图及实施例，对本发明进行进一步详细说明。应当理解，此处所描述的具体实施例仅用以解释本发明，并不用于限定本发明。
本发明包括以下两种实施例，以N型功率半导体器件为例进行说明；
实施例1：
本实施例提出的一种高可靠性功率半导体器件，包括N型衬底1，在所述N型衬底1上方设有N型外延层2，在所述N型外延层2的表面设置条形的互相平行且均匀分布的第一类沟槽3，在所述第一类沟槽3的外围环绕着第二类沟槽16；如图1中，在第一类沟槽3的左端外侧、右端外侧均还分布有第二类沟槽16，只是图1中未示出；第二类沟槽16是环绕所有的第一类沟槽3设置的；
如图3所示，为沿着图1中的虚线BB’截得的的剖面结构示意图，虚线BB’位于在第一类沟槽3的中部位置，第一类沟槽3内填充满了第一类导电多晶硅5，第一类沟槽3内的第一类导电多晶硅5通过场氧层6与外延层2绝缘，相邻的第一类沟槽3之间的外延层2与第一类沟槽3的上方设有第二类绝缘介质层12，在所述第二类绝缘介质层12的上方设有源极金属13，所述源极金属13通过第二类绝缘介质层12内的第一类通孔15与第一类沟槽3内的第一类导电多晶硅5欧姆接触；第二类沟槽16内填充满了第一类导电多晶硅5，第二类沟槽16内的第一类导电多晶硅5通过场氧层6与外延层2绝缘，与第一类沟槽3平行的第二类沟槽16槽段的上方设有第二类绝缘介质层12，在所述第二类绝缘介质层12的上方设有源极金属13，所述源极金属13通过第一类通孔15与第二类沟槽16内的第一类导电多晶硅5欧姆接触；
如图2所示，为沿着图1中的虚线AA’截得的的剖面结构示意图，虚线AA’位于在第一类沟槽3的两侧位置，在第一类沟槽3的两侧位置，第一类沟槽3的下半段设有第一类导电多晶硅5，上半段设有第二类导电多晶硅8，第一类导电多晶硅5与第二类导电多晶硅8通过第一类绝缘介质7绝缘，第一类导电多晶硅5通过场氧层6与外延层2绝缘，第二类导电多晶硅8通过栅氧层9与外延层2绝缘，相邻的第一类沟槽3之间的N型外延层2的表面设有P型体区10，在该P型体区10的表面设有N型源区11，在第一类沟槽3与N型源区11的上方设有第二类绝缘介质12，在所述第二类绝缘介质12的上方设有源极金属13，所述源极金属13通过第二类绝缘介质层12内的第二类通孔14与N型源区11、该P型体区10欧姆接触；与第一类沟槽3平行的第二类沟槽16槽段与相邻的第一类沟槽3之间的外延层2的表面设有P型体区10，在该P型体区10的上方设有第二类绝缘介质层12，在所述第二类绝缘介质层12的上方设有源极金属13，所述源极金属13通过第二类通孔14与该P型体区10欧姆接触；
如图5所示，为沿着图1中的虚线DD’截得的的剖面结构示意图，在第一类沟槽3的两端的尽头，在第一类沟槽3的上方设有第二类绝缘介质层12，在所述第二类绝缘介质层12的上方设有栅极金属17，所述栅极金属17通过第二类绝缘介质层12内的第三类通孔18与第二类导电多晶硅8欧姆接触；
在对器件的俯视角度，在第二类通孔14对应的下方的N型外延层2的底部设有N型阱区4，所述N型阱区4内的N型杂质的浓度高于N型外延层2内的N型杂质的浓度；如图2所示，所述N型阱区4的边缘与所述第一类沟槽3和第二类沟槽16之间的第二类通孔14之间的距离为d1，d1为5μm；如图4所示，所述N型阱区4的边缘与第二类通孔14的尽头之间的距离为d2，d2为1μm；
场氧层6、栅氧层9、第一类绝缘介质7、第二类绝缘介质12由二氧化硅或氮化硅构成；
本实施例中的一种高可靠性功率半导体器件的制作方法，包括以下步骤：
步骤一如图10所示，提供N型衬底1，在所述N型衬底1上生长第一层N型外延层2；
步骤二如图11所示，在第一层N型外延层2的表面选择性注入N型杂质，形成N型阱区4；
步骤三如图12所示，形成第二层N型外延层2；
步骤四如图13所示，在N型外延层2的表面选择性刻蚀出第一类沟槽3与第二类沟槽16；
步骤五如图14所示，在第一类沟槽3与第二类沟槽16的底部与侧壁形成场氧层6；
步骤六如图15所示，淀积导电多晶硅填满第一类沟槽3与第二类沟槽16，然后刻蚀导电多晶硅，在第一类沟槽3与第二类沟槽16内形成第一类导电多晶硅5；
步骤七如图16所示，选择性刻蚀第一类沟槽3内的上半部分导电多晶硅；
步骤八如图17所示，淀积绝缘介质层填充满第一类沟槽3的上半部分；
步骤九如图18所示，去除N型外延层2上方的绝缘介质层；
步骤十如图19所示，选择性刻蚀第一类沟槽3内的部分绝缘介质层，形成第一类绝缘介质7；
步骤十一如图20所示，在第一类沟槽3内形成栅氧层9；
步骤十二如图21所示，淀积导电多晶硅填充满第一类沟槽3的上半部分，然后刻蚀导电多晶硅，在第一类沟槽3的上半部分形成第二类导电多晶硅8；
步骤十三如图22所示，在器件表面注入P型杂质后退火形成P型体区10，然后选择性注入N型杂质，激活后形成N型源区11；
步骤十四如图23所示，淀积绝缘介质，在器件表面形成第二类绝缘介质12；
步骤十五如图24所示，选择性刻蚀第二类绝缘介质12与外延层，形成第一类通孔15、第二类通孔14、第三类通孔18；
步骤十六如图2与图4所示，在器件表面淀积金属后，选择性刻蚀金属形成源极金属13与栅极金属17。
实施例2：
实施例2与实施例1的区别在于制造方法，本实施例的制作方法，包括以下步骤：
步骤一如图25所示，提供N型衬底1；
步骤二如图26所示，在N型衬底1上选择性刻蚀，未被刻蚀的N型衬底1区域就是N型阱区4；
步骤三如图12所示，形成第二层N型外延层2；
步骤四至步骤十六与实施例1的步骤四至步骤十六完全相同。
如图6所示为不设有N型阱区4的元胞的剖面结构示意图，如图7所示为设有N型阱区4的元胞的剖面结构示意图，对上述两个结构进行小电流条件下的击穿电压测试，在芯片面积1mm2漏电流250ɥA的条件下，两个结构的击穿电压完全相同，如图8所示为图6与图7中的元胞结构分别在芯片面积1mm2漏电流250ɥA条件下击穿时沿着虚线EE’与虚线FF’截得的电场分布图，两个结构的电场分布完全相同，所以击穿电压也完全相同；对上述两个结构进行大电流条件下的击穿电压测试，在芯片面积1mm2漏电流20A的条件下，图7结构的击穿电压低于图6结构，如图9所示为图6与图7中的元胞结构分别在芯片面积1mm2漏电流20A条件下击穿时沿着虚线EE’与虚线FF’截得的电场分布图，由于N型阱区4的存在，图7结构的电场线围成的面积小于图6结构的电场线围成的面积，这意味着在大电流击穿的条件下，图7结构的击穿电压低于图6结构，因此本申请器件在承受瞬间大电流击穿时，N型阱区4对应的区域会吸收绝大多数的电流，避免了器件在边角位置有大电流的聚集，使得边角位置不受伤害，这样提升了器件的可靠性；同时由于N型阱区4的存在，器件的导通电阻也会明显降低。
最后所应说明的是，以上具体实施方式仅用以说明本发明的技术方案而非限制，尽管参照实例对本发明进行了详细说明，本领域的普通技术人员应当理解，可以对本发明的技术方案进行修改或者等同替换，而不脱离本发明技术方案的精神和范围，其均应涵盖在本发明的权利要求范围当中。
Claims (8)
1.一种高可靠性功率半导体器件，包括第一导电类型衬底（1），在所述第一导电类型衬底（1）上方设有第一导电类型外延层（2），在所述第一导电类型外延层（2）的表面设置条形的互相平行且均匀分布的第一类沟槽（3），在所述第一类沟槽（3）的外围环绕着第二类沟槽（16）；其特征在于，
在对器件的俯视角度，在第一类沟槽（3）的中部位置，第一类沟槽（3）内填充满了第一类导电多晶硅（5），第一类沟槽（3）内的第一类导电多晶硅（5）通过场氧层（6）与外延层（2）绝缘，相邻的第一类沟槽（3）之间的外延层（2）与第一类沟槽（3）的上方设有第二类绝缘介质层（12），在所述第二类绝缘介质层（12）的上方设有源极金属（13），所述源极金属（13）通过第二类绝缘介质层（12）内的第一类通孔（15）与第一类沟槽（3）内的第一类导电多晶硅（5）欧姆接触；第二类沟槽（16）内填充满了第一类导电多晶硅（5），第二类沟槽（16）内的第一类导电多晶硅（5）通过场氧层（6）与外延层（2）绝缘，在对器件的俯视角度，与第一类沟槽（3）平行的第二类沟槽（16）槽段的上方设有第二类绝缘介质层（12），在所述第二类绝缘介质层（12）的上方设有源极金属（13），所述源极金属（13）通过第一类通孔（15）与第二类沟槽（16）内的第一类导电多晶硅（5）欧姆接触；
在对器件的俯视角度，在第一类沟槽（3）的两侧位置，第一类沟槽（3）的下半段设有第一类导电多晶硅（5），上半段设有第二类导电多晶硅（8），第一类导电多晶硅（5）与第二类导电多晶硅（8）通过第一类绝缘介质（7）绝缘，第一类导电多晶硅（5）通过场氧层（6）与外延层（2）绝缘，第二类导电多晶硅（8）通过栅氧层（9）与外延层（2）绝缘，相邻的第一类沟槽（3）之间的第一导电类型外延层（2）的表面设有第二导电类型体区（10），在该第二导电类型体区（10）的表面设有第一导电类型源区（11），在第一类沟槽（3）与第一导电类型源区（11）的上方设有第二类绝缘介质（12），在所述第二类绝缘介质（12）的上方设有源极金属（13），所述源极金属（13）通过第二类绝缘介质层（12）内的第二类通孔（14）与第一导电类型源区（11）、该第二导电类型体区（10）欧姆接触；与第一类沟槽（3）平行的第二类沟槽（16）槽段与相邻的第一类沟槽（3）之间的外延层（2）的表面设有第二导电类型体区（10），在该第二导电类型体区（10）的上方设有第二类绝缘介质层（12），在所述第二类绝缘介质层（12）的上方设有源极金属（13），所述源极金属（13）通过第二类通孔（14）与该第二导电类型体区（10）欧姆接触；
在对器件的俯视角度，在第一类沟槽（3）的两端的尽头，在第一类沟槽（3）的上方设有第二类绝缘介质层（12），在所述第二类绝缘介质层（12）的上方设有栅极金属（17），所述栅极金属（17）通过第二类绝缘介质层（12）内的第三类通孔（18）与第二类导电多晶硅（8）欧姆接触；
在对器件的俯视角度，在第二类通孔（14）对应的下方的第一导电类型外延层（2）的底部设有第一导电类型阱区（4）。
2.如权利要求1所述的高可靠性功率半导体器件，其特征在于，
所述第一导电类型阱区（4）内的第一导电类型杂质的浓度高于第一导电类型外延层（2）内的第一导电类型杂质的浓度。
3.如权利要求1所述的高可靠性功率半导体器件，其特征在于，
与第一类沟槽（3）垂直的方向为Y轴方向，在对器件的俯视角度，在Y轴方向上，所述第一导电类型阱区（4）的边缘不越过所述第一类沟槽（3）与第二类沟槽（16）之间的第二类通孔（14）。
4.如权利要求1所述的高可靠性功率半导体器件，其特征在于，
与第一类沟槽（3）平行的方向为X轴方向，在对器件的俯视角度，在X轴方向上，所述第一导电类型阱区（4）的边缘不越过第二类通孔（14）的尽头。
5.如权利要求1所述的高可靠性功率半导体器件，其特征在于，
所述场氧层（6）、栅氧层（9）、第一类绝缘介质（7）、第二类绝缘介质（12）由二氧化硅或氮化硅构成。
6.如权利要求1所述的高可靠性功率半导体器件，其特征在于，
所述功率半导体器件包括N型功率半导体器件和P型功率半导体器件，当所述功率半导体器件为所述N型功率半导体器件时，第一导电类型为N型，第二导电类型为P型，当所述功率半导体器件为所述P型半导体器件时，第一导电类型为P型，第二导电类型为N型。
7.一种高可靠性功率半导体器件的制作方法，其特征在于，包括以下步骤：
步骤一：提供第一导电类型衬底（1），在所述第一导电类型衬底（1）上生长第一层第一导电类型外延层（2）；
步骤二：在第一层第一导电类型外延层（2）的表面选择性注入第一导电类型杂质，形成第一导电类型阱区（4）；
步骤三：形成第二层第一导电类型外延层（2）；
步骤四：在第一导电类型外延层（2）的表面选择性刻蚀出第一类沟槽（3）与第二类沟槽（16）；
步骤五：在第一类沟槽（3）与第二类沟槽（16）的底部与侧壁形成场氧层（6）；
步骤六：淀积导电多晶硅填满第一类沟槽（3）与第二类沟槽（16），然后刻蚀导电多晶硅，在第一类沟槽（3）与第二类沟槽（16）内形成第一类导电多晶硅（5）；
步骤七：选择性刻蚀第一类沟槽（3）内的上半部分导电多晶硅；
步骤八：淀积绝缘介质层填充满第一类沟槽（3）的上半部分；
步骤九：去除第一导电类型外延层（2）上方的绝缘介质层；
步骤十：选择性刻蚀第一类沟槽（3）内的部分绝缘介质层，形成第一类绝缘介质（7）；
步骤十一：在第一类沟槽（3）内形成栅氧层（9）；
步骤十二：淀积导电多晶硅填充满第一类沟槽（3）的上半部分，然后刻蚀导电多晶硅，在第一类沟槽（3）的上半部分形成第二类导电多晶硅（8）；
步骤十三：在器件表面注入第二导电类型杂质后退火形成第二导电类型体区（10），然后选择性注入第一导电类型杂质，激活后形成第一导电类型源区（11）；
步骤十四：淀积绝缘介质，在器件表面形成第二类绝缘介质（12）；
步骤十五：选择性刻蚀第二类绝缘介质（12）与外延层，形成第一类通孔（15）、第二类通孔（14）、第三类通孔（18）；
步骤十六：在器件表面淀积金属后，选择性刻蚀金属形成源极金属（13）与栅极金属（17）。
8.一种高可靠性功率半导体器件的制作方法，其特征在于，包括以下步骤：
步骤一：提供第一导电类型衬底（1）；
步骤二：选择性刻蚀第一导电类型衬底（1），未被刻蚀的部分形成第一导电类型阱区（4）；
步骤三：形成第一导电类型外延层（2）；
步骤四：在第一导电类型外延层（2）的表面选择性刻蚀出第一类沟槽（3）与第二类沟槽（16）；
步骤五：在第一类沟槽（3）与第二类沟槽（16）的底部与侧壁形成场氧层（6）；
步骤六：淀积导电多晶硅填满第一类沟槽（3）与第二类沟槽（16），然后刻蚀导电多晶硅，在第一类沟槽（3）与第二类沟槽（16）内形成第一类导电多晶硅（5）；
步骤七：选择性刻蚀第一类沟槽（3）内的上半部分导电多晶硅；
步骤八：淀积绝缘介质层填充满第一类沟槽（3）的上半部分；
步骤九：去除第一导电类型外延层（2）上方的绝缘介质层；
步骤十：选择性刻蚀第一类沟槽（3）内的部分绝缘介质层，形成第一类绝缘介质（7）；
步骤十一：在第一类沟槽（3）内形成栅氧层（9）；
步骤十二：淀积导电多晶硅填充满第一类沟槽（3）的上半部分，然后刻蚀导电多晶硅，在第一类沟槽（3）的上半部分形成第二类导电多晶硅（8）；
步骤十三：在器件表面注入第二导电类型杂质后退火形成第二导电类型体区（10），然后选择性注入第一导电类型杂质，激活后形成第一导电类型源区（11）；
步骤十四：淀积绝缘介质，在器件表面形成第二类绝缘介质（12）；
步骤十五：选择性刻蚀第二类绝缘介质（12）与外延层，形成第一类通孔（15）、第二类通孔（14）、第三类通孔（18）；
步骤十六：在器件表面淀积金属后，选择性刻蚀金属形成源极金属（13）与栅极金属（17）。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202111041199.9A CN113745339B (zh) | 2021-09-07 | 2021-09-07 | 高可靠性功率半导体器件及其制作方法 |
| PCT/CN2021/126348 WO2023035375A1 (zh) | 2021-09-07 | 2021-10-26 | 高可靠性功率半导体器件及其制作方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202111041199.9A CN113745339B (zh) | 2021-09-07 | 2021-09-07 | 高可靠性功率半导体器件及其制作方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN113745339A true CN113745339A (zh) | 2021-12-03 |
| CN113745339B CN113745339B (zh) | 2022-08-19 |
Family
ID=78736257
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202111041199.9A Active CN113745339B (zh) | 2021-09-07 | 2021-09-07 | 高可靠性功率半导体器件及其制作方法 |
Country Status (2)
| Country | Link |
|---|---|
| CN (1) | CN113745339B (zh) |
| WO (1) | WO2023035375A1 (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN114512538A (zh) * | 2022-04-20 | 2022-05-17 | 南京微盟电子有限公司 | 一种快恢复屏蔽栅功率器件及其制造方法 |
Citations (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04251983A (ja) * | 1991-01-09 | 1992-09-08 | Toshiba Corp | 半導体装置 |
| US20020096714A1 (en) * | 2001-01-22 | 2002-07-25 | Jun Zeng | Low voltage dual-well trench MOS device |
| US20030205758A1 (en) * | 2002-05-03 | 2003-11-06 | Jun Zeng | Low voltage high density trench-gated power device with uniformly doped channel and its edge termination technique |
| CN1695252A (zh) * | 2001-11-21 | 2005-11-09 | 通用半导体公司 | 具有增加的导通电阻的沟槽mosfet器件 |
| CN104380471A (zh) * | 2012-06-13 | 2015-02-25 | 株式会社电装 | 碳化硅半导体装置及其制造方法 |
| US20150054119A1 (en) * | 2013-08-22 | 2015-02-26 | China Electronic Technology Corporation, 24Th Research Institute | Device structure for reducing leakage current of semiconductor devices with floating buried layer |
| CN106981519A (zh) * | 2017-06-08 | 2017-07-25 | 电子科技大学 | 一种高雪崩耐量的超结dmos器件 |
| CN107516679A (zh) * | 2017-08-07 | 2017-12-26 | 电子科技大学 | 一种深槽超结dmos器件 |
| CN108899282A (zh) * | 2018-07-04 | 2018-11-27 | 张帅 | 带有电荷平衡结构的沟槽栅场效应晶体管及其制造方法 |
| CN110610995A (zh) * | 2019-08-29 | 2019-12-24 | 杭州电子科技大学 | 一种栅极功率mosfet抗单粒子烧毁器件半元胞结构 |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006237066A (ja) * | 2005-02-22 | 2006-09-07 | Toshiba Corp | 半導体装置 |
| US8264035B2 (en) * | 2010-03-26 | 2012-09-11 | Force Mos Technology Co., Ltd. | Avalanche capability improvement in power semiconductor devices |
| CN107611179A (zh) * | 2017-10-24 | 2018-01-19 | 贵州芯长征科技有限公司 | 降低栅源电容的屏蔽栅mosfet结构及其制备方法 |
| CN111312824B (zh) * | 2020-01-09 | 2022-03-04 | 安建科技(深圳)有限公司 | 沟槽型功率半导体器件及其制备方法 |
| CN111415992B (zh) * | 2020-04-20 | 2021-11-26 | 安建科技(深圳)有限公司 | 一种屏蔽栅mosfet器件及其制备方法 |
-
2021
- 2021-09-07 CN CN202111041199.9A patent/CN113745339B/zh active Active
- 2021-10-26 WO PCT/CN2021/126348 patent/WO2023035375A1/zh unknown
Patent Citations (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04251983A (ja) * | 1991-01-09 | 1992-09-08 | Toshiba Corp | 半導体装置 |
| US20020096714A1 (en) * | 2001-01-22 | 2002-07-25 | Jun Zeng | Low voltage dual-well trench MOS device |
| CN1695252A (zh) * | 2001-11-21 | 2005-11-09 | 通用半导体公司 | 具有增加的导通电阻的沟槽mosfet器件 |
| US20030205758A1 (en) * | 2002-05-03 | 2003-11-06 | Jun Zeng | Low voltage high density trench-gated power device with uniformly doped channel and its edge termination technique |
| CN104380471A (zh) * | 2012-06-13 | 2015-02-25 | 株式会社电装 | 碳化硅半导体装置及其制造方法 |
| US20150054119A1 (en) * | 2013-08-22 | 2015-02-26 | China Electronic Technology Corporation, 24Th Research Institute | Device structure for reducing leakage current of semiconductor devices with floating buried layer |
| CN106981519A (zh) * | 2017-06-08 | 2017-07-25 | 电子科技大学 | 一种高雪崩耐量的超结dmos器件 |
| CN107516679A (zh) * | 2017-08-07 | 2017-12-26 | 电子科技大学 | 一种深槽超结dmos器件 |
| CN108899282A (zh) * | 2018-07-04 | 2018-11-27 | 张帅 | 带有电荷平衡结构的沟槽栅场效应晶体管及其制造方法 |
| CN110610995A (zh) * | 2019-08-29 | 2019-12-24 | 杭州电子科技大学 | 一种栅极功率mosfet抗单粒子烧毁器件半元胞结构 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN114512538A (zh) * | 2022-04-20 | 2022-05-17 | 南京微盟电子有限公司 | 一种快恢复屏蔽栅功率器件及其制造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| WO2023035375A1 (zh) | 2023-03-16 |
| CN113745339B (zh) | 2022-08-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN209087847U (zh) | 半导体器件结构 | |
| CN108682624B (zh) | 一种具有复合栅的igbt芯片制作方法 | |
| CN113555354B (zh) | 一种集成sbd的沟槽终端结构及其制备方法 | |
| EP1044474B1 (en) | Trench-gate semiconductor device | |
| CN116598358A (zh) | 一种沟槽型功率mosfet器件及工艺流程 | |
| CN113745339B (zh) | 高可靠性功率半导体器件及其制作方法 | |
| CN114883417A (zh) | 一种具有导通压降自钳位的半导体器件及其制备方法 | |
| CN111180526A (zh) | 瞬态电压抑制器及其制造方法 | |
| CN117116937A (zh) | 一种rc-igbt器件结构及制备方法 | |
| CN215771158U (zh) | 一种高雪崩耐量高可靠性的功率半导体器件 | |
| CN216793696U (zh) | 一种集成结势垒肖特基的mosfet器件 | |
| CN111312814A (zh) | 屏蔽型绝缘栅双极型晶体管结构 | |
| CN116598354A (zh) | 一种基于多边形元胞的沟槽型功率mosfet器件及工艺流程 | |
| CN213905364U (zh) | 沟槽功率半导体器件 | |
| WO2023070703A1 (zh) | 一种功率半导体器件及其制作方法 | |
| CN114582965A (zh) | 一种低开关损耗功率器件结构及其制造方法 | |
| CN114400255A (zh) | 集成结势垒肖特基二极管的平面型功率mosfet器件 | |
| CN112420845A (zh) | 沟槽功率半导体器件及制造方法 | |
| CN114400258A (zh) | 集成结势垒肖特基二极管的平面型功率mosfet器件 | |
| CN112216744A (zh) | 高可靠性宽窗口的超结mosfet结构及制造方法 | |
| CN113053991A (zh) | 逆导型igbt的元胞结构及逆导型igbt | |
| CN216793695U (zh) | 一种集成结势垒肖特基的mosfet器件 | |
| CN216793694U (zh) | 设置有电流阻断层的功率半导体器件 | |
| CN115579398B (zh) | 一种带有深接触孔的屏蔽栅功率器件 | |
| CN114512538B (zh) | 一种快恢复屏蔽栅功率器件及其制造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |