CN114400257A - 一种集成结势垒肖特基的mosfet器件 - Google Patents
一种集成结势垒肖特基的mosfet器件 Download PDFInfo
- Publication number
- CN114400257A CN114400257A CN202210047651.0A CN202210047651A CN114400257A CN 114400257 A CN114400257 A CN 114400257A CN 202210047651 A CN202210047651 A CN 202210047651A CN 114400257 A CN114400257 A CN 114400257A
- Authority
- CN
- China
- Prior art keywords
- region
- mosfet device
- schottky
- doped
- junction barrier
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000004888 barrier function Effects 0.000 title claims abstract description 38
- 239000004065 semiconductor Substances 0.000 claims abstract description 14
- 230000005669 field effect Effects 0.000 claims abstract description 4
- 239000002184 metal Substances 0.000 claims description 47
- 229910052751 metal Inorganic materials 0.000 claims description 47
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 claims description 18
- 229910010271 silicon carbide Inorganic materials 0.000 claims description 18
- 150000002500 ions Chemical class 0.000 claims description 14
- 239000000758 substrate Substances 0.000 claims description 13
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 11
- 229920005591 polysilicon Polymers 0.000 claims description 10
- 238000000034 method Methods 0.000 claims description 7
- 230000008569 process Effects 0.000 claims description 7
- 230000000694 effects Effects 0.000 claims description 6
- 238000005468 ion implantation Methods 0.000 claims description 5
- 230000003071 parasitic effect Effects 0.000 claims description 3
- 238000004519 manufacturing process Methods 0.000 abstract description 7
- 210000004027 cell Anatomy 0.000 description 35
- 238000013461 design Methods 0.000 description 6
- 238000010586 diagram Methods 0.000 description 6
- 230000000903 blocking effect Effects 0.000 description 4
- 150000002739 metals Chemical class 0.000 description 4
- 230000001413 cellular effect Effects 0.000 description 3
- 230000005684 electric field Effects 0.000 description 3
- 230000015556 catabolic process Effects 0.000 description 2
- 238000006731 degradation reaction Methods 0.000 description 2
- 238000002474 experimental method Methods 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000012545 processing Methods 0.000 description 2
- 238000000137 annealing Methods 0.000 description 1
- 238000013459 approach Methods 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 210000001316 polygonal cell Anatomy 0.000 description 1
- 230000000750 progressive effect Effects 0.000 description 1
- 238000005215 recombination Methods 0.000 description 1
- 230000006798 recombination Effects 0.000 description 1
- 238000011282 treatment Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
- H01L29/7803—Vertical DMOS transistors, i.e. VDMOS transistors structurally associated with at least one other device
- H01L29/7804—Vertical DMOS transistors, i.e. VDMOS transistors structurally associated with at least one other device the other device being a pn-junction diode
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
- H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
- H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
- H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
本发明公开了一种集成结势垒肖特基的MOSFET器件，属于半导体制造领域，用于解决在MOSFET器件的外部并联肖特基二极管的方式导致集成了MOSFET器件的芯片尺寸增大、制作成本增多的技术问题。器件包括：外延层，以及外延层的表面排布的若干形状相同、结构相同的元胞；每个元胞均至少包括阱区、源极区域以及高掺杂P型区域；阱区的周围环绕有结势垒肖特基区域，结势垒肖特基区域包括多层环状高掺杂P型区域以及若干个肖特基区域；阱区与相邻的环状高掺杂P型区域之间形成结型场效应管JFET区域；肖特基区域以及JFET区域的离子掺杂浓度大于或等于外延层的离子掺杂浓度，JFET区域的宽度以及每层环状高掺杂P型区域的间距均在预设区间内取值。
Description
技术领域
本申请涉及半导体制造领域，尤其涉及一种集成结势垒肖特基的MOSFET器件。
背景技术
碳化硅晶体中存在基晶面位错，在一定条件下，基晶面位错可以转化为堆垛层错。当碳化硅功率MOSFET器件中的体二极管导通时，在双极性运行下，电子-空穴的复合会使堆垛层错继续扩展，发生双极性退化。这一现象使得碳化硅功率MOSFET器件的导通压电阻增大，阻断模式下的漏电流增大，碳化硅功率MOSFET器件中的体二极管的导通压降增大，从而降低碳化硅功率MOSFET器件的可靠性。
在实际的电路应用中，为了避免双极性退化，一般使用外部反向并联肖特基二极管来抑制功率MOSFET器件中的体二极管。然而，这种方法会增大芯片的尺寸，且肖特基二极管的单价较高，因此这样产品结构会提高功率MOSFET器件的成本。
发明内容
本申请实施例提供了一种集成结势垒肖特基的MOSFET器件，用于解决如下技术问题：在MOSFET器件的外部并联肖特基二极管的方式导致集成了MOSFET器件的芯片尺寸增大、制作成本增多。
本申请实施例采用下述技术方案：
本申请实施例提供了一种集成结势垒肖特基的MOSFET器件，MOSFET器件包括：外延层，以及所述外延层的表面排布的若干形状相同、结构相同的元胞；所述外延层为N型半导体；每个所述元胞均包括阱区、源极区域以及高掺杂P型区域，所述阱区为P型半导体，所述源极区域为N型半导体；所述源极区域位于所述阱区内部，所述源极区域环绕所述高掺杂P型区域；其中，所述源极区域的离子注入深度小于所述阱区的离子注入深度，所述高掺杂P型区域与所述阱区相接触；所述阱区与所述外延层形成第一PN结，所述阱区与所述源极区域形成第二PN结；所述阱区的周围环绕有结势垒肖特基区域，所述结势垒肖特基区域包括多层环状高掺杂P型区域，以及每层所述环状高掺杂P型区域之间形成的肖特基区域；所述多层环状高掺杂P型区域与所述高掺杂P型区域的离子掺杂浓度相同；所述环状高掺杂P型区域与所述外延层形成第三PN结；所述阱区与相邻的所述环状高掺杂P型区域之间形成结型场效应管JFET区域；所述肖特基区域以及所述JFET区域的离子掺杂浓度大于或等于所述外延层的离子掺杂浓度，所述JFET区域的宽度以及每层环状高掺杂P型区域的间距均在相同的预设区间内取值。
本申请实施例通过将肖特基二极管嵌入到MOSFET元胞中，使肖特基二极管和MOSFET器件共用一个结构，以使MOSFET器件不需要再外部并联一个肖特基二极管，减小集成芯片的尺寸。
在一种可行的实施方式中，所述MOSFET器件还包括第一接触金属；所述第一接触金属覆盖于所述高掺杂P型区域的表面，与所述高掺杂P型区域形成欧姆接触；所述第一接触金属的一部分与所述源极区域相接触，以抑制所述MOSFET器件内部的寄生双极晶体管效应。
在一种可行的实施方式中，所述MOSFET器件还包括第二接触金属；所述第二接触金属覆盖于所述结势垒肖特基区域的表面，与所述结势垒肖特基区域中的若干个肖特基区域形成肖特基接触；所述第一接触金属与所述第二接触金属之间保持预设距离，以便于通过不同的工艺，将所述第一接触金属和所述第二接触金属分别设计为欧姆接触和肖特基接触。
本申请实施例通过将两种接触金属设计为分开的结构，可以更加方便地对两种接触金属分别进行不同的工艺处理，两者之间不产生干扰，从而降低MOSFET器件的制作难度，提高器件加工的成功率，减少加工失败的器件数量。
在一种可行的实施方式中，所述MOSFET器件还包括绝缘栅极氧化层；所述绝缘栅极氧化层覆盖在所述元胞的源极区域、阱区以及JFET区域上；所述绝缘栅极氧化层覆盖住所述JFET区域的宽度大于或等于0.1微米，且小于所述JFET区域的宽度。
在一种可行的实施方式中，所述栅极绝缘氧化层上覆盖有栅极导电多晶硅。
在一种可行的实施方式中，所述绝缘栅极氧化层以及所述栅极导电多晶硅的外面包裹有绝缘介质层。
在一种可行的实施方式中，所述绝缘介质层、所述第一接触金属以及所述第二接触金属上，覆盖有源极电极；所述源极电极与所述第一接触金属以及所述第二接触金属相接触；所述绝缘介质层将所述绝缘栅极氧化层以及所述栅极导电多晶硅，与所述源极电极隔开。
在一种可行的实施方式中，所述MOSFET器件还包括：碳化硅衬底，所述碳化硅衬底位于所述外延层背离所述元胞侧的表面；所述碳化硅衬底为N型半导体；所述碳化硅衬底中的离子掺杂浓度高于所述外延层中的离子掺杂浓度；所述碳化硅衬底背离所述外延层的一面覆盖有所述MOSFET器件的漏极电极。
在一种可行的实施方式中，所述预设区间为[0.8μm～5μm]。
在一种可行的实施方式中，所述元胞的形状为正多边形或圆形。
本申请实施例提供的一种集成结势垒肖特基的MOSFET器件，具有多边形或圆形元胞设计，可以实现较高的沟道宽度和JFET区域总面积，进而使MOSFET器件有较低的比导通电阻。
附图说明
为了更清楚地说明本申请实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本申请中记载的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。在附图中：
图1为本申请实施例提供的一种集成结势垒肖特基的MOSFET器件有源区截面图；
图2为本申请实施例提供的一种正六边形元胞结构示意图；
图3为本申请实施例提供的一种六边形元胞结构的部分截面图；
图4为本申请实施例提供的一种圆形元胞结构示意图；
图5为本申请实施例提供的一种圆形元胞结构的部分截面图；
图6为本申请实施例提供的一种正四边形元胞结构示意图；
图7为本申请实施例提供的一种正四边形元胞结构的部分截面图；
图8为本申请实施例提供的另一种正四边形元胞结构示意图；
图9为本申请实施例提供的另一种正四边形元胞结构的部分截面图；
附图标记说明：
10、MOSFET器件有源区；101、碳化硅衬底；102、外延层；103、阱区；104、源极区域；105、高掺杂P型区域；106、绝缘栅极氧化层；107、栅极导电多晶硅；108、绝缘介质层；109、第一接触金属；110、第二接触金属；111、源极电极；112、漏极电极；113、JFET区域；114、结势垒肖特基区域；115、第一PN结；116：第二PN结；117、环状高掺杂P型区域；118、第三PN结。
具体实施方式
为了使本技术领域的人员更好地理解本申请中的技术方案，下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本申请一部分实施例，而不是全部的实施例。基于本说明书实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都应当属于本申请保护的范围。
本申请实施例提供了一种集成结势垒肖特基的MOSFET器件，将结势垒肖特基二极管嵌入到功率MOSFET器件中的每个元胞单元使肖特基二极管和功率MOSFET二极管共用同一个结构，以减小集成芯片的尺寸，降低成本。
图1为本申请实施例提供的一种集成结势垒肖特基的MOSFET器件有源区截面图，如图1所示，MOSFET器件10具体包括：外延层102，以及外延层的表面排布的若干形状相同、结构相同的元胞。其中，外延层为N型半导体。
经过大量实验发现，与条形元胞相比，具有圆形和多边形元胞设计的MOSFET器件，可以实现较高的沟道宽度和结型场效应管(Junction Field-Effect Transistor，JFET)区域总面积，进而有较低的比导通电阻。因此，本申请中的元胞形状可以设计为正多边形或圆形。
以正六边形为例，图2为本申请实施例提供的一种正六边形元胞结构示意图，如图2所示，每个元胞均包括阱区103、源极区域104以及高掺杂P型区域105。其中，阱区103为P型半导体，源极区域104为N型半导体。阱区103、源极区域104以及高掺杂P型区域105的形状都是正六边形，且中心点重合。
如图2所示，源极区域104在阱区103的内部，源极区域104环绕高掺杂P型区域105。图1即为图2中的虚线AA’所对应的截面图，图3即为图2中的虚线BB’所对应的截面图，从图1中可以看出，元胞中的源极区域104的离子注入深度小于阱区103的离子注入深度，高掺杂P型区域105的下半部分与阱区103相接触。
进一步地，阱区103与外延层102之间的交界处形成第一PN结115，阱区103与源极区域104之间的交界处形成第二PN结116。
进一步地，如图2所示，阱区103的周围环绕有结势垒肖特基区域114，结势垒肖特基区域114包括多层环状高掺杂P型区域117，以及每层环状高掺杂P型区域117之间形成的肖特基区域。环状高掺杂P型区域117与外延层102形成第三PN结118。环状高掺杂P型区域117的形状也是正六边形，中心点与其他区域的中心点相同。阱区103与相邻的环状高掺杂P型区域之间形成JFET区域113。
在一个实施例中，本申请中的元胞最外层具体包括3层环状高掺杂P型区域117，由于元胞紧密排布，因此两个元胞共用最外层的环状高掺杂P型区域117，因此每两个元胞的阱区之间相隔5层环状高掺杂P型区域117，5层环状高掺杂P型区域之间形成4层肖特基区域。阱区103的离子掺杂浓度范围为：5E15cm-3～5E18cm-3。源极区域104的离子掺杂浓度范围为：1E18cm-3～1E22cm-3。高掺杂P型区域105以及环状高掺杂P型区域117的离子掺杂浓度范围为：1E18cm-3～1E22cm-3。
进一步地，JFET区域113的宽度n和离子注入浓度，需要保证MOSFET具有较小的导通压降，并且在阻断模式下，相邻的阱区间可以起到有效的电场屏蔽效应作用，确保器件的可靠性。同理，结势垒肖特基区域114中各层环状高掺杂P型区域117的离子注入浓度和间距s，需要保证结势垒肖特基二极管具有足够的电流导通能力，并且在阻断模式下，相邻的阱区间可以起到有效的电场屏蔽效应作用，确保器件的可靠性。因此，本申请的设计中，结势垒肖特基区域114中环状高掺杂P型区域117之间形成的肖特基区域以及JFET区域113的离子掺杂浓度大于或等于外延层102的离子掺杂浓度。JFET区域113的宽度n以及每层环状高掺杂P型区域117的间距s均在预设区间内取值，实验表明，这样设计可以使MOSFET器件具有较小的导通压降，以及在阻断模式下，相邻的阱区间可以起到有效的电场屏蔽作用。
在一个实施例中，预设区间具体为[0.8μm～5μm]。JFET区域113和结势垒肖特基区域114中环状高掺杂P型区域117之间形成的肖特基区域的离子掺杂浓度范围为：1E15cm-3～5E17cm-3。
进一步地，MOSFET器件10还包括第一接触金属109与第二接触金属110。如图1所示，第一接触金属覆盖于高掺杂P型区域105的表面，与高掺杂P型区域105形成欧姆接触。为了抑制MOSFET器件10内部的寄生双极晶体管效应，将第一接触金属109的一部分与源极区域104相接触。第二接触金属覆盖于结势垒肖特基区域114的表面，与结势垒肖特基区域114中的若干个肖特基区域形成肖特基接触。
如果将两片接触金属连接在一起，通过合适的接触金属设计和高温退火温度，可以使两片金属同时形成欧姆接触和肖特基接触，这样可以简化工艺流程，但弊端是实际器件生产中，同时形成良好的欧姆接触和肖特基接触不容易，因此可能会导致失败率增大，带来器件良率的牺牲。因此，如图1所示，本申请中的第一接触金属109与第二接触金属110之间保持一定距离，以便于通过不同的工艺，将两片接触金属分别设计为欧姆接触和肖特基接触，降低MOSFET器件的制作难度和失败率。
如图1所示，元胞的源极区域104、阱区103以及JFET区域113上覆盖着绝缘栅极氧化层106，绝缘栅极氧化层106起始于源极区域104，终止于JFET区域113。且绝缘栅极氧化层106覆盖住JFET区域113的宽度大于或等于0.1微米，且小于JFET区域113的宽度。
例如，若JFET区域113的宽度为5微米，则绝缘栅极氧化层106覆盖JFET区域113的宽度的取值范围为：[0.1μm～5μm]。
进一步地，栅极绝缘氧化层106上覆盖有栅极导电多晶硅107。绝缘栅极氧化层106以及栅极导电多晶硅107的外面包裹有绝缘介质层108，绝缘介质层108将绝缘栅极氧化层106以及栅极导电多晶硅107与相邻的第一接触金属109和第二接触金属110隔开。
进一步地，在绝缘介质层108、第一接触金属109以及第二接触金属110上覆盖有源极电极111，源极电极111与每个元胞的第一接触金属109、第二接触金属110相接触，且绝缘介质层108将绝缘栅极氧化层106以及栅极导电多晶硅107与源极电极111完全隔开。
进一步地，在外延层102背离元胞侧的一面，覆盖有碳化硅衬底101，碳化硅衬底101为N型半导体，且离子掺杂浓度高于外延层102的离子掺杂浓度。碳化硅衬底101背离外延层102的一面覆盖有MOSFET器件10的漏极电极112。
在一个实施例中，碳化硅衬底101的离子掺杂浓度范围为：1E18cm-3～1E20cm-3，外延层102的离子掺杂浓度范围为：1E14cm-3～5E16cm-3。
作为一种可行的实施方式，除正六边形之外，本申请中的元胞还可以设计为圆形、正方形、正八边形等。图4为本申请实施例提供的一种圆形元胞结构示意图，如图4所示，源极区域104以及高掺杂P型区域105的形状都是圆形，且圆心重合。虚线AA’对应的截面图如图1所示，虚线BB’对应的截面图如图5所示。
作为另一种可行的实施方式，对于正四边形元胞，可以有多种不同的排列方式，图6为本申请实施例提供的一种正四边形元胞结构示意图，如图6所示，每行四边形元胞交错排列，虚线AA’对应的截面图如图1所示，虚线BB’对应的截面图如图7所示。图8为本申请实施例提供的另一种正四边形元胞结构示意图，如图8所示，每行和每列元胞对齐排列，虚线AA’对应的截面图如图1所示，虚线BB’对应的截面图如图9所示。
本申请实施例提供的一种集成结势垒肖特基的MOSFET器件，具有多边形或圆形元胞设计，可以实现较高的沟道宽度和JFET区域总面积，进而使MOSFET有较低的比导通电阻。将肖特基二极管嵌入到MOSFET元胞中，可以使MOSFET器件不需要再外部并联一个肖特基二极管，以减小集成芯片的尺寸。
本申请中的各个实施例均采用递进的方式描述，各个实施例之间相同相似的部分互相参见即可，每个实施例重点说明的都是与其他实施例的不同之处。
上述对本申请特定实施例进行了描述。其它实施例在所附权利要求书的范围内。在一些情况下，在权利要求书中记载的动作或步骤可以按照不同于实施例中的顺序来执行并且仍然可以实现期望的结果。另外，在附图中描绘的过程不一定要求示出的特定顺序或者连续顺序才能实现期望的结果。在某些实施方式中，多任务处理和并行处理也是可以的或者可能是有利的。
以上所述仅为本申请的实施例而已，并不用于限制本申请。对于本领域技术人员来说，本申请的实施例可以有各种更改和变化。凡在本申请实施例的精神和原理之内所作的任何修改、等同替换、改进等，均应包含在本申请的权利要求范围之内。
Claims (10)
1.一种集成结势垒肖特基的MOSFET器件，其特征在于，所述MOSFET器件包括：外延层，以及所述外延层的表面排布的若干形状相同、结构相同的元胞；所述外延层为N型半导体；
每个所述元胞均包括阱区、源极区域以及高掺杂P型区域，所述阱区为P型半导体，所述源极区域为N型半导体；
所述源极区域位于所述阱区内部，所述源极区域环绕所述高掺杂P型区域；其中，所述源极区域的离子注入深度小于所述阱区的离子注入深度，所述高掺杂P型区域与所述阱区相接触；
所述阱区与所述外延层形成第一PN结，所述阱区与所述源极区域形成第二PN结；
所述阱区周围环绕有结势垒肖特基区域，所述结势垒肖特基区域包括多层环状高掺杂P型区域，以及每层所述环状高掺杂P型区域之间形成的肖特基区域；所述多层环状高掺杂P型区域与所述高掺杂P型区域的离子掺杂浓度相同；
所述环状高掺杂P型区域与所述外延层形成第三PN结；所述阱区与相邻的所述环状高掺杂P型区域之间形成结型场效应管JFET区域；
所述肖特基区域以及所述JFET区域的离子掺杂浓度大于或等于所述外延层的离子掺杂浓度，所述JFET区域的宽度以及每层环状高掺杂P型区域的间距均在相同的预设区间内取值。
2.根据权利要求1所述的一种集成结势垒肖特基的MOSFET器件，其特征在于，所述MOSFET器件还包括第一接触金属；
所述第一接触金属覆盖于所述高掺杂P型区域的表面，与所述高掺杂P型区域形成欧姆接触；
所述第一接触金属的一部分与所述源极区域相接触，以抑制所述MOSFET器件内部的寄生双极晶体管效应。
3.根据权利要求2所述的一种集成结势垒肖特基的MOSFET器件，其特征在于，所述MOSFET器件还包括第二接触金属；
所述第二接触金属覆盖于所述结势垒肖特基区域的表面，与所述结势垒肖特基区域中的若干个肖特基区域形成肖特基接触；
所述第一接触金属与所述第二接触金属之间保持预设距离，以便于通过不同的工艺，将所述第一接触金属和所述第二接触金属分别设计为欧姆接触和肖特基接触。
4.根据权利要求1所述的一种集成结势垒肖特基的MOSFET器件，其特征在于，所述MOSFET器件还包括绝缘栅极氧化层；
所述绝缘栅极氧化层覆盖在所述元胞的源极区域、阱区以及JFET区域上；
所述绝缘栅极氧化层覆盖住所述JFET区域的宽度大于或等于0.1微米，且小于所述JFET区域的宽度。
5.根据权利要求4所述的一种集成结势垒肖特基的MOSFET器件，其特征在于，所述栅极绝缘氧化层上覆盖有栅极导电多晶硅。
6.根据权利要求5所述的一种集成结势垒肖特基的MOSFET器件，其特征在于，所述绝缘栅极氧化层以及所述栅极导电多晶硅的外面包裹有绝缘介质层。
7.根据权利要求6所述的一种集成结势垒肖特基的MOSFET器件，其特征在于，所述绝缘介质层、所述第一接触金属以及所述第二接触金属上，覆盖有源极电极；
所述源极电极与所述第一接触金属以及所述第二接触金属相接触；
所述绝缘介质层将所述绝缘栅极氧化层以及所述栅极导电多晶硅，与所述源极电极隔开。
8.根据权利要求1所述的一种集成结势垒肖特基的MOSFET器件，其特征在于，所述MOSFET器件还包括：碳化硅衬底，所述碳化硅衬底位于所述外延层背离所述元胞侧的表面；所述碳化硅衬底为N型半导体；
所述碳化硅衬底中的离子掺杂浓度高于所述外延层中的离子掺杂浓度；
所述碳化硅衬底背离所述外延层的一面覆盖有所述MOSFET器件的漏极电极。
9.根据权利要求1所述的一种集成结势垒肖特基的MOSFET器件，其特征在于，所述预设区间为[0.8μm～5μm]。
10.根据权利要求1所述的一种集成结势垒肖特基的MOSFET器件，其特征在于，所述元胞的形状为正多边形或圆形。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202210047651.0A CN114400257A (zh) | 2022-01-17 | 2022-01-17 | 一种集成结势垒肖特基的mosfet器件 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202210047651.0A CN114400257A (zh) | 2022-01-17 | 2022-01-17 | 一种集成结势垒肖特基的mosfet器件 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN114400257A true CN114400257A (zh) | 2022-04-26 |
Family
ID=81230898
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202210047651.0A Pending CN114400257A (zh) | 2022-01-17 | 2022-01-17 | 一种集成结势垒肖特基的mosfet器件 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN114400257A (zh) |
-
2022
- 2022-01-17 CN CN202210047651.0A patent/CN114400257A/zh active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9362352B2 (en) | Semiconductor device and manufacturing method | |
| KR101745776B1 (ko) | 전력용 반도체 소자 | |
| US10361266B2 (en) | Semiconductor device | |
| CN112802899A (zh) | 一种集成esd结构的高压平面vdmos器件及制造方法 | |
| CN217306514U (zh) | 集成结势垒肖特基二极管的平面型功率mosfet器件 | |
| CN116598358A (zh) | 一种沟槽型功率mosfet器件及工艺流程 | |
| JP5735611B2 (ja) | ＳｉＣ半導体装置 | |
| CN216793696U (zh) | 一种集成结势垒肖特基的mosfet器件 | |
| CN114400256A (zh) | 一种集成结势垒肖特基的mosfet器件 | |
| JP3869580B2 (ja) | 半導体装置 | |
| CN217847964U (zh) | 集成结势垒肖特基二极管的平面型功率mosfet器件 | |
| CN116598354A (zh) | 一种基于多边形元胞的沟槽型功率mosfet器件及工艺流程 | |
| CN113745339B (zh) | 高可靠性功率半导体器件及其制作方法 | |
| CN114400255A (zh) | 集成结势垒肖特基二极管的平面型功率mosfet器件 | |
| CN216793695U (zh) | 一种集成结势垒肖特基的mosfet器件 | |
| CN215771158U (zh) | 一种高雪崩耐量高可靠性的功率半导体器件 | |
| CN114400258A (zh) | 集成结势垒肖特基二极管的平面型功率mosfet器件 | |
| CN114400257A (zh) | 一种集成结势垒肖特基的mosfet器件 | |
| CN213905364U (zh) | 沟槽功率半导体器件 | |
| JP2012004466A (ja) | 半導体装置 | |
| CN112420845A (zh) | 沟槽功率半导体器件及制造方法 | |
| CN214152910U (zh) | 一种集成esd结构的高压平面vdmos器件 | |
| CN213071146U (zh) | 一种绝缘栅双极晶体管终端 | |
| CN114203824B (zh) | 一种超结功率半导体器件及其制造方法 | |
| WO2023010648A1 (zh) | 静电保护器件及静电保护电路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination |