CN107516679A - 一种深槽超结dmos器件 - Google Patents
一种深槽超结dmos器件 Download PDFInfo
- Publication number
- CN107516679A CN107516679A CN201710668240.2A CN201710668240A CN107516679A CN 107516679 A CN107516679 A CN 107516679A CN 201710668240 A CN201710668240 A CN 201710668240A CN 107516679 A CN107516679 A CN 107516679A
- Authority
- CN
- China
- Prior art keywords
- type semiconductor
- conductive type
- deep trouth
- doped
- grid
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 150000001875 compounds Chemical class 0.000 claims abstract description 15
- 239000004065 semiconductor Substances 0.000 claims description 257
- 239000000758 substrate Substances 0.000 claims description 34
- 239000000463 material Substances 0.000 claims description 21
- 239000004020 conductor Substances 0.000 claims description 15
- 239000002131 composite material Substances 0.000 claims description 13
- 238000010276 construction Methods 0.000 claims description 9
- 229910052710 silicon Inorganic materials 0.000 claims description 9
- 239000010703 silicon Substances 0.000 claims description 9
- JBRZTFJDHDCESZ-UHFFFAOYSA-N AsGa Chemical compound [As]#[Ga] JBRZTFJDHDCESZ-UHFFFAOYSA-N 0.000 claims description 4
- 229910001218 Gallium arsenide Inorganic materials 0.000 claims description 4
- GPXJNWSHGFTCBW-UHFFFAOYSA-N Indium phosphide Chemical compound [In]#P GPXJNWSHGFTCBW-UHFFFAOYSA-N 0.000 claims description 4
- LEVVHYCKPQWKOP-UHFFFAOYSA-N [Si].[Ge] Chemical compound [Si].[Ge] LEVVHYCKPQWKOP-UHFFFAOYSA-N 0.000 claims description 4
- 229910010271 silicon carbide Inorganic materials 0.000 claims description 4
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 2
- 229920005591 polysilicon Polymers 0.000 claims description 2
- 239000002023 wood Substances 0.000 claims 1
- 230000015556 catabolic process Effects 0.000 abstract description 20
- 230000003071 parasitic effect Effects 0.000 abstract description 20
- 230000001939 inductive effect Effects 0.000 abstract description 8
- 230000005684 electric field Effects 0.000 abstract description 5
- 229910052706 scandium Inorganic materials 0.000 abstract description 2
- SIXSYDAISGFNSX-UHFFFAOYSA-N scandium atom Chemical compound [Sc] SIXSYDAISGFNSX-UHFFFAOYSA-N 0.000 abstract description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 8
- 239000010936 titanium Substances 0.000 description 7
- GWEVSGVZZGPLCZ-UHFFFAOYSA-N Titan oxide Chemical compound O=[Ti]=O GWEVSGVZZGPLCZ-UHFFFAOYSA-N 0.000 description 6
- 238000001465 metallisation Methods 0.000 description 5
- 238000010586 diagram Methods 0.000 description 4
- 238000005516 engineering process Methods 0.000 description 4
- 238000000034 method Methods 0.000 description 4
- 230000005611 electricity Effects 0.000 description 3
- 239000004408 titanium dioxide Substances 0.000 description 3
- 206010003497 Asphyxia Diseases 0.000 description 1
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- 238000009825 accumulation Methods 0.000 description 1
- 230000003321 amplification Effects 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- 230000019771 cognition Effects 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 239000010931 gold Substances 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 230000007935 neutral effect Effects 0.000 description 1
- 238000003199 nucleic acid amplification method Methods 0.000 description 1
- 238000005457 optimization Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
- H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
- H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
- H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
- H01L29/063—Reduced surface field [RESURF] pn-junction structures
- H01L29/0634—Multiple reduced surface field (multi-RESURF) structures, e.g. double RESURF, charge compensation, cool, superjunction (SJ), 3D-RESURF, composite buffer (CB) structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42312—Gate electrodes for field effect devices
- H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
- H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
- H01L29/42356—Disposition, e.g. buried gate electrode
- H01L29/4236—Disposition, e.g. buried gate electrode within a trench, e.g. trench gate electrode, groove gate electrode
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42312—Gate electrodes for field effect devices
- H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
- H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
- H01L29/42364—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Chemical & Material Sciences (AREA)
- Composite Materials (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
本发明提出了一种深槽超结DMOS器件，属于功率器件领域。本发明通过在传统超结DMOS器件中引入深槽栅结构，并合理设置深槽栅结构中介质层的复合交界面以固定雪崩击穿点，由于介质层中复合交界面在远离体区处引入电场峰值，而载流子必然会选择电阻最小的路径，进而达到有效改变发生雪崩击穿时超结DMOS器件的雪崩击穿电流路径，使雪崩击穿电流远离寄生BJT管的基区电阻，从而避免寄生BJT管的发射极正偏而造成的BJT管的开启，增强超结DMOS器件的钪UIS失效能力，提高器件在非箝位电感负载应用中的可靠性。
Description
技术领域
本发明属于功率半导体技术领域，具体涉及一种深槽超结DMOS器件。
背景技术
现代电力电子技术对于航天、通信、计算机、家用电器等高技术产业都至关重要，而在现代电力电子装置中，作为核心部分的电力半导体器件对于提高装置的各项技术性能和指标都起着重要的作用。近年来随着半导体技术的快速发展及对产品可靠性、失效机理等认知的深入，给功率半导体研究者带来了全新的挑战。
非箝位感性负载下的开关过程(Unclamped Inductive Switching,UIS)是用来描述功率MOSFET在非箝制电感电路中能够承受电流大小的能力，或者通常用来描述功率MOSFET在雪崩击穿下负载能量的能力。目前UIS失效已逐渐成为功率MOSFET最主要的安全杀手之一，UIS特性好坏会直接影响到器件的安全工作区及寿命，因为在回路导通时存储在电感中的能量必须在关断瞬间全部由功率器件释放，同时施加于功率器件的高电压和大电流极易造成器件失效。UIS特性会随着芯片尺寸缩小而变差，这是由于单个管芯尺寸越小，所负载的能力也就越小。这和“摩尔定律”中提到的半导体工艺尺寸不断减小的发展趋势是矛盾的，必将导致UIS引起的安全问题越来越严重。
超结MOSFET的出现虽然打破了常规功率DMOS器件的“硅极限”，然而，超结MOSFET的可靠性仍然成为了限制其大规模应用的主要因素器件，同时也是本领域技术人员亟待解决的技术问题。目前提高超结DMOS的抗UIS失效能力普遍通过高能量硼注入或深扩散以减小器件N+源区下的P型体区电阻以降低寄生BJT基区电阻，进而抑制寄生BJT管的开启。然而，这一方法无法实现无限降低寄生BJT基区电阻，因为这样会导致功率器件阈值电压(沟道开启电压)的增加；另外，这一方法无法从根本上解决由于雪崩击穿而导致器件失效的问题，因为上述方法只能抑制寄生BJT，而不是完全杜绝寄生BJT的开启。因此，亟需一种能够从根本上解决由于寄生BJT开启所导致超结DMOS器件可靠性差的问题。
发明内容
为了解决由于寄生BJT管开启造成超结DMOS器件可靠性差的问题，本发明提供一种具有高抗UIS失效能力和低导通电阻的超结DMOS器件。
为了解决上述技术问题，本发明提供的技术方案如下：
技术方案一：
一种深槽超结DMOS器件，包括自下而上依次层叠设置的金属化漏极(1)、第一导电类型半导体掺杂衬底(2)、第一导电类型半导体掺杂漂移区和金属化源极(12)；金属化漏极(1)位于第一导电类型半导体掺杂衬底(2)的背面，第一导电类型半导体掺杂漂移区位于第一导电类型半导体掺杂衬底(2)的正面；第二导电类型半导体体区(9)位于第一导电类型半导体掺杂漂移区的顶部两侧，第二导电类型半导体体区(9)内具有相互独立且相邻的第一导电类型半导体掺杂源区(10)和第二导电类型半导体掺杂接触区(11)；第二导电类型半导体掺杂柱区(5)位于第一导电类型半导体掺杂漂移区的底部两侧，两侧的第二导电类型半导体掺杂柱区(5)之间还具有与之形成超结结构的第一导电类型半导体掺杂柱区(3)；两侧的第二导电类型半导体体区(9)之间还具有深槽栅，所述深槽栅的上表面与金属化源极(12)相接触，所述深槽栅的下表面与第一导电类型半导体掺杂柱区(3)的上表面相接触，所述深槽栅包括介质层和埋设于所述介质层内的多晶硅栅电极(6)，所述多晶硅栅电极(6)上表面的结深小于其两侧的第一导电类型半导体掺杂源区(10)下表面的结深，所述多晶硅栅电极(6)下表面结深大于其两侧的第二导电类型半导体体区(9)下表面的结深；其特征在于：
所述介质层的上、下表面均与深槽栅的上、下表面重合，所述介质层包括第一介质层(8)和层叠于所述第一介质层(8)之上的第二介质层(7)形成的复合结构，所述第一介质层(8)的相对介电常数小于所述第二介质层(7)的相对介电常数，且两个介质层(7、8)形成的复合交界面远离第二导电类型半导体体区(9)且靠近第二导电类型半导体掺杂柱区(5)设置；
所述深槽栅与其两侧的第二导电类型半导体掺杂柱区(5)之间还具有第一导电类型半导体掺杂区(4)，所述第一导电类型半导体掺杂区(4)的下表面与深槽栅的下表面重合，所述第一导电类型半导体掺杂区(4)的上表面与第二导电类型半导体体区(9)的部分下表面重合。
进一步的是，本发明中第一介质层(8)的材料为低介电常数材料，优选为二氧化硅，所述第二介质层(8)的材料为高介电常数材料。
进一步的是，本发明中第一导电类型半导体为P型半导体，第二导电类型半导体为N型半导体。
进一步的是，本发明中第一导电类型半导体为N型半导体，第二导电类型半导体为P型半导体。
进一步的是，所述第一导电类型半导体或者所述第二导带类型半导体的材料为体硅、碳化硅、砷化镓、磷化铟或者锗硅复合材料。
技术方案二：
一种深槽超结DMOS器件，包括自下而上依次层叠设置的金属化漏极(1)、第一导电类型半导体掺杂衬底(2)、第一导电类型半导体掺杂漂移区和金属化源极(12)；金属化漏极(1)位于第一导电类型半导体掺杂衬底(2)的背面，第一导电类型半导体掺杂漂移区位于第一导电类型半导体掺杂衬底(2)的正面；第二导电类型半导体体区(9)位于第一导电类型半导体掺杂漂移区的顶部两侧，第二导电类型半导体体区(9)内具有相互独立且相邻的第一导电类型半导体掺杂源区(10)和第二导电类型半导体掺杂接触区(11)；第二导电类型半导体掺杂柱区(5)位于第一导电类型半导体掺杂漂移区的底部两侧；两侧的第二导电类型半导体体区(9)之间还具有深槽栅，所述深槽栅的上表面与金属化源极(12)相接触，所述深槽栅的下表面与第一导电类型半导体掺杂衬底(2)的上表面相接触，所述深槽栅包括介质层和埋设于所述介质层内的多晶硅栅电极(6)，所述多晶硅栅电极(6)上表面的结深小于其两侧的第一导电类型半导体掺杂源区(10)下表面的结深，所述多晶硅栅电极(6)下表面结深大于其两侧的第二导电类型半导体体区(9)下表面的结深且靠近第二导电类型半导体掺杂柱区(5)顶部设置；其特征在于：
所述介质层的上、下表面均与深槽栅的上、下表面重合，所述介质层包括第一介质层(8)和层叠于所述第一介质层(8)之上的第二介质层(7)形成的复合结构，所述第一介质层(8)的相对介电常数小于所述第二介质层(7)的相对介电常数，且两个介质层(7、8)形成的复合交界面远离第二导电类型半导体体区(9)且靠近第二导电类型半导体掺杂柱区(5)设置；
所述深槽栅与其两侧的第二导电类型半导体掺杂柱区(5)之间还具有第一导电类型半导体重掺杂区(43)，所述第一导电类型半导体重掺杂区(43)的下表面与深槽栅的下表面重合，所述第一导电类型半导体重掺杂区(43)的上表面与第二导电类型半导体体区(9)的部分下表面重合。
进一步的是，本发明中第一介质层(8)的材料为低介电常数材料，优选为二氧化硅，所述第二介质层(8)的材料为高介电常数材料。
进一步的是，本发明中第一导电类型半导体为P型半导体，第二导电类型半导体为N型半导体。
进一步的是，本发明中第一导电类型半导体为N型半导体，第二导电类型半导体为P型半导体。
进一步的是，所述第一导电类型半导体或者所述第二导带类型半导体的材料为体硅、碳化硅、砷化镓、磷化铟或者锗硅复合材料。
技术方案三：
一种深槽超结DMOS器件，包括自下而上依次层叠设置的金属化漏极(1)、第一导电类型半导体掺杂衬底(2)、第一导电类型半导体掺杂漂移区和金属化源极(12)；金属化漏极(1)位于第一导电类型半导体掺杂衬底(2)的背面，第一导电类型半导体掺杂漂移区位于第一导电类型半导体掺杂衬底(2)的正面；第二导电类型半导体体区(9)位于第一导电类型半导体掺杂漂移区的顶部两侧，第二导电类型半导体体区(9)内具有相互独立且相邻的第一导电类型半导体掺杂源区(10)和第二导电类型半导体掺杂接触区(11)；第二导电类型半导体掺杂柱区(5)位于第一导电类型半导体掺杂漂移区的底部两侧；两侧的第二导电类型半导体体区(9)之间还具有深槽栅，所述深槽栅的上表面与金属化源极(12)相接触，所述深槽栅的下表面与第一导电类型半导体掺杂衬底(2)的上表面相接触，所述深槽栅包括介质层和埋设于所述介质层内的多晶硅栅电极(6)，所述多晶硅栅电极(6)上表面的结深小于其两侧的第一导电类型半导体掺杂源区(10)下表面的结深，所述多晶硅栅电极(6)下表面结深大于其两侧的第二导电类型半导体体区(9)下表面的结深且靠近第二导电类型半导体掺杂柱区(5)底部设置；其特征在于：
所述介质层的上、下表面均与深槽栅的上、下表面重合，所述介质层包括第一介质层(8)和层叠于所述第一介质层(8)之上的第二介质层(7)形成的复合结构，所述第一介质层(8)的相对介电常数小于所述第二介质层(7)的相对介电常数，且两个介质层(7、8)形成的复合交界面远离第二导电类型半导体体区(9)且靠近第二导电类型半导体掺杂柱区(5)设置；
所述深槽栅与其两侧的第二导电类型半导体掺杂柱区(5)之间还具有第一导电类型半导体轻掺杂区(34)，所述第一导电类型半导体轻掺杂区(34)的下表面与深槽栅的下表面重合，所述第一导电类型半导体轻掺杂区(34)的上表面与第二导电类型半导体体区(9)的部分下表面重合。
进一步的是，本发明中第一介质层(8)的材料为低介电常数材料，优选为二氧化硅，所述第二介质层(8)的材料为高介电常数材料。
进一步的是，本发明中第一导电类型半导体为P型半导体，第二导电类型半导体为N型半导体。
进一步的是，本发明中第一导电类型半导体为N型半导体，第二导电类型半导体为P型半导体。
进一步的是，所述第一导电类型半导体或者所述第二导带类型半导体的材料为体硅、碳化硅、砷化镓、磷化铟或者锗硅复合材料。
相比现有技术，本发明的有益效果在于：
本发明通过在传统超结DMOS器件中引入深槽栅结构，并合理设置深槽栅结构中介质层的复合交界面以固定雪崩击穿点，由于介质层中复合交界面在远离体区处引入电场峰值，而载流子必然会选择电阻最小的路径，进而达到有效改变发生雪崩击穿时超结DMOS器件的雪崩击穿电流路径，使雪崩击穿电流远离寄生BJT管的基区电阻，从而避免寄生BJT管的发射极正偏而造成的BJT管的开启，增强超结DMOS器件的钪UIS失效能力，提高器件在非箝位电感负载应用中的可靠性。
附图说明
图1是本发明实施例1提供的一种深槽超结DMOS器件的结构示意图；
图2是传统超结DMOS器件结构及其寄生BJT和雪崩击穿电流路径的示意图；
图3是本发明实施例1提供的一种深槽超结DMOS器件的寄生BJT以及雪崩击穿电流路径的示意图；
图4是本发明实施例2提供的一种深槽超结DMOS器件的结构示意图；
图5是本发明实施例1提供的一种深槽超结DMOS器件在正向导通时电流路径的示意图；
图6是本发明实施例3提供的一种深槽超结DMOS器件的结构示意图；
图1至图6中：1是金属化漏极，2是第一导电类型半导体掺杂衬底，3是第一导电类型掺杂柱区，4是第一导电类型半导体掺杂区，43是第一导电类型半导体重掺杂区，34是第一导电类型半导体轻掺杂区，5是第二导电类型半导体掺杂柱区，6是多晶硅栅电极，7是第二介质层，8是第一介质层，9是第二导电类型半导体体区、10是第一导电类型半导体掺杂源区、11第二导电类型半导体掺杂接触区，12是金属化源极，带箭头的实线表示正向导通电流路径，BJT是器件中寄生的三极管，Rb表示寄生三极管的基区电阻，带箭头的虚线表示雪崩击穿电流路径。
具体实施方式
下面参照附图对本发明进行更全面的描述，在附图中相同的标号表示相同或者相似的组件或者元素。本发明的要旨在于提供一种高抗UIS失效能力的超结DMOS(SJ-DMOS)器件，SJ-DMOS器件可以是P型SJ-DMOS(SJ-pDMOS)器件，也可以是N型SJ-DMOS(SJ-nDMOS)器件。
实施例1：
如图1所示，本实施例提供一种深槽超结DMOS器件，包括自下而上依次层叠设置的金属化漏极1、第一导电类型半导体掺杂衬底2、第一导电类型半导体掺杂漂移区和金属化源极12；金属化漏极1位于第一导电类型半导体掺杂衬底2的背面，第一导电类型半导体掺杂漂移区位于第一导电类型半导体掺杂衬底2的正面；第二导电类型半导体体区9位于第一导电类型半导体掺杂漂移区的顶部两侧，第二导电类型半导体体区9内具有相互独立且相邻的第一导电类型半导体掺杂源区10和第二导电类型半导体掺杂接触区11；第二导电类型半导体掺杂柱区5位于第一导电类型半导体掺杂漂移区的底部两侧，两侧的第二导电类型半导体掺杂柱区5之间还具有与之形成超结结构的第一导电类型半导体掺杂柱区3；两侧的第二导电类型半导体体区9之间还具有深槽栅，所述深槽栅的上表面与金属化源极12相接触，所述深槽栅的下表面与第一导电类型半导体掺杂柱区3的上表面相接触，所述深槽栅包括介质层和埋设于所述介质层内的多晶硅栅电极6，所述多晶硅栅电极6上表面的结深小于其两侧的第一导电类型半导体掺杂源区10下表面的结深，所述多晶硅栅电极6下表面结深大于其两侧的第二导电类型半导体体区9下表面的结深；其特征在于：
所述介质层的上、下表面均与深槽栅的上、下表面重合，所述介质层包括第一介质层8和层叠于所述第一介质层8之上的第二介质层7形成的复合结构，所述第一介质层8的相对介电常数小于所述第二介质层7的相对介电常数，且两个介质层7、8形成的复合交界面远离第二导电类型半导体体区9且靠近第二导电类型半导体掺杂柱区5设置；
所述深槽栅与其两侧的第二导电类型半导体掺杂柱区5之间还具有第一导电类型半导体掺杂区4，所述第一导电类型半导体掺杂区4的下表面与深槽栅的下表面重合，所述第一导电类型半导体掺杂区4的上表面与第二导电类型半导体体区9的部分下表面重合。
本发明的要旨在于提供一种高抗UIS失效能力的超结DMOS(SJ-DMOS)器件，基于上述技术方案，当第一导电类型半导体为P型半导体而第二导电类型半导体为N型半导体时，本发明提供的SJ-DMOS器件为P沟道SJ-DMOS器件；当第一导电类型半导体为N型半导体而第二导电类型半导体为P型半导体时，本发明提供的SJ-DMOS器件为N沟道SJ-DMOS器件。
下面具体以N沟道SJ-DMOS器件为例对本发明的原理及特性进行详细说明，相应地，P沟道SJ-DMOS器件的原理类似，根据本领域常识即可货值，故此在此不再赘述。传统SJ-DMOS器件的结构及其寄生BJT管和雪崩电流的示意图如图2所示，根据本领域常识可知：通常传统SJ-DMOS器件的雪崩击穿发生在P型体区9的边缘。在非箝位电感负载应用中，当传统超结DMOS器件发生雪崩击穿后，雪崩电流将流经N+源区10下面的P型体区9到达P+接触区11。当雪崩电流流经了寄生BJT管的基极电阻Rb，必然会在Rb上产生正向压降，这个压降大于P/N+结的正向导通电压，将使寄生BJT的发射极正偏，进入正向放大工作区，放大雪崩击穿电流，进而造成器件的热烧毁。
而本发明提出了SJ-DMOS器件的寄生BJT管及雪崩电流的示意图如图3所示，就要本发明提出的新型器件结构，在非箝位电感负载应用中，当本发明SJ-DMOS器件发生雪崩击穿后，雪崩电流经流经第二介质8旁的P型柱，然后直接流入金属化源极12。本发明提出的超结DMOS器件使得雪崩击穿发生在P型柱，而本发明实现雪崩电流路径改变的原理在于：通过在远离P型体区的深槽栅底部引入电场峰值，电场峰值处容易发生雪崩击穿，因此能够将雪崩击穿点固定在被始终固定电场峰值处。而本发明通过在深槽栅中介质层设置低K介质层和高K介质层形成复合交界面，这一复合交界面尽量远离P型体区且靠近P型柱区设置，继而将雪崩击穿点固定于此处，同时又由于载流子必然会选择电阻最小的路径，所以雪崩电流在流经第二介质8旁的P型柱后会直接流入金属化源极12，有效避免了寄生BJT管的基区电阻，进而提高了器件在非箝位电感负载中的可靠性。
实施例2：
如图4所示，本实施例提供一种深槽超结DMOS器件，包括自下而上依次层叠设置的金属化漏极1、第一导电类型半导体掺杂衬底2、第一导电类型半导体掺杂漂移区和金属化源极12；金属化漏极1位于第一导电类型半导体掺杂衬底2的背面，第一导电类型半导体掺杂漂移区位于第一导电类型半导体掺杂衬底2的正面；第二导电类型半导体体区9位于第一导电类型半导体掺杂漂移区的顶部两侧，第二导电类型半导体体区9内具有相互独立且相邻的第一导电类型半导体掺杂源区10和第二导电类型半导体掺杂接触区11；第二导电类型半导体掺杂柱区5位于第一导电类型半导体掺杂漂移区的底部两侧；两侧的第二导电类型半导体体区9之间还具有深槽栅，所述深槽栅的上表面与金属化源极12相接触，所述深槽栅的下表面与第一导电类型半导体掺杂衬底2的上表面相接触，所述深槽栅包括介质层和埋设于所述介质层内的多晶硅栅电极6，所述多晶硅栅电极6上表面的结深小于其两侧的第一导电类型半导体掺杂源区10下表面的结深，所述多晶硅栅电极6下表面结深大于其两侧的第二导电类型半导体体区9下表面的结深且靠近第二导电类型半导体掺杂柱区5顶部设置；其特征在于：
所述介质层的上、下表面均与深槽栅的上、下表面重合，所述介质层包括第一介质层8和层叠于所述第一介质层8之上的第二介质层7形成的复合结构，所述第一介质层8的相对介电常数小于所述第二介质层7的相对介电常数，且两个介质层7、8形成的复合交界面远离第二导电类型半导体体区9且靠近第二导电类型半导体掺杂柱区5设置；
所述深槽栅与其两侧的第二导电类型半导体掺杂柱区5之间还具有第一导电类型半导体重掺杂区43，所述第一导电类型半导体重掺杂区43的下表面与深槽栅的下表面重合，所述第一导电类型半导体重掺杂区43的上表面与第二导电类型半导体体区9的部分下表面重合。
将本实施例提出的器件中多晶硅栅电极6接正电位，金属化漏电极1接正电位，金属化源极12接零电位，当器件正向导通时，当多晶硅栅电极6施加的正偏电压达到阈值电压时，在P型体区9中靠近第一介质层7处的一侧形成反型沟道；此时在金属化漏电极1的正向偏压下，电子作为载流子从N+掺杂源区10经过P型体区9中形成的反型沟道，注入N+重掺杂区43后到达N柱区3，并最终达到金属化漏电极1形成正向电流，超结DMOS器件导通，如图5所示。由于N+重掺杂区43的掺杂浓度较高，为超结DMOS器件中多子电流的流动提供了一条低阻通路，减小了导通电阻。
实施例3：
一种深槽超结DMOS器件，包括自下而上依次层叠设置的金属化漏极1、第一导电类型半导体掺杂衬底2、第一导电类型半导体掺杂漂移区和金属化源极12；金属化漏极1位于第一导电类型半导体掺杂衬底2的背面，第一导电类型半导体掺杂漂移区位于第一导电类型半导体掺杂衬底2的正面；第二导电类型半导体体区9位于第一导电类型半导体掺杂漂移区的顶部两侧，第二导电类型半导体体区9内具有相互独立且相邻的第一导电类型半导体掺杂源区10和第二导电类型半导体掺杂接触区11；第二导电类型半导体掺杂柱区5位于第一导电类型半导体掺杂漂移区的底部两侧；两侧的第二导电类型半导体体区9之间还具有深槽栅，所述深槽栅的上表面与金属化源极12相接触，所述深槽栅的下表面与第一导电类型半导体掺杂衬底2的上表面相接触，所述深槽栅包括介质层和埋设于所述介质层内的多晶硅栅电极6，所述多晶硅栅电极6上表面的结深小于其两侧的第一导电类型半导体掺杂源区10下表面的结深，所述多晶硅栅电极6下表面结深大于其两侧的第二导电类型半导体体区9下表面的结深且靠近第二导电类型半导体掺杂柱区5底部设置；其特征在于：
所述介质层的上、下表面均与深槽栅的上、下表面重合，所述介质层包括第一介质层8和层叠于所述第一介质层8之上的第二介质层7形成的复合结构，所述第一介质层8的相对介电常数小于所述第二介质层7的相对介电常数，且两个介质层7、8形成的复合交界面远离第二导电类型半导体体区9且靠近第二导电类型半导体掺杂柱区5设置；
所述深槽栅与其两侧的第二导电类型半导体掺杂柱区5之间还具有第一导电类型半导体轻掺杂区34，所述第一导电类型半导体轻掺杂区34的下表面与深槽栅的下表面重合，所述第一导电类型半导体轻掺杂区34的上表面与第二导电类型半导体体区9的部分下表面重合。
本实施例在实施例2的基础加长多晶硅栅电极6使其在正向导通时形成电子积累层，用以降低器件的导通电阻，进而实现了优化雪崩电流路径以提高器件的UIS能力的同时，器件的正向导通性能也进一步提高。
以上结合附图对本发明的实施例进行了阐述，但是本发明并不局限于上述的具体实施方式，上述具体实施方式仅仅是示意性的，而不是限制性的。本领域的普通技术人员在本发明的启示下，在不脱离本发明宗旨和权利要求所保护的范围情况下，还可做出很多形式，这些均属于本发明的保护之内。
Claims (7)
1.一种深槽超结DMOS器件，包括自下而上依次层叠设置的金属化漏极(1)、第一导电类型半导体掺杂衬底(2)、第一导电类型半导体掺杂漂移区和金属化源极(12)；金属化漏极(1)位于第一导电类型半导体掺杂衬底(2)的背面，第一导电类型半导体掺杂漂移区位于第一导电类型半导体掺杂衬底(2)的正面；第二导电类型半导体体区(9)位于第一导电类型半导体掺杂漂移区的顶部两侧，第二导电类型半导体体区(9)内具有相互独立且相邻的第一导电类型半导体掺杂源区(10)和第二导电类型半导体掺杂接触区(11)；第二导电类型半导体掺杂柱区(5)位于第一导电类型半导体掺杂漂移区的底部两侧，两侧的第二导电类型半导体掺杂柱区(5)之间还具有与之形成超结结构的第一导电类型半导体掺杂柱区(3)；两侧的第二导电类型半导体体区(9)之间还具有深槽栅，所述深槽栅的上表面与金属化源极(12)相接触，所述深槽栅的下表面与第一导电类型半导体掺杂柱区(3)的上表面相接触，所述深槽栅包括介质层和埋设于所述介质层内的多晶硅栅电极(6)，所述多晶硅栅电极(6)上表面的结深小于其两侧的第一导电类型半导体掺杂源区(10)下表面的结深，所述多晶硅栅电极(6)下表面结深大于其两侧的第二导电类型半导体体区(9)下表面的结深；其特征在于：
所述介质层的上、下表面均与深槽栅的上、下表面重合，所述介质层包括第一介质层(8)和层叠于所述第一介质层(8)之上的第二介质层(7)形成的复合结构，所述第一介质层(8)的相对介电常数小于所述第二介质层(7)的相对介电常数，且两个介质层(7、8)形成的复合交界面远离第二导电类型半导体体区(9)且靠近第二导电类型半导体掺杂柱区(5)设置；
所述深槽栅与其两侧的第二导电类型半导体掺杂柱区(5)之间还具有第一导电类型半导体掺杂区(4)，所述第一导电类型半导体掺杂区(4)的下表面与深槽栅的下表面重合，所述第一导电类型半导体掺杂区(4)的上表面与第二导电类型半导体体区(9)的部分下表面重合。
2.一种深槽超结DMOS器件，包括自下而上依次层叠设置的金属化漏极(1)、第一导电类型半导体掺杂衬底(2)、第一导电类型半导体掺杂漂移区和金属化源极(12)；金属化漏极(1)位于第一导电类型半导体掺杂衬底(2)的背面，第一导电类型半导体掺杂漂移区位于第一导电类型半导体掺杂衬底(2)的正面；第二导电类型半导体体区(9)位于第一导电类型半导体掺杂漂移区的顶部两侧，第二导电类型半导体体区(9)内具有相互独立且相邻的第一导电类型半导体掺杂源区(10)和第二导电类型半导体掺杂接触区(11)；第二导电类型半导体掺杂柱区(5)位于第一导电类型半导体掺杂漂移区的底部两侧；两侧的第二导电类型半导体体区(9)之间还具有深槽栅，所述深槽栅的上表面与金属化源极(12)相接触，所述深槽栅的下表面与第一导电类型半导体掺杂衬底(2)的上表面相接触，所述深槽栅包括介质层和埋设于所述介质层内的多晶硅栅电极(6)，所述多晶硅栅电极(6)上表面的结深小于其两侧的第一导电类型半导体掺杂源区(10)下表面的结深，所述多晶硅栅电极(6)下表面结深大于其两侧的第二导电类型半导体体区(9)下表面的结深且靠近第二导电类型半导体掺杂柱区(5)顶部设置；其特征在于：
所述介质层的上、下表面均与深槽栅的上、下表面重合，所述介质层包括第一介质层(8)和层叠于所述第一介质层(8)之上的第二介质层(7)形成的复合结构，所述第一介质层(8)的相对介电常数小于所述第二介质层(7)的相对介电常数，且两个介质层(7、8)形成的复合交界面远离第二导电类型半导体体区(9)且靠近第二导电类型半导体掺杂柱区(5)设置；
所述深槽栅与其两侧的第二导电类型半导体掺杂柱区(5)之间还具有第一导电类型半导体重掺杂区(43)，所述第一导电类型半导体重掺杂区(43)的下表面与深槽栅的下表面重合，所述第一导电类型半导体重掺杂区(43)的上表面与第二导电类型半导体体区(9)的部分下表面重合。
3.一种深槽超结DMOS器件，包括自下而上依次层叠设置的金属化漏极(1)、第一导电类型半导体掺杂衬底(2)、第一导电类型半导体掺杂漂移区和金属化源极(12)；金属化漏极(1)位于第一导电类型半导体掺杂衬底(2)的背面，第一导电类型半导体掺杂漂移区位于第一导电类型半导体掺杂衬底(2)的正面；第二导电类型半导体体区(9)位于第一导电类型半导体掺杂漂移区的顶部两侧，第二导电类型半导体体区(9)内具有相互独立且相邻的第一导电类型半导体掺杂源区(10)和第二导电类型半导体掺杂接触区(11)；第二导电类型半导体掺杂柱区(5)位于第一导电类型半导体掺杂漂移区的底部两侧；两侧的第二导电类型半导体体区(9)之间还具有深槽栅，所述深槽栅的上表面与金属化源极(12)相接触，所述深槽栅的下表面与第一导电类型半导体掺杂衬底(2)的上表面相接触，所述深槽栅包括介质层和埋设于所述介质层内的多晶硅栅电极(6)，所述多晶硅栅电极(6)上表面的结深小于其两侧的第一导电类型半导体掺杂源区(10)下表面的结深，所述多晶硅栅电极(6)下表面结深大于其两侧的第二导电类型半导体体区(9)下表面的结深且靠近第二导电类型半导体掺杂柱区(5)底部设置；其特征在于：
所述介质层的上、下表面均与深槽栅的上、下表面重合，所述介质层包括第一介质层(8)和层叠于所述第一介质层(8)之上的第二介质层(7)形成的复合结构，所述第一介质层(8)的相对介电常数小于所述第二介质层(7)的相对介电常数，且两个介质层(7、8)形成的复合交界面远离第二导电类型半导体体区(9)且靠近第二导电类型半导体掺杂柱区(5)设置；
所述深槽栅与其两侧的第二导电类型半导体掺杂柱区(5)之间还具有第一导电类型半导体轻掺杂区(34)，所述第一导电类型半导体轻掺杂区(34)的下表面与深槽栅的下表面重合，所述第一导电类型半导体轻掺杂区(34)的上表面与第二导电类型半导体体区(9)的部分下表面重合。
4.根据权利要求1至3中任一项所述的一种深槽超结DMOS器件，所述第一导电类型半导体或者所述第二导带类型半导体的材料为体硅、碳化硅、砷化镓、磷化铟或者锗硅复合材料。
5.根据权利要求1至3中任一项所述的一种深槽超结DMOS器件，所述第一介质层(8)的材料为低介电常数材料，所述第二介质层(8)的材料为高介电常数材料。
6.根据权利要求1至3中任一项所述的一种深槽超结DMOS器件，其特征在于，所述第一导电类型半导体为P型半导体，所述第二导电类型半导体为N型半导体。
7.根据权利要求1至3中任一项所述的一种深槽超结DMOS器件，所述第一导电类型半导体为N型半导体，所述第二导电类型半导体为P型半导体。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201710668240.2A CN107516679B (zh) | 2017-08-07 | 2017-08-07 | 一种深槽超结dmos器件 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201710668240.2A CN107516679B (zh) | 2017-08-07 | 2017-08-07 | 一种深槽超结dmos器件 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN107516679A true CN107516679A (zh) | 2017-12-26 |
| CN107516679B CN107516679B (zh) | 2020-02-04 |
Family
ID=60721950
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201710668240.2A Active CN107516679B (zh) | 2017-08-07 | 2017-08-07 | 一种深槽超结dmos器件 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN107516679B (zh) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN109065629A (zh) * | 2018-08-24 | 2018-12-21 | 电子科技大学 | 一种槽栅超结器件 |
| CN112885889A (zh) * | 2021-01-14 | 2021-06-01 | 电子科技大学 | 一种含组合介质深槽的横向耐压区 |
| CN113745339A (zh) * | 2021-09-07 | 2021-12-03 | 无锡新洁能股份有限公司 | 高可靠性功率半导体器件及其制作方法 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP1054451A2 (en) * | 1999-05-19 | 2000-11-22 | Intersil Corporation | MOS-gated power device having extended trench and doping zone and process for forming same |
| JP2002217415A (ja) * | 2000-12-07 | 2002-08-02 | Internatl Rectifier Corp | 高電圧垂直伝導スーパージャンクション半導体デバイス |
| US20040012038A1 (en) * | 2002-04-17 | 2004-01-22 | Shigeo Kouzuki | Semiconductor device |
| CN101719495A (zh) * | 2008-09-30 | 2010-06-02 | 英飞凌科技奥地利有限公司 | 半导体器件及其制造方法 |
-
2017
- 2017-08-07 CN CN201710668240.2A patent/CN107516679B/zh active Active
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP1054451A2 (en) * | 1999-05-19 | 2000-11-22 | Intersil Corporation | MOS-gated power device having extended trench and doping zone and process for forming same |
| JP2002217415A (ja) * | 2000-12-07 | 2002-08-02 | Internatl Rectifier Corp | 高電圧垂直伝導スーパージャンクション半導体デバイス |
| US20040012038A1 (en) * | 2002-04-17 | 2004-01-22 | Shigeo Kouzuki | Semiconductor device |
| CN101719495A (zh) * | 2008-09-30 | 2010-06-02 | 英飞凌科技奥地利有限公司 | 半导体器件及其制造方法 |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN109065629A (zh) * | 2018-08-24 | 2018-12-21 | 电子科技大学 | 一种槽栅超结器件 |
| CN109065629B (zh) * | 2018-08-24 | 2021-02-23 | 电子科技大学 | 一种槽栅超结器件 |
| CN112885889A (zh) * | 2021-01-14 | 2021-06-01 | 电子科技大学 | 一种含组合介质深槽的横向耐压区 |
| CN112885889B (zh) * | 2021-01-14 | 2022-06-03 | 电子科技大学 | 一种含组合介质深槽的横向耐压区 |
| CN113745339A (zh) * | 2021-09-07 | 2021-12-03 | 无锡新洁能股份有限公司 | 高可靠性功率半导体器件及其制作方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN107516679B (zh) | 2020-02-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN105322002B (zh) | 反向传导igbt | |
| CN105742346B (zh) | 双分裂沟槽栅电荷存储型rc-igbt及其制造方法 | |
| CN105118862B (zh) | 一种具有抗单粒子效应的vdmos器件 | |
| CN107302025B (zh) | 一种具有抗单粒子效应的vdmos器件 | |
| CN103022089A (zh) | 一种无snapback效应的逆导型绝缘栅双极晶体管 | |
| CN107482056A (zh) | 一种屏蔽栅vdmos器件 | |
| CN107464842A (zh) | 一种具有集电极槽的超结逆导型igbt | |
| CN105185826B (zh) | 一种横向rc-igbt器件 | |
| CN107482051A (zh) | 一种变禁带宽度的超结vdmos器件 | |
| CN106067480A (zh) | 一种双通道rc‑ligbt器件及其制备方法 | |
| CN107516679A (zh) | 一种深槽超结dmos器件 | |
| CN107331707A (zh) | 具有抗单粒子效应的vdmos器件 | |
| CN105023943B (zh) | 一种纵向rc‑igbt器件 | |
| CN109065609A (zh) | 一种低导通电阻绝缘体上硅横向绝缘栅双极型晶体管 | |
| Steighner et al. | Simulation and analysis of InGaAs power MOSFET performances and reliability | |
| CN109103240A (zh) | 一种低导通功耗绝缘体上硅横向绝缘栅双极型晶体管 | |
| CN107994072A (zh) | 一种带有屏蔽栅的载流子储存层igbt器件 | |
| CN106981519B (zh) | 一种高雪崩耐量的超结dmos器件 | |
| CN107170827A (zh) | 一种限定雪崩击穿点的屏蔽栅vdmos器件 | |
| CN110504305B (zh) | 一种具有自偏置pmos钳位载流子存储层的SOI-LIGBT器件 | |
| CN106098763B (zh) | 一种rc-ligbt器件及其制备方法 | |
| Iwamuro | SiC power device design and fabrication | |
| Li et al. | A power MOSFET with P-base Schottky diode and built-in channel diode for fast reverse recovery | |
| Luo et al. | Novel ultralow loss SOI LIGBT with a self-adaptive pMOS and double floating ohmic contacts | |
| CN107546273A (zh) | 一种具有抗seb能力的vdmos器件 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant | ||
| TR01 | Transfer of patent right | ||
| TR01 | Transfer of patent right |
Effective date of registration: 20230508 Address after: 310051 1-1201, No. 6, Lianhui street, Xixing street, Binjiang District, Hangzhou City, Zhejiang Province Patentee after: Hangzhou Xinmai Semiconductor Technology Co.,Ltd. Address before: 611731, No. 2006, West Avenue, Chengdu hi tech Zone (West District, Sichuan) Patentee before: University of Electronic Science and Technology of China |