CN114121946A - 一种半导体集成芯片和igbt模块 - Google Patents
一种半导体集成芯片和igbt模块 Download PDFInfo
- Publication number
- CN114121946A CN114121946A CN202010879846.2A CN202010879846A CN114121946A CN 114121946 A CN114121946 A CN 114121946A CN 202010879846 A CN202010879846 A CN 202010879846A CN 114121946 A CN114121946 A CN 114121946A
- Authority
- CN
- China
- Prior art keywords
- region
- semiconductor
- electrode
- polysilicon
- chip
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 177
- 238000011084 recovery Methods 0.000 claims abstract description 18
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 58
- 229920005591 polysilicon Polymers 0.000 claims description 58
- 238000002955 isolation Methods 0.000 claims description 49
- 238000004806 packaging method and process Methods 0.000 claims description 5
- 239000002184 metal Substances 0.000 claims description 3
- 230000003647 oxidation Effects 0.000 claims description 2
- 238000007254 oxidation reaction Methods 0.000 claims description 2
- 238000000034 method Methods 0.000 abstract description 9
- 239000010410 layer Substances 0.000 description 55
- 239000011229 interlayer Substances 0.000 description 8
- 238000004519 manufacturing process Methods 0.000 description 7
- 238000010586 diagram Methods 0.000 description 5
- 230000009286 beneficial effect Effects 0.000 description 2
- 230000007423 decrease Effects 0.000 description 2
- 238000001514 detection method Methods 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000002360 preparation method Methods 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 230000001413 cellular effect Effects 0.000 description 1
- 238000006731 degradation reaction Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000012544 monitoring process Methods 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 239000000758 substrate Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
- H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
- H01L27/0814—Diodes only
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
本发明提供了一种半导体集成芯片和IGBT模块，通过在所述第一半导体器件的第一电极裸露的第一部分上设置第二半导体器件，所述第一半导体器件表面除第一电极外不需要布局其它电极，有利于所述第二半导体器件的位置和电极布局的灵活性设置，包含所述半导体集成芯片的IGBT模块由于温度传感器不需要占用IGBT芯片的元胞区的面积，从而不会引起IGBT芯片电流密度的下降和饱和压降的增加，提高了IGBT模块的性能；而且温度传感器和快速恢复二极管之间的隔离简单，工艺成本低；此外，FRD芯片结温要比IGBT芯片结温高，将温度传感放置在FRD芯片上，避免IGBT芯片超过最高工作结温，引起模块失效。
Description
技术领域
本发明属于集成功率模块技术领域，具体是涉及到一种半导体集成芯片和IGBT模。
背景技术
目前绝缘栅双极晶体管(IGBT)已经成为大电压，大电流，高频电力电子应用中最广泛的半导体器件。随着芯片及封装技术的发展和应用要求的提高，出现了各种智能功率模块(IPM)。通过将感应元件，保护电路和驱动电路一起封装在模块内部，从而提高IGBT模块的性能和可靠性，并且减少了模块体积。为了防止IGBT高温热失效，一般在模块内部集成了温度传感器。
现有技术一为在模块内部集成NTC(负温度系数)温度传感器，通过热敏电阻来实现过温保护，虽然该方法简单便捷，但是温度传感器距离IGBT芯片较远，探测的温度要比芯片结温要小，因此不能精确反映芯片的状态参数。现有技术二为将温度传感器集成在IGBT芯片内，利用二极管的正向导通压降随着温度上升而下降的特性来检测IGBT结温。现有技术二实现的集成温度传感器的IGBT芯片和IGBT模块分别如图1和图2所示，IGBT模块包括IGBT芯片11和FRD(快速恢复二极管)芯片21，其中IGBT芯片11包括元胞区111和终端区112，温度传感器12集成在元胞区111上。温度传感器12和电流传感器13均集成在IGBT芯片11上，占据了IGBT的有源区的面积，导致电流密度下降和饱和压降增加。现有技术二由于温度传感器做在IGBT芯片上，还需要引人额外的工艺以解决多晶与栅极介质的隔离问题，从而可能会导致IGBT的性能受到温度传感的影响，引起性能及可靠性能力下降，且生产流程比较复杂，制造成本高。此外，IGBT表面设置的栅极110会限制温度传感器的阳极122、阴极123以及电流传感器的电极131的布局和键合引线的方向，而温度传感器一直处于正向导通状态，产生的功率损耗会使温度传感器处的温度改变，还影响了检测精度。
发明内容
有鉴于此，本发明提供了一种半导体集成芯片和IGBT模块，以解决现有技术中因将温度传感器集成在IGBT芯片上而造成的电流密度下降、饱和压降增加、生产流程复杂、制造成本高和检测精度低的问题。
一种半导体集成芯片，包括：第一半导体器件和第二半导体器件，
第一半导体器件包括第一导电类型的第一半导体区和第二导电类型的第二半导体区，以及包括分别与所述第一半导体区、第二半导体区相连的第一电极、第二电极，
其中，所述第一电极裸露所述第一半导体区的第一部分，所述第二半导体器件位于所述第一部分上方。
优选地，所述所述第一半导体器件元胞区和包围所述元胞区的终端区，
所述第一半导体区和第一电极均位于所述元胞区中，所述第一部分位于所述元胞的中心处或者所述第一部分位于所述元胞的边缘区，所述边缘区与所述中心处的距离大于所述边缘区到所述终端的距离。
优选地，所述第一半导体器件为快速恢复二极管，所述第二半导体器件为温度传感器，
所述第一导电类型为P型和N型中的一种类型，所述第二导电类型为所述P型和N型中的另一种类型。
优选地，所述第一部分上方设置有隔离层，所述温度传感器设置在所述第一隔离区上，
所述第一半导体区上设置有第二隔离区，所述第二隔离区裸露至少部分所述第一半导体区，所述第一电极穿过所述第二隔离区与所述第一半导体区相连，
所述第一隔离区和第二隔离均为氧化隔离。
优选地，所述温度传感器为多晶硅二极管，
所述多晶硅二极管包括第一导电类型的第一多晶硅区和第二导电类型的第二多晶硅区，以及包括分别与所述第一多晶硅区、第二多晶硅区相连的第三电极、第四电极，
所述第一多晶硅区位于所述第一隔离区上，所述第二多晶硅区为在所述第一多晶硅的部分区域进行第二导电类型的掺杂形成的多晶硅掺杂区，
或者所述第二多晶硅区位于所述第一隔离区上，所述第一多晶硅区为在所述第二多晶硅的部分区域进行第一导电类型的掺杂形成的多晶硅掺杂区。
优选地，所述第二半导体区包括第一层第二半导体区和位于所述第一层第二半导体区的第一表面上方的第二层第二半导体区，所述第二层第二半导体区为所述第一半导体器件的漂移区，
所述终端区包括与所述第一半导体区的导电类型相同的隔离环，
所述隔离环和所述第一半导体区为形成于所述所述第二层第二半导体区中的深阱区，
所述第一层第二半导体区的第二表面与所述第二电极相连，所述第二表面为与所述第一表面相对的面。
优选地，所述第一导电类型为P型，所述第二导电类为N型，
所述第一电极为所述快速恢复二极管的阳极，所述第二电极为所述快速恢复二极管的阴极，
所述第三电极为所述多晶硅二极管的阳极，所述第四电极为所述多晶硅二极管的阴极，
所述第四电极与所述第一电极相连。
优选地，所述第二半导体区还包括位于所述第一层第二半导体区和第二层第二半导体区中之间的缓冲区，
所述第二电极为图案化的金属层。
一种IGBT模块，包括：封装体、IGBT芯片和上述任意一项所述的半导体集成芯片，
所述IGBT芯片和所述半导体集成芯片位于所述封装体内，所述IGBT芯片上的I/O端子和半导体集成芯片上的I/O端子至少部分裸露在所述封装体外，
所述第一半导体器件为快速恢复二极管，所述第二半导体器件为温度传感器。
优选地，所述IGBT芯片上集成有电流传感器，
所述温度传感器的阴极和所述快速恢复二极管的阳极在所述封装体内部相连，
所述IGBT芯片的栅结构为平面栅或沟槽栅。
本发明的有益效果一是：在所述第一半导体器件的第一电极裸露的第一部分上设置第二半导体器件，使得所述第一半导体器件和第二半导体器件之间的隔离工艺简单，制造成本低，且所述第一半导体器件表面除所述第一电极外不需要布局其他电极，有利于所述第二半导体器件在所述半导体集成芯片上的位置布局和电极布局的灵活性设置，使得所述半导体集成芯片适应不同的衬板布局。
本发明的有益效果二是：在IGBT模块中，使温度传感器集成在快速恢复二极管芯片上，不需要占用IGBT芯片的元胞区的面积，不会引起IGBT芯片电流密度的下降和饱和压降的增加，提高了IGBT的性能；温度传感器和快速恢复二极管之间的隔离简单，降低了IGBT模块的制备成本；将温度传感器集成在快速恢复二极管芯片上能更加准确的探测温度。此外，FRD芯片结温要比IGBT芯片结温高，将温度传感放置在FRD芯片上，避免IGBT芯片超过最高工作结温，引起模块失效。
附图说明
图1为现有技术中集成有温度传感器的IGBT芯片结构示意图；
图2为现有技术中的一种IGBT模块结构示意图；
图3为依据本发明的第一实施例中的半导体集成芯片的俯视结构示意图；
图4为图3中沿BB’界面的剖面结构示意图；
图5为图3中沿CC’界面的剖面结构示意图；
图6为图3中沿DD’界面的剖面结构示意图；
图7为依据本发明的第二实施例中的半导体集成芯片的剖面结构示意图；
图8为依据本发明的第三实施例中的半导体集成芯片的俯视结构示意图；
图9为依据本发明的第四实施例中的半导体集成芯片的俯视结构示意图；
图10为依据本发明实施例的一种IGBT模块的结构示意图。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所产生的所有其他实施例，都属于本发明保护的范围。此外需要说明的是，在具体实施方式这一项内容中“所述…”是仅指本发明的中的技术属于或特征。
本发明第一实施例提供的半导体集成芯片100的俯视图如图3所示，其沿BB’界面的剖面结构示意图如图4所示，其沿CC’界面的剖面结构示意图如图5所示，其沿DD’界面的剖面结构示意图如图6所示，下面我们将结合图3至图6具体阐述本发明第一实施例提供的所述半导体集成芯片。
所述半导体集成芯片100包括：第一半导体器件21和第二半导体器件22。第一半导体器件21包括第一导电类型的第一半导体区和第二导电类型的第二半导体区，以及包括分别与所述第一半导体区、第二半导体区相连的第一电极、第二电极。其中，所述第一电极裸露所述第一半导体区的第一部分，所述第二半导体器件位于所述第一部分上方。在实施例一中，所述第一导电类型为P型，第二导电类型为N型，则所述第一半导体区为P型区，所述第二半导体区为N型区，在在其它实施例中，所述第一导电类型也可以为N型，则所述第二导电类型为P型。在实施例一中，所述第一半导体器件21为二极管器件，例如为快速恢复二极管FRD器件，则所述半导体集成芯片100为集成有第二半导体器件22的FRD芯片，所述第一半导体区为所述FRD的阳极，而所述第二半导体区则为FRD的阴极。在实施例一中，所述第二半导体区包括N+型的第一层第二半导体区2111和位于所述第一层第二半导体区2111的第一表面上方的N-型的第二层第二半导体区2112。所述第一层第二半导体区2111为N+型的半导体衬底，所述第二层第二半导体区2112为第一半导体器件21的漂移区，所述第二层第二半导体区2112为外延层。在其它实施例中，所述第二半导体区还可以包括位于第一层第二半导体区2111和第二层第二半导体区2112之间的缓冲区，所述缓冲区为掺杂浓度介于第一层半导体区2111和第二层半导体区2112之间的N型区。所述半导体器件21包括元胞区211和包围所述元胞区211的终端区212，所述第一半导体器件21的有源区即为所述元胞区，所述终端区212包括与所述第一半导体区2113导电类型相同的隔离环。所述隔离环212与所述第一半导体区2113均为形成于所述第二层半导体区2112中的深阱区，所述隔离环212位于所述第一半导体区2113的周围，且二者之间通过所述第二层第二半导体区2112隔离开，所述第二层第二半导体区2112、所述第一半导体区2113以及所述隔离环212的表面共面。半导体集成芯片100还包括位于所述第二层第二半导体区2112、所述第一半导体区2113上的图案化的层间介质层2114(第二隔离层)，所述层间介质层2114为厚氧化层，如厚氧化硅层，所述层间介质层2114也还可以延申至所述隔离环212的上方。第一电极2115为第一半导体器件21的阳电极，其穿过所述层间介质层2114与所述第一半导体区2113相连(该相连包括电连接)，所述第二电极2116位于所述第一层第二半导体层2111的第二表面，所述第二面与所述第一表面相对，所述第二电极2116为所述第一半导体器件21的阴电极。在其它实施例中，所述第二电极2116可以为图案化的金属电极。所述第一电极2115包括在所述层间介质层2114表面的第一部分和由所述第一部分和穿过所述层间介质层2114的第二部分。所述第一电极2115裸露出所述第一半导体区2113的第一部分，所述第二半导体器件22位于所述第一部分上。
具体的，所述半导体集成芯片100还包括位于所述第一部分上的器件隔离层220(第一隔离层)，所述第二半导体器件22位于所述器件隔离层220上方，通过所述器件隔离层220与所述第一半导体器件21的各个半导体区进行位置隔离，即隔断了所述第一半导体器件21和第二半导体器件22在第一方向上的电流通路，所述第一方向为所述第一半导体器件21和第二半导体器件22的堆叠方向。所述器件隔离层220与所述层间介质层2114位于相同的平面上，且相对于所述平面具有相同的高度，即所述器件隔离层220和所述层间介质层2114具有相同的厚度，其在本实施例中也为厚氧化层。在半导体集成芯片100中，所述第二半导体器件22为温度传感器，所述温度传感器为多晶硅二极管，多晶硅二极管和快速恢复二极管直接的隔离工艺仅为在所述第一半导体层2113的所述第一部分形成所述器件隔离层220即可，且在器件隔离隔离层220上形成多晶硅二极管的工艺流程简单，因此，形成所述半导体集成芯片100的工艺流程简单，制造成本低。所述多晶硅二极管包括多晶硅层221和位于所述多晶硅层上的第三电极222及第四电极223，其中，所述多晶硅区221包括多P型多晶硅区(多晶硅二极管的阳极)和N型多晶硅区(多晶硅二极管的阴极)，所述第三电极222与所述P型多晶硅相连(包括电连接)，所述第四电极223与所述N型多晶硅相连(包括电连接)，所述第三电极222为所多晶硅二极管的阳电极，所述第四电极223为所多晶硅二极管的阴电极。所述P型多晶硅位于所述器件隔离层220上，所述N型多晶硅为在所述P型多晶硅的部分区域形成的多晶硅掺杂区，或者所述N型多晶硅位于所述器件隔离层220上，所述P型多晶硅为在所述N型多晶硅的部分区域形成的多晶硅掺杂区。
图7为依据本发明第二实施例的半导体集成芯片200的剖面结构示意图，所述半导体集成芯片200与所述半导体集成芯片100不同之处在于，所述第四电极223与所述第一电极2115相连，此处的相连是指二者直接相连，即所述多晶硅二极管还包括位于所述多晶硅区221上的第四电极隔离层(图中未画出)，所述第四电极隔离层的的开口裸露部分所述第一电极，所述第四电极223包括位于所述第四电极隔离层表面的第一部分和位于所述第四电极隔离层的开口中以穿过所述开口与所述N型多晶硅区相连以及和所述第一电极相连的第二部分。所述第四电极223和所述第一电极2115相连可以减少所述集成半导体芯片200的I/O端子数目，可提升包含所述集成半导体芯片200的模块内部空间的利用率。
图8和图9分别为依据本发明第三实施例的半导体集成芯片300和第四实施例的半导体集成芯片400的俯视结构示意图。所述FRD芯片的上表面除所述温度传感器的电极外，仅需要布局所述第一电极，因此本发明在FRD芯片上集成温度传感器时，所述传感器可以设置在所述FRD芯片上的任意位置，而不存在像在所述IGBT芯片上集成温度传感器那样因为表面还兼顾栅电极的布局而限制了所述温度传感器的位置布局和温度传感器的电极布局问题，这样所述半导体集成芯片可以适用于不同的衬板布局。例如，在图8所示的半导体集成芯片300中，被所述第一电极裸露的所述第一部分位于所述元胞的中心处，即所述温度传感器位于所述FRD芯片的中心。而在图8所示的半导体集成芯片400中，被所述第一电极裸露的所述第一部分位于所述元胞的边区，即所述温度传感器位于所述FRD芯片的边缘，所述边缘区与所述中心处的距离大于所述边缘区到所述终端的距离。
本发明还提供了一种IGBT模块，具体如图10所示。所述IGBT模块02除包括IGBT芯片11和封装体外还包括依据本发明任意实施例提供的一种半导体集成芯片21。所述IGBT芯片和所述半导体集成芯片21位于所述封装体内，所述IGBT芯片上的I/O端子(相当于电极)和半导体集成芯片上的I/O端子(相当于电极)至少部分裸露在所述封装体外。其中，所述第一半导体器件21为快速恢复二极管，所述第二半导体器件为温度传感器。此外，在所述IGBT芯片上还集成有电流传感器13。因此所述IGBT芯片上的I/0端子包括IGBT芯片中的IGBT器件自身的I/O端子110和所述电流传感器13的I/0端子131，而所述半导体集成芯片在所述IGBT模块中则为集成温度传感器的FRD芯片，所述FRD芯片的I/O端子包括所述FRD的电极和温度传感器的第三电极222和第四223。其中，IGBT模块02中，所述第四电极223和所述第一电极2115在所述封装体的内部电连接，所述IGBT芯片的栅结构为平面栅或沟槽栅。
显然，在本发明提供的IGBT模块中，使得用于监测所述IGBT芯片中IGBT的结温度的温度传感器集成在FRD芯片上，而在IGBT芯片上仅集成电流传感器，这样在形成所述IGBT芯片上不需要像在IGBT芯片上集成温度传感器那样为了使所述IGBT的栅极与所述温度传感器隔离而额外增加复杂的隔离工艺步骤，而且温度传感器不集成在IGBT芯片的元胞区中，提高了IGBT器件的有源区的面积，从而不会造成电流密度的降低和饱和压降的增加。而且，由于在FRD芯片上集成温度传感器的工艺流程简单，使得整个IGBT模块的制备工艺流程简单化，降低了制造成本。此外，IGBT模块的实际应用中，FRD芯片的结温要比IGBT芯片的结温高，因此，本发明将温度传感器集成在FRD芯片上能更加准确的探测温度，因为在本发明中，所述温度传感器更靠近FRD器件，其检测的温度可能高于所述IGBT芯片实际的结温度，那么在IGBT芯片的结温度达到报警温度之前，就可根据所述温度传感器检测的温度发出温度过高报警信号，从而避免IGBT芯片超过最高工作结温，引起模块失效。
依照本发明的实施例如上文所述，这些实施例并没有详尽叙述所有的细节，也不限制该发明仅为所述的具体实施例。根据以上描述，可作很多的修改和变化。本说明书选取并具体描述这些实施例，是为了更好地解释本发明的原理和实际应用，从而使所属技术领域技术人员能很好地利用本发明以及在本发明基础上的修改使用。本发明仅受权利要求书及其全部范围和等效物的限制。
Claims (10)
1.一种半导体集成芯片，其特征在于，包括：第一半导体器件和第二半导体器件，
第一半导体器件包括第一导电类型的第一半导体区和第二导电类型的第二半导体区，以及包括分别与所述第一半导体区、第二半导体区相连的第一电极、第二电极，
其中，所述第一电极裸露所述第一半导体区的第一部分，所述第二半导体器件位于所述第一部分上方。
2.根据权利要求1所述的半导体集成芯片，其特征在于，所述所述第一半导体器件元胞区和包围所述元胞区的终端区，
所述第一半导体区和第一电极均位于所述元胞区中，所述第一部分位于所述元胞的中心处或者所述第一部分位于所述元胞的边缘区，所述边缘区与所述中心处的距离大于所述边缘区到所述终端的距离。
3.根据权利要求1所述的半导体集成芯片，其特征在于，所述第一半导体器件为快速恢复二极管，所述第二半导体器件为温度传感器，
所述第一导电类型为P型和N型中的一种类型，所述第二导电类型为所述P型和N型中的另一种类型。
4.根据权利要求3的半导体集成芯片，其特征在于，所述第一部分上方设置有隔离层，所述温度传感器设置在所述第一隔离区上，
所述第一半导体区上设置有第二隔离区，所述第二隔离区裸露至少部分所述第一半导体区，所述第一电极穿过所述第二隔离区与所述第一半导体区相连，
所述第一隔离区和第二隔离均为氧化隔离。
5.根据权利要求4的半导体集成芯片，其特征在于，所述温度传感器为多晶硅二极管，
所述多晶硅二极管包括第一导电类型的第一多晶硅区和第二导电类型的第二多晶硅区，以及包括分别与所述第一多晶硅区、第二多晶硅区相连的第三电极、第四电极，
所述第一多晶硅区位于所述第一隔离区上，所述第二多晶硅区为在所述第一多晶硅的部分区域进行第二导电类型的掺杂形成的多晶硅掺杂区，
或者所述第二多晶硅区位于所述第一隔离区上，所述第一多晶硅区为在所述第二多晶硅的部分区域进行第一导电类型的掺杂形成的多晶硅掺杂区。
6.根据权利要求2的半导体集成芯片，其特征在于，所述第二半导体区包括第一层第二半导体区和位于所述第一层第二半导体区的第一表面上方的第二层第二半导体区，所述第二层第二半导体区为所述第一半导体器件的漂移区，
所述终端区包括与所述第一半导体区的导电类型相同的隔离环，
所述隔离环和所述第一半导体区为形成于所述所述第二层第二半导体区中的深阱区，
所述第一层第二半导体区的第二表面与所述第二电极相连，所述第二表面为与所述第一表面相对的面。
7.根据权利要求5的半导体集成芯片，其特征在于，所述第一导电类型为P型，所述第二导电类为N型，
所述第一电极为所述快速恢复二极管的阳极，所述第二电极为所述快速恢复二极管的阴极，
所述第三电极为所述多晶硅二极管的阳极，所述第四电极为所述多晶硅二极管的阴极，
所述第四电极与所述第一电极相连。
8.根据权利要求6的半导体集成芯片，其特征在于，所述第二半导体区还包括位于所述第一层第二半导体区和第二层第二半导体区中之间的缓冲区，
所述第二电极为图案化的金属层。
9.一种IGBT模块，其特征在于，包括：封装体、IGBT芯片和权利要求1至8中任意一项所述的半导体集成芯片，
所述IGBT芯片和所述半导体集成芯片位于所述封装体内，所述IGBT芯片上的I/O端子和半导体集成芯片上的I/O端子至少部分裸露在所述封装体外，
所述第一半导体器件为快速恢复二极管，所述第二半导体器件为温度传感器。
10.根据权利要求8所述的IGBT模块，其特征在于，所述IGBT芯片上集成有电流传感器，
所述温度传感器的阴极和所述快速恢复二极管的阳极在所述封装体内部相连，
所述IGBT芯片的栅结构为平面栅或沟槽栅。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202010879846.2A CN114121946A (zh) | 2020-08-27 | 2020-08-27 | 一种半导体集成芯片和igbt模块 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202010879846.2A CN114121946A (zh) | 2020-08-27 | 2020-08-27 | 一种半导体集成芯片和igbt模块 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN114121946A true CN114121946A (zh) | 2022-03-01 |
Family
ID=80374802
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202010879846.2A Pending CN114121946A (zh) | 2020-08-27 | 2020-08-27 | 一种半导体集成芯片和igbt模块 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN114121946A (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN116190369A (zh) * | 2023-02-28 | 2023-05-30 | 海信家电集团股份有限公司 | 智能功率模块和具有其的电子设备 |
-
2020
- 2020-08-27 CN CN202010879846.2A patent/CN114121946A/zh active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN116190369A (zh) * | 2023-02-28 | 2023-05-30 | 海信家电集团股份有限公司 | 智能功率模块和具有其的电子设备 |
| CN116190369B (zh) * | 2023-02-28 | 2023-11-03 | 海信家电集团股份有限公司 | 智能功率模块和具有其的电子设备 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH05152574A (ja) | 半導体装置 | |
| CN113035950B (zh) | Igbt芯片及其制备方法 | |
| US11929365B2 (en) | Semiconductor device | |
| CN112201690A (zh) | Mosfet晶体管 | |
| CN110875309A (zh) | 一种带有内置电流传感器的沟槽igbt器件结构及制作方法 | |
| US20200258991A1 (en) | Semiconductor device and method of manufacturing semiconductor device | |
| CN114121946A (zh) | 一种半导体集成芯片和igbt模块 | |
| CN117637828A (zh) | 半导体装置 | |
| CN109087944B (zh) | 一种集成mos电流采样结构的rc-igbt | |
| JP2018181955A (ja) | 半導体装置 | |
| CN216793696U (zh) | 一种集成结势垒肖特基的mosfet器件 | |
| US20220216331A1 (en) | Semiconductor device and method for designing thereof | |
| CN215771158U (zh) | 一种高雪崩耐量高可靠性的功率半导体器件 | |
| WO2023035375A1 (zh) | 高可靠性功率半导体器件及其制作方法 | |
| CN210467838U (zh) | 一种带有内置电流传感器的沟槽igbt器件结构 | |
| US7683454B2 (en) | MOS power component with a reduced surface area | |
| JP4808044B2 (ja) | 半導体バルク抵抗素子および半導体バルク抵抗素子を有するモジュール | |
| CN111430468A (zh) | 双胞封装肖特基二极管芯片的双芯隔离结构及制造方法 | |
| JP2550702B2 (ja) | 電力用半導体素子 | |
| CN216793694U (zh) | 设置有电流阻断层的功率半导体器件 | |
| JP2019149558A (ja) | 半導体装置 | |
| CN220672583U (zh) | Igbt芯片及电子设备 | |
| CN109148449A (zh) | 半导体装置及半导体装置的制造方法 | |
| JP7243795B2 (ja) | 半導体装置 | |
| CN216793695U (zh) | 一种集成结势垒肖特基的mosfet器件 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination |