CN220672583U - Igbt芯片及电子设备 - Google Patents

Abstract

本实用新型公开了一种IGBT芯片及电子设备，IGBT芯片包括：电流采样电阻、第一IGBT元胞区和第二IGBT元胞区，所述第一IGBT元胞区设置有多个IGBT元胞，所述第二IGBT元胞区设置有至少一个IGBT元胞，所述IGBT元胞并联设置；设置在所述第一IGBT元胞区的IGBT元胞的发射极金属、与设置在所述第二IGBT元胞区的IGBT元胞的发射极金属之间，通过对芯片表面金属化层刻蚀而分隔开；所述电流采样电阻接触设置在所述第二IGBT元胞区的IGBT元胞的发射极金属表面。

Description

IGBT芯片及电子设备

技术领域

本实用新型涉及半导体技术领域，更具体地，涉及一种IGBT芯片及电子设备。

背景技术

绝缘栅双极晶体管(IGBT)是由双极型三极管和绝缘栅型场效应管组成的复合全控型电压驱动式功率半导体器件，兼有金氧半场效晶体管的高输入阻抗和电力晶体管的低导通压降两方面的优点，被广泛用于工业、信息、新能源、医学、交通、军事和航空领域。

由于IGBT具有大电流和高功率密度的特点，容易发生失效，特别是过流失效，因此在IGBT的设计中通常要考虑到IGBT的过流保护。

目前来说IGBT的过流保护主要是通过加入另外封装的具有过流保护功能的模块，但是，现有技术中的方法成本高、模块封装面积大，并且采样精度较低。

实用新型内容

本实用新型的一个目的是提供一种IGBT芯片及电子设备，至少能够解决现有技术中成本高、模块封装面积大，并且采样精度较低等问题。

本实用新型的第一方面，提供了一种IGBT芯片，包括电流采样电阻、第一IGBT元胞区和第二IGBT元胞区，

所述第一IGBT元胞区设置有多个IGBT元胞，所述第二IGBT元胞区设置有至少一个IGBT元胞，所述IGBT元胞并联设置；

设置在所述第一IGBT元胞区的IGBT元胞的发射极金属、与设置在所述第二IGBT元胞区的IGBT元胞的发射极金属之间，通过对芯片表面金属化层刻蚀而分隔开；

所述电流采样电阻接触设置在所述第二IGBT元胞区的IGBT元胞的发射极金属表面。

可选的，所述IGBT元胞包括依次层叠设置的发射极金属、绝缘介质层、漂移区、场终止区、第二导电类型掺杂的集电区以及集电极金属。

可选的，所述IGBT元胞为沟槽栅IGBT结构。

可选的，在所述漂移区背向所述集电区的一侧、且在所述漂移区中，所述IGBT元胞包括：多个间隔设置的沟槽、多个间隔设置的第一接触孔、位于所述沟槽之间的第一个第二导电类型掺杂阱区、位于所述第一个第二导电类型掺杂阱区和所述漂移区背向所述集电区的一侧之间的第一导电类型载流子存储层、位于所述第一接触孔和第一个第二导电类型掺杂阱区之间的欧姆接触区、形成于所述沟槽内壁的栅氧化层、位于所述栅氧化层内的多晶硅栅电极、位于至少一个所述多晶硅栅电极内的第二接触孔、位于相邻的第一接触孔和沟槽之间的第一导电类型掺杂发射层；

所述绝缘介质层覆盖所述第一导电类型掺杂发射层、所述栅氧化层、所述多晶硅栅电极，所述绝缘介质层具有露出所述第一接触孔和所述第二接触孔的开口，所述发射极金属覆盖所述绝缘介质层并填充所述第一接触孔和所述第二接触孔。

可选的，所述IGBT芯片还包括FRD元胞区，所述FRD元胞区设置有多个并联的FRD元胞，所述FRD元胞和所述IGBT元胞反向并联设置。

可选的，所述第一IGBT元胞区和所述第二IGBT元胞区通过所述FRD元胞区而分隔开。

可选的，所述第一IGBT元胞区的多个IGBT元胞和所述FRD元胞区的多个FRD元胞在芯片背面交替相间排列。

可选的，所述IGBT芯片还包括终端区，所述终端区围绕所述第一IGBT元胞区、所述第二IGBT元胞区和所述FRD元胞区设置。

可选的，所述第二IGBT元胞区设置在靠近所述终端区的位置上。

可选的，所述FRD元胞包括依次层叠设置的发射极金属、绝缘介质层、漂移区、场终止区、第一导电类型掺杂短路区以及集电极金属。

可选的，在所述漂移区背向所述集电区的一侧、且在所述漂移区中，所述FRD元胞包括：多个间隔设置的沟槽、位于所述沟槽之间的第二个第二导电类型掺杂阱区、位于所述第二个第二导电类型掺杂阱区内的第三接触孔、位于所述第三接触孔和第二个第二导电类型掺杂阱区之间的欧姆接触区、形成于所述沟槽内壁的栅氧化层、位于所述栅氧化层内的多晶硅栅电极、位于所述多晶硅栅电极内的第四接触孔；

所述绝缘介质层覆盖所述第二个第二导电类型掺杂阱区、所述栅氧化层、所述多晶硅栅电极，所述绝缘介质层具有露出所述第一接触孔和所述第二接触孔的开口，所述发射极金属覆盖所述绝缘介质层并填充所述第三接触孔和所述第四接触孔。

可选的，所述第一IGBT元胞区和所述FRD元胞区的面积比大于或者等于1：1且小于或者等于10:1。

本实用新型的第二方面，提供一种电子设备，包括上述实施例中所述的IGBT芯片。

本实用新型的IGBT芯片，将IGBT芯片中的部分IGBT元胞作为电流采样元胞设置在第二IGBT元胞区，并将第一IGBT元胞区和第二IGBT元胞区的发射极金属通过芯片表面金属化层刻蚀而分隔开，可以利用电流采样电阻的采样电流与流过IGBT芯片的电流之间的映射关系，完成对流过IGBT芯片的电流的实时监测。此外，第一IGBT元胞区和第二IGBT元胞区的IGBT元胞结构相同，具有更好的线性度，可以使得电流监测结果的精确度更高，还可以避免IGBT芯片在开关过程中造成闩锁、导致IGBT芯片失效的问题。此外，第一IGBT元胞区和第二IGBT元胞区的IGBT元胞结构相同，IGBT芯片在制作过程中无需增加额外的工艺步骤和制作成本。此外，第一IGBT元胞区和第二IGBT元胞区的发射极金属通过芯片表面金属化层刻蚀而分隔开，可以使得第一IGBT元胞区和第二IGBT元胞区的IGBT元胞实现良好的隔离。

通过以下参照附图对本实用新型的示例性实施例的详细描述，本实用新型的其它特征及其优点将会变得清楚。

附图说明

被结合在说明书中并构成说明书的一部分的附图示出了本实用新型的实施例，并且连同其说明一起用于解释本实用新型的原理。

图1是根据本实用新型一个实施例的IGBT芯片的剖面图；

图2是根据本实用新型一个实施例的IGBT芯片的示意图；

图3是根据本实用新型一个实施例的IGBT元胞的剖面图；

图4是根据本实用新型另一个实施例的IGBT芯片的示意图；

图5是根据本实用新型另一个实施例的IGBT芯片的正面俯视示意图；

图6是根据本实用新型一个实施例的FRD元胞的剖面图。

附图标记：

第一IGBT元胞区11；FRD元胞区12；第二IGBT元胞区13；IGBT元胞20；第一导电类型载流子存储层21；第一个第二导电类型掺杂阱区22；欧姆接触区23；第一导电类型掺杂发射层24；绝缘介质层25；栅氧化层26；第一接触孔281；第二接触孔282；多晶硅栅电极291；发射极金属292；FRD元胞30；第二个第二导电类型掺杂阱区31；第四接触孔33；第三接触孔34；电流采样电阻41；场终止区51；漂移区52；集电区53；短路区55，集电极金属54；终端区56。

具体实施方式

现在将参照附图来详细描述本实用新型的各种示例性实施例。应注意到：除非另外具体说明，否则在这些实施例中阐述的部件和步骤的相对布置、数字表达式和数值不限制本实用新型的范围。

以下对至少一个示例性实施例的描述实际上仅仅是说明性的，决不作为对本实用新型及其应用或使用的任何限制。

对于相关领域普通技术人员已知的技术、方法和设备可能不作详细讨论，但在适当情况下，所述技术、方法和设备应当被视为说明书的一部分。

在这里示出和讨论的所有例子中，任何具体值应被解释为仅仅是示例性的，而不是作为限制。因此，示例性实施例的其它例子可以具有不同的值。

应注意到：相似的标号和字母在下面的附图中表示类似项，因此，一旦某一项在一个附图中被定义，则在随后的附图中不需要对其进行进一步讨论。

本实用新型的说明书和权利要求书中，若涉及到术语“第一”、“第二”的特征可以明示或者隐含地包括一个或者更多个该特征。在本实用新型的描述中，除非另有说明，“多个”的含义是两个或两个以上。此外，说明书以及权利要求中“和/或”表示所连接对象的至少其中之一，字符“/”，一般表示前后关联对象是一种“或”的关系。

在本实用新型的描述中，需要理解的是，若涉及到术语“中心”、“纵向”、“横向”、“长度”、“宽度”、“厚度”、“上”、“下”、“前”、“后”、“左”、“右”、“竖直”、“水平”、“顶”、“底”“内”、“外”、“顺时针”、“逆时针”、“轴向”、“径向”、“周向”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本实用新型和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本实用新型的限制。

在本实用新型的描述中，需要说明的是，除非另有明确的规定和限定，涉及到的术语“安装”、“相连”、“连接”，应做广义理解。例如，可以是固定连接，也可以是可拆卸连接，或一体地连接；可以是机械连接，也可以是电连接；可以是直接相连，也可以通过中间媒介间接相连，可以是两个元件内部的连通。对于本领域的普通技术人员而言，可以根据具体情况理解上述术语在本实用新型中的具体含义。

下面结合附图具体描述根据本实用新型实施例的IGBT芯片。

参见图1和图2，根据本实用新型实施例的IGBT芯片包括电流采样电阻41、第一IGBT元胞区11和第二IGBT元胞区13。

具体的，第一IGBT元胞区11设置有多个IGBT元胞20，第二IGBT元胞区13设置有至少一个IGBT元胞20，IGBT元胞20并联设置。

设置在第一IGBT元胞区11的IGBT元胞20的发射极金属292、与设置在第二IGBT元胞区13的IGBT元胞20的发射极金属292之间，通过芯片表面金属化层刻蚀而分隔开。

通过对芯片表面金属化层进行刻蚀，使得设置在第一IGBT元胞区11的IGBT元胞20的发射极金属292、与设置在第二IGBT元胞区13的IGBT元胞20的发射极金属292之间断开。

电流采样电阻41接触设置在第二IGBT元胞区13的IGBT元胞20的发射极金属292表面。

在本实施例中，IGBT元胞20的栅极连接在一起，IGBT元胞20的集电极金属54也连接在一起，设置在第一IGBT元胞区11的IGBT元胞20的发射极金属292连接在一起，设置在第二IGBT元胞区13的IGBT元胞20的发射极金属292也连接在一起。

通过本实用新型的实施例，将IGBT芯片中的部分IGBT元胞作为电流采样元胞设置在第二IGBT元胞区，并将第一IGBT元胞区和第二IGBT元胞区的发射极金属通过芯片表面金属化层刻蚀而分隔开，可以利用电流采样电阻的采样电流与流过IGBT芯片的电流之间的映射关系，完成对流过IGBT芯片的电流的实时监测。此外，第一IGBT元胞区和第二IGBT元胞区的IGBT元胞结构相同，具有更好的线性度，可以使得电流监测结果的精确度更高，还可以避免IGBT芯片在开关过程中造成闩锁、导致IGBT芯片失效的问题。此外，第一IGBT元胞区和第二IGBT元胞区的IGBT元胞结构相同，IGBT芯片在制作过程中无需增加额外的工艺步骤和制作成本。此外，第一IGBT元胞区和第二IGBT元胞区的发射极金属通过芯片表面金属化层刻蚀而分隔开，第一IGBT元胞区和第二IGBT元胞区的IGBT元胞通过FRD元胞区进行隔离，可以使得电流采样结果更加精确。

在一个例子中，检测流过本实用新型的IGBT芯片的电流的方法，可以为：检测流过第二IGBT元胞区的IGBT元胞的总电流为Isensor；根据流过第二IGBT元胞区的IGBT元胞的总电流为Isensor、第二IGBT元胞区的IGBT元胞的数量n，得到流过单个IGBT元胞的电流为Isensor/n；根据第一IGBT元胞区的IGBT元胞数量和第二IGBT元胞区的IGBT元胞数量的总和N、及流过单个IGBT元胞的电流为Isensor/n，得到流过IGBT芯片的电流为N*Isensor/n。

由于第一IGBT元胞区的栅极和第二IGBT元胞区的栅极连接在一起，因此，可以通过控制栅极来同时控制两部分区域的IGBT元胞的开通和关断。

本实施例中的IGBT元胞，可以是沟槽型IGBT，也可以是平面型IGBT。

在IGBT元胞是沟槽型IGBT的一个实施例中，如图3所示，该IGBT元胞20可以包括依次层叠设置的发射极金属292、绝缘介质层25、漂移区52、场终止区51、第二导电类型掺杂的集电区53以及集电极金属54。

在漂移区52背向集电区53的一侧、且在漂移区52中，IGBT元胞20包括：多个间隔设置的沟槽、多个间隔设置的第一接触孔281、位于沟槽之间的第一个第二导电类型掺杂阱区22、位于第一个第二导电类型掺杂阱区22和漂移区52背向集电区53的一侧之间的第一导电类型载流子存储层21、位于第一接触孔281和第一个第二导电类型掺杂阱区22之间的欧姆接触区23、形成于沟槽内壁的栅氧化层26、位于栅氧化层26内的多晶硅栅电极291、位于至少一个多晶硅栅电极291内的第二接触孔282、位于相邻的第一接触孔281和沟槽之间的第一导电类型掺杂发射层24。

绝缘介质层25覆盖第一导电类型掺杂发射层24、栅氧化层26、多晶硅栅电极291，绝缘介质层25具有露出第一接触孔281和第二接触孔282的开口，发射极金属292覆盖绝缘介质层25并填充第一接触孔281和第二接触孔282。

需要说明的是，第一导电类型可以为N型，第一导电类型也可为P型。当第一导电类型为N型时，第二导电类型为P型，当第一导电类型为P型时，第二导电类型为N型。

在一个例子中，第一导电类型为N型，第二导电类型为P型，那么，漂移区52的掺杂类型为N-，场终止区51的掺杂类型为N，集电区53的掺杂类型为P+，第一个第二导电类型掺杂阱区22的掺杂类型为P，第一导电类型载流子存储层21的掺杂类型为N，欧姆接触区23的掺杂类型为P+，第一导电类型掺杂发射层24的掺杂类型为N+。其中，+表示高浓度，-表示低浓度。

具体的，P型掺杂区所掺杂质元素类型可以为硼(B)、镓(Ga)、铟(In)和氟化硼(BF2)等，N型掺杂区所掺杂质元素类型可以为磷(P)、砷(As)和氢(H)等元素，二者均不做具体限制，掺杂剂量和种类可根据需求进行调控。

在本实用新型中，沟槽的形状可为矩形槽、方形槽、梯形槽及不规则槽不等，同理，接触孔也可为矩形槽、方形槽、梯形槽及不规则槽不等。

具体的，可以是对接触孔进行离子注入形成欧姆接触区23。在离子注入时可通过增大硼离子注入浓度或者进行多次注入，使得IGBT元胞接触孔处具有较高的离子注入浓度，从而形成欧姆接触区23，达到降低第一导电类型掺杂发射层24与第一个第二导电类型掺杂阱区22之间的电阻的目的，从而抑制IGBT芯片闩锁。

进一步地，可以是第二IGBT元胞区13的IGBT元胞20的发射极金属292、背向绝缘介质层25的表面，与电流采样电阻41接触设置。

在本实用新型的一个实施例中，如图4和图5所示，IGBT芯片还可以包括FRD元胞区12，FRD元胞区12设置有多个并联的FRD元胞30，FRD元胞30和IGBT元胞20反向并联设置。

本实施例将IGBT元胞和反向续流二极管集成在同一芯片上，可以使得IGBT芯片具有更高的集成度，还可以减少芯片面积和封装体积，制备工艺简单且成本低。

具体的，如图4和图5所示，第一IGBT元胞区11和第二IGBT元胞区13通过FRD元胞区12而分隔开。

通过FRD元胞区12将第一IGBT元胞区11和第二IGBT元胞区13分隔开，实现第一IGBT元胞区11和第二IGBT元胞区13的隔离，避免了第一IGBT元胞区11的载流子对第二IGBT元胞区1电流检测结果的影响，使得电流检测结果更加准确。

具体的，如图5所示，第一IGBT元胞区11的多个IGBT元胞20和FRD元胞区12的多个FRD元胞30在芯片背面交替相间排列。

进一步地，如图5所示，IGBT芯片还包括终端区56，终端区56围绕第一IGBT元胞区11、第二IGBT元胞区13和FRD元胞区12设置。

再进一步地，如图5所示，第二IGBT元胞区13设置在靠近终端区56的位置上。

在本实用新型的一个实施例中，如图6所示，FRD元胞30包括依次层叠设置的发射极金属292、绝缘介质层25、漂移区52、场终止区51、第一导电类型掺杂短路区55以及集电极金属54。

在漂移区52背向集电区53的一侧、且在漂移区52中，FRD元胞30包括：多个间隔设置的沟槽、位于沟槽之间的第二个第二导电类型掺杂阱区31、位于第二个第二导电类型掺杂阱区31内的第三接触孔34、位于第三接触孔34和第二个第二导电类型掺杂阱区31之间的欧姆接触区23、形成于沟槽内壁的栅氧化层26、位于栅氧化层26内的多晶硅栅电极291、位于多晶硅栅电极291内的第四接触孔33。

绝缘介质层25覆盖第二个第二导电类型掺杂阱区31、栅氧化层26、多晶硅栅电极291，绝缘介质层25具有露出第三接触孔34和第四接触孔33的开口，发射极金属292覆盖绝缘介质层25并填充第三接触孔34和第四接触孔33。

需要说明的是，第一导电类型可以为N型，第一导电类型也可为P型。当第一导电类型为N型时，第二导电类型为P型，当第一导电类型为P型时，第二导电类型为N型。

在一个例子中，第一导电类型为N型，第二导电类型为P型，那么，漂移区52的掺杂类型为N-，场终止区51的掺杂类型为N，第一导电类型掺杂短路区55的掺杂类型为N+，第二个第二导电类型掺杂阱区31的掺杂类型为P，欧姆接触区23的掺杂类型为P+，第一导电类型掺杂发射层24的掺杂类型为N+。其中，+表示高浓度，-表示低浓度。

具体的，可以是通过离子注入形成FRD元胞30的第二个第二导电类型掺杂阱区31和欧姆接触区23。FRD元胞30较低的P掺杂浓度有利于减小器件的反向恢复电流，降低反向恢复损耗，使二极管的反向恢复特性得到改善，提高IGBT芯片的整体性能。

在本实施例中，FRD元胞30和IGBT元胞20中相同的掺杂区域，可以是同时形成在衬底上，由FRD元胞30和IGBT元胞20共有。

具体的，IGBT芯片的工艺流程可以包括如下步骤：

首先，采用N型外延硅材料作为衬底，充当IGBT芯片的漂移区52。然后，离子注入形成终端主结和场限环。在硅基衬底分区域(IGBT元胞区和FRD元胞区)刻蚀沟槽，生长栅极氧化层，在沟槽内沉积多晶硅形成栅电极。在IGBT元胞区离子注入形成CS层(第一导电类型载流子存储层21)和截止环、P阱(第一个第二导电类型掺杂阱区22)，在FRD元胞区离子注入形成P-区(第二个第二导电类型掺杂阱区31)、N+区(第一导电类型掺杂发射层24)，生长绝缘介质层，刻蚀接触孔，形成第二导电类型的欧姆接触区23，并沉积正面金属形成发射极292、栅极及金属化电流采样电极。然后通过对基底10进行背面减薄，通过H离子注入形成场终止区51。然后，在IGBT元胞区背面通过离子注入分别形成P+区(集电区53)和N+区(短路区54)，最后沉积形成集电极金属55。IGBT芯片的整体制备工艺简单，成本低。

在本实用新型的一个实施例中，第一IGBT元胞区11和FRD元胞区12的面积比大于或者等于1:1、且小于或者等于10:1。

本领域技术人员应当明白，第一IGBT元胞区11的面积和FRD元胞区12的面积可以根据实际需求进行调整。

根据本实用新型的一个实施例，IGBT电流采样区13的形状可以为圆形、方形、三角形和多边形中的任意一种。

根据本实用新型的第二方面，提供一种电子设备，包括上述实施例中的IGBT芯片。由于根据本实用新型实施例的IGBT芯片具有上述技术效果，因此，根据本实用新型实施例的电子设备也应具有相应的技术效果，即本实用新型的电子设备通过采用该IGBT芯片，有利于提高IGBT芯片的电流检测精度，以对IGBT芯片进行更好电流保护，提高电子设备的整体性能和安全性。

当然，对于本领域技术人员来说，电子设备的其他结构及其工作原理是可以理解并且能够实现的，在本实用新型中不再详细赘述。

虽然已经通过例子对本实用新型的一些特定实施例进行了详细说明，但是本领域的技术人员应该理解，以上例子仅是为了进行说明，而不是为了限制本实用新型的范围。本领域的技术人员应该理解，可在不脱离本实用新型的范围和精神的情况下，对以上实施例进行修改。本实用新型的范围由所附权利要求来限定。

Claims (13)

1.一种IGBT芯片，其特征在于，包括电流采样电阻(41)、第一IGBT元胞区(11)和第二IGBT元胞区(13)，

所述第一IGBT元胞区(11)设置有多个IGBT元胞(20)，所述第二IGBT元胞区(13)设置有至少一个IGBT元胞(20)，所述IGBT元胞(20)并联设置；

设置在所述第一IGBT元胞区(11)的IGBT元胞(20)的发射极金属(292)、与设置在所述第二IGBT元胞区(13)的IGBT元胞(20)的发射极金属(292)之间，通过对芯片表面金属化层刻蚀而分隔开；

所述电流采样电阻(41)接触设置在所述第二IGBT元胞区(13)的IGBT元胞(20)的发射极金属(292)表面。

2.根据权利要求1所述的IGBT芯片，其特征在于，所述IGBT元胞(20)包括依次层叠设置的发射极金属(292)、绝缘介质层(25)、漂移区(52)、场终止区(51)、第二导电类型掺杂的集电区(53)以及集电极金属(54)。

3.根据权利要求2所述的IGBT芯片，其特征在于，所述IGBT元胞(20)为沟槽栅IGBT结构。

4.根据权利要求3所述的IGBT芯片，其特征在于，在所述漂移区(52)背向所述集电区(53)的一侧、且在所述漂移区(52)中，所述IGBT元胞(20)包括：多个间隔设置的沟槽、多个间隔设置的第一接触孔(281)、位于所述沟槽之间的第一个第二导电类型掺杂阱区(22)、位于所述第一个第二导电类型掺杂阱区(22)和所述漂移区(52)背向所述集电区(53)的一侧之间的第一导电类型载流子存储层(21)、位于所述第一接触孔(281)和第一个第二导电类型掺杂阱区(22)之间的欧姆接触区(23)、形成于所述沟槽内壁的栅氧化层(26)、位于所述栅氧化层(26)内的多晶硅栅电极(291)、位于至少一个所述多晶硅栅电极(291)内的第二接触孔(282)、位于相邻的第一接触孔(281)和沟槽之间的第一导电类型掺杂发射层(24)；

所述绝缘介质层(25)覆盖所述第一导电类型掺杂发射层(24)、所述栅氧化层(26)、所述多晶硅栅电极(291)，所述绝缘介质层(25)具有露出所述第一接触孔(281)和所述第二接触孔(282)的开口，所述发射极金属(292)覆盖所述绝缘介质层(25)并填充所述第一接触孔(281)和所述第二接触孔(282)。

5.根据权利要求1所述的IGBT芯片，其特征在于，所述IGBT芯片还包括FRD元胞区(12)，所述FRD元胞区(12)设置有多个并联的FRD元胞(30)，所述FRD元胞(30)和所述IGBT元胞(20)反向并联设置。

6.根据权利要求5所述的IGBT芯片，其特征在于，所述第一IGBT元胞区(11)和所述第二IGBT元胞区(13)通过所述FRD元胞区(12)而分隔开。

7.根据权利要求5所述的IGBT芯片，其特征在于，所述第一IGBT元胞区(11)的多个IGBT元胞(20)和所述FRD元胞区(12)的多个FRD元胞(30)在芯片背面交替相间排列。

8.根据权利要求5所述的IGBT芯片，其特征在于，所述IGBT芯片还包括终端区(56)，所述终端区(56)围绕所述第一IGBT元胞区(11)、所述第二IGBT元胞区(13)和所述FRD元胞区(12)设置。

9.根据权利要求8所述的IGBT芯片，其特征在于，所述第二IGBT元胞区(13)设置在靠近所述终端区(56)的位置上。

10.根据权利要求5所述的IGBT芯片，其特征在于，所述FRD元胞(30)包括依次层叠设置的发射极金属(292)、绝缘介质层(25)、漂移区(52)、场终止区(51)、第一导电类型掺杂的短路区(55)以及集电极金属(54)。

11.根据权利要求10所述的IGBT芯片，其特征在于，在所述漂移区(52)背向所述短路区(55)的一侧、且在所述漂移区(52)中，所述FRD元胞(30)包括：多个间隔设置的沟槽、位于所述沟槽之间的第二个第二导电类型掺杂阱区(31)、位于所述第二个第二导电类型掺杂阱区(31)内的第三接触孔(34)、位于所述第三接触孔(34)和第二个第二导电类型掺杂阱区(31)之间的欧姆接触区(23)、形成于所述沟槽内壁的栅氧化层(26)、位于所述栅氧化层(26)内的多晶硅栅电极(291)、位于所述多晶硅栅电极(291)内的第四接触孔(33)；

所述绝缘介质层(25)覆盖所述第二个第二导电类型掺杂阱区(31)、所述栅氧化层(26)、所述多晶硅栅电极(291)，所述绝缘介质层(25)具有露出所述第三接触孔(34)和所述第四接触孔(33)的开口，所述发射极金属(292)覆盖所述绝缘介质层(25)并填充所述第三接触孔(34)和所述第四接触孔(33)。

12.根据权利要求5所述的IGBT芯片，其特征在于，所述第一IGBT元胞区(11)和所述FRD元胞区(12)的面积比大于或者等于1:1、且小于或者等于10:1。

13.一种电子设备，其特征在于，包括权利要求1-12中任一项所述的IGBT芯片。