CN220821568U - 可抑制短路失效的igbt器件 - Google Patents
可抑制短路失效的igbt器件 Download PDFInfo
- Publication number
- CN220821568U CN220821568U CN202322605950.4U CN202322605950U CN220821568U CN 220821568 U CN220821568 U CN 220821568U CN 202322605950 U CN202322605950 U CN 202322605950U CN 220821568 U CN220821568 U CN 220821568U
- Authority
- CN
- China
- Prior art keywords
- type
- substrate
- cell
- conductivity
- igbt device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 230000002401 inhibitory effect Effects 0.000 title claims abstract description 7
- 239000000758 substrate Substances 0.000 claims abstract description 74
- 238000000034 method Methods 0.000 claims abstract description 10
- 239000002184 metal Substances 0.000 claims description 31
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 21
- 229920005591 polysilicon Polymers 0.000 claims description 21
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 3
- 229910052710 silicon Inorganic materials 0.000 claims description 3
- 239000010703 silicon Substances 0.000 claims description 3
- 230000005684 electric field Effects 0.000 description 5
- 238000005530 etching Methods 0.000 description 3
- 230000006978 adaptation Effects 0.000 description 2
- 230000009286 beneficial effect Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000005468 ion implantation Methods 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 230000008569 process Effects 0.000 description 2
- 239000002131 composite material Substances 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000009826 distribution Methods 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 239000000243 solution Substances 0.000 description 1
- 230000009466 transformation Effects 0.000 description 1
Landscapes
- Electrodes Of Semiconductors (AREA)
Abstract
本实用新型涉及一种可抑制短路失效的IGBT器件。其包括具有第一导电类型的衬底、制备于所述衬底正面的正面元胞结构以及制备于所述衬底背面的背面电极结构，在所述IGBT器件的截面上，背面电极结构包括若干在衬底背面依次交替排布的第一导电类型集电区以及第二导电类型集电区，第一导电类型集电区、第二导电类型集电区与衬底内的第一导电类型缓冲层接触；在第一导电类型缓冲层内设置若干第二导电类型浮空埋层，其中，一第二导电类型浮空埋层与一第一导电类型集电区对应，且任一第二导电类型浮空埋层不超过所对应的第一导电类型集电区。本实用新型可有效抑制短路失效风险，提高IGBT器件的使用寿命以及适应性。
Description
技术领域
本实用新型涉及一种功率器件，尤其是一种可抑制短路失效的IGBT器件。
背景技术
IGBT(绝缘栅双极型晶体管)是由BJT(双极性晶体管)和MOSFET(绝缘栅型场效应管)组合而成的复合全控型电压驱动式功率半导体器件，同时具有MOSFET高输入阻抗和GTR(Giant Transistor)低导通压降的特性。现阶段，IGBT器件已经成为电力电子设备的主流器件，在开关电源、整流器、逆变器和UPS等领域有着广泛的应用。
在实际应用中，IGBT器件一般具有较高的电压等级，但由于使用在电机驱动等应用场合，不可避免的承受着电机堵转、桥路直通等风险，因此，往往要求此类应用场合的IGBT器件具备一定的抗短路能力。
然而，由于现代IGBT器件的高电流密度和薄片化设计，使得短路失效风险日渐突出，针对短路失效的关键性改善也显得尤为重要。
发明内容
本实用新型的目的是克服现有技术中存在的不足，提供一种可抑制短路失效的IGBT器件，其可有效抑制短路失效风险，提高IGBT器件的使用寿命以及适应性。
按照本实用新型提供的技术方案，所述可抑制短路失效的IGBT器件，包括具有第一导电类型的衬底、制备于所述衬底正面的正面元胞结构以及制备于所述衬底背面的背面电极结构，
在所述IGBT器件的截面上，背面电极结构包括若干在衬底背面依次交替排布的第一导电类型集电区以及第二导电类型集电区，第一导电类型集电区、第二导电类型集电区与衬底内的第一导电类型缓冲层接触；
在第一导电类型缓冲层内设置若干第二导电类型浮空埋层，其中，一第二导电类型浮空埋层与一第一导电类型集电区对应，且任一第二导电类型浮空埋层不超过所对应的第一导电类型集电区。
相邻的第二导电类型浮空埋层由所在的第一导电类型缓冲层间隔，且相邻的第二导电类型浮空埋层的间距为8μm～10μm。
在所述IGBT器件的截面上，第二导电类型浮空埋层的长度为5μm～15μm，第二导电类型浮空埋层的厚度为0.5μm～1μm。
所述背面电极结构还包括集电极金属，所述集电极金属与第一导电类型集电区以及第二导电类型集电区欧姆接触。
所述正面元胞结构与衬底的有源区对应，正面元胞结构包括若干制备于元胞内的元胞，正面元胞结构内的元胞并联成一体，所述元胞为沟槽型元胞或平面型元胞。
元胞为沟槽型元胞时，对任一元胞，所述元胞包括元胞沟槽，所述元胞沟槽从衬底的正面向所述衬底的背面方向垂直延伸，元胞沟槽的槽底位于第二导电类型基区的上方；
第二导电类型基区横贯衬底的有源区，第二导电类型基区与元胞沟槽的外侧壁接触，元胞沟槽的外侧壁还与第一导电类型发射区接触，第一导电类型发射区位于第二导电类型基区内；
在元胞沟槽内填充有导电多晶硅，所述导电多晶硅通过覆盖元胞沟槽内壁的绝缘栅氧化层与所在的元胞沟槽内壁绝缘隔离；
第一导电类型发射区以及第二导电类型基区与衬底正面上方的发射极金属欧姆接触，发射极金属与导电多晶硅绝缘隔离。
元胞沟槽的槽口设置绝缘介质层，导电多晶硅通过绝缘介质层与发射极金属绝缘隔离；导电多晶硅与衬底正面上方的门极金属欧姆接触。
所述门极金属以及发射极金属基于同一工艺步骤制备形成。
第一导电类型缓冲层内所有的第二导电类型浮空埋层基于同一工艺步骤制备形成。
所述衬底包括硅衬底；
第一导电类型缓冲层的掺杂浓度大于衬底的掺杂浓度。
本实用新型的优点：在第一导电类型缓冲层内设置第二导电类型浮空埋层，当短路发生时，第二导电类型浮空埋层可注入空穴，抑制背面电子浓度过高引起电流丝的作用，实现电场调制，从而，在不改变IGBT器件正面结构设计以及整体性能参数的情况下，能够有效的针对短路失效进行改善，防止短路失效的风险；而在非短路工况下，对IGBT器件性能不会有明显影响；工艺简单且可操作性强，有利用量产使用。
附图说明
图1为本实用新型IGBT器件的一种实施例剖视图。
附图标记说明：1-衬底、2-元胞沟槽、3-导电多晶硅、4-绝缘氧化层、5-P型基区、6-N+发射区、7-接触孔、8-绝缘介质层、9-发射极金属、10-N型缓冲层、11-P型集电区、12-P型浮空埋层、13-集电极金属、14-N型集电区。
具体实施方式
下面结合具体附图和实施例对本实用新型作进一步说明。
为了有效抑制短路失效风险，对可抑制短路失效的IGBT器件，以第一导电类型为N型为例，本实用新型的一种实施例中，包括具有N型的衬底1、制备于所述衬底1正面的正面元胞结构以及制备于所述衬1底背面的背面电极结构，
在所述IGBT器件的截面上，背面电极结构包括若干在衬底1背面依次交替排布的N型集电区14以及P型集电区11，N型集电区14、P型集电区11与衬底1内的N型缓冲层10接触；
在N型缓冲层10内设置若干P型浮空埋层12，其中，一P型浮空埋层12与一N型集电区14对应，且任一P型浮空埋层12不超过所对应的N型集电区14。
具体地，所述衬底1包括硅衬底；当然，衬底1还可以采用其他的衬底形式，具体类型可根据需要选择，以能满足实际的应用需求为准。对衬底1一般包括正面以及背面，衬底1的正面与衬底1的背面正对应，如可利用衬底1的一表面形成正面，则衬底1的另一表面形成背面。
一般地，正面元胞结构制备于衬底1的正面，而在衬底1的背面制备背面电极结构，通过正面元胞结构与背面电极结构配合可形成IGBT器件。图1中示出了背面结构的一种实施例，在衬底1的背面设置依次交替排布的N型集电区14以及P型集电区11，其中，交替排布的方向具体是指沿图1中衬底1的长度方向，一般地，N型集电区14以及P型集电区11可采用离子注入等方式制备于衬底1的背面，所述背面电极结构还包括集电极金属13，所述集电极金属13与N型集电区14以及P型集电区11欧姆接触，利用集电极金属13可形成IGBT器件的集电极。
图1中，在衬底1内还设置N型缓冲层10，一般地，N型缓冲层10可分布于有源区，如N型缓冲层10可布满有源区或分布于有源区内的部分区域，N型缓冲层10的分布可根据需要选择。一般地，N型缓冲层10的掺杂浓度大于衬底1的掺杂浓度。图中，N型缓冲层10在衬底1内更靠近所述衬底1的背面，N型缓冲层10位于N型集电区14与衬底1的正面之间，N型缓冲层10与N型集电区14以及P型集电区11均接触，一般地，N型缓冲层10的厚度大于N型集电区14以及P型集电区11的厚度，N型集电区14的厚度与P型集电区11的厚度相一致。
为了能抑制短路失效，本实用新型的一种实施例中，在N型缓冲层10内设置若干P型浮空埋层12，P型浮空埋层12的厚度小于N型缓冲层10的厚度。N型缓冲层10内的P型浮空埋层12需与N型集电区14正对应，但任一P型浮空埋层12不超过所对应的N型集电区14。具体地，P型浮空埋层12不超过所对应的N型集电区14，具体是指图1中的P型浮空埋层12向N型集电区14方向投影时，P型浮空埋层12的投影需要完全位于N型集电区14内。
具体工作时，在N型缓冲层10内设置P型浮空埋层12后，短路发生时，利用P型浮空埋层12可增加空穴的注入，使得此工况下，IGBT器件的背面强电场削弱，从而降低了由电流丝的出现导致短路失效的风险。此外，利用P型浮空埋层12还可以起到电场调制的作用，优化了纵向电场，提升IGBT器件的耐压。
本实用新型的一种实施例中，相邻的P型浮空埋层12由所在的N型缓冲层10间隔，且相邻的P型浮空埋层12的间距为8μm～10μm。
具体实施时，N型缓冲层10内的P型浮空埋层12基于同一工艺步骤制备形成，N型缓冲层10内的P型浮空埋层12处于同一平面状态。图1中，P型浮空埋层12的长度方向与衬底1的长度方向相一致，相邻的P型浮空埋层12由N型缓冲层10间隔。本实用新型的一种实施例中，在所述IGBT器件的截面上，P型浮空埋层12的长度为5μm～15μm，P型浮空埋层12的厚度为0.5μm～1μm。
本实用新型的一种实施例中，所述正面元胞结构与衬底1的有源区对应，正面元胞结构包括若干制备于元胞内的元胞，正面元胞结构内的元胞并联成一体，所述元胞为沟槽型元胞或平面型元胞。
一般地，正面元胞结构包括若干元胞，正面元胞结构内的元胞需并列成一体。此外，元胞可为沟槽型或平面型，利用沟槽型元胞可形成沟槽型IGBT器件，利用平面型元胞可形成平面型器件。
本实用新型的一种实施例中，元胞为沟槽型元胞时，对任一元胞，所述元胞包括元胞沟槽2，所述元胞沟槽2从衬底1的正面向所述衬底1的背面方向垂直延伸，元胞沟槽2的槽底位于P型基区5的上方；
P型基区5横贯衬底1的有源区，P型基区4与元胞沟槽2的外侧壁接触，元胞沟槽2的外侧壁还与N+发射区6接触，N+发射区6位于P型基区5内；
在元胞沟槽2内填充有导电多晶硅3，所述导电多晶硅3通过覆盖元胞沟槽2内壁的绝缘栅氧化层4与所在的元胞沟槽2内壁绝缘隔离；
N+发射区6以及P型基区5与衬底1正面上方的发射极金属9欧姆接触，发射极金属9与导电多晶硅3绝缘隔离。
图1中示出了在有源区内包括多个元胞的实施例，一般地，一元胞包括一元胞沟槽2，元胞沟槽2从衬底1的正面向所述衬底1的背面方向垂直延伸，元胞沟槽2的槽口一般位于衬底1的正面，元胞沟槽2的深度小于衬底1的厚度，图1中，元胞沟槽2的槽底与N型缓冲层10间由所述衬底1间隔。
一般地，在衬底1的正面通过离子注入方式形成P型基区5以及N+发射区6，P型基区5一般横贯有源区，P型基区5需要位于元胞沟槽2槽底的上方，N+发射区6位于P型基区5内。N+发射区6以及P型基区5均与发射极金属9欧姆接触，利用发射极金属9可形成IGBT器件的发射极。
在元胞沟槽2内填充导电多晶硅3，在元胞沟槽2内通过热氧化等方式可生成绝缘栅氧化层4，导电多晶硅3通过绝缘栅氧化层4与所在元胞沟槽2的内壁绝缘隔离。
进一步地，元胞沟槽2的槽口设置绝缘介质层8，导电多晶硅3通过绝缘介质层8与发射极金属9绝缘隔离；导电多晶硅3与衬底1正面上方的门极金属欧姆接触。
一般地，在衬底1的正面制备绝缘介质层8，绝缘介质层8覆盖衬底1的正面，然后对绝缘介质层8进行接触孔刻蚀，以在刻蚀后形成接触孔7。形成接触孔7后，发射极金属9通过接触孔7可与P型基区5以及N+发射区6欧姆接触。
在刻蚀形成接触孔7时，绝缘介质层8覆盖元胞沟槽2的槽口，利用绝缘介质层8可实现导电多晶硅3与发射极金属9间的绝缘隔离。为了形成IGBT器件的门极，导电多晶硅3需与门极金属欧姆接触，一般地，所述门极金属以及发射极金属9基于同一工艺步骤制备形成。导电多晶硅3与门极金属欧姆接触的方式可与现有相一致，利用门极金属可形成IGBT器件的门极端。
具体实施时，在N型缓冲层10内设置P型浮空埋层12，当短路发生时，P型浮空埋层12可注入空穴，抑制衬底1背面电子浓度过高引起电流丝的作用，实现电场调制，从而，在不改变IGBT器件正面结构设计以及整体性能参数的情况下，能够有效的针对短路失效进行改善，防止短路失效的风险；而在非短路工况下，对IGBT器件性能不会有明显影响；工艺简单且可操作性强，有利用量产使用。
本实用新型的内容不限于实施例所列举，本领域普通技术人员通过阅读本实用新型说明书而对本实用新型技术方案采取的任何等效的变换，均为本实用新型的权利要求所涵盖。
以上所述仅是本实用新型的优选实施方式，应当指出：对于本技术领域的普通技术人员来说，在不脱离本实用新型原理的前提下，还可以做出若干改进和润饰，这些改进和润饰也应视为本实用新型的保护范围。
Claims (10)
1.一种可抑制短路失效的IGBT器件，包括具有第一导电类型的衬底、制备于所述衬底正面的正面元胞结构以及制备于所述衬底背面的背面电极结构，其特征是：
在所述IGBT器件的截面上，背面电极结构包括若干在衬底背面依次交替排布的第一导电类型集电区以及第二导电类型集电区，第一导电类型集电区、第二导电类型集电区与衬底内的第一导电类型缓冲层接触；
在第一导电类型缓冲层内设置若干第二导电类型浮空埋层，其中，一第二导电类型浮空埋层与一第一导电类型集电区对应，且任一第二导电类型浮空埋层不超过所对应的第一导电类型集电区。
2.根据权利要求1所述的可抑制短路失效的IGBT器件，其特征是：相邻的第二导电类型浮空埋层由所在的第一导电类型缓冲层间隔，且相邻的第二导电类型浮空埋层的间距为8μm～10μm。
3.根据权利要求1所述的可抑制短路失效的IGBT器件，其特征是：在所述IGBT器件的截面上，第二导电类型浮空埋层的长度为5μm～15μm，第二导电类型浮空埋层的厚度为0.5μm～1μm。
4.根据权利要求1所述的可抑制短路失效的IGBT器件，其特征是：所述背面电极结构还包括集电极金属，所述集电极金属与第一导电类型集电区以及第二导电类型集电区欧姆接触。
5.根据权利要求1至4任一项所述的可抑制短路失效的IGBT器件，其特征是：所述正面元胞结构与衬底的有源区对应，正面元胞结构包括若干制备于元胞内的元胞，正面元胞结构内的元胞并联成一体，所述元胞为沟槽型元胞或平面型元胞。
6.根据权利要求5所述的可抑制短路失效的IGBT器件，其特征是：元胞为沟槽型元胞时，对任一元胞，所述元胞包括元胞沟槽，所述元胞沟槽从衬底的正面向所述衬底的背面方向垂直延伸，元胞沟槽的槽底位于第二导电类型基区的上方；
第二导电类型基区横贯衬底的有源区，第二导电类型基区与元胞沟槽的外侧壁接触，元胞沟槽的外侧壁还与第一导电类型发射区接触，第一导电类型发射区位于第二导电类型基区内；
在元胞沟槽内填充有导电多晶硅，所述导电多晶硅通过覆盖元胞沟槽内壁的绝缘栅氧化层与所在的元胞沟槽内壁绝缘隔离；
第一导电类型发射区以及第二导电类型基区与衬底正面上方的发射极金属欧姆接触，发射极金属与导电多晶硅绝缘隔离。
7.根据权利要求6所述的可抑制短路失效的IGBT器件，其特征是：元胞沟槽的槽口设置绝缘介质层，导电多晶硅通过绝缘介质层与发射极金属绝缘隔离；导电多晶硅与衬底正面上方的门极金属欧姆接触。
8.根据权利要求7所述的可抑制短路失效的IGBT器件，其特征是：所述门极金属以及发射极金属基于同一工艺步骤制备形成。
9.根据权利要求1至4任一项所述的可抑制短路失效的IGBT器件，其特征是：第一导电类型缓冲层内所有的第二导电类型浮空埋层基于同一工艺步骤制备形成。
10.根据权利要求1至4任一项所述的可抑制短路失效的IGBT器件，其特征是：所述衬底包括硅衬底；
第一导电类型缓冲层的掺杂浓度大于衬底的掺杂浓度。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202322605950.4U CN220821568U (zh) | 2023-09-25 | 2023-09-25 | 可抑制短路失效的igbt器件 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202322605950.4U CN220821568U (zh) | 2023-09-25 | 2023-09-25 | 可抑制短路失效的igbt器件 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN220821568U true CN220821568U (zh) | 2024-04-19 |
Family
ID=90701109
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202322605950.4U Active CN220821568U (zh) | 2023-09-25 | 2023-09-25 | 可抑制短路失效的igbt器件 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN220821568U (zh) |
-
2023
- 2023-09-25 CN CN202322605950.4U patent/CN220821568U/zh active Active
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN102832216B (zh) | 包括绝缘栅双极晶体管和二极管的半导体设备 | |
| JP2000200906A5 (zh) | ||
| CN110379852B (zh) | 能降低米勒电容的沟槽型igbt器件 | |
| CN216624288U (zh) | 半导体结构 | |
| CN116153991B (zh) | 一种双沟槽栅rc-igbt及其制备方法 | |
| CN110444586B (zh) | 具有分流区的沟槽栅igbt器件及制备方法 | |
| JP2002246597A (ja) | 半導体装置 | |
| JPH07312370A (ja) | 半導体装置 | |
| CN108336133B (zh) | 一种碳化硅绝缘栅双极型晶体管及其制作方法 | |
| CN110504313B (zh) | 一种横向沟槽型绝缘栅双极晶体管及其制备方法 | |
| CN110197852B (zh) | 一种半沟槽离子注入的混合PiN肖特基二极管 | |
| CN220821568U (zh) | 可抑制短路失效的igbt器件 | |
| CN117038733A (zh) | 一种碳化硅芯片及制造方法 | |
| CN104900717A (zh) | 半导体装置 | |
| CN113745339B (zh) | 高可靠性功率半导体器件及其制作方法 | |
| CN105185830A (zh) | 功率晶体管及其结终端结构 | |
| CN109564939A (zh) | 半导体装置 | |
| CN114759078A (zh) | 一种逆导型绝缘栅双极型晶体管 | |
| CN111508950B (zh) | 集成静电防护能力的碳化硅mosfet器件及其制造方法 | |
| CN110212021B (zh) | 一种集成金属氧化物半导体的混合PiN肖特基二极管 | |
| CN115020475A (zh) | 一种具有肖特基接触的平面栅sj igbt器件 | |
| WO2021145080A1 (ja) | 半導体装置 | |
| CN110061047B (zh) | 一种igbt结构及其制作方法 | |
| CN110190117B (zh) | 一种改善正向特性的槽型混合PiN肖特基二极管 | |
| CN209119109U (zh) | 一种具有倒流纵向沟道的mos器件 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| GR01 | Patent grant | ||
| GR01 | Patent grant |