CN105047780B - 一种并联GaN基LED芯片制备方法 - Google Patents

一种并联GaN基LED芯片制备方法 Download PDF

Info

Publication number
CN105047780B
CN105047780B CN201510552157.XA CN201510552157A CN105047780B CN 105047780 B CN105047780 B CN 105047780B CN 201510552157 A CN201510552157 A CN 201510552157A CN 105047780 B CN105047780 B CN 105047780B
Authority
CN
China
Prior art keywords
electrode
chip
layer
epitaxial wafer
parallel connection
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201510552157.XA
Other languages
English (en)
Other versions
CN105047780A (zh
Inventor
曹志芳
夏伟
徐现刚
闫宝华
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shandong Inspur Huaguang Optoelectronics Co Ltd
Original Assignee
Shandong Inspur Huaguang Optoelectronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shandong Inspur Huaguang Optoelectronics Co Ltd filed Critical Shandong Inspur Huaguang Optoelectronics Co Ltd
Priority to CN201510552157.XA priority Critical patent/CN105047780B/zh
Publication of CN105047780A publication Critical patent/CN105047780A/zh
Application granted granted Critical
Publication of CN105047780B publication Critical patent/CN105047780B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26Materials of the light emitting region
    • H01L33/30Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table
    • H01L33/32Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table containing nitrogen
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/52Encapsulations
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Led Devices (AREA)

Abstract

一种并联GaN基LED芯片制备方法,包括以下步骤:1)制备外延片;在外延片表面蒸镀一层透明导电层;(2)对外延片进行切割,形成单颗芯片单元,切割至衬底处,使相邻芯片单元之间形成隔离槽;(3)填充隔离槽,确保芯片单元之间绝缘;(4)制备N电极;(5)制备P电极图形、N电极图形以及连接电极图形;(6)在P电极图形、N电极图形以及连接电极图形上蒸镀金属,实现芯片并联;(7)在芯片表面沉积SiO2保护层;(8)横向切割裂片,制作出独立的并联LED芯片。本发明可以实现封装过程操作方便、封装效率高、成本低、产品性能稳定、发光效率高等优点,适合大批量生产,同时能大大提高产品的可靠性。

Description

一种并联GaN基LED芯片制备方法
技术领域
本发明旨在提供一种并联GaN基LED芯片制备方法,以便在芯片制作中即实现多芯粒的连接,使得下游客户在封装时,只需在特定电极上打线即可,并且芯片均匀性一致,极大地降低了封装难度,提高封装后芯片的稳定性,属于LED芯片制备技术领域。
背景技术
LED芯片作为半导体照明的核心元器件,面对日益严峻的市场形势,在如何提高芯片光功率、提升封装效率、降低封装成本等方面对LED芯片的制作方法提出了更高的要求。传统的大功率型LED芯片(如5W、10W等)大多是通过在后期封装过程中,将多颗LED芯片的焊盘以并联形式封装在本身具有电路结构的支架中而得到的。这种方式对封装技术要求很高,并联时打线多,生产工艺繁杂。
目前对于多芯片的LED集成封装,因其固有属性,有其固有的缺陷,例如对于待封装的一个个独立的LED芯片单元,要进行光电性能的挑选,光功率必须在同一个档内、正向电压差别不应超过0.1V、而反向电压则必须在10V以上,并且在制作时要特别注意防静电,一旦个别芯片出现静电问题,很有可能导致大面积失效。在接下来的固晶时,所有的LED芯片在纵向位置上需保持同样的高度,在铝基板上面挖槽的时候,槽的大小和深度,要根据芯片的多少和出光角度的大小来确定等等,封装要求较高。所有的这些缺陷,使得下游客户在封装时,为了保持芯片均匀一致,以及成品的稳定性,往往会付出极大的努力。为了降低这些封装问题,保证封装后芯片的稳定性,针对现有技术上的缺陷,本发明提出一种方便下游客户封装的并联结构的LED芯片制备方法。
本发明采用金属互联的方式,使相邻的芯粒单元可以互相导通。将每一行的P、N电极分别进行横向金属连接。用户不需要将每个芯粒都进行电极焊接,只在特定区域电极上焊接,就能达到控制芯粒发光与否的效果。使用时,如果需要使并联LED芯片中的某一芯粒单元发光,只需要让电流通过该芯粒单元上的P极与N电极,就可以让该芯粒发光。
中国专利文献CN201829494公开的《一种并联LED芯片封装结构》提出了一种在线路板上并联设置有LED芯片封装单元,其中该芯片封装单元包括固定安装在线路板上通过金线连接的芯片和电阻,且所述芯片和电阻各自通过金线与电极相连,外设有环氧树脂罩。可有效防止LED因异常电流被烧毁,且一只LED单元损坏也不会影响其他单元工作;另外,采用金线连接相关部件,可有效降低电阻,减少线路发热;环氧树脂罩可有效保护LED芯片结构,且让光线充分透过,提高发光质量的同时延长使用寿命。
但是上述方法的生产工艺复杂,生产效率不高,导致其成本价格比较高,另外,该方法还存在现行封装工艺共有的点胶异常、芯片摆歪、芯片塌陷等问题。
申请号为2015104286553的中国专利申请的《一种可实现高效封装的GaN基LED芯片制备方法》中,虽然也提到“横向切割得到并联芯片”,但是并不能实现真正意义上的并联连接,得到并联GaN基LED芯片。
发明内容
针对现有单颗LED芯粒在封装生产加工过程中所存在的生产效率低、均匀性差、高度不一致等不足,本发明提供一种方便下游客户封装的并联结构的GaN基LED芯片制备方法,不仅可以实现封装效率高、均匀性好、稳定性高,还能降低封装成本、适合大批量生产,大大提高产品可靠性。
本发明的并联GaN基LED芯片制备方法,包括以下步骤:
(1)制备外延片;
在蓝宝石衬底上生长外延层,形成外延片;外延层由下至上依次为GaN层、N型GaN层、量子阱有源区和P型GaN层;在外延片表面蒸镀一层ITO(氧化铟锡)透明导电层。
ITO透明导电层的厚度为
(2)对外延片进行切割,形成单颗芯片单元,切割至衬底处,使相邻芯片单元之间形成隔离槽;
切割深度为6-7μm。
(3)填充隔离槽,确保芯片单元之间绝缘;
在步骤(2)的基础上,采用旋涂方法涂覆聚酰亚胺层,使隔离槽内填满聚酰亚胺;然后用KOH水溶液对外延片表面的聚酰亚胺层进行腐蚀,使得聚酰亚胺只存在于芯片单元之间的隔离槽内并填满隔离槽;再将涂覆聚酰亚胺的外延片经200℃-240℃高温固化,使得聚酰亚胺稳定的存在于隔离槽中,通过聚酰亚胺使每颗芯片单元得到固定的同时,也实现绝缘。
(4)制备N电极;
在步骤(3)的基础上利用光刻胶做掩膜制作N电极图形,然后用ICP刻蚀技术去除P型GaN层和量子阱有源区,使N型GaN层露出,形成N电极,刻蚀深度为1.2-1.6μm,最后利用湿法腐蚀去除外延片表面的光刻胶;
(5)制备P电极图形、N电极图形以及连接电极图形;
利用光刻胶做掩膜,在步骤(4)的基础上制作P、N电极图形和连接电极图形。
(6)在P电极图形、N电极图形以及连接电极图形上蒸镀金属,实现芯片并联;
在步骤(5)的基础上,利用金属蒸发台在P电极图形、N电极图形以及连接电极图形上蒸镀金属,然后采用剥离的方法将光刻胶去除,从而实现横向芯片P极和N极分别用金属做连接,实现芯片并联。
蒸镀的金属为Au\Cr\Ni\Al混合金属,厚度范围
(7)在芯片表面沉积SiO2保护层;
通过PECVD工艺沉积SiO2作为芯片表面的保护层;利用光刻工艺技术对芯片表面非电极金属处覆盖SiO2,作为芯片表面的保护层。
SiO2的厚度为
(8)切割得到并联LED芯片,在并联LED芯片的第一个芯片单元的p电极和最后一个芯片单元的n电极上制作出引线,以便封装时使用。
本发明从LED芯片工艺制程上预先对芯片进行并联,然后再进行封装制程;客户直接进行封装,无需再将单颗芯片进行点胶、固晶、焊线,最后再并联;本发明从外延、芯片至LED灯珠的整体成本降低60%以上,解决了封装效率低、成本高、产出率低、故障率高等问题,同时保证了产品的可靠性、解决了现行封装工艺的点胶、芯片摆歪、芯片塌陷等问题。与现有技术相比,本发明具有封装过程操作方便、封装效率高、成本低、产品性能稳定、发光效率高、可靠性好等特点。
附图说明
图1是本发明中涉及的独立的并联GaN基LED芯片的平面结构示意图
图2是本发明中未进行裂片的并联GaN基LED芯片的整体平面布局示意图。
图中:1.P电极;2.N电极;3.聚酰亚胺;4.连接电极;5.蓝宝石衬底;6.引线;7.芯片单元,8、隔离槽。
具体实施方式
本发明的并联GaN基LED芯片制备方法,包括以下步骤:
(1)制备外延片圆片
在蓝宝石衬底5上生长外延层,形成外延片圆片。外延层由下往上依次为GaN层、N型GaN层、量子阱有源区和P型GaN层。为了有效地激活P型GaN层中掺杂杂质的活性,在外延片表面利用金属蒸发台蒸镀一层厚度为的ITO透明导电层。
(2)对外延片进行半切
用激光划裂机将外延片按照单颗芯片单元7的尺寸进行纵横切割,切割深度为6-7um,至衬底5处,使相邻芯片单元7之间形成隔离槽8。
(3)填充隔离槽,确保芯片单元之间绝缘
在外延片表面,采用旋涂方法涂覆聚酰亚胺3,使隔离槽内填满聚酰亚胺3;然后用KOH水溶液对外延片表面的聚酰亚胺层进行腐蚀,使得聚酰亚胺3只存在于芯片单元间的隔离槽内并填满隔离槽8;再将涂覆聚酰亚胺3的外延片经200℃-240℃高温固化后降温,使得聚酰亚胺3稳定的存在于隔离槽8中,通过聚酰亚胺使每颗芯粒得到固定的同时,也实现了绝缘。
(4)制备N电极
在步骤(3)的基础上,利用光刻胶做掩膜制作N电极2的图形,然后用ICP刻蚀技术去除P型GaN层和量子阱有源区,使N型GaN层露出,形成N电极2,刻蚀深度为1.2-1.6μm,最后利用湿法腐蚀去除外延片表面的光刻胶。
(5)制备P电极图形1、N电极图形2以及连接电极图形4(连接电极是使相邻芯片单元的P电极之间或N电极之间连接的电极)
利用光刻胶做掩膜,在步骤(4)的基础上制作P电极1的图形、N电极2的图形以及连接电极4的图形。
因为下一步是要在电极上蒸镀金属,所以需要利用光刻工艺制备电极图形,非电极之外的部分有光刻胶,蒸镀金属的时候金属会直接与电极接触,有光刻胶的部分剥离掉即可,所以该步骤的目的是使下一步的金属只蒸镀到电极上。
(6)在P电极图形、N电极图形以及连接电极图形上蒸镀金属,实现芯片并联
在步骤(5)的基础上,利用金属蒸发台在P电极1的图形、N电极2的图形以及连接电极4的图形上蒸镀金属,然后采用剥离的方法将光刻胶去除,从而实现横向芯片单元的P极和N极分别用金属做连接,得到并联芯片,如图1所示。蒸镀的金属为Au\Cr\Ni\Al混合金属,厚度范围
(7)在芯片表面沉积SiO2保护层
通过金属有机物化学气相沉积法(PECVD)在并联芯片表面沉积SiO2,利用光刻工艺技术对芯片表面非电极金属处覆盖厚度为的SiO2,作为芯片表面的保护层。
(8)切割得到并联LED芯片,在并联LED芯片的第一个芯片单元的p电极和最后一个芯片单元的n电极上制作出引线6,以便封装时使用。

Claims (6)

1.一种并联GaN基LED芯片制备方法,其特征是,包括以下步骤:
(1)制备外延片;
在蓝宝石衬底上生长外延层,形成外延片;外延层由下至上依次为GaN层、N型GaN层、量子阱有源区和P型GaN层;在外延片表面蒸镀一层ITO透明导电层;
(2)对外延片进行切割,形成单颗芯片单元,切割至衬底处,使相邻芯片单元之间形成隔离槽;
(3)填充隔离槽,确保芯片单元之间绝缘;
(4)制备N电极;
(5)制备P电极图形、N电极图形以及连接电极图形;
(6)在P电极图形、N电极图形以及连接电极图形上蒸镀金属,实现芯片并联;
(7)在芯片表面沉积SiO2保护层;
(8)横向切割裂片,制作出独立的并联LED芯片;
所述步骤(3)中填充隔离槽的过程是:涂覆聚酰亚胺,使隔离槽内填满聚酰亚胺;然后用KOH水溶液对外延片表面的聚酰亚胺层进行腐蚀,使得聚酰亚胺只存在于芯片单元之间的隔离槽内并填满隔离槽;再将涂覆聚酰亚胺的外延片经200℃-240℃高温固化,使得聚酰亚胺稳定的存在于隔离槽中,通过聚酰亚胺使每颗芯片单元得到固定的同时,也实现绝缘。
2.根据权利要求1所述的并联GaN基LED芯片制备方法,其特征是,所述步骤(1)中ITO透明导电层的厚度为1000Å-2000Å。
3.根据权利要求1所述的并联GaN基LED芯片制备方法,其特征是,所述步骤(2)中切割深度为6-7μm。
4.根据权利要求1所述的并联GaN基LED芯片制备方法,其特征是,所述步骤(4)制备N电极的过程是:利用光刻胶做掩膜制作N电极图形,然后刻蚀去除P型GaN层和量子阱有源区,使N型GaN层露出,形成N电极,刻蚀深度为1.2-1.6μm,最后利用湿法腐蚀去除外延片表面的光刻胶。
5.根据权利要求1所述的并联GaN基LED芯片制备方法,其特征是,所述步骤(6)中蒸镀金属的厚度为12000Å-17000Å。
6.根据权利要求1所述的并联GaN基LED芯片制备方法,其特征是,所述步骤(7)中SiO2的沉积厚度为800Å-900Å。
CN201510552157.XA 2015-09-01 2015-09-01 一种并联GaN基LED芯片制备方法 Active CN105047780B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201510552157.XA CN105047780B (zh) 2015-09-01 2015-09-01 一种并联GaN基LED芯片制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201510552157.XA CN105047780B (zh) 2015-09-01 2015-09-01 一种并联GaN基LED芯片制备方法

Publications (2)

Publication Number Publication Date
CN105047780A CN105047780A (zh) 2015-11-11
CN105047780B true CN105047780B (zh) 2018-06-05

Family

ID=54454165

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201510552157.XA Active CN105047780B (zh) 2015-09-01 2015-09-01 一种并联GaN基LED芯片制备方法

Country Status (1)

Country Link
CN (1) CN105047780B (zh)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106816507B (zh) * 2015-11-27 2019-04-19 比亚迪股份有限公司 一种发光二极管芯片及其制备方法
CN105720145B (zh) * 2016-03-25 2018-06-05 山东浪潮华光光电子股份有限公司 一种多芯片并联照明模组的制备方法
CN105914582B (zh) * 2016-06-03 2019-06-11 武汉华工正源光子技术有限公司 一种单片集成器件的制作方法及单片集成器件
CN106920790A (zh) * 2017-01-24 2017-07-04 中山大学 一种全彩微显示器件及其制备方法
CN111987200B (zh) * 2020-08-20 2022-07-01 厦门三安光电有限公司 发光二极管模组、背光模组和显示模组
CN113690348B (zh) * 2021-06-29 2023-02-24 河源市众拓光电科技有限公司 一种用于可见光通信的led器件

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102769023A (zh) * 2012-08-15 2012-11-07 上海蓝宝光电材料有限公司 一种氮化镓系高压发光二极管及其制作方法
CN103700741A (zh) * 2012-09-28 2014-04-02 上海蓝光科技有限公司 一种大电流密度、低电压功率型发光二极管及其制造方法
CN103943767A (zh) * 2014-05-12 2014-07-23 深圳市华晶宝丰电子有限公司 集成led芯片

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102769023A (zh) * 2012-08-15 2012-11-07 上海蓝宝光电材料有限公司 一种氮化镓系高压发光二极管及其制作方法
CN103700741A (zh) * 2012-09-28 2014-04-02 上海蓝光科技有限公司 一种大电流密度、低电压功率型发光二极管及其制造方法
CN103943767A (zh) * 2014-05-12 2014-07-23 深圳市华晶宝丰电子有限公司 集成led芯片

Also Published As

Publication number Publication date
CN105047780A (zh) 2015-11-11

Similar Documents

Publication Publication Date Title
CN105047780B (zh) 一种并联GaN基LED芯片制备方法
US8507943B2 (en) Semiconductor light-emitting element
WO2013044817A1 (zh) 一种倒装集成发光二极管及其制备方法
CN103928600B (zh) 一种发光二极管及其制造方法
WO2014036803A1 (zh) 一种改善出光率的发光二极管倒装芯片及其制备方法
CN104022207B (zh) 一种白光led芯片及其制作方法
CN105428471A (zh) 薄膜倒装led芯片及其制备方法以及白光led芯片
CN101222014A (zh) 垂直结构的半导体芯片
CN104409617A (zh) 一种倒装led芯片及其制作方法
CN105720145B (zh) 一种多芯片并联照明模组的制备方法
TWI398967B (zh) 發光二極體晶片及其製法
CN105161605B (zh) 一种可实现高效封装的GaN基LED芯片制备方法
CN204216092U (zh) 一种倒装led芯片
CN104795481B (zh) 发光二极管及其制作方法
CN110021691A (zh) 一种半导体发光器件
CN202957291U (zh) 大功率cob封装led结构
CN103928599A (zh) 一种发光二极管及其制造方法
CN203503689U (zh) 覆晶式led芯片
WO2015021776A1 (zh) 一种白光led芯片及其生产方法
CN207199659U (zh) 一种倒装led芯片
CN105226140B (zh) 倒装led芯片制备方法
CN104979441B (zh) 一种led芯片及其制作方法及led显示装置
CN104112805B (zh) 一种具有防扩层的发光二极管及其制造方法
CN204441283U (zh) 一种并联结构的集成led芯片
US20140183569A1 (en) Led chip unit and manufacturing method thereof, and led module

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant